TW306057B - - Google Patents
Download PDFInfo
- Publication number
- TW306057B TW306057B TW085112818A TW85112818A TW306057B TW 306057 B TW306057 B TW 306057B TW 085112818 A TW085112818 A TW 085112818A TW 85112818 A TW85112818 A TW 85112818A TW 306057 B TW306057 B TW 306057B
- Authority
- TW
- Taiwan
- Prior art keywords
- input
- output
- data
- signal
- clock signal
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 41
- 230000003111 delayed effect Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 241001122767 Theaceae Species 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 241000887125 Chaptalia nutans Species 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
306057 B7 經濟部中央標隼局員工消費合作社印製 五、 發明説明 ( L ) 1 1 發 明 領 域 1 1 本 發 明 偽 有 關 一 種 具 有 各 白 執 行 登 錄 作 業 之 輸 入 和 輸 1 1 出 區 段 的 同 步 式 半 導 體 記 億 體 〇 請 1 先 1 這 種 同 步 式 半 導 體 記 億 體 的 作 業 可 與 輸 入 時 間 設 定 信 閱 讀 1 I 號 或 輸 出 時 鐘 倍 OJb m 同 步 » 且 在 降 低 消 耗 功 率 及 提 高 作 業 背 1 I 之 1 速 度 觀 點 下 適 於 作 高 速 大 容 積 記 億 髖 〇 注 意 1 事 1 傳 統 的 這 種 同 步 式 半 導 體 記 億 體 掲 示 於 曰 本 預 公 告 項 再 1 (K 〇 k a i 或 曰 本 未 審 査 專 利 申 請 )案號 1 22895/ 1 99 1之專 填 寫 本 1 裝 利 * 包 括 用 來 記 億 特 定 資 料 的 記 億 體 區 段 % 用 來 輸 入 待 '·«_·- 1 I 定 資 料 到 該 記 億 體 區 段 的 輪 入 區 段 用 來 白 該 記 億 體 區 1 1 段 輸 出 特 定 資 料 的 輸 出 區 段 、 用 來 回 應 時 鐘 信 號 以 達 同 1 1 步 控 制 各 輸 入 和 輸 出 區 段 之 作 業 的 控 制 裝 置 〇 1 訂 稍 後 將 參 照 附 圖 説 明 具 循 環 時 間 及 時 鐘 存 取 時 間 之 傳 1 統 同 步 式 半 導 體 記 億 體 C 且 代 表 性 地 * 希 望 循 環 時 間 與 1 1 時 鐘 存 取 時 間 之 總 和 是 愈 小 愈 好 〇 傳 統 同 步 式 半 導 醱 記 1 I 億 體 之 優 點 在 於 此 總 和 包 含 了 能 確 保 輸 出 區 段 的 啓 動 時 1 1 間 之 時 間 設 定 邊 際 〇 線 I 不 過 此 時 間 設 定 邊 際 是 潛 隱 性 或 空 轉 時 間 而 於 資 料 傳 1 輸 效 率 的 觀 點 上 是 費 時 的 〇 1 1 發 明 槪 1 I 因 此 本 發 明 的 百 的 是 提 供 一 種 具 備 有 節 省 潛 皤 性 與 降 1 1 I 低 電 路 尺 寸 能 力 之 同 步 式 半 導 體 記 億 體 〇 1 1 本 發 明 的 另 一 個 巨 的 是 提 供 上 述 之 同 步 式 半 導 體 記 億 1 I 體 « 並 能 降 低 其 循 環 時 間 3 與 時 鐘 存 取 時 間 之 總 和 〇 1 1 1 1 1 1 本紙張尺度適用中國國家標準·( CNS ) Λ4規格(210X29*7公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明(2 ) 1 1 本 發 明 的 還 有 一 傾 百 的 是 提 供 上 述 之 同 步 式 半 導 體 記 1 1 億 體 » 並 能 於 記 億 體 晶 Η 之 相 當 窄 小 區 域 内 形 成 其 輸 出 1 | 區 段 0 /—S 請 先 閱 1 I 本 發 明 的 其 他 巨 的 會 随 說 明 的 進 行 而 變 得 更 清 楚 Ο 1 I 讀 1 I 根 據 本 發 明 的 一 種 觀 點 所 提 供 之 同 步 式 半 導 體 記 億 體 背 面 1 I 之 1 » 包 含 用 來 記 億 特 定 資 料 的 記 億 體 區 段 、 用 來 輸 入 待 定 1 1 資 料 到 該 記 億 體 區 段 的 輪 入 區 段 - 用 來 白 該 記 億 體 區 段 事 項 1 1 輸 出 待 定 資 料 的 輸 出 區 段 用 來 回 應 外 部 時 鐘 信 P上 以 逹 寸 本 1 裝 同 步 控 制 各 輪 入 和 輸 出 區 段 之 作 業 的 控 制 裝 置 〇 同 步 式 頁 1 半 導 體 記 億 體 中 9 控 制 裝 置 包 括 内 部 時 鐘 信 號 産 生 裝 置 1 1 以 回 應 該 外 部 時 鐘 信 站 Μ 致 内 部 時 鐘 信 號 會 與 外 部 時 鐘 信 1 I PJa 5PL 間 有 延 遲 、 連 接 於 内 部 時 鐘 信 號 産 生 裝 置 的 控 制 信 號 1 1 訂 産 生 裝 置 以 回 龜 内 部 時 鐘 信 號 並 産 生 用 來 控 制 輸 入 區 段 1 之 作 業 的 輸 入 區 段 控 制 信 m 、 以 及 連 接 於 時 鐘 信 號 産 生 1 1 裝 置 的 脈 衝 信 號 産 生 裝 置 以 回 應 内 部 時 鐘 信 號 並 産 生 與 1 1 内 部 時 鐘 信 號 同 步 的 脈 衝 信 55c 、 脈 衝 寬 度 與 内 部 時 鐘 信 1 1 號 無 關 而 取 決 於 記 億 體 區 段 輸 出 特 定 資 料 時 之 時 間 設 定 線 I 的 脈 衝 信 號 〇 輸 出 區 段 包 括 連 接 於 記 億 體 區 段 之 Da 早 一 輸 1 1 出 白 鎖 電 路 和 脈 衝 信 號 産 生 裝 置 > 並 利 用 脈 衝 信 號 以 控 1 I 制 待 定 資 料 是 否 通 過 C3K» 卑 一 輸 出 白 鎖 電 路 〇 1 I 式 簡 沭 1 I 1 圖 俱 傳 統 同 步 式 半 導 體 記 億 體 之 製 造 流 程 圖 9 1 1 I 第 2 ΙΒΠ 圖 傜 用 來 説 明 傳 統 同 步 式 半 導 體 記 億 體 之 輪 入 區 1 段 的 登 錄 作 業 的 時 間 流 程 4 圖 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4说格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作杜印製 五、 發明説明 (3 ) 1 1 \Λ 3 圓 你 用 來 說 明 傳 统 同 步 式 半 導 體 記 億 體 之 信 號 傳 1 1 輸 作 業 的 時 間 流 程 圏 1 I ή 4 圖 偽 根 據 本 發 明 實 施 例 1 之 同 步 式 半 導 體 記 億 體 /--S 請 1 1 的 製 造 流 程 圖 以 及 先 閱 1 | ik 1 1 第 5 圖 偽 用 來 説 明 第 4 圖 所 示 同 步 式 半 導 體 記 億 體 之 背 面 1 I 作 業 的 時 間 流 程 圖 Ο 冬 1 i * I 竇 旃 例 举 項 1 I 再 ( I 為 了 更 明 瞭 本 發 明 首 先 將 參 照 第 1 圖 對 有 關 傳 統 同 1 步 式 半 導 體 記 億 體 作 説 明 Ο 傳 統 同 步 式 半 導 體 記 億 體 在 寫 本 頁 裝 1 習 用 技 術 中 於 單 獨 -* 個 半 導 體 晶 Η 内 包 括 : —* 個 RAM (随 1 1 機 存 取 記 億 體 )電路或用來記憶待定資料的記億區段MS 1 I 連 接 於 記 億 區 段 MS而 用 來 輸 入 待 定 資 料 到 該 記 億 區 段 MS 1 1 的 輸 入 區 段 IS 、 連 接 於 記 億 體 區 段 MS而 用 來 白 該 記 億 區 訂 | 段 MS輸 出 特 定 資 料 的 輸 出 區 段 0 S 達 接 於 輸 入 和 輪 出 區 1 I 段 I S和 0S以 回 應 外 部 時 鐘 信 號 而 逹 同 步 控 制 各 輪 入 和 輸 1 1 出 區 段 I S和 0S之 作 業 的 控 制 匾 段 C S 〇 外 部 時 鐘 信 號 將 於 1 | 稍 後 再 作 說 明 〇 線 I 輸 入 區 段 I S包 括 了 資 料 輸 入 端 子 1 1 > 輸 入 緩 衝 霪 路 12 1 1 、 第 一 輸 入 白 鎖 電 路 1 3 •x 以 及 第 二 輸 入 白 鎖 電 路 1 4 〇 資 1 I 料 輪 入 端 子 11 如 習 用 技 術 所 知 是 為 供 應 原 始 資 料 而 設 〇 1 1 輸 入 緩 衝 電 路 1 2 是 連 接 於 資 料 輸 入 端 子 1 1 且 將 原 始 資 料 1 1 處 理 成 與 原 始 資 料 間 有 延 遲 之 缓 衝 化 輸 入 資 料 〇 第 一 輸 1 I 入 白 鎖 電 路 1 3 是 連 接 於 輸 入 缓 衝 電 路 1 2而 利 用 第 一 輸 入 1 1 控 制 信 號 來 控 制 缓 衝 化 輪 入 資 料 是 否 通 過 第 一 輸 入 白 鎖 1 1 電 路 1 3而 成 局 部 資 料 0 第 5 - 輸 入 白 鎖 霣 路 14是 連 接 於 第 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X 297公釐) 306057 A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 (4 ' 1 1 一 輸 入 白 鎖 電 路 13而 利 用 第 二 輸 入 控 制 信 號 來 控 制 局 部 1 1 输 入 資 料 是 否 通 過 第 二 輸 入 自 鎖 電 路 14而 成 待 定 資 料 〇 1 1 第 一 和 第 二 輸 入 倍 PJa m 是 以 稍 後 將 說 明 的 方 式 産 生 於 控 制 /—N 請 1 先 1 區 段 CS 〇 閱 讀 1 輸 出 區 段 0S包 括 了 第 —* 輸 出 白 鎖 電 路 16 第 二 輸 出 白 背 1 I 之 1 鎖 電 路 17 輸 出 緩 衝 電 路 18 以 及 資 料 輸 出 端 子 1 9 0 第 意 1 1 —- 輸 出 白 鎖 電 路 16 曰 疋 連 接 於 記 億 區 段 MS且 利 用 第 —. 輸 出 項 1 控 制 信 號 來 控 制 待 定 資 料 是 否 通 過 第 一 輸 出 白 鎖 電 路 16 寫 本 1 裝 而 成 第 一 局 部 輸 出 資 料 〇 第 二 輸 出 白 鎖 電 路 1 7 是 連 接 於 頁 1 I 第 一 輸 出 自 鎖 電 路 16且 利 用 第 二 輸 出 控 制 信 號 來 控 制 第 1 1 一 局 部 輸 出 資 料 是 否 通 過 第 二 輸 出 白 鎖 電 路 1 7而成· 二 1 1 局 部 輸 出 資 料 〇 第 和 第 二 輸 出 信 號 是 以 稍 後 將 說 明 的 1 訂 方 式 産 生 於 控 制 區 段 CS 〇 輸 出 緩 衝 電 路 18 是 連 接 於 第 二 1 輸 出 白 鎖 電 路 17 且 將 第 二 局 部 輸 出 資 料 處 理 成 與 第 二 局 1 1 部 輸 出 資 料 間 有 延 遲 之 緩 衝 化 输 出 資 料 〇 資 料 輸 出 端 子 1 1 19 是 連 接 於 輸 出 緩 衝 電 路 18而 輸 出 緩 衝 化 輸 出 資 料 〇 1 1 現 在 要 説 明 的 是 9 控 制 區 段 CS包 括 時 鐘 信 m 輸 入 端 線 | 子 2 1 、 時 鐘 緩 衝 電 路 22 、 輸 入 端 控 制 線 23 Λ 輸 入 端 反 相 1 I 電 路 24 延 遲 零 件 25 輸 出 端 控 制 線 26 Λ 以 及 輸 出 端 反 1 1 相 電 路 27 〇 1 I 時 鐘 信 號 輸 入 端 子 2 1 是 用 來 接 收 所 供 應 外 部 時 鐘 信 號 1 I 〇 時 鐘 緩 衝 電 路 22 是 連 接 於 時 鐘 信 號 輸 人 端 子 2 1 且 將 外 1 1 部 時 鐘 信 號 處 理 成 與 外 部 時 鐘 倍 OM m 間 有 延 遲 之 内 部 時 鐘 1 I 信 號 • 以 便 與 緩 衝 化 輸 入 6 資 料 同 步 〇 1 1 1 1 1 1 本紙張尺度適用中國國家標隼(CNS > A4規格(210 X 297公釐) A7 B7 經濟部中央標準局員工消費合作杜印製 五、 發明説明 (5 ) \ 1 輸 入 端 控 制 線 23是 連 接 於 第 一 输 入 白 鎖 電 路 13與 時 鐘 1 1 緩 衝 電 路 2 2之 間 且 是 為 將 内 部 時 鐘 信 號 當 作 第 一 輪 入 控 1 | 制 信 號 供 應 給 第 一 輪 入 白 鎖 電 路 13 〇 以 下 輪 入 端 控 制 線 請 1 I 23將 稱 作 供 應 裝 置 〇 输 入 端 反 相 電 路 24 是 連 接 於 第 二 輪 先 閱 1 I 讀 1 | 入 白 鎖 電 路 14與 時 鐘 緩 衝 電 路 2 2之 間 且 是 為 了 逆 轉 遵 循 背 面 1 | 之 1 其 極 性 之 内 部 時 鐘 信 號 而 産 生 第 二 輪 入 控 制 信 號 以 供 應 意 1 I 第 二 輪 入 白 鎖 電 路 14 〇 事 項 1 I 再 1 I 延 遲 零 件 2 5 是 連 接 於 時 鐘 緩 衝 電 路 2 2且 是 為 將 預 設 之 寫 本 1 裝 時 間 延 運 提 供 給 内 部 時 鐘 信 號 以 産 生 延 遲 的 時 鐘 信 號 〇 頁 1 I 預 設 之 時 間 延 遲 也 可 由 線 延 遲 給 定 而 不 需 提 供 延 遲 零 件 1 1 2 5 〇 1 I 輸 出 端 控 制 線 2 6 是 連 接 於 第 一 输 出 白 鎖 電 路 1 6與 延 1 1 訂 1 運 零 件 2 5之 間 且 是 為 了 將 延 遲 的 時 鐘 信 m 當 作 第 —* 輸 出 控 制 信 號 供 應 給 第 一 輸 出 白 鎖 電 路 1 6 0 輸 出 端 反 相 電 路 ! I 2 7 是 連 接 於 第 二 輸 出 白 鎖 電 路 1 7 與 延 遲 零 件 2 5之 間 且 是 1 1 為 了 反 相 遵 循 其 極 性 之 延 遲 時 鐘 信 號 以 産 生 第 二 輸 出 控 1 1 制 信 號 而 供 應 第 二 輪 出 白 鎖 電 路 17 〇 線 I 第 一 和 第 二 输 入 白 鎖 電 路 1 3和 1 4可 在 主 / 從 方 式 下 作 1 1 業 0 同 樣 地 « 第 一 和 第 二 輸 出 白 鎖 電 路 1 6和 1 7也 可 以 在 1 I 主 / 從 方 式 下 作 業 0 1 | 現 將 另 參 照 第 2 圖 和 第 3 圖 說 明 如 第 1 圖 所 示 傳 統 同 1 1 步 式 半 導 體 記 億 體 之 作 業 〇 為 說 明 方 便 將 轉 而 考 慮 讀 1 I 取 資 料 時 位 址 存 取 作 業 情 況 〇 1 每 個 第 一 輸 入 每 値 第 二 輪 入 • 第 一 輪 出 * 第 二 輸 1 1 出 控 制 倍 號 都 有 値 高 準 7 值 和 個 低 準 值 〇 在 此 假 定 第 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 卜) 1 1 一 輪 入 • 毎 傾 第 二 輪 入 9 第 一 輪 出 » 第 二 输 出 白 鎖 電 路 1 1 1 3 » 14 » 1 6和 1 7可 依 下 列 方 式 作 業 〇 當 第 一 輪 入 控 制 倍 1 | 號 有 高 準 值 « 第 一 輸 入 白 鎖 電 路 1 3就 被 進 入 一 自 鎖 模 式 請 1 | 以 閂 鎖 緩 衝 化 输 入 資 料 〇 當 第 輸 入 控 制 信 號 有 低 準 值 ka 閱 1 I 讀 1 | » 第 一 輪 入 白 鎖 電 路 1 3就 被 進 入 一 通 路 模 式 使 缓 衝 化 輸 背 面 1 1 之 1 入 資 料 直 接 通 過 以 産 生 局 部 輸 入 資 料 〇 當 第 二 輪 入 控 制 意 1 1 信 號 有 高 準 值 t 第 二 輸 入 白 鎖 電 路 1 4就 被 進 入 白 鎖 模 事 項 1 I 再 1 I 式 以 閂 鎖 局 部 輪 入 資 料 〇 當 第 二 輸 入 控 制 信 號 有 低 準 值 ¥ 寫 本 1 裝 第 二 輸 入 商 鎖 電 路 1 4就 被 進 入 —* 通 路 模 式 使 局 部 輸 入 頁 1 I 資 料 直 接 通 過 以 産 生 特 定 輸 入 資 料 〇 當 第 一 輸 出 控 制 信 1 1 號 有 高 準 值 9 第 一 輸 出 白 鎖 電 路 1 6就 被 進 入 一 白 鎖 模 式 1 I 以 閂 鎖 白 記 億 區 段 MS輸 出 之 待 定 資 料 〇 當 第 一 輸 出 控 制 1 1 訂 1 信 號 有 低 準 值 » 第 一 输 出 白 鎖 電 路 1 6就 被 進 入 一 通 路 模 式 使 待 定 資 料 直 接 通 過 以 産 生 第 一 局 部 輸 出 資 料 〇 當 第 1 I 二 輸 出 控 制 信 號 有 高 準 值 9 第 二 輸 出 白 鎖 電 路 17就 被 進 1 1 入 一 白 鎖 模 式 以 閂 鎖 第 —k 局 部 輪 出 資 料 〇 當 第 二 輪 出 控 1 1 制 信 號 有 低 準 值 9 第 二 輸 出 白 鎖 電 路 1 7 就 被 進 入 一 通 路 線 I 模 式 使 第 一 局 部 輸 出 資 料 直 接 通 過 以 産 生 第 二 局 部 輸 出 1 1 資 料 〇 1 I 接 下 來 的 說 明 是 有 關 輸 入 區 段 之 資 料 登 錄 的 作 業 情 形 1 1 〇 輪 入 位 址 信 號 A D 曰 疋 當 作 緩 衝 化 輸 入 信 號 經 由 資 料 輸 入 I 1 端 子 11 和 輸 入 緩 衝 電 路 12供 應 給 第 一 輸 入 S 鎖 電 路 1 3 〇 1 I 當 内 部 時 鐘 信 號 有 低 準 值 ,第- -輸入自鎖電路1 3使輸入位 1 I 址 信 號 A η 直 接 通 過 ,之後再將之當作來自第- -8 - -输入自鎖電 1 1 1 1 1 1 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 (- 1 1 路 13之 局 部 輸 入 資 料 傳 送 到 第 二 輸 入 自 鎖 電 路 14 〇 1 1 9 一 方 面 9 以 高 準 值 之 第 一 輸 入 控 制 佶 號 供 應 第 二 輸 1 1 入 白 鎖 電 路 14並 將 之 進 入 白 鎖 模 式 〇 則 第 二 輸 入 i 錤 電 /·-S 請 1 先 1 路 14會 閂 鎖 由 第 一 輸 入 S m 電 路 13供 應 之 輸 入 位 址 信 號 閱 讀 1 1 An 〇 換 句 話 説 » 輸 入 位 址 信 號 A η 不 會 白 第 二 輸 入 白 縝 電 背 面 1 I 之 1 路 14送 到 記 億 區 段 HS 〇 此 事 件 中 • 第 二 輸 入 g 鎖 電 路 14 意 1 事 1 所 持 之 持 定 資 料 是 在 輸 入 位 址 信 號 An 之 前 的 輸 入 位 址 倍 項 1 號 An -1 Ο -rr 填 寫 本 1 裝 隨 後 當 内 部 時 鐘 信 號 由 低 準 值 轉 向 高 準 值 時 » 第 —- 輸 頁 1 I 入 白 鎖 電 路 13 會 進 入 白 鎖 模 式 〇 無 論 由 資 科 輸 入 端 子 11 1 1 供 應 什 麼 信 號 作 原 始 資 料 9 第 一 輸 入 白 鎖 電 路 13都 以 所 1 1 持 之 輸 入 位 址 信 號 An 作 局 部 輸 入 資 料 〇 1 訂 當 内 部 時 鐘 信 號 為 高 準 值 時 1 都 以 反 相 白 輸 入 端 逆 轉 1 電 路 24内 之 内 部 時 鐘 信 號 的 已 反 相 輸 入 端 時 鐘 信 號 供 m 1 1 第 二 輸 入 白 鎖 電 路 14作 第 二 輸 入 控 制 信 號 〇 然 後 第 二 輸 1 I 入 白 鎖 電 路 1 4 進 入 通 路 模 式 將 輸 入 位 址 信 m An 傳 m 到 1 1 記 億 區 段 MS 〇 線 I 外 部 時 鐘 信 號 與 内 部 時 鐘 信 PJa m 間 的 時 間 延 m 區 間 被 設 1 定 成 實 質 上 等 於 原 始 資 料 與 緩 衝 化 輸 入 資 料 之 間 的 時 間 1 1 延 遲 區 間 〇 結 果 y 輸 入 位 址 信 號 An 只 在 外 部 時 鐘 信 m 由 1 I 低 準 值 轉 向 高 準 值 時 被 傳 遞 到 記 億 區 段 MS 〇 1 1 輸 出 區 段 中 » 由 第 一 和 第 二 輸 出 白 鎖 電 路 1 6和 17所 對 1 1 應 的 延 遲 時 鐘 信 號 執 行 類 似 的 登 錄 作 業 〇 1 I 接 下 來 • 將 轉 而 說 明 同 9 步 式 半 導 體 記 億 體 的 整 體 作 業。 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作杜印製 五、 發明説明 (8 1 1 1 V 照 第 1 圖 到 第 3 圖 参 假 定 記 億 區 段 HS的 一 傾 位 址 上 1 1 儲 存 著 一 値 由 輸 入 位 址 信 號 A η 所 定 義 的 資 料 D (An )〇 當 1 1 外 部 時 鐘 信 號 於 時 刻 11 由 低 準 值 提 昇 高 準 值 » 則 輸 入 位 /\ 請 1 先 1 址 信 號 An 依 上 述 方 式 傳 遞 到 記 億 區 段 MS 〇 根 據 輸 入 位 址 閱 讀 1 1 信 號 An » 於 時 刻 t2 白 記 億 區 段 MS 讀 取 資 料 D ( An )並將之 背 面 1 I 之 1 以 待 定 資 料 傳 遞 到 第 一 輸 出 白 鎖 電 路 16 〇 注 意 1 事 1 當 延 遲 時 鐘 信 號 為 低 準 值 時 9 待 定 資 料 通 過 第 - 輸 出 項 再 1 I 白 鎖 電 路 16而 作 第 一 局 部 輸 出 資 料 供 應 給 第 二 輸 出 S 鎖 瑣 寫 本 1 裝 I 電 路 17 〇 頁 ·✓ 1 I 之 後 延 遲 時 鐘 信 號 於 時 刻 t3 由 低 準 值 轉 向 高 準 值 〇 1 1 此 事 件 中 令 資 料 D(An)通過第二輸出自鎖電路1 7及輸出 1 1 緩 衝 電 路 1 8而 於 時 刻 t4傳 避 到 資 料 輸 出 lilt 端 子 19 〇 1 t 丁 此 後 將 轉 而 說 明 不 同 的 時 間 區 間 與 時 間 瞬 間 之 間 的 關 1 俗 0 外 部 時 鐘 信 號 有 其 循 環 時 間 〇 而 習 用 技 術 中 同 步 式 1 1 半 導 體 記 億 體 則 有 時 鐘 的 存 取 時 間 0 若 分 別 以 t C y c 和 tea 1 I 代 表 循 環 時 間 和 時 鐘 存 取 時 間 〇 刖 如 第 3 圖 所 示 9 循 環 1 1 線 1 時 間 t C y c 和 時 鐘 存 取 時 間 t C a可由下列式子獲得 t C y c = t 1 11 ( 1) 及 1 ' / | t c a = t 4 - t 1 f (2) 1 而 時 間 瞬 間 11 ,t 2 , t3和 t4之 間 的 時 間 區 間 則 定 義 成 1 I t 1 2 = t2 -t 1 (3) 1 1 \/ 423 = t 3 * t 2 (4) 1 1 t34 = t4 -t 3 (5) 1 | 此 事 件 中 « 參 照 第 3 圖 而 有 下 列 方 程 式 : 1 I -1 0- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(9 ) tcyc + tca= t12 + t 2 3 + t 3 4 (6) ' 方程式(6)右邊各項之解釋如下β 時間區間t 1 2是記億區段M S的位址存取時間。時間匾 間t23是確保第一輪出自鎖電路16閂鎖資料所需啓動時 間的時間設定邊際。而時間區間t34是第二輪出自鎖電 路17與輪出緩衝電路18之間的延遲時間區間。 時間設定邊際t23必需設定為比第一輸出自鎖電路16 之最小啓動時間還大《實際上則遘取相當大的數值為容 忍度。時間設定邊際t23是由延遅零件25之延遲時間區 間td所決定。 例如,t c y c , t c a , t 1 2 , t 2 3,t 3 4 ,及t d分別選為等 於 7ns, 3ns, 6ns, 2ns, 2ns,及 Ins。此事件中,時間 設定邊際t23(2ns)佔總和(=tl2+ t23+ t34)等於10ns 老 20%。 較徉奮旃例説明 接下來,將參照第4画說明有關本發明之同步式半導 體記億體的一個實施例。同步式半導體記億體可作成於 單獨一値半導體晶片上且包括許多以相對應參考编碼的 類似零件。 同步式半導體記億體還包括:脈衝産生器31及單一輸 出自鎖電路32。脈衝産生器31是連接於時鐘緩衝電路22 且産生脈衝信號以回應内部時鐘信號。脈衝信號是與内 部時鐘信號同步,且其脈衝寬度與内部時鐘信號無關而 取決於記億區段MS輸出待定資料的時間設定。以下將稱 -1 1 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----------^------,玎------# (請先閱讀背面之注意事項再楨寫本頁) ^06057 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 (10 ) 1 1 脈 衝 産 生 器 31 為 脈 衝 信 號 産 生 裝 置 〇 1 1 輸 出 白 鎖 電 路 32 是 連 接 於 記 億 區 段 MS和 脈 衝 産 生 器 31 1 1 上 * 且 利 用 脈 衝 信 號 控 制 待 定 資 料 是 否 經 由 輸 出 白 鎖 電 -N 請 1 先 1 路 32通 過 而 成 局 部 輸 出 資 料 〇 輸 出 緩 衝 電 路 18 是 直 接 連 聞 讀 1 接 於 單 —► 輸 出 白 鎖 電 路 32並 將 局 部 輸 出 資 料 處 理 成 緩 衝 背 1 I 之 1 化 輸 出 資 料 而 由 資 料 輸 出 端 子 19輸 出 〇 意 1 事 1 同 步 式 半 導 體 記 億 體 中 f 時 鐘 信 號 輸 入 端 子 21 和 時 鐘 項 再 1 缓 衝 電 路 22的 結 合 稱 為 内 部 時 鐘 信 號 産 生 裝 置 〇 而 輸 入 寫 本 1 端 控 制 線 23和 輸 入 端 反 相 電 路 24的 結 合 稱 為 控 制 信 PJa m 産 頁 、· 1 1 生 裝 置 〇 每 一 輸 入 和 所 有 輸 出 區 段 IS和 0S 是 鼷 一 個 登 錄 1 1 型 式 〇 1 1 同 時 參 照 第 4 圖 和 第 5 圖 > 現 將 轉 而 說 明 同 步 式 半 導 訂 體 記 億 體 之 作 業 〇 因 在 輸 入 區 段 IS之 作 業 是 類 似 對 傳 統 I 同 步 式 半 導 體 記 億 體 之 作 業 的 說 明 » 此 處 便 不 再 重 複 〇 1 1 而 輸 出 區 段 0S之 作 業 將 說 明 如 下 〇 1 I 資 料 讀 取 之 位 址 存 取 作 業 直 到 待 定 資 料 傅 送 到 第 一 輸 1 1 出 白 鎖 電 路 16為 止 皆 與 傳 統 同 步 式 半 導 髏 記 億 體 類 似 〇 線 | 同 步 式 半 導 體 記 億 體 中 t 脈 衝 産 生 器 31 是 由 内 部 時 鐘 1 I 信 號 供 應 而 産 生 脈 衝 信 D|fe m 〇 脈 衝 信 號 包 括 一 序 列 的 脈 衝 1 1 * 其 中 每 一 脈 衝 之 寬 度 為 t p 且 與 外 部 時 鐘 信 號 間 延 遲 了 1 | 待 定 的 時 間 區 間 t d 〇 換 句 話 説 » 脈 衝 信 號 包 括 斷 斷 缠 鑲 1 I 相 繼 的 脈 衝 其 中 毎 一 脈 衝 是 白 外 部 時 鐘 信 號 的 轉 換 時 1 1 間 瞬 間 延 遲 了 待 定 的 時 間 區 間 t d 〇 脈 衝 産 生 器 3 1 中 1 每 1 I 一 脈 衡 皆 由 高 準 值 滑 落 到 低 準 值 〇 而 脈 衝 寬 度 則 定 義 為 1 1 I -1 2- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(11 ) 低準值所持缠的時間。 藉著選取特定的時間區間td和脈衝寬度為tp為適當數 值,於每一脈衝週期内亦卽於脈衝佶號為低準值的時段 内將資料D(An)供應給輸出自鎖電路32。換句話說,決 定脈衡寬度和待定的時間區間使得記億區段MS在脈衝出 現期間内新近輸出一特定資料。 有了脈衝信號的供第一輸出自鎖電路16會在每一 脈衝週期内進入通路模式。如此,資料D(An)會傳遞到 輸出緩衝電路18再被傳送到資料輸出端子19而没有任何 潛皤性。 脈衝寬度tp是選取為適當數值(例如比循環時間tcyc 還短),使得在毎一脈衝週期内連鑛供應持定資料給第 一輸出自鎖電路16而不致被下一値資料取代。如此,輸 出區段0S執行登錄之作業。這是因為第一輸出自鎖電路 16在脈衝信號轉為高準值時會進入自鎖模式,而閂錤特 定資料直到脈衝信號在一循環後轉為低準值為止。 如此,對應外部時鐘信號中每一時鐘前緣記億區段MS 會連缠産生儲存於前面一艏循環之時鐘前緣所取位址而 作為待定資料之資料。特定資料會維持到下一時鐘生成 。這不過是登錄作業罷了。 注意第一輸出自鎖電路16將登錄作業理解成输出區 段0 S的單一自鎖電路。時間區間11 2 ( = t 2 - 11 )和t 2 4 ( = t 4 -t2)分別對應傳統同步式半導體記億體方程式(3)中之 時間區間tl2和晶Η 34。 -13- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) ---------^裝-------訂一------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(U ) 第4圖之同步式半導體記億體中,循環時間tcyc和時 鐘存取時間tea之總和可表成: tcyc+ tca= tl2+t24 (7) 將方程式(7)與方程式(6)作比較可了解為確保输出區 段0S中的第三自鎖電路F3之啓動時間的時間設定邊際t23 在方程式(7)被省略了。 如此相對地提高了作業速度。 實際上,時間區間tl2和t24分別等於6ns和2ns。當特 的時間區間t d和脈衝寬度t p分別等於5 n s和2 n s時.計 算出的循環時間_ t c y c和暗鐘存取時間tc a分別是6 n s和2 n s ,這是比傳統同步式半導體記億體短了 Ins。而循環時間 t c y c和時鐘存取時間t c a之總和則減短了 2 n s。 較之傳統同步式半導體記億體,輸出區段0S中節省了 一値自鎖電路而減少了功率耗損。在習用技術中自鎖電 路包括有射極耦合邏輯(ECL)的複位元輸出信號的情況 下有顯著的效應。例如單獨一艏自鎖電路耗損的電 流。刖此事件中,一個八位元輸出倍號的情況下節省了 8mA的電流耗損。 如上所述第4圖在輸出區段0S中作為登錄作業之同步 式半導體記億體包括:單一自鎖電路及能産生與時鐘信 號同步的脈衝信號以控制自鎖電路之脈衝産生器。有了 這樣的結構,就能節省傳統同步式半導體記億體中為確 保輸出區段0S中自鎖電路啓動時間的所需時間設定邊際 。結果,循環時間t c y c和時鐘存取時間t c a之總和比傳統 同步式半導體記億體還小。 -1 4- 本紙張尺度適用中國國家標準(CNS > A4規格(210X 297公嫠) 批衣 訂 fes (請先閱讀背面之注意事項再埗寫本頁) A7 B7 五、發明説明(l·3 ) 此外在輸出區段OS能比傳統同步式半導體記億體節省 一痼自鎖電路而結果可減小晶片面積。例如,循環時間 tcyc和時鐘存取時間tea之總和從傳統情況下的8ns降到 本實施例之6ns。其間的差異2ns是降低了 25%。而功率 耗損也因為在輸出區段0S中節省了 一傾自鎖電路而得以 減少。 : 乘 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -1 5 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)
Claims (1)
- A8 B8 C8 D8 經濟部中央標率局員工消費合作社印製 六、申請專利範圍 1 1 /. '1/· 一 種 同 步 式 半 導 體 記 億 體 9 具 有 用 來 記 億 待 定 資 料 的 1 1 記 億 區 段 MS 1 連接於該記億區段MS而 用 來 輸 入 該 特 定 1 I 資料到該記億區段MS的輸 入 區 段 IS » 連 接 於 該 記 億 區 /*—S 請 1 段MS而 用 來 白 該記億區段M S輸 出 該 待 定 資 料 的 輸 出 區 先 閱 1 I 讀 1 | 段 0S t 用 來 回 應 外 部 時 鐘 信 號 以 達 同 步 控 制 各 該 輸 入 背 ιέ 1 | 之 1 和 該 輸 出 區 段 IS和0S之作業的控制裝置 曹 該 控 制 裝 置 注 意 1 1 包 括 : 内 部 時 鐘 信 號 産 生 裝 置 以 回 應 該 外 部 時 鐘 信 5TC 事 項 1 1 再 1 致 内 部 時 鐘 信 號 會 與 外 部 時 鐘 信 號 間 有 延 遲 控 制 信 填 寫 本 装 號 産 生 裝 置 是 連 接 於 該 内 部 時 鐘 信 號 産 生 裝 置 以 回 應 頁 1 1 内 部 時 鐘 信 號 並 産 生 用 來 控 制 輸 入 區 段 之 作 業 的 輸 入 1 1 區 段 控 制 信 CUp. m 以 及 脈 衝 信 號 産 生 裝 置 是 建 接 於 該 内 1 I 部 時 鐘 信 號 産 生 裝 置 以 回 應 該 内 部 時 鐘 信 號 並 産 生 與 1 訂 1 該 内 部 時 鐘 信 號 同 步 的 脈 衝 信 號 I 該 脈 衝 信 號 之 脈 衝 寬 度 與 該 内 部 時 鐘 信 號 Arr m 關 而 取 決 於 記 億 體 區 段 輸 出 1 I 該 特 定 資 料 時 之 時 間 設 定 1 該 輸 出 區 段 含 有 連 接 於 該 1 1 記 億 體 區 段 及 該 脈 衝 信 號 産 生 裝 置 之 cm 早 一 輸 出 白 錤 電 1 1 路 * 且 利 用 該 脈 衝 信 號 控 制 該 持 定 資 料 是 否 通 過 該 單 X I 一 輸 出 白 鎖 電 路 〇 1 1 ' r.如 申 請 專 利 範 圍 第 1 項 之 同 步 式 半 導 體 記 億 體 9 其 中 1 1 該 脈 衝 信 號 包 括 斷 斷 鑲 缠 相 繼 的 脈 衝 t 每 一 脈 衝 是 白 1 I 該 外 部 時 鐘 信 號 的 轉 換 時 間 瞬 間 延 m 了 待 定 的 時 間 區 1 1 間 〇 1 I 如 請 專 利 範 圍 第 2 項 之 同 步 式 半 導 體 記 憶 體 » 其 中 1 I 該 脈 衝 寬 度 和 該 持 定 的 時 間 區 間 使 得 記 億 區 段 在 脈 衝 1 1 -1 6 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) S06057 μ8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範 圍 1 1 出 現 期 間 内 新 近 輸 出 ___- 待 定 資 料 〇 1 1 j/PD 申 請 專 利 範 圍 第 1 項 之 同 步 式 半 導 體 記 億 體 » 其 中 1 1 該 待 定 資 料 以 局 部 輸 出 資 料 通 過 該 單 一 輸 出 白 鎖 電 路 —S 請 1 先 1 » 該 輸 出 區 段 還 包 括 輸 出 缓 衝 電 路 是 建 接 於 該 單 —- 閱 ♦ 1 輸 出 自 鎖 電 路 且 將 該 局 部 輸 出 資 料 處 理 成 緩 衝 化 輸 出 背 ιδ 1 之 1 資 料 » 資 料 輸 出 端 子 是 連 接 於 該 輸 出 緩 衝 電 路 而 輸 出該 注 意 1 I Μ 衝 化 輸 出 資 料 〇 事 項 1 I ./ 再 1 'y.如 申 請 專 利 範 圍 第 1 項 之 同 步 式 半 導 體 記 億 體 * 其 中 填 寫 本 該 輸 入 區 段 含 有 供 應 原 始 資 料 之 資 料 输 入 端 子 輸 頁 '—/ 1 I 入 緩 衝 電 路 是 連 接 於 該 資 料 輪 入 端 子 且 將 該 原 始 資 料 1 1 處 理 成 與 該 原 始 資 料 間 有 延 遲 之 緩 衝 化 輸 入 資 料 而 達 1 | 成 與 該 内 部 時 鐘 信 號 同 步 第 一 輸 入 白 鎖 電 路 是 連 接 1 訂 於 該 輸 入 緩 衝 電 路 而 利 用 第 —* 輸 入 信 號 來 控 制 該 緩 衝 1 化 輸 入 資 料 是 否 通 過 該 第 一 輸 入 白 鎖 電 路 而 成 該 輸 入 1 1 區 段 信 號 第 二 輸 入 白 鎖 電 路 是 建 接 於 該 第 輸 入 白 1 I 鎖 電 路 而 利 用 第 二 輸 入 信 OLH m 為 該 輸 入 區 段 信 號 來 控 制 1 1 該 局 部 輸 入 資 料 是 否 通 過 該 第 二 輸 入 白 鎖 電 路 而 成 該 I 待 定 資 料 該 控 制 信 號 産 生 裝 置 含 有 連 接 於 該 内 部 1 1 時 鐘 信 號 産 生 裝 置 和 該 第 一 輸 入 白 鎖 電 路 之 供 應 裝 置 1 1 • 以 該 内 部 時 鐘 信 號 為 第 一 輸 入 控 制 信 號 供 應 給 該 第 1 I 一 輸 入 白 鎖 電 路 以 及 連 接 於 該 内 部 時 鐘 信 號 産 生 装 1 1 置 和 該 第 二 輸 入 白 鎖 電 路 之 反 相 装 置 * 以 反 相 遵 循 其 1 1 極 性 之 該 内 部 時 鐘 信 號 而 産 生 該 第 —· 輸 入 控 制 信 號 〇 1 1 -1 7- 1 1 1 1 1 本紙張尺度逋用中國國家標隼(CNS ) A4規格(210X297公釐) 六、申請專利範圍 A8 B8 C8 D8 中號輸成 其信號理 ,鐘信處 體時鐘號。 億部時信號 記外該鐘倍 體該於時鐘 導受接部時 半接建外部 式:及該内 步有以將之 同含.,可遲 之置子,延 項裝端路有 1 生入電間 第産輸衝號 圍號號缓信 範信倍鐘鐘 利鐘鐘時時 專時時之部 請部之子外 申内應端該 如該供入與 丨装-------訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標牟局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29788595A JP3252678B2 (ja) | 1995-10-20 | 1995-10-20 | 同期式半導体メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
TW306057B true TW306057B (zh) | 1997-05-21 |
Family
ID=17852375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085112818A TW306057B (zh) | 1995-10-20 | 1996-10-19 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5687134A (zh) |
EP (1) | EP0769783B1 (zh) |
JP (1) | JP3252678B2 (zh) |
KR (1) | KR100230120B1 (zh) |
DE (1) | DE69618739T2 (zh) |
TW (1) | TW306057B (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100225947B1 (ko) * | 1996-06-27 | 1999-10-15 | 김영환 | 라이트 리커버리 보장 회로 |
JP2988392B2 (ja) * | 1996-08-09 | 1999-12-13 | 日本電気株式会社 | 半導体メモリ集積回路 |
JP4090088B2 (ja) * | 1996-09-17 | 2008-05-28 | 富士通株式会社 | 半導体装置システム及び半導体装置 |
JPH10228773A (ja) * | 1997-02-14 | 1998-08-25 | Hitachi Ltd | ダイナミック型ram |
JP3825862B2 (ja) * | 1997-02-27 | 2006-09-27 | 株式会社ルネサステクノロジ | 同期型ダイナミック型半導体記憶装置 |
US5933369A (en) * | 1997-02-28 | 1999-08-03 | Xilinx, Inc. | RAM with synchronous write port using dynamic latches |
KR100244456B1 (ko) * | 1997-03-22 | 2000-02-01 | 김영환 | 데이터 출력 버퍼를 위한 클럭 조절 장치 |
KR100265591B1 (ko) * | 1997-05-19 | 2000-11-01 | 김영환 | 클럭입력버퍼를분리시킨반도체메모리장치 |
KR100496785B1 (ko) * | 1997-07-24 | 2005-09-02 | 삼성전자주식회사 | 웨이브 파이브 라인의 데이터 구조를 갖는 동기형 반도체 메모리 장치 |
US6185664B1 (en) * | 1997-11-17 | 2001-02-06 | Micron Technology, Inc. | Method for providing additional latency for synchronously accessed memory |
JP2000076853A (ja) | 1998-06-17 | 2000-03-14 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
US6163502A (en) * | 1999-12-21 | 2000-12-19 | Advanced Micro Devices, Inc. | Clocking to support interface of memory controller to external SRAM |
US6629274B1 (en) * | 1999-12-21 | 2003-09-30 | Intel Corporation | Method and apparatus to structurally detect random defects that impact AC I/O timings in an input/output buffer |
KR100608355B1 (ko) * | 2004-03-25 | 2006-08-08 | 주식회사 하이닉스반도체 | 메모리 장치의 동작 주파수 변동에 따른 내부 제어 신호의인에이블 구간을 제어하는 장치와 그 방법 |
US7602906B2 (en) * | 2005-08-25 | 2009-10-13 | Microsoft Corporation | Cipher for disk encryption |
US7577029B2 (en) * | 2007-05-04 | 2009-08-18 | Mosaid Technologies Incorporated | Multi-level cell access buffer with dual function |
JP2007294108A (ja) * | 2007-08-10 | 2007-11-08 | Ricoh Co Ltd | 半導体集積回路への入力信号の制御方法 |
KR101103066B1 (ko) * | 2010-02-26 | 2012-01-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 어드레스 지연 회로 |
US8427899B2 (en) * | 2010-10-29 | 2013-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-adaptive sensing design |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940008295B1 (ko) * | 1989-08-28 | 1994-09-10 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체메모리 |
JP2917314B2 (ja) | 1989-10-06 | 1999-07-12 | 日本電気株式会社 | 同期式半導体記憶装置 |
JP2830594B2 (ja) * | 1992-03-26 | 1998-12-02 | 日本電気株式会社 | 半導体メモリ装置 |
KR960004567B1 (ko) * | 1994-02-04 | 1996-04-09 | 삼성전자주식회사 | 반도체 메모리 장치의 데이타 출력 버퍼 |
JP3177094B2 (ja) * | 1994-05-31 | 2001-06-18 | 富士通株式会社 | 半導体記憶装置 |
JP3157681B2 (ja) * | 1994-06-27 | 2001-04-16 | 日本電気株式会社 | 論理データ入力ラッチ回路 |
JP3013714B2 (ja) * | 1994-09-28 | 2000-02-28 | 日本電気株式会社 | 半導体記憶装置 |
JP2697633B2 (ja) * | 1994-09-30 | 1998-01-14 | 日本電気株式会社 | 同期型半導体記憶装置 |
-
1995
- 1995-10-20 JP JP29788595A patent/JP3252678B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-16 EP EP96116614A patent/EP0769783B1/en not_active Expired - Lifetime
- 1996-10-16 DE DE69618739T patent/DE69618739T2/de not_active Expired - Fee Related
- 1996-10-19 TW TW085112818A patent/TW306057B/zh active
- 1996-10-21 US US08/734,082 patent/US5687134A/en not_active Expired - Fee Related
- 1996-10-21 KR KR1019960047845A patent/KR100230120B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970023373A (ko) | 1997-05-30 |
US5687134A (en) | 1997-11-11 |
DE69618739D1 (de) | 2002-03-14 |
JPH09120672A (ja) | 1997-05-06 |
EP0769783B1 (en) | 2002-01-23 |
EP0769783A2 (en) | 1997-04-23 |
JP3252678B2 (ja) | 2002-02-04 |
EP0769783A3 (en) | 1997-11-12 |
DE69618739T2 (de) | 2002-10-10 |
KR100230120B1 (ko) | 1999-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW306057B (zh) | ||
TW385441B (en) | Synchronous semiconductor memory device with less power consumed in a standby mode | |
TW475319B (en) | Gated clock tree synthesis method | |
JP6808814B2 (ja) | 1線式シリアルデータ伝送回路及び1線式シリアルデータ伝送方法 | |
TW546816B (en) | Input/output interface and semiconductor integrated circuit having input/output interface | |
JP2003308696A (ja) | データの入力方法及びデータ入力バッファ | |
TW565857B (en) | Semiconductor integrated circuit device | |
JP2579237B2 (ja) | フロースルーラッチ回路を有する状態素子回路、該状態素子回路を有するvlsi回路、及びラッチをマスタースレーブフリップフロップの機能的代替物として作動する方法 | |
TW507418B (en) | Synchronization element for converting asynchronous pulse signal into synchronous pulse signal | |
TW378289B (en) | Phase adjusting circuit, system including the same and phase adjusting method | |
TW463462B (en) | Integrated semiconductor-circuit | |
TW470958B (en) | Synchronous semiconductor memory circuit | |
TW308695B (en) | Output buffer list | |
TW451222B (en) | Address strobe signal generator for memory device | |
TW382086B (en) | Internal clock generation circuit of synchronous semiconductor device | |
TW403910B (en) | Semiconductor memory device | |
JPH1173778A (ja) | 半導体記憶装置 | |
JPH0763135B2 (ja) | 半導体集積論理回路 | |
US6144612A (en) | Address decoder for a synchronous type memory capable of preventing multi-wordline selection | |
TW439065B (en) | Dynamic clock generating circuit for use in synchronous dynamic random access memory | |
TW588362B (en) | High speed address sequencer | |
JP3266111B2 (ja) | クロック入力バッファ回路 | |
TW538594B (en) | Clock switching architecture and clock switching method thereof | |
TW500995B (en) | Voltage supply control device | |
JPS6235197B2 (zh) |