TW301788B - - Google Patents
Download PDFInfo
- Publication number
- TW301788B TW301788B TW85104325A TW85104325A TW301788B TW 301788 B TW301788 B TW 301788B TW 85104325 A TW85104325 A TW 85104325A TW 85104325 A TW85104325 A TW 85104325A TW 301788 B TW301788 B TW 301788B
- Authority
- TW
- Taiwan
- Prior art keywords
- aforementioned
- peripheral circuit
- layer
- capacitor
- circuit
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
B7 1、發明説明(/ ) <發明詳細說明> (請先閱讀背面之注意事項再填寫本頁) [〇〇〇1] · 工業的運用領域 本發明係關於一種半導體元件(例如,一個動態隨 機存取記憶體包含一個記憶體細胞組件與一個周邊電路 組件)與用於製造它的方法· 【0002】 傳統的技術 動態RAM,諸如於其中堆叠細胞電容器被用於增加 電容的動態RAM,照慣例已包含了記憶體細胞結構如顯 示於圖31 .
[0003] 經濟部中央揉準局員工消费合作社印製 以前述記憶體細胞結構,一個閘氧化物薄膜5被形 成在一個由一個在一個p-類型矽基片1上的場二氧化矽 薄膜2所形成的基本元件地區·接著,一個二氧化矽絕 緣層6與一個多元矽字線WL包含一個邊牆6〇在那上面 本紙張尺度逋用中國國家揉準(CNS )八4規格(210X297公釐) 經濟部中央標準局貝工消费合作社印製 A7 ______B7_ 五、發明説明(:> ) 被形成· n+類型半導體地區3 (來源地區)與4 (排地 區)被一個自我對齊技術所形成於其中前述字線WL被當 作一個罩幕使用· , 10004】 接著,一個引導到n+類型排地區4的接觸洞49被形 成在絕緣層6而一個位元線BL經由黏附形成·一個接觸 洞10被形成在來源地區3的絕緣層6的部份,而一個多 元矽電容器電極11 (儲存節點)被形成以便被連接到來 源地區3,包含前述接觸洞1〇 · —個誘電性薄膜,諸如 —個四氮化三矽薄膜15,被置放在前述多元矽層11的表 面·一個包括一個多元矽層16的較高電容器電極(板電 極PLATE )被形成在前述四氮化三矽薄膜上•於此方法, 獲得一個用於一個動態RAM有一個COB結構的記憶體 細胞 M-CEL‘· [0005] 應注意一個二氧化矽層61被形成在位元線BL上而 一個邊牆62被形成在它的側邊·此外,一個交互層絕緣 薄膜,諸如一個以硼與磷摻雜質的矽閘玻璃層(BPSG 層)7,被以CVD置放在較高電極Ιό的頂端· -4 - 本纸張尺度適用中國國家標準(CNS > Α4規格(210X297公釐) 11 ^ 裝 訂 (請先Η讀背面之注意事項再填寫本頁) 301738 A7 B7 —.1 ' — "" 五、發明説明(3) [0006】 如此獲得的動態RAM通常包括一個周邊霹路組件 PC,與一個包含大量記憶體細胞MCEL1的記憶體細胞組 件MA,.線路Μ丨被黏附形成於周邊電路組件PC’的基本 元件地區(例如,電晶體),其經過形成在絕緣薄膜7 與6 (8表示一個n+類型擴散地區;50表示一個電晶體 閘電極;51表示一個邊牆)的接觸洞CT · [0007] 以此類型的動態RAM,記憶體細胞板層16和周邊電 路PC’線路層Ml照慣例是彼此獨立地被形成·一個通常 的用於此目的的製造方法包括步驟諸如下列事物· 1 ·步驟於其中一個儲存節點(此後以SN稱之)被 形成·
2·步探於其中一個細胞電容絕緣薄膜(此後以GNIT 稱之)被形成· 經濟部中央標準局負工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 3·步驟於其中用於一個記憶體細胞板層(此後以 PLATE稱之)的材料被置放. 4 · PLATE影印石版術步驟· 5 · PLATE蝕刻步驟. 6 · —個交互層絕緣薄膜的形成,其功能是從周邊電 路的線路層Ml分開PLATE · 本紙張尺度適用中國國家標準(CNS ) A4規格·( 210X297公釐) 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(# ) 7·影印石版術步驟功能爲形成一個接觸(此後以CT 稱之)以便連接Μ丨到基片· 8 . CT蝕刻步驟. · 9 · Μ丨材料的沉澱步驟· 10 · Ml影印石版術步驟· U . Μ丨蝕刻步驟.
[0008] 此製造方法將參考圖20-30與圖31被歷述· [0009] 如顯示於圖20,一個閘氧化物薄膜5被以熱量氧化 形成,其是在一個場二氧化矽薄膜2的選擇性形成之後 基於一個一般流程在一個ρ_類型矽基片1的主要側邊使 用一般知道的LOCOS方法.接著,一個第一層多元矽被 CVD所置放,然後由一個光蝕刻技術所型式以形成一個 多元矽字線WL ·接著,字線WL被使用當作一個罩幕以 經由離子注入來注射一個η類型摻雜劑(例如,砷或磷) 進入矽基片1· η+類型半導體地區3和4使用一個自我 對齊技術被形成·於此方法,獲得一個轉移閘TR · [0010】 -6 - 本紙張尺度適用中國國家揉準(CNS ) A4規格(2丨0X297公釐) I I裝 II 訂 t —線 (讀先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 _B7_ 五、發明説明(5Ί 應注意一個絕緣層(例如,一個二氧化矽層),經 由CVD置放在整個表面,被蝕刻以形成一個,二氧化矽邊 牆60在使用一個一般知道邊牆技術的字線WL的側面· 在前述邊牆的形成之後,字線WL與邊牆60被使用爲罩 幕以經由離子注入注射一個η類型摻雜劑到一個相對深 的以前形成有一個低濃度的η類型半導體地區· η+類型 排地區4與n+類型來源地區3 (儲存節點)使用一個自 我對齊技術被形成•這是轉移閘TR能被形成的另外的方 法. 【0011] 接著,在字線WL以前述方法被形成之後,一個二氧 化矽層等等被製成薄版以形成一個交互層絕緣薄膜6· [0012] 接著,如顯示於圖20,用於此位元線BL的接觸洞49 被形成在前述交互層絕緣薄膜6·位元線材料與二氧化 矽被連續地附著在整個表面上並被型式以形成位元線BL 與絕緣層61 ·接著,一個邊牆62被形成在側面·接著一 個用於儲存節點SN的接觸洞10形成在絕緣薄膜6上, 此後儲存節點材料(多元矽),經由CVD (化學蒸氣沉 本紙張尺度適用中國國家揉準(CNS > Λ4規格(2Ϊ0Χ297公釐) 裝 111 訂 「矣 (請先閱讀背面之注意事項再填寫本頁) A7 ^01738 B7 五、發明説明(么) 澱)附著到整個表面,是經過影印石版術被型式以形成 儲存節點SN 11 .
[0013] 接著,如顯示於圖21,一個有一個高誘電性常數的 材料,諸如一個氮化物,成長以形成一個細胞電容器絕 緣薄膜GNIT 15在儲存節點SN的表面.
[0014] 接著,如顯示於圖22,一個由多元矽組成的細胞板 層材料PLATE經由CVD被成長在整個表面·接著,一個 包括一個光阻的罩幕20以一個規定的型式在那上面被形 成如顯示於圖23 · [0015] 接著,如顯示於圖24,PLATE材料使用罩幕20被蝕 刻以形成一個涵蓋前述絕緣薄膜GNIT 15的整個表面的 板電極PLATE 16 - [0016] -8 - 本紙張尺度適用中國國家標準(CNS > A4規格(21 OX297公釐) I ^ I I I 訂 ^ —,务 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 經濟部中央標準局員工消費合作社印裂 A7 B7 五、發明説明(γ) 接著,如顯示於圖25,一個包括二氧化矽等等的交 互層絕緣薄膜7藉CVD形成以便從周邊電路的線路層分 開板電極PLATE 16 · · [0017] 接著,如顯示於圖26,一個罩幕21,其由一個光阻 有一個開口 21a用於線路接餚組成,被形成在交互層絕緣 薄膜7的頂端的· [0018] 接著,前述罩幕21被使用於蝕刻交互層絕緣薄膜7 與絕緣薄膜6,藉以形成一個接觸洞CT在交互層絕緣薄 膜7與延伸到基片1如顯示於圖27的絕緣薄膜6上· [0019] 接著,如顯示於圖28,一個傳導性材料22,諸如功 能如線路材料的鋁,經由噴射等等被置放在整個表面· [0020] 接著,如顯示於圖29, 一個涵蓋接觸洞CT和它的外 -9 - 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) ,-5°
T 經濟部中央標準局員工消費合作社印製 • A7 __B7 _ 五、發明説明(8) 圍的頂端的罩幕23被形成並使用於蝕刻傳導性材料22以 在周邊電路形成一個線路層Ml諸如顯示於圖30 · 4 [0021] 於此方法,獲得一個諸如顯示於圖31的元件,其包 含一個記憶體細胞組件MA’與周邊電路組件PC’ · [0022] 然而,顯示在圖20-31用於製造元件的流程是有問題 的,特別是這些被使用於獲得電容器板電極PLATE 16與 周邊電路線路層Ml的方法· [0023] (1) 每個板與Ml需要以下的裝配步驟:材料的沉 澱步驊(圖22與28),影印石版術步驟(圖23與29), 舆蝕刻步驟(圓24與30) ·如此很多步驟被渉及.
[0024] (2) 因爲交互層絕緣薄膜*7是位於PLATE和Ml 之間以便彼此分開,在Ml的CT的深度對應於[絕緣層的】 -10- 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐) :' ^ 裝 I 訂 ^線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(y) 厚度被增加·如此,接觸問題的可能性被增加了· [0025] (3 )如果,PLATE,其是一個DC電極,有一個高 阻抗,電容連接到其它的電極結果會造成雜訊,其中 PLATE電位以一個交流電的方式變動·如此,故障可能 發生·爲了避免這個,它需要在PLATE上大量位置提供 接觸到一個低阻抗層·此妨礙了減少晶片大小尺寸的努 力· 【0026】 將由本發明所解決的問題 本發明的目的是提供有優異的操作特性的半導體元 件(諸如DRAM )與製造方法,其中它是可能傳用少數 步驟來形成周邊電路線路層與上_之記憶體細胞板電_ ΐ,並提供好的接觸與減少晶片的大· 【0027】 解決這些問題的機構 -11- 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) I I I I i 訂 I I I I n 一 备 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印製 A7 B7 五、發明説明(/ r) 較特別地,本發明係關於一種半導體元件,其包含 一個周邊電路組件與一個包含一個電容器的記憶體細胞 組怦,於其中在前述電容器的較高電極與前述周邊電路 « 組件的線路層包含,至少在它們的部份區域,一個經過 分享步驟成型的傳導性層· [0028] 以本發明的半導體元件,它是可能使在電容器的較 高電極與周邊電路組件的線路層兩者有一個製成薄版的 結構,此結構包含一個經過分享步驟成型的較高傳導性 層與一個經過分享步驟成型的較低傳導性層· [0029] 它同時也可能使在電容器的較高電極與周邊電路的 線路層兩者由經過分享步驟成型的單一的傳導性層組 成·較特別地,它是可能使單一的傳導性層包括周邊電 路組件的原來的線路材料· [0030】 此外,如一個方法用於製造上述本發明的半導體元 件,本發明同時也提供一種半導體元件製造方法其包含 -12- 本紙張尺度適用中國國家揲準(CNS ) A4規格(210X 297公釐) I I I I I 裝— I I I I I 訂— I I I I y-备 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(/ /) 下列事物:一個步驟於其中一個電容器的較低電極與一 個在前述較低電極的表面的誘電性薄膜被形成在一個記 憶體細胞組件上;一個步驊於其中接觸洞被形成在一個 周邊電路組件的規定位置;一個步驟於其中一個傳導性 層被附著到記憶體細胞組件與前述周邊電路組件,包含 接觸洞;與一個步驟於其中前述傳導性層被型式以便形 成至少前述電容器的較高電極的一部份與至少前述周邊 電路組件的線路層的一部份· [0031] 以前述的製造方法,在電容器誘電性薄膜的形成之 後,一個板電極材料被附著到整個表面;前述板電極材 料與在下列的絕緣層被選擇性從在周邊電路組件的規定 位置移去以便形成接觸洞;前述周邊電路組件的線路材 料然後附著到整個表面,包含前述接觸洞;接著前述線 路材料與前述板電極材料被型式以便形成前述周邊電路 組件的線路層和前述電容器的較高電極,包括一個前述 材料兩者的製成薄版· [0032] s 此外,下列事物同時也是可能的:在電容器誘電性 薄膜的形成之後,絕緣層被選擇性從在周邊電路組件的 -13- 本紙張尺度適用中國國家標率(CNS ) A4«L格(210X297公釐) I I I I 裝 I I I I I 訂— I I I I 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 ____B7__ 五、發明説明(/2) 規定位置移去以便形成接觸洞;前述周邊電路組件的線 路材料然後附著到整個表面,包含前述接觸洞;接著前 述線路材料被型式以便形成前述周邊電路組件的線路層 和前述電容器的較高電極,包括前述線路材料· [0033] 運用例子 本發明的運用例子將被敘述在下面· [0034] 圖1-10舉例說明第一個運用例子於其中本發明被應 用到一個動態RAM · [0035] 以本發明獲得的動態RAM將隨同它的製造流程被敘 述·首先,如顯示在圖1,2與3與如敘述在上面,多 樣的擴散層3,4與8,字線WL等等被形成在矽基片1 上·接著一個位元線BL被形成在形成在絕緣層6的接觸 洞49上·接著,一個儲存節點SN 11被形成在形成在絕 緣層6的接觸洞10上·接著,一個板電極材料PLATE與 -14- 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) — in I ^ I 裝— I I I I I 訂—— I 务 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印裂 Α7 Β7 五、發明説明(/$) 功能如〜個誘電性薄膜的絕緣薄膜GNIT 15被附著· [0036] * 接著’如顯示於圖4,一個罩幕51,其由一個有一 個開口 5la用於周邊電路組件的線路的光阻組成,被形成 在板電極材料PLATE的頂端· 【0037】 接著,前述罩幕51被使用於實行蝕刻以便形成一個 接觸洞CT在板電極材料PLATE與延伸到基片1的絕緣薄 膜6上,如顯示於圖5 .
[0038] 接著,如顯示於圖6,一個傳導性材料52 Μ丨,諸如 功能如周邊電路組件線路材料的鋁,經由噴射被置放在 整個表面,包含接觸洞CT· [0039] 接著,如顯示於圖7,一個被形成以選擇性地涵蓋電 容器儲存節點SN與它的外圍和接觸洞CT與它的外圍的 -15- 本紙張尺度適用中國國家搮率(CNS ) A4規格(210X297公釐) 裝 mu 訂I I 「备 (請先閲讀背面之注意事項再填寫本頁) S〇17S8 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(/40 罩幕53被使用於蝕刻傳導性材料52與板電極材料 PLATE ·於此方法,一個諸如顯示於圖8的較高電極54 被形成在記憶體細胞陣列組件上,而一個線路層55被形 成在周邊電路組件上· [0040] 以如此製成的元件,如顯示於圖9,電容器較高電極 54,形成在包括記憶體細胞M-CEL·的記憶體細胞陣列 MA上,包括一個製成薄版ΜΙ/PLATE結構,於其中板電 極材料層PLATE是下層而線路材料層Ml是上層·此外, 周邊竜路組件PC的線路層5S同時也包括一個製成薄版 Mi/PLATE結構,於其中板電極材料層PLATE是下層而 線路材料層Μ丨是上層· [0041] 圖10是一個記憶體細胞陣列ΜΑ與鄰接的周邊電路 組件PC的簡要平面圖·此圖舉例說明周邊電路組件PC 的多樣電路,諸如:形成一個感應放大器等等(其中SO 表示一個閘電極而56與57表示N+類型擴散地區)的多 樣的電晶體TR與相對應的線路層55 · [0042] • 16- (請先閱讀背面之注意事項再填寫本頁) 裝· -a 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(/5*) 如上述,現今運用例子的動態RAM和它製造流程主 要特徵是下列三點事物· < [0043] 1 ·記憶體細胞M-CEL的PLATE電極層S4與周邊 電路組件PC的線路層55被形成在相同的層· 2 · PLATE材料在Ml材料被置放後立即被置放,其 後CT立即被形成· 3 ·於PLATE與Μ丨型式流程期間,一個分享罩幕使 用於形成PLATE型式與Ml型式兩者· [0044] 如此,它是可能來獲得顯著的效果諸如下列事物· (1) 因爲一個分享影印石版術步驟(圖7)與一個 分享蝕刻法步驟(圖8)被用於裝配PLATE與Ml,只需 要少數步驟· [0045] (2) 因爲不需要形成一個交互層絕緣薄膜於PLATE 與Ml之間以便分開它們(故交互層絕緣薄膜不是必需 -17- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) I I I 裝— I I I 訂 I I n^n (請先閱讀背面之注意事項再填寫本頁) A7 B7 3〇1 五、發明説明(/厶) 的),於Ml的CT深度是少於傳統的方法,其是相對應 於丨薄膜的】厚度·爲此緣故接觸問題是難於發生的· (請先閱讀背面之注意事項再填寫本頁) [0046] (3)因爲功能如周邊電路的線路層材料的Μ丨層是 呈現在PLATE電極的整個表面,其是一個DC電極,它 是可能來使PLATE的阻抗充分地低·如此,它不再需要 在PLATE上大童的位置提供接觸到一個低阻抗層,諸如 那些照慣例成型以便避免這些當PLATE有電容連接到其 它的電極時發生的故障與雜訊(其中PLATE電位以AC 方式變動)·此有利於佈面以減少晶片的大小尺寸·此 外,PLATE電極的較低阻抗減少了以一個交流電方式變 動的雜訊將成一個問題的可能性♦如此,操作特性是好 的· [0047] 經濟部中央標準局員工消費合作社印裝 圖11-18舉例說明第二個運用例子於其中本發明被應 用到一個動態RAM · [0048] 以本發明獲得的動態RAM將隨同它的製造流程被敘 -1S- 本纸張尺度適用中國國家標準(CNS >Λ4规格(210X297公釐) A7 B7 五、發明説明(/ 述.首先,舉例說明於圖11和12的步驟是相同於關於上 述第一個運用例子顯示在圖1與2的步驟·如顯示於圖 13,一個由一個有一個開口 51a用於在周邊—路組件上 的接觸的光阻組成的罩幕51在誘電性薄膜GNIT 15的形 成之後被形成在整個表面· [0049] 接著,前述罩幕51被使用於實行蝕刻以便形成一個 在延伸到基片1的絕緣薄膜6上的接觴洞CT,如顯示於 圖14 · [0050】 接著,如顯示於圖15,一個傳導性材料S2 (用於 PLATE與Ml兩者的材料),諸如功能如周邊電路組件的 線路材料的鋁,丨經由噴射被置放在整個表面,包含接觭 洞CT . 經濟部中央橾準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁)
I
[0051] 接著,如顯示於圖16,一個罩幕S3,被形成以選擇 性涵蓋電容器儲存節點SN與它的外圍和接觸洞CT與它 的外圍,被使用於蝕刻傳導性材料52 ·於此方法,一個 -19- 本紙張尺度適用中國國家標率(CNS > A4规格(210X297公釐) : 經濟部中央標準局員工消費合作社印裝 A7 _B7__ 五、發明説明(/§) 較高電極54諸如顯示於圖17者被形成在記憶體細胞陣列 組件上,而一個線路層SS被形成在周邊電路組件上· / [0052] 如此,如顯示於圖18,形成在記憶體細胞陣列MA 的周邊電路組件PC線路層55與電容器較高電極S4包括 單一層周邊電路組件的線路材料·圖18舉例說明一個於 其中這些被形成的元件的主要零組件· [0053] 如上述第一個運用例子,在目前運用例子,較高電 極S4與線路層55被使用一個分享影印石版術步驟(圖 16)與一個分享蝕刻法步驟(圖17)來形成·此外,因 爲無交互層絕緣薄膜用於記憶體細胞的電容器板電極54 與周邊電路組件線路SS的絕緣和分開,這是有益的,諸 如:步驟數目的減少與接觸的改善·此外,步騍數目被 進一步地減少,因爲電容器較高電極54與周邊電路組件 PC線路層將使用分享步驟被形成· [0054] 此外,電容器較高電極53有充分低的阻抗,因爲它 -20- 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 装-
、tT 301738 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(//) 由周邊電路組件的線路材料組成,此材料是一個金·屬諸 如鋁*這是有利於消除雜訊與減少晶片的大小尺寸· f [0055] 圖19舉例說明一個第三個運用例子於其中本發明被 應用到一個動態RAM . 【0056】 本發明係關於一種動態RAM,其包含有一個CUB結 構而非上述COB結構的記憶體細胞·此架構是相同於先 前的運用例子,除了記憶體細胞電容器的結構外· [0057] 於上述相同的方法,以現今的運用例子,閘氧化物 薄膜5,字線WL,多樣擴散層3,4和8,絕緣層6等 等被形成在矽基片1上.接著,一個儲存節點SN 11被形 成在形成在絕緣層6的接觸洞1〇上·接著,一個板電極 材料PLATE 16與功能如一個誘電性薄膜的絕緣薄膜 GNIT 15被附著· [0058] -21- 本紙張尺度適用中國國家標準(CNS ) A4^格(210X297公釐) ^1 裝 訂 I ^~線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 ______ B7 五、發明説明(%) 接著,以上述相同的方法,在周邊電路組件線路的 接觸CT形成之後,一個傳導性材料52,諸φ功能如周 邊電路組件的線路材料的鋁,經由噴射被置放.接著, 周邊電路組件線路被型式與蝕刻,其後其下列步驟(未顯 示)被實行:交互絕緣層的形成與一個用於位元線的接觸 洞的形成·於此方法,一個位元線被形成在儲存節點SN 11之上以獲得一個有CUB結構的記憶體細胞.
[00S91 同樣以現今的運用例子,能獲得類似於那些上述第 一個運用例子的效果是淸楚的· [0060] 本發明的運用例子被呈現在上面·應注意它是可能 來基於本發明的技術槪念來變更上述運用例子· [0061] 譬如,它是可能來對於呈現在上面的步驟的順序與 結合有多樣的變化·此外,它是可能來改變這些被使用 的型式,材料等等·特別地,這些用於電容器較高電極 -22- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 A7 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明(y/) 與周邊電路組件的線路層,和層的結構的材料能夠以各 種方式被改變只要影印石版術步驟與蝕刻法步驟被分享 如上述·如此,本發明不被限制爲呈現在上f的這些例 子.
[0062J 於前面的運用例子,在擴散地區8的接觸洞CT直接 被充滿一個傳導性材料諸如鋁,或周邊電路組件的線路 材料(例如鋁)直接地被附著到電容器板電極的頂端· 對於工業人士它應是淸楚的,如果有一個金靥,諸如鋁, 將被連接到一個擴散地區或多元矽層,前述金屬充滿流 程或黏附流程在一個障礙金屬諸如鈦氮化物或鈦矽化物 的黏附到前述擴散堆區或多元矽層的頂端之後發生.此 外,對於工業人士它應;1淸楚的,一個如上述之障礙金 屬將被插入當也連接不同金屬時· [0063] 此外,線路等等.用於字線WL,儲存節點SN,與 周邊電路組件不被限制爲這些敘述在上面的材料.對於 工業人士它應是淸楚的,多元矽,鈦,W,鋁,與各種 其它傳導性材料是允許的· -23- 本紙張尺度逋用中國國家揉準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -'9 Γ 經濟部中央標準局員工消費合作社印製 A7 _ ___B7 五、發明説明(z>) [0064] 除了前述有堆疊細胞電容器的動態RAM ,,本發明能 以一個其中前述堆疊細胞電容器是位在一個二氧化矽 薄膜的結構被利用,譬如,以前述延伸被使用爲用於周 邊電路組件的線路的電容器的較低電極.此外,它是可 * 能來改變前述半導體地區的傳導性類型.此外,本發明 能被應用到其它的元件與其它的半導體記憶體位置· [0065] 發明的效果 如敘述在上面,以本發明,一個在前述電容器的較 高電極與廟邊電路組件的線路層包含,至少於它們的部 份區域,一個經過分享步驟成型的傳導性層·如此,它 是可能來減少需要用於形成它們的多樣層的步驟的數 目·此外,一個用於提供於它們之間的絕緣與分離的交 互層絕緣層的需要被消除了且接觸洞的形成變得較容 易·如此,它是可能來提供好的接觸· [0066] 此外,因爲它是可能來對於電容器較高電極使用有 -24- 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) I I I I I I 裝— — I I 訂—.I I I 線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(>今) 一個低電阻的傳導性材料,特別地,從以一個交流電方 式變動的雜訊是沒有反作用·此外,用於連接到一個不 同傳導性層當作一個雜訊對策的需要被消除了·如此, 它也可能來減少晶片的大小尺寸· <圖式簡短說明> 圖1是一個本發明的一個運用例子的動態RAM製造 方法中的一個步驟的擴大剖面圖(一個沿著圖10線A-A 的剖面;以下的應用相同)· 圖2是一個於前述製造方法的另外步驟的擴大剖面 圖. 圖3是一個於前述製造方法的另外步驟的擴大剖面 raj 圖. 圖4是一個於前述製造方法的另外步驟的擴大剖面 .tsi 圖· 圖5是一個於前述製造方法的另外步驟的擴大剖面 圖. 圖6是一個於前述製造方法的另外步驟的擴大剖面 經濟部中央標準局員工消費合作社印製 s U3 (請先閱讀背面之注意事項再填寫本頁) 圖· 圖7是一個於前述製造方法的另外步驟的擴大剖面 圖· 圖8仍是一個於前述製造方法的另外步驟的擴大剖 面圖· -25- 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) 經濟部中央標準局員工消費合作社印裝 A7 ___ B7 —---------—-
五、發明説明(x^O _9是一個於前述動態RAM的主要零組件的擴大剖 面_ (沿著圖10線IX-IX的剖面). 圖10是一個包含前述主要零組件的平面p . 阊11是一個本發明的另一個運用例子的動態RAM製 造方法中的一個步驟的擴大剖面圖· 圖12是一個於前述製造方法的另外步驟的擴大剖面 圖. 阊13是一個於前述製造方法的另外步驟的擴大剖面 tS| 圖· 圖14是一個於前述製造方法的另外步驟的擴大剖面 1st 圖. 圖15是一個於前述製造方法的另外步驟的擴大剖面 tsj 圖· 圖16是一個於前述製造方法的另外步驟的擴大剖面 tet 圖· 圖17是一個於前述製造方法的另外步驟的擴大剖面 圖. 圖18仍是一個於前述製造方法的另外步驟的擴大剖 面圖. 圖19仍是一個本發明的另一個運用例子的動態RAM 製造方法中的一個步驟的擴大剖面圖· 圖20是一個傳統例子的動態RAM製造方法中的一個 步驟的擴大剖面圖· 圖21是一個於前述製造方法的另外步驟的擴大剖面 •26· 本紙張尺度適用中國國家揉率(CNS ) Α4規格(210X297公釐) ^ ^裝 —ϋ 訂 I I I ^ —線 (請先閲讀背面之注意事項再填寫本頁) 301788 A7 B7 五、發明説明(yS) ferl 圖· 圖22是一個於前述製造方法的另外步驟的擴大剖面 tsl 圖· 圖是一個於前述製造方法的另外步驟的擴大剖面 I~gt 圖. 圖24是一個於前述製造方法的另外步驟的擴大剖面 圓. 圖25是一個於前述製造方法的另外步驟的擴大剖面 圓. 圓26是一個於前述製造方法的另外步驟的擴大剖面 圖. 圖27是一個於前述製造方法的另外步驟的擴大剖面 圖. 圖28是一個於前述製造方法的另外步驟的擴大剖面 mi 圖· 圖29是一個於前述製造方法的另外步驟的擴大剖面 圖. 圖30仍是一個於前述製造方法的另外步驟的擴大剖 面圖· 圖31是一個前述動態RAM的主要零組件的擴大剖面 圖. 參考數字 -27- 本纸張尺度適用中國國家標準(CNS > A4規格(210X297公釐) ' (請先閱讀背面之注意事項再填寫本頁) •裝· 經濟部中央標準局員工消費合作社印裝 A7 B7五、發明説明()6) I ·矽基片 3 · n+類型來源地區 4 · 11+類型排地區 6 ·絕緣層 8 · n +類型擴散地區 10,49 . CT ·接觸洞 II · SN .儲存節點 15 ·誘電性的薄膜 51,53 .罩幕 Sla ·開口 52 ·線路材料 54 .較高電極 S5,Ml .線路層 WL ·字線 BL .位元線 PLATE ·板電極 ΜΑ,MA’ .記憶體細胞陣列 M-CEL,M-CEL,.記憶體細胞 PC ·周邊電路組件 (請先閱讀背面之注意事項再填寫本頁) .裝.
、1T 經濟部中央標準局員工消費合作社印裝 •28, 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)
Claims (1)
- 經濟部中央標準局員工消費合作社印策 A8 Βδ* C8 D8 六、申請專利範圍 1·一種半導體元件包含一個周邊電路組件與一個包含 一個電容器的記憶體細胞組件,於其中在前述電容器的 較高電極與前述周邊電路組件的線路層,在至少它們區 * 域的部份,包含一個經過分享步驟成型的傳導性層· 2 ♦如申請專利範圔第1項所述的半導體元件,於其中 在前述電容器的較高電極與前述周邊電路組件的線路層 兩者包括一個經過分享步驟成型的較高傳導性層與一個 繹過分享步驟成型的較低傳導性層的一個製成薄版結 構. 3·如申請專利範圍第2項所述的半導體元件,於其中 較低傳導性層由電容器原來的板電極材料構成,而較高 傳導性層由周邊電路組件的原來的線路材料構成· 4 ·如申請專利範圍第1項所述的半導體元件,於其中 在前述電容器的較高電極與前述周邊電路組件的.線路層 兩者包括經過分享步驟成型的單一的傳導性層· 5·如申請專利範圍第4項所述的半導體元件,於其中 單一的傳導性層由周邊電路組件的原來的線路材料構 成· 6·—種半導體元件製造方法其包含下列事物:一個步 -29- 本紙張Λ度適用中國國家揉率(CNS ) A4^格(210X297公釐) I I I ^ I 裝.—I I i 訂 i I I (請先閱讀背面之注意事項再填寫本I·) 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 D8 六、申請專利範圍 驟於其中一個電容器的較低電極與一個在前述較低電極 的表面的誘電性薄膜被形成在一個記憶體細胞組件上; 一個步驟於其中接觸洞被形成在一個周邊電路組件的規 定位匱;一個步驟於其中一個傳導性層被附著到記憶體 細胞組件與前述周邊電路組件,包含接觸洞;與一個步 驟於其中前述傳導性層被型式以便形成至少前述電容器 的較高電極的一部份與至少前述周邊電路組件的線路層 的一部份· 7 ·如申請專利範圍第6項所雖的製造方法,於其中在 電容器誘電性薄膜的形成之後,一個板電極材料被附著 到整個表面;前述板電極材料與在下列的絕緣層被選擇 性從在周邊電路組件的規定位置移去以便形成接觸洞; 前述周邊電路組件的線路材料然後附著到整個表面,包 含前述接觸洞;接著前述線路材料與前述板電極材料被 型式以便形成前述周邊電路組件的線路層和前述電容器 的較高電極,包括一個前述材料兩者的製成薄版· 8 ♦如申請專利範圍第6項所述的製造方法,於其中在 電容器誘電性薄膜的形成之後,絕緣層被選擇性從在周 邊電路組件的規定位置移去以便形成接觸洞;前述周邊 電路組件的線路材料然後附著到整個表面,包含前述接 觸洞;接著前述線路材料被型式以便形成前述周邊電路 組件的線路層和前述電容器的較高電極,包括前述線路 -30- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I ^ 裝 I 訂 I ^-線 (請先閲讀背面之注意事項再填寫本頁) ABCD 經濟部中央標準局員工消費合作社印袋 申請專利範圍 材料· •31. (請先閱讀背面之注意事項再填寫本頁) --袈 、-° 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7064904A JPH08236721A (ja) | 1995-02-28 | 1995-02-28 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW301788B true TW301788B (zh) | 1997-04-01 |
Family
ID=13271524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW85104325A TW301788B (zh) | 1995-02-28 | 1996-04-12 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH08236721A (zh) |
TW (1) | TW301788B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100273987B1 (ko) * | 1997-10-31 | 2001-02-01 | 윤종용 | 디램 장치 및 제조 방법 |
KR20010004976A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 반도체 소자의 콘택 홀 형성방법 |
KR100714268B1 (ko) * | 2001-06-04 | 2007-05-02 | 삼성전자주식회사 | 반도체 소자 제조방법 |
KR20030033697A (ko) * | 2001-10-24 | 2003-05-01 | 주식회사 하이닉스반도체 | 반도체소자 및 그 제조방법 |
KR100866708B1 (ko) * | 2002-07-18 | 2008-11-03 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
1995
- 1995-02-28 JP JP7064904A patent/JPH08236721A/ja active Pending
-
1996
- 1996-04-12 TW TW85104325A patent/TW301788B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH08236721A (ja) | 1996-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW320776B (zh) | ||
KR0132577B1 (ko) | 집적회로트랜치셀 | |
TW473987B (en) | Semiconductor integrated circuit device and manufacture thereof | |
TW392261B (en) | Semiconductor integrated circuit device and the manufacturing method thereof | |
JPH01179449A (ja) | 半導体記憶装置 | |
TW512528B (en) | Semiconductor memory device having plug contacted to capacitor electrode and method for fabricating the same | |
KR0158004B1 (ko) | 캐패시터를 갖고 있는 반도체 디바이스 | |
TW405165B (en) | Method for producing a self-aligned contact | |
TW301788B (zh) | ||
JPH03256358A (ja) | 半導体記憶装置およびその製造方法 | |
KR100195214B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
JP3193973B2 (ja) | 容量素子およびその製造方法 | |
JP2859363B2 (ja) | 半導体装置及びその製造方法 | |
TW520539B (en) | Semiconductor device and method of manufacturing the same | |
TW295709B (zh) | ||
US6501113B2 (en) | Semiconductor device with capacitor using high dielectric constant film or ferroelectric film | |
JPH05243517A (ja) | 半導体装置 | |
TW308736B (zh) | ||
JP2969876B2 (ja) | 半導体装置およびその製造方法 | |
JP3779386B2 (ja) | 半導体集積回路の製造方法 | |
JP3489090B2 (ja) | 半導体装置及びその製造方法 | |
JP2606836B2 (ja) | 半導体記憶装置 | |
JPH0321103B2 (zh) | ||
TW432718B (en) | Semiconductor device having a capacitor element, and method for making the same | |
TW318278B (en) | DRAM bit line self-aligned process and non-destructive ion implantation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |