TW308736B - - Google Patents
Download PDFInfo
- Publication number
- TW308736B TW308736B TW085104321A TW85104321A TW308736B TW 308736 B TW308736 B TW 308736B TW 085104321 A TW085104321 A TW 085104321A TW 85104321 A TW85104321 A TW 85104321A TW 308736 B TW308736 B TW 308736B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive
- aforementioned
- insulating layer
- area
- connection hole
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 claims description 36
- 239000004020 conductor Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 8
- 238000007639 printing Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 239000013589 supplement Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 64
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 20
- 229910052782 aluminium Inorganic materials 0.000 description 19
- 239000010408 film Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 16
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- -1 aluminum Chemical class 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000002079 cooperative effect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000008267 milk Substances 0.000 description 2
- 210000004080 milk Anatomy 0.000 description 2
- 235000013336 milk Nutrition 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910001922 gold oxide Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
308736 五、發明説明( 〈發明領域> 本發明係關於一種半導體元件(特别是包含有 線路結構的電晶體的ic)與它的製造方法❶ 層 〈發明背景〉 多廣線路結構已被廣泛地使用在目前由(金 氧化半導體)電晶體構成的1C且是元件設計的〜個本質 面 程 圖20到25舉例説明一個如此例子並參考它的製造龙 f請先閲讀背面之注意事项再填寫本頁j 裝 經濟部中央橾準局員工消費合作杜印製 首先’如顯示於圖20, 一個多晶矽閘電極⑽被形成 在一個p-石夕基片⑴的主要表面以便經由一個閘氧化物薄 膜⑸從它分開。一個n+源極區域⑶與汲極區域⑷藉不纯 擴散在前述閘電極的任一側邊來形成。此外,一個側梅 (Π)包括一個氧化物薄膜(二氧化矽),氮化物薄膜⑷氮 化三矽)等等是形成在閉電極⑽的側面。 接著一個被使用於接觸洞形成的單幕02)(諸如一個 光阻)以需要的圖樣被形成在一個包括二氧化矽等等的 絶緣層⑺的頂端並藉CVD (化學蒸氣沉爽)形成在整個 表面。此被使用於蚀刻絶緣層,如顯示於圖21,以形成 接觸洞(13),⑽和⑽。 3 本紙張尺度適用中國國家標準(CNS ) A4规格(210X 297公釐) 訂. 308736 Μ ----- -Β7_ 五、發明説明() 接著’如颟示於圖22,接觸洞以一個傳導性材料的 鋁填入(於此流程期間,黏著到絶緣層⑺的鋁以蝕刻移 去〉’此後功能如較低電極材料的銘經由噴射等等被附 著到整個表面。 前面討論係闞於一個情況,於其中一個金屬,諸如 鋁,被直接地連接到n+擴散區域⑶與⑷與多晶矽閑電 極⑽。應注意如果於其中一個金屬,諸如:銘,被連接 到n+擴散區域⑶與⑷與多晶矽閘電極⑽,其金屬是在 首先黏著一個障礙金屬,諸如:鈥氮化物(Ti/TiN>或 者鈦矽化物(TiSi2),到擴散區域⑶和⑷或者多晶矽 閘電極⑽的頂端後被連接。 接著,如顯示於圈23,較低電極材料是經由光石版 術打樣以便分别連接較低電極⑽與⑽到閘電極⑽,與到 源極區域⑶與汲極區域⑷。 經濟部中央標準局員工消費合作社印装 接著,如顯示於圈24,一個經過洞(21)被形成以便部 份地暴露在包括二氧化矽等絶緣層⑽上的汲極區域⑷的 頂端的電極⑽,並經由CVD附著到整個表面。 接著,如顯示於圖25,功能如較高電極材料的鋁經 由噴射等等被附著在一個包含經過洞(21)的區域上。接著 它被打樣以形成一個較高電極。 於此方法,一個多層線路結構已製備,其中閘電極 ⑽與源極區域⑶被較低電極⑽所抽出,而汲極區域⑷經 本紙張尺度逋用中國國家橾準(CNS ) Μ規格(210X297公釐) 經濟部中央標準局員工消費合作社印裝 308736 五、發明説明() 一-- 由較高電極㉒與較低電極⑽所抽出。 然而,以前述多層線路結構,因爲它需要形成接觸 洞ω到⑽在絶緣廣⑺用於第一層線路,與一個經過洞在 絶緣層⑽用於第二個層線路,高精確打樣和蝕刻步驟需 被實行兩次以形成這法洞。這是一個會引起較高成本和 較長循環時間的因素。此趨勢在近年已惡化因線路層的 數目已經從二層增加到三與四層。 本發明的目的是提供一種半導體元件與製造方法其 有一個多層線路結構,以用來獲得高精密的連接而減少: 或至少不增加步驟數目。 較特别地’本發明係關於一種半導雜元件結構,以 便第一和第一個傳導性區域分别地經過連接洞被連接到 一個較低線路輿較高線路,其連接洞是在一個形成在前 述傳導性區域的頂端的絶緣層,在前述第—和第二個傳 導性區域的前述連接洞經過一個共用絶緣層被形成。 此外,以本發明的半導體元件,它是允許在前述第 一和第二個傳導性區域的連接洞被填入較低線路材料。 此外,以本發明的半導體元件,它是允許前述較高線路 和前述較低線路經過前述第一或者第二個傳導性區域而 被電氣連接。 此外,本發明係關於一種半導體元件其包含下列事 物:一個第一個傳導性區域;一個第二個傳導性區域形 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) (請先聞讀背面之注意事項再填寫本頁) 裝. 訂 I308736 五 、發明説明( 經 部 中 央 標 準 局 % X. 消 費 合 作 社 成在前述第-個傳導性區域之上以 層從它分開;形成在前述第二個傳導::-絶緣 第四個傳導性區域㈣經由—個第二個 ;-個第-個連接洞其經過前述第二個與第〜個:2 延伸到前述第-鱗導性區域;與—㈣ =前述第二個絶緣層延伸到前述第二個傳導=: 其中前述第^料性區域和前述第三個傳導性^經 2述第=連接峨連接,而前述第二_導性 和第四個料性_經過前述第二個連_被連接。 個狀’它允許此前述第一個傳導性區域成爲 一個傳導性區域形成在半導體基片的主要表面上,而前 述第二個,第三個,與第四個傳導性區域成爲線路層。 此外,如-個用於製造本發明的半導雜元件之方法 發明同時也提供-科導體元件製造方糾包含下列步 驟:-個步驟於其中—個第一個絶緣層被形成在第—和 第-個傳導性區域的頂端;—個步螺用料成第一和 第二個連接洞其經過前述第—絶緣層延伸到前述第一和 第二個傳導性區域;-個步裸用於形成—個第—個線路 其包括-鮮二個料性材科(此可輿第—個傳導性材 料不同或—致)並㈣—個被填人-個第-個傳導性材 料的第-個連接洞被連接到前述第一個傳導性區域,其 是經由沈積前述第一個傳導性材料在前述第一個絶緣層 本紙張尺度適用中國國豕榡準(CNS ) A4規格(2丨〇X297公釐 ------ (請先閲讀背面之注意事項再填寫本頁) 裝 訂· —i〆------ --1 111 — I__ 篇、發明説明( 上 經濟部中央標準局員工消費合作社印製 連接洞二二―個被填人前述第—個傳導性材料的第二個 述第料其中—轉二贱料被形成在前 二個絶緣ί的^頂端;與—個步裸用_成,在前述第 第二個填入前述第-個傳導性材料的 '被電乳連接到前述第二個傳導性區域。 2外’本發㈣時也提供—種半物元件製造方法 _二下列步裸:—個步骤於其中—個第—絶緣廣被形 成在第i傳導性區域的頂端;—個步骤於其中一個第 -個傳導性區域㈣成在前述第—舰料的頂端;一 t步樣於其中—個第二钱緣層卿成在前述第二個傳 導性區域的頂端;-個步骤祕形成—個第—個連接洞 其經過前述第二個與第—個絶緣層延伸到前述第一個傳 導性區域,並形成一個第二個連接洞其經過前述第二個 絶緣屬延伸财述第二㈣導性區域;與—個步骤於其 中前述第一和第二個連接洞被填入一個傳導性材料且 於其中第三個與第四個傳導性區域被形成以被分别地連 接到前述第一和第二個連接洞。 於此狀況下,可包含下列步驟:一個步驟於其中一 個第三個绝緣層被形成在前述第三個與第四個傳導性區 域的頂端;一個步骤於其中一個第三個連接洞經過前述 第三個與第二個絶緣層被形成延仲到前述第二個傳導性 (請先閱讀背面之注意事項蒋填寫本育) --I III . 装·
1T 丄 7 本紙張尺度適用中國國家梯準(CNS ) A4规格(210x297公釐) 308736 A7 __£1 五、發明説明() 區域;與一個步驟於其中前述第三個連接洞被塡入〜個 傳導性材料,且於其中一個第五個傳導性區域經過前迷 第三個連接洞被形成以被連接到前述第二個傳導性區域 〇 〈圖示簡述〉 圖1是一個用於本發明的一個實施例的M0S元件的製造 方法的一個步驟的擴大剖面圖。 圈2是一個於前述製造方法的另外步驟的擴大剖面圏。 圖3是一個於前述製造方法的另外步裸的擴大剖面阐。 圖4是一個於前述製造方法的另外步樣的擴大剖面圈。 圖5是一個於前述製造方法的另外步棵的擴大剖面圏。 圖6是一個於前述製造方法的另外步驟的擴大剖面圖。 圖7是一個於前述製造方法的另外步驟的擴大剖面圖。 圖8仍是一個於前述製造方法的另外步驟的擴大剖面阐 〇 經濟部中央標準局員工消費合作社印製 圖9是一個用於本發明的另外運用例子的M〇s元件的製 造方法的一個步裸的擴大剖面圖。 圖10是一個於前述製造方法的另外步驟的擴大剖面圖。 圖11是一個用於本發明的另外實施例的M0S元件的製造 方法的一個步骤的擴大剖面圖。 本紙張尺度適用中國國家標準(CNS ) A4規格(210^297^7 祖 祖 經濟部中央標率局員工消費合作社印製 A7 B7 五、發明説明() 圖12是一個於前述製造方法的另外步驟的擴大剖面圖。 圖13是一個於前述製造方法的另外步驟的擴大剖面圖。 圖14是一個於前述製造方法的另外步驟的擴大剖面圖。 圖15是一個於前述製造方法的另外步驟的擴大剖面圖。 圖16是一個於前述製造方法的另外步骤的擴大剖面圖。 圖17是一個於前述製造方法用於MOS的另外步蝶的擴大 剖面圖。 圖18是一個於前述製造方法用於m〇S的另外步驟的擴大 剖面圖。 圖19仍是一個於前述製造方法用於M0S的另外步驟的擴 大剖面圖。 圖20是一個用於傳統比較例子的jf〇s元件的製造方法的 一個步骤的擴大剖面圖。 圖21是一個於前述製造方法的另外步驟的擴大剖面圖。 圖22是一個於前述製造方法的另外步驟的擴大剖面圖。 圖23是一個於前述製造方法的另外步驟的擴大剖面圖。 圖24是一個於前述製造方法的另外步驟的擴大剖面國。 圖25仍是一個於前述製造方法的另外步驟的擴大剖面圖 〇 〈實施例敘述〉 本發明的實施例將被呈現在下面。 本紙張尺度通用T國國豕榡率(CNS ) A4規格(210X297公着) --------{裝------------f (請先聞讀背面之注意事項再填寫本頁) 屢 屢 經濟部中央標準局員工消費合作杜印製 Μ _Β7_ 五、發明説明() 圖1到8舉例説明一個於其中本發明被應用到—個 MOS元件的第一個實施例。 在目前實施例獲得的元件結構將被參考它的製造流 程來説明。首先,如顯示於圈1,一個多晶矽閘電極⑽ 被形成在一個})衫"基片⑴的主要表面以便經由一個由 一場二氧化矽薄膜⑵分割的基本元件區域的閘氧化物薄 膜⑸從它分開。一個n+源極區域⑶與汲極區域⑷經不純 擴散在任一前述閘電極的侧邊所形成。此外,一個包括 一個氧化物薄膜(二氧化發)’氮化物薄膜(四氮化三 矽)等等的側牆被形成在閘電極⑽的侧面。應注意包含 側牆αΐ)的閘電極⑽是呈現在場二氧化矽薄膜⑵的頂端當 作線路的一部份。 接著一個使用於接觸洞形成的軍幕©(諸如一個光 阻)以需要的圖樣被形成在一個包括二氧化矽等等的絶 緣層⑺的頂端並經由CVD (化學蒸氣沉激)形成在整個 表面。這被使用於蚀刻絶緣層⑺如顯示於圈2以形成接 觸洞⑽,04),®,㈤與⑽。 接著,如顯示於圈3,單幕©被移去,此後是一個 傳導性材料的多晶矽⑽被沈積在整個表面,包含所有接 觸洞。 接著,如顯示於圖4,餘刻法被實行以除去在表面 的傳導性材料,允許傳導性材料⑶)只留下(如插接點〉 -10 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公嫠) (請先閱讀背面之注意事項再填"本筲) 訂 I308736 A7 B7 五、發明説明( 於接觸洞⑽到07)與⑽。接著,功能如較低電極材料的鋁 ⑶)與一個二氡化矽絶緣層⑽被分别地依照順序經由喷射 與CVD製成薄版。 接著一個使用於較低電極形成的單幕©)(諸如一個 光阻)以需要的圖樣被形成如顯示於圈5,然後被使用 於蚀刻以形成在其頂端是二氧化矽層的較低線路⑽。此 外,傳導性材料⑽同時也被允許留下當作在接觸洞呦與 ㈤的接觸洞插接點。 接著,如類示於圖6,一個包括二氡化梦等等的交 互層絶緣薄膜被形成以從功能如插接點的傳導性材料⑽ 分開較低電極⑽。接著,如顯示於圖7,蝕刻法被實行 以一個側踏鉍涵蓋較低線路QS)的側邊。此外,於接觸洞 卿與G?)的傳導性材料(36)被暴露在一個側踏⑽不呈現的經 過洞⑽。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 、lr 接著,如顯示於圖8,功能如一個較高的電極材料 的鋁⑽被附著。接著諸如打樣較高電極材料和一個表面 絶緣層的黏附的步驟被實行以完成元件。 於此方法,它是可能來製造一個多層線路結構,於 其中絶緣層⑽與⑽功能是分開較低線路⑽,連接到閘電 極⑽與源極區域⑶,從較高電極⑽,連接到没極區域⑷ 。此流程有顯著的功能如下列步驟。 (1)於形成用於較低線路(3©與較高線路⑽的連接洞 11 - 祖 A7 B7 五、 發明説明( 流程期間,其接觸洞的形式是在共用絶緣層⑺上的⑽, 汹,和⑽,和⑽與Θ7),一個共用軍幕锄(見圖2 )被使 用來形成它們。此外,用於較低線路的傳導性材料被允 許留下當作於較低線路(38)打樣處理(見圖5 )期間的插 接點,而較高線路⑽被附著到使用側牆技術成型的經過 洞⑽。所以它是可能經過一個循環的罩幕,打樣,與餘 刻來形成接觸洞。此外,它是可能形成較高線路經過洞 而不使用一個罩幕。所以它是可能來減少至少二個必需 的步驟數目。此外,它是可能來達到減少成本與循環時 間〇 (2) 因爲它是可能來形成高精密的接觸洞與經過洞 而沒有位置移位,這些洞能被形成到最小大小尺寸而有 狹窄的間隙於它們之間。這是有利於減少晶片的大小尺 寸與基本元件的大小尺寸。 (3) 它是可能來直接地連接較高線路(第二層線路) 到這些形成在發基片的電晶體等等而沒有傳送經過較低 線路(第一層線路)。因此用於半導體元件線路的佈局 規則的限制被減少了。 (4) 因爲較高線路(第二層線路)與較低線路(第 一層線路)能經過較低層線路被連接,它是可能來使用 當作在交互層絶緣薄膜的頂端與場二氧化矽薄^的頂端 的線路形成區域,其於傳統的元件是線路不被形成的空 區域。遑使它可能來減少佈局規則的限制與減少晶片的 〈 I 訂 n 1 (請先閱讀背面之注意事項再填寫本頁} 經濟部中夬棣準局員工消費合作社印製 雇 雇 經濟部中央標準局員工消費合作社印袋 A7 B7 五、發明説明() 面積0 應注意雖然本發明是關於一個情況,其較高線路和 較低線路經過在場二氧化珍薄膜的線路被連接,它同時 也是可能經過形成在相同層當作於動態DRAM的位元線, 儲藏線,板電極等等的線路來連接前述較高線路與前述 較低線路。 圖9和10舉例説明一個本發明被應用到一個MOS元 件的第二個實施例。 本實施例不同於前述第一個實施例在於線路材科本 身被使用當作用於接觸洞的插接點材料。 較特别地,如顯示於圖9,於一個相對應於用於上 述之第一個實施例顯示在圖3與4步驟的步驟,形成在 絶緣層⑺的接觸洞⑽到07)被填入較低線路材料而在當一 個較低線路材料⑽諸如鋁被沈積時產生插接點。 如此如顯示於圖10,於最後獲得的多層線路結構, 較低線路材料剩餘在接觸洞卿與㈤,因而包括鋁等等較 高線路被附著得以形成連接。 因爲較低線路材料本身如此被使用爲插接點材料, 它是可能來獲得一個另外的利益,其相比較於前面第一 個運用例子可較進一步地減少需要用於插接點填入步驟 的數目。 圖11到16舉例説明一個本發明被應用到一個M0S元 -13 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ί 裝------訂------Γ I (請先閲讀背面之注意事項再填寫本頁) I308736 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明() 件的第三個實施例。 在目前實施例獲得的元件結構將參考它的製造流程 被説明。首先,如顯示於圖u個多晶矽閘電極⑽被 形成在一個P石夕基片⑴的主要表面上以便藉一個閘氧化 物薄膜⑸從它分開。一個源極區域⑶與汲極區域⑷藉 不純擴散在任一前述閘電極的側邊來形成。此外,一個 包括一個氧化物薄膜(二氧化石夕),氮化物(四氮化三 矽)薄膜等等的側綸被形成在閘電極⑽的側面。 接著,如顯示於圖12,包括鋁等等的較低線路形成 在一個包括二氧化矽等等的絶緣層(57)的頂端,並經由 CVD形成在整個表面。這個較低線路能藉傳統的光石版 術來形成。 接著’如顯示於圈13,一個包括二氧化砍等等的絶 緣層67經由CVD被形成在整個表面。 接著,如顯示於圖14,一個用於接觸洞形成的罩幕 财以需要的圈樣被形成並使用於蝕刻絶緣層(67)及/或(57) 以形成接觸洞⑽,⑽,和㈣,與一個經過洞⑽。 接著,如顯示於圖15,在軍幕⑰被移去之後,一個 傳導性材料卿諸如鋁被沈積在整個表面上,包含所有接 觸洞。然後它被蝕刻回去,使得接觸洞被填入而當作插 接點。接著功能如較高線路材料的鋁⑽經由喷射被沈積 在整個表面。於此流程期間,較高線路材料(必經過這些 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) I— I II ^ 裝 I I I I 訂— ( (請先閱讀背面之注意事項再填寫本頁) A7 B7
五、發明説明() 插接點⑽錢_較低線路_在#_賴的 性區域。 接著,如顯示於®16,較高線路材肢在較高線路 被打樣。於此方法’它是可絲製造—财料路 ,於其中㈣極⑽與源極這錄接關與較 高線路被連接到較低線路⑽,而汲極區域⑷經由這些插 接點⑽被連接到較高線路⑽。 在目前實施例,因爲與較高與較低線路使用的接觸 洞⑽到⑽同時地被形成在共用絶緣層奶與鈉上(經過洞 ⑽也同時被形成),它是可能來獲得相同於那些上述第 一個實施例的效果。此外,它是可能來獲得於其中可經 由較高線路連接到較低線路的多層線路結構。 應注意接觸洞⑽到⑽是很深的如顯示於圖15。如此 爲了適合地以這些插接點(鋁〉來填入它們,使用一個 技術諸如回流A1是有用的。 較特别地,雖然以鋁,回流A1 ( ETM (加強轉換流 動))來填入深的接觸洞或經過洞通常是困難的,它是 可能來完全地以鋁來填入充滿的接觸洞與經過洞。首先 鋁被附著並在一個包含氬等等的大氣下被處理,在以下 狀況之下:55-65 Mpa的壓力與350-450度C的溫度。於 此方法,它是可能來使用鋁完全地塡入經過洞或接觸洞 而以一個0.5微米或更低(即使是0.25微米或更低)的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) — II I II — I{裝 i — — — 訂 〈 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製
I I 經濟部中央標準局員工消費合作社印製 A7 B7 --------------—---- 五、發明説明() 直徑,其縱橫比(洞的直徑對深度的比率)是3或更大 〇 圖17舉例説明—個本發明被應用到一個元件的 第四個實施例。 以現今的速用例子,它是允許同時形成接觸洞⑽, ⑽,與05)在絶緣層⑺上。此外,直到以電極傳導性材料 ⑽填入接觸润的步裸可以是與用於第一個實施例顯示在 圖1到4的步踩相同° 接著,較低線路⑽以需要的圈樣被形成在絶緣層⑺ 上以便連接到這些插接點⑽,而較高線路(42»以需要的圈 樣經由CVD形成被形成在絶緣層(67)上〇接著,經過洞⑽ ,⑽,與⑽被形成在絶緣層(67)及/或絶緣層(77)上,其以 CVD被形成在絶緣層(67)。前述經過洞被填入一個傳導性 材料,而一個第三層線路⑽以需要的圖樣被形成在絶緣 層(77)上。 於此方法’它是可能來製造一個多層線路結構,於 其中較低線路⑽或⑽被絶緣並從較高線路⑽或⑽藉著一 個絶緣層被分開。於此實施例,線路接觸洞⑽到⑽與經 過洞⑽到⑽同時地被形成在絶緣層⑺或腳與忉上。如此 ,它是可能用少數的步骤來獲得高精密的接觸,縱使是 二或較多層的線路(本狀沉是三層>。 圖18和19舉例説明本發明被應用到一個元件的 -16 - 本紙張尺度適用中國國家標準(CNS ) Λ4规格(-—--— (請先閱讀背面之注意事項再填寫本頁) 裝' 訂 經濟部中央樣準局員工消費合作社印掣 308736 at ______B7 五、發明説明() 另外的運用例子。 於顯示於圈8的運用例子的線路結構,閘電極⑽經 過較低線路0®被連接到源極區域⑶,而較低線路(3®與較 高線路⑽經過在場二氧化矽薄膜⑵上的閘電極⑽被連接 。如顯示於圖18,它同時也可能利用一個於其中較低線 路08)是分開於用於閘電極⑽的部份與用於源極區域⑶的 部份之間的線路結構。這些是經由側牆鉍被分開。此外 ,以顯示於圖16的實施例的線路結構,閘電極⑽經過較 高線路⑽被連接到源極區域⑶。如顯示於圖19,它同時 也是可能使用一個這些彼此被分開的線路結構。 前面的運用例子的情況是,其一個金屬傳導性材料 諸如鋁,被直接地連接到多晶矽閘電極⑽與在矽基片上 的擴散區域⑶與⑷。對於工業界有關人們應是清楚的, 如果一個金屬諸如鋁將連接到一個擴散區域或多晶矽閘 電極,前述金屬在一個障礙金屬諸如鈦氮化物(Ti/TiN )或鈦矽化物(TiSi2 )的黏附之後被連接到前述擴散 區域或多晶矽的頂端。此外,對於工業界有關人們應是 清楚的’ 一個障礙金屬,如上所敘述者,當也連接不同 金屬時將被插接。 本發明的實施例呈現如上。應注意前面的運用例子 能被按照本發明的技術概念而被較進一步地變更。 譬如’它是可能來對於呈現在上面的步驟在順序與 一 17 _ 本紙張尺度適财國國家標準(CNS ) A4規格—(210X297公釐) ' 11 II I I ^ I n 訂 111 —^ (請先閱讀背面之注意事項再填苟本頁) A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明() 結合上有多樣的變化。此外,它是可能來改變這些被使 用的圈樣’材料等等。有各種的結構與佈局的多層線路 結構能被製成只要使用在較高與較低線路上的連接洞( 接觸洞或經過洞〉使用一個共用罩幕來形成。 此外,前面的實施例是關於鋁被使用爲線路材料的 情況。前述線路材料應是傳導性的,並可從在多晶矽, 銘,鈦等等中視需要來選擇。此外,前述絶緣層不被限 制爲氧化物薄膜;警如,氮化物薄膜等等也可被使用。 用於較高與較低線路的連接洞應該使用一個共用軍 幕來形成。然而,連接洞形成流程可被設定在一個特别 的順序只要它們是被形成在一個共用絶緣層上。除了經 過閘電極造成在較高線路和較低線路之間的連接外,如 類示於圖8,它同時也是可能經過矽基片⑴,或經過另 外的傳導性層來連接線路。 應注意它同時也是可能來改變前述半導體區域的傳 導性類型,並以不同於上述説明本發明MOS元件的基本 元件結構提出對於1C,LSI,半導醴記憶體,與其它的 元件的申請。 如上所敘述,本發明是一種半導體元件結構,以便 其第一和第二個傳導性區域分别地被連接到一個較低線 路與較高線路,其是經過成型在前述傳導性區域的頂端 的絶緣層的連接洞;在前述第一和第二個傳導性區域的 -18 - (請先閲讀背面之注意事項再填寫本頁) 袈. 訂
X 本紙張尺度適用中國國家標準(CNS > A4規格(210 X 297公釐) 經濟部中央標準局員工消費合作社印製 308736 A7 B7 五、發明説明() 前述連接洞經過一個共用絶緣層被形成。所以它是可能 使用少數的步驟來形成連接洞,且減少成本與循環時間 。此外,本發明是有用於大小尺寸的減少,因爲連接洞 的大小尺寸能以微小的位置移位而被減少到一個最小量 參考數字與符號如顯示在圖示 1 .矽基片 3 . n+汲極區域 4 . n+源極區域 7,40,57,60,67絶緣層 10閘電極 11,54側牆 32,59,72 罩幕 33,34,35,36,37,39,73,74,75接觸洞 36,86傳導性材料 38較低線路 42較高線路 50,76經過洞 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ---------~ 裝------訂------1" i (請先閱讀背面之注意事項再填寫本頁)
Claims (1)
- A8 B8 C8 D8 補无 經濟部中央標隼局員工消費合作社印製 申請專利範圍 專利申請案第85104321 ROC Patent Appln. No.85104321 修正之申請專利範園中文本一附件二 Amended Claims in Chinese — Enel. H (民國86年1月I今日送呈) (Submitted on January l") , 1997) 1 一種半導體元件,其建構爲使得第一和第二個傳導性 區域經由形成在前述傳導性區域頂端的一個絶緣層内 的連接洞而分别地連接到一個較低線路與較高線路, 在前述第一和第二個傳導性區域上的連接洞是經由一 個共用的絶緣層來形成。 2. 如申請專利範圍第1項所述的半導體元件,其中在前 述第一和第二個傳導性區域的連接洞被填入較低線路 的材料。 3. 如申請專利範圍第1或2項所述的半導體元件,其中 前述較高線路和前述較低線路經由前述第一或者第二 個傳導性區域被電氣連接。 4. 一種半導體元件,包含:一個第一個傳導性區域;一 個第二個傳導性區域形成在前述第一個傳導性區域之 上以便藉一個第一個絶緣層從它分開;第三個與第四 個傳導性區域形成在前述第二個傳導性區域上以便藉 20 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) --------{裝------訂------( (請先閱讀背面之注意事項再填寫本頁) 中 ABCD 二ί個绝緣層從它分開一個第-個連接洞經姓區域;2與第―個絶緣層延伸到前述第一個傳導 ^ 一個第二個連接洞經過前述第二個絶緣層 性區域:前ί;個:導性區域;其中前述第-個傳導 洞被連接,第傳導性區域㈣前述第一個連接 經濟部中央標隼局員工消費合作社印製 ^前述第二個傳導性區域和第四個傳導性 j域㈣料第二個連接洞被連接。 申請專利範圍第4項所述的半導體元件其中前述 個傳導性區域是一個形成在半導體基片之主要表 面的傳導性區域,而前述第二個,第三個’與第四個 傳導性區域是線路層。 6'種半導體元件製造方法,其包含下列步驟:一個步 棟於其中一個第一個絶緣層被形成在第一和第二個傳 導性區域的頂端;一個步驟用於形成第一和第二個 連接洞其經過前述第一絶緣層延伸到前述第一和第二 個傳導性區域;一個步驟用於形成一個第一個線路 其包括一個第二個傳導性材料並經過一個被填入一個 第一個傳導性材料的第一個連接洞被連接到前述第一 個傳導性區域,其是經由沈積前述第一個傳導性材 在前述第一個絶緣層上,並形成一個被塡入前述第V 個傳導性材料的第二個連接洞;一個步驟於其中一個 第二個絶緣層被形成在前述第一個線路的頂端,與 本紙張尺度逋用中國國家榇準(CNS ) A4规格< 2丨0χ297公釐(請先鬩讀背面之注意事項再填寫本頁) 裝. 訂. 308736 A8 B8 C8 D8 六、申請專利範圍 經濟部中央標率局負工消费合作社印製 個步裸用於形成,在前述第二個絶緣層的頂端一個 第二個線路其包括一個第三個傳導性材料且經過第二 個填入前迷第一個傳導性材料的連接洞被電氣連接到 前述第二個傳導性區域。 7.-個半導體元件製造方法,其包含下列切:一個步 驟於其中一锢第一絶緣層被形成在第一個傳導性區域 的頂端;一個步骤於其中一個第二個傳導性區域被形 成在前述第一個絶緣層的頂端;一個步驟於其中一個 第一個絶緣層被形成在前述第二個傳導性區域的頂端 ,一個步驟用於形成一個第一個連接洞其經過前述第 二個與第一個絶緣層延伸到前述第一個傳導性區域, 並形成一個第一個連接洞其經過前述第二個絶緣層延 伸到前述第二個傳導性區域;與一個步驟於其中前述 第一和第二個連接洞被填入一個傳導性材料,且於其 中第三個與第四個傳導性區域被形成以被分别地連接 到前迷第一和第二個連接洞。 S.如申請專利範固第7騎料半導艘元件製造方法, 其更包含下列步骤:一個步骤於其中一㈣三個絶緣 層被形成在前述第三個與第四個傳導性區域的頂端; 一個步骤於其中—個第三個連接洞經過前述第三個與 第一個絶緣層被形成延伸到前述第二個傳導性區域; 與-個步骤於其中前述第三個連接洞被填入一個傳導--------f 裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺歧射 22 - A8 B8 C8 D8 308736 申請專利範圍 性材料,且於其中一個第五個傳導性區域經過前述第 三個連接洞被形成以被連接到前述第二個傳導性區域 --------{ 裝------訂------ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作社印製 陶'(M1· I}'- 23 - 本紙張尺度逋用中國國家標準(CNS )八4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7064905A JPH08236622A (ja) | 1995-02-28 | 1995-02-28 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW308736B true TW308736B (zh) | 1997-06-21 |
Family
ID=13271550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085104321A TW308736B (zh) | 1995-02-28 | 1996-04-12 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH08236622A (zh) |
KR (1) | KR100474953B1 (zh) |
TW (1) | TW308736B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100578117B1 (ko) * | 1998-12-21 | 2006-09-27 | 삼성전자주식회사 | 반도체 장치의 배선 형성 방법 |
KR100727449B1 (ko) * | 2000-09-25 | 2007-06-13 | 하이닉스 세미컨덕터 매뉴팩쳐링 아메리카 인코포레이티드 | 고도전성 게이트, 로컬 인터커넥트 또는 커패시터 노드를 갖는 집적 장치 |
KR100868607B1 (ko) * | 2008-02-21 | 2008-11-13 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
KR101885766B1 (ko) * | 2016-05-10 | 2018-08-06 | 한국과학기술원 | 스트레인 센서 및 이의 제조방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4833096A (en) * | 1988-01-19 | 1989-05-23 | Atmel Corporation | EEPROM fabrication process |
JP2892443B2 (ja) * | 1990-06-13 | 1999-05-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JP3123092B2 (ja) * | 1991-03-06 | 2001-01-09 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH05343401A (ja) * | 1992-06-12 | 1993-12-24 | Fujitsu Ltd | 半導体装置 |
JPH06163711A (ja) * | 1992-11-20 | 1994-06-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1995
- 1995-02-28 JP JP7064905A patent/JPH08236622A/ja active Pending
-
1996
- 1996-02-28 KR KR1019960005070A patent/KR100474953B1/ko not_active IP Right Cessation
- 1996-04-12 TW TW085104321A patent/TW308736B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960032687A (ko) | 1996-09-17 |
KR100474953B1 (ko) | 2005-05-18 |
JPH08236622A (ja) | 1996-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW495915B (en) | Method for forming conductive contact body of semiconductor device | |
TW205112B (zh) | ||
TWI235478B (en) | Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same | |
TW495828B (en) | Semiconductor device and method for manufacturing the same | |
TW308736B (zh) | ||
TW444375B (en) | Integrated circuit-arrangement and its production method | |
TW297954B (en) | Manufacturing method of load resistor of SRAM | |
TW508799B (en) | Methods of forming wiring layers on integrated circuits including regions of high and low topography, and integrated circuits formed thereby | |
TW419793B (en) | Secmiconductor integrated circuit | |
TW520539B (en) | Semiconductor device and method of manufacturing the same | |
TWI223393B (en) | Method of filling bit line contact via | |
TW459280B (en) | Semiconductor device and manufacturing method thereof | |
TW301788B (zh) | ||
TW238422B (en) | Semiconductor device with internal wiring and its production process | |
TW381318B (en) | Method of manufacturing analog semiconductor device | |
TW413882B (en) | Fabrication method of capacitor having high capacitance | |
TW589717B (en) | Semiconductor device and method of fabricating the same | |
TW432718B (en) | Semiconductor device having a capacitor element, and method for making the same | |
JP3779386B2 (ja) | 半導体集積回路の製造方法 | |
TW501238B (en) | Semiconductor device and method of fabricating same | |
TW395026B (en) | The producing approach to the borderless contact | |
TW461069B (en) | Stacked electrostatic protection circuit | |
TW413900B (en) | Method for forming conductive structure capable of decreasing the resistance | |
TW508718B (en) | Manufacturing method of analog capacitor for mixed type integrated circuit | |
JPH1012839A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |