TW297965B - - Google Patents

Download PDF

Info

Publication number
TW297965B
TW297965B TW084107261A TW84107261A TW297965B TW 297965 B TW297965 B TW 297965B TW 084107261 A TW084107261 A TW 084107261A TW 84107261 A TW84107261 A TW 84107261A TW 297965 B TW297965 B TW 297965B
Authority
TW
Taiwan
Prior art keywords
phase
frequency
signal
sampling
circuit
Prior art date
Application number
TW084107261A
Other languages
English (en)
Original Assignee
Hitachi Ltd
Hitachi Tobu Semiconductor Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tobu Semiconductor Kk filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW297965B publication Critical patent/TW297965B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0066Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/233Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • H04L27/3845Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3881Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using sampling and digital processing, not including digital systems which imitate heterodyne or homodyne demodulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • H04L27/389Demodulator circuits; Receiver circuits with separate demodulation for the phase and amplitude components
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Description

A7 2〇!/965 B7 五、發明説明(1 ) 〔產業上之利用範圍〕 (請先閱讀背面之注意事項再填寫本頁) 本發明係關於相位解調器,更關於逋用於相位調變信 號之數位解調處理之有效技術者,例如使用於PDC (P- ersonal digital cellular system)或PHS ( Personal handy Phone S y s t e m )等之攜帶型通訊機之有效技術 Ο 〔習知技術〕 例如PDC或PHS等之攜帶型通訊機,係將聲音信 號轉換成數位資料,再以該數位資料對載波調變以作無線 傳送,在另一方面,無線接收之調變信號被解調或數位資 料,由該數位資料再生成原來之聲音信號(例如參照曰經 BP社發行之「日經electronics 1 9 9 4年9月1 2日 號(No. 617) 271頁〜96頁 < 特集:輕量化和 低價格化之攜帶型電話機之安裝技術>)。 經濟部中央標準局負工消费合作社印製 數位資料之調變方式下多採用將數位資料値對應於載 波之相位位移的一種相位調變(P S K調變)。例如 QPSK調變,係以對應於、00" , ' 0 1 # ' 1 0 ",*11〃 4種2進位邏輯資料之4種相位位移(0, ;r/2,α,3 κ/2 )來對載波進行。於解調側,則以 毎一定证間檢測該載波之相位位移,俾使該檢測相位位移 所對應之2進位邐輯資料再生。 上述相位調變信號之解調處理,以前係使用低通濾波 器及延遲檢波器等類比m路,最近則將該類比電路之一部 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 經濟部中央樣準局負工消费合作社印製 A7 _B7_ 五、發明説明(2 ) 分或全部以數位電路替換。以數位電路替換則可提高半導 體稹體電路之稹體化,進而減少零件件數,實現裝置之小 型化,輕量化,量產化,及功能之安定性和再現性。 〔發明所欲解決之問題〕 然而,本案發明人發現上述技術有下述問題點。 亦即,在習知利用數位電路之相位解調器,係將習知 類比電路之功能直接替換成數位電路,其解調處理僅只停 留在單純將類比電硌之動作模擬成數位化之領域而已。具 雅而言即爲,於输入側置一 A/D轉換器,使該A/D轉 換器之數位化(量化)相位調變信號經由數位化低通濾波 器及數位化延遲檢波器加以處理。因此,即使其只是將類 比電路之方式直接以數位電路替換而已,亦可提高半導髏 電路之集積度。 然而,直接模擬類比《路之動作的數位處理,其處理 之賫料置極其膨大,另外,該資料之處理,需相當多工時 且複雜。另外,使用A/D轉換器將相位調變信號數位化 處理時,需儘可能高速且高分解能力地處理,但高速且高 分解能力之A/D轉換器之製造非常困難,成本亦高。 如上述,將相位解調電路數位化,在提高半導體電路 之集積度上非常有用,但是伴隨著數位化的結果,電路之 大規模化及高成本化,資料之大量化及處理之複雜化所造 成處理速度之低下,乃無法避免者。 本發明之目的在於提供,不使用高速且高分解能力之 本紙張尺度適用中國國家梂準(CNS ) A4規格(2丨OX297公釐)_ R _ ' ----------^裝 L-----訂 (請先閲讀背面之注意事項再填寫本頁) 20V965 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明(3 ) A/D轉換器,僅以適合半導體稹《化及低成本化之簡單 規模之構成,且高速化及高精確化之構成,即可達成相位 調變信號之數位解調處理的技術。 本發明之上述及其他目的,經由說明害之記載及圖面 之說明可瞭解。 〔解決問題之手段〕 本發明之概要,簡單言之如下。 亦即,將波形整形成2進位脈衝信號之相位調變信號 之邏輯値,藉由相對於該調變信號之載波周期具有整數化 關係周期之時鐘信號,作周期性取樣後序列移位傳送至移 位暫存器,同時,從該移位暫存器之各移位段取出包含相 關於上述相位調變信號之相位之資訊的並列數位碼序列。 〔作用〕 依據上述手段,對從移位暫存器並列取出之數位號序 列之邏輯圖型加以解析,即可以邏辑方式檢測數位資料解 調所需之相位資訊。 如此,即可不需使用高速且髙分解能力之A/D轉換 器,而僅以適合半導體電路積體化及低成本化之簡單規模 之構成,而且容易實現高速且高精確度之構成,來實現相 位調變信號之數位解調處理。 〔實施例〕 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -9 Γ 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(4 ) 以下,參照圖面說明本發明之較好實施例。 又,於圖中,相同符號表示相同或相當部分。 圇1所示爲本發明技術所逋用之相位解調器之1實施 例,1爲波形整形電路,2爲相位資料檢測部,3爲時鏟 產生電路,4爲碼解析部,5爲資料判斷部。 波形整形電路1爲相位調變信猇(PSK信號)整形 成具有Η (高位準)和L (低位準)之任務(Du t y ) 宽度的2進位脈衝倌號。 相位資料檢測部2係藉由,將波形整形之PSK信號 A之邏輯値以周期性取樣產生序列碼串列的取樣部2 1 , 和將上述序列碼串列依特定區間(特定之取樣次數)轉換 成特定位元長度之並列碼串列的序列/並列轉換部2 2, 從P S K信號A檢測出相位資料D a。檢測出之相位賫訊 D a係以並列碼串列之形式输出。 時鐘產生電路3係相對於PSK信號A之載波周期( 1/f c )具有不同之周期,並輸出相對於該載波周期( 1/f c )具有整數比關係(例如8 : 9 )之周期的時鐘 信號4 s。與該時鐘信號4 s同步地進行上述PSK信號 A之邏輯値之取樣。 碼解析部4係根搛相位資料檢測部2所输出之相位資 料D a之時系列上之邏輯圖型移位以邏輯方式檢測出相位 差資訊。相位差資訊之檢測係參照上次檢測之相位賫訊和 此次檢測之相位賫訊來進行。4 1爲緩衝記憶體用以暫時 保持上次檢測之相位資訊。 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝. -線- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(5 ) 賫料判斷部5係根據碼解析部4以邐輯方式檢出之相 位差賫訊Db來產生解調賫料Dc。 圚2爲本發明第2實施例之重要部分。 於此第2實施例中,圓1所示相位資訊檢測部2之主 要部係以移位暫存器2 3構成。此移位暫存器2 3爲兼具 上述取樣部2 1和序列/並列轉換部2 2之功能者。以和 取樣時鐘信號4 s同步地對波形整形之P S K信號A之邏 輯値進行取樣,將該取樣之邏輯値以序列移位傅送。每當 相當於該移位暫存器2 3之移位段數之取樣次數,即相當 於移位暫存器2 3之移位段數之次數的取樣終了時,從各 移位段取出之並列碼串列作爲相位資訊D a被输入碼解析 部4。 圖3所示爲圖2之相位資料檢測部2之具體構成例。 如圖3所示,相位寳料檢測部2之主要部僅由移位暫 存器2 3構成。該圖所示移位暫存器2 3具有8個序列移 位段(F1〜F8),以與取樣信號0s同步地將输入信 號之遜輯値根據由1位元分取樣,以序列移位方式傳送。 該移位暫存器23之各移位段(F1〜F8),每8次之 取樣終了後,即可取出轉換成並列碼串列之相位資訊D a (d 1 〜d 8 )。 圚4所示爲,圚3爲構成中,输入信號之相位和取樣 位置之關係之波形圖。 於該圖中,從a〜h分別爲输入信號之相位模式, P S K信號之输入信號係依調變資訊取出a〜:h中任一種 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -5
I 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(6 ) 之相位模式。 取樣時鏟信號0 s具有與輸入信號(a〜h )之載波 周期T爲不同之周期,且設定成相對於該載波周期T具有 8 : 9之整數比之周期(9T/8)。因此,在該時鏟僧 號0s之上昇邊緣(edge)(圖中虛線所示時序)進 行取樣。 相對於输入信號之取樣點之位置關係,因爲输入信號 之載波周期T和取樣時鐘信號0 s之周期(9 T/8 )爲 互異且互爲8:9之整數比關係,故每输入信號之每一周 期各產生2 π/8之位移,該位移隨著每一次取樣被蓋稹 ,該蓋積則於输入信號之8周期處累稹爲1周期分(1 6 ;r/8 = 2 ;r )而復原。亦即,時鐘信號0 s作爲時系列 上之微調(Vernier)之功能。如此,則以具有和输入信 號之載波周期T差異不大之周期(9 T/8 )之時鐘信號 炎s,亦即,即使不使用較高頻率之時鐘信號,亦可將输 入信號之1周期分解成2 ;r/8予以進行取樣。 此時,載波信號亦藉由P S K調變而產生相位變化, 但因載波頻率較調變頻率高很多,故P S K調變所產生之 相位變化之周期轉載波信號之周期T大很多。因此,至少 在載波信號之8周期(8 T )左右之區間,幾乎可無視於 P S K調變產生之相位變化之影響。 圖5所示爲相對於輸入信號之取樣點之位置。 如圖5所示般,在圖3所示相位解調器之場合時,輸 入信號係依每一 8周期(8 T),在8個取樣點被取樣。 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) — — — — — — I I 裝— I —訂— 線 . ' f - f (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(7 ) 圖6爲,相對於输入信號之相位模式之移位暫存器之 並列输出例之眞値表。 如圚6所示,作爲相位資料檢測部之移位暫存器之並 列输出,係依输力信號之每一相位模式(a〜h )而呈現 特定之位元圓型(*1#與%0#之組合圖型)。因此, 對該位元圖型之移位狀態解析,即可以通輯方式檢測出输 入信號之相位之變化程度。故依據所檢測出之相位差資訊 即可產生解調資料。 經濟部中央標準局貝工消費合作社印装 (讀先閱讀背面之注意事項再填寫本頁) 如以上說明般,將波形整形成2進位脈衝信號之相位 調變信號之邏輯値,藉由相對於該調變信號之載波周期具 有整數比關係周期之時鐘信號進行周期性取樣並以序列移 位方式傳送至移位暫存器,同時,從該移位暫存器之各移 位段取出包含有關於上述相位調變信號之相位之資訊的並 列數位碼串列,並對其邏輯圚型解析,即可獏得數位資料 解調時必要之相位差賫訊。如此,則對於相位調變信號之 數位解調處理,不必使用高速且高分解能力之A/D轉換 器,而以適合半導體積體電路及低成本化之簡單,小規模 之構成,且高速及高精確化爲容易之構成,即可進行數位 處理。因此,即使載波頻率高之相位調變信號亦可簡單有 效地解調。 圖7爲本發明第3實施例之重要部分。 圖7所示之相位解調電路,其相位賫料檢測部2之主 要部分係由多數個4段移位暫存器SR 1〜SR 4所構成 。同時,時鐘產生電路3係使用,相對於各移位暫存器 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明(8 ) SR1〜SR4,能分配互爲同一周期且各差》r/4相位 之多相時鐘信號Φ 1〜Φ 4的多相時鏟產生電路。 於各移位暫存器S R 1〜S R 4上,共同之输入信號 (PSK信號)被分支输入。從各移位暫存器SR1〜 SR4 ,分別取出各4位元共計1 6位元之並列碼串列( dl 1 〜dl4,d21 〜d24,d31 〜d34, d 4 1 〜d 4 4 )。 取樣時鐘信號4 1〜0 4係具同一周期(5T/4 ) 且各差;r/4相位之4相時鐘信號,故分別作爲取樣及移 位時鐘,第1相時鐘01被供至第1移位暫存器SR1, 第2相時鐘02被供至第2移位暫存器SR2,第3相時 鐘余3被供至第3移位暫存器SR3,第4相時鐘04被 供至第4移位暫存器SR 4。 圚8所示爲,於圖7所示構成中之输入倌號之相位和 取樣位置之關係之波形圖。 於圖8,a〜p分別示出输入信號之相位模式。 P S K信號之输入信號係依調變資訊取出a〜p中之任一 之相位模式。 分別输入於4個移位暫存器SR 1〜S R 4之输入信 號,係於各移位暫存器SR1〜SR4,分別在時鐘信號 必1〜0 4之上昇邊緣被取樣而以序列移位傅送。 圖9所示爲相對於输入信號之取樣點之位β。 如圇9所示,输入信號係依每5周期(5Τ)以和4 個時鐘信號0 1〜4 4同步地各4次共計1 6次被取樣。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I I 111 裝 I ^ I 111 線 一 · { · { (請先閱讀背面之注意事項再填寫本頁) 11 A7 B7 經濟部中央標準局員工消費合作社印製 五 、發明説明 ( 9 ) 1 | 圚 1 0 所 示 爲 相 於 输 入 信 號 之 相 位棋式的 移 位 暫 存 器 1 1 之 並 列 输 出 列 之 眞 値 表 0 1 1 如 圖 1 0 所 示 9 構 成 相 相 位 資 料 檢 測 部 的 4 個 移 位 暫 1 I 存 請 1 | 器 S R 1 S R 4 之 並 列 输 出 資 料 ( d 1 1 d 1 4 9 先 Μ 1 1 d 讀 1 2 1 d 2 4 9 d 3 1 d 3 4 9 d 4 1 d 4 4 ) 9 背 面 1 I 係 依 據输 入 信 號 之 相 位 模 式 ( a P ) 而 分 別 呈 現 特 定 之 之 注 意 1 I 位 元 圖 型 ( % 1 0 與 % 0 0 之 組 合 圇 型 ) 0 事 項 再一 1 1 1 圖 1 1 爲 將 圓 1 0 所 示 位 元 圖 型 ( 1 1 0 0 9 填 寫 裝 0 1 1 0 9 0 0 1 1 9 1 0 0 1 ) 以 A B 9 C 9 D 4 種 Ά 1 圖 型 記 號 ( A = 1 1 0 0 9 B = 0 1 1 0 9 C = 0 0 1 1 J > D = 1 0 0 1 ) 來 取 代 0 如 此 > 則 針 對 依 據 输 入 信 號 之 1 相 位 模 式 ( a P ) 所 出 現 之 位 元 圚 型 之 變 位 狀 態 加 以 解 訂 I 析 9 即 可 以 邏 輯 方 式 檢 測 出 輸 入 信 號 之 相 位 之 變 化 程 度 0 1 1 I 如 以 上 說 明 9 在 圊 7 圊 1 1 之 實 施 例 中 在 毎 一 輸 1 1 入 信 號 之 5 周 期 ( 5 T ) 內 採 取 1 6 個 取 樣 點 之 取 樣 即 可 1 進 行 相 位 資 訊 檢 測 0 線 1 圚 1 2 所 示 爲 本 發 明 第 4 實 施 例 之 重 要 部 分 〇 1 1 於 此 第 4 實 施 例 中 9 首 先 設 有使输 入 信 號 ( P S K 信 1 I 號 ) A 作 相 位 反 轉 的 反 相 器 1 1 9 及 使 相 位 反 轉 前 之 非 反 1 1 I 轉 输 入 信 號 A 之 頻 率 變 爲 1 / 2 的 第 1 分 頻 電 路 1 2 9 及 1 1 使 相 位 反 轉 之 反 轉 输 入 信 號 一 A 之 頻 率 變 爲 1 / 2 的 第 2 1 分 頻 電 路 1 3 0 1 1 另 外 9 設 有 : 第 1 移 位 暫 存 器 列 ( S R 1 1 S R 1 | 1 4 ) 用 來 對 第 1 分 頻 電 路 1 2 所 分 割 成 1 / 2 頻 率 之 输 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公嫠) A7 B7 經濟部中央標準局員工消費合作社印製 五 、發明説明( 10) 1 | 入 信 號 B 1 進 行 邏 輯 値 之 取 樣 及 序 列 / 並 列 轉 換 之 處 理 • » 1 1 及 第 2 移位 暫 存 器 列 ( S R 2 1 S R 2 4 ) 用 來 對 第 2 1 1 分 頻 電 路 1 3 所 分 割 成 1 / 2 頻率 之 输 入 信號 B 2 進 行 邏 1 I 請 1 I 輯 値 之 取 樣 及 序 列 / 並 列 轉 換 之 處 理 0 先 聞 1 I 讀 1 第 1 9 第 2 移位 暫存 器 列 ( S R 1 1 S R 1 4 ) 9 背 1 I ( S R 2 1 S R 2 4 ) 分 別 具 有 2 段 ( F 1 9 F 2 ) 之 之 注 意 1 1 移 位 暫 存 器 0 各 列 之 移 位 暫 存 器 ( S R 1 1 S R 1 4 9 事 項 1 1 S R 2 1 S R 2 4 ) 分 別 利 用 來 白 於 時 鐘 產 生 電 路 3 之 寫 本 1 裝 J 4 相 時 鏜 Φ 1 Φ 4 進 行 取 樣 及 序 列 移 位 動 作 〇 1 EB 1 3 爲 9 在 圖 1 2 所 示 構 成 中 之 输 入 信 號 ( a 1 • 1 h 1 ) 9 ( a 2 h 2 ) 之 相 位 和 取 樣 位 置 之 關 係 之 波 形 1 圓 0 1 訂 | 於 圖 1 3 中 > B 1 ( a 1 h 1 ) 爲 非 反 轉 輸 入 倌 號 1 1 A 之 1 / 2 頻 率 信 號 > B 2 ( a 2 h 2 ) 及 反 轉 輸 入 信 1 1 號 A 之 1 / 2 頻 率 信 號 0 如 該 圖 所 示 將 输 入 信 號 A 9 1 — A 1 / 2 分 頻 所 得 僧 號 B 1 > B 2 > 其 Η ( 高 位 準 ) 和 線 | L ( 低 位 準 ) 之 任 務 ( D U t y ) 宽 爲 一 致 0 1 I 非 反 轉 输 入 信 號 A 之 1 / 2 頻 率 信 號 Β 1 ( a 1 h 1 1 I 1 ) 係 於 第 1 移 位 暫 存 器 列 ( S R 1 1 S R 2 4 ) 9 反 1 1 I 轉 輸 入 信 號 一 A 之 1 / 2 頻 率 信 號 B 2 ( a 2 h 2 ) 則 1 1 於 第 2 移 位 暫 存 器 列 ( S R 2 1 S R 2 4 ) $ 分 別 藉 由 1 4 相 時 鐘 Φ 1 Φ 4 進 行 取 樣 及 序 列 移 位 之 傳 送 處 理 〇 1 I 此 時 各 移 位 暫 存 器 S R 1 1 «-S-/ S R 1 4 9 S R 2 1 1 I S R 2 4 之 移 位 段 數 分 別 爲 2 段 ( F 1 9 F 2 ) 9 從 各 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標隼局員工消費合作社印裝 A 7 B7 五、發明説明(11) 移位暫存器所能取出之並列資料爲2位元。因此,從各移 位暫存器SRI 1〜SRI 4,SR2 1〜SR2 4能並 列取出之位元圖型僅爲相對於1/2頻率信號B 1,B 2 之半周期之取樣資料。此乃因1/2頻率信號B 1 ,B 2 之半周期(T/2 )爲相當於1/2分頻前之输入倌號A ,八之1周期(T/2)。亦即,該1/2頻率信號B1 ,B 2之半周期(T/2 )部分之取樣資料係相當於 1/2分頻前之输入信號A,一 A之1周期(T/2 )部 分之取樣賫料。 各移位暫存器SRI 1〜SRI 4,SR2 1〜SR 2 4之移位段數分別爲2段,而另一方面,1/2頻率信 號B 1 ,B 2之周期T和時鐘信號0 1〜0 4之周期( 5T/4 )之比爲4 : 5之整數比之情況時,1/2頻率 信號B1,B2之每5周期(5T)進行8個取樣點之相 位資料檢測。 此時,在上述5周期(5T)之前半之2. 5周期( 2. 5T),獲得1/2頻率信號B1,B2之前半周期 之取樣賫料。又,在上述5周期(5T)之後半之2. 5 周期(2. 5 T ),獏得上述1/2頻率信號B1,B2 之後半周期之取樣資料。 亦即,如圖1 4所示般,1/2頻率信號Bl,B2 之各周期分別被分割成第1,第2區間ΤΙ,T2被取樣 。在第1區間Τ1獲得1/2頻率信號Bl,Β2之前半 周期之取樣資料,在第2區間Τ 2獲得1 /2頻率信號Β 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0X297公釐) (請先閱讀背面之注意事項再填寫本頁) -β Τ 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(12) 1,B2之後半周期之取樣資料。 圚15所示爲在上述第1區間T1,從各移位暫存器 SRI 1〜SRI 4,SR2 1〜SR2 4獲得之取樣資 料之邏輯狀態。 圖1 6所示爲在上述第2面間T 2,從各移位暫存器 SRI 1〜SRI 4,SR2 1〜SR2 4獏得之取樣寳 料之邏輯狀態。 圖17爲將在第1區間T1及第2區間T2分別獲得 之取樣資料依每一移位暫存器轉換成1 0進位(3 = 1 1 ,2 = 10,1 = 〇1 ,〇 = 〇〇〉表示。 如圊17所示笼,由在第1區間T1獲得之取樣資料 之邏輯圖型,可使在1/2頻率信號B 1,B 2之前半周 期之相位狀態特定。同樣地,藉由在第2區間T 2獲得之 取樣賫料之邏輯圖型,可使在1/2頻率信號B1,B2 之後半周期之相位狀態特定。 又,如圖17所示般,在第1區間T1獲得之取樣資 料之邏輯圓型,和在第2區間T 2獏得之取樣資料之邏辑 圖型,互爲補數關係。此乃因,如上述般,1/2頻率信 號B1 (al〜hi) ,B2 (a2〜h2)之半周期( T/2)之相位資訊,係包含有1/2分頻前之輸入信號 A,一 A之1周期之相位資訊。因此,在第1和第2之2 區間T 1 ,T 2分別獲得之取樣資料之邏輯圖型雖互爲補 數關係,但實質上爲等價。因此,檢測該補數關係即可進 行取樣資料之錯誤檢測(Error Check)。 本紙張尺度逍用中國國家標準(CNS ) Μ規格(:210Χ 297公釐)η c -Ιο ~ 1 裝I I I I I I訂 n 線 -. - { (請先閱讀背面之注意事項再填寫本頁) ^ 〇'id A7 B7 經濟部中央標準局員工消費合作社印製 五 >發明説明 ( 13) 1 I 圓 1 8 所 示 爲 本 發 明 第 5 實 施 例 之 重 要 部 分 0 1 1 圖 1 8 所 示 實 施 例 係 將 圖 1 2 圖 1 7 之 構 成 擴 張 者 1 1 > 設 有 2 列 各 8 段 8 個 移 位 暫 存 器 列 9 各 移 位 暫 存 器 列 ( 1 | S R 1 1 S R 1 8 ) 9 ( S R 2 1 S R 2 8 ) 中 之 取 請 先 閲 1 I 樣 係 由 8 相 之 多 相 時 鐘 信 號 Φ 1 Φ 8 來 進 行 0 如 此 > 則 讀 背 面 1 1 取 樣 點 擴 張 爲 3 2 點 9 相 對 地 可 提高 相位 資 料檢 測 之分 解 之 注 意 1 I 精 確 度 0 事 項 1 I 再- 1 ' 1 圖 1 9 爲 時 鐘 產 生 氰 路 之 第 1 實 施 例 0 填 寫 本 1 威 圇 1 9 之 時 鐘 產 生 電 路 3 爲 單 相 時 鐘 產 生 電 路 9 係 由 頁 1 1 1 電 壓 控 制 振 盪 器 ( V C 0 ) 3 1 9 1 / Ν ( Ν 爲 2 以 上 之 .1 整 數 ) 分 頻 電 路 3 2 1 / Μ ( Μ 爲 不 同 於 Ν 之 2 以 上 之 1 整 數 ) 分 頻 電 路 3 3 * 相 位 比 較 器 3 4 低 通 濂 波 器 3 5 1 訂 | 之 P L L ( 相 位 控 制 環 路 ) 所 構 成 Ο 1 1 此 時 9 1 / N 分 頻 電 路 3 2 將 Ρ S Κ 信 號 之 載 波 頻率 1 1 f C 分 割 成 1 / N 頻 率 0 同 樣 地 9 1 / Μ 分 頻 電 路 3 3 將 1 V C 0 3 1 之 振 盪 頻 率 f S 分 割 成 1 / Μ 頻 率 0 相 位 比 較 線 | 器 3 4 及 低 通 濾 波 器 3 5 進 行 V C 0 3 1 之 振 盪 頻 率 f S 1 | 之 反 娥 控 制 俾 使 1 / N 頻 率 信 號 ( f C / N ) 和 1 / Μ 頻 1 1 1 率 信 號 ( f S / Μ ) 之 相 位 — 致 如 此 即 可 從 該 V C 0 1 1 3 1 之 振 盪 頻 率 ( f S ) 取 出 具 有 f S — Μ f C / N 之 頻 1 1 率 關 係 的 時 鐘 信 號 Φ S 0 1 圇 2 0 爲 時 鐘 產 生 電 路 3 之 第 2 實 施 例 0 1 I 圖 2 0 之 時 鏟 產 生 電 路 3 爲 多 相 時 鐘 產 生 電 路 0 係 於 1 I EH 1 9 之 構 成 上 設 置 有 1 / Κ 分 頻 電 路 3 6 和 K 段 移 位 暫 1 1 1 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐)_ ^ 經濟部中央櫟準局貝工消费合作杜印裝 A7 B7 五、發明説明(14) 存器3 7者。 於該時鐘產生電路3,以VC03 1之振盪頻率κ ° f s (κ爲2以上之整數)爲基本時鐘ps ,將該基本時 鐘信號s分割成1/K頻率,使該1/K頻率之時鐘信 號(fs)以和上述基本時鐘信號ps ( = K*fs)同 步地,序列傳送至K段移位暫存器3 7。如此’即可從K 段移位暫存器3 7之各移位段(F 1〜FK)並列取出互 爲不同相位之多相時鐘信號1〜k。 圖2 1本發明之相位解調器之應用例》 圖2 1之應用例爲具備P H S (Personal handypbo-ne system)和 P D C ( Personal digital seller system )兩終端功能之攜帶型通訊裝置,110爲無線傳送/接 收單元,111爲無線天線,160爲編碼/解碼( C 0 D E C )部用來進行通話訊號之編/解碼處理, 1 8 0爲操作面板,1 7 0爲使用微處理器構成之邏輯控 制單元。 無線傳送/接收單元1 1 0係由分波器1 1 2,傳送 /接收切換開關1 1 3 ,無線接收單元1 2 0,上述本發 明之相位解調器1 2 6 ,無線接收單元1 3 0,相位調變 器131 ,PLL之頻率合成電路14 1 ,分時多工電路 142,接收電場強度檢測電路(RSSI) 143等構 成。 無線接收單元1 2 0係由對應於PHS和PDC之2 個頻帶f 〇 、f 1之低雜訊放大器1 2 1 ,抽出目的頻帶 本紙張尺度適用中國國家標率(CNS ) A4規格(210X 297公釐) ---------「裝l· I . _ (請先閲讀背面之注意事項再填寫本頁) 訂 17 - A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(15) f 〇或f 1之接收信號的RF帶通濾波器1 2 2,頻率轉 換(降頻變頻器)用之混頻器1 2 3,抽取頻率轉換所產 生之中頻信號的I F帶通濾波器1 2 4,和包含中頻放大 部及第2頻率轉換部及AGC部之I F部1 2 5等所構成 0 無線傳送單元130係由IF部132、IF帶通 濾波器1 3 3、頻率轉換(昇頻率頻器)用之混頻器 1 3 4,RF帶通濾波器1 3 5,和分別對應於PHS及 PDC之個頻帶f 〇、f 2及2種傳送輸出(低输出/高 输出)的高頻輸出放大器1 3 6等所構成。 頻率合成電路141係依據溫度補償之高精確度之基 準頻率信號f X,使接收單元1 2 0中之頻率轉換用之本 地信號f X o/f X 1 ,及傅送單元1 3 0中之頻率轉換 用之本地信號f X o/f X 1進行PLL合成。 此處,無線接收單元1 2 0和無線傅送單元1 3 0, 係對應於PHS和PDC之2種模式,而可進行接收頻帶 及傳送頻帶之切換設定,和傳送输出位準之高低切換之構 成者。分波器112係於PDC模式時,同時進行不同頻 率之傳送/接收時,爲使來自於天線111之接收信號和 送至天線111之傳送信號分離時使用。傳送/接收切換 開關1 1 3,於PHS模式時,以分時進行同一頻率之傳 送/接收時,將天線1 1 1高速切換爲接收單元1 2 0側 或傅送單元130側時使用。 編碼/解碼部1 6 0包含有進行PHS模式之通話信 (請先閱讀背面之注意事項I填寫本頁) U3 -8
T 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐)_ 18 A 7 B7 經濟部中央梂準局員工消費合作社印製 五、 發明説明( 16 ) 1 1 號 之 編 / 解 碼 處 理 的 A P P C Μ ( Adapt ί ve D iffe rent i - 1 1 a 1 Pul se Code Modu1 a t i on ) 編 碼 / 解 碼 部 1 5 2 和 進 1 I 行 P D C 模 式 之 通 話 信 號 之 編 / 解 碼 處 理 的 V S E L P ( 1 1 I Ve ctor Sun Exc i t ed L i nea r Fr ed i c t i on ) 編 碼 / 解 碼 部 請 先 Μ 1 1 I 1 5 3 和 根 據 P Η S / P D C 模 式 來 切 換 2 個 編 碼 / 解 讀 背 1 碼 部 1 5 2 和 1 5 3 的 編 碼 / 解 碼 切 換 部 1 5 1 0 TEJ 之 注 1 1 5 4 爲 使 接 收 信 聲 音 再 生 之 揚 聲 器 〇 1 5 5 爲 將 傳 送 聲 葸 事 項 1 I 再一 1 -v I 轉 換 爲 傳 送 信 號 的 麥 克 風 0 填 窝 本 1 裝 在 湿 邏 輯 控 制 單 元 1 7 0 上 依 據 接 收 電 場 強 度 檢 測 電 頁 1 1 路 1 4 3 之 輸 出 來 進 行 P Η S / P D C 模 式 切 換 設 定 控 制 ‘1 之 模 式 切 換 控 制 部 1 7 1 被 以 軟 體 形 式 組 合 0 於 該 模 式 切 1 1 換 控 制 部 1 7 1 藉 由 切 換 設 定 Λττ m 線 傳 送 / 接 收 單 元 1 訂 1 1 0 之 傳 送 / 接 收 頻 帶 及 傳 送 輸 出 位 準 、 編 碼 / 解 碼 1 1 1 5 2 1 5 3 之 選 擇 傳 送 信 號 和 接 收 信 號 之 多 工 方 式 1 1 等 y 使 電 路 之 大 部 分 可 共 用 且 可 設 定 P Η S 終 端 功 能 和 1 P D C 終 端 功 能 〇 '線 I 在 上 述 攜 帶 型 通 訊 機 本 發 明 之 相 位 解 調 器 1 2 6 適 1 1 I 合 半 導 體 電 路 積 體 |UZ> 化 同 時 電 路 規 模 亦 可 縮 小 據 以 實 現 1 1 I 機 器 之 小 型 化 或 低 成 本 化 〇 另 外 藉 由 高 速 化 和 高 精 確 化 1 1 之 容 易 達 成 即 使 載 波 頻 率 較 高 亦 可 以 使 用 因 此 可 取 1 1 出 例 如 頻 率 較 高 3 中 頻 信 號 如 此 即 可 簡 化 接 收 系 統 之 構 1 成 〇 1 I 以 上 雖 然 以 實 施 例 具 體 說 明 本 發 明 但 本 發 明 並 不 限 1 I 定 於 上 述 實 施 例 只 要 在 不 脫 離 主 旨 之 範 圍 內 均 可 作 各 種 1 1 1 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) 一 19 一 A7 B7 五、發明説明(l7) 變更。 例如,可作爲移位暫存器之B B S (Bucket Brigade Device )延遲電路使用。 以上說明主要係針對適用於本發明人所考慮背景及利 用領域之攜帶型通訊機之場合加以說明,但本發明並不限 於此,例如亦可適用於有限之資料通訊》 〔發明效果〕 本案發明之代表性效果,簡單說明有如下述。 亦即,不必使用高速且髙分解能之A/D轉換器,可 以半導積體電路及低成本,簡單且小規模之構成,而且高 速、高精確度之構成,來進行相位調變信號之數位解調處 理。 經濟部中央揉準局員工消费合作社印袋 ---------叫裝------订 (請先閲讀背面之注意事項再填寫本頁) 又,於使用高頻載策訊號之系統中,爲實現解調部之 數位化,而需使用較上述載波訊號之頻率爲更高頻之取樣 時鐘訊號,故消費電力變大。但是,若使用本發明,則不 必使用高頻之取樣時鐘訊號,即能檢測出所接收相位調變 訊號之相位資訊》 〔圖面之簡單說明〕 圖1:本發明之技術所適用之相位解調器之第1實施 例之重要部分之方塊圖。 圖2 :本發明第2實施例之重要部分之方塊圖。 圖3:圄2所示相位資料檢測部之具體構成例之電路 本紙張尺度逋用t國國家標準(CNS ) A4規格(210X297公釐) ' -20 - 2 2 .ν Mo A7 B7 五、發明説明(18) 圖。 圈4:_3之輸入信號之相位和取樣位置之關係之波 形阖。 圖5:相對於輸入信號之取樣點之位置圖。 圖6:相對於輸入信號之移位暫存器之輸出例之圖表 〇 圖7:本發明第3實施例之重要部分之方塊圖。 圖8:圖7之输入信號之相位和取樣位置之關係之波 形圖β 圖9:相對於输入信號之取樣點之位置示意圖。 圚10:相對於輸入信號之移位暫存器之輸出例之圖 表。 圖1 1 :將圖1 0所示位元圖型以另一圖型記號取替 之圖表。 圖12:本發明第4實施例之重要部分之方塊圖· 圖13:圖12之輸入信號之相位和取樣位置之關係 之波形圖。 圖14:相對於輸入信號之取樣點之位置示意圖。 圖15:第1區間取得之取樣資料之狀態之圖表。 圖16:第2區間取得之取樣資料之狀態之圖表。 圖1 7 :第1、2之各區間取得之取樣資料轉換成 1 0進位之圖表。 圖18:本發明第5實施例之重要部分之方塊圖。 圖19:時鐘產生電路之第1實施例之示意圖。 本紙張尺度逋用中國國家標準(CNS ) Α4規格(210X297公釐) Λ-—- - ------ f » ---------气装l· — (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央樣準局貝工消费合作社印製 -21 - 經濟部中央標準局貝工消費合作杜印製 A7 B7 五、發明説明(l9) 圖2 0 :時鐘產生電路之第2實施例之示意圖。 圖21:本發明之相位解調器之應用例之方塊圖。 〔符號說明〕 1 .波形整形電路 2 .相位資料檢測部 3 .時鐘產生電路 4 .碼解析部 5.資料判斷部 2 1 .取樣 2 2 .序列/並列轉換部 Φ s .時鐘信號 «Ρΐ〜P8.多相時鐘信號 23. SR1〜SR4、SR11〜SR28.移位 暫存器 A.輸入信號(PSK信號) D β.相位資訊 D b .相位資訊 D c .解調資料 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ;---;-------_----訂------咸、 (請先閲讀背面之注意事項再填寫本頁) -22 -

Claims (1)

  1. 六、申請專利範圍 第84107261號專利申請案 中文申請專利範園修正本 民國85年2月修正 1. 一種相位解調器,其具備有:取樣裝置,用於對 波形整形爲2進位脈衝信號之相位調變信號之邏輯值進行 周期性地取樣據以產生序列號串列;序列/並列轉換裝置 ’用於將上述序列碼串列依每一特定區間轉換成特定位元 長度之並列碼串列:碼解析裝置,依據上述並列碼串列之 時系列上之邏輯圖型變位以邏輯方式檢測相位差資訊;及 資訊判斷裝置,依據該碼解析裝置之输出來產生解調資料 〇 2. 如申請專利範圍第1項之相位解調器,其中具有 移位暫存器用於將波形整形爲2進位脈衝信號之相位調變 信號之邏輯值以和特定周期之取樣時鐘信號同步方式作序 列移位傳送,藉由該移位暫存器形成上述取樣裝置和序列 /並列轉換裝置者。 3. 如申請專利範圍第1項之相位解調器具有時鐘產 生電路用以輸出,相對於相位調變信號之載波周期具不同 周期,且相對於該載波周期具整數比關係之周期的上述取 樣時鐘信號;以和該時鐘產生電路所輸出之上述取樣時鐘 信號同步方式來進行上述相位調變信號之遍輯值之取樣者 〇 4. 如申請專利範圍第2項之相位解調器具有:相位 調變信號共同輸入之多個上述移位暫存器;對上述各移位 本紙張尺度邋用中國國家橾率(CNS ) A4规格(210X297公釐) ---------it^l·— (請先Η讀背面之注意事項再填寫本頁) 訂 經濟部中央橾準局貝工消费合作社印$L 經濟部中央揉準局貝工消费合作社印氧 A8 B8 C8 __ D8 六、申請專利範圍 暫存器分別分配互爲同一周期而相位爲不同之上述取樣時 鐘信號的多相時鐘產生電路;及依據分別從上述各移位暫 存器取出之並列碼串列之時系列上之邏輯圖型變位,以邏 輯方式檢測相位差資訊的碼解析裝置。 5. 如申請專利範圍第3項之相位解調器具有分頻電 路用於相位調變信號分割成1 /2頻率,並進行相對於該 1 / 2頻率之相位調變信號之邏輯值之取樣和序列/並列 轉換之處理。 6. 如申請專利範圍第4項之相位解調器具有分頻電 路用於相位調變信號分割成1/2頻率,並進行相對於該 、 1 / 2頻率之相位調變信號之邏輯值之取樣和序列/並列 轉換之處理。 7. 如申請專利範圔第4項之相位解調器具有分頻電 路用於將相位調變信號分割成1/m(m爲2以上之整數 )頻率,將該Ι/m頻率之相位調變信號之各周期各分割 成m區間,依每一分割區間進行邏輯值之取樣和序列/並 列轉換之處理。 8. 如申請專利範圍第3項之相位解調器用於控制相 位調變信號之取樣時序的上述取樣時鐘信號產生電路係具 有:將相位調變信號之載波頻率分割成1/N (N爲2以 上之整數)頻率的分頻電路;及用於將電壓控制振盪器之 振盪頻率分別成1/M(M爲不同於N之2以上之整數) 頻率的分頻電路;及對上述^壓控制振盪器之振盪頻率進 行反縝控制俾使1/N頻率信號和1/M頻率信號之相位 本紙張尺度逋用中國國家檬準(CNS ) A4規格(210X297公釐) ---------rxl·— . W (請先閎讀背面之注意事項再填寫本頁) 訂 A8 B8 C8 D8 六、申請專利範圍 一致的相位控制環路;並取出上述電壓控制振盪器之振盪 輸出信號作爲上述取樣時鐘信號者。 9.如申請專利範圍第6項之相位解調器用於控制相 位調變信號之取樣時序的上述取樣時鐘信號產生電路係具 有:將基本時鐘信號分割成1/K(K爲2以上之整數) 頻率的分頻電路;及使1/K頻率之時鐘信號和上述基本 時鐘信號同步地能行序列移位傳送的K段移位暫存器;並 從該K段移位暫存器之各移位段並列地取出相位互異之K 相時鐘信號者。 ---;-----i 衣---.---~訂------f 1 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局負工消费合作社印製 本紙張尺度逋用中困國家棣準(CNS M4规格(210X297公釐) -3 -
TW084107261A 1995-06-26 1995-07-13 TW297965B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15947795 1995-06-26

Publications (1)

Publication Number Publication Date
TW297965B true TW297965B (zh) 1997-02-11

Family

ID=15694634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084107261A TW297965B (zh) 1995-06-26 1995-07-13

Country Status (4)

Country Link
US (1) US6130577A (zh)
KR (1) KR19990028273A (zh)
TW (1) TW297965B (zh)
WO (1) WO1997001908A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0958686B1 (en) * 1997-02-05 2003-08-27 Symbionics Ltd. Demodulation with separate branches for phase and amplitude
US6327463B1 (en) 1998-05-29 2001-12-04 Silicon Laboratories, Inc. Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications
US6574288B1 (en) 1998-05-29 2003-06-03 Silicon Laboratories Inc. Method and apparatus for adjusting a digital control word to tune synthesized high-frequency signals for wireless communications
US6308055B1 (en) 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
US6311050B1 (en) 1998-05-29 2001-10-30 Silicon Laboratories, Inc. Single integrated circuit phase locked loop for synthesizing high-frequency signals for wireless communications and method for operating same
US6167245A (en) * 1998-05-29 2000-12-26 Silicon Laboratories, Inc. Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications
US6233441B1 (en) 1998-05-29 2001-05-15 Silicon Laboratories, Inc. Method and apparatus for generating a discretely variable capacitance for synthesizing high-frequency signals for wireless communications
US6150891A (en) * 1998-05-29 2000-11-21 Silicon Laboratories, Inc. PLL synthesizer having phase shifted control signals
US6137372A (en) 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
US6304146B1 (en) 1998-05-29 2001-10-16 Silicon Laboratories, Inc. Method and apparatus for synthesizing dual band high-frequency signals for wireless communications
US7047185B1 (en) * 1998-09-15 2006-05-16 Skyworks Solutions, Inc. Method and apparatus for dynamically switching between speech coders of a mobile unit as a function of received signal quality
JP3186718B2 (ja) * 1998-11-18 2001-07-11 日本電気株式会社 キャリア検出回路
US6558504B1 (en) * 1998-12-21 2003-05-06 Research Triangle Institute Plasma processing system and method
JP4159187B2 (ja) * 1999-07-30 2008-10-01 富士通株式会社 Psk信号のキャリア同期型復調装置
US6990160B1 (en) * 1999-09-17 2006-01-24 Matsushita Electric Industrial Co., Ltd. Reception apparatus and method
JP3391442B2 (ja) * 1999-11-05 2003-03-31 日本電気株式会社 クロック識別再生回路及びクロック識別再生方法
JP3657188B2 (ja) 2000-10-31 2005-06-08 Necエレクトロニクス株式会社 装置及びその動作方法
US6696900B2 (en) * 2001-09-24 2004-02-24 Finepoint Innovations, Inc. Method for demodulating PSK modulated signals
US7512188B1 (en) * 2003-04-10 2009-03-31 Xilinx, Inc. Phase shift keying signaling for integrated circuits
US7567631B2 (en) * 2003-09-12 2009-07-28 Neil Birkett Method for amplitude insensitive packet detection
JP4480536B2 (ja) * 2003-12-05 2010-06-16 株式会社リコー データリカバリ方法およびデータリカバリ回路
US7345510B1 (en) * 2006-08-31 2008-03-18 Ati Technologies Inc. Method and apparatus for generating a reference signal and generating a scaled output signal based on an input signal
KR100826248B1 (ko) * 2006-11-22 2008-04-29 삼성전자주식회사 위상 검출을 이용한 복조 방법 및 그 장치
EP2103948A4 (en) * 2007-01-05 2013-09-25 Nec Corp SIGNAL QUALITY MEASURING DEVICE, SPECTRUM MEASUREMENT AND PROGRAM
JP5510330B2 (ja) * 2008-09-10 2014-06-04 日本電気株式会社 復調器および復調方法
JP2012253542A (ja) * 2011-06-02 2012-12-20 Ricoh Co Ltd モータ速度制御装置、及び画像形成装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748536B2 (ja) * 1989-04-25 1998-05-06 日本電気株式会社 直交信号復調装置
JPH0642685B2 (ja) * 1990-07-05 1994-06-01 日本無線株式会社 遅延検波回路
JPH06244888A (ja) * 1993-02-12 1994-09-02 Fujitsu Ltd Qam復調器
JP3397829B2 (ja) * 1993-04-23 2003-04-21 カシオ計算機株式会社 位相検出回路
JP2958220B2 (ja) * 1993-08-20 1999-10-06 日本無線株式会社 位相信号変換方法及び位相信号変換器

Also Published As

Publication number Publication date
WO1997001908A1 (fr) 1997-01-16
KR19990028273A (ko) 1999-04-15
US6130577A (en) 2000-10-10

Similar Documents

Publication Publication Date Title
TW297965B (zh)
CN101490948B (zh) 数字收发器
CN101490966A (zh) 天线矩阵系统
CA2110826A1 (en) Clock Recovery Circuit of Demodulator
US9065709B1 (en) Digital radio data system receiver methods and apparatus
KR20080092410A (ko) 나이캠 오디오 신호 리샘플러
US20080310568A1 (en) Digital Sampling Apparatuses and Methods
JPH06505617A (ja) 直接位相デジタル化装置およびその方法
US5923701A (en) Spread spectrum pulse position modulation system
KR920020855A (ko) 초고주파 위상동기루프용 디지탈 부호 위상 주파수 변환기
US5517433A (en) Parallel digital data communications
GB2261577A (en) Digital phase demodulation
JP3285920B2 (ja) 中間周波信号のa/d変換回路装置付カーラジオ
US5696792A (en) Digital radiocommunication terminal
US20100090761A1 (en) Psk demodulator using time-to-digital converter
JP3065859B2 (ja) 遅延検波回路
JP2009159432A (ja) アナログ・デジタル変換器および受信機
JP3152358B2 (ja) 周波数制御回路
JP2000252939A (ja) 信号を処理する方法および信号処理回路
JPS63502789A (ja) アナログ/ディジタル変換:その方法および装置
JP3487228B2 (ja) マンチェスタ符号化装置
JP3528117B2 (ja) バイポーラ/ユニポーラ変換回路
KR20220108729A (ko) 연동식 이진 비동기 카운터들에 기반한 vco-adc를 위한 개략-정밀 카운팅 아키텍처
JPH0514430A (ja) 搬送波再生回路
KR0136473B1 (ko) 디지탈 영상디코더의 클럭복원회로