JPH0642685B2 - 遅延検波回路 - Google Patents
遅延検波回路Info
- Publication number
- JPH0642685B2 JPH0642685B2 JP2178744A JP17874490A JPH0642685B2 JP H0642685 B2 JPH0642685 B2 JP H0642685B2 JP 2178744 A JP2178744 A JP 2178744A JP 17874490 A JP17874490 A JP 17874490A JP H0642685 B2 JPH0642685 B2 JP H0642685B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- phase data
- modulated wave
- wave signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/001—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which a pulse counter is used followed by a conversion into an analog signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2335—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal
- H04L27/2337—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal using digital techniques to measure the time between zero-crossings
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、変調波信号を遅延検波する遅延検波回路に関
し、特に変調波信号から位相データへの変換手段の改良
に関する。
し、特に変調波信号から位相データへの変換手段の改良
に関する。
［従来の技術］ 第４図には、従来における遅延検波回路の一構成例が示
されている。この図に示される回路は、ＰＳＫ変調波信
号を遅延検波する回路である。
されている。この図に示される回路は、ＰＳＫ変調波信
号を遅延検波する回路である。
この従来例は、所定周波数で発振する局部発振器１０
と、入力端子１２からＰＳＫ変調波信号を取り込み、局
部発振器１０から出力される局部発振信号と混合するミ
キサ１４と、局部発振信号をπ／２だけを移相する移相
回路１６と、入力端子１２からＰＳＫ変調波信号を取り
込み、移相回路１６の出力と混合するミキサ１８と、を
備えている。すなわち、入力端子１２からミキサ１４及
び１８に取り込まれるＰＳＫ変調波信号は、それぞれ局
部発振器１０から出力される局部発振信号、または、局
部発振信号をπ／２だけ移相させた信号により準べース
バンド信号に変換される。
と、入力端子１２からＰＳＫ変調波信号を取り込み、局
部発振器１０から出力される局部発振信号と混合するミ
キサ１４と、局部発振信号をπ／２だけを移相する移相
回路１６と、入力端子１２からＰＳＫ変調波信号を取り
込み、移相回路１６の出力と混合するミキサ１８と、を
備えている。すなわち、入力端子１２からミキサ１４及
び１８に取り込まれるＰＳＫ変調波信号は、それぞれ局
部発振器１０から出力される局部発振信号、または、局
部発振信号をπ／２だけ移相させた信号により準べース
バンド信号に変換される。
ミキサ１４及び１８はそれぞれ低減フィルタ２０及び２
２に接続されている。すなわち、ミキサ１４及び１８か
ら出力される準ベースバンド信号のうち高周波成分が低
域フィルタ２０及び２２によって除去される。
２に接続されている。すなわち、ミキサ１４及び１８か
ら出力される準ベースバンド信号のうち高周波成分が低
域フィルタ２０及び２２によって除去される。
低域フィルタ２０及び２２は、ディジタル複素信号変換
器２４に接続されている。ディジタル複素信号変換器２
４は、低域フィルタ２０及び２２を介して供給される準
ベースバンド信号を複素振幅データに変換する。
器２４に接続されている。ディジタル複素信号変換器２
４は、低域フィルタ２０及び２２を介して供給される準
ベースバンド信号を複素振幅データに変換する。
ディジタル複素信号変換器２４は、ＸＹ→θ変換器２６
に接続されている。ＸＹ→θ変換器２６は、複素振幅デ
ータを位相データに変換し、後段に出力する。
に接続されている。ＸＹ→θ変換器２６は、複素振幅デ
ータを位相データに変換し、後段に出力する。
ＸＹ→θ変換器２６は、一方で減算器２８に直接接続さ
れ、他方で１シンボル遅延器３０を介して減算器２８に
接続されている。
れ、他方で１シンボル遅延器３０を介して減算器２８に
接続されている。
１シンボル遅延器３０は、位相データを１シンボル時間
だけ遅延させる。減算器２８は、ＸＹ→θ変換器２６か
ら位相データを取り込むとともに、１シンボル遅延器３
０によって遅延された位相データを取り込み、前者から
後者に減じて、その結果を位相差信号として出力する。
だけ遅延させる。減算器２８は、ＸＹ→θ変換器２６か
ら位相データを取り込むとともに、１シンボル遅延器３
０によって遅延された位相データを取り込み、前者から
後者に減じて、その結果を位相差信号として出力する。
減算器２８は、周波数誤差補正器３２に接続されてい
る。この周波数誤差補正器３２は、送信搬送周波数と局
部発振信号の周波数のずれによって生ずる位相差信号の
周波数誤差を補正する回路である。周波数誤差補正器３
２は、更に判定器３４に接続されている。
る。この周波数誤差補正器３２は、送信搬送周波数と局
部発振信号の周波数のずれによって生ずる位相差信号の
周波数誤差を補正する回路である。周波数誤差補正器３
２は、更に判定器３４に接続されている。
判定器３４は、周波数誤差補正器３２によって周波数誤
差が補正された位相差信号に基づき１，０データを判定
する回路である。従って、判定器３４から出力端子３６
に出力される信号は、送信されたデータを復調したもの
である。
差が補正された位相差信号に基づき１，０データを判定
する回路である。従って、判定器３４から出力端子３６
に出力される信号は、送信されたデータを復調したもの
である。
また、判定器３４の出力は、周波数誤差補正器３２にお
ける周波数誤差の補正に用いられる。すなわち、周波数
誤差補正器３２は、減算器２８の後段に接続され位相差
信号の周波数誤差を補正する周波数誤差補正回路３８
と、周波数誤差補正回路３８の出力及び判定器３４の出
力に基づき周波数誤差を検出する周波数誤差検出回路４
０と、周波数誤差検出回路４０の出力を平均化し、周波
数誤差補正回路３８に補正量を供給する平均化回路４２
とから構成されている。
ける周波数誤差の補正に用いられる。すなわち、周波数
誤差補正器３２は、減算器２８の後段に接続され位相差
信号の周波数誤差を補正する周波数誤差補正回路３８
と、周波数誤差補正回路３８の出力及び判定器３４の出
力に基づき周波数誤差を検出する周波数誤差検出回路４
０と、周波数誤差検出回路４０の出力を平均化し、周波
数誤差補正回路３８に補正量を供給する平均化回路４２
とから構成されている。
周波数誤差補正回路３８は、平均化回路４２から出力さ
れる補正量を減算器２８から出力される位相波信号に加
算する加算器である。周波数誤差補正回路３８において
補正が不足ないし過剰となった場合には、この不足また
は過剰分が周波数誤差検出回路４０において検出され
る。周波数誤差検出回路４０からは、補正を適正にする
ために位相データが出力され、平均化回路４２は、周波
数誤差検出回路４０の出力を平均化することによってノ
イズなどによる位相データ変化分を平滑化し、周波数誤
差補正回路３８に補正量を供給する。
れる補正量を減算器２８から出力される位相波信号に加
算する加算器である。周波数誤差補正回路３８において
補正が不足ないし過剰となった場合には、この不足また
は過剰分が周波数誤差検出回路４０において検出され
る。周波数誤差検出回路４０からは、補正を適正にする
ために位相データが出力され、平均化回路４２は、周波
数誤差検出回路４０の出力を平均化することによってノ
イズなどによる位相データ変化分を平滑化し、周波数誤
差補正回路３８に補正量を供給する。
このように、従来においては変調波信号を準ベースバン
ド信号に変換し、更に複素振幅データに変換した後に位
相データに変換し、遅延検波を行っていた。
ド信号に変換し、更に複素振幅データに変換した後に位
相データに変換し、遅延検波を行っていた。
［発明が解決しようとする課題］ しかしながら、従来においては、変調波信号を位相デー
タに変換する回路がアナログ回路であったため、次のよ
うな問題点が生じていた。
タに変換する回路がアナログ回路であったため、次のよ
うな問題点が生じていた。
すなわち、ミキサ、低域フィルタを構成する上でアナロ
グ部品を用いる必要があり、回路のワンチップ化、無調
整化が困難であった。
グ部品を用いる必要があり、回路のワンチップ化、無調
整化が困難であった。
また、ディジタル複素信号変換器としてＡ／Ｄコンバー
タを用いるのが一般的であるが、このＡ／Ｄコンバータ
の消費電力が大きいため、回路の低消費電力化が困難で
あった。
タを用いるのが一般的であるが、このＡ／Ｄコンバータ
の消費電力が大きいため、回路の低消費電力化が困難で
あった。
更に、ＸＹ→θ変換器を構成する際、大量の記憶容量を
有するメモリが必要であった。
有するメモリが必要であった。
本発明は、このような問題点を解決することを課題とし
てなされたものでああり、変調波信号を位相データに変
換する手段としてアナログ的手段を用いることなく、大
量の記憶容量を有するメモリを必要としない低消費電力
な遅延検波回路を提供することを目的とする。
てなされたものでああり、変調波信号を位相データに変
換する手段としてアナログ的手段を用いることなく、大
量の記憶容量を有するメモリを必要としない低消費電力
な遅延検波回路を提供することを目的とする。
［課題を解決するための手段］ このような目的を達成するために、本発明は、局部発振
信号に基づき変調波信号を位相データに変換する位相デ
ータ変換手段を、局部発振信号を順次シフトすることに
よりそれぞれ位相が異なる複数の基準信号を生成するシ
フトレジスタと、変調波信号と基準信号とを比較し、一
致／不一致を示す２値信号をそれぞれ出力する複数の位
相比較器と、位相比較器から出力される２値信号に基づ
き、変調波信号の位相の属する範囲を判定し、この範囲
を代表する値を位相データとして出力する位相データ判
定回路とを含む構成とすることを特徴とする。
信号に基づき変調波信号を位相データに変換する位相デ
ータ変換手段を、局部発振信号を順次シフトすることに
よりそれぞれ位相が異なる複数の基準信号を生成するシ
フトレジスタと、変調波信号と基準信号とを比較し、一
致／不一致を示す２値信号をそれぞれ出力する複数の位
相比較器と、位相比較器から出力される２値信号に基づ
き、変調波信号の位相の属する範囲を判定し、この範囲
を代表する値を位相データとして出力する位相データ判
定回路とを含む構成とすることを特徴とする。
［作用］ 本発明の遅延検波回路においては、まず、シフトレジス
タによって局部発振信号から複数の基準信号が生成され
る。この複数の基準信号は、それぞれ位相が異なる信号
である。
タによって局部発振信号から複数の基準信号が生成され
る。この複数の基準信号は、それぞれ位相が異なる信号
である。
位相データ変換手段に変調波信号が取り込まれると、こ
の変調波信号は、複数の位相比較器によって複数の基準
信号とそれぞれ比較される。位相比較器は、変調波信号
と基準信号の一致／不一致を示す２値信号を位相データ
判定回路に出力する。
の変調波信号は、複数の位相比較器によって複数の基準
信号とそれぞれ比較される。位相比較器は、変調波信号
と基準信号の一致／不一致を示す２値信号を位相データ
判定回路に出力する。
位相データ判定回路においては、位相比較器から供給さ
れる２値信号に基づいて変調波信号の位相の属する範囲
が判定される。前述のように、複数の基準信号はそれぞ
れ異なる位相を有している。従って、各位相比較器から
出力される２値信号は、各基準信号と変調波信号が一致
しているかいないか、言い換えれば基準信号に対して位
相が大か小かを示す値である。従って、２値信号のう
ち、ある位相比較器に係るものが一致を示し、他が不一
致を示している場合、変調波信号の位相は、例えば前者
よりも大きく後者よりも小さいと判定できる。
れる２値信号に基づいて変調波信号の位相の属する範囲
が判定される。前述のように、複数の基準信号はそれぞ
れ異なる位相を有している。従って、各位相比較器から
出力される２値信号は、各基準信号と変調波信号が一致
しているかいないか、言い換えれば基準信号に対して位
相が大か小かを示す値である。従って、２値信号のう
ち、ある位相比較器に係るものが一致を示し、他が不一
致を示している場合、変調波信号の位相は、例えば前者
よりも大きく後者よりも小さいと判定できる。
位相データ判定回路は、このように２値信号に基づいて
変調波信号の位相の属する範囲を判定し、この範囲を代
表する値を位相データとして出力する。
変調波信号の位相の属する範囲を判定し、この範囲を代
表する値を位相データとして出力する。
従って、本発明においては、アナログ的な手段を用いる
ことなく、かつＡ／Ｄコンバータや大容量メモリを用い
ることなく、変調波信号から位相データへの変換が行わ
れる。
ことなく、かつＡ／Ｄコンバータや大容量メモリを用い
ることなく、変調波信号から位相データへの変換が行わ
れる。
［実施例］ 以下、本発明の好適な実施例について図面に基づいて説
明する。
明する。
なお、第４図に示される従来例と同様の構成には同一の
符号を付し、説明を省略する。
符号を付し、説明を省略する。
第１図には、本発明の一実施例に係る遅延検波回路の構
成が示されている。この図に示される回路は、４相ＰＳ
Ｋの遅延検波回路である。
成が示されている。この図に示される回路は、４相ＰＳ
Ｋの遅延検波回路である。
この実施例においては、従来例におけるミキサ１４，１
８，位相回路１６、低域フィルタ２０，２２、ディジタ
ル複素信号変換器２４及びＸＹ→θ変換器２６に代え、
位相データ変換器４４が設けられている。この位相デー
タ変換器４４は、入力端子１２から取り込まれる４相Ｐ
ＳＫ変調波信号を８相位相データに変換する回路であ
り、本発明の特徴とする構成である。
８，位相回路１６、低域フィルタ２０，２２、ディジタ
ル複素信号変換器２４及びＸＹ→θ変換器２６に代え、
位相データ変換器４４が設けられている。この位相デー
タ変換器４４は、入力端子１２から取り込まれる４相Ｐ
ＳＫ変調波信号を８相位相データに変換する回路であ
り、本発明の特徴とする構成である。
第２図には、この位相データ変換器４４の構成が示され
ている。
ている。
位相データ変換器４４は、局部発振器１０からの出力を
取り込み、それぞれ位相の異なる基準信号θ１〜θ８に
変換するシフトレジスタ４６と、入力端子１２から４相
ＰＳＫ変調波信号を取り込み、電圧レベルを制限するリ
ミタ４８と、リミタ４８から出力される変調波信号を基
準信号θ１〜θ８とそれぞれ比較する８個の位相比較器
５０−１，５０−２，…，５０−８と、この位相比較器
５０−１，５０−２，…，５０−８の出力に基づき変調
波信号の位相を判定して位相データとして出力する位相
データ判定回路５２と、から構成されている。
取り込み、それぞれ位相の異なる基準信号θ１〜θ８に
変換するシフトレジスタ４６と、入力端子１２から４相
ＰＳＫ変調波信号を取り込み、電圧レベルを制限するリ
ミタ４８と、リミタ４８から出力される変調波信号を基
準信号θ１〜θ８とそれぞれ比較する８個の位相比較器
５０−１，５０−２，…，５０−８と、この位相比較器
５０−１，５０−２，…，５０−８の出力に基づき変調
波信号の位相を判定して位相データとして出力する位相
データ判定回路５２と、から構成されている。
次にこの実施例の動作について説明する。
第３図には、この実施例における位相データ変換器４４
の動作がタイミングチャートとして示されている。この
図に示されるように、基準信号θ１〜θ８は、それぞれ
４５°ずつ異なる位相を有している。例えば、基準信号
θ１は２２．５°、基準信号θ２は６７．５°、…、基
準信号θ８は３３７．５°の位相を有している。
の動作がタイミングチャートとして示されている。この
図に示されるように、基準信号θ１〜θ８は、それぞれ
４５°ずつ異なる位相を有している。例えば、基準信号
θ１は２２．５°、基準信号θ２は６７．５°、…、基
準信号θ８は３３７．５°の位相を有している。
ここで、シンボルｎ−１において、変調波信号θｎ−１
が入力された場合を考える。このとき、位相比較器５０
−１，５０−２，…，５０−８は、それぞれ基準信号θ
１，θ２，…，θ８と変調信号θｎ−１とを比較する。
比較の結果一致した場合には、位相比較器５０−１，５
０−２，…，５０−８はＨ値の信号を、不一致の場合に
はＬ値の信号を出力する。
が入力された場合を考える。このとき、位相比較器５０
−１，５０−２，…，５０−８は、それぞれ基準信号θ
１，θ２，…，θ８と変調信号θｎ−１とを比較する。
比較の結果一致した場合には、位相比較器５０−１，５
０−２，…，５０−８はＨ値の信号を、不一致の場合に
はＬ値の信号を出力する。
変調波信号θｎ−１が例えば１７０°の位相を有してい
た場合、位相比較器５０−１の出力はＨ値となる。同様
に位相比較器５０−２の出力はＨ値、位相比較器５０−
３の出力はＨ値、位相比較器５０−４の出力はＨ値とな
る。しかし、位相比較器５０−５に供給される基準信号
θ５の位相が２０２．５°であることから、位相比較器
５０−５の出力はＬ値となる。同様に位相比較器５０−
６〜５０−８の出力もＬ値となる。従って、位相データ
判定回路５２に供給される信号は位相比較器の昇順でい
うと、ＨＨＨＨＬＬＬＬとなる。
た場合、位相比較器５０−１の出力はＨ値となる。同様
に位相比較器５０−２の出力はＨ値、位相比較器５０−
３の出力はＨ値、位相比較器５０−４の出力はＨ値とな
る。しかし、位相比較器５０−５に供給される基準信号
θ５の位相が２０２．５°であることから、位相比較器
５０−５の出力はＬ値となる。同様に位相比較器５０−
６〜５０−８の出力もＬ値となる。従って、位相データ
判定回路５２に供給される信号は位相比較器の昇順でい
うと、ＨＨＨＨＬＬＬＬとなる。
位相データ判定回路５２においては、位相比較器５０−
１，５０−２，…，５０−８から供給される信号に基づ
き変調波信号θｎ−１の属する位相の範囲を判定する。
この場合、位相は比較器５０−４から供給される信号が
Ｈ値、位相比較器５０−５から供給される信号がＬ値で
あることから、変調信号θｎ−１の位相が１５７．５°
から２０２．５°の範囲に属すると判定される。位相デ
ータ判定回路５２は、この場合、１５７．５°〜２０
２．５°の範囲を代表する値、例えば１８０°を位相デ
ータとして出力する。
１，５０−２，…，５０−８から供給される信号に基づ
き変調波信号θｎ−１の属する位相の範囲を判定する。
この場合、位相は比較器５０−４から供給される信号が
Ｈ値、位相比較器５０−５から供給される信号がＬ値で
あることから、変調信号θｎ−１の位相が１５７．５°
から２０２．５°の範囲に属すると判定される。位相デ
ータ判定回路５２は、この場合、１５７．５°〜２０
２．５°の範囲を代表する値、例えば１８０°を位相デ
ータとして出力する。
同様に、シンボルｎにおいて変調波信号θｎが供給され
た場合、この変調信号θｎが２６５°の位相を有してい
るとすれば、位相比較器５０−１，５０−２，…，５０
−８の出力は、順にＨＨＬＬＬＬＨＨとなる。位相デー
タ判定回路５２は、タイミングｎ−１の場合と同様に判
定を行い、２４７．５°〜２９２．５°を代表する値で
ある２７０°を位相データとして出力する。
た場合、この変調信号θｎが２６５°の位相を有してい
るとすれば、位相比較器５０−１，５０−２，…，５０
−８の出力は、順にＨＨＬＬＬＬＨＨとなる。位相デー
タ判定回路５２は、タイミングｎ−１の場合と同様に判
定を行い、２４７．５°〜２９２．５°を代表する値で
ある２７０°を位相データとして出力する。
このようにして求められた位相データは、従来例と同
様、減算器２８及び１シンボル遅延器３０に供給され
る。減算器２８においては、変調波信号θｎに係る位相
データ（２７０°）から変調波信号θｎ−１に係る位相
データ（１８０°）を減算する。すると、減算器２８か
ら出力される位相差信号は、９０°を示す位相差信号と
なる。
様、減算器２８及び１シンボル遅延器３０に供給され
る。減算器２８においては、変調波信号θｎに係る位相
データ（２７０°）から変調波信号θｎ−１に係る位相
データ（１８０°）を減算する。すると、減算器２８か
ら出力される位相差信号は、９０°を示す位相差信号と
なる。
このような値を有する位相差信号が周波数誤差補正器３
２を介して判定器３４に供給されると、判定器３４では
シンボルの判定が行われ、（Ｉ，Ｑ）＝（１，０）のシ
ンボルと判定される。
２を介して判定器３４に供給されると、判定器３４では
シンボルの判定が行われ、（Ｉ，Ｑ）＝（１，０）のシ
ンボルと判定される。
このように、本実施例においては、変調波信号を位相デ
ータに変換する際にアナログ的な手段を用いることな
く、ディジタル的な手段のみを用いて実行することが可
能である。従って、アナログ部品を用いることがないた
め、ワンチップ化が容易であり、更に無調整化すること
も容易となる。
ータに変換する際にアナログ的な手段を用いることな
く、ディジタル的な手段のみを用いて実行することが可
能である。従って、アナログ部品を用いることがないた
め、ワンチップ化が容易であり、更に無調整化すること
も容易となる。
加えて、従来のディジタル複素信号変換器２４のような
Ａ／ＤコンバータやＸＹ→θ変換器２６のような大容量
メモリを用いることなく回路が構成されるため、回路の
低消費電力化・簡易構成化が実現される。
Ａ／ＤコンバータやＸＹ→θ変換器２６のような大容量
メモリを用いることなく回路が構成されるため、回路の
低消費電力化・簡易構成化が実現される。
なお、本実施例においては、４相ＰＳＫ及び８相の基準
信号θ１〜θ８を用いる例を示したが、他の変調方式あ
るいは他の基準信号位相数であってもかまわない。すな
わち、ＰＳＫでなくても遅延検波が可能な変調方式であ
れば、本発明が適用可能である。更に、基準信号の位相
数を増やすことで、位相データの精度を向上可能であ
る。
信号θ１〜θ８を用いる例を示したが、他の変調方式あ
るいは他の基準信号位相数であってもかまわない。すな
わち、ＰＳＫでなくても遅延検波が可能な変調方式であ
れば、本発明が適用可能である。更に、基準信号の位相
数を増やすことで、位相データの精度を向上可能であ
る。
［発明の効果］ 以上説明したように、本発明によれば、変調波信号を位
相データに変換する手段を２値信号に基づくディジタル
的な手段によって実現したため、アナログ素子が不要と
なり、ワンチップ化及び無調整化が容易となる。更に、
Ａ／Ｄコンバータが不要となるため、低消費電力化が実
現され、大容量メモリが不要となるため、回路が簡素な
構成となる。
相データに変換する手段を２値信号に基づくディジタル
的な手段によって実現したため、アナログ素子が不要と
なり、ワンチップ化及び無調整化が容易となる。更に、
Ａ／Ｄコンバータが不要となるため、低消費電力化が実
現され、大容量メモリが不要となるため、回路が簡素な
構成となる。
第１図は本発明の一実施例に係る遅延検波回路の構成を
示すブロック図、 第２図はこの実施例における位相データ変換器の構成を
示すブロック図、 第３図はこの実施例の動作を示すタイミングチャート
図、 第４図は従来における遅延検波回路の一例構成を示すブ
ロック図である。 １０…局部発振器 ２８…減算器 ３０…１シンボル遅延器 ３４…判定器 ４４…位相データ変換器 ４６…シフトレジスタ ５０−１，５０−２，５０−８ …位相比較器 ５２…位相データ判定回路 θ１，θ２，…，θ８…基準信号 θｎ−１，θｎ…変調波信号
示すブロック図、 第２図はこの実施例における位相データ変換器の構成を
示すブロック図、 第３図はこの実施例の動作を示すタイミングチャート
図、 第４図は従来における遅延検波回路の一例構成を示すブ
ロック図である。 １０…局部発振器 ２８…減算器 ３０…１シンボル遅延器 ３４…判定器 ４４…位相データ変換器 ４６…シフトレジスタ ５０−１，５０−２，５０−８ …位相比較器 ５２…位相データ判定回路 θ１，θ２，…，θ８…基準信号 θｎ−１，θｎ…変調波信号
Claims (1)
- 【請求項１】搬送周波数で発振し局部発振信号を出力す
る局部発振器と、局部発振信号に基づき変調波信号を位
相データに変換する位相データ変換手段と、位相データ
を１シンボル時間遅延させる１シンボル遅延器と、位相
データ変換手段及び１シンボル遅延器からそれぞれ位相
データを取り込み１シンボル時間における位相データの
変化を求め位相差信号として出力する減算器と、位相差
信号に基づきシンボルの判定を行う判定器と、を備え、
変調波信号を遅延検波する遅延検波回路において、 位相データ変換手段が、 局部発振信号を順次シフトすることによりそれぞれ位相
が異なる複数の基準信号を生成するシフトレジスタと、 変調波信号と基準信号とを比較し一致／不一致を示す２
値信号をそれぞれ出力する複数の位相比較器と、 位相比較器から出力される２値信号に基づき変調波信号
の位相の属する範囲を判定し、この範囲を代表する値を
位相データとして出力する位相データ判定回路と、 を備えることを特徴とする遅延検波回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178744A JPH0642685B2 (ja) | 1990-07-05 | 1990-07-05 | 遅延検波回路 |
| US07/724,184 US5241567A (en) | 1990-07-05 | 1991-07-01 | Circuit for demodulating psk modulation signals |
| DE69129250T DE69129250T2 (de) | 1990-07-05 | 1991-07-04 | Demodulatorschaltung zur Demodulation von PSK-modulierten Signalen |
| ES91111108T ES2115598T3 (es) | 1990-07-05 | 1991-07-04 | Circuito de desmodulacion de señales moduladas en psk. |
| EP91111108A EP0464814B1 (en) | 1990-07-05 | 1991-07-04 | Demodulator circuit for demodulating PSK modulated signals |
| CA002046181A CA2046181C (en) | 1990-07-05 | 1991-07-04 | Circuit for demodulating psk modulation signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178744A JPH0642685B2 (ja) | 1990-07-05 | 1990-07-05 | 遅延検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0468841A JPH0468841A (ja) | 1992-03-04 |
| JPH0642685B2 true JPH0642685B2 (ja) | 1994-06-01 |
Family
ID=16053825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2178744A Expired - Fee Related JPH0642685B2 (ja) | 1990-07-05 | 1990-07-05 | 遅延検波回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5241567A (ja) |
| EP (1) | EP0464814B1 (ja) |
| JP (1) | JPH0642685B2 (ja) |
| CA (1) | CA2046181C (ja) |
| DE (1) | DE69129250T2 (ja) |
| ES (1) | ES2115598T3 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5379223A (en) * | 1992-06-19 | 1995-01-03 | Alliedsignal Inc. | Inertial measurement and navigation system using digital signal processing techniques |
| JP2932861B2 (ja) * | 1992-10-13 | 1999-08-09 | 日本電気株式会社 | 位相同期検出回路 |
| US5376894A (en) * | 1992-12-31 | 1994-12-27 | Pacific Communication Sciences, Inc. | Phase estimation and synchronization using a PSK demodulator |
| JPH06205062A (ja) * | 1993-01-08 | 1994-07-22 | Nec Corp | 遅延検波回路 |
| US5436589A (en) * | 1994-01-31 | 1995-07-25 | Motorola, Inc. | Demodulator for frequency shift keyed signals |
| EP0674412B1 (en) * | 1994-03-25 | 2004-07-14 | Samsung Electronics Co., Ltd. | Method and apparatus for automatic frequency control |
| KR0157500B1 (ko) * | 1994-03-25 | 1998-11-16 | 김광호 | 자동주파수조절방법 및 그 장치 |
| US5793412A (en) * | 1994-09-16 | 1998-08-11 | Sony Corporation | Data transmission apparatus of video-on-demand or near video-on-demand system |
| GB9418773D0 (en) * | 1994-09-16 | 1994-11-02 | Ionica L3 Limited | A method of demodulation and demodulator |
| JP3390272B2 (ja) * | 1994-11-10 | 2003-03-24 | 沖電気工業株式会社 | 同期検波回路 |
| US5504790A (en) * | 1994-12-09 | 1996-04-02 | Conner Peripherals, Inc. | Digital data phase detector |
| TW297965B (ja) * | 1995-06-26 | 1997-02-11 | Hitachi Ltd | |
| JPH09153920A (ja) | 1995-11-28 | 1997-06-10 | Sanyo Electric Co Ltd | デジタル復調器 |
| JPH1093646A (ja) * | 1996-09-12 | 1998-04-10 | Pacific Commun Res:Kk | ディジタル直交検波回路 |
| JP3784485B2 (ja) * | 1997-02-12 | 2006-06-14 | 富士通株式会社 | 出力パルス幅制御システム |
| JP3468657B2 (ja) * | 1997-02-21 | 2003-11-17 | 松下電器産業株式会社 | 誤り訂正付遅延検波器 |
| JP3316744B2 (ja) * | 1997-10-30 | 2002-08-19 | 三菱電機株式会社 | Ａｆｃ回路、それを備えた受信機、及び自動周波数制御通信システム |
| US6140852A (en) * | 1998-11-09 | 2000-10-31 | Lucent Technologies, Inc. | Digital phase-locked loop with pulse controlled charge pump |
| US6163208A (en) * | 1998-12-15 | 2000-12-19 | Ga-Tek Inc. | One bit digital phase shift keyed carrier recovery and demodulator circuit |
| JP3735488B2 (ja) | 1999-06-23 | 2006-01-18 | 埼玉日本電気株式会社 | デジタル携帯電話装置 |
| US6969984B2 (en) * | 2000-12-21 | 2005-11-29 | Tropian, Inc. | Direct phase and frequency demodulation |
| US6696900B2 (en) | 2001-09-24 | 2004-02-24 | Finepoint Innovations, Inc. | Method for demodulating PSK modulated signals |
| US9065594B1 (en) | 2009-09-23 | 2015-06-23 | Qualcomm Incorporated | Profile-based packet rate adaptation for wireless systems |
| JP5489787B2 (ja) * | 2010-03-04 | 2014-05-14 | 三菱電機株式会社 | 受信装置 |
| US8401121B1 (en) | 2010-05-13 | 2013-03-19 | Qualcomm Incorporated | Symbol error detection for bluetooth basic data rate packets |
| US8401120B1 (en) * | 2010-05-13 | 2013-03-19 | Qualcomm Incorporated | Symbol error detection for bluetooth enhanced data rate packets |
| AU2011325822B2 (en) | 2010-11-03 | 2015-06-04 | Linn-Mahler Holdings Inc. | Phase detector |
| CN111010148B (zh) * | 2019-12-19 | 2023-08-18 | 西安紫光国芯半导体有限公司 | 一种高频dram的上升沿触发脉冲生成器及方法 |
| CN111865312B (zh) * | 2020-08-19 | 2022-06-14 | 电子科技大学 | 一种数字带宽交替系统模数本振同步方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5716548B2 (ja) * | 1972-10-30 | 1982-04-06 | ||
| JPS538445B2 (ja) * | 1973-03-28 | 1978-03-29 | ||
| US4628271A (en) * | 1983-11-02 | 1986-12-09 | Canon Kabushiki Kaisha | Differential phase shift keying demodulator |
| JPS60191504A (ja) * | 1984-03-13 | 1985-09-30 | Toshiba Corp | 位相差出力装置 |
| JPS6231238A (ja) * | 1985-08-02 | 1987-02-10 | Canon Inc | 復調装置 |
| JP2539372B2 (ja) * | 1986-02-07 | 1996-10-02 | 株式会社日立製作所 | 位相変調信号復調方式 |
| JPS6369354A (ja) * | 1986-09-10 | 1988-03-29 | Sumitomo Electric Ind Ltd | 復調装置 |
| US4876699A (en) * | 1988-05-06 | 1989-10-24 | Rockwell International Corporation | High speed sampled data digital phase detector apparatus |
-
1990
- 1990-07-05 JP JP2178744A patent/JPH0642685B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-01 US US07/724,184 patent/US5241567A/en not_active Expired - Lifetime
- 1991-07-04 CA CA002046181A patent/CA2046181C/en not_active Expired - Fee Related
- 1991-07-04 DE DE69129250T patent/DE69129250T2/de not_active Expired - Fee Related
- 1991-07-04 EP EP91111108A patent/EP0464814B1/en not_active Expired - Lifetime
- 1991-07-04 ES ES91111108T patent/ES2115598T3/es not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69129250D1 (de) | 1998-05-20 |
| EP0464814B1 (en) | 1998-04-15 |
| CA2046181C (en) | 1998-02-17 |
| EP0464814A2 (en) | 1992-01-08 |
| US5241567A (en) | 1993-08-31 |
| CA2046181A1 (en) | 1992-01-06 |
| DE69129250T2 (de) | 1998-10-22 |
| EP0464814A3 (en) | 1993-03-03 |
| ES2115598T3 (es) | 1998-07-01 |
| JPH0468841A (ja) | 1992-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642685B2 (ja) | 遅延検波回路 | |
| US5640428A (en) | Direct conversion receiver | |
| US5001727A (en) | Carrier and data recovery and demodulation system | |
| JPH03274844A (ja) | Ｐｓｋ変調信号の遅延検波回路 | |
| US5398002A (en) | Automatic frequency control system by quadrature-phase in frequency or phase demodulating system | |
| JP3508956B2 (ja) | 周波数変調信号復調回路及び通信端末装置 | |
| US5128966A (en) | System for demodulating frequency- or phase-modulated signals by quadrature-phase | |
| JPH0823231A (ja) | Ｆｍ変調回路 | |
| JP3386114B2 (ja) | 復調装置及び方法 | |
| EP1388942B1 (en) | Conversion circuit, tuner and demodulator | |
| US7751303B2 (en) | Demodulation circuit for use in receiver using if directing sampling scheme | |
| JP3917919B2 (ja) | 直交復調誤差補償方法および回路 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JP3029394B2 (ja) | Ｆｓｋ復調装置 | |
| JPS6331987B2 (ja) | ||
| JPH05211535A (ja) | 復調器のａｆｃ回路 | |
| JP3481486B2 (ja) | ディジタル復調装置 | |
| JP3643993B2 (ja) | 復調回路 | |
| JP3369291B2 (ja) | 位相誤差検出回路およびクロック再生回路 | |
| JP2004023340A (ja) | 周波数制御装置 | |
| WO2005006694A1 (ja) | タイミング抽出装置及び方法並びにそのタイミング抽出装置を備えた復調装置 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JPH06237277A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JP3356643B2 (ja) | Ｆｓｋ受信機 | |
| JPH05300183A (ja) | 搬送波再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080601 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |