JPS63502789A - アナログ／ディジタル変換：その方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 アナログ／ディジタル変換：その方法および装置技術分野 本発明はアナログ／ディジタル変換の方法および装置、特にディジタル無線用途 の変換回路（ＡＤＣ）の改良に関するものである。

無線用途のＡＤＣｉＣ対する要求は特し厳しい。前段フィルタ処理なしで入力信 号を変換するためにＡＤＣ＠使用する場合は１００　ｄＢ以上のダイナミックレ ンジが必要であって、１３０　ｄＢ以上が好ましい。そのためには１７ビツト以 上、理想的には２２ビット以上の精度が必要である。

背景技術 ディジタル無線用途では、この種の変換回路は音声周波数範囲（ベースバンド） に制限されているため、前段にアナログ・ダウンコンバータが設けられ、それが −１００ｄＢ程度、すなわち装置の最低許容限度の混変調および相互変調の誤差 源となる。

代表的な構成においては、ベースバンド信号は任意の高さの式周波数でサンプル され、ディジタル変換後に分解能の改善または不要信号の除去のために多数のデ ィジタル化サンプルが収集される。この技術は、例えば、英国特許出願源Ｇ、Ｂ 、　１　、ｔｓ　ｓ　２．５　ｓ　８号、第（）、Ｂ、　１，５８０．１７８号 、第Ｇ、Ｂ、　２，１２５．２５５号、第Ｃ）、Ｂ、　２，１４４，２８５号、 さらに、米国特許第ＴＪ、Ｓ、　５，８２０．１１１号、国際特許出願筒ｗ、ｏ 、８６１０２２１７号に記載されている。

発明の開示 本発明はディジタル無線用途に適するように分解能を改善したアナログ／ディジ タル変換方法と、その装置を提供するものである。

本発明によるアナログ／ディジタル変換方法には、変調アナログ信号を取シ込む 段階と、 複数のｎビット語長ディジタル化サンプルに抽出するために、前記信号の搬送波 周波数に関連する整数で前記信号をサンプリングおよび変換する段階と、 前記搬送波周波数の連続する各周期で各サンプルが同相になる１セツトのサンプ ルｒ前記複数のサンプルから選択する段階と、 前記セットに含まれる個数２ｎの連続サンプルを平均化して、ｎ＋ｍｒット長の 出力語を出力する段階 が含まれる。

また、本発明によるアナログ／ディジタル変換装置は、 変調されたアナログ信号を取シ込むだめの入力手段と、 前記入力手段と協働するサンプリング手段と、前記サンプリング手段と協働し、 入力信号の搬送波周波数と関連する整数に等しい繰シ返し速度で前記サンプリン グ手段を動作させるクロック手段と、各アナログサンプルに対するｎビットのデ ィジタル化サンプルを得るだめのアナログ／ディジタル並列変換手段と、 ２ｒｒ′個のｎｌ？ット語長メモリ要素で構成された記憶装置と、 変換手段および記憶装置と協働し、前記搬送波周波数上の連続周期における共通 相（）に対応するデイジタルサンプルケ各要素に転送するサンプル選択手段と、 前記記憶装置の要素と協働し、記憶されている２Ｔ″個のサンプルの平均値を表 わすｎ＋ｍピット語長の出力語を出力するサンプル平均化手段金偏えている。

このように、記憶手段と平均化手段を設けることによシ、入力段でｎビットの変 換量子化を行なうだけでｎ＋ｍぎットの精度が得られる。

上記サンプリング手段は変換手段の一部（例えば「フラッシュＪ　ＡＤＣのよう に）として、あるいは、専用のサンプリング手段またはサンプルホールド手段と して組み込むことが可能である。

上記装置は後段にディジタルフィルタとディジタル検波回路【接続することがで きる。そして、そのフィルタによって、信号のシリアル処理が可能であり、また 、高速動作が要求される場合は信号のパラレル処理も可能でおる。

本装置は単側波帯および振幅変調（ＡＭ　）に適用することが可能であり、復調 はＡＤＣのサンプリング動作によって行なわれる。変換装置はまた、修正を加え ることにより、周波数変調（ＦＭ　）信号および周波数偏位変調（ＦＳＫ　）信 号音処理するためにも使用可能である。したがって、その目的で同相および直角 位相のサンプリングを行なうために、搬送波周波数の１周期毎に２回のサンプリ ング？実行することができる。

また、別の修正例では、選定された搬送波周波数の高調波に等しい周波数でサン プルクロッフケ働かせることによシ、１周期毎に数個のサンプルを抽出すること が可能である。そして、各サンプル位相毎に個別の場所にデータを供給し、直列 または順次方式で個別の平均化処理上行なう。

本発明に関する上記およびその他の特徴は添付の請求の範囲に記載されている。

図面の　な６日 本明細書の付図において、 第１図は本発明によるアナログディジタル変換装置の各構成要素を示すブロック 図、 第２図は第１図に示す変換装置の記憶部および平均化回路部を示すブロック図、 第３図は被変調信号波形と同時に振幅対時間特性を示すグラフ、 第４図は多相サンプリング用として、第２図の回路を拡張した装置のブロック図 、 第５図は被変調信号波形の４：１オーバーサンプリングケ示す振幅対時間グラフ 、 第６図は第４図の装置の変形を示すブロック図、第７図は第４図または第６図の 多相変換装置に付加可能な同相／直角位相受信機回路のブロック図である。

好適実施例の説明 本発明の理解を深めるため、以下に付図を参照しながら本発明の詳細な説明する 。なお、以下の説明はあくまでも例として記述したものである。

以下に述べるＡＤＣ装激は、本来のＡ−Ｃ変換器と無線用途に使用可能な形式の ＡＤＣ装置との根本的な相違点を利用する。これらの相違点はまず、理想的な伝 達特性から大きな差がない条件において、最重要な点はその総ての状態の存在で はなく、Ｓ／Ｎ比である。この特徴は上記ベースバンド比システムおよびディジ タル電話システムに含まれる高精度ＡＤＣに利用されている。第２の、さらに重 要な要素は所望の入力信号に関する主要情報は周波数である。最近の受信装置で は、入力周波数またはその逓倍周波数のクロックを任意の精度で発生させ得るも のと考えてよい。したがって、第１図に示す構成に基づいて無線受信装置？設計 することが可能でるる。この構成では、実質的に従来通シのフラッシュ型ＡＤＣ １（サンプルホールド不要）が示されているが、このＡＤＣはクロック回路３の 制御によって入力搬送波周波数でサンプルされるようになっておシ、その後段に はメそり／平均化回路５と、ディジタルフィルタ７と、ディジタル検波回路９と 、出力回路１１が接続されている。この出力回路はＤ−Ａ変換・音声出力段ある いは追加のディジタル信号処理回路群の形式で構成することが可能である。図に 示すようにＡ−Ｄ変換回路１は、無線受信装置の舒またはＩＦ’段１３の直後に 直結され、変調アナログ信号を受信する。

ＡＤＣ／メモリ構成の詳細図？第２図に示す。図のメモリ・平均化回路５は２ｆ １１カ所の記憶場所１５を含む記憶装置を備えておシ、各記憶場所はｎピット語 長であって、ＡＤＣｌからの出力がデマルチプレクサ１７を介して順に格納され る。格納後、各記憶場所１５からマイクロプロセッサまたはその他の平均化回路 １９への読み込みが行われ、回路１９からｎ＋ｍビット語長の信号が発生する。

ＡＤＣｌとしては基本的に、８ビット以上、一般にｎピットの従来の並列「フラ ッシュ」型が使用可能である。そして、ＨＦ帯（３０ＭＩ（ｚ　）の最高周波数 またはそれ以上の周波数の信号を処理するために、アナログ入力帯域は広いほう が好ましい。特性面で多少の妥協が許されるならば、８ピツト以下でも使用可能 であって、その場合はＶＨＦ帯でさらに有利になる。

この単純なシステムのクロック回路３は公称入力搬送波周波数に同期する。した がって、搬送波形上（第３図）において等時間間隔で順次、サンプルＳ１％Ｓ２ 、・・・が抽出される。その結果、一連の連続サンプルＳｌ。

Ｓ２、・・・が記憶され、順々に平均化されると、等価ＡＤＯにおいて、平均値 Ｓは普通よシ多いビット数の分解能を示す。例えば、２ｍ個のサンプルＳ１、Ｓ ２、・・・、５２ｒｎが平均化された場合、ｍピットだけ多い分解能が得られる 。平均化には、古いサンプル８１等會新しいサンプル８２　等で量き換えていく 「回転」構成が最適であると考えられる。最も簡単な場合、レベル加重を用いる ことが可能であるが、出力帯域の増加を伴う場合には、最新のサンプルに対して 平均値Ｓで加重を次に、合計ｎ＋ｍビットがディジタルフィルタに入力される。

このフィルタは種々の形式で構成し得るめζ大別すれば「有限インパルス応答Ｊ 　（ＦＩＲ）と「無限インパルス応答Ｊ　（ＩＩＲ）である。このフィルタによ って、後述の固有フィルタ機能に加えて受信装置の選択性が得られる。

第１図の複合ＡＤＣ装置は適切なディジタル検波回路を設けることによって各種 変調波の受信が可能になる。

ＳＳＢ振幅変調波はＡＤＣのサンプリング機能によって復調される。必要ならば 、ゼロ交差点でのサンプリングを避けるために位相制御回路（図示せず）を設け ることが可能である。周波数変調多るいはＦＳＸの場合は、適切な特性を持つ直 角位相受信装量、例えば、以下に簡単に説明する英国特許出願明細書第０．８． ８６０２２２７号記載の装置によって復調可能である。これによシ、構成が簡単 になって、一般には便利である。上記引用の耐復調装置やその他、装置によって は、搬送波に移相が必要である。これは、第１図のＡＤＣ装置において、相対位 相９０度（すなわち直角）の２つのクロックパルスｉ　ＡＤＣ１に供給すること によって達成される。

そして、データは２つの別々の（同位相および直角位相、すなわち工およびＱ） のメモリ１４に分類記憶される。次に、ｎ＋ｍビットを時間的インターリープに よってフィルタで処理するか、あるいは２つの個別のフィルタに入力して高速処 理？行なうことが可能である。また、最高速処理を行なうために、位相調整され た２つのＡＤＣ１ｋ使用することが可能であるが、その場合はエチャンネルとＱ チャンネルのマツチングが多少悪くなることがある。

第７図に示す同位相・直角位相受信回路には、４個のデイジタルマルチプライア ２１．２３．２５．２７と、差動増幅回路３１と、加算増幅回路３３が含まれる 。マルチプライアは２１と２３からなる対と、２５と２７からなる対として配置 され、それらマルチゾライア対は変換装置の平均化サンプル出力ＳＱ％　ＳＩｔ それぞれ受信するような接続になっている。６対の一方のマルチプライア２１． ２７には同相の被乗数１ｉ１ｎωｏｔが入力され、６対の他方のマルチプライア ２３．２５には直角位相の被乗数ｃｏｇω。ｔが入力される。マルチプライア２ １．２５の出力は差動増幅回路３１に入力され、同相検波ディジタル信号工が発 生し、マルチプライア２３．２７の出力は加算増幅回路３３に入力され、直角検 波ディジタル信号Ｑが発生する。

第１図のＡＤＣ装置には、いくつかの制約が伴う。それらは重大な問題ではない が、動作に同様の制限？与える。最も顕著な制限は、搬送波の２ｔｎ個の連続サ ンプルから変調周期毎に２個のサンプルを抽出する場合、サンプル速度すなわち 入力周波数’ｋ　２ｔｆｌＫ　（最大出力周波数Ｘ２）よシ高くしなければなら ないことである。

例えば、２　ＫＨ２変調波について１０２４個（ｍ＝１０）のサンプルの平均を 取るとすれば、最低入力周波数は４　ＭＢ２になる。それにより、１０ビツトＡ ＤＣの場合は１２０　ｄＢのダイナミックレンジが得られる。

ＡＤＣ装置については特に、変調周波数の下限が存在し、それ以下では初期量子 化の粗さが目立つようになる。この制限が生じるのは、入力変調波のスルーレー トによって、量子化レベルでの平均化サンプルの微小部分と主要す／ノル群の識 別が可能な場合である。入力信号が非常に小さく、常に粗変換ＡＤＣ１の１量子 化レベル程度に維持される場合にも、上記と関連の深い制限が生じる。しかし、 これらは一時的に入力を隣接レベルに近付けるかも知れないが、他に妨害信号が ない場合には重要な問題ではない。これら妨害信号は実際の装置において常に生 じるものであるが、後段で除去することができる。したがって、最終的なダイナ ミックレンジは使用可能なｎ、、！：ｍの値の組合せによって決まる。前述のよ うに、低周波域における１０ビツトＡＤＣの場合は２１０個の記憶場所が必要で ある。信号／サンプル速度を高めれば、メモリ容量を大きくすることによって、 ＡＤＣに対する要求は緩和される。この要求のダイナミックレンジは明らかに、 現在の技術水単にある装置によって達成し得る限度である。本装置はさらに多ピ ッ）（ｎピット）の分解能【最終的に達成することを期しているが、図（第１図 ）の構成の変形？利用すれば、メモリ１４および処理回路１９に増やすことによ シ、ＡＤＣ１内の有限語長に起因する制約を除去することが可能である。メモリ およびディジタル処理装置の低価格化が続いていることｔ考えれば、この方法は 有利である。この変形法は搬送波の１周期ごとに多重サンプルＳ（φ１）、Ｓ（ φ２）、・・・、Ｓ（φｐ）を抽出するようになっている。これらのサンプルは 、単一のＡＤＣ１（第４図）を高周波数でサンプルするか、あるいは、速度に制 限があるときには位相調節された数個のＡＤＣ１（第６図）を用いることによっ て得られる。そして、データは各サンプル位相φ１、φ２、・・・、φ９に対す る個別の記憶装置１４’に備えたメモリアレーに供給される。平均化操作は、１ 周期毎にｐ個のサンプルＳ（φ１）〜Ｓ（φｐ）について行なわれる以外は前述 と同様である。ｐ＝＝４としたときの例を第５図に示す。

フィルタ動作もまた、速度によって異なる。高速装置（可能な処理速度と比較し て）には並列ディジタルフィルタが使用されるが、低速装置には前記と同じフィ ルタ７を時間的マルチゾレクシングによって動作させることが可能である。そし て、データは順次再生用として別のメモリ（図示せず〕に記憶される。基本的に 、メモリの記憶動作周波数は元のサンプル周波数の約数または最大出力周波数の 倍数（最低２倍）とする。

Ｄ−Ａ変換後の出力は復調信号である。この場合も、ＳＳＢ、　ＡＭ、ＦＭまた はＦＳＫの各モードが可能である。

先に述べた囮検波用の１周期２サンプルの方法が、直前に述べたサンプル数９個 の一般化装置の一例であることは明らかである。

多重サンプル法の１つの利点として、出力周波数のフィルタＩが数個の同一部分 で構成される点がある。

これら各部分は、連続する各サンプル周期に対して完全に分離されたフィルタと することが可能である。しかし、単一のフィルタ部を時間的マルチゾレクンング によって使用する方が有利である。数分割型フィルタは「ｎ−パス」と呼ばれる タイプのフィルタに類似している。順次型は「ｎ−パス」フィルタの特殊例と考 えることができる。

基本のＡＤＣ１に関する精度の限界は装置の混変調および相互変調特性の限界に つながる。最も顕著な限界はＡＤＣ１の伝達特性における各段階の精度限界であ る。

しかし、はとんどの段階は最悪条件の誤差に比較して格段に精度が良いので、こ の誤差源に起因するダイナミックレンジ限界はピット当た！＋　６　ａＢの量子 化項よシもはるかに良くなることが多い。上述の１０ビツトの例では、実用装置 のダイナミックレンジは実質的にｎｘ６、すなわち６Ｑ　ａＢ以上となシ、ＡＤ Ｃの誤差の種類に関する正確な資料とその効果に関する今後の研究？待たずに数 量化することは困難であるが、多分１００ｄＢ以上になるものと考えられる。重 要な信号が所望の信号の高調波として現れるような条件での用途においては、■ 信号に対して前段フィルタ処理を行なう必要があるかも知れない。その場合、原 則的には高度なオーバーサンプリングが有用であるが、サンプル速度は受信上限 周波数の最低２倍の周波数で入力と同期させる必要がある。また、アンチ・ニー リアス低域入力フィルタを用いた入力処理が必要な場合もあるが、その判断はそ の都度性なうべきであろう。アナログ装置においては通常、前段フィルタ処理が 行なわれておシ、その目的は受信周波数の高調波の低減にある。それに対して、 ディジタル装置では隣接チャンネル・フィルタ処理が行なわれる。上述の装置は 標単部品によって構成するεとが可能である。したがって、例えば、ゾレツシー 社製型番ｓｐ、９７５−．８の８ビツトＥＣＬ　−ＡＤＣと、プレツシー社製型 番ＨＡ　２１のランダムアクセスメモリと、プレツシー社製ＥＣＬ　Ｉシリーズ 等の小規模集積回路＜　ｓｓｒ　＞の論理ｒ−）ｋ用いた平均化回路で構成する ことが可能である。

以上の説明から次のような特長が明らかになる。

１）ディジタル無線装置の一部として組み込まれる本発明装置は広帯域入力特性 會示す。

ｉ）本装置は一般に前段フィルタ処理を必要としないが、必要な場合でも最小限 でよい。

ｌｉ′ｉ）本装置はごく少数の集積回路に集積化可能である。

ＩＶ）　装置の製造に精巧な組立工程を必要としない。

■）本装置は店、ＳＳＢ、ＩＳＢまたはＦＭの各モーＶ用ｖｌ）　必要と考えら れる関連のフィルタ機能ｔン７トウエア制御によって簡単に付加し得る。

ｖｌｌ）本装置は広いダイナミックレンジ特性を示す。

浄書（内容に変更なし） ＦｔＧＪ。

浄書（内容に変更なし） 浄書（内容に変更なし） 手続補正書（自船 昭和６２年１１月７６日

Claims (1)

1. 【特許請求の範囲】 １．アナログ／デイジタル変換方法において、変調アナログ信号を取り込む段階 と、 複数のｎビット語長デイジタル化サンプル（Ｓ１、Ｓ２、・・・）を抽出するた めに、前記信号の搬送波周波数に関連する整数で前記信号をサンプリングおよび 変換するサンプリング・変換段階と、 前記搬送波周波数の連続する各周期で各サンプルが同相になる１セットのサンプ ル（Ｓ１（φ）、・・・、Ｓ２ｍ（φ））を前記複数のサンプル（Ｓ１、Ｓ２、 ・・・）から選択する選択段階と、 ｎ＋ｍビット長の出力語（Ｓ（φ））を発生させるために、前記セットに含まれ る個数２ｍの連続サンプルを平均化する平均化段階 を含むことを特徴とするアナログ／デイジタル変換方法。 ２．請求の範囲第１項において、一連のｎ＋ｍビット長出力語Ｓ（φ）を発生さ せるために前記選択段階および平均化段階が反復的に実行され、各反復毎の前記 セットの選択サンプル（Ｓ１、Ｓ２、・・・、Ｓ２ｍ）、（Ｓ２、・・・、Ｓ２ ｍ＋１）に、前回反復時に選択された一定数のサンプル（Ｓ２〜Ｓ２ｍ）が含ま れることを特徴とするアナログ／デイジタル変換方法。 ３．請求の範囲第１項または第２項において、前記サンプリング・変換段階が搬 送波周波数の高調波に等しい繰り返し速度で実行され、その時に発生する複数の デイジタル化サンプルが異なる搬送波周波数相のサンプルを含み、そして、搬送 波上の異なる位相点（φ１、φ２、・・・、φｐ）に対応する各セットＳ（φ） からなる複数のサンプルセット（Ｓ（φ１）、Ｓ（φ２）、・・・、Ｓ（φ）ｐ ）を得るために前記選択段階および平均化段階が実行されることを特徴とするア ナログ／ディジタル変換方法。 ４．請求の範囲第３項において、搬送波の第４高調波に等しい繰り返し速度で前 記サンプリング・変換段階が実行され、前記サンプルセット（Ｓ（φ））が直角 （π／２）差の位相（φ、φ＋π／２）に対応し、同位相項（Ｉ）および直角項 （Ｑ）の出力語が発生することを特徴とするアナログ／デイジタル変換方法。 ５．前記各項のいずれかに記載された方法を実行するための装置（第１図、第２ 図、第４図、第６図）において、 変調アナログ信号を取り込むための入力手段（１３）と、 前記入力手段（１３）と協働するサンプリング手段と、 前記サンプリング手段（１）と協働し、入力信号の搬送波周波数と関連する整数 に等しい繰り返し速度で前記サンプリング手段を動作させるクロック手段（３） と、 各アナログサンプルに対するｎビットのデイジタル化サンプル（Ｓ１、Ｓ２、・ ・・）を得るためのアナログ／デイジタル並列変換手段（１）と、 ２ｍ個のＩｎビット語長メモリ要素（１５）で構成された記憶装置（１４）と、 変換手段（１）および記憶装置（１４）と協働し、前記搬送波周波数上の連続周 期における共通相（φ）に対応するデイジタルサンプルを各要素（１５）に転送 するサンプル選択手段（１７）と、 前記記憶装置（１４）の要素（１５）と協働し、記憶されている２ｍ個のサンプ ル（Ｓ１、Ｓ２、・・・、Ｓ２ｍ）の平均値を表わすｎ＋ｍビット語長の出力語 （Ｓ）を出力するサンプル平均化手段（１９）と、を有することを特徴とするア ナログ／デイジタル変換装置。 ６．請求の範囲第５項において、前記記憶装置（１４）の各要素（１５）が前記 サンプル選択手段（１７）によつて周期的にアドレスされ、そして、前記記憶装 置（１４）の２ｍ個の要素（１５）に記憶されている連続的「回転」セットのデ イジタル化サンプル（Ｓ１〜Ｓ２ｍ）に対応する各語（Ｓ）からなる出力語群（ Ｓ）を得るために、前記サンプル平均化手段（１９）が制御されることを特徴と するアナログ／ディジタル変換装置。 ７．請求の範囲第５項または第６項において、前記平均化手段（１９）によつて 、前記セットのサンプル（Ｓ１〜Ｓ２ｍ）に加重（ω１〜ω２ｍ）が与えられ、 最新のサンプルに最高加重が与えられることを特徴とするアナログ／デイジタル 変換装置。 ８．請求の範囲第５項〜第７項のいずれか（第４図、第６図）において、前記ク ロック手段（３）が前記サンプリング手段（１）と協働し、前記サンプリング手 段が入力信号搬送周波数の高調波に等しい繰り返し速度で動作し、 それぞれが２ｍ個の記憶要素（１５）を備えた複数の記憶装置（１４）が設けら れ、 搬送波上のそれぞれ異なる各位相（φ１〜φｐ）で抽出された各サンプルセット からなるデイジタル化サンプルセット群（Ｓ（φ１）〜Ｓ（φｐ））が前記選択 手段（１７）によつて各記憶装置（１４）に転送され、前記サンプル平均化手段 （１９）が各記憶装置（１４）と協働することによつて、各位相（φ）に対する 出力語Ｓ（φ）が得られることを特徴とするアナログ／デイジタル変換装置。 ９．請求の範囲第８項において、繰り返し速度（第５図）を搬送波周波数の第４ 高調波に等しくして、同相項および直角項の語（ＳＩ、ＳＱ）が出力（Ｏ／Ｐ） に現れるようにしたことを特徴とするアナログ／デイジタル変換装置。 １０．請求の範囲第８項または第９項において、後段に時間的マルチプレックス 処理用のフイルタが設けられていることを特徴とするアナログ／デイジタル変換 装置。 １１．請求の範囲第８項〜第１０項のいずれか（第６図）において、前記アナロ グ／デイジタル変換手段（１）に、前記複数の記憶装置（１４）と同数の複数の 位相調整された並列変換回路（１）が含まれ、その各変換回路（１）が前記記憶 装置（１４）の各１個と協働することを特徴とするアナログ／デイジタル変換装 置。 １２．請求の範囲第９項において、同相／直角位相デイジタル受信機（第７図） と組合わせた場合、その入力で同相項および直角項の出力語が受信されるように 接続されることを特徴とするアナログ／デイジタル変換装置。 １３．請求の範囲第１２項において、 ４個のデイジタルマルチフライア（２１，２３，２５，２７）と、 差動増幅回路（３１）と、 加算増幅回路（３３） を有し、 上記マルチプライアの内の第１あよび第２のマルチプライア（２１，２３）は入 力端が直角位相項の語（ＳＱ）を受信するように接続され、出力端がそれぞれ差 動増幅回路（３１）と加算増幅回路（３３）に接続され、 上記マルチプライアの内の第３および第４のマルチプライア（２５，２７）は入 力端が同位相項の語（ＳＩ）を受信するように接続され、出力端がそれぞれ差動 増幅回路（３１）と加算増幅回路（３３）に接続され、 同位相と直角位相の被乗数（ｓｉｎωｏｔ、ｃｏｓωｏｔ）がそれぞれ、第１マ ルチプライアおよび第４マルチプライア（２１，２７）と、第２マルチプライア および第３マルチプライア（２３，２５）に供給されることを特徴とするアナロ グ／デイジタル変換装置。