TW202209290A

TW202209290A - 畫素陣列基板

Info

Publication number: TW202209290A
Application number: TW110107205A
Authority: TW
Inventors: 王睦凱; 蔡艾茹; 黃國有; 鍾岳宏
Original assignee: 友達光電股份有限公司
Priority date: 2020-08-21
Filing date: 2021-03-02
Publication date: 2022-03-01
Also published as: TWI754554B; TWI740736B; TW202209294A; TWI750895B; TWI755957B; TWI768903B; TWI759127B; TWI756054B; TW202209278A; TW202209071A; TW202209072A; TW202208955A; TW202208956A; TWI756952B; TW202208951A; TWI753790B; TW202209289A; TWI766564B; TW202208962A; TWI755980B

Abstract

一種畫素陣列基板包括多個畫素結構、多條資料線、多個掃描線組、多個轉接線組、多個連接端子組及多個橋接線組。多條資料線電性連接至多個畫素結構，且沿第一方向排列。每一掃描線組包括沿第二方向排列的多條掃描線。多個掃描線組的多條掃描線電性連接至多個畫素結構。每一轉接線組包括沿著第一方向排列的多條轉接線。每一轉接線組的多條轉接線電性連接至對應之掃描線組的多條掃描線。多個橋接線組在結構上分離。每一橋接線組電性連接至對應的轉接線組及對應的連接端子組。

Description

畫素陣列基板

本發明是有關於一種畫素陣列基板。

隨著顯示科技的發達，人們對顯示裝置的需求，不再滿足於高解析度、高對比、廣視角等光學特性，人們還期待顯示裝置具有優雅的外觀。舉例而言，人們期待顯示裝置的邊框窄，甚至無邊框。

一般而言，顯示裝置包括設置於主動區的多個畫素結構、設置於主動區之上方或下方的資料驅動電路以及設置於主動區之左側、右側或左右兩側的閘極驅動電路。為減少顯示裝置之邊框的左右兩側的寬度，可將用以與閘極驅動電路電性連接的多個連接端子設置於主動區的上方。當連接端子設置於主動區上方時，在水平方向上延伸的掃描線須透過在垂直方向上延伸的轉接線方能電性連接至連接端子。然而，當轉接線設置於主動區時，轉接線勢必會與資料線相鄰；轉接線與資料線之間的耦合效應，會使資料線上的資料訊號偏移，進而造成斜向紋的問題。

本發明提供一種畫素陣列基板，性能佳且所需的開發時程短。

本發明提供另一種畫素陣列基板，性能佳且所需的開發時程短。

本發明提供又一種畫素陣列基板，性能佳且所需的開發時程短。

本發明一實施例的畫素陣列基板包括基底、多個畫素結構、多條資料線、多個掃描線組、多個轉接線組、多個連接端子組、多個橋接線組及絕緣層。基底具有主動區及主動區外的第一周邊區。多個畫素結構設置於基底的主動區。多條資料線電性連接至多個畫素結構，且沿第一方向排列。每一掃描線組包括多條掃描線，多條掃描線沿第二方向排列，第一方向與第二方向交錯，且多個掃描線組的多條掃描線電性連接至多個畫素結構。每一轉接線組包括多條轉接線，多條轉接線沿著第一方向排列且電性連接至對應的一掃描線組的多條掃描線。多個連接端子組設置於基底的第一周邊區上，其中每一連接端子組包括多個連接端子。多個橋接線組設置於基底上且在結構上彼此分離，其中每一橋接線組電性連接至對應的一轉接線組及對應的一連接端子組。每一橋接線組包括在第一方向上延伸的多條第一橋接線以及在第二方向上延伸的多條第二橋接線，絕緣層設置於每一橋接線組的多條第一橋接線與多條第二橋接線之間，每一橋接線組的多條第二橋接線透過絕緣層的多個第一接觸窗電性連接至多個第一橋接線，且每一轉接線組的多條轉接線透過絕緣層的多個第二接觸窗電性連接至對應之一橋接線組的多條第一橋接線。相對應的一連接端子組、一橋接線組及一轉接線組透過絕緣層的多個第一接觸窗及多個第二接觸窗電性連接，多個第一接觸窗及多個第二接觸窗之中在第一方向上距離最遠的二個具有第一距離，且橋接線組的每一第一橋接線的長度大於或等於第一距離。連接端子組的多個連接端子包括沿第一方向依序排列的第1個連接端子至第n個連接端子，n為大於或等於2的正整數，轉接線組的多條轉接線包括分別電性連接至第1個連接端子至第n個連接端子的第1轉接線至第n轉接線，且第1個連接端子至第n個連接端子在第一方向上的排列順序與第1轉接線至第n轉接線在第一方向上的排列順序不同。

本發明另一實施例的畫素陣列基板包括基底、多個畫素結構、多條資料線、多個掃描線組、多個轉接線組、多個連接端子組及多個橋接線組。基底具有主動區及主動區外的第一周邊區。多個畫素結構設置於基底的主動區。多條資料線電性連接至多個畫素結構，且沿第一方向排列。每一掃描線組包括多條掃描線，多條掃描線沿第二方向排列，第一方向與第二方向交錯，且多個掃描線組的多條掃描線電性連接至多個畫素結構。每一轉接線組包括多條轉接線，多條轉接線沿著第一方向排列且電性連接至對應之一掃描線組的多條掃描線。多個連接端子組設置於基底的第一周邊區上，其中每一連接端子組包括多個連接端子。多個橋接線組設置於基底上，且在結構上彼此分離，其中每一橋接線組電性連接至對應的一轉接線組及對應的一連接端子組。每一連接端子組的多個連接端子包括沿第一方向依序排列的第1個連接端子至第n個連接端子，n為大於或等於2的正整數，對應於每一連接端子組的一轉接線組的多條轉接線包括分別電性連接至第1個連接端子至第n個連接端子的第1轉接線至第n轉接線，且第1個連接端子至第n個連接端子在第一方向上的排列順序與第1轉接線至第n轉接線在第一方向上的排列順序不同。每一連接端子組的第1個連接端子至第n個連接端子包括第一連接端子及第二連接端子。第一連接端子透過對應之橋接線組的第二橋接線、對應之橋接線組的第一橋接線以及對應的轉接線電性連接至一掃描線。第二橋接線跨越之對應的橋接線組的其它第一橋接線的數量、第二橋接線與第一橋接線之交會處的數量、第一橋接線與轉接線之交會處的數量以及轉接線跨越之對應的橋接線組的第一橋接線的數量的和為A1；第二連接端子透過對應之橋接線組的另一第二橋接線、對應之橋接線組的另一第一橋接線及對應的另一轉接線電性連接至另一掃描線，另一第二橋接線跨越之對應之橋接線組的其它第一橋接線的數量、另一第二橋接線與另一第一橋接線之交會處的數量、另一第一橋接線與另一轉接線之交會處的數量以及另一轉接線跨越之對應的橋接線組的第一橋接線的數量的和為A2；A1等於A2。

本發明又一實施例的畫素陣列基板包括基底、多個畫素結構、多條資料線、多個掃描線組、多個轉接線組、多個連接端子組以及多個橋接線組。基底具有主動區及主動區外的第一周邊區。多個畫素結構設置於基底的主動區。多條資料線電性連接至多個畫素結構，且沿第一方向排列。每一掃描線組包括多條掃描線，多條掃描線沿第二方向排列，第一方向與第二方向交錯，且多個掃描線組的多條掃描線電性連接至多個畫素結構。每一轉接線組包括多條轉接線，多條轉接線沿著第一方向排列且電性連接至對應之一掃描線組的多條掃描線。多個連接端子組設置於基底的第一周邊區上，其中每一連接端子組包括多個連接端子。多個橋接線組設置於基底上且在結構上彼此分離，其中每一橋接線組電性連接至對應的一轉接線組及對應的一連接端子組。每一連接端子組的多個連接端子包括沿第一方向依序排列的第1個連接端子至第n個連接端子，n為大於或等於2的正整數，對應於每一連接端子組的一轉接線組的多條轉接線包括分別電性連接至第1個連接端子至第n個連接端子的第1轉接線至第n轉接線，且第1個連接端子至第n個連接端子在第一方向上的排列順序與第1轉接線至第n轉接線在第一方向上的排列順序不同。多個畫素結構排成多個畫素列。每一畫素列的多個畫素結構沿第一方向排列。在畫素陣列基板的俯視圖中，每一橋接線組的多個第一橋接線分別對應多個畫素列設置。

現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。

應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”可以是二元件間存在其它元件。

除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

圖1為本發明一實施例之畫素陣列基板100的俯視示意圖。

圖2為本發明一實施例之畫素陣列基板100的剖面示意圖。圖2對應圖1的剖線I-I’，且示出畫素陣列基板100的第一金屬層120、絕緣層130及第二金屬層140而省略其它膜層。

請參照圖1及圖2，畫素陣列基板100包括基底110。請參照圖1，基底110具有主動區110a及主動區110a外的第一周邊區110b。在本實施例中，基底110還可選擇性地具有第二周邊區110c，其中第一周邊區110b及第二周邊區110c分別設置於主動區110a的相對兩側。在本實施例中，主動區110a又可稱顯示區，第一周邊區110b又可稱上邊框區，第二周邊區110c又可稱下邊框區，但本發明不以此為限。

舉例而言，在本實施例中，基底110的材質可為玻璃。然而，本發明不限於此，根據其它實施例，基板110的材質也可為石英、有機聚合物、或是不透光/反射材料（例如：晶圓、陶瓷等）、或是其它可適用的材料。

請參照圖1，畫素陣列基板100更包括多個畫素結構PX，設置於基底110的主動區110a。舉例而言，在本實施例中，每一畫素結構PX可包括一薄膜電晶體（未繪示）及一畫素電極（未繪示），薄膜電晶體的源極（未繪示）電性連接至對應的一資料線DL，薄膜電晶體的閘極（未繪示）電性連接至對應的一掃描線HG，且薄膜電晶體的汲極（未繪示）電性連接至畫素電極（未繪示）。

畫素陣列基板100還包括多條資料線DL，電性連接至多個畫素結構PX，且沿第一方向x排列。具體而言，在本實施例中，多條資料線DL是電性連接至多個畫素結構PX的多個薄膜電晶體（未繪示）的多個源極（未繪示）。舉例而言，在本實施例中，多條資料線DL可選擇性地屬於第二金屬層140（標示於圖2），但本發明不以此為限。

請參照圖1，畫素陣列基板100還包括多個掃描線組G_HG ，其中每一掃描線組G_HG 包括沿第二方向y排列的多條掃描線HG，且第一方向x與第二方向y交錯。在本實施例中，第一方向x與第二方向y可選擇性地垂直，但本發明不以此為限。

多個掃描線組G_HG 的多條掃描線HG電性連接至多個畫素結構PX。具體而言，在本實施例中，多個掃描線組G_HG 的多條掃描線HG是電性連接至多個畫素結構PX的多個薄膜電晶體（未繪示）的多個閘極（未繪示）。舉例而言，在本實施例中，多條掃描線HG可選擇性地屬於第一金屬層120（標示於圖2），但本發明不以此為限。

請參照圖1，在本實施例中，多個掃描線組G_HG 可包括沿第一方向x依序排列的第1個掃描線組G_HG1 、第2個掃描線組G_HG2 至第m個掃描線組G_HGm ，其中m為大於或等於3的正整數。畫素陣列基板100的多條掃描線HG包括沿第二方向y依序排列的第1條掃描線HG1至第k條掃描線HGk，其中k為大於或等於6的正整數。舉例而言，在本實施例中，第1個掃描線組G_HG1 可包括第1條掃描線HG1、第2條掃描線HG2、第3條掃描線HG3及第4條掃描線HG4，第2個掃描線組G_HG2 包括第5條掃描線HG5、第6條掃描線HG6、第7條掃描線HG7及第8條掃描線HG8，…，第m個掃描線組G_HGm 包括第k-3條掃描線HGk-3、第k-2條掃描線HGk-2、第k-1條掃描線HGk-1及第k條掃描線HGk；但本發明不以此為限。

畫素陣列基板100更包括多個轉接線組G_VG 。每一轉接線組G_VG 包括沿第一方向x排列的多條轉接線VG。每一轉接線組G_VG 的多條轉接線VG電性連接至對應之一掃描線組G_HG 的多條掃描線HG。

在本實施例中，多個轉接線組G_VG 可包括沿第一方向x依序排列的第1個轉接線組G_VG1 、第2個轉接線組G_VG2 至第m個轉接線組G_VGm ，分別電性連接至第1個掃描線組G_HG1 、第2個掃描線組G_HG 至第m個掃描線組G_HGm 。

舉例而言，在本實施例中，第1個轉接線組G_VG1 可包括多條轉接線VG1、VG2、VG3、VG4，分別電性連接至的第1個掃描線組G_HG1 的第1條掃描線HG1、第2條掃描線HG2、第3條掃描線HG3及第4條掃描線HG4；第2個轉接線組G_VG2 可包括多條轉接線VG5、VG6、VG7、VG8，分別電性連接至的第2個掃描線組G_HG2 的第5條掃描線HG5、第6條掃描線HG6、第7條掃描線HG7及第8條掃描線HG8；…；第m個轉接線組G_VGm 可包括多條轉接線VGk-3、VGk-2、VGk-1、VGk，分別電性連接至第m個掃描線組G_HGm 的第k-3條掃描線HGk-3、第k-2條掃描線HGk-2、第k-1條掃描線HGk-1及第k條掃描線HGk。

在本實施例中，多條轉接線VG可選擇性地屬於第二金屬層140（標示於圖2），但本發明不以此為限。

請參照圖1，畫素陣列基板100更包括多個連接端子組G_S ，設置於基底110的第一周邊區110b上，其中每一連接端子組G_S 包括多個連接端子S。

在本實施例中，多個連接端子組G_S 包括沿第一方向x依序排列的第1個連接端子組G_S1 、第2個連接端子組G_S2 至第m個連接端子組G_Sm ，分別電性連接至第1個掃描線組G_HG1 、第2個掃描線組G_HG2 至第m個掃描線組G_HGm 。

舉例而言，在本實施例中，第1個連接端子組G_S1 可包括沿第一方向x依序排列的連接端子S1、連接端子S2、連接端子S3及連接端子S4，分別電性連接至第1個掃描線組G_HG1 的第1條掃描線HG1、第2條掃描線HG2、第3條掃描線HG3及第4條掃描線HG4；第2個連接端子組G_S2 可包括沿第一方向x依序排列的連接端子S5、連接端子S6、連接端子S7及連接端子S8，分別電性連接至第2個掃描線組G_HG2 的第5條掃描線HG5、第6條掃描線HG6、第7條掃描線HG7及第8條掃描線HG8；…；第m個連接端子組G_Sm 可包括沿第一方向x依序排列的連接端子Sk-3、連接端子Sk-2、連接端子Sk-1及連接端子Sk，分別電性連接第m個掃描線組G_HGm 的第k-3條掃描線HGk-3、第k-2條掃描線HGk-2、第k-1條掃描線HGk-1及第k條掃描線HGk。

在本實施例中，畫素陣列基板100更包括掃描驅動電路150，電性連接至設置於第一周邊區110b的多個連接端子組G_S 。舉例而言，在本實施例中，掃描驅動電路150包括第1級移位暫存器至第k級移位暫存器，其中連接端子S1、連接端子S2、連接端子S3、連接端子S4、連接端子S5、連接端子S6、連接端子S7、連接端子S8、…、連接端子Sk-3、連接端子Sk-2、連接端子Sk-1及連接端子Sk分別電性連接至第1級移位暫存器、第2級移位暫存器、第3級移位暫存器、第4級移位暫存器、第5級移位暫存器、第6級移位暫存器、第7級移位暫存器、第8級移位暫存器、…、第k-3級移位暫存器、第k-2級移位暫存器、第k-1級移位暫存器及第k級移位暫存器。

畫素陣列基板100更包括多個橋接線組G_b ，設置於基底110上，且在結構上彼此分離，其中每一橋接線組G_b 電性連接至對應的一轉接線組G_VG 及對應的一連接端子組G_S 。

舉例而言，在本實施例中，多個橋接線組G_b 包括沿第一方向x依序排列的第1個橋接線組G_b1 、第2個橋接線組G_b2 至第m個橋接線組G_bm ；第1個橋接線組G_b1 電性連接至第1個轉接線組G_VG1 及第1個連接端子組G_S1 ，第2個橋接線組G_b2 電性連接至第2個轉接線組G_VG2 及第2個連接端子組G_S2 ，…，第m個橋接線組G_bm 電性連接至第m個轉接線組G_VGm 及第m個連接端子組G_Sm 。

在本實施例中，多個橋接線組G_b 可選擇性地設置於基底110的第一周邊區110b上，但本發明不以此為限。

請參照圖1，每一橋接線組G_b 包括在第一方向x上延伸的多條第一橋接線122和在第二方向y上延伸的多條第二橋接線142。請參照圖1及圖2，畫素陣列基板100更包括絕緣層130，設置於每一橋接線組G_b 的多條第一橋接線122與多條第二橋接線142之間。在本實施例中，第一橋接線122例如是屬於第一金屬層120，第二橋接線142例如是屬於第二金屬層140，且絕緣層130設置於第一金屬層120及第二金屬層140之間。

舉例而言，在本實施例中，每一橋接線組G_b 可包括多條第一橋接線122-1、122-2、122-3、122-4及多條第二橋接線142-1、142-2、142-3、142-4，其中第一橋接線122-1、第一橋接線122-2、第一橋接線122-3及第一橋接線122-4沿第二方向y依序排列，第二橋接線142-1、第二橋接線142-2、第二橋接線142-3及第二橋接線142-4沿第一方向x依序排列，第二橋接線142-1跨越第一橋接線122-4、第一橋接線122-3及第一橋接線122-2且電性連接至第一橋接線122-1，第二橋接線142-2跨越第一橋接線122-4及第一橋接線122-3且電性連接至第一橋接線122-2，第二橋接線142-3跨越第一橋接線122-4且電性連接至第一橋接線122-3，第二橋接線142-4電性連接至第一橋接線122-4。

在本實施例中，第1個轉接線組G_VG1 的轉接線VG2透過第1個橋接線組G_b1 的第一橋接線122-2及第二橋接線142-2電性連接至第1個連接端子組G_S1 的連接端子S2，第1個轉接線組G_VG1 的轉接線VG1透過第1個橋接線組G_b1 的第一橋接線122-1及第二橋接線142-1電性連接至第1個連接端子組G_S1 的連接端子S1，第1個轉接線組G_VG1 的轉接線VG4透過第1個橋接線組G_b1 的第一橋接線122-4及第二橋接線142-4電性連接至第1個連接端子組G_S1 的連接端子S4，且第1個轉接線組G_VG1 的轉接線VG3透過第1個橋接線組G_b1 的第一橋接線122-3及第二橋接線142-3電性連接至第1個連接端子組G_S1 的連接端子S3。

類似地，在本實施例中，第2個轉接線組G_VG2 的轉接線VG6透過第2個橋接線組G_b2 的第一橋接線122-2及第二橋接線142-2電性連接至第2個連接端子組G_S2 的連接端子S6，第2個轉接線組G_VG2 的轉接線VG5透過第2個橋接線組G_b2 的第一橋接線122-1及第二橋接線142-1電性連接至第2個連接端子組G_S2 的連接端子S5，第2個轉接線組G_VG2 的轉接線VG8透過第2個橋接線組G_b2 的第一橋接線122-4及第二橋接線142-4電性連接至第2個連接端子組G_S2 的連接端子S8，且第2個轉接線組G_VG2 的轉接線VG7透過第2個橋接線組G_b2 的第一橋接線122-3及第二橋接線142-3電性連接至第2個連接端子組G_S2 的連接端子S7；…；第m個轉接線組G_VGm 的轉接線VGk-2透過第m個橋接線組G_bm 的第一橋接線122-2及第二橋接線142-2電性連接至第m個連接端子組G_Sm 的連接端子Sk-2，第m個轉接線組G_VGm 的轉接線VGk-3透過第m個橋接線組G_bm 的第一橋接線122-1及第二橋接線142-1電性連接至第m個連接端子組G_Sm 的連接端子Sk-3，第m個轉接線組G_VGm 的轉接線VGk透過第m個橋接線組G_bm 的第一橋接線122-4及第二橋接線142-4電性連接至第m個連接端子組G_Sm 的連接端子Sk，且第m個轉接線組G_VGm 的轉接線VGk-1透過第m個橋接線組G_bm 的第一橋接線122-3及第二橋接線142-3電性連接至第m個連接端子組G_Sm 的連接端子Sk-1。

值得注意是，每一連接端子組G_S 的多個連接端子S包括沿第一方向x依序排列的第1個連接端子S至第n個連接端子S，n為大於或等於2的正整數，對應之轉接線組G_VG 的多條轉接線VG包括分別電性連接至第1個連接端子S至第n個連接端子S的第1轉接線VG至第n轉接線VG，且第1個連接端子S至第n個連接端子S在第一方向x上的排列順序與第1轉接線VG至第n轉接線VG在第一方向x上的排列順序不同。

舉例而言，在本實施例中，第1個連接端子組G_S1 的多個連接端子S包括沿第一方向x依序排列的第1個連接端子S至第n個連接端子S（即，連接端子S1、連接端子S2、連接端子S3及連接端子S4），對應之第1個轉接線組G_VG1 的多條轉接線VG包括分別電性連接至連接端子S1、連接端子S2、連接端子S3及連接端子S4的轉接線VG1、轉接線VG2、轉接線VG3及轉接線VG4，且連接端子S1、連接端子S2、連接端子S3及連接端子S4在第一方向x上的排列順序與轉接線VG1、轉接線VG2、轉接線VG3及轉接線VG4在第一方向x上的排列順序不同。具體而言，在本實施例中，連接端子S1、連接端子S2、連接端子S3及連接端子S4在第一方向x上依序排列，但分別與連接端子S1、連接端子S2、連接端子S3及連接端子S4電性連接的轉接線VG1、轉接線VG2、轉接線VG3及轉接線VG4在第一方向x上是以轉接線VG2、轉接線VG1、轉接線VG4、轉接線VG3的順序排列。

類似地，在本實施例中，第2個連接端子組G_S2 的多個連接端子S包括沿第一方向x依序排列的連接端子S5、連接端子S6、連接端子S7及連接端子S8，對應之第2個轉接線組G_VG2 的多條轉接線VG包括分別電性連接至連接端子S5、連接端子S6、連接端子S7及連接端子S8的轉接線VG5、轉接線VG6、轉接線VG7及轉接線VG8，且連接端子S5、連接端子S6、連接端子S7及連接端子S8在第一方向x上的排列順序與轉接線VG5、轉接線VG6、轉接線VG7及轉接線VG8在第一方向x上的排列順序不同。具體而言，在本實施例中，連接端子S5、連接端子S6、連接端子S7及連接端子S8在第一方向x上依序排列，但分別與連接端子S5、連接端子S6、連接端子S7及連接端子S8電性連接的轉接線VG5、轉接線VG6、轉接線VG7及轉接線VG8在第一方向x上是以轉接線VG6、轉接線VG5、轉接線VG8、轉接線VG7的順序排列。

類似地，在本實施例中，第m個連接端子組G_Sm 的多個連接端子S包括沿第一方向x依序排列的連接端子Sk-3、連接端子Sk-2、連接端子Sk-1及連接端子Sk，對應之第m個轉接線組G_VGm 的多條轉接線VG包括分別電性連接至連接端子Sk-3、連接端子Sk-2、連接端子Sk-1及連接端子Sk的轉接線VGk-3、轉接線VGk-2、轉接線VGk-1及轉接線VGk，且連接端子Sk-3、連接端子Sk-2、連接端子Sk-1及連接端子Sk在第一方向x上的排列順序與轉接線VGk-3、轉接線VGk-2、轉接線VGk-1及轉接線VGk在第一方向x上的排列順序不同。具體而言，在本實施例中，連接端子Sk-3、連接端子Sk-2、連接端子Sk-1及連接端子Sk在第一方向x上依序排列，但分別與連接端子Sk-3、連接端子Sk-2、連接端子Sk-1及連接端子Sk電性連接的轉接線VGk-3、轉接線VGk-2、轉接線VGk-1及轉接線VGk在第一方向x上是以轉接線VGk-2、轉接線VGk-3、轉接線VGk、轉接線VGk-1的順序排列。

請參照圖1及圖2，每一橋接線組G_b 的多條第二橋接線142透過絕緣層130的多個第一接觸窗132電性連接至多條第一橋接線122，且每一轉接線組G_VG 的多條轉接線VG透過絕緣層130的多個第二接觸窗134電性連接至對應之一橋接線組G_b 的多條第一橋接線122。

值得注意的是，在本實施例中，相對應的一連接端子組G_S 、一橋接線組G_b 及一轉接線組G_VG 透過絕緣層130的多個第一接觸窗132及多個第二接觸窗134電性連接，多個第一接觸窗132及多個第二接觸窗134之中在第一方向x上距離最遠的二個具有第一距離DS1，且橋接線組G_b 的每一第一橋接線122的長度L1大於或等於第一距離DS1。

舉例而言，在本實施例中，相對應的第1個連接端子組G_S1 、第1個橋接線組G_b1 及第1個轉接線組G_VG1 透過絕緣層130的多個第一接觸窗132及多個第二接觸窗134電性連接，多個第一接觸窗132及多個第二接觸窗134之中在第一方向x上距離最遠的二個例如是用以連接第二橋接線142-1與第一橋接線122-1的一第一接觸窗132和用以連接第一橋接線122-3與轉接線VG3的一第二接觸窗134，用以連接第二橋接線142-1與第一橋接線122-1的一第一接觸窗132和用以連接第一橋接線122-3與轉接線VG3的一第二接觸窗134在第一方向x上具有第一距離DS1，且第1橋接線組G_b1 的每一第一橋接線122-1、122-2、122-3、122-4的長度L1均大於第一距離DS1。

在本實施例中，每一橋接線組G_b 的多條第一橋接線122的長度L1實質上可相等。舉例而言，第1個橋接線組G_b1 的第一橋接線122-1的長度L1、第1個橋接線組G_b1 的第一橋接線122-2的長度L1、第1個橋接線組G_b1 的第一橋接線122-3的長度L1及第1個橋接線組G_b1 的第一橋接線122-4的長度L1實質上可相等；第2個橋接線組G_b2 的第一橋接線122-1的長度L1、第2個橋接線組G_b2 的第一橋接線122-2的長度L1、第2個橋接線組G_b2 的第一橋接線122-3的長度L1及第2個橋接線組G_b2 的第一橋接線122-4的長度L1實質上可相等。

更進一步地說，在本實施例中，不同之多個橋接線組G_b 的多條第一橋接線122的長度L1實質上可相等。舉例而言，在本實施例中，第1個橋接線組G_b1 的第一橋接線122-1的長度L1、第1個橋接線組G_b1 的第一橋接線122-2的長度L1、第1個橋接線組G_b1 的第一橋接線122-3的長度L1、第1個橋接線組G_b1 的第一橋接線122-4的長度L1、第2個橋接線組G_b2 的第一橋接線122-1的長度L1、第2個橋接線組G_b2 的第一橋接線122-2的長度L1、第2個橋接線組G_b2 的第一橋接線122-3的長度L1及第2個橋接線組G_b2 的第一橋接線122-4的長度L1實質上可相等。

在本實施例中，多個橋接線組G_b 包括一第一橋接線組G_b 及一第二橋接線組G_b ，多條轉接線組G_VG 包括一第一轉接線組G_VG 及一第二轉接線組G_VG ，多條掃描線組G_HG 包括一第一掃描線組G_HG 及一第二掃描線組G_HG ，第一橋接線組G_b 、第一轉接線組G_VG 及第一掃描線組G_HG 電性連接，第二橋接線組G_b 、第二轉接線組G_VG 及第二掃描線組G_HG 電性連接，且第一橋接線組G_b 的多條第一橋接線122於基底110上之一垂直投影與第二橋接線組G_b 的多條第一橋接線122於基底110上之一垂直投影實質上相同。簡言之，不同之多個橋接線組G_b 的多條第一橋接線122於基底110上之垂直投影實質上相同。

舉例而言，在本實施例中，多個橋接線組G_b 包括第1個橋接線組G_b1 及第2個橋接線組G_b2 ，多條轉接線組G_VG 包括第1個轉接線組G_VG1 及第2個轉接線組G_VG2 ，多條掃描線組G_HG 包括第1個掃描線組G_HG1 及第2個掃描線組G_HG2 ，第1個橋接線組G_b1 、第1個轉接線組G_VG1 及第1個掃描線組G_HG1 電性連接，第2個橋接線組G_b2 、第2個轉接線組G_VG2 及第2個掃描線組G_HG2 電性連接，且第1個橋接線組G_b1 的多條第一橋接線122於基底110上之一垂直投影與第2個橋接線組G_b2 的多條第一橋接線122於基底110上之一垂直投影實質上相同。

在本實施例中，多個橋接線組G_b 包括一第一橋接線組G_b 及一第二橋接線組G_b ，多條轉接線組G_VG 包括一第一轉接線組G_VG 及一第二轉接線組G_VG ，多條掃描線組G_HG 包括一第一掃描線組G_HG 及一第二掃描線組G_HG ，第一橋接線組G_b 、第一轉接線組G_VG 及第一掃描線組G_HG 電性連接，第二橋接線組G_b 、第二轉接線組G_VG 及第二掃描線組G_HG 電性連接，且第一橋接線組G_b 的多條第二橋接線142於基底110上之一垂直投影與第二橋接線組G_b 的多條第二橋接線142於基底110上之一垂直投影實質上相同。簡言之，不同之多個橋接線組G_b 的多條第二橋接線142於基底110上之垂直投影實質上相同。

舉例而言，在本實施例中，多個橋接線組G_b 包括第1個橋接線組G_b1 及第2個橋接線組G_b2 ，多條轉接線組G_VG 包括第1個轉接線組G_VG1 及第2個轉接線組G_VG2 ，多條掃描線組G_HG 包括第1個掃描線組G_HG1 及第2個掃描線組G_HG2 ，第1個橋接線組G_b1 、第1個轉接線組G_VG1 及第1個掃描線組G_HG1 電性連接，第2個橋接線組G_b2 、第2個轉接線組G_VG2 及第2個掃描線組G_HG2 電性連接，且第1個橋接線組G_b1 的多條第二橋接線142於基底110上之一垂直投影與第2個橋接線組G_b2 的多條第二橋接線142於基底110上之一垂直投影實質上相同。

在本實施例中，多個橋接線組G_b 包括一第一橋接線組G_b 及一第二橋接線組G_b ，多條轉接線組G_VG 包括一第一轉接線組G_VG 及一第二轉接線組G_VG ，多條掃描線組G_HG 包括一第一掃描線組G_HG 及一第二掃描線組G_HG ，第一橋接線組G_b 、第一轉接線組G_VG 及第一掃描線組G_HG 電性連接，第二橋接線組G_b 、第二轉接線組G_VG 及第二掃描線組G_HG 電性連接，且重疊於第一橋接線組G_b 之絕緣層130的多個第一接觸窗132於基底110上的一垂直投影和重疊於第二橋接線組G_b 之絕緣層130的多個第一接觸窗132於基底110上的一垂直投影實質上相同。簡言之，與不同之多個橋接線組G_b 重疊之多群第一接觸窗132於基底110上的垂直投影實質上相同。

舉例而言，在本實施例中，多個橋接線組G_b 包括第1個橋接線組G_b1 及第2個橋接線組G_b2 ，多條轉接線組G_VG 包括第1個轉接線組G_VG1 及第2個轉接線組G_VG2 ，多條掃描線組G_HG 包括第1個掃描線組G_HG1 及第2個掃描線組G_HG2 ，第1個橋接線組G_b1 、第1個轉接線組G_VG1 及第1個掃描線組G_HG1 電性連接，第2個橋接線組G_b2 、第2個轉接線組G_VG2 及第2個掃描線組G_HG2 電性連接，且重疊於第1個橋接線組G_b1 之絕緣層130的多個第一接觸窗132於基底110上的一垂直投影和重疊於第2個橋接線組G_b2 之絕緣層130的多個第一接觸窗132於基底110上的一垂直投影實質上相同。

在本實施例中，多個橋接線組G_b 包括一第一橋接線組G_b 及一第二橋接線組G_b ，多條轉接線組G_VG 包括一第一轉接線組G_VG 及一第二轉接線組G_VG ，多條掃描線組G_HG 包括一第一掃描線組G_HG 及一第二掃描線組G_HG ，第一橋接線組G_b 、第一轉接線組G_VG 及第一掃描線組G_HG 電性連接，第二橋接線組G_b 、第二轉接線組G_VG 及第二掃描線組G_HG 電性連接，且重疊於第一橋接線組G_b 之絕緣層130的多個第二接觸窗134於基底110上的一垂直投影和重疊於第二橋接線組G_b 之絕緣層130的多個第二接觸窗134於基底110上的一垂直投影實質上相同。

舉例而言，在本實施例中，多個橋接線組G_b 包括第1個橋接線組G_b1 及第2個橋接線組G_b2 ，多條轉接線組G_VG 包括第1個轉接線組G_VG1 及第2個轉接線組G_VG2 ，多條掃描線組G_HG 包括第1個掃描線組G_HG1 及第2個掃描線組G_HG2 ，第1個橋接線組G_b1 、第1個轉接線組G_VG1 及第1個掃描線組G_HG1 電性連接，第2個橋接線組G_b2 、第2個轉接線組G_VG2 及第2個掃描線組G_HG2 電性連接，且重疊於第1個橋接線組G_b1 之絕緣層130的多個第二接觸窗134於基底110上的一垂直投影和重疊於第2個橋接線組G_b2 之絕緣層130的多個第二接觸窗134於基底110上的一垂直投影實質上相同。

總言之，在本實施例中，每一橋接線組G_b 、對應的一連接端子組G_S 和對應之多個第一接觸窗132及多個第二接觸窗134可形成一重複單元，畫素陣列基板100之所有的橋接線組G_b 、所有的第一接觸窗132、所有的第二接觸窗134及所有的連接端子組G_S 可由相同的多個重複單元形成。

換言之，畫素陣列基板100之多個連接端子組G_S 、多個橋接線組G_b 、多個第一接觸窗132及多個第二接觸窗134是有序的，但畫素陣列基板100之多個轉接線組G_VG 的多條轉接線VG與多條掃描線HG的連接方式是隨機的。由於畫素陣列基板100之多個轉接線組G_VG 的多條轉接線VG與多條掃描線HG的連接方式是隨機的，因此，採用畫素陣列基板100可減輕先前技術所述之斜向紋的不良現象。更重要的是，由於畫素陣列基板100之多個連接端子組G_S 、多個橋接線組G_b 、多個第一接觸窗132及多個第二接觸窗134是有序的，因此，畫素陣列基板100在佈局設計上較簡單，有助於畫素陣列基板100的開發時程縮短、減少量產畫素陣列基板100所需的時間。

此外，在本實施例中，每一連接端子組G_S 的多個連接端子S包括一第一連接端子S及一第二連接端子S；第一連接端子S透過對應之一橋接線組G_b 的一第二橋接線142、對應之橋接線組G_b 的第一橋接線122及對應的一轉接線VG電性連接至一掃描線HG，所述第二橋接線142跨越之對應的橋接線組G_b 的第一橋接線122的數量、所述第二橋接線142與所述第一橋接線122之交會處的數量、所述第一橋接線122與所述轉接線VG之交會處的數量及所述轉接線VG跨越之對應的橋接線組G_b 的第一橋接線122的數量的和為A1；第二連接端子S透過對應之橋接線組G_b 的另一第二橋接線142、對應之橋接線組G_b 的另一第一橋接線122以及對應的另一轉接線VG電性連接至另一掃描線HG，另一第二橋接線142跨越之對應的橋接線組G_b 的第一橋接線122的數量、另一第二橋接線142與另一第一橋接線122之交會處的數量、另一第一橋接線122與另一轉接線VG之交會處的數量及另一轉接線VG跨越之對應的橋接線組G_b 的第一橋接線122的數量的和為A2；A1等於A2。藉此，可實現電容電阻平衡（RC balance）。

舉例而言，在本實施例中，第1個連接端子組G_S1 的多個連接端子S包括連接端子S1及連接端子S2；連接端子S1透過第1個橋接線組G_b1 的第二橋接線142-1、第1個橋接線組G_b1 的第一橋接線122-1及對應的轉接線VG1電性連接至掃描線HG1，第二橋接線142-1跨越之第1個橋接線組G_b 的其它第一橋接線122-4、122-3、122-2的數量（即3）、第二橋接線142-1與第一橋接線122-1之交會處的數量（即，與第二橋接線142-1及第一橋接線122-1重疊之第一接觸窗132的數量1）、第一橋接線122-1與轉接線VG1之交會處的數量（即，與第一橋接線122-1及轉接線VG1重疊之第二接觸窗134的數量1）以及轉接線VG1跨越之第1個橋接線組G_b1 的第一橋接線122的數量（即0）的和A1＝3＋1＋1＋0＝5；第1個連接端子組G_S1 的連接端子S2透過第1個橋接線組G_b1 的另一第二橋接線142-2、第1個橋接線組G_b 的另一第一橋接線122-2以及另一轉接線VG2電性連接至另一掃描線HG2，另一第二橋接線142-2跨越之第1橋接線組G_b1 的其它第一橋接線122-4、122-3的數量（即2）、另一第二橋接線142-2與另一第一橋接線122-2之交會處的數量（即，與第二橋接線142-2及第一橋接線122-2重疊之第一接觸窗132的數量1）、另一第一橋接線122-2與另一轉接線VG2之交會處的數量（即，與第一橋接線122-2及轉接線VG2重疊之第二接觸窗134的數量1）及另一轉接線VG2跨越之第1個橋接線組G_b 的第一橋接線122-1的數量（即1）的和A2＝2+1+1+1=5；A1（例如：5）等於A2（例如：5）。

另外，在本實施例中，畫素陣列基板100可選擇性地更包括多工器160，設置於基底110的第二周邊區110c，且電性連接至多條資料線DL，但本發明不以此為限。

在本實施例中，多個橋接線組G_b 例如是設置於基底110的第一周邊區110b上。然而，本發明不限於此，在其它實施例中，多個橋接線組G_b 也可設置於主動區110a，以下配合圖3及圖4舉例說明之。

在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重述。

圖3為本發明一實施例之畫素陣列基板100A的俯視示意圖。

圖4為本發明一實施例之畫素陣列基板100A的剖面示意圖。圖4對應圖3的剖線II-II’且示出畫素陣列基板100A的第一金屬層120、絕緣層130及第二金屬層140而省略其它膜層。

圖5示出圖3之第1個掃描線組G_HG1 、第1個轉接線組G_VG1 、第1個橋接線組G_b1 及第1個連接端子組G_S1 。

圖6示出圖3之第2個掃描線組G_HG2 、第2個轉接線組G_VG2 、第2個橋接線組G_b2 及第2個連接端子組G_S2 。

圖7示出圖3之第m個掃描線組G_HGm 、第m個轉接線組G_VGm 、第m個橋接線組G_bm 及第m個連接端子組G_Sm 。

本實施例的畫素陣列基板100A與前述實施例的畫素陣列基板100類似，兩者主要的差異在於：兩者的橋接線組G_b 不同。

請參照圖3、圖5、圖6及圖7，在本實施例中，多個橋接線組G_b 設置於基底110的主動區110a上，且多個橋接線組G_b 的多條第一橋接線122的至少一部分及多條第二橋接線142穿插在多個畫素結構PX之間。

具體而言，在本實施例中，多個畫素結構PX排成多個畫素列Rpx，每一畫素列Rpx的多個畫素結構PX沿第一方向x排列；在畫素陣列基板100A的俯視圖中，每一橋接線組G_b 的多條第一橋接線122分別對應多個畫素列Rpx設置。在畫素陣列基板100A的俯視圖中，大多數的第一橋接線122設置於相鄰的兩畫素列Rpx之間。

舉例而言，在本實施例中，每一橋接線組G_b 的多條第一橋接線122可包括在第二方向y上依序排列的一第一橋接線122-1、一第一橋接線122-2、一第一橋接線122-3、一第一橋接線122-4、一第一橋接線122-5、一第一橋接線122-6、一第一橋接線122-7、一第一橋接線122-8、…、一第一橋接線122k-3、一第一橋接線122k-2、一第一橋接線122k-1及一第一橋接線122k。另外，在本實施例中，每一橋接線組G_b 的多條第二橋接線142可選擇性地包括一第二橋接線142-5及一第二橋接線142-6。

在本實施例中，多個掃描線組G_HG 可包括沿第一方向x依序排列的第1個掃描線組G_HG1 、第2個掃描線組G_HG2 至第m個掃描線組G_HGm ，多個轉接線組G_VG 可包括沿第一方向x依序排列的第1個轉接線組G_VG1 、第2個轉接線組G_VG2 至第m個轉接線組G_VGm ，多個橋接線組G_b 包括沿第一方向x依序排列的第1個橋接線組G_b1 、第2個橋接線組G_b2 至第m個橋接線組G_bm ，且第1個掃描線組G_HG1 、第2個掃描線組G_HG2 至第m個掃描線組G_HGm 分別透過第1個橋接線組G_b1 、第2個橋接線組G_b2 至第m個橋接線組G_bm 電性連接至第1個轉接線組G_VG1 、第2個轉接線組G_VG2 至第m個轉接線組G_VGm 。

在本實施例中，每一轉接線組G_VG 之多條轉接線VG的至少二者分別透過對應於不同之畫素列Rpx的多條第一橋接線122的至少二者電性連接至對應之一掃描線組G_HG 的多條掃描線HG的至少二者。

請參照圖3及圖5，舉例而言，在本實施例中，第1個掃描線組G_HG1 的掃描線HG1透過第1個橋接線組G_b1 的第二橋接線142-5及第一橋接線122-2電性連接至第1個轉接線組G_VG1 的轉接線VG1，第1個掃描線組G_HG1 的掃描線HG2可直接電性連接至第1個轉接線組G_VG1 的轉接線VG2，第1個掃描線組G_HG1 的掃描線HG3透過第1個橋接線組G_b1 的第二橋接線142-6及第一橋接線122-4電性連接至第1個轉接線組G_VG1 的轉接線VG3，第1個掃描線組G_HG1 的掃描線HG4可直接電性連接至第1個轉接線組G_VG1 的轉接線VG4，但本發明不以此為限。

請參照圖3及圖6，類似地，在本實施例中，第2個掃描線組G_HG2 的掃描線HG5透過第2個橋接線組G_b2 的第二橋接線142-5及第一橋接線122-6電性連接至第2個轉接線組G_VG2 的轉接線VG5，第2個掃描線組G_HG2 的掃描線HG6可直接電性連接至第2個轉接線組G_VG2 的轉接線VG6，第2個掃描線組G_HG2 的掃描線HG7透過第2個橋接線組G_b2 的第二橋接線142-6及第一橋接線122-8電性連接至第2個轉接線組G_VG2 的轉接線VG7，第2個掃描線組G_HG2 的掃描線HG8可直接電性連接至第2個轉接線組G_VG2 的轉接線VG8，但本發明不以此為限。

請參照圖3及圖7，類似地，在本實施例中，第m個掃描線組G_HGm 的掃描線HGk-3透過第m個橋接線組G_bm 的第二橋接線142-5及第一橋接線122k-2電性連接至第m個轉接線組G_VGm 的轉接線VGk-3，第m個掃描線組G_HGm 的掃描線HGk-2可直接電性連接至第m個轉接線組G_VGm 的轉接線VGk-2，第m個掃描線組G_HGm 的掃描線HGk-1透過第m個橋接線組G_bm 的第二橋接線142-6及第一橋接線122k電性連接至第m個轉接線組G_VGm 的轉接線VGk-1，第m個掃描線組G_HGm 的掃描線HGk可直接電性連接至第m個轉接線組G_VGm 的轉接線VGk，但本發明不以此為限。

請參照圖3、圖5、圖6及圖7，與前述的實施例類似，畫素陣列基板100A之多個轉接線組G_VG 之多條轉接線VG與多條掃描線HG的連接方式是隨機的，但畫素陣列基板100A之多個連接端子組G_S 、多個橋接線組G_b 、多個第一接觸窗132及多個第二接觸窗134是有序的。由於畫素陣列基板100A之多個轉接線組G_VG 之多條轉接線VG與多條掃描線HG的連接方式是隨機的，因此，採用畫素陣列基板100A可減輕習知技術所述之斜向紋的不良現象。更重要的是，由於畫素陣列基板100A之多個連接端子組G_S 、多個橋接線組G_b 、多個第一接觸窗132及多個第二接觸窗134是有序的，因此，畫素陣列基板100A在佈局設計上簡單，有助於畫素陣列基板100A的開發時程縮短、減少量產畫素陣列基板100A所需的時間。

請參照圖3、圖5、圖6及圖7，此外，在本實施例中，由於橋接線組G_b 的多條第一橋接線122的至少一部分及多條第二橋接線142是穿插在多個畫素結構PX之間，因此，第一周邊區110b（例如：上邊框區）的寬度W（標示於圖3）可縮減，有助於提升具有畫素陣列基板100A之顯示裝置的外觀美感。

100、100A:畫素陣列基板 110:基底 110a:主動區 110b:第一周邊區 110c:第二周邊區 120:第一金屬層 122、122-1、122-2、122-3、122-4、122-5、122-6、122-7、122-8、122k-3、122k-2、122k-1、122k:第一橋接線 130:絕緣層 132:第一接觸窗 134:第二接觸窗 140:第二金屬層 142、142-1、142-2、142-3、142-4、142-5、142-6:第二橋接線 150:掃描驅動電路 160:多工器 DL:資料線 DS1:第一距離 G_b 、G_b1 、G_b2 、G_bm :橋接線組 G_HG 、G_HG1 、G_HG2 、G_HGm :掃描線組 G_S 、G_S1 、G_S2 、G_Sm :連接端子組 G_VG 、G_VG1 、G_VG2 、G_VGm :轉接線組 HG、HG1、HG2、HG3、HG4、HG5、HG6、HG7、HG8、HGk-3、HGk-2、HGk-1、HGk:掃描線 L1:長度 PX:畫素結構 Rpx:畫素列 S、S1、S2、S3、S4、S5、S6、S7、S8、Sk-3、Sk-2、Sk-1、Sk:連接端子 VG、VG1、VG2、VG3、VG4、VG5、VG6、VG7、VG8、VGk-3、VGk-2、VGk-1、VGk:轉接線 W:寬度 x:第一方向 y:第二方向 I-I’、II-II’:剖線

圖1為本發明一實施例之畫素陣列基板100的俯視示意圖。圖2為本發明一實施例之畫素陣列基板100的剖面示意圖。圖3為本發明一實施例之畫素陣列基板100A的俯視示意圖。圖4為本發明一實施例之畫素陣列基板100A的剖面示意圖。圖5示出圖3之第1個掃描線組G_HG1 、第1個轉接線組G_VG1 、第1個橋接線組G_b1 及第1個連接端子組G_S1 。圖6示出圖3之第2個掃描線組G_HG2 、第2個轉接線組G_VG2 、第2個橋接線組G_b2 及第2個連接端子組G_S2 。圖7示出圖3之第m個掃描線組G_HGm 、第m個轉接線組G_VGm 、第m個橋接線組G_bm 及第m個連接端子組G_Sm 。

100:畫素陣列基板

110:基底

110a:主動區

110b:第一周邊區

110c:第二周邊區

122、122-1、122-2、122-3、122-4:第一橋接線

132:第一接觸窗

134:第二接觸窗

142、142-1、142-2、142-3、142-4:第二橋接線

150:掃描驅動電路

160:多工器

DL:資料線

DS1:第一距離

G_b 、G_b1 、G_b2 、G_bm :橋接線組

G_HG 、G_HG1 、G_HG2 、G_HGm :掃描線組

G_S 、G_S1 、G_S2 、G_Sm :連接端子組

G_VG 、G_VG1 、G_VG2 、G_VGm :轉接線組

HG、HG1、HG2、HG3、HG4、HG5、HG6、HG7、HG8、HGk-3、HGk-2、HGk-1、HGk:掃描線

L1:長度

PX:畫素結構

S、S1、S2、S3、S4、S5、S6、S7、S8、Sk-3、Sk-2、Sk-1、Sk:連接端子

VG、VG1、VG2、VG3、VG4、VG5、VG6、VG7、VG8、VGk-3、VGk-2、VGk-1、VGk:轉接線

x:第一方向

y:第二方向

I-I’:剖線

Claims

一種畫素陣列基板，包括：一基底，具有一主動區及該主動區外的一第一周邊區；多個畫素結構，設置於該基底的該主動區；多條資料線，電性連接至該些畫素結構，且沿一第一方向排列；多個掃描線組，其中每一掃描線組包括多條掃描線，該些掃描線沿一第二方向排列，該第一方向與該第二方向交錯，且該些掃描線組的該些掃描線電性連接至該些畫素結構；多個轉接線組，其中每一轉接線組包括多條轉接線，該些轉接線沿著該第一方向排列且電性連接至對應的一掃描線組的該些掃描線；多個連接端子組，設置於該基底的該第一周邊區上，其中每一連接端子組包括多個連接端子；多個橋接線組，設置於該基底上，且在結構上彼此分離，其中每一橋接線組電性連接至對應的一轉接線組及對應的一連接端子組；以及一絕緣層，其中每一該橋接線組包括在該第一方向上延伸的多條第一橋接線以及在該第二方向上延伸的多條第二橋接線，該絕緣層設置於每一該橋接線組的該些第一橋接線與該些第二橋接線之間，每一該橋接線組的該些第二橋接線透過該絕緣層的多個第一接觸窗電性連接至該些第一橋接線，且每一該轉接線組的該些轉接線透過該絕緣層的多個第二接觸窗電性連接至對應之一橋接線組的該些第一橋接線；相對應的一連接端子組、一橋接線組及一轉接線組透過該絕緣層的該些第一接觸窗及該些第二接觸窗電性連接，該些第一接觸窗及該些第二接觸窗之中在該第一方向上距離最遠的二個具有一第一距離，且該橋接線組的每一第一橋接線的長度大於或等於該第一距離；該連接端子組的該些連接端子包括沿該第一方向依序排列的第1個連接端子至第n個連接端子，n為大於或等於2的正整數，該轉接線組的該些轉接線包括分別電性連接至該第1個連接端子至該第n個連接端子的該第1轉接線至該第n轉接線，且該第1個連接端子至該第n個連接端子在該第一方向上的排列順序與該第1轉接線至該第n轉接線在該第一方向上的排列順序不同。
如請求項1所述的畫素陣列基板，其中每一該橋接線組的該些第一橋接線的長度實質上相等。
如請求項1所述的畫素陣列基板，其中該些橋接線組包括一第一橋接線組及一第二橋接線組，該些轉接線組包括一第一轉接線組及一第二轉接線組，該些掃描線組包括一第一掃描線組及一第二掃描線組，該第一橋接線組、該第一轉接線組及該第一掃描線組電性連接，該第二橋接線組、該第二轉接線組及該第二掃描線組電性連接，且該第一橋接線組的該些第一橋接線於該基底上之一垂直投影與該第二橋接線組的該些第一橋接線於該基底上之一垂直投影實質上相同。
如請求項1所述的畫素陣列基板，其中該些橋接線組包括一第一橋接線組及一第二橋接線組，該些轉接線組包括一第一轉接線組及一第二轉接線組，該些掃描線組包括一第一掃描線組及一第二掃描線組，該第一橋接線組、該第一轉接線組及該第一掃描線組電性連接，該第二橋接線組、該第二轉接線組及該第二掃描線組電性連接，且該第一橋接線組的該些第二橋接線於該基底上之一垂直投影與該第二橋接線組的該些第二橋接線於該基底上之一垂直投影實質上相同。
如請求項1所述的畫素陣列基板，其中該些橋接線組包括一第一橋接線組及一第二橋接線組，該些轉接線組包括一第一轉接線組及一第二轉接線組，該些掃描線組包括一第一掃描線組及一第二掃描線組，該第一橋接線組、該第一轉接線組及該第一掃描線組電性連接，該第二橋接線組、該第二轉接線組及該第二掃描線組電性連接；重疊於該第一橋接線組之該絕緣層的該些第一接觸窗於該基底上的一垂直投影和重疊於該第二橋接線組之該絕緣層的該些第一接觸窗於該基底上的一垂直投影實質上相同。
如請求項1所述的畫素陣列基板，其中該些橋接線組包括一第一橋接線組及一第二橋接線組，該些轉接線組包括一第一轉接線組及一第二轉接線組，該些掃描線組包括一第一掃描線組及一第二掃描線組，該第一橋接線組、該第一轉接線組及該第一掃描線組電性連接，該第二橋接線組、該第二轉接線組及該第二掃描線組電性連接；重疊於該第一橋接線組之該絕緣層的該些第二接觸窗於該基底上的一垂直投影和重疊於該第二橋接線組之該絕緣層的該些第二接觸窗於該基底上的一垂直投影實質上相同。
如請求項1所述的畫素陣列基板，其中該些橋接線組設置於該基底的該第一周邊區上。
如請求項7所述的畫素陣列基板，其中每一該連接端子組的該些連接端子包括一第一連接端子及一第二連接端子；該第一連接端子透過對應之一橋接線組的一第二橋接線、對應之該橋接線組的一第一橋接線及對應的一轉接線電性連接至一掃描線，該第二橋接線跨越之對應的該橋接線組的第一橋接線的數量、該第二橋接線與該第一橋接線之交會處的數量、該第一橋接線與該轉接線之交會處的數量及該轉接線跨越之對應的該橋接線組的第一橋接線的數量的和為A1；該第二連接端子透過對應之該橋接線組的另一第二橋接線、對應之該橋接線組的另一第一橋接線及對應的另一轉接線電性連接至另一掃描線，該另一第二橋接線跨越之對應的該橋接線組的第一橋接線的數量、該另一第二橋接線與該另一第一橋接線之交會處的數量、該另一第一橋接線與該另一轉接線之交會處的數量及該另一轉接線跨越之對應的該橋接線組的第一橋接線的數量的和為A2；A1等於A2。
如請求項1所述的畫素陣列基板，其中該些橋接線組設置於該基底的該主動區上，且該些橋接線組的該些第一橋接線的至少一部分及該些第二橋接線穿插在該些畫素結構之間。
如請求項9所述的畫素陣列基板，其中該些畫素結構排成多個畫素列，每一畫素列的多個畫素結構沿該第一方向排列；在該畫素陣列基板的俯視圖中，每一該橋接線組的該些第一橋接線分別對應該些畫素列設置。
如請求項1所述的畫素陣列基板，更包括：一掃描驅動電路，電性連接至設置於該第一周邊區的該些連接端子組。
如請求項11所述的畫素陣列基板，其中該基底更具有一第二周邊區，該第一周邊區及該第二周邊區分別設置於該主動區的相對兩側，該畫素陣列基板更包括：一多工器，設置於該基底的該第二周邊區，且電性連接至該些資料線。
一種畫素陣列基板，包括：一基底，具有一主動區及該主動區外的一第一周邊區；多個畫素結構，設置於該基底的該主動區；多條資料線，電性連接至該些畫素結構，且沿一第一方向排列；多個掃描線組，其中每一掃描線組包括多條掃描線，該些掃描線沿一第二方向排列，該第一方向與該第二方向交錯，且該些掃描線組的該些掃描線電性連接至該些畫素結構；多個轉接線組，其中每一轉接線組包括多條轉接線，該些轉接線沿著該第一方向排列且電性連接至對應之一掃描線組的該些掃描線；多個連接端子組，設置於該基底的該第一周邊區上，其中每一連接端子組包括多個連接端子；以及多個橋接線組，設置於該基底上，且在結構上彼此分離，其中每一橋接線組電性連接至對應的一轉接線組及對應的一連接端子組；每一該連接端子組的該些連接端子包括沿該第一方向依序排列的第1個連接端子至第n個連接端子，n為大於或等於2的正整數，對應於每一該連接端子組的一轉接線組的該些轉接線包括分別電性連接至該第1個連接端子至該第n個連接端子的該第1轉接線至該第n轉接線，且該第1個連接端子至該第n個連接端子在該第一方向上的排列順序與該第1轉接線至該第n轉接線在該第一方向上的排列順序不同；每一該連接端子組的該第1個連接端子至該第n個連接端子包括一第一連接端子及一第二連接端子；該第一連接端子透過對應之一橋接線組的一第二橋接線、對應之該橋接線組的一第一橋接線以及對應的一轉接線電性連接至一掃描線，該第二橋接線跨越之對應的該橋接線組的其它第一橋接線的數量、該第二橋接線與該第一橋接線之交會處的數量、該第一橋接線與該轉接線之交會處的數量以及該轉接線跨越之對應的該橋接線組的第一橋接線的數量的和為A1；該第二連接端子透過對應之該橋接線組的另一第二橋接線、對應之該橋接線組的另一第一橋接線以及對應的另一轉接線電性連接至另一掃描線，該另一第二橋接線跨越之對應之該橋接線組的其它第一橋接線的數量、該另一第二橋接線與該另一第一橋接線之交會處的數量、該另一第一橋接線與該另一轉接線之交會處的數量以及該另一轉接線跨越之對應的該橋接線組的第一橋接線的數量的和為A2；A1等於A2。
如請求項13述的畫素陣列基板，其中該些橋接線組設置於該基底的該第一周邊區上。
如請求項13所述的畫素陣列基板，更包括：一掃描驅動電路，電性連接至設置於該基底之該第一周邊區的該些連接端子組。
如請求項15所述的畫素陣列基板，其中該基底更具有一第二周邊區，該第一周邊區及該第二周邊區分別設置於該主動區的相對兩側，該畫素陣列基板更包括：一多工器，設置於該基底的該第二周邊區，且電性連接至該些資料線。
一種畫素陣列基板，包括：一基底，具有一主動區及該主動區外的一第一周邊區；多個畫素結構，設置於該基底的該主動區；多條資料線，電性連接至該些畫素結構，且沿一第一方向排列；多個掃描線組，其中每一掃描線組包括多條掃描線，該些掃描線沿一第二方向排列，該第一方向與該第二方向交錯，且該些掃描線組的該些掃描線電性連接至該些畫素結構；多個轉接線組，其中每一轉接線組包括多條轉接線，該些轉接線沿著該第一方向排列且電性連接至對應之一掃描線組的該些掃描線；多個連接端子組，設置於該基底的該第一周邊區上，其中每一連接端子組包括多個連接端子；以及多個橋接線組，設置於該基底上，且在結構上彼此分離，其中每一橋接線組電性連接至對應的一轉接線組及對應的一連接端子組；每一該連接端子組的該些連接端子包括沿該第一方向依序排列的第1個連接端子至第n個連接端子，n為大於或等於2的正整數，對應於每一該連接端子組的一轉接線組的該些轉接線包括分別電性連接至該第1個連接端子至該第n個連接端子的該第1轉接線至該第n轉接線，且該第1個連接端子至該第n個連接端子在該第一方向上的排列順序與該第1轉接線至該第n轉接線在該第一方向上的排列順序不同；該些畫素結構排成多個畫素列，每一畫素列的多個畫素結構沿該第一方向排列；在該畫素陣列基板的俯視圖中，每一該橋接線組的該些第一橋接線分別對應該些畫素列設置。
如請求項17所述的畫素陣列基板，其中每一該轉接線組之該些轉接線的至少二者分別透過對應於不同之該些畫素列的該些第一橋接線的至少二者電性連接至對應之一掃描線組的該些掃描線的至少二者。
如請求項17所述的畫素陣列基板，其中該些橋接線組設置於該基底的該主動區上，且該些橋接線組的該些第一橋接線的至少一部分及該些第二橋接線穿插在該些畫素結構之間。
如請求項17所述的畫素陣列基板，更包括：一掃描驅動電路，電性連接至設置於該基底之該第一周邊區的該些連接端子組。
如請求項20所述的畫素陣列基板，其中該基底更具有一第二周邊區，該第一周邊區及該第二周邊區分別設置於該主動區的相對兩側，該畫素陣列基板更包括：一多工器，設置於該基底的該第二周邊區，且電性連接至該些資料線。