KR20090073771A - 액정표시장치용 어레이 기판 - Google Patents

액정표시장치용 어레이 기판 Download PDF

Info

Publication number
KR20090073771A
KR20090073771A KR1020070141816A KR20070141816A KR20090073771A KR 20090073771 A KR20090073771 A KR 20090073771A KR 1020070141816 A KR1020070141816 A KR 1020070141816A KR 20070141816 A KR20070141816 A KR 20070141816A KR 20090073771 A KR20090073771 A KR 20090073771A
Authority
KR
South Korea
Prior art keywords
link
nth
point
wires
wirings
Prior art date
Application number
KR1020070141816A
Other languages
English (en)
Other versions
KR100906103B1 (ko
Inventor
김현철
홍진철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070141816A priority Critical patent/KR100906103B1/ko
Priority to TW097133810A priority patent/TWI377418B/zh
Priority to CN2008102115659A priority patent/CN101477992B/zh
Priority to JP2008257057A priority patent/JP5562544B2/ja
Priority to US12/330,720 priority patent/US8174471B2/en
Publication of KR20090073771A publication Critical patent/KR20090073771A/ko
Application granted granted Critical
Publication of KR100906103B1 publication Critical patent/KR100906103B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0784—Uniform resistance, i.e. equalizing the resistance of a number of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 비표시 영역의 전 부분에 대응된 링크 배선의 저항 값을 균일하게 확보할 수 있는 액정표시장치용 어레이 기판에 관한 것이다.
본 발명에 따른 액정표시장치용 어레이 기판은 표시 영역과, 링크 영역과 패드 영역을 포함하는 비표시 영역으로 구분된 기판과; 상기 기판 상의 표시 영역에 대응된 어레이 소자와; 상기 패드 영역에 대응된 제 1 내지 제 n 패드와; 상기 링크 영역에 대응하여 상기 제 1 내지 제 n 패드에 일대일 접속된 제 1 내지 제 n 링크 배선에 있어서, 상기 제 1 내지 제 n/2 링크 배선 사이에 대응된 어느 한 링크 배선을 제 k 링크 배선이라 하고, 상기 제 n/2 내지 제 n 링크 배선의 사이에 대응되고 상기 제 k 링크 배선과 대칭을 이루는 링크 배선을 제 l 링크 배선이라고 했을 때, 상기 제 1 내지 제 k 링크 배선과 상기 제 l 내지 제 n 링크 배선은 한번 또는 두번의 굴절부를 갖고, 상기 제 k 내지 제 l 링크 배선은 굴절부를 가지지 않으며, 상기 제 k 링크 배선을 기준으로 제 1 링크 배선, 상기 l 링크 배선을 기준으로 제 n 링크 배선으로 갈 수록 각 배선의 폭이 차등적으로 커지도록 설계된 것을 특징으로 한다.
이때, 상기 링크 영역의 가장자리 영역에 대응된 링크 배선의 길이가 길어지더라도, 저항의 발생이 줄어들 수 있도록 그 폭을 넓게 구성하는 것을 통해 기판의 전 부분에서의 저항 값을 균일하게 확보하는 것을 통해 미충전 문제를 개선할 수 있다.

Description

액정표시장치용 어레이 기판{Array Substrate of Liquid Crystal Display Device}
본 발명은 액정표시장치에 관한 것으로, 비표시 영역의 전 부분에 대응된 링크 배선의 저항 값을 균일하게 확보할 수 있는 액정표시장치용 어레이 기판에 관한 것이다.
일반적으로, 평판형 표시장치의 하나인 액정표시장치는 음극선관(Cathode Ray Tube : CRT)에 비해 시인성이 우수하고 평균소비전력도 같은 화면크기의 음극선관에 비해 작을 뿐만 아니라 발열량도 작기 때문에 플라즈마 표시장치나 전계방출 표시장치와 함께 최근에 휴대폰이나 컴퓨터의 모니터, 텔레비전의 차세대 표시장치로서 각광받고 있다.
이러한 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 지니고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
이하, 첨부한 도면을 참조하여 종래에 따른 액정표시장치에 대해 설명하도록 한다.
도 1은 종래에 따른 액정표시장치용 어레이 기판을 나타낸 평면도이다.
도시한 바와 같이, 종래에 따른 액정표시장치용 어레이 기판(10)은 화상을 구현하는 표시 영역(AA)과 화상을 구현하지 않는 비표시 영역(NAA)으로 구분된다.
상기 기판(10) 상의 표시 영역(AA)에는 일 방향으로 스캔 신호를 인가받는 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과, 상기 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 수직 교차하여 다수의 화소 영역(P)을 정의하며, 데이터 신호를 인가받는 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)이 매트릭스 형태로 배치된다.
상기 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)의 교차지점에 일대일 대응하여 스위칭 역할을 하는 다수의 박막트랜지스터(T)가 구성되고, 상기 박막트랜지스터(T)와 접촉된 화소 전극(80)은 화소 영역(P)에 일대일 대응하여 구성된다.
한편, 상기 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)은 비표시 영역(NAA)에 대응된 제 1 내지 제 m 게이트 링 크 배선(GLL1 내지 GLLm) 및 제 1 내지 제 n 데이터 링크 배선(DLL1 내지 DLLn)을 통해 제 1 내지 제 m 게이트 패드(GP1 내지 GPm)와 제 1 내지 제 n 데이터 패드(DP1 내지 DPn)에 각각 접속된다.
이때, 상기 제 1 내지 제 m 게이트 패드(GP1 내지 GPm)와 제 1 내지 제 n 데이터 패드(DP1 내지 DPn)는 각각의 일부를 노출하는 제 1 내지 제 m 게이트 패드 콘택홀(미도시) 및 제 1 내지 제 n 데이터 패드 콘택홀(미도시)을 통해 화소 전극(80)과 동일층 동일 물질로 이루어진 제 1 내지 제 m 게이트 패드 전극(미도시) 및 제 1 내지 제 n 데이터 패드 전극(미도시)에 각각 대응하여 접촉된다.
이러한 제 1 내지 제 m 게이트 패드 전극(미도시)과 제 1 내지 제 n 데이터 패드 전극(미도시)은 기판(10)과 이격된 일측에 위치하는 게이트 및 데이터 구동 회로부(미도시)와 탭(Tape Automated Bonding: TAB) 실장 공정을 통해 부착되는 바, 상기 제 1 내지 제 m 게이트 패드 전극(미도시)과 제 1 내지 제 n 데이터 패드 전극(미도시)은 게이트 및 데이터 구동 회로부(미도시)로부터의 스캔 및 데이터 신호를 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)으로 각각 인가하는 역할을 한다.
도 2는 도 1의 A 부분을 확대한 도면이고, 도 3은 도 2의 좌측 절반을 확대한 도면으로, 이를 참조하여 상세히 설명하도록 한다.
도 2와 도 3에 도시한 바와 같이, 표시 영역(도 1의 AA)과 비표시 영역(NAA)으로 구분된 기판(10) 상의 비표시 영역(NAA), 특히 데이터 패드 영역(DPA)에 대응하여 제 1 내지 제 n 데이터 패드 전극(DP1 내지 DPn)이 일정한 패드 피치(P1)를 갖고 이격 구성되고 있으며, 상기 제 1 내지 제 n 데이터 패드 전극(DP1 내지 DPn)에 일대일 대응된 제 1 내지 제 n 데이터 링크 배선(DLL1 내지 DLLn)은 제 1 내지 제 n 데이터 배선(도 1의 DL1 내지 DLn)에 데이터 신호를 인가하는 역할을 한다.
이때, 상기 제 1 내지 제 n 데이터 링크 배선(DLL1 내지 DLLn)은 제 1 내지 제 n 데이터 패드 전극(DP1 내지 DPn)에서 수직하게 분기된 수직부와, 상기 수직부에서 사선 형태로 연장된 사선부를 포함한다.
이때, 상기 제 1 내지 제 n 데이터 링크 배선(DLL1 내지 DLLn)은 동일한 폭(W)으로 설계되고, 제 1 내지 제 n 데이터 링크 배선(DLL1 내지 DLLn) 간 이격 거리인 링크 피치(P2)는 수직부와 사선부 간에 구분 없이 등 간격으로 설계된다.
그러나, 전술한 구조는 제 n/2 데이터 링크 배선(DLLn/2)을 기준으로 제 n/2 -1 데이터 링크 배선(DLLn/2-1)에서 제 1 데이터 링크 배선(DLL1)으로, 제 n/2+1 데이터 링크 배선(DLLn/2+1)에서 제 n 데이터 링크 배선(DLLn)으로 갈수록 각 데이터 링크 배선의 길이가 길어질 수 밖에 없는 설계를 갖는다.
일반적으로 저항은 길이에 비례하고 단면적에 반비례한다. 즉, 배선의 길이가 길어지면 전자가 지나가야할 길이 길어지기 때문에 저항이 커지는 문제가 있다.
이때, 상기 제 1 내지 제 n 데이터 링크 배선(DLL1 내지 DLLn)의 폭(W)은 모두 일정하기 때문에 제 n/2 데이터 링크 배선(DLLn/2)을 기준으로 좌측과 우측 가장자리에 대응된 데이터 링크 배선의 저항이 커지는 문제가 있다.
특히, 생산 단가를 줄이기 위해 드라이브 IC의 개수를 줄이려는 연구가 활발히 진행되고 있으며, 액정 패널이 대형화될 수록 데이터 링크 배선의 수는 더욱 증 가하게 될 뿐만 아니라, 좌우측 가장자리에 대응된 데이터 링크 배선의 길이 또한 길어지게 되는 결과를 초래한다.
특히, 고해상도 모델에서는 데이터 링크 배선의 수가 많아지면서 각 데이터 링크 배선의 이격 거리인 링크 피치가 짧아져 중앙부에 대응된 데이터 링크 배선에 비해 좌우측 가장자리에 대응된 데이터 링크 배선의 저항을 더욱 상승시키는 결과를 초래하여 미충전 문제를 유발하고 있다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 링크 영역에 대응된 신호 배선의 설계를 변형하는 것을 통해 가장자리 영역에서의 신호 저항을 줄이는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판은 표시 영역과, 링크 영역과 패드 영역을 포함하는 비표시 영역으로 구분된 기판과; 상기 기판 상의 표시 영역에 대응된 어레이 소자와; 상기 패드 영역에 대응된 제 1 내지 제 n 패드와; 상기 링크 영역에 대응하여 상기 제 1 내지 제 n 패드에 일대일 접속된 제 1 내지 제 n 링크 배선에 있어서, 상기 제 1 내지 제 n/2 링크 배선 사 이에 대응된 어느 한 링크 배선을 제 k 링크 배선이라 하고, 상기 제 n/2 내지 제 n 링크 배선의 사이에 대응되고 상기 제 k 링크 배선과 대칭을 이루는 링크 배선을 제 l 링크 배선이라고 했을 때, 상기 제 1 내지 제 k 링크 배선과 상기 제 l 내지 제 n 링크 배선은 한번 또는 두번의 굴절부를 갖고, 상기 제 k 내지 제 l 링크 배선은 굴절부를 가지지 않으며, 상기 제 k 링크 배선을 기준으로 제 1 링크 배선, 상기 l 링크 배선을 기준으로 제 n 링크 배선으로 갈 수록 각 배선의 폭이 차등적으로 커지도록 설계된 것을 특징으로 한다.
이때, 상기 제 1 내지 제 n/2 링크 배선 또는 제 n 내지 제 n/2 링크 배선을 감싸는 네 변을 제 1, 제 2, 제 3, 제 4 변이라 정의했을 때, 상기 제 1 또는 제 n 링크 배선이 설계되는 제 4 변에 대응된 a점과, 상기 링크 영역과 표시 영역의 경계부에 위치하는 제 3 변에 대응된 b점과, 상기 제 n/2 링크 배선이 설계되는 제 2 변과 제 3 변이 만나는 꼭지점인 c점과, 상기 제 1 내지 제 n/2 링크 패드 또는 제 n/2 링크 패드 내지 제 n 링크 패드가 설계되는 제 1 변에 대응된 d점과, 상기 b점에 대응된 제 k 또는 l 링크 배선에서 상기 c점과 d점을 연결한 실선과 접하는 접점인 e점을 포함한다.
상기 링크 영역에 대응된 제 1 내지 제 n/2 링크 배선 또는 제 n/2 링크 배선 내지 제 n 링크 배선은 상기 a, b, c, d, e점에 의해 제 1, 제 2, 제 3, 제 4 영역으로 구분되는 것을 특징으로 한다.
또한, 상기 a점과 b점 사이에 대응된 상기 제 1 내지 제 k 링크 배선 또는 상기 제 l 내지 제 n 링크 배선은 제 1 내지 제 n 패드에서 각각 수직 연장된 다수의 제 1 수직부와, 상기 다수의 제 1 수직부에서 평행하게 연장 구성된 다수의 제 1 사선부와, 상기 다수의 제 1 사선부에서 수직 연장된 다수의 제 2 수직부를 포함한다. 상기 제 1 또는 제 n 링크 배선은 제 1 수직부 없이, 상기 제 1 사선부와 제 2 수직부로 이루어진 것을 특징으로 한다.
상기 a점은 상기 제 1 또는 제 n 링크 배선의 제 1 사선부와 제 2 수직부가 만나는 최 외곽 접점이고, 상기 a점에서 b점을 연결한 실선은 제 1 굴절선을 이루는 것을 특징으로 한다.
이때, 상기 제 1 내지 제 k 링크 배선 또는 제 l 내지 제 n 링크 배선 각각의 제 1 수직부는 상기 제 3 영역, 상기 다수의 제 1 사선부는 상기 제 2 영역, 상기 다수의 제 2 수직부는 상기 제 1 영역에 각각 대응 구성된 것을 특징으로 한다.
상기 제 1 내지 제 k 링크 배선 또는 제 l 내지 제 n 링크 배선 각각의 제 2 수직부에 있어서, 상기 제 1 및 제 n 링크 배선의 제 2 수직부에서 상기 제 k 및 l 링크 배선의 제 2 수직부로 갈수록 폭과 길이가 차등적으로 줄어든다.
상기 제 1 내지 제 k 링크 배선 또는 제 l 내지 제 n 링크 배선 각각의 제 2 수직부 간의 이격 거리인 제 1 링크 피치는 상기 제 1 내지 제 k 링크 배선 또는 제 l 내지 제 n 링크 배선의 제 1 사선부 간의 이격 거리인 제 2 링크 피치 보다 넓은 폭으로 설계된다.
상기 b점과 c점 사이에 대응된 상기 제 k 내지 제 n/2 링크 배선은 제 k 내지 제 n/2 패드 각각에서 수직 연장된 다수의 제 1 수직부와, 상기 다수의 제 1 수직부에서 평행하게 연장된 제 2 사선부를 포함하며, 상기 다수의 제 1 수직부는 상기 제 3 영역, 상기 다수의 제 2 사선부는 상기 제 4 영역에 각각 대응 구성된다.
상기 제 1 내지 제 n/2 링크 배선 또는 제 n 내지 제 n/2 링크 배선 각각의 제 1 수직부에 있어서, 상기 제 1 또는 제 n 링크 배선의 제 1 수직부에서부터 상기 제 n/2 링크 배선의 제 1 수직부로 갈수록 차등적으로 길이가 길어지도록 설계한 것을 특징으로 한다.
또한, 상기 제 1 내지 제 n/2 링크 배선 또는 제 n 내지 제 n/2 링크 배선 각각의 제 1 수직부 간의 이격 거리인 제 3 링크 피치는 상기 제 1 및 제 2 링크 피치 보다 좁은 폭으로 설계된다.
상기 d점에서 c점을 연결한 실선인 제 2 굴절선이 더욱 구성되며, 상기 제 2 굴절선은 상기 제 1 굴절선 보다 큰 기울기를 갖는 것을 특징으로 한다. 상기 제 k 내지 제 n/2 링크 배선 또는 상기 제 n/2 내지 제 l 링크 배선 각각의 제 2 사선부 간의 이격 거리인 제 4 링크 피치는 종래의 링크 피치 보다 좁은 폭을 가지며, 등 간격으로 설계된다. 이때, 상기 링크 영역은 게이트 또는 데이터 링크 영역인 것을 특징으로 한다.
본 발명에서는 첫째, 게이트 또는 데이터 링크 영역의 중앙부에서의 저항은 증가시키고, 외곽부에서의 저항은 감소시키는 것을 통해 미충전 문제를 개선할 수 있다.
둘째, 새로운 구조의 링크 설계를 적용하는 것을 통해 내로우형 액정표시장치를 제작할 수 있는 장점이 있다.
--- 실시예 ---
본 발명은 게이트 및 데이터 링크 영역에 대응된 게이트 및 데이터 링크 배선의 폭에 차등을 두고 설계하는 것을 통해 링크 영역의 전 영역에서 균일한 저항 값을 확보할 수 있는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치에 대해 설명하도록 한다.
도 4는 본 발명에 따른 액정표시장치용 어레이 기판을 나타낸 평면도이다.
도시한 바와 같이, 본 발명에 따른 액정표시장치용 어레이 기판(110)은 화상을 구현하는 표시 영역(AA)과 화상을 구현하지 않는 비표시 영역(NAA)으로 구분된다.
상기 기판(110) 상의 표시 영역(AA)에는 일 방향으로 스캔 신호를 인가받는 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과, 상기 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 수직 교차하여 다수의 화소 영역(P)을 정의하며, 데이터 신호를 인가받는 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)이 매트릭스 형태로 배치된다.
상기 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)의 교차지점에 일대일 대응하여 스위칭 역할을 하는 다수의 박막트랜지스터(T)가 구성되고, 상기 박막트랜지스터(T)는 화소 영역(P)에 대응하여 일대일 구성된 화소 전극(180)과 접촉된다. 이때, 상기 표시 영역(AA)에 대응된 모든 전극 및 배선을 포함하여 어레이 소자라 한다.
한편, 상기 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)은 비표시 영역(NAA)에 대응된 제 1 내지 제 m 게이트 링크 배선(GLL1 내지 GLLm) 및 제 1 내지 제 n 데이터 링크 배선(DLL1 내지 DLLn)을 통해 제 1 내지 제 m 게이트 패드(GP1 내지 GPm)와 제 1 내지 제 n 데이터 패드(DP1 내지 DPn)에 각각 접속된다.
이때, 상기 제 1 내지 제 m 게이트 패드(GP1 내지 GPm)와 제 1 내지 제 n 데이터 패드(DP1 내지 DPn)는 각각의 일부를 노출하는 제 1 내지 제 m 게이트 패드 콘택홀(미도시) 및 제 1 내지 제 n 데이터 패드 콘택홀(미도시)을 통해 화소 전극(180)과 동일층 동일 물질로 이루어진 제 1 내지 제 m 게이트 패드 전극(미도시) 및 제 1 내지 제 n 데이터 패드 전극(미도시)에 각각 대응하여 접촉된다.
이러한 제 1 내지 제 m 게이트 패드 전극(미도시)과 제 1 내지 제 n 데이터 패드 전극(미도시)은 기판(110)과 이격된 일측에 위치하는 게이트 및 데이터 구동 회로부(미도시)와 탭(Tape Automated Bonding: TAB) 실장 공정을 통해 부착되는 바, 상기 제 1 내지 제 m 게이트 패드 전극(미도시)과 제 1 내지 제 n 데이터 패드 전극(미도시)은 게이트 및 데이터 구동 회로부(미도시)로부터의 스캔 및 데이터 신호를 제 1 내지 제 m 게이트 배선(GL1 내지 GLm)과 제 1 내지 제 n 데이터 배선(DL1 내지 DLn)으로 각각 인가하는 역할을 한다.
이때, 본 발명에서는 제 1 내지 제 m 게이트 링크 배선(GL1 내지 GLm)과 제 1 내지 제 n 데이터 링크 배선(DL1 내지 DLn)의 폭에 차등을 두고 설계하는 것을 특징으로 하는 바, 이에 대해서는 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 5는 도 4의 B 부분을 확대한 도면으로, 제 n/2 데이터 링크 배선을 기준으로 좌우 대칭을 이루므로 좌측 부분을 일 예로 설명하도록 한다.
도 5에 도시한 바와 같이, 기판(110) 상의 비표시 영역(NAA)은 링크 영역(LA)과 패드 영역(PA)으로 세분화된다. 상기 기판(110) 상의 패드 영역(PA)에는 제 1 내지 제 n/2 데이터 패드(DP1 내지 DPn/2)가 동일한 패드 피치(P1)를 갖고 각각 이격 구성된다. 상기 제 1 내지 제 n/2 데이터 패드(DP1 내지 DPn/2)에 일대일 대응된 제 1 내지 제 n/2 데이터 링크 배선(DLL1 내지 DLLn/2)은 제 1 내지 제 n/2 데이터 배선(도 4의 DL1 내지 DLn/2)에 각각 연결된다.
이때, 상기 제 1 데이터 링크 배선(DLL1)과 제 n/2 데이터 링크 배선(DLLn/2)은 직선으로 설계된 제 n/2 데이터 링크 배선(DLLn/2)을 기준으로 한번의 굴절부를 갖고 좌우 대칭을 이룬다. 또한, 상기 제 2 내지 제 n/2-1 데이터 링크 배선(DLL2 내지 DLLn/2-1)은 두 번의 굴절부를 갖고, 상기 제 n/2 데이터 링크 배선(DLLn/2)을 기준으로 제 1 데이터 링크 배선(DLL1)으로 갈 수록 링크 피치(P2)가 차등적으로 커지도록 설계한 것을 특징으로 한다.
보다 상세하게는, 상기 제 n/2 데이터 링크 배선(DLLn/2)이 위치하는 중앙부에 대응된 링크 피치(P2)는 종래의 링크 피치(도 2의 P2) 보다 좁은 간격으로 설계하여 중앙부에서의 저항 값은 증가시키고, 제 1 데이터 링크 배선(DLL1)이 위치하 는 외곽부에 대응된 링크 피치(P2)는 차등적으로 간격이 넓어지도록 설계하여 외곽부에 대응된 저항 값은 감소시키는 것을 특징으로 한다.
즉, 전술한 구성은 링크 영역(LA)의 외곽부와 중앙부에서의 저항 값을 균일하게 확보할 수 있는 장점이 있다.
따라서, 본 발명에서는 링크 영역의 최 외곽 가장자리에 대응된 데이터 링크 배선의 길이가 길어지더라도, 최 외곽 가장자리에서의 링크 피치의 확보로 이 부분에 대응된 데이터 링크 배선의 폭을 넓게 설계할 수 있는 장점을 갖는다.
도 6은 도 5를 상세하게 나타낸 확대 평면도로, 이를 참조하여 상세히 설명하도록 한다.
도시한 바와 같이, 제 1 내지 제 n/2 데이터 링크 배선(DLL1 내지 DLLn/2)이 설계된 부분을 확대한 도면으로, 제 1 내지 제 n/2 데이터 링크 배선(DLL1 내지 DLLn/2)을 감싸는 직사각형의 네 변을 제 1, 제 2, 제 3, 제 4 변(L1, L2, L3, L4)이라 정의했을 때, 상기 제 1 데이터 링크 배선(DLL1)이 설계되는 제 4 변(L4)에 대응된 임의의 a점과, 상기 링크 영역(도 5의 LA)과 표시 영역(도 4의 AA)의 경계부에 위치하는 제 3 변(L3)에 대응된 임의의 b점과, 상기 제 n/2 데이터 링크 배선(DLLn/2)이 설계되는 제 2 변(L2)과 제 3 변(L3)이 만나는 꼭지점인 c점과, 상기 제 1 내지 제 n/2 데이터 링크 패드(도 5의 DP1 내지 DPn/2)가 설계되는 제 1 변에 대응된 임의의 d점을 선정한다.
상기 b점에 대응된 임의의 데이터 링크 배선을 제 k 데이터 링크 배선(DLLk)이라 정의하면, 상기 b점에 대응된 제 k 데이터 링크 배선(DLLk)에서 c점과 d점을 연결한 실선과 접하는 접점인 e점을 선정할 수 있다. 이때, 상기 a, b, c, d, e점에 의해 제 1, 제 2, 제 3, 제 4 영역(I, II, III, IV)으로 구분된다.
상기 a점과 b점 사이에 대응된 제 1 내지 제 k 데이터 링크 배선(DLL1 내지 DLLk)은 제 1 내지 제 k 데이터 패드(도 5의 DP1 내지 DPk)에서 각각 수직 연장된 다수의 제 1 수직부와, 상기 다수의 제 1 수직부에서 평행하게 연장 구성된 다수의 제 1 사선부와, 상기 다수의 제 1 사선부에서 제 1 내지 제 k 데이터 배선(도 4의 DL1 내지 DLk)으로 각각 수직 연장된 다수의 제 2 수직부를 포함한다. 이때, 상기 제 1 데이터 링크 배선(DDL1)은 제 1 수직부를 구성하지 않고 제 1 사선부와 제 2 수직부로 이루어질 수 있다.
전술한 a점은 최 외곽 가장자리에 위치하는 제 1 데이터 링크 배선(DLL1)의 제 1 사선부와 제 2 수직부가 만나는 최 외곽 접점으로 정의될 수 있다. 상기 a 점의 위치는 제 1 데이터 링크 배선(DLL1)의 설계에 따라 달라질 수 있는 바, 이에 대해서는 후술하기로 한다.
이때, 상기 제 1 내지 제 k 데이터 링크 배선(DLL1 내지 DLLk) 각각의 제 1 수직부는 제 3 영역(III), 상기 다수의 제 1 사선부는 제 2 영역(II), 상기 다수의 제 2 수직부는 제 1 영역(I)에 각각 대응 구성된다.
또한, 상기 제 1 내지 제 k 데이터 링크 배선(DLL1 내지 DLLk) 각각의 제 2 수직부에 있어서, 상기 제 1 데이터 링크 배선(DLL1)의 제 2 수직부에서부터 제 k 데이터 링크 배선(DLLk)의 제 2 수직부로 갈수록 폭(W)과 길이가 차등적으로 줄어드는 설계를 갖는다. 이때, 상기 제 1 내지 제 k 데이터 배선(도 4의 DL1 내지 DLk)을 시점으로 제 1 내지 제 k 데이터 링크 배선(DLL1 내지 DLLk)의 제 2 수직부가 끝나는 각 점을 따라 연결한 실선, 즉 a점에서 b점을 연결한 실선은 제 1 굴절선(G)을 이룬다. 상기 제 1 굴절선(G)은 곡선으로 설계된 것을 특징으로 한다.
특히, 상기 제 1 내지 제 k 데이터 링크 배선(DLL1 내지 DLLk) 각각의 제 1 사선부에 있어서, 상기 제 k 데이터 링크 배선(DLLk)에서부터 제 1 데이터 링크 배선(DLL1)으로 갈수록 각 데이터 링크 배선의 폭(W)이 차등적으로 커지도록 설계된다.
전술한 도 5에서는 제 1 내지 제 n/2 데이터 링크 배선(DLL1 내지 DLLn/2)의 폭(W)이 동일하다는 전제하에서 제 1 내지 제 k 데이터 링크 배선(DLL1 내지 DLLk) 각각의 제 1 사선부 간의 이격 거리인 제 2 링크 피치(F2)가 차등적으로 커지는 것으로 설명하였으나, 실제 설계에서는 도 6에서와 같이 제 1 내지 제 k 데이터 링크 배선(DLL1 내지 DLLk)의 제 1 사선부의 폭(W)에 차등을 두고 설계되므로, 제 2 영역(II)에 대응된 제 2 링크 피치(F2)는 같거나 달라질 수 있다.
이때, 전술한 제 1 내지 제 k 데이터 링크 배선(DLL1 내지 DLLk) 각각의 제 2 수직부 간의 이격 거리인 제 1 링크 피치(F1)는 제 2 링크 피치(F2) 보다 넓은 폭으로 설계된다.
한편, 상기 b점과 c점 사이에 대응된 제 k 내지 제 n/2 데이터 링크 배선(DLLk 내지 DLLn/2)은 제 k 내지 제 n/2 데이터 패드(도 5의 DPk 내지 DPn/2)에서 각각 수직 연장된 다수의 제 1 수직부와, 상기 다수의 제 1 수직부에서 평행하게 연장된 제 2 사선부를 포함하는 바, 상기 다수의 제 1 수직부는 제 3 영 역(III), 상기 다수의 제 2 사선부는 제 4 영역(IV)에 각각 대응 구성된다.
이때, 전술한 제 1 내지 제 k 데이터 링크 배선(DLL1 내지 DLLk)과, 제 k 내지 제 n/2 데이터 링크 배선(DLLk 내지 DLLn/2) 각각의 제 1 수직부에 있어서, 제 1 데이터 링크 배선(DLL1)의 제 1 수직부에서부터 제 n/2 데이터 링크 배선(DLLn/2)의 제 1 수직부로 갈수록 차등적으로 길이가 길어지는 설계를 갖는다. 여기서, 상기 제 1 내지 제 n/2 데이터 링크 배선(DLL1 내지 DLLn/2) 각각의 제 1 수직부의 폭(W)은 등 간격으로 설계하는 것이 바람직하다.
상기 제 1 내지 제 n/2 데이터 링크 배선(DLL1 내지 DLLn/2) 각각의 제 1 수직부 간의 이격 거리인 제 3 링크 피치(F3)는 제 1 및 제 2 링크 피치(F1, F2) 보다 좁은 폭을 갖도록 설계된다.
여기서, 상기 제 1 내지 제 n/2 데이터 패드(도 5의 DP1 내지 DPn/2)를 시점으로 제 1 내지 제 n/2 데이터 링크 배선(DLL1 내지 DLLn/2)의 제 1 수직부가 끝나는 각 점들을 연결한 실선, 즉 d점에서 c점을 연결한 실선인 제 2 굴절선(H)은 제 1 굴절선(G) 보다 큰 기울기를 갖는다.
또한, 상기 제 k 내지 제 n/2 데이터 링크 배선(DLLk 내지 DLLn/2) 각각의 제 2 사선부에 있어서, 상기 제 k 내지 제 n/2 데이터 링크 배선(DLLk 내지 DLLn/2) 각각의 제 2 사선부의 폭(W)은 같거나 달라질 수 있다. 이때, 상기 제 k 내지 제 n/2 데이터 링크 배선(DLLk 내지 DLLn/2) 각각의 제 2 사선부 간의 이격 거리인 제 4 링크 피치(F4)는 종래의 링크 피치(도 3의 P2) 보다 좁은 폭(W)을 가지며, 등 간격으로 설계된 것을 특징으로 한다.
즉, 본 발명에서는 제 4 링크 피치(F4)를 종래의 링크 피치 보다 좁은 폭(W)을 갖도록 설계하는 것을 통해 제 4 영역(IV)에 대응된 다수의 데이터 링크 배선의 저항을 증가시킬 수 있고, 상기 제 1 및 제 2 영역(I, II)에 대응된 다수의 데이터 링크 배선의 폭(W)은 차등적으로 넓어지는 구조이므로 외곽부에 대응된 다수의 데이터 링크 배선의 저항을 감소시킬 수 있다. 그 결과, 상기 링크 영역(도 5의 LA)의 전 부분에서의 저항 값을 균일하게 확보할 수 있는 장점이 있다.
따라서, 본 발명에서는 제 k 내지 제 n/2 데이터 링크 배선(DLLk 내지 DLLn/2)이 위치하는 중앙부와, 제 1 내지 제 k 데이터 링크 배선(DLL1 내지 DLLk)이 위치하는 외곽부 간의 저항차를 균일하게 확보하는 것을 통해 미충전 문제를 해결할 수 있다.
이때, 상기 제 4 변(L4)에 대응된 임의의 a점과 제 3 변(L3)에 대응된 임의의 b점을 선정하는 것이 중요한 과제라 할 수 있는 바, 이에 대해서는 이하 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 7a는 본 발명에 따른 링크 영역의 설계치를 나타낸 평면도이고, 도 7b는 R과 R' 값을 각각 측정한 그래프이고, 도 7c는 R'/R 값을 측정한 그래프이다.
이때, 도 7a는 현재 하나의 드라이브 IC가 수용할 수 있는 최대치인 1281 채널 중 좌측 절반을 나타낸 도면이다. 도 7b의 R과, 도 7c의 R'은 종래와 본 발명에 따른 데이터 링크 영역의 설계 구조에서 제 1 내지 제 641 채널의 저항값을 각각 나타낸 그래프로, 상기 제 1 내지 제 641 채널은 제 1 내지 제 641 데이터 링크 배선에 각각 대응된다.
도 7a, 도 7b, 도 7c에 도시한 바와 같이, 직사각형의 네 변을 제 1, 제 2, 제 3, 제 4 변(L1, L2, L3, L4)이라고 정의했을 때, 제 4 변(L4)에 위치한 임의의 a점에서부터 제 4 변(L4)과 제 3 변(L3)이 만나는 꼭지점까지의 길이를 X라 정의하도록 한다.
이때, 상기 a점을 상측으로 이동시켜 X를 증가시킬 경우, 제 2 영역(II)에 대응된 제 2 링크 피치(F2)는 점점 늘어나게 되므로, 제 2 영역(II)에 대응된 데이터 링크 배선의 폭(W)을 증가시킬 수 있어 최 외곽부에서의 저항을 더욱 줄일 수 있다. 그러나, 제 4 영역(IV)에 대응된 제 4 링크 피치(F4)는 점점 작아져 제 4 영역(IV)에 대응된 데이터 링크 배선 간 쇼트 불량이 발생될 우려가 있어 X의 길이를 무한정 증가시킬 수 없는 상황이다. 특히, 상기 제 2 영역(II)에 대응된 제 1 데이터 링크 배선(DLL1)의 사선부의 상측에 위치하는 빈 공간(T)은 게이트 구동 신호를 인가하는 로그 배선(미도시)이 지나가는 부분으로 a 점을 위쪽으로 이동시켜 X를 증가시키는 데 한계가 있다.
따라서, X와 b점을 선정하는 것이 가장 중요한 과제라 할 수 있다. 이때, 상기 X에 따라 b점은 바뀌게 되며 X = 1 ~ 4800μm의 범위에서 설계될 수 있다. 바람직하게는 L2, L4 = 4800μm이고, X = 1200μm, b = 제 365 채널에 대응되도록 설계했을 때 가장 큰 효과를 볼 수 있다.
도 7b 및 도 7c는 L2 = 4800μm, X = 1200μm, b = 제 365 채널에 대응되도록 설계했을 때의 제 1 내지 제 641 채널의 R 과 R', R'/R 값을 각각 나타낸 그래프로, 이를 참조하여 상세히 설명하면, 종래에는 제 1 내지 제 641 채널의 R 값이 제 641 채널을 최저점으로 제 1 채널로 갈 수록 선형적으로 증가하는 바, 최 외곽 가장자리에서의 R 값이 큰 폭으로 상승하는 것을 알 수 있다.
이에 반해, 본 발명에서는 제 1 내지 제 641 채널의 R' 값은 최저점인 제 641 채널에서 왼쪽으로 갈수록 증가하다가 b점에 대응된 제 365 채널에서부터 제 1 채널까지 R' 값이 균일하게 유지하다가 조금씩 감소한다.
특히, R'과 R이 만나는 점인 제 229 채널을 기준으로 제 1 내지 제 228 채널까지는 R'/R 값이 1 이하를 유지하고, 제 230 내지 제 641 채널까지는 R'/R 값이 1 이상을 유지한다.
다시 말해, 상기 제 364 내지 640 채널까지의 R' 값은 평균적으로 1.5배 정도씩 증가하였고, 제 364 채널에서부터 제 1 채널로 갈수록 R' 값이 조금씩 감소하다가, 최저점인 제 1 채널에서의 R' 값은 0.64배 정도 감소하는 것을 알 수 있다.
따라서, 본 발명에서는 제 1 내지 제 228 채널에서의 R' 값은 줄이고, 제 230 내지 641 채널에서의 R' 값은 증가시키는 것을 통해 제 1 채널 내지 제 641 채널에 대응된 R' 값을 대등한 수준으로 확보할 수 있는 장점이 있다.
본 발명에서는 L2 = 4800μm로 설계하고 있다. 이때, 종래에 따른 링크 영역의 설계 구조에서 본 발명과 같은 효과를 얻기 위해서는 L2 = 6784μm로 설계해야 된다. 따라서, 본 발명에서는 L2의 길이를 축소 설계할 수 있어 화상을 구현하지 않는 비표시 영역, 즉 베젤 영역을 축소 설계하는 것을 통해 내로우형 액정표시장치를 제작할 수 있는 장점이 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 데이터 패드부의 설계 구조에 서 a, b점을 도출하는 방법에 대해 설명하도록 한다.
도 8은 데이터 패드부의 설계 계산방법을 설명하기 위한 도면으로, 데이터 패드부의 좌측 절반에 대응된 부분을 나타낸 도면이다.
도시한 바와 같이, 제 1 내지 제 n/2 데이터 링크 배선까지의 거리를 L1, 상기 제 1 내지 제 n/2 데이터 패드까지의 거리를 L2, 세로변의 길이를 D1이라 정의하고, 임의의 점 a와 b를 선정한 후 좌표 평면으로 옮기게 되면, 점(0, 0), (b, 0), L1, 0), (L1, D1), (L1-L2, D1), (0, a), (0, D1), (L1, D1)을 결정할 수 있다.
이때, 점(0, a)와 점(b, 0)이 결정되면 점(L1-L2, D1)과 점(L1, 0)을 연결한 직선과 점(b, 0)가 만나는 점(x, y)을 결정할 수 있게 되는 바, 상기 점(x, y)는 점(0, a)와 점(b, 0)에 의해 변하는 변동점이다.
상기 점(0, a)에서 (L1-L2, D1)까지의 거리를 f1, 점(b, 0)에서 점(x, y)까지의 거리를 f2, 점(x, y)에서 점(L1-L2, D1)까지의 거리를 f3라 정의하도록 한다.
이때, 상기 점(0, a), (b, 0), (L1-L2, D1), (x, y)에 둘러싸인 부분을 (1), 점(b, 0), (L1, 0), (x, y)에 둘러싸인 부분을 (2)라 정의하면, (1) 부분에 대응된 다수의 제 1 링크 피치(LP1)가 모두 동일하다는 전제하에서, 제 1 링크 피치(LP1)의 평균 피치는 T1/t1개, 또한 (2) 부분에 대응된 다수의 제 2 링크 피치(LP2)가 모두 동일하다는 전제하에서, 제 2 링크 피치(LP2)의 평균 피치는 T2/t2개로 각각 쉽게 구할 수 있다.
상기 T1은 f1과 점(b, 0)의 최단 거리이고, T2는 f2와 점(L1, O)의 최단 거리이다. 또한, t1은 제 1 내지 제 k 데이터 링크 배선의 개수이고, t2는 제 k 내지 제 n/2 데이터 링크 배선의 개수를 각각 의미한다.
즉, 실제 설계에서는 제 1 링크 피치(LP1)의 평균 피치를 구한 후, f1에서 f2로 갈수록 (1) 부분에 대응된 제 1 링크 피치(LP1)의 길이가 차등적으로 감소하는 형태로 설계된다. 다시 말해, 상기 f2를 (2) 부분에 대응된 제 2 링크 피치(LP2)와 같게 하면, 제 1 링크 피치(LP1)의 평균 피치 대비 (2) 부분에 대응된 제 2 링크 피치(LP2)가 줄어든 만큼 (1) 부분에 대응된 제 1 링크 피치(LP1)는 증가한다고 볼 수 있다.
종합해 보면, (1) 부분에 대응된 다수의 제 1 링크 피치 = 제 1 링크 피치의 평균 피치 + (제 1 링크 피치의 평균 피치 - (2) 부분에 대응된 제 2 링크 피치)이다. 따라서, 2ㅧ 제 1 링크 피치의 평균피치 - 제 2 링크 피치가 된다.
특히, (1) 부분에 대응된 다수의 제 1 링크 피치(LP1) 중 최 외곽에 대응된 제 1 피치를 초항, (2) 부분에 대응된 제 k 데이터 링크 배선에 대응된 제 2 피치를 마지막 항으로 하는 등차수열과 같다. 즉, 임의의 채널 X에 대해서
Figure 112007095173488-PAT00001
전술한 식에 입각하여 제 1 내지 제 k 데이터 링크 배선에 대응된 다수의 제 1 피치를 차등적으로 설계하게 된다.
도 9a와 도 9b는 a, b 점에 따른 R1과 R2의 최대값의 변화를 나타낸 그래프 로, 보다 자세하게는 (1) 부분과 (2) 부분에서 각각의 저항값(R1, R2)을 비교하여 삼차원으로 나타낸 그래프이다. 특히, 도 9a와 도 9b는 서로 다른 시점에서 바라본 그래프이다.
도 9a와 도 9b에 도시한 바와 같이, a점과 b점의 변화에 따른 R1, R2의 최대값을 삼차원의 그래프로 도시하고 있다. 이때, 상기 R1과 R2의 값이 최저점으로 나타나는 최 하단의 검은색 부분이 a, b 점의 최적점이라 할 수 있다.
즉, a가 커지면 커질수록 R1, R2의 최대값이 작아지는 현상을 보인다. a가 커지면 저항 측면에서는 유리하지만, 제 1 및 제 2 피치의 최소값이 감소할 수 밖에 없는 상황으로 a를 무한정 늘릴 경우 로그 배선이 지나갈 공간이 없어질 수 있으므로 a의 값을 무한정 늘릴 수는 없는 상황이다.
일 예로, 1281채널에서 최소 피치는 6.5μm로 설정되는 데, 이러한 최소 피치 값을 만족시키기 위해서는 a의 값이 1400μm로 제한되는 문제가 있다.
도 9c는 a, b 값의 변화에 따른 R2/R1*100과 효율을 나타낸 표로, 이를 참조하여 설명하면, a 값이 증가할수록 R1, R2의 전체 저항이 줄어드는 정도인 효율이 감소하는 것을 알 수 있다.
이때, a=1400μm 일 때 효율이 최대이지만, a 값이 커질수록 로그 배선이 설계될 공간이 줄어드는 것에 비해 효율의 증가분은 미비하다는 것을 알 수 있다. 이러한 사항을 고려해 보았을 때 a 점을 1200μm로 설계하는 것이 가장 바람직한 선정점이라는 결론을 얻었다.
지금까지, 본 발명에서는 데이터 패드부를 중점적으로 설명하였으나, 게이트 패드부에도 동일하게 적용할 수 있다는 것은 주지의 사실일 것이다.
따라서, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 정신 및 사상을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 자명한 사실일 것이다.
도 1은 종래에 따른 액정표시장치용 어레이 기판을 나타낸 평면도.
도 2는 도 1의 A 부분을 확대한 도면.
도 3은 도 2의 좌측 절반을 확대한 도면.
도 4는 본 발명에 따른 액정표시장치용 어레이 기판을 나타낸 평면도.
도 5는 도 4의 B 부분을 확대한 도면.
도 6은 도 5를 상세하게 나타낸 확대 평면도.
도 7a는 본 발명에 따른 링크 영역의 설계치를 나타낸 평면도.
도 7b는 R과 R' 값을 각각 측정한 그래프.
도 7c는 R'/R 값을 측정한 그래프.
도 8은 데이터 패드부의 설계 계산방법을 설명하기 위한 도면.
도 9a와 도 9b는 a, b 점에 따른 R1과 R2의 최대값의 변화를 나타낸 그래프.
도 9c는 a, b 값의 변화에 따른 R2/R1*100과 효율을 나타낸 표.
* 도면의 주요부분에 대한 부호의 설명*
G, H : 제 1 및 제 2 굴절선 F1 내지 F4 : 제 1 내지 제 4 링크 피치
LDD1 내지 DLL n/2 : 제 1 내지 제 n/2 데이터 링크 배선
W : 제 1 내지 제 n/2 데이터 링크 배선 폭
L1, L2, L3, L4 : 제 1, 제 2, 제 3, 제 4 변
I, II, III, IV : 제 내지 제 4 영역

Claims (16)

  1. 표시 영역과, 링크 영역과 패드 영역을 포함하는 비표시 영역으로 구분된 기판과;
    상기 기판 상의 표시 영역에 대응된 어레이 소자와;
    상기 패드 영역에 대응된 제 1 내지 제 n 패드와;
    상기 링크 영역에 대응하여 상기 제 1 내지 제 n 패드에 일대일 접속된 제 1 내지 제 n 링크 배선에 있어서, 상기 제 1 내지 제 n/2 링크 배선 사이에 대응된 어느 한 링크 배선을 제 k 링크 배선이라 하고, 상기 제 n/2 내지 제 n 링크 배선의 사이에 대응되고 상기 제 k 링크 배선과 대칭을 이루는 링크 배선을 제 l 링크 배선이라고 했을 때, 상기 제 1 내지 제 k 링크 배선과 상기 제 l 내지 제 n 링크 배선은 한번 또는 두번의 굴절부를 갖고, 상기 제 k 내지 제 l 링크 배선은 굴절부를 가지지 않으며, 상기 제 k 링크 배선을 기준으로 제 1 링크 배선, 상기 l 링크 배선을 기준으로 제 n 링크 배선으로 갈 수록 각 배선의 폭이 차등적으로 커지도록 설계된 것을 특징으로 하는 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 내지 제 n/2 링크 배선 또는 제 n 내지 제 n/2 링크 배선을 감싸는 네 변을 제 1, 제 2, 제 3, 제 4 변이라 정의했을 때, 상기 제 1 또는 제 n 링 크 배선이 설계되는 제 4 변에 대응된 a점과, 상기 링크 영역과 표시 영역의 경계부에 위치하는 제 3 변에 대응된 b점과, 상기 제 n/2 링크 배선이 설계되는 제 2 변과 제 3 변이 만나는 꼭지점인 c점과, 상기 제 1 내지 제 n/2 링크 패드 또는 제 n/2 링크 패드 내지 제 n 링크 패드가 설계되는 제 1 변에 대응된 d점과, 상기 b점에 대응된 제 k 또는 l 링크 배선에서 상기 c점과 d점을 연결한 실선과 접하는 접점인 e점을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  3. 제 2 항에 있어서,
    상기 링크 영역에 대응된 제 1 내지 제 n/2 링크 배선 또는 제 n/2 링크 배선 내지 제 n 링크 배선은 상기 a, b, c, d, e점에 의해 제 1, 제 2, 제 3, 제 4 영역으로 구분되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  4. 제 2 항에 있어서,
    상기 a점과 b점 사이에 대응된 상기 제 1 내지 제 k 링크 배선 또는 상기 제 l 내지 제 n 링크 배선은 제 1 내지 제 n 패드에서 각각 수직 연장된 다수의 제 1 수직부와, 상기 다수의 제 1 수직부에서 평행하게 연장 구성된 다수의 제 1 사선부와, 상기 다수의 제 1 사선부에서 수직 연장된 다수의 제 2 수직부를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  5. 제 2 항에 있어서,
    상기 제 1 또는 제 n 링크 배선은 제 1 수직부 없이, 상기 제 1 사선부와 제 2 수직부로 이루어진 것을 특징으로 하는 액정표시장치용 어레이 기판.
  6. 제 2 항에 있어서,
    상기 a점은 상기 제 1 또는 제 n 링크 배선의 제 1 사선부와 제 2 수직부가 만나는 최 외곽 접점인 것을 특징으로 하는 액정표시장치용 어레이 기판.
  7. 제 2 항에 있어서,
    상기 a점에서 b점을 연결한 실선은 제 1 굴절선을 이루는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  8. 제 3 항에 있어서,
    상기 제 1 내지 제 k 링크 배선 또는 제 l 내지 제 n 링크 배선 각각의 제 1 수직부는 상기 제 3 영역, 상기 다수의 제 1 사선부는 상기 제 2 영역, 상기 다수 의 제 2 수직부는 상기 제 1 영역에 각각 대응 구성된 것을 특징으로 하는 액정표시장치용 어레이 기판.
  9. 제 2 항에 있어서,
    상기 제 1 내지 제 k 링크 배선 또는 제 l 내지 제 n 링크 배선 각각의 제 2 수직부에 있어서, 상기 제 1 및 제 n 링크 배선의 제 2 수직부에서 상기 제 k 및 l 링크 배선의 제 2 수직부로 갈수록 폭과 길이가 차등적으로 줄어드는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  10. 제 2 항에 있어서,
    상기 제 1 내지 제 k 링크 배선 또는 제 l 내지 제 n 링크 배선 각각의 제 2 수직부 간의 이격 거리인 제 1 링크 피치는 상기 제 1 내지 제 k 링크 배선 또는 제 l 내지 제 n 링크 배선의 제 1 사선부 간의 이격 거리인 제 2 링크 피치 보다 넓은 폭으로 설계된 것을 특징으로 하는 액정표시장치용 어레이 기판.
  11. 제 2 항에 있어서,
    상기 b점과 c점 사이에 대응된 상기 제 k 내지 제 n/2 링크 배선은 제 k 내 지 제 n/2 패드 각각에서 수직 연장된 다수의 제 1 수직부와, 상기 다수의 제 1 수직부에서 평행하게 연장된 제 2 사선부를 포함하며, 상기 다수의 제 1 수직부는 상기 제 3 영역, 상기 다수의 제 2 사선부는 상기 제 4 영역에 각각 대응 구성된 것을 특징으로 하는 액정표시장치용 어레이 기판.
  12. 제 2 항에 있어서,
    상기 제 1 내지 제 n/2 링크 배선 또는 제 n 내지 제 n/2 링크 배선 각각의 제 1 수직부에 있어서, 상기 제 1 또는 제 n 링크 배선의 제 1 수직부에서부터 상기 제 n/2 링크 배선의 제 1 수직부로 갈수록 차등적으로 길이가 길어지도록 설계한 것을 특징으로 하는 액정표시장치용 어레이 기판.
  13. 제 2 항에 있어서,
    상기 제 1 내지 제 n/2 링크 배선 또는 제 n 내지 제 n/2 링크 배선 각각의 제 1 수직부 간의 이격 거리인 제 3 링크 피치는 상기 제 1 및 제 2 링크 피치 보다 좁은 폭으로 설계된 것을 특징으로 하는 액정표시장치용 어레이 기판.
  14. 제 2 항에 있어서,
    상기 d점에서 c점을 연결한 실선인 제 2 굴절선이 더욱 구성되며, 상기 제 2 굴절선은 상기 제 1 굴절선 보다 큰 기울기를 갖는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  15. 제 2 항에 있어서,
    상기 제 k 내지 제 n/2 링크 배선 또는 상기 제 n/2 내지 제 l 링크 배선 각각의 제 2 사선부 간의 이격 거리인 제 4 링크 피치는 종래의 링크 피치 보다 좁은 폭을 가지며, 등 간격으로 설계된 것을 특징으로 하는 액정표시장치용 어레이 기판.
  16. 제 1 항에 있어서,
    상기 링크 영역은 게이트 또는 데이터 링크 영역인 것을 특징으로 하는 액정표시장치용 어레이 기판.
KR1020070141816A 2007-12-31 2007-12-31 액정표시장치용 어레이 기판 KR100906103B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070141816A KR100906103B1 (ko) 2007-12-31 2007-12-31 액정표시장치용 어레이 기판
TW097133810A TWI377418B (en) 2007-12-31 2008-09-03 Array substrate for liquid crystal display device
CN2008102115659A CN101477992B (zh) 2007-12-31 2008-09-19 液晶显示器件的阵列基板
JP2008257057A JP5562544B2 (ja) 2007-12-31 2008-10-02 液晶表示装置用アレイ基板
US12/330,720 US8174471B2 (en) 2007-12-31 2008-12-09 Array substrate for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141816A KR100906103B1 (ko) 2007-12-31 2007-12-31 액정표시장치용 어레이 기판

Publications (2)

Publication Number Publication Date
KR20090073771A true KR20090073771A (ko) 2009-07-03
KR100906103B1 KR100906103B1 (ko) 2009-07-07

Family

ID=40797602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141816A KR100906103B1 (ko) 2007-12-31 2007-12-31 액정표시장치용 어레이 기판

Country Status (5)

Country Link
US (1) US8174471B2 (ko)
JP (1) JP5562544B2 (ko)
KR (1) KR100906103B1 (ko)
CN (1) CN101477992B (ko)
TW (1) TWI377418B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150025774A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
KR20150028404A (ko) * 2013-09-05 2015-03-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20170005295A (ko) * 2015-07-02 2017-01-12 삼성디스플레이 주식회사 표시 장치
US10204564B2 (en) 2015-12-30 2019-02-12 Samsung Display Co., Ltd. Display device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106873B2 (en) * 2009-07-20 2012-01-31 Au Optronics Corporation Gate pulse modulation circuit and liquid crystal display thereof
TWI434115B (zh) * 2011-04-26 2014-04-11 Au Optronics Corp 扇出線路
CN102253509A (zh) * 2011-07-19 2011-11-23 南京中电熊猫液晶显示科技有限公司 液晶显示器用降低阻抗差异的配线结构及方法
KR101871773B1 (ko) 2012-07-25 2018-06-27 엘지디스플레이 주식회사 플라스틱패널 및 이를 이용한 평판표시장치
CN103278980B (zh) * 2012-10-22 2015-12-16 上海中航光电子有限公司 Tft-lcd阵列基板配线结构及tft-lcd阵列基板
KR102203282B1 (ko) * 2012-12-21 2021-01-14 엘지디스플레이 주식회사 표시장치
KR102060789B1 (ko) * 2013-02-13 2019-12-31 삼성디스플레이 주식회사 표시 장치
KR102156341B1 (ko) * 2013-11-21 2020-09-15 엘지디스플레이 주식회사 디스플레이 장치
CN103995373B (zh) * 2014-05-21 2018-07-10 南京中电熊猫液晶显示科技有限公司 阵列基板及其光电显示装置
CN105137632B (zh) * 2015-09-08 2017-07-04 京东方科技集团股份有限公司 显示面板及显示装置
CN107490885B (zh) * 2017-09-05 2021-03-09 武汉天马微电子有限公司 一种显示装置
CN110896089A (zh) 2018-09-12 2020-03-20 三星显示有限公司 显示装置
US11957015B2 (en) * 2018-09-25 2024-04-09 Sharp Kabushiki Kaisha Display device
KR20210126841A (ko) * 2020-04-10 2021-10-21 삼성디스플레이 주식회사 표시장치
KR20220025990A (ko) 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 패널 및 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3244575B2 (ja) * 1993-10-20 2002-01-07 オプトレックス株式会社 表示素子
JP3683294B2 (ja) * 1994-09-08 2005-08-17 株式会社 日立ディスプレイズ 液晶表示装置
JP2776357B2 (ja) * 1996-01-31 1998-07-16 日本電気株式会社 液晶表示装置
JP3337910B2 (ja) * 1996-06-13 2002-10-28 松下電器産業株式会社 液晶表示素子
JPH1010550A (ja) * 1996-06-20 1998-01-16 Alps Electric Co Ltd 液晶表示素子
JP3296299B2 (ja) * 1998-08-03 2002-06-24 日本電気株式会社 引き出し配線のレイアウト方法および高密度配線を有する表示装置
TW583446B (en) * 2003-05-28 2004-04-11 Chunghwa Picture Tubes Ltd Conducting line structure of a liquid crystal display
JP4525174B2 (ja) 2004-05-21 2010-08-18 セイコーエプソン株式会社 液晶表示装置
JP4661220B2 (ja) 2005-01-05 2011-03-30 セイコーエプソン株式会社 電気光学装置および電子機器
US20070216845A1 (en) * 2006-03-16 2007-09-20 Chia-Te Liao Uniform impedance conducting lines for a liquid crystal display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150025774A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
KR20150028404A (ko) * 2013-09-05 2015-03-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20170005295A (ko) * 2015-07-02 2017-01-12 삼성디스플레이 주식회사 표시 장치
US10204564B2 (en) 2015-12-30 2019-02-12 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN101477992B (zh) 2010-08-25
TW200928530A (en) 2009-07-01
KR100906103B1 (ko) 2009-07-07
JP5562544B2 (ja) 2014-07-30
CN101477992A (zh) 2009-07-08
US20090167654A1 (en) 2009-07-02
TWI377418B (en) 2012-11-21
JP2009163215A (ja) 2009-07-23
US8174471B2 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
KR100906103B1 (ko) 액정표시장치용 어레이 기판
US10529273B2 (en) Display device
US6700636B2 (en) Liquid crystal display panel and method for manufacturing the same
US10770015B2 (en) Display apparatus having a small bezel
CN109407436B (zh) 阵列基板
EP3367438B1 (en) Flexible electronic device and manufacturing method therefor
WO2016061879A1 (zh) 显示装置
CN104950537A (zh) 显示装置的阵列基板
KR20120110887A (ko) 액정표시패널
KR100961268B1 (ko) 액정표시장치용 어레이 기판
US20220187879A1 (en) Display apparatus
CN111948859B (zh) 显示基板以及显示装置
CN111708231B (zh) 一种显示面板及显示装置
KR102385629B1 (ko) 액정표시장치용 어레이 기판
US11586085B2 (en) Display apparatus
KR102524242B1 (ko) 디스플레이 장치
CN212433551U (zh) 一种显示基板及显示装置
KR101997218B1 (ko) 표시 장치
CN109782501B (zh) 显示面板走线结构及其制作方法
KR101165459B1 (ko) 횡전계 방식 액정 표시 장치 및 그 제조 방법
KR102129544B1 (ko) 표시 장치
KR100823053B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
CN116895239A (zh) 电子装置
KR20050086176A (ko) 영상표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 11