TW202130861A - 金屬填充微細結構體的製造方法 - Google Patents

Abstract

本發明提供一種金屬填充微細結構體的製造方法，該方法在將金屬填充到複數個細孔時，抑制對複數個細孔的金屬填充缺陷。金屬填充微細結構體的製造方法具有：在金屬構件的表面上設置具有複數個細孔之絕緣膜，從而得到具有金屬構件和絕緣膜之結構體之製程；及鍍覆製程，針對結構體，在至少具有絕緣膜之一側的面上，在超臨界狀態或亞臨界狀態下進行金屬鍍覆，在複數個細孔中填充金屬。在鍍覆製程開始時，在結構體的細孔的底部存在除閥金屬以外的金屬層，在細孔的底部中對80%以上面積的區域形成有除閥金屬以外的金屬層。

Description

金屬填充微細結構體的製造方法

本發明係有關一種金屬填充微細結構體的製造方法，其針對具有複數個細孔之氧化膜，在複數個細孔中填充有金屬，尤其係有關一種金屬填充微細結構體的製造方法，其在超臨界狀態或亞臨界狀態下進行金屬鍍覆，從而在複數個細孔中填充金屬。

在氧化膜等絕緣性基材的厚度方向上貫通之複數個貫通孔中填充有金屬之金屬填充微細結構體係近年來在奈米技術中亦為受關注之區域之一。金屬填充微細結構體例如被期待於電池用電極、透氣膜、感測器及各向異性導電性構件等用途。 各向異性導電性構件插入到半導體元件等電子零件與電路基板之間，僅藉由進行加壓便得到電子零件與電路基板之間的電連接，因此作為半導體元件等電子零件等的電連接構件及進行功能檢查時的檢查用連接器等被廣泛使用。 尤其，半導體元件等電子零件的小型化顯著。在如習知之焊線接合之類的直接連接配線基板之方式、覆晶接合及熱壓接合等中，由於無法充分保證電子零件的電連接的穩定性，因此各向異性導電性構件作為電子連接構件而備受關注。

在上述金屬填充微細結構體的製造方法中，在將金屬填充於複數個貫通孔時使用鍍覆法。作為鍍覆法，使用電鍍或無電鍍。此外，例如，如專利文獻1中所記載有如下電鍍方法：包含二氧化碳及惰性氣體中的至少一方、將金屬粉末添加至不溶解金屬粉末之量以上並分散之電鍍液及界面活性劑，在超臨界狀態或亞臨界狀態下，利用誘導共析現象進行電鍍。另外，金屬粉末係與金屬基體、藉由電鍍處理得到之金屬被膜中的至少一種相同種類的金屬。 又，如專利文獻2中所記載，亦有如下方法：當將磁性體填充於細孔內時，使用包含含磁性體粒子之超臨界流體或亞臨界流體，藉由使超臨界流體或亞臨界流體流入細孔內，將磁性體填充於細孔內。

[專利文獻1]日本專利第4163728號公報 [專利文獻2]日本特開2008-305443號公報

在上述金屬填充微細結構體中，需要考慮對所有細孔無法充分填充金屬等產生填充缺陷之可能性。在上述專利文獻1、2中，雖然均利用超臨界狀態或亞臨界狀態，但是僅藉由利用超臨界狀態或亞臨界狀態，可能未必能夠在所有細孔中充分填充金屬。

本發明的目的在於提供一種金屬填充微細結構體的製造方法，該方法在將金屬填充於複數個細孔時，抑制對複數個細孔的金屬填充缺陷。

為了實現上述目的，本發明的第1態樣提供一種金屬填充微細結構體的製造方法，其具有：在金屬構件的表面上設置具有複數個細孔之絕緣膜，從而得到具有金屬構件和絕緣膜之結構體之製程；及鍍覆製程，針對結構體，在至少具有絕緣膜之一側的面上，在超臨界狀態或亞臨界狀態下進行金屬鍍覆，在複數個細孔中填充金屬，在鍍覆製程開始時，在結構體的細孔的底部存在除閥金屬以外的金屬層，在細孔的底部中對80%以上面積的區域形成有除閥金屬以外的金屬層。

在得到結構體之製程與鍍覆製程之間，具有在細孔的底部形成除閥金屬以外的金屬層之製程，鍍覆製程係，在鍍覆製程開始時，在細孔的底部中對80%以上面積的區域形成有除閥金屬以外的金屬層之狀態下被實施為較佳。 金屬構件由除閥金屬以外的金屬構成，細孔的底部露出金屬構件為較佳。 複數個細孔的平均直徑為1μm以下為較佳。 絕緣膜係氧化膜為較佳。氧化膜係鋁的陽極氧化膜為較佳。 除閥金屬以外的金屬層由比鋁電位更高之金屬構成為較佳。金屬構件由貴金屬或閥金屬構成為較佳。 [發明效果]

依本發明，當將金屬填充於複數個細孔時，能夠抑制對複數個細孔的金屬填充缺陷。

以下，根據圖式中所示出之較佳實施形態，對本發明的金屬填充微細結構體的製造方法進行詳細說明。 另外，以下進行說明之圖係用於說明本發明中之例示性圖，本發明並不限定於以下所示圖。 另外，以下表示數值範圍之“～”係指包括記載於兩側之數值。例如，ε為數值α～數值β係指ε的範圍包括數值α和數值β之範圍，若用數學記號表示，則為α≦ε≦β。 關於“正交”等角度、溫度及壓力，若無特別的記載，則包括在相應技術區域中通常容許之誤差範圍。 又，“同一”係指包括在相應技術區域中通常容許之誤差範圍。又，“整個表面”等包括在相應技術區域中通常容許之誤差範圍。

多要求將金屬填充鍍覆於具有非常微細之貫通孔之鋁的陽極氧化膜等絕緣性基材的貫通孔內。然而，會產生局部填充缺陷。若填充缺陷為實驗用途，則不會構成問題，但是若為了使用於電池用電極、透氣膜及感測器等而增大金屬填充微細結構體的面積，則因上述填充缺陷而產生接合不良等影響。 以下，關於金屬填充微細結構體的製造方法，進行具體說明。所製造之金屬填充微細結構體具有由絕緣膜構成之絕緣性基材。絕緣膜例如由氧化膜構成。氧化膜並不受特別的限定，但是由鋁的陽極氧化膜構成。以氧化膜由鋁的陽極氧化膜構成為例進行說明。在該情況下，金屬構件使用鋁構件。

＜第1態樣＞ 圖1～圖5係按製程順序表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣之示意性剖視圖。圖6係放大表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣的一製程之示意性剖視圖。 首先，作為金屬構件，例如準備圖1所示鋁構件10。 鋁構件10係根據最終得到之金屬填充微細結構體20（參閱圖5）的鋁的陽極氧化膜14的厚度，亦即絕緣性基材的厚度、所加工的裝置等適當確定大小及厚度者。鋁構件10例如係矩形板材。

其次，對鋁構件10的一側的表面10a（參閱圖1）進行陽極氧化處理。藉此，鋁構件10的一側的表面10a（參閱圖1）被陽極氧化，如圖2所示，形成具有阻擋層13之陽極氧化膜14，該阻擋層13存在於在鋁構件10的厚度方向Dt上延伸之複數個貫通孔12的底部。將進行上述陽極氧化之製程稱作陽極氧化處理製程。例如，藉由陽極酸化處理，在金屬構件的表面上設置具有複數個細孔之氧化膜，從而得到具有金屬構件和氧化膜之結構體。亦即，對鋁構件10的一側的表面10a進行陽極酸化處理，在鋁構件10的表面10a上設置具有複數個貫通孔12之鋁的陽極氧化膜14，從而得到具有鋁構件10和陽極氧化膜14之結構體17。 另外，結構體17並不限定於藉由對鋁構件10進行陽極酸化處理而得到者。如後所述，藉由在氧化膜上設置金屬構件之方法，亦能夠得到結構體17。

在具有複數個貫通孔12之陽極氧化膜14中，如上所述，在貫通孔12的底部存在阻擋層13，但是如圖3所示去除阻擋層13。將去除該阻擋層13之製程稱作阻擋層去除製程。 在阻擋層去除製程中，藉由使用包含氫過電壓比鋁高的金屬M1的離子之鹼性水溶液，在去除陽極氧化膜14的阻擋層13之同時，例如，在結構體17的貫通孔12的底部12c形成由金屬（金屬M1）組成之金屬層15a。藉此，在結構體17的貫通孔12的底部12c露出除閥金屬以外的金屬層15a。 具體而言，如圖6所示，結構體17的貫通孔12的底部12c的鋁構件10的表面10a形成金屬層15a。在該情況下，在結構體17中之貫通孔12的底部12c中，對80%以上面積的區域由由除閥金屬以外的金屬層15a構成。將在細孔的底部區域中形成除閥金屬以外的金屬層之比例稱作面積比率。在結構體17中之貫通孔12的底部12c中，若對80%以上面積的區域形成金屬層15a，則金屬層15a的面積比率為80%。

另外，在貫通孔12的底部12c中對80%以上面積的區域形成金屬層15a為較佳，在貫通孔12的底部12c的面12d中對95%以上面積的區域形成金屬層15a為更佳，在貫通孔12的底部12c中對100%區域形成金屬層15a為最佳。 上述阻擋層去除製程兼作在細孔的底部形成有除閥金屬以外的金屬構成之金屬層之製程。形成上述金屬層之製程係在得到結構體之製程與鍍覆製程之間實施之製程。

鍍覆製程係在鍍覆製程開始時，在貫通孔12的底部12c存在除閥金屬以外的金屬層，在位於貫通孔12的底部12c之鋁構件10的表面10a中對80%以上面積的區域形成金屬層15a等。藉此，當藉由金屬鍍覆將金屬填充於貫通孔12時，容易進行鍍覆，可抑制未充分填充金屬，並可抑制金屬未填充於貫通孔12等。 另外，在結構體17中之鋁構件10的表面10a中，藉由FIB（Focused Ion Beam：聚焦離子束）對陽極氧化膜在厚度方向上進行切削加工，由FE-SEM對該剖面對10個視場拍攝表面照片（倍率5萬倍），並測定在各視場中之細孔露出之構件的表面上形成之金屬層的面積比率，作為其平均值計算出由金屬層15a覆蓋之比例。 在結構體17的貫通孔12的底部12c中只要對80%以上面積的區域形成有除閥金屬以外的金屬層，則並不限定於將結構體17中之鋁構件10的表面10a中80%以上面積的區域設為如圖6所示由金屬層15a覆蓋之構成。

其次，針對結構體17，在至少具有氧化膜之一側的面上，亦即，在具有陽極氧化膜14之一側的面上，藉由在超臨界狀態或亞臨界狀態下進行金屬鍍覆之鍍覆製程，如圖4所示，在陽極氧化膜14的貫通孔12的內部填充金屬15b。藉由在貫通孔12的內部填充金屬15b，形成具有導電性之導通路16。在該情況下，能夠將由金屬（金屬M1）組成之金屬層15a用作金屬鍍覆時的電極。關於在貫通孔12的內部填充金屬15b之鍍覆製程，於後面進行詳細說明。另外，將金屬層15a和金屬15b統稱為填充金屬15。 在鍍覆製程之後，如圖5所示，去除鋁構件10。藉此，得到金屬填充微細結構體20。將去除鋁構件10之製程稱作基板去除製程。

在鍍覆製程之前的阻擋層去除製程中，使用包含氫過電壓比金屬構件（例如鋁）高的金屬M1離子之鹼性水溶液來去除阻擋層，藉此，不僅去除阻擋層13，而且在貫通孔12的底部12c露出之鋁構件10上形成與比鋁不易產生氫氣之金屬M1的金屬層15a。其結果，金屬填充的面內均勻性變得良好。可以認為，可抑制藉由鍍液而產生氫氣，並且藉由電鍍容易進行金屬填充。 詳細的機制尚不明確，但是可以認為其原因係，在阻擋層去除製程中，藉由使用包含金屬M1離子之鹼性水溶液，在阻擋層下部形成金屬M1層，藉此能夠抑制鋁構件與陽極氧化膜的界面受到損傷，阻擋層的溶解均勻性得到提高。在該情況下，在結構體17中之鋁構件10的表面10a中80%以上面積的區域亦被金屬層15a覆蓋。

另外，在阻擋層去除製程中，在貫通孔12的底部12c形成了由金屬（金屬M1）組成之金屬層15a，但並不限定於此，僅去除阻擋層13，使鋁構件10在貫通孔12的底部露出。在貫通孔12的底部露出之鋁構件10的表面10a上，利用蒸鍍法、鍍覆法例如形成金屬層15a作為被覆材料。 在上述第1態樣中，可以包括金屬突出製程或樹脂層形成製程。關於金屬突出製程及樹脂層形成製程，於後面進行說明。

＜第2態樣＞ 圖7～圖10係按製程順序表示本發明的實施形態的金屬填充微細結構體的製造方法的第2態樣之示意性剖視圖。圖11係放大表示本發明的實施形態的金屬填充微細結構體的製造方法的第2態樣的一製程之示意性剖視圖。另外，關於圖7～圖11，對與圖1～圖5所示構成相同之構成物標註同一符號，並省略其詳細說明。

與上述第1態樣相比，第2態樣的不同點在於，作為金屬構件，不使用鋁構件10，而使用金屬構件24（參閱圖9、圖11）。 又，與上述第1態樣相比，第2態樣的的以下所示製程不同。對在第1態樣中具有圖2所示之鋁構件10和陽極氧化膜14之結構體17，在第2態樣中去除鋁構件10而得到圖7所示陽極氧化膜14。由於鋁構件10的去除能夠利用基板去除製程，因此省略詳細說明。

其次，將圖7所示之陽極氧化膜14的貫通孔12擴徑並去除阻擋層13，從而如圖8所示，在陽極氧化膜14上形成在厚度方向Dt上貫通之貫通孔12。 在貫通孔12（細孔）的擴徑中，例如利用擴孔處理。擴孔處理係藉由使陽極氧化膜浸漬於酸性水溶液或鹼性水溶液中而溶解陽極氧化膜，來擴大貫通孔12（細孔）的孔徑之處理，在擴孔處理中，能夠使用硫酸、磷、硝酸、鹽酸等無機酸或該等混合物的水溶液、或者氫氧化鈉、氫氧化鉀及氫氧化鋰等的水溶液。

其次，在圖8所示之陽極氧化膜14的背面14b的整個表面上，例如，如圖9所示，形成金屬構件24。藉此，得到結構體17，其在金屬構件24的表面24a上設置有具有複數個貫通孔12之陽極氧化膜14，並具有金屬構件24和陽極氧化膜14。將形成金屬構件24之製程稱作金屬構件形成製程。 在金屬構件形成製程中，在形成金屬構件24中例如利用蒸鍍法、濺射法或無電鍍法等。金屬構件24由除閥金屬以外的金屬構成為較佳，例如由Au（金）等貴金屬構成。金屬構件24可以與上述金屬層15a相同。 在此，如圖11所示，在陽極氧化膜14的背面14b側設置有金屬構件24。金屬構件24覆蓋貫通孔12的陽極氧化膜14的背面14b側的整個開口。金屬構件24例如由Au構成，在金屬構件24的表面24a中，表面24a的100%由除閥金屬以外的金屬構成。藉由在陽極氧化膜14的背面14b上設置金屬構件24，在結構體17的貫通孔12的底部12c的面12d上露出除閥金屬以外的金屬層。此外，能夠將貫通孔12的底部12c的面12d的100%設為非閥金屬。藉此，當藉由金屬鍍覆將金屬填充於貫通孔12時，容易進行鍍覆，可抑制金屬未充分填充，並可抑制金屬未填充於貫通孔12等。

其次，如圖10所示，在金屬構件24形成於陽極氧化膜14之狀態下，與第1態樣同樣地，在陽極氧化膜14的貫通孔12的內部，藉由在超臨界狀態或亞臨界狀態下進行金屬鍍覆之鍍覆製程將金屬15b填充於複數個貫通孔12中，從而形成導通路16。 其次，去除金屬構件24而得到圖5所示金屬填充微細結構體20。去除金屬構件24之方法只要能夠去除金屬構件24，則並不受特別的限定，可舉出蝕刻或研磨。

＜其他態樣＞ 作為製造方法，例如可以組合實施上述陽極氧化處理製程、保持製程、阻擋層去除製程、鍍覆製程、表面金屬突出製程、樹脂層形成製程、基板去除製程及背面金屬突出製程。 又，可以使用所期望的形狀的遮罩層對鋁構件表面的一部分實施陽極氧化處理。 在以上金屬填充微細結構體的製造方法中，能夠抑制在複數個貫通孔12（細孔）中產生局部填充缺陷，並能夠得到對貫通孔12之填充缺陷少的金屬填充微細結構體。因此，在使用金屬填充微細結構體製造異方導電性構件之情況下，能夠顯著提高導通路的設置密度，在高積體化進一步發展之現在，亦能夠用作半導體元件等電子零件的電連接構件或檢查用連接器等。

〔絕緣性基材〕 絕緣性基材由無機材料組成，若係具有與構成以往公知的各向異性導電性膜等之絕緣性基材相同程度的電阻率（10¹⁴ Ω・cm左右）者，則不受特別的限定。 另外，“由無機材料組成”係指用於與構成後述樹脂層之高分子材料進行區分之規定，並非係不限定於僅由無機材料構成之絕緣性基材之規定，而係將無機材料作為主要成分（50質量%以上）之規定。

如上所述，絕緣性基材由氧化膜構成。根據形成具有所期望的平均直徑之貫通孔且容易形成後述導通路之理由，作為氧化膜，閥金屬的陽極氧化膜為更佳。例如，如上所述，氧化膜係鋁的陽極氧化膜。因此，金屬構件係閥金屬為較佳。 在此，作為閥金屬，具體而言，例如可舉出鋁、鉭、鈮、鈦、鉿、鋯、鋅、鎢、鉍及銻等。其中，根據尺寸穩定性良好且價格低廉之觀點，鋁的陽極氧化膜為較佳。因此，使用鋁構件來製造金屬填充微細結構體為較佳。

〔金屬構件〕 金屬構件係用於製造金屬填充微細結構體者，如上所述，係能夠形成陽極氧化膜者為較佳，由上述閥金屬構成為較佳。如上所述，作為金屬構件而使用鋁構件。 又，作為金屬構件，如第2態樣那樣，在陽極氧化膜上設置金屬構件之情況下，除閥金屬以外，例如亦可使用貴金屬。貴金屬例如係Au（金）、Ag（銀）及鉑族（Ru、Rh、Pd、Oｓ、Ir、Pt）等。

＜鋁構件＞ 鋁構件並不受特別的限定，作為其具體例，可舉出：純鋁板；以鋁為主要成分，並包含微量的異質元素之合金板；在低純度鋁（例如回收材料）上蒸鍍有高純度鋁之基板；在矽晶圓、石英、玻璃等表面上，藉由蒸鍍、濺射等方法而被覆有高純度鋁之基板；層合有鋁之樹脂基板；等。

在鋁構件中，藉由陽極氧化處理製程而設置陽極氧化膜之表面，其鋁純度為99.5質量%以上為較佳，99.9質量%以上為更佳，99.99質量%以上為進一步較佳。若鋁純度在上述範圍內，則貫通孔排列的規則性變得充分。

又，在鋁構件中實施陽極氧化處理製程之一側的表面預先被實施熱處理、脫脂處理及鏡面精加工處理為較佳。 在此，關於熱處理、脫脂處理及鏡面精加工處理，能夠實施與日本特開2008-270158號公報的[0044]～[0054]段中所記載之各處理相同之處理。

〔陽極氧化處理製程〕 陽極氧化處理製程係藉由對上述鋁構件的單面實施陽極氧化處理，在上述鋁構件的單面形成具有在厚度方向上貫通之貫通孔和存在於貫通孔的底部之阻擋層之陽極氧化膜之製程。 陽極氧化處理能夠利用以往公知的方法，但是從提高貫通孔排列的規則性且確保金屬填充微細結構體的各向異性導電性之觀點考慮，使用自規則化法或恆壓處理為較佳。 在此，關於陽極氧化處理的自規則化法及恆壓處理，能夠實施與日本特開2008-270158號公報的[0056]～[0108]段及[圖3]中所記載之各處理相同之處理。

＜陽極氧化處理＞ 陽極氧化處理中之電解液的平均流速，0.5～20.0m/min為較佳，1.0～15.0m/min為更佳，2.0～10.0m/min為進一步較佳。 又，使電解液在上述條件下流動之方法，並不受特別的限定，例如可以利用使用如攪拌器之類的通常的攪拌裝置之方法。尤其，若使用能夠藉由數位顯示來控制攪拌速度之攪拌器，則能夠控制平均流速，因此較佳。作為該種攪拌裝置，例如可舉出“磁攪拌器HS-50D（AS ONE CORPORATION.製造）”等。

陽極氧化處理能夠利用例如在酸濃度1～10質量%的溶液中將鋁構件作為陽極進行通電之方法。 作為在陽極氧化處理中使用之溶液，酸溶液為較佳，硫酸、磷酸、鉻酸、草酸、苯磺酸、氨基磺酸、乙醇酸、酒石酸、蘋果酸、檸檬酸等為更佳，其中，硫酸、磷酸及草酸為特佳。該等酸能夠單獨或組合2種以上而使用。

陽極氧化處理的條件由於根據所使用之電解液而發生各種變化，因此不可一概而定，但是通常電解液濃度為0.1～20質量%，液體溫度為-10～30℃、電流密度為0.01～20A/dm² 、電壓為3～300V、電解時間為0.5～30小時為較佳，電解液濃度為0.5～15質量%、液體溫度為-5～25℃、電流密度為0.05～15A/dm² 、電壓為5～250V、電解時間為1～25小時為更佳，電解液濃度為1～10質量%、液體溫度為0～20℃、電流密度為0.1～10A/dm² 、電壓為10～200V、電解時間為2～20小時為進一步較佳。

從將金屬填充微細結構體20以捲繞於卷芯上之形狀進行供給之觀點考慮，在上述陽極氧化處理製程中，藉由陽極氧化處理形成之陽極氧化膜的平均厚度，30μm以下為較佳，5～20μm為更佳。另外，藉由用聚焦離子束（Focused Ion Beam：FIB）相對於厚度方向對陽極氧化膜進行切削加工，並由場發射掃描電子顯微鏡（Field Emission Scanning Electron Microscope：FE-SEM）對其剖面拍攝表面照片（倍率為5萬倍），作為測定10點之平均值而計算出平均厚度。

〔保持製程〕 金屬填充微細結構體的製造方法可以具有保持製程。保持製程係如下製程：在上述陽極氧化處理製程之後，在選自1V以上且小於上述陽極氧化處理製程中之電壓的30%的範圍之保持電壓的95%以上且105%以下的電壓下，保持共計5分鐘以上。換言之，保持製程係如下製程：在上述陽極氧化處理製程之後，在選自1V以上且小於上述陽極氧化處理製程中之電壓的30%的範圍之保持電壓的95%以上且105%以下的電壓下，實施共計5分鐘以上的電解處理。藉由保持製程，鍍覆處理時的金屬填充的均勻性大幅提高。 在此，“陽極氧化處理中之電壓”係施加於鋁與反極之間之電壓，例如係若基於陽極氧化處理之電解時間為30分鐘，則在30分鐘期間保持的電壓的平均值。

從陽極氧化膜的側壁厚度亦即相對於貫通孔的深度將阻擋層的厚度控制成適當厚度之觀點考慮，保持製程中之電壓為陽極氧化處理中之電壓的5%以上且25%以下為較佳，5%以上且20%以下為更佳。

又，根據進一步提高面內均勻性之理由，保持製程中之保持時間的合計，5分鐘以上且20分鐘以下為較佳，5分鐘以上且15分鐘以下為更佳，5分鐘以上且10分鐘以下為進一步較佳。 又，保持製程中之保持時間，共計5分鐘以上即可，連續5分鐘以上為較佳。

此外，保持製程中之電壓可以設定為從陽極氧化處理製程中之電壓至保持製程中之電壓連續或階段性（階梯狀）地下降，但是根據進一步提高面內均勻性之理由，在陽極氧化處理製程結束之後1秒鐘以內設定為上述保持電壓的95%以上且105%以下的電壓為較佳。

上述保持製程亦能夠例如藉由在上述陽極氧化處理製程結束時使電解電位下降，與上述陽極氧化處理製程連續進行。 關於除了電解電位以外的條件，上述保持製程能夠採用與上述以往公知的陽極氧化處理相同的電解液及處理條件。 尤其，在連續實施保持製程和陽極氧化處理製程之情況下，使用相同的電解液進行處理為較佳。

〔阻擋層去除製程〕 阻擋層去除製程係例如使用包含氫過電壓比鋁高的金屬M1離子之鹼性水溶液來去除陽極氧化膜的阻擋層之製程。 藉由上述阻擋層去除製程，去除阻擋層，並且亦如圖3所示，在貫通孔12的底部12c形成由金屬M1組成之金屬層15a。 在此，氫過電壓（hydrogen overvoltage）係指產生氫所需電壓，例如鋁（Al）的氫過電壓為-1.66V（日本化學會雜誌，1982、（8），p1305-1313）。另外，以下示出氫過電壓比鋁高的金屬M1的示例及其氫過電壓值。 ＜金屬M1及氫（1N H₂ SO₄ ）過電壓＞ ・鉑（Pt）：0.00V ・金（Au）：0.02V ・銀（Ag）：0.08V ・鎳（Ni）：0.21V ・銅（Cu）：0.23V ・錫（Sn）：0.53V ・鋅（Zn）：0.70V

根據與後述陽極氧化處理製程中所填充之金屬M2之間引起取代反應，且對填充於貫通孔內部之金屬的電特性帶來之影響減少之理由，在上述阻擋層去除製程中使用之金屬M1係離子化傾向比後述鍍覆製程中使用之金屬M2高的金屬為較佳。 具體而言，作為鍍覆製程的金屬M2而使用銅（Cu）之情況下，作為上述阻擋層去除製程中使用之金屬M1而使用除閥金屬以外的金屬，除閥金屬以外的金屬係比鋁電位更高之金屬為較佳。 另外，比鋁電位更高之金屬係指比鋁更不易離子化之金屬。比鋁電位更高之金屬例如係Zn、Cr、Fe、Co、Ni、Sn、Pb、Cu、Ag、Au。 作為上述金屬M1，例如可舉出Zn、Fe、Ni、Sn等，其中，使用Zn、Ni為較佳，使用Zn為更佳。 又，在將Ni用作鍍覆製程的金屬M2之情況下，作為在上述阻擋層去除製程中使用之金屬M1，例如可舉出Zn、Fe等，其中，使用Zn為較佳。

使用包含該種金屬M1離子之鹼性水溶液來去除阻擋層之方法並不受特別的限定，例如可舉出與以往公知的化學蝕刻處理相同的方法。

＜化學蝕刻處理＞ 藉由化學蝕刻處理而去除阻擋層係，例如，在使陽極氧化處理製程之後的結構物浸漬於鹼性水溶液中，並在貫通孔的內部填充鹼性水溶液之後，藉由使陽極氧化膜的貫通孔的開口部側表面與pH（氫離子指數）緩衝液接觸之方法等，能夠選擇性地僅溶解阻擋層。

在此，作為包含上述金屬M1離子之鹼性水溶液，使用選自由氫氧化鈉、氫氧化鉀及氫氧化鋰組成之群組中之至少一種鹼性水溶液為較佳。又，鹼性水溶液的濃度，0.1～5質量%為較佳。鹼性水溶液的溫度，10～60℃為較佳，15～45℃為更佳，20～35℃為進一步較佳。 具體而言，例如較佳地使用50g/L、40℃的磷酸性水溶液、0.5g/L、30℃的氫氧化鈉水溶液、0.5g/L、30℃的氫氧化鉀水溶液等。 另外，作為pH緩衝液，能夠適當使用與上述鹼性水溶液對應之緩衝液。

又，對鹼性水溶液的浸漬時間，5～120分鐘為較佳，8～120分鐘為更佳，8～90分鐘為進一步較佳，10～90分鐘為特佳。其中，10～60分鐘為較佳，15～60分鐘為更佳。

〔阻擋層去除製程的其他例〕 除上述以外，阻擋層去除製程亦可以係去除陽極氧化膜的阻擋層，並使鋁構件的一部分在貫通孔的底部露出之製程。 在該情況下，去除阻擋層之方法並不受特別的限定，例如可舉出：在比陽極氧化處理製程的陽極氧化處理中之電位低的電位下，以電化學方式溶解阻擋層之方法（以下，亦稱作“電解去除處理”。）；藉由蝕刻而去除阻擋層之方法（以下，亦稱作“蝕刻去除處理”。）；及組合該等之方法（尤其，在實施電解去除處理之後，藉由蝕刻去除處理而去除所殘留之阻擋層之方法）等。

〈電解去除處理〉 電解去除處理若係在比陽極氧化處理製程的陽極氧化處理中之電位（電解電位）低的電位下實施之電解處理，則並不受特別的限定。 電解去除處理例如藉由在陽極氧化處理製程結束時使電解電位下降，能夠與陽極氧化處理連續實施。

關於除電解電位以外的條件，電解去除處理能夠採用與上述以往公知的陽極氧化處理相同的電解液及處理條件。 尤其，如上所述，在連續實施電解去除處理和陽極氧化處理之情況下，使用相同的電解液進行處理為較佳。

（電解電位） 電解去除處理中之電解電位連續或階段性（階梯狀）地下降至比陽極氧化處理中之電解電位低的電位為較佳。 在此，從阻擋層的耐電壓的觀點考慮，使電解電位階段性地下降時的下降幅度（步寬）為10V以下為較佳，5V以下為更佳，2V以下為進一步較佳。 又，從生產率等觀點考慮，使電解電位連續或階段性地下降時的電壓下降速度均為1V/秒鐘以下為較佳，0.5V/秒鐘以下為更佳，0.2V/秒鐘以下為進一步較佳。

〈蝕刻去除處理〉 蝕刻去除處理並不受特別的限定，可以係使用酸性水溶液或鹼性水溶液進行溶解之化學蝕刻處理，亦可以係乾式蝕刻處理。

（化學蝕刻處理） 藉由化學蝕刻處理去除阻擋層係，例如在使陽極氧化處理製程後的結構物浸漬於酸性水溶液或鹼性水溶液中，並在細孔的內部填充酸性水溶液或鹼性水溶液之後，使陽極氧化膜的細孔的開口部側的表面與pH（氫離子指數）緩衝液接觸之方法等，能夠僅使阻擋層選擇性地溶解。

在此，在使用酸性水溶液之情況下，使用硫酸、磷酸、硝酸、鹽酸等無機酸或該等混合物的水溶液為較佳。又，酸性水溶液的濃度為1質量%～10質量%為較佳。酸性水溶液的溫度，15℃～80℃為較佳，20℃～60℃為進一步較佳，30℃～50℃為進一步較佳。 另一方面，在使用鹼性水溶液之情況下，使用選自由氫氧化鈉、氫氧化鉀及氫氧化鋰組成之群組中之至少一種鹼性水溶液為較佳。又，鹼性水溶液的濃度，0.1質量%～5質量%為較佳。鹼性水溶液的溫度，10℃～60℃為較佳，15℃～45℃為進一步較佳，20℃～35℃為進一步較佳。另外，鹼性水溶液中可含有鋅及其他金屬。 具體而言，例如較佳地使用50g/L、40℃的磷酸性水溶液、0.5g/L、30℃的氫氧化鈉水溶液、0.5g/L、30℃的氫氧化鉀水溶液等。 另外，作為pH緩衝液，能夠適當使用與上述酸性水溶液或鹼性水溶液對應之緩衝液。

又，對酸性水溶液或鹼性水溶液的浸漬時間，8分鐘～120分鐘為較佳，10分鐘～90分鐘為更佳，15分鐘～60分鐘為進一步較佳。

（乾式蝕刻處理） 乾式蝕刻處理例如使用Cl₂ /Ar混合氣體等氣體種類為較佳。

[鍍覆製程] 鍍覆製程係，在上述阻擋層去除製程之後，在超臨界狀態或亞臨界狀態下進行金屬鍍覆，並在陽極氧化膜的複數個貫通孔（細孔）的內部填充金屬M2之製程。如上所述，在鍍覆製程開始時，在結構體的細孔的底部存在除閥金屬以外的金屬層，在細孔的底部中對80%以上面積的區域形成有除閥金屬以外的金屬層。在鍍覆製程中，金屬鍍覆可以係電鍍及無電鍍中的任一種，但是電鍍由於能夠在短時間內進行處理，因此較佳。 在此，圖12係表示在本發明的實施形態的金屬填充微細結構體的製造方法中使用於鍍覆製程之電鍍裝置之示意圖。

圖12所示鍍覆裝置28具有鍍覆槽29、包圍鍍覆槽29之烘箱30，對向電極31、電源部32及控制部33。在鍍覆槽29中，上述結構體17與對向電極31對向配置。又，在鍍覆槽29內填滿鍍液AQ，並浸漬有結構體17和對向電極31。如上所述，結構體17具有金屬構件和具有複數個貫通孔12之陽極氧化膜14。 電源部32係電連接於結構體17和對向電極31，並且對結構體17施加電流者。當進行金屬鍍覆時，電流施加到結構體17的金屬層或金屬構件。 控制部33係連接於電源部32，並控制電源部32者。由控制部33控制電源部32所施加的電流的電流值、時刻及期間。在控制部33中例如儲存有複數個所施加電流的電流模式，並以任意的電流模式從電源部32對結構體17施加電流。 另外，可以使電源部32具備控制部33的功能，在該情況下，不需要控制部33。又，將所施加電流的電流模式亦稱作電流控制模式。 烘箱30係調整鍍覆槽29內的鍍液AQ的溫度者。烘箱30只要能夠調整鍍覆槽29內的鍍液AQ的溫度，則並不受特別的限定，能夠使用公知的加熱器等。由烘箱30將鍍液AQ的溫度維持在超臨界或亞臨界所需溫度。

鍍覆裝置28具有供給部34、泵35及閥36，供給管37設置於鍍覆槽29的蓋29a上，例如高壓二氧化碳供給到鍍覆槽29內。又，壓力調整部38經由設置於鍍覆槽29的蓋29a上之排出管39連接於鍍覆槽29。由壓力調整部38將鍍覆槽29內的壓力維持在超臨界或亞臨界所需之壓力。 供給部34係儲存處於超臨界或亞臨界之物質者。在處於超臨界之物質係二氧化碳之情況下，供給部34係二氧化碳瓶。 泵35係對處於超臨界或亞臨界之物質進行加壓並供給到鍍覆槽29內者，使用公知的加壓泵。 閥36係控制將處於超臨界或亞臨界之物質供給到鍍覆槽29內者。 如上所述，壓力調整部38係維持鍍覆槽29內的壓力者，又，係將鍍覆槽29內的壓力進行減壓或釋放者。壓力調整部38例如使用閥。

超臨界介質例如使用二氧化碳。二氧化碳的臨界點（成為超臨界狀態之點）係溫度為31.0℃，壓力為7.38MPa，在該臨界點以上的溫度和壓力下，二氧化碳成為超臨界狀態。因此，鍍覆槽29內的溫度設為31.0℃以上，並且壓力設為7.38MPa以上。此時，若同時攪拌超臨界介質，則能夠有效地進行鍍覆。因此，在鍍覆槽29內設置用於攪拌的攪拌器（未圖示）為較佳。 又，亞超臨界介質能夠使用與上述超臨界介質相同者。

在圖12所示之鍍覆槽29內，將結構體17與對向電極31對向配置。然後，用鍍液AQ來填滿鍍覆槽29的內部。 由烘箱30將鍍覆槽29內的鍍液AQ的溫度設為例如40℃。其次，例如從供給部34將二氧化碳供給到泵35，由泵35進行加壓以經過閥36，並經由供給管37供給到鍍覆槽29內，並進行加壓以使鍍覆槽29內的壓力例如成為10MPa。此時，攪拌鍍液AQ為較佳。 如上所述，二氧化碳由於在溫度31.0℃、壓力7.38MPa的環境下成為超臨界狀態，因此鍍覆槽29的內部實質上係超臨界狀態，鍍液AQ實質上成為乳液狀態。由乳液狀態的鍍液AQ進行鍍覆處理，陽極氧化膜中之貫通孔的內部被填充金屬M2，從而形成具有導電性之導通路16。在鍍覆製程中，以使用超臨界介質之超臨界狀態進行金屬鍍覆。又，亦能夠調整壓力及溫度，以使例如二氧化碳設處於亞臨界狀態，從而以使用亞臨界介質之亞超臨界狀態進行金屬鍍覆。

＜超臨界介質＞ 作為超臨界介質，除二氧化碳以外，還能夠使用例如氧氣、氬氣、氪氣、氙氣、氨氣、甲烷、乙烷、甲醇、乙醇、異丙醇、二甲基酮、六氟化硫、一氧化碳、一氧化二氮、氮氣95%和氫氣5%的混合氣體之成型氣體、氫氣及其中2種以上的混合物。又，亦可使用水。其中，二氧化碳為較佳。 另外，水在溫度為374.2℃以上且壓力為22.1MPa以上的環境下成為超臨界介質。甲醇在溫度為239.4℃以上且壓力為8.1MPa以上的環境下成為超臨界介質。乙醇在溫度為243℃以上且壓力為6.4MPa以上的環境下成為超臨界介質。 ＜亞超臨界介質＞ 在此，超臨界狀態係指，臨界點上之溫度（臨界溫度）以上的溫度且臨界點上的壓力（臨界壓力）以上的壓力之狀態。亞臨界狀態係指，臨界點附近的溫度比臨界溫度稍低的狀態或壓力比臨界壓力稍低的狀態。 亞臨界介質可以利用與超臨界介質相同者。如上述亞臨界狀態的說明，與超臨界介質相比，亞臨界介質係溫度比臨界狀態稍低的狀態或壓力稍低的狀態。

＜金屬M2＞ 上述金屬M2係電阻率為10³ Ω・cm以下的材料為較佳，作為其具體例，較佳地例示出金（Au）、銀（Ag）、銅（Cu）、鋁（Al）、鎂（Mg）、鎳（Ni）、鋅（Zn）等。 其中，從導電性的觀點考慮，Cu、Au、Al及Ni為較佳，Cu及Au為更佳，Cu為進一步較佳。

＜填充方法＞ 作為將上述金屬M2填充於貫通孔內部之鍍覆處理的方法，使用電鍍法。另外，在無電鍍法中，將金屬完全填充於由高縱橫比的貫通孔組成之孔中時需要長時間。 在此，在著色等中使用之以往公知的電鍍法中，難以選擇性地使金屬在孔中以高縱橫比析出（生長）。可以認為其理由在於，即使析出金屬在孔內被消耗並進行恆定時間以上的電解，鍍層亦不會生長。

因此，在藉由電鍍法填充金屬之情況下，脈衝電解或恆定電位電解時需要設置中止時間。中止時間需要10秒鐘以上，30～60秒鐘為較佳。 又，為了促進電解液的攪拌，亦期望施加超聲波。 此外，電解電壓通常為20V以下，期望為10V以下，但預先測定所使用之電解液中之目標金屬的析出電位，並在該電位+1V以內進行恆定電位電解為較佳。另外，當進行恆定電位電解時，期望能夠併用循環伏安法者為較佳，能夠使用Solartron公司、BAS Inc.、HOKUTO DENKO CORP.、IVIUM公司等的恆電位儀裝置。

（鍍液） 鍍液係包含金屬離子者，使用與所填充金屬對應之以往公知的鍍液。作為鍍液，固體成分的主要成分係硫酸銅為較佳，例如使用硫酸銅、硫酸及鹽酸的混合水溶液。具體而言，在使銅析出之情況下，通常使用硫酸銅水溶液，但是硫酸銅的濃度，1～300g/L為較佳，100～200g/L為更佳。又，若在鍍液中添加鹽酸，則能夠促進析出。在該情況下，鹽酸濃度為10～20g/L為較佳。 另外，固體成分的主要成分係指在電解液的固體成分中的比例為20質量%以上，例如硫酸銅在電解液的固體成分中包含20質量%以上。 又，在使金析出之情況下，期望使用四氯金的硫酸溶液，並藉由交流電解進行鍍覆。

鍍液包含界面活性劑為較佳。 作為界面活性劑，能夠使用公知者。亦能夠直接使用作為添加於以往鍍液中之界面活性劑被公知之十二烷基硫酸鈉。親水性部分為離子性（陽離子性・陰離子性・雙性）者、非離子性（非離子性）者均可利用，但根據避免在鍍覆對象物表面產生氣泡等之觀點，陽離子線活性劑為較佳。期望鍍液組成中之界面活性劑的濃度為1質量%以下。

＜擴孔處理＞ 擴孔處理係，藉由使鋁構件浸漬於酸性水溶液或鹼性水溶液中而溶解陽極氧化膜，並擴大貫通孔12的直徑之處理。 藉此，容易控制貫通孔12的排列規則性及直徑的偏差。又，藉由溶解陽極氧化膜的複數個貫通孔12的底部部分的阻擋覆膜，選擇性地電沉積於貫通孔12內部並擴大直徑，從而可能顯著增大電極的表面積。

在擴孔處理中使用酸性水溶液之情況下，使用硫酸、磷酸、硝酸、鹽酸等無機酸或該等混合物的水溶液為較佳。酸性水溶液的濃度為1～10質量%為較佳。酸性水溶液的溫度為25～40℃為較佳。 又，在擴孔處理中使用鹼性水溶液之情況下，使用選自由氫氧化鈉、氫氧化鉀及氫氧化鋰組成之群組中之至少一種鹼性水溶液為較佳。鹼性水溶液的濃度為0.1～5質量%為較佳。鹼性水溶液的溫度為20～35℃為較佳。 具體而言，例如較佳地使用50g/L、40℃的磷酸性水溶液、0.5g/L、30℃的氫氧化鈉水溶液或0.5g/L、30℃的氫氧化鉀水溶液。 對酸性水溶液或鹼性水溶液的浸漬時間，8～60分鐘為較佳，10～50分鐘為更佳，15～30分鐘為進一步較佳。

〔基板去除製程〕 基板去除製程係在鍍覆製程之後去除上述鋁構件之製程。去除鋁構件之方法並不受特別的限定，例如可以較佳地舉出藉由溶解而去除之方法等。

＜鋁構件的溶解＞ 在上述鋁構件的溶解中，使用不易溶解陽極氧化膜且容易溶解鋁之處理液為較佳。 該種處理液對鋁之溶解速度為1μm/分鐘以上為較佳，3μm/分鐘以上為更佳，5μm/分鐘以上為進一步較佳。同樣地，對陽極氧化膜之溶解速度為0.1nm/分鐘以下為較佳，0.05nm/分鐘以下為更佳，0.01nm/分鐘以下為進一步較佳。 具體而言，包含至少1種離子化傾向比鋁低的金屬化合物且pH為4以下或8以上之處理液為較佳，其pH為3以下或9以上為更佳，2以下或10以上為進一步較佳。

作為溶解鋁之處理液，將酸或鹼性水溶液為基質，例如為將錳、鋅、鉻、鐵、鎘、鈷、鎳、錫、鉛、銻、鉍、銅、汞、銀、鈀、鉑、金的化合物（例如氯鉑酸）、該等的氟化物、該等的氯化物等配合者為較佳。 其中，酸性水溶液基質為較佳，混合氯化物為較佳。 尤其，從處理範圍的觀點考慮，鹽酸性水溶液中混合氯化汞之處理液（鹽酸/氯化汞）、鹽酸性水溶液中混合氯化銅之處理液（鹽酸/氯化銅）為較佳。 另外，溶解鋁之處理液的組成係不受特別的限定者，例如能夠使用溴/甲醇混合物、溴/乙醇混合物及王水等。

又，溶解鋁之處理液的酸或鹼濃度，0.01～10mol/L為較佳，0.05～5mol/L為更佳。 此外，使用了溶解鋁之處理液之處理溫度，-10℃～80℃為較佳，0℃～60℃為更佳。

又，上述鋁構件的溶解藉由使上述鍍覆製程之後的鋁構件接觸於上述處理液而進行。接觸方法並不受特別的限定，例如可舉出浸漬法及噴霧法。其中，浸漬法為較佳。作為此時的接觸時間，10秒鐘～5小時為較佳，1分鐘～3小時為更佳。

〔金屬突出製程〕 根據所製作之金屬填充微細結構體的金屬接合性提高之理由，可以具有表面金屬突出製程及背面金屬突出製程中的至少1種製程。 在此，表面金屬突出製程係如下製程：在上述鍍覆製程之後且在上述基板去除製程之前，將上述陽極氧化膜的未設置有上述鋁構件之一側表面沿厚度方向去除一部分，使得在上述鍍覆製程中所填充之上述金屬M2比上述陽極氧化膜的表面突出。 又，背面金屬突出製程係如下製程：在上述基板去除製程之後，將上述陽極氧化膜的設置有上述鋁構件之一側表面沿厚度方向去除一部分，使得在上述鍍覆製程中所填充之上述金屬M2比上述陽極氧化膜的表面突出。

去除該種金屬突出製程之陽極氧化膜的一部分，例如能夠藉由不使上述金屬M1及金屬M2（尤其金屬M2）溶解，而使陽極氧化膜亦即具有填充有金屬之貫通孔之陽極氧化膜接觸於溶解氧化鋁之酸性水溶液或鹼性水溶液而進行。接觸方法並不受特別的限定，例如可舉出浸漬法及噴霧法。其中，浸漬法為較佳。

在使用酸性水溶液之情況下，使用硫酸、磷酸、硝酸、鹽酸等無機酸或該等混合物的水溶液為較佳。其中，從安全性優異之方面考慮，不含有鉻酸之水溶液為較佳。酸性水溶液的濃度為1～10質量%為較佳。酸性水溶液的溫度為25～60℃為較佳。 又，在使用鹼性水溶液之情況下，使用選自由氫氧化鈉、氫氧化鉀及氫氧化鋰組成之群組中之至少一種鹼性水溶液為較佳。鹼性水溶液的濃度為0.1～5質量%為較佳。鹼性水溶液的溫度為20～35℃為較佳。 具體而言，例如較佳地使用50g/L、40℃的磷酸性水溶液、0.5g/L、30℃的氫氧化鈉水溶液或0.5g/L、30℃的氫氧化鉀水溶液。 對酸性水溶液或鹼性水溶液的浸漬時間，8～120分鐘為較佳，10～90分鐘為更佳，15～60分鐘為進一步較佳。在此，浸漬時間係指在重複進行了短時間的浸漬處理之情況下，各浸漬時間的合計。另外，在各浸漬處理之間，可以實施清洗處理。

又，將所製作之金屬填充微細結構體用作各向異性導電性構件時，根據與配線基板等被接著物之間的壓接性變得良好之理由，上述表面金屬突出製程及背面金屬突出製程中的至少1種製程係使上述金屬M2比上述陽極氧化膜的表面突出10～1000nm之製程為較佳，突出50～500nm之製程為更佳。

此外，藉由壓接等方法連接（接合）所製作之金屬填充微細結構體與電極時，根據能夠充分確保突出部分壓扁時的平面方向的絕緣性之理由，藉由上述表面金屬突出製程及背面金屬突出製程中的至少1種製程而形成之突出部分的縱橫比（突出部分的高度/突出部分的直徑）係0.01以上且小於20為較佳，6～20為更佳。

由藉由上述鍍覆製程及基板去除製程和任意的金屬突出製程形成之金屬組成之導通路呈柱狀為較佳。導通路的直徑與被填充金屬之貫通孔的直徑大致相同。導通路的平均直徑係貫通孔的平均直徑，1μm以下為較佳，5～500nm為更佳，20～400nm為進一步較佳，40～200nm為更進一步較佳，50～100nm為最佳。

又，上述導電通路係藉由鋁構件的陽極氧化膜以彼此絕緣之狀態存在者，但其密度為2萬個/mm² 以上為較佳，200萬個/mm² 以上為更佳，1000萬個/mm² 以上為進一步為較佳，5000萬個/mm² 以上為特佳，1億個/mm² 以上為最佳。

此外，相鄰之各導電通路的中心間距，20nm～500nm為較佳，40nm～200nm為更佳，50nm～140nm為進一步較佳。

〔樹脂層形成製程〕 根據所製作之金屬填充微細結構體的輸送性提高之理由，如上所述，可以具有樹脂層形成製程。 在此，樹脂層形成製程係如下製程：在上述鍍覆製程之後（在具有上述表面金屬突出製程之情況下為表面金屬突出製程之後）且上述基板去除製程之前，在上述陽極氧化膜的未設置有上述鋁構件之一側表面上設置樹脂層。

作為構成上述樹脂層之樹脂材料，具體而言，能夠舉出例如乙烯類共聚物、聚醯胺樹脂、聚酯樹脂、聚氨酯樹脂、聚烯烴類樹脂、丙烯酸類樹脂及纖維素類樹脂等，但是從輸送性的觀點和容易用作各向異性導電性構件之觀點考慮，上述樹脂層係可剝離之帶黏著層膜為較佳，因加熱處理或紫外線曝光處理而黏著性減弱，並且可剝離之帶黏著層膜為更佳。

上述帶黏著層膜並不受特別的限定，可舉出熱剝離型樹脂層及紫外線（ultraviolet：UV）剝離型樹脂層等。 在此，熱剝離型樹脂層在常溫下具有黏著力，僅藉由加熱便可以容易剝離，因此主要多使用發泡性微膠囊等。 又，作為構成黏著層之黏著劑，具體而言，例如可舉出橡膠類黏著劑黏著劑、丙烯酸類黏著劑、乙烯基烷基醚類黏著劑、聚矽氧類黏著劑、聚酯類黏著劑、聚醯胺類黏著劑、胺酯類黏著劑、苯乙烯-二烯嵌段共聚物類黏著劑等。

又，UV剝離型樹脂層係指，具有UV硬化型接著層者，且藉由硬化而喪失黏著力而可剝離者。 作為UV硬化型接著層，可舉出在基礎聚合物中將碳-碳雙鍵導入到聚合物側鏈或主鏈中或主鏈末端之聚合物等。作為具有碳-碳雙鍵之基礎聚合物，將丙烯酸類聚合物作為基本骨架為較佳。 此外，丙烯酸類聚合物為了交聯，根據需要，亦能夠包含多官能性單體等作為共聚用單體成分。 具有碳-碳雙鍵之基礎聚合物能夠單獨使用，但亦能夠配合UV硬化性單體或低聚物。 UV硬化型接著層為了藉由UV照射而硬化，併用光聚合起始劑為較佳。作為光聚合起始劑，可舉出苯偶姻醚類化合物；縮酮類化合物；芳香族磺醯氯類化合物；光敏肟類化合物；二苯甲酮類化合物；噻噸酮類化合物；樟腦醌；鹵代酮；醯基膦氧化物；醯基膦酸酯等。

作為熱剝離型樹脂層的市售品，例如可舉出WS5130C02、WS5130C10等Intellimer〔註冊商標〕膠帶（NITTA Corporation製造）；Somatac〔註冊商標〕TE系列（SOMAR公司製造）；No.3198、No.3198LS、No.3198M、No.3198MS、No.3198H、No.3195、No.3196、No.3195M、No.3195MS、No.3195H、No.3195HS、No.3195V、No.3195VS、No.319Y-4L、No.319Y-4LS、No.319Y-4M、No.319Y-4MS、No.319Y-4H、No.319Y-4HS、No.319Y-4LSC、No.31935MS、No.31935HS、No.3193M、No.3193MS等Riva Alpha〔註冊商標〕系列（NITTO DENKO CORPORATION.製造）；等。

作為UV剝離型樹脂層的市售品，能夠利用例如ELP DU-300、ELP DU-2385KS、ELP DU-2187G、ELP NBD-3190K、ELP UE-2091J等ELEPH HOLDER〔註冊商標〕（NITTO DENKO CORPORATION.製造）；Adwill D-210、Adwill D-203、Adwill D-202、Adwill D-175、Adwill D-675（均為Lintec Corporation.製造）；SUMILITE〔註冊商標〕FLS的N8000系列（Sumitomo Bakelite Co.,Ltd.製造）；UC353EP-110（FURUKAWA ELECTRIC CO.,LTD.製造）；等切割膠帶、ELP RF-7232DB、ELP UB-5133D（均為NITTO DENKO CORPORATION.製造）；SP-575B-150、SP-541B-205、SP-537T-160、SP-537T-230（均為FURUKAWA ELECTRIC CO.,LTD.製造）；等背磨膠帶。

又，黏貼上述帶黏著層膜之方法並不受特別的限定，能夠使用以往公知的表面保護膠帶黏貼裝置及層壓機進行黏貼。

〔捲繞製程〕 根據所製作之金屬填充微細結構體的輸送性進一步提高之理由，在上述任意的樹脂層形成製程之後，可以具有捲繞製程，該捲繞製程在具有上述樹脂層之狀態下，將金屬填充微細結構體捲繞成卷狀。 在此，上述捲繞製程中之捲繞方法並不受特別的限定，例如可舉出捲繞於特定直徑及特定寬度的卷芯上之方法。

又，從上述捲繞製程中之捲繞容易度的觀點考慮，除了樹脂層（未圖示）以外的金屬填充微細結構體的平均厚度為30μm以下為較佳，5～20μm為更佳。另外，藉由用FIB對除了樹脂層以外的金屬填充微細結構體沿厚度方向進行切削加工，並由FE-SEM對其剖面拍攝表面照片（倍率50000倍），作為測定10點之平均值而計算出平均厚度。

〔其他處理製程〕 本發明的製造方法除了具有上述各製程以外，還可以具有在國際公開第2015/029881號的[0049]～[0057]段中記載之研磨製程、表面平滑化製程、保護膜形成處理及水洗處理。 又，從製造上的處理性及將金屬填充微細結構體用作各向異性導電性構件之觀點考慮，能夠適用如下所示之各種步驟及形式。

＜使用臨時接著劑之步驟示例＞ 可以具有如下製程：藉由上述基板去除製程得到金屬填充微細結構體之後，使用臨時接著劑（Temporary Bonding Materials）將金屬填充微細結構體固定於矽晶圓上，並藉由研磨進行薄層化。 其次，在薄層化製程之後且在充分清洗表面之後，能夠進行上述表面金屬突出製程。 其次，在金屬突出之表面上塗佈接著力比前述臨時接著劑強的臨時接著劑而固定於矽晶圓上之後，剝離用前述臨時接著劑接著之矽晶圓，能夠對經剝離之金屬填充微細結構體側表面進行上述背面金屬突出製程。

＜使用石蠟之步驟示例＞ 可以具有如下製程：在藉由上述基板去除製程得到金屬填充微細結構體之後，使用石蠟將金屬填充微細結構體固定於矽晶圓上，並藉由進行研磨進行薄層化。 其次，在薄層化製程之後且在充分清洗表面之後，能夠進行上述表面金屬突出製程。 其次，在使金屬突出之表面上塗佈臨時接著劑而固定於矽晶圓上之後，藉由加熱使前述石蠟溶解並剝離矽晶圓，能夠對經剝離之金屬填充微細結構體側表面進行上述背面金屬突出製程。 另外，可以使用固態石蠟，但是若使用SKYCOAT（NIKKA SEIKO CO.,LTD.製造）等液體石蠟，則能夠實現塗佈厚度均勻性的提高。

＜基板去除處理之後進行之步驟示例＞ 可以具有如下製程：在上述鍍覆製程之後且在上述基板去除製程之前，使用臨時接著劑、石蠟或功能性吸附膜將鋁構件固定於剛性基板（例如矽晶圓、玻璃基板等）之後，藉由研磨上述陽極氧化膜的未設置有上述鋁構件之一側表面而進行薄層化。 其次，在薄層化製程之後且在充分清洗表面之後，能夠進行上述表面金屬突出製程。 其次，在使金屬突出之表面上塗佈絕緣性材料亦即樹脂材料（例如環氧樹脂、聚醯亞胺樹脂等）之後，在其表面上，藉由與上述相同的方法黏貼剛性基板。基於樹脂材料之黏貼係，藉由選擇接著力比基於臨時接著劑等之接著力大者，在藉由樹脂材料進行黏貼之後剝離最初黏貼之剛性基板，並依次進行上述基板去除製程、研磨製程及背面金屬突出處理製程而進行。 另外，作為功能性吸附膜，能夠使用Q-chuck（註冊商標）（MARUISHI SANGYO CO.,LTD.製造）等。

金屬填充微細結構體藉由可剝離之層以黏貼於剛性基板（例如矽晶圓、玻璃基板等）之狀態被提供為產品為較佳。 該種供給形態中，在將金屬填充微細結構體用作接合構件之情況下，將金屬填充微細結構體的表面臨時接著於器件表面上，在剝離剛性基板之後，將成為連接對象之器件設置於適當之位置，並進行加熱壓接，藉此能夠藉由金屬填充微細結構體來接合上下器件。 又，可剝離之層可以使用熱剝離層，亦可藉由與玻璃基板的組合而使用光剝離層。

又，上述各製程亦能夠以單片進行各製程，亦能夠將鋁卷作為原卷以卷材連續進行處理。 又，在連續處理之情況下，在各製程之間設置適當的清洗製程、乾燥製程為較佳。

藉由具有上述各處理製程之製造方法而得到金屬填充於貫通孔的內部而製成之金屬填充微細結構體，前述貫通孔源自設置於由鋁構件的陽極氧化膜組成之絕緣性基材上之貫通孔。 具體而言，藉由上述製造方法，能夠得到例如在日本特開2008-270158號公報中所記載之各向異性導電性構件，亦即，以如下狀態設置之各向異性導電性構件：在絕緣性基材（具有貫通孔之鋁構件的陽極氧化膜）中，由導電性構件（金屬）組成之複數個導電通路在彼此絕緣之狀態下使上述絕緣性基材沿厚度方向貫通，並且上述各導電通路的一端在上述絕緣性基材的一面露出，且上述各導電通路的另一端在上述絕緣性基材的另一面露出。

以下，關於藉由上述製造方法製造之金屬填充微細結構體20的一例進行說明。圖13係表示本發明的實施形態的金屬填充微細結構體的一例之俯視圖，圖14係表示本發明的實施形態的金屬填充微細結構體的一例之示意性剖視圖。圖14係圖13的剖面線IB-IB剖視圖。又，圖15係表示使用了本發明的實施形態的金屬填充微細結構體之各向異性導電材料的構成的一例之示意性剖視圖。

如圖13及圖14所示，如上所述製造之金屬填充微細結構體20例如係具備絕緣性基材40和複數個導通路16之構件，前述絕緣性基材40由鋁的陽極氧化膜14（參閱圖5）組成，前述複數個導通路16在絕緣性基材40的厚度方向Dt（參閱圖14）上貫通，且彼此以電絕緣之狀態設置。金屬填充微細結構體20還具備設置於絕緣性基材40的表面40a及背面40b之樹脂層44。 在此，“彼此電絕緣之狀態”係指，存在於絕緣性基材內部之各導通路在絕緣性基材的內部，彼此的各導通路之間的導通性足夠低的狀態。 金屬填充微細結構體20係如下構件：導通路16彼此電絕緣，在與絕緣性基材40的厚度方向Dt（參閱圖14）正交之方向x上導電性足夠低，且在厚度方向Dt（參閱圖14）上具有導電性。如此，金屬填充微細結構體20係顯示出各向異性導電性之構件。例如金屬填充微細結構體20配置成使厚度方向Dt（參閱圖14）與積層器件60的積層方向Ds一致。

如圖13及圖14所示，導通路16設置成在彼此電絕緣之狀態下在厚度方向Dt上貫通絕緣性基材40。 此外，如圖14所示，導通路16可以具有從絕緣性基材40的表面40a及背面40b突出之突出部分16a及突出部分16b。金屬填充微細結構體20還可以具備設置於絕緣性基材40的表面40a及背面40b之樹脂層44。樹脂層44具備黏著性，亦係賦予接合性者。突出部分16a及突出部分16b的長度，6nm以上為較佳，30nm～500nm為更佳。

又，圖15及圖14中示出在絕緣性基材40的表面40a及背面40b具有樹脂層44，但並不限定於此，亦可以係在絕緣性基材40的至少一個表面具有樹脂層44之構成。 同樣地，圖15及圖14的導通路16在兩端具有突出部分16a及突出部分16b，但並不限定於此，亦可以係在絕緣性基材40的至少具有樹脂層44之一側的表面具有突出部分之構成。

圖14所示之金屬填充微細結構體20的厚度h例如為30μm以下。又，金屬填充微細結構體20的TTV（Total Thickness Variation：總厚度變化）為10μm以下為較佳。 在此，金屬填充微細結構體20的厚度h係，由電解發射型掃描電子顯微鏡以20萬倍的倍率觀察金屬填充微細結構體20而獲取金屬填充微細結構體20的輪郭形狀，並關於相當於厚度h之區域測定10點之平均值。 又，金屬填充微細結構體20的TTV（Total Thickness Variation：總厚度變化）係如下值：藉由切割將金屬填充微細結構體20連同支撐體46一起進行切斷，並觀察金屬填充微細結構體20的剖面形狀而求出之值。

金屬填充微細結構體20為了運輸、輸送及搬運和保管等而如圖15所示設置於支撐體46上。在支撐體46與金屬填充微細結構體20之間設置有剝離層47。支撐體46與金屬填充微細結構體20藉由剝離層47而黏接成可分離。如上所述，將金屬填充微細結構體20經由剝離層47設置於支撐體46上者稱作各向異性導電材料50。 支撐體46係支撐金屬填充微細結構體20者，例如由矽基板構成。作為支撐體46，除矽基板以外，例如能夠使用SiC、SiN、GaN及氧化鋁（Al₂ O₃ ）等陶瓷基板、玻璃基板、纖維強化塑膠基板及金屬基板。纖維強化塑膠基板中還包括印刷配線基板亦即FR-4（Flame Retardant Type（阻燃型）4）基板等。

又，作為支撐體46，能夠使用具有撓性且透明者。作為具有撓性且透明之支撐體46，例如可舉出PET（聚對酞酸乙二酯）、聚環烯烴、聚碳酸酯、丙烯酸樹脂、PEN（聚萘二甲酸乙二醇酯）、PE（聚乙烯）、PP（聚丙烯）、聚苯乙烯、聚氯乙烯、聚偏二氯乙烯及TAC（三醋酸纖維素）等塑膠膜。 在此，透明係指在對位時使用之波長光中透射率為80%以上。因此，在波長為400～800nm的可見光整個區域透射率低即可，但在波長為400～800nm的可見光整個區域透射率為80%以上為較佳。透射率由分光光度計來測定。

剝離層47係積層有支撐層48和剝離劑49者為較佳。剝離劑49與金屬填充微細結構體20接觸，支撐體46與金屬填充微細結構體20以剝離層47為起點分離。在各向異性導電材料50中，例如藉由加熱至預先確定之溫度，剝離劑49的接著力減弱，可以從金屬填充微細結構體20去除支撐體46。 作為剝離劑49，例如能使用Nitto Denko Corporation製造的REVALPHA（註冊商標）及SOMAR Corporation製造的SOMATAC（註冊商標）等。

又，在樹脂層44上可以設置保護層（未圖示）。保護層係為了保護結構體表面免受刮傷等而使用者，因此易剝離膠帶為較佳。作為保護層，例如可以使用帶黏著層膜。 作為帶黏著層膜，例如能夠使用以如下系列名稱出售之市售品：在聚乙烯樹脂膜表面形成有黏著劑層之SUNYTECT〔註冊商標〕（Sun A.Kaken Co.,Ltd.製造）、在聚對酞酸乙二酯樹脂膜表面形成有黏著劑層之E-MASK〔註冊商標〕（Nitto Denko Corporation製造）、在聚對酞酸乙二酯樹脂膜表面形成有黏著劑層之MASTACK〔註冊商標〕（FUJIMORI KOGYO CO.,LTD製造）等。 又，黏貼帶黏著層膜之方法並不受特別的限定，能夠使用以往公知的表面保護膠帶黏貼裝置及層壓機進行黏貼。

以下，對金屬填充微細結構體20的構成進行更具體的說明。 〔絕緣性基材〕 絕緣性基材的物性及組成如上所述。 絕緣性基材40的厚度ht在1～1000μm的範圍內為較佳，在5～500μm的範圍內為更佳，在10～300μm的範圍內為進一步較佳。若絕緣性基材的厚度在該範圍內，則絕緣性基材的操作性變得良好。 絕緣性基材40的厚度ht係，由聚焦離子束（Focused Ion Beam：FIB）相對於厚度方向Dt對絕緣性基材40進行切削加工，由電解發射型掃描電子顯微鏡以20萬倍的倍率觀察其剖面而獲取絕緣性基材40的輪郭形狀，並關於相當於厚度ht之區域測定10點之平均值。

絕緣性基材中之各貫通孔的間隔，5nm～800nm為較佳，10nm～200nm為更佳，50nm～140nm為進一步較佳。若絕緣性基材中之各貫通孔的間隔在該範圍內，則絕緣性基材作為絕緣性隔壁充分發揮功能。貫通孔的間隔與導通路的間隔相同。 在此，貫通孔的間隔，亦即，導通路的間隔係指相鄰之導通路之間的寬度w（參閱圖14），並且係指由電場發射型掃描電子顯微鏡以20萬倍的倍率觀察各向異性導電性構件的剖面，並在10個點上測定出相鄰之導通路之間的寬度之平均值。

＜細孔的平均直徑＞ 細孔的平均直徑，亦即貫通孔12的平均直徑d（參閱圖14）係1μm以下為較佳，5～500nm為更佳，20～400nm為進一步較佳，40～200nm為更進一步較佳，50～100nm為最佳。貫通孔12的平均直徑d若為1μm以下且在上述範圍內，則當電氣訊號通過所得到之導通路16時能夠得到充分的響應，因此能夠更佳地用作電子零件的檢查用連接器。 貫通孔12的平均直徑d係，藉由使用掃描電子顯微鏡從正上方以倍率100～10000倍拍攝陽極氧化膜14的表面而得到攝影圖像，在該攝影圖像中至少提前20個周圍呈環狀相連中貫通孔，測定其直徑並設為開口直徑，將該等開口直徑的平均值作為貫通孔的平均直徑而計算。 另外，倍率能夠適當選擇上述範圍的倍率，以使得到能夠提取20個以上貫通孔之攝影圖像。又，開口直徑測定為貫通孔部分的端部之間的距離的最大值。亦即，由於貫通孔的開口部的形狀並不限定於大致圓形，因此在開口部的形狀為非圓形之情況下，將貫通孔部分的端部之間的距離的最大值設為開口直徑。從而，例如在2個以上的貫通孔一體化形狀的貫通孔之情況下，亦將其視為1個貫通孔，並將貫通孔部分的端部之間的距離的最大值設為開口直徑。

〔導通路〕 導通路由金屬構成。作為金屬的具體例，較佳地例示出金（Au）、銀（Ag）、銅（Cu）、鋁（Al）、鎂（Mg）及鎳（Ni）等。從導電性的觀點考慮，銅、金、鋁及鎳為較佳，銅及金為更佳。

＜突出部分＞ 當藉由壓接等方法將各向異性導電性構件與電極電連接或物理接合時，根據能夠充分確保突出部分壓扁時的平面方向的絕緣性之理由，導通路的突出部分的縱橫比（突出部分的高度/突出部分的直徑）為0.5以上且小於50為較佳，0.8～20為更佳，1～10為進一步較佳。

又，從追隨連接對象的半導體構件的表面形狀之觀點考慮，如上所述，導通路的突出部分的高度，20nm以上為較佳，100nm～500nm為更佳。 導通路的突出部分的高度係指，由電解發射型掃描電子顯微鏡以2萬倍的倍率觀察金屬填充微細結構體的剖面，並在10個點上測定出導通路的突出部分的高度之平均值。 導通路的突出部分的直徑係指，由電解發射型掃描電子顯微鏡觀察金屬填充微細結構體的剖面，並在10個點上測定出導通路的突出部分的直徑之平均值。

如上所述，導通路16係以藉由絕緣性基材40彼此電絕緣之狀態存在者，但其密度為2萬個/mm² 以上為較佳，200萬個/mm² 以上為更佳，1000萬個/mm² 以上為進一步較佳，5000萬個/mm² 以上為特佳，1億個/mm² 以上為最佳。 此外，相鄰之各導通路16的中心間距離p（參閱圖13）係20nm～500nm為較佳，40nm～200nm為更佳，50nm～140nm為進一步較佳。

〔樹脂層〕 如上所述，樹脂層設置於絕緣性基材的表面和背面，如上所述，係將導通路的突出部埋設者。亦即，樹脂層被覆從絕緣性基材突出之導通路的端部，並保護突出部。 樹脂層係藉由上述樹脂層形成製程而形成者。樹脂層例如在50℃～200℃的溫度範圍內顯示出流動性，在200℃以上之溫度下硬化者為較佳。 樹脂層係藉由上述樹脂層形成製程而形成者，但是亦能夠使用以下所示之樹脂劑的組成。以下，關於樹脂層的組成進行說明。樹脂層係含有高分子材料者。樹脂層可含有抗氧化材料。

＜高分子材料＞ 作為樹脂層中所包含之高分子材料並不受特別的限定，但是根據能夠有效地填埋半導體芯片或半導體晶圓與各向異性導電性構件的間隙，並進一步提高與半導體芯片或半導體晶圓的密接性之理由，熱硬化性樹脂為較佳。 作為熱硬化性樹脂，具體而言，例如可舉出環氧樹脂、酚樹脂、聚醯亞胺樹脂、聚酯樹脂、聚氨酯樹脂、雙馬來醯亞胺樹脂、三聚氰胺樹脂、異氰酸酯類樹脂等。 其中，根據進一步提高絕緣可靠性且耐化學性優異之理由，使用聚醯亞胺樹脂及/或環氧樹脂為較佳。

＜抗氧化材料＞ 作為樹脂層中所包含之抗氧化材料，具體而言，例如可舉出1,2,3,4-四唑、5-胺基-1,2,3,4-四唑、5-甲基-1,2,3,4-四唑、1H-四唑-5-乙酸、1H-四唑-5-琥珀酸、1,2,3-三唑、4-胺基-1,2,3-三唑、4,5-二胺基-1,2,3-三唑、4-羧基-1H-1,2,3-三唑、4,5-二羧基-1H-1,2,3-三唑、1H-1,2,3-三唑-4-乙酸、4-羧基-5-羧甲基-1H-1,2,3-三唑、1,2,4-三唑、3-胺基-1,2,4-三唑、3,5-二胺基-1,2,4-三唑、3-羧基-1,2,4-三唑、3,5-二羧基-1,2,4-三唑、1,2,4-三唑-3-乙酸、1H-苯并三唑、1H-苯并三唑-5-羧酸、苯并呋喃、2,1,3-苯并噻唑、鄰苯二胺、間苯二胺、兒茶酚、鄰胺基酚、2-巰基苯并噻唑、2-巰基苯并咪唑、2-巰基苯并噁唑、三聚氰胺及該等衍生物。 其中，苯并三唑及其衍生物為較佳。 作為苯并三唑衍生物，可舉出在苯并三唑的苯環上具有羥基、烷氧基（例如甲氧基、乙氧基等）、胺基、硝基、烷基（例如甲基、乙基及丁基等）、鹵素原子（例如氟、氯、溴及碘等）等之取代苯并三唑。又，與萘三唑、萘雙三唑同樣地，亦能夠舉出被取代之取代萘三唑、取代萘雙三唑等。

又，作為樹脂層中所包含之抗氧化材料的其他例，可舉出通常之抗氧化劑，亦即，高級脂肪酸、高級脂肪酸銅、酚化合物、烷醇胺、氫醌類、銅螯合劑、有機胺及有機銨鹽等。

樹脂層中所包含之抗氧化材料的含量並不受特別的限定，但是從防腐效果的觀點考慮，相對於樹脂層的總質量，0.0001質量%以上為較佳，0.001質量%以上為更佳。又，根據在正式接合步驟中得到適當之電阻之理由，5.0質量%以下為較佳，2.5質量%以下為更佳。

＜遷移防止材料＞ 根據藉由捕獲可包含於樹脂層中之金屬離子、鹵素離子和源自半導體芯片及半導體晶圓之金屬離子而進一步提高絕緣可靠性之理由，樹脂層含有遷移防止材料為較佳。

作為遷移防止材料，例如能夠僅使用離子交換體，具體而言，陽離子交換體與陰離子交換體的混合物或陽離子交換體。 在此，陽離子交換體及陰離子交換體例如分別能夠從後述無機離子交換體及有機離子交換體中適當進行選擇。

（無機離子交換體） 作為無機離子交換體，例如可舉出以含氫氧化鋯為代表之金屬的含氫氧化物。 作為金屬的種類，例如除鋯以外，還已知有鐵、鋁、錫、鈦、銻、鎂、鈹、銦、鉻及鉍等。 其中，鋯類金屬具有陽離子Cu²⁺ 、Al³⁺ 的交換能力。又，鐵類金屬亦具有Ag⁺ 、Cu²⁺ 的交換能力。同樣地，錫類、鈦類及銻類金屬係陽離子交換體。 另一方面，鉍類金屬具有陰離子Cl^- 的交換能力。 又，鋯類金屬根據製造條件顯示出陰離子的交換能力。鋁類及錫類金屬亦相同。 作為除此以外的無機離子交換體，已知有以磷酸鋯為代表之多價金屬的酸性鹽、以鉬磷酸銨為代表之雜多酸鹽、不溶性亞鐵氰化等合成物。 該等無機離子交換體的一部分已市售，例如已知有TOAGOSEI CO.,LTD.的商品名稱“IXE”的各種等級。 另外，除合成品以外，還能夠使用如天然產品的沸石或蒙脫石之類的無機離子交換體粉末。

（有機離子交換體） 作為有機離子交換體，可舉出作為陽離子交換體而具有磺酸基之交聯聚苯乙烯，此外，還可舉出具有羧酸基、膦酸基或次膦酸基者。 又，可舉出作為陰離子交換體而具有季銨基、季鏻基或叔鋶基之交聯聚苯乙烯。

該等無機離子交換體及有機離子交換體只要考慮慾捕捉之陽離子、陰離子的種類、關於前述離子的交換容量適當選擇即可。當然，亦可以將無機離子交換體和有機離子交換體進行混合而使用。 電子元件的製造製程中包括進行加熱之步驟，因此無機離子交換體為較佳。

又，例如從機械強度的觀點考慮，關於防止材料與上述高分子材料的混合比，將遷移防止材料設為10質量%以下為較佳，將遷移防止材料設為5質量%以下為更佳，此外，將遷移防止材料設為2.5質量%以下為進一步較佳。又，從抑制接合半導體芯片或半導體晶圓與各向異性導電性構件時的遷移之觀點考慮，將遷移防止材料設為0.01質量%以上為較佳。

＜無機填充劑＞ 樹脂層含有無機填充劑為較佳。 作為無機填充劑並不受特別的限制，能夠從公知者中適當選擇，例如可舉出高嶺土、硫酸鋇、鈦酸鋇、氧化矽粉末、微粉狀氧化矽、氣相法二氧化矽、無定形二氧化矽、結晶性二氧化矽、熔融二氧化矽、球狀二氧化矽、滑石、黏土、碳酸鎂、碳酸鈣、氧化鋁、氫氧化鋁、雲母、氮化鋁、氧化鋯、氧化釔、碳化矽及氮化矽等。

根據防止無機填充劑進入導通路之間且進一步提高導通可靠性之理由，無機填充劑的平均粒徑大於各導通路的間隔為較佳。 無機填充劑的平均粒徑，30nm～10μm為較佳，80nm～1μm為更佳。 在此，關於平均粒徑，將藉由雷射衍射散射式粒徑測定裝置（NIKKISO CO.,LTD.製造的Microtrac MT3300）測定之一次粒徑設為平均粒徑。

＜硬化劑＞ 樹脂層可以含有硬化劑。 在含有硬化劑之情況下，從抑制與連接對象的半導體芯片或半導體晶圓的表面形狀的接合不良之觀點考慮，不使用常溫下為固體的硬化劑，而含有常溫下為液體的硬化劑為更佳。 在此，“常溫下為固體”係指在25℃下為固體，例如熔點高於25℃之溫度之物質。

作為硬化劑，具體而言，例如可舉出如二胺基二苯甲烷、二胺基二苯碸之類的芳香族胺、脂肪族胺、4-甲基咪唑等咪唑衍生物、雙氰胺、四甲基胍、硫脲加成胺、甲基六氫鄰苯二甲酸酐等羧酸酐、羧酸醯肼、羧酸醯胺、多酚化合物、酚醛清漆樹脂及聚硫醇等，能夠從該等硬化劑中適當選擇在25℃下為液體者。另外，硬化劑可單獨使用1種，亦可併用2種以上。

在樹脂層中，在不損害其特性之範圍內，可以含有各種添加劑，例如通常廣泛添加到半導體封裝的樹脂絕緣膜中之分散劑、緩衝劑、黏度調整劑等。

＜形狀＞ 根據保護導通路之理由，樹脂層的厚度大於導通路的突出部的高度且1μm～5μm為較佳。

以下，作為金屬填充微細結構體20的適用例，關於將金屬填充微細結構體20使用於各向異性導電性構件22（參閱圖16等）之示例進行說明。 圖16係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的第1例之示意圖，圖17係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的第2例之示意圖，圖18係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的第3例之示意圖，圖19係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的第4例之示意圖。

又，如圖16所示積層器件60，可以經由顯示出各向異性導電性之各向異性導電性構件22將半導體元件62與半導體元件64在積層方向Ds上進行接合，從而將半導體元件62和半導體元件64電連接。各向異性導電性構件22具有與上述金屬填充微細結構體20相同之構成，並具有在積層方向Ds上導通之導通路16（參閱圖5），發揮著TSV（Through Silicon Via：矽穿孔）的功能。另外，各向異性導電性構件22亦能夠用作中介層。

除圖16所示構成以外，例如可以設為如下構成：如圖17所示積層器件60，經由各向異性導電性構件22將半導體元件62、半導體元件64及半導體元件66在積層方向Ds上積層並接合，並且進行了電連接。 又，可以設為如下構成：如圖18所示積層器件60，使用中介層23和各向異性導電性構件22，將半導體元件62、半導體元件64及半導體元件66在積層方向Ds上積層並接合，並進行了電連接。

又，可以係如圖19所示積層器件60那樣作為光學感測器發揮功能者。圖19所示積層器件60經由各向異性導電性構件22在積層方向Ds上積層有半導體元件72和感測器芯片74。又，在感測器芯片74上設置有透鏡76。 半導體元件72係形成有邏輯電路者，若能夠處理由感測器芯片74得到之訊號，則其構成並不受特別的限定。 感測器芯片74係具有檢測光之光感測器者。光感測器若能夠檢測光，則並不受特別的限定，例如可以使用CCD（Charge Coupled Device：電荷耦合元件）圖像感測器或CMOS（Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體）圖像感測器。 另外，在圖19所示積層器件60中，經由各向異性導電性構件22連接了半導體元件72與感測器芯片74，但是並不限定於此，亦可以係直接接合半導體元件72與感測器芯片74之構成。 透鏡76若能夠使光聚光於感測器芯片74，則其構成並不受特別的限定，例如可以使用稱作微透鏡者。

另外，上述半導體元件62、半導體元件64及半導體元件66具有元件區域（未圖示）。 元件區域係形成有用於作為電子元件發揮功能的電容器、電阻及線圈等各種元件構成電路等之區域。在元件區域中，例如有形成有如快閃記憶體等之類之記憶體電路、微處理器及FPGA（field-programmable gate array：場域可程式閘陣列）等之類的邏輯電路之區域；及形成有無線標籤等通信模組和配線之區域。在元件區域中，除此以外，還可以形成有發送電路或MEMS（Micro Electro Mechanical Systems：微機電系統）。MEMS例如係感測器、致動器及天線等。在感測器中，例如包括加速度感測器、聲音感測器及光感測器等各種感測器。

如上所述，元件區域形成有元件構成電路等，在半導體元件中，例如設置有再配線層（未圖示）。 在積層器件中，例如能夠設為具有邏輯電路之半導體元件與具有記憶體電路之半導體元件的組合。又，可以將半導體元件設為全部具有記憶體電路者，又，可以設為全部具有邏輯電路者。又，作為積層器件60中之半導體元件的組合，可以係感測器、致動器及天線等與記憶體電路和邏輯電路的組合，根據積層器件60的用途等可適當確定。

上述半導體元件62、半導體元件64及半導體元件66，除上述以外，還可舉出例如ASIC（Application Specific Integrated Circuit：特殊應用積體電路）、FPGA（Field Programmable Gate Array：場域可程式閘陣列）、ASSP（Application Specific Standard Product：應用特定標準產品）等邏輯積體電路。又，例如可舉出CPU（Central Processing Unit：中央處理單元）、GPU（Graphics Processing Unit：圖案處理單元）等微處理器。又，例如可舉出DRAM（Dynamic Random Access Memory：動態隨機存取記憶體）、HMC（Hybrid Memory Cube：混合記憶體立方體）、MRAM（Magnetoresistive Random Access Memory：磁記憶體）、PCM（Phase-Change Memory：相變化記憶體）、ReRAM（Resistance Random Access Memory：可變電阻式記憶體）、FeRAM（Ferroelectric Random Access Memory：鐵電隨機存取記憶體）、快閃記憶體等記憶體。又，例如可舉出LED（Light Emitting Diode：發光二極體）、功率器件、DC（Direct Current：直流電）-DC（Direct Current：直流電）轉換器、絕緣閘雙極電晶體（Insulated Gate Bipolar Transistor：IGBT）等模擬積體電路。 此外，作為半導體元件，例如可舉出GPS（Global Positioning System：全球定位系統）、FM（Frequency Modulation：調頻）、NFC（Near Field Communication：近場通訊）、RFEM（RF Expansion Module：射頻擴展模組）、MMIC（Monolithic Microwave Integrated Circuit：毫米波積體電路）、WLAN（Wireless Local Area Network：無線區域網路）等無線元件、離散元件、Passive（被動）器件、SAW（Surface Acoustic Wave：表面聲波）濾波器、RF（Radio Frequency：射頻）濾波器、IPD（Integrated Passive Devices：整合式被動元件）等。

其次，關於使用了金屬填充微細結構體之積層器件的製造方法的第1例進行說明。 使用了金屬填充微細結構體之積層器件的製造方法的第1例係有關芯片堆疊晶圓者，表示圖16所示積層器件60的製造方法。 圖20～圖22係按製程順序表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第1例之示意圖。 在使用了金屬填充微細結構體之積層器件的製造方法的第1例中，首先，準備在表面64a設置有各向異性導電性構件22之半導體元件64。 其次，使各向異性導電性構件22面向第1半導體晶圓80配置半導體元件64。其次，使用半導體元件64的對準標誌和第1半導體晶圓80的對準標誌，相對於第1半導體晶圓80進行半導體元件64的對位。 另外，關於對位，若關於第1半導體晶圓80的對準標誌的圖像或反射圖像和半導體元件64的對準標誌的圖像或反射圖像能夠得到數位圖像資料，則其構成並不受特別的限定，可適當利用公知的攝像裝置。

其次，經由各向異性導電性構件22，將半導體元件64載置於第1半導體晶圓80的元件區域，例如施加預先確定之壓力，加熱至預先確定之溫度並保持預先確定之時間，並使用樹脂層44（參閱圖14）進行臨時接合。對所有半導體元件64進行前述處理，如圖21所示，將所有半導體元件64臨時接合於第1半導體晶圓80的元件區域。 臨時接合中使用樹脂層44係方法之一，亦可以係以下所示方法。例如，可以用點膠機等將密封樹脂等供給到第1半導體晶圓80上，從而將半導體元件64臨時接合於第1半導體晶圓80的元件區域，亦可在第1半導體晶圓80上，使用事先供給之絕緣性樹脂膜（NCF（Non-conductive Film：非導電膜））將半導體元件64臨時接合於元件區域。

其次，在將所有半導體元件64臨時接合於第1半導體晶圓80的元件區域之狀態下，將預先確定之壓力施加於半導體元件64，加熱至預先確定之溫度並保持預先確定之時間，從而將複數個半導體元件64全部一併接合於第1半導體晶圓80的元件區域。該接合係稱作正式接合者。藉此，半導體元件64的端子（未圖示）接合於各向異性導電性構件22，第1半導體晶圓80的端子（未圖示）接合於各向異性導電性構件22。 其次，如圖22所示，將經由各向異性導電性構件22接合有半導體元件64之第1半導體晶圓80，在每個元件區域藉由切割或雷射刻劃等進行單片化。藉此，能夠得到接合有半導體元件62、各向異性導電性構件22及半導體元件64之積層器件60。

另外，當進行臨時接合時，若臨時接合強度弱，則導致在輸送製程等及直至接合為止的製程中產生位置偏離，因此臨時接合強度變得重要。 又，臨時接合步驟中之溫度條件並不受特別的限定，0℃～300℃為較佳，10℃～200℃為更佳，常溫（23℃）～100℃為特佳。 同樣地，臨時接合步驟中之加壓條件並不受特別的限定，10MPa以下為較佳，5MPa以下為更佳，1MPa以下為特佳。

正式接合中之溫度條件並不受特別的限定，比臨時接合的溫度高的溫度為較佳，具體而言，150℃～350℃為更佳，200℃～300℃為特佳。 又，正式接合中之加壓條件並不受特別的限定，30MPa以下為較佳，0.1MPa～20MPa為更佳。 又，正式接合的時間並不受特別的限定，1秒鐘～60分鐘為較佳，5秒鐘～10分鐘為更佳。 藉由在上述條件下進行正式接合，樹脂層在半導體元件64的電極之間流動，難以殘留於接合部。 如上所述，在正式接合中，藉由一併進行複數個半導體元件64的接合，能夠縮短生產時間，並能夠提高生產率。

關於使用了金屬填充微細結構體之積層器件的製造方法的第2例進行說明。 圖23～圖25係按製程順序表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第2例之示意圖。 與使用了金屬填充微細結構體之積層器件的製造方法的第1例相比，使用了金屬填充微細結構體之積層器件的製造方法的第2例除3個半導體元件62、64、66經由各向異性導電性構件22積層並接合之方面以外，與使用了金屬填充微細結構體之積層器件的製造方法的第1例相同。因此省略關於與積層器件的製造方法的第2例共同之製造方法的詳細說明。 半導體元件64在背面64b設置有對準標誌（未圖示），並且設置有端子（未圖示）。此外，在半導體元件64的表面64a設置有各向異性導電性構件22。又，半導體元件66亦在表面66a設置有各向異性導電性構件22。

如圖23所示，在所有半導體元件64經由各向異性導電性構件22臨時接合於第1半導體晶圓80的元件區域之狀態下，使用半導體元件64的背面64b的對準標誌和半導體元件66的對準標誌，相對於半導體元件64進行半導體元件66的對位。

其次，如圖24所示，在半導體元件64的背面64b，經由各向異性導電性構件22臨時接合半導體元件66。其次，將所有半導體元件64經由各向異性導電性構件22臨時接合於第1半導體晶圓80的元件區域，在所有半導體元件64上經由各向異性導電性構件22臨時接合有半導體元件66之狀態下，在預先確定之條件下進行正式接合。藉此，半導體元件64和半導體元件66經由各向異性導電性構件22接合，半導體元件64和第1半導體晶圓80經由各向異性導電性構件22接合。半導體元件64、半導體元件66及第1半導體晶圓80的端子（未圖示）接合於各向異性導電性構件22。 其次，如圖25所示，將半導體元件64及半導體元件66經由各向異性導電性構件22接合之第1半導體晶圓80，在每個元件區域，例如藉由切割或雷射刻劃等進行單片化。藉此，能夠得到半導體元件62、半導體元件64及半導體元件66經由各向異性導電性構件22接合之積層器件60。

關於使用了金屬填充微細結構體之積層器件的製造方法的第3例進行說明。 使用了金屬填充微細結構體之積層器件的製造方法的第3例係有關堆疊晶圓者，表示圖16所示積層器件60的製造方法。 圖26及圖27係按製程順序表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第3例之示意圖。 與積層器件的製造方法的第1例相比，使用了金屬填充微細結構體之積層器件的製造方法的第3例除經由各向異性導電性構件22接合第1半導體晶圓80和第2半導體晶圓82之方面以外，與積層器件的製造方法的第3例相同。因此省略關於與積層器件的製造方法的第1例共同之製造方法的詳細說明。又，關於各向異性導電性構件22，亦如同上述說明，因此省略其詳細說明。

首先，準備第1半導體晶圓80和第2半導體晶圓82。在第1半導體晶圓80的表面80a或第2半導體晶圓82的表面82a均設置各向異性導電性構件22。 其次，使第1半導體晶圓80的表面80a和第2半導體晶圓82的表面82a對向。然後，使用第1半導體晶圓80的對準標誌和第2半導體晶圓82的對準標誌，相對於第1半導體晶圓80進行第2半導體晶圓82的對位。 其次，使第1半導體晶圓80的表面80a和第2半導體晶圓82的表面82a對向，並利用上述方法，如圖26所示，將第1半導體晶圓80和第2半導體晶圓82經由各向異性導電性構件22進行接合。在該情況下，在進行臨時接合之後，可以進行正式接合，亦可僅進行正式接合。

其次，如圖27所示，在第1半導體晶圓80和第2半導體晶圓82經由各向異性導電性構件22接合之狀態下，在每個元件區域，例如藉由切割或雷射刻劃等進行單片化。藉此，能夠得到半導體元件62和半導體元件64經由各向異性導電性構件22接合之積層器件60。如此，即使使用堆疊晶圓，亦能夠得到積層器件60。 另外，關於單片化，由於如上所述，因此省略詳細說明。 又，如圖27所示，在第1半導體晶圓80和第2半導體晶圓82接合之狀態下，若在第1半導體晶圓80及第2半導體晶圓82中存在需要減薄之半導體晶圓，則能夠藉由化學機械研磨（CMP）等進行減薄。

在使用了金屬填充微細結構體之積層器件的製造方法的第3例中，以積層有半導體元件62和半導體元件64之雙層結構為例進行了說明，但並不限定於此，如上所述，當然可以係3層以上。在該情況下，與上述積層器件60的製造方法的第2例同樣，在第2半導體晶圓82的背面82b藉由設置對準標誌（未圖示）和端子（未圖示），能夠得到3層以上的積層器件60。

如上所述，藉由在積層器件60中設置各向異性導電性構件22之構成，即使在半導體元件上存在凹凸，亦能夠藉由將突出部分16a及突出部分16b用作緩衝層而吸收凹凸。由於突出部分16a及突出部分16b作為緩衝層發揮功能，因此關於在半導體元件中存在元件區域之方面，可以不需要高的表面質量。因此，不需要研磨等平滑化處理，能夠抑制生產成本，並且能夠縮短生產時間。 又，由於能夠使用芯片堆疊晶圓來製造積層器件60，因此藉由僅將半導體芯片的合格品接合於半導體晶圓內的合格品部分，能夠維持生產率，並能夠減少製造損失。 此外，如上所述，樹脂層44具備黏著性，當臨時接合時能夠用作臨時接合劑，並能夠一併進行正式接合。

設置有上述各向異性導電性構件22之半導體元件64能夠使用各向異性導電性構件22和具備複數個元件區域（未圖示）之半導體晶圓而形成。在元件區域中，設置有如上所述用於對位之對準標誌（未圖示）和端子（未圖示）。在各向異性導電材料50（參閱圖15）中，各向異性導電性構件22以與元件區域匹配之圖案形成。

首先，施加預先確定之壓力，加熱至預先確定之溫度並保持預先確定之時間，並將各向異性導電材料50的各向異性導電性構件22接合於半導體晶圓的元件區域。 其次，去除各向異性導電材料50的支撐體46，僅使各向異性導電性構件22接合於半導體晶圓。在該情況下，在各向異性導電材料50中，加熱至預先確定之溫度，使剝離層47的剝離劑49的接著力降低，從而以各向異性導電材料50的剝離層47為起點去除支撐體46。其次，關於半導體晶圓，在每個元件區域進行單片化，得到複數個半導體元件64。 另外，以設置有各向異性導電性構件22之半導體元件64為例進行了說明，但是關於設置有各向異性導電性構件22之半導體元件66，以及設置有各向異性導電性構件22之第2半導體晶圓82，亦能夠以與設置有各向異性導電性構件22之半導體元件64相同之方式設置各向異性導電性構件22。

關於半導體器件的接合，以對半導體元件接合另一半導體元件之形態進行了說明，但是並不限定於此，亦可以係在一個半導體元件上接合複數個半導體元件之形態，亦即一對複數的形態。又，亦可以係接合複數個半導體元件和複數個半導體元件之形態，亦即複數對複數的形態。 圖28係表示本發明的實施形態的積層器件的第5例之示意圖，圖29係表示本發明的實施形態的積層器件的第6例之示意圖，圖30係表示本發明的實施形態的積層器件的第7例之示意圖，圖31係表示本發明的實施形態的積層器件的第8例之示意圖，圖32係表示本發明的實施形態的積層器件的第9例之示意圖。

作為一對複數的形態，如圖28所示，例如例示出積層器件83，其係半導體元件62、半導體元件64及半導體元件66分別使用各向異性導電性構件22接合並電連接之形態。另外，半導體元件62可以係具有中介層功能者。在積層器件83中，可以由半導體元件晶圓來代替半導體元件62、半導體元件64及半導體元件66。 又，作為複數對複數的形態，如圖29所示，例如例示出積層器件84，其為半導體元件64和半導體元件66使用各向異性導電性構件22接合並電連接於一個半導體元件62之形態。半導體元件62可以係具有中介層功能者。

又，例如在具有中介層功能之器件上，亦可以積層具有邏輯電路之邏輯芯片及記憶體芯片等複數個器件。又，在該情況下，即使電極尺寸不同，亦能夠接合於各器件上。 在圖30所示之積層器件85中，電極88的大小不同，雖然混合存在大小不同者，但是半導體元件64和半導體元件66使用各向異性導電性構件22接合並電連接於一個半導體元件62。此外，半導體元件86使用各向異性導電性構件22接合並電連接於半導體元件64。半導體元件87使用各向異性導電性構件22接合並電連接於半導體元件64和半導體元件66。

又，如圖31所示積層器件89那樣，半導體元件64和半導體元件66使用各向異性導電性構件22接合並電連接於一個半導體元件62。此外，半導體元件86和半導體元件87使用各向異性導電性構件22接合於半導體元件64，半導體元件91使用各向異性導電性構件22接合並電連接於半導體元件66。

在如上所述構成的情況下，在如包括光波導之類的器件表面上，藉由積層如VCSEL（Vertical Cavity Surface Emitting Laser：垂直空腔表面發光雷射）之類的發光元件及CMOS（Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體）圖像感測器之類的受光元件，亦可應對假設為高頻之矽光子。 例如，如圖32所示積層器件89a那樣，半導體元件64和半導體元件66使用各向異性導電性構件22接合並電連接於一個半導體元件62。此外，半導體元件86和半導體元件87使用各向異性導電性構件22接合於半導體元件64，半導體元件91使用各向異性導電性構件22接合並電連接於半導體元件66。在半導體元件62上設置有光波導81。在半導體元件66上設置有發光元件95，在半導體元件64上設置有受光元件96。從半導體元件66的發光元件95輸出之光Lo穿過半導體元件62的光波導81，並作為射出光Ld出射到半導體元件64的受光元件96。藉此，能夠應對上述矽光子。 另外，在各向異性導電性構件22上，在相當於光Lo及射出光Ld的光路之部位形成有孔27。

關於使用了積層體之三維積層中之具體裝配製程進行說明。 為了實現三維積層，需要在所積層之器件中形成有承擔積層方向的電連接之配線，承擔該積層方向的連接之配線被稱作TSV（Through Silicon Via：直通矽穿孔）。具有TSV之器件根據在哪一階段形成TSV，分類成先鑽孔（Via-first）、中鑽孔（Vias-middle）及後鑽孔（Via-last）三種。在形成器件的電晶體之前形成TSV者被稱作先鑽孔。在形成電晶體之後且形成再配線層之前形成者被稱作中鑽孔。在形成再配線層之後形成者被稱作後鑽孔。藉由任一方法形成TSV都需要減薄矽基板，以進行貫通處理。

與積層體的使用形態的例一同，對適用了TSV之半導體芯片或晶圓的接合方法進行說明。 作為先鑽孔或中鑽孔的代表性示例，可舉出被稱作HBM（High Bandwidth Memory：高頻寬記憶體）或HMC（Hybrid Memory Cube：混合記憶體立方體）之積層型記憶體芯片。在該等例中，在以同一模具形狀形成記憶體區域之同時形成TSV區域，並減薄基材晶圓而形成TSV，在通孔的表面形成被稱作微凸起之電極，並進行積層而接合。 作為後鑽孔的示例，可舉出如下製程：由絕緣性接著劑或絕緣性氧化物來接合不具有金屬凸起之半導體芯片或晶圓，然後形成TSV。

以往，在形成層間接合之後，藉由博世（BOSCH）法或雷射鑽孔法等方法形成孔，藉由濺射等在壁面上形成鍍覆核，並藉由鍍覆而填充金屬，從而與各層的配線部分電接合。 然而，填充金屬由於係藉由鍍覆核的生長而形成者，因此未必一定確保填充金屬與配線部分的接合。相對於此，在使用各向異性導電性構件來連接凸起彼此之情況下，各向異性導電性構件的導通路由於直接形成與凸起的結合，因此電連接得到強化，訊號連接進一步變得良好。此時，在半導體芯片表面或晶圓表面上設置不會有助於訊號傳輸之電極，藉此增加接合部的面積，並能夠提高每一剪切應力的耐性。又，層間的熱傳導變得良好，因此熱量容易擴散到積層體整體。根據該等機構，連接強度和散熱性進一步提高。

作為在先鑽孔、中鑽孔及後鑽孔之任一種中可適用之接合方法的示例，可舉出金屬擴散接合、氧化膜直接接合、金屬凸起接合及共晶接合。 金屬擴散接合或氧化膜直接接合在低壓低溫條件下的接合性良好。另一方面，作為對接合面之高清潔度，例如要求與剛藉由Ar蝕刻進行表面清潔之後相等之級別。又，作為平坦性，例如要求算術平均粗糙度Ra為1nm以下，因此在接合時需要嚴格之環境控制及平行度控制，又，在不同公司或者即使在公司相同卻在不同工廠製造之半導體器件的產品組，半導體器件的種類或配線規則可能不同，在將該等半導體器件的產品組三維積層之情況下，要求其中最嚴格之精度或控制。

另一方面，在存在一些缺陷之情況下，或者在步驟冗長之情況下，金屬凸起接合或共晶接合的接合性亦良好。又，由於凸起或焊料的變形或流動，與金屬擴散接合或氧化膜直接接合相比，有時接合不同種類的器件時的器件表面的清潔度或平坦度可以更低。 在該等接合方式中，作為課題可舉出如下方面：接合強度比金屬擴散接合及氧化膜直接接合低；以及每次重複積層時因已接合部分被再加熱而有可能引起器件不良。在文獻（National Institute of Advanced Industrial Science and Technology（AIST）研究成果報告2013年3月8日：“多功能高密度三維積體化技術（2）下一代三維積體化的評價分析技術的研究開發＜（2）-B熱/積層接合技術的研究開發＞”）中提出有如下方法：藉由有機樹脂而進行積層時的臨時固定，在積層所有層之後一併進行加熱並接合，藉此避免溫度履歷的影響。藉由形成不會有助於訊號傳輸之電極而提高散熱性，因此對使用熱傳導性低的有機樹脂層之態樣，適用積層體尤其有用。

其次，關於將構成積層體之各向異性導電性構件利用於上述接合中之情況進行說明。 積層體中使用之各向異性導電性構件在至少一個表面上形成有樹脂層為較佳，在兩面上形成為更佳。 又，上述各向異性導電性構件的樹脂層44包含熱硬化性樹脂為較佳。所形成之上述樹脂層作為臨時接合層而抑制積層後的位置偏離。由於可以在低溫下且短時間內進行臨時接合，因此能夠減少對器件的不良影響。根據抑制由步驟中的熱量引起之位置偏離之觀點，上述樹脂層的厚度為100nm～1000nm為較佳，各向異性導電性構件的熱傳導率在厚度方向上為20～100W/（m・K）為較佳，各向異性導電性構件的熱膨脹係數（CTE）為5ppm～10ppm為較佳。

各向異性導電性構件以經由可剝離之接著層保持於支撐體之形式被供給為較佳。作為支撐體的材質並不受特別的限定，但是根據不易彎曲且能夠確保恆定的平坦度之觀點，矽或玻璃等材質為較佳。 作為可剝離之接著層，可以係接著性低的接著層，但是因加熱或光照射而接著性降低之接著層為較佳。作為因加熱而接著性降低之接著層的示例，可舉出Nitto Denko Corporation製造的REVALPHA（註冊商標）或SOMAR Corporation製造的SOMATAC（註冊商標）。作為因光照射而接著性降低之接著層，除能夠使用如用作通常的切割膠帶之材料以外，還可以例舉3M Company製造之光剝離層。

在各向異性導電性構件中，可以在保持於支撐體之階段形成有圖案。作為圖案形成的示例，例如可舉出凹凸圖案形成、單片化及親疏水性圖案形成，形成有親疏水性圖案為較佳，親疏水性圖案被單片化為更佳。 由於各向異性導電性構件包含導電材料，因此為了進行接合，只要在接合對象的表面形成有電極即可，而並不需要特殊技術，例如微細圓錐金凸起等特殊金屬凸起，或者根據CONNECTEC JAPAN,、Tohoku MicroTec Co.,Ltd.及National Institute of Advanced Industrial Science and Technology（AIST）青柳昌宏研究小組之MONSTER PAC Core技術等。尤其，即使在接合對象的表面平坦性低的情況下，亦可以進行接合，因此各向異性導電性構件在表面上具有突起為較佳，如上所述，突出部分16a亦即突起包括由導電材料組成之突起為更佳。 又，具備具有本發明的面積比率之端子之積層體由於層間的熱傳導良好，因此熱量容易擴散到積層體整體，因此散熱性尤其好。

其次，關於積層器件的積層方法進行說明。 在積層不同半導體芯片之態樣中，可舉出COC（Chip on Chip：芯片堆疊芯片）法、COW（Chip on Wafer：芯片堆疊晶圓）法、WOW（Wafer on Wafer：晶圓堆疊晶圓）法。COC法係在固定於基板之半導體芯片上積層半導體芯片之方法，具有可以積層不同尺寸的半導體芯片、以及在接合前可以篩選合格品半導體芯片等優點，在積層複數個半導體芯片之情況下，由於每次要求對齊，因此成本高。COW法係在基板晶圓上積層半導體芯片之方法，在積層複數個半導體芯片之情況下，與COC法同樣地，由於每次需要對齊，因此成本高。WOW法係將晶圓彼此接合之方法，具有可縮短接合時間且容易對齊等優點，但是由於無法篩選合格品半導體芯片，因此複數層積層體的生產率容易降低。

以縮短對齊時間為目的，研究出在晶圓上進行一併對齊之被稱作自行對齊之方法，例如在日本特開2005-150385號公報或日本特開2014-57019號公報中公開了技術。但該等文獻中僅公開了對準所固定之半導體芯片彼此的位置之技術，為了將層彼此電接合，需要進而進行上述接合方法中的任一種。為了適用金屬擴散接合或氧化膜直接接合，需要精確地控制所排列之所有半導體芯片的高度，因此係高成本。另一方面，在適用金屬凸起接合或共晶接合之情況下，在每次進行加熱而接合之方式中，需要對已接合部分進行再加熱的對策，在所有層積層之後一併進行加熱而接合之方式中，需要在積層時不使半導體芯片偏離之研究及散熱對策。

對於上述課題，使用了各向異性導電性構件之三維積層係有用的。 從而，在積層體的各接合中使用各向異性導電性構件為較佳，但積層體亦可包括基於習知方法之接合。作為包括基於習知方法之接合之示例，可舉出具有基於各向異性導電性構件之接合之積層體在光半導體與ASIC（Application Specific Integrated Circuit：特殊應用積體電路）之間具有混合黏合之態樣、以及在記憶體與ASIC之間具有表面活化接合之態樣。基於習知方法之接合具有藉由不同規則來製造之器件彼此容易積層之優點。

作為使用了各向異性導電性構件之三維積層的示例，可舉出以下態樣。 首先，檢查第1半導體芯片組並進行單片化，並篩選第1合格品半導體芯片組。 經由第1各向異性導電性構件，在第1基體上排列第1合格品半導體芯片組並進行臨時接合。臨時接合能夠由覆晶接合機等裝置來進行。作為第1基體並不受特別的限定，可例舉具有電晶體之器件、或具有配線層和貫通電極之基體。 在檢查被積層半導體芯片組之後進行單片化，並篩選被積層合格品半導體芯片組。作為被積層半導體芯片組並不受特別的限定，可例舉具有貫通電極之態樣，或者去除具有被埋設之通孔之半導體芯片的背面之態樣。作為背面的去除方法，可舉出背磨、CMP及化學蝕刻等方法。尤其，橫向的應力少的化學蝕刻等去除方法為較佳。

在第2基體的與第1基體上之第1合格品半導體芯片組的排列對應之位置，排列被積層合格品半導體芯片組。 在進行第1基體與第2基體的對位之後，在第1基體與第2基體之間夾持第2各向異性導電性構件，經由該第2各向異性導電性構件將第1合格品半導體芯片組與被積層合格品半導體芯片組進行臨時接合。其次，從被積層合格品半導體芯片組剝離第2基體而去除。 將由第1合格品半導體芯片組、第2各向異性導電性構件及被積層合格品半導體芯片組組成之結構設為新的第1合格品半導體芯片組，直至形成預先確定之階層的結構為止重複積層第2各向異性導電性構件和被積層半導體芯片組。 在形成預先確定之階層的結構之後，藉由一併進行加熱及加壓而將階層之間進行正式接合，從而得到三維接合結構。 藉由壓縮黏合等方法來密封所得到之三維接合結構，並藉由進行單片化而得到目標元件。另外，在進行單片化之前，可進行減薄、再配線、電極形成等處理。

作為其他例，可舉出如下態樣：在經由第2各向異性導電性構件而與第1合格品半導體芯片組接合之後，進行被積層半導體芯片組的單片化之態樣；將形成有圖案之各向異性導電性構件用作第1各向異性導電性構件或第2各向異性導電性構件之態樣；及將形成有圖案之各向異性導電性構件用作用於在第2基體上排列被積層半導體芯片組的接著劑，並在第2基體與各向異性導電性構件的界面上進行剝離之態樣等。

又，作為其他例，亦可舉出以下態樣。 首先，在第1基體的表面上設置第1各向異性導電性構件。作為第1基體，可以係存在MOS（Metal Oxide Semiconductor：金屬氧化物半導體）之態樣，亦可以係不存在MOS之態樣。 檢查第1半導體芯片組並進行單片化，並篩選第1合格品半導體芯片組。 經由藉由處理而接著性降低之臨時接合層，在支撐體的表面上設置第2各向異性導電性構件。作為支撐體的材質並不受特別的限定，但矽或玻璃為較佳。作為藉由處理而接著性降低之臨時接合層，藉由加熱而接著性降低之臨時接合層或因光照射而接著性降低之臨時接合層為較佳。

在第2各向異性導電性構件上設置圖案。作為圖案，經單片化之親疏水性圖案為更佳。親疏水性圖案被單片化之情況下，在後續製程中，容易將各向異性導電性構件轉印到第1合格品半導體芯片組。作為單片化方法並不受特別的限定，可舉出切割法、雷射照射法、隱形切割法、濕式蝕刻法及乾式蝕刻法等。

藉由使用了圖案之自組裝技術，經由第2各向異性導電性構件在支撐體上排列第1合格品半導體芯片組並進行臨時接合。作為自組裝技術，例如可舉出如下方法：在基板的裝配區域上形成包含活性劑之液滴，在液滴上載置半導體芯片組，將元件定位於裝配區域並乾燥液滴，經由硬化性樹脂層將元件和裝配基板進行接合，並沖洗活性劑。該等技術在日本特開2005-150385號公報或日本特開2014-57019號公報中公開。當進行自組裝時，亦可將電極用作對準標誌。

經由第1各向異性導電性構件將第1基體和第1合格品半導體芯片組進行臨時接合。其次，進行降低臨時接合層的接著性之處理，並在第2各向異性導電性構件與支撐體的界面上進行剝離。 將由第1基體、第1各向異性導電性構件及第1合格品半導體芯片組組成之結構設為新的第1基體，將第2各向異性導電性構件設為新的第1各向異性導電性構件，直至形成預先確定之階層的結構為止重複積層第1合格品半導體芯片組和第2各向異性導電性構件。

在形成預先所確定階層的結構之後，藉由在比臨時接合中使用之條件更高壓且更高溫的條件下進行一併處理，將階層之間進行正式接合，從而得到三維接合結構。由於臨時接合層殘留於積層體中，因此作為臨時接合層而使用在正式接合條件下進行硬化反應之材料為較佳。 藉由壓縮黏合等方法而密封所得到之三維接合結構，並藉由進行單片化而得到目標積層器件。另外，在進行單片化之前，可以進行減薄、再配線及電極形成等處理。 如上所述，藉由使用各向異性導電性構件而能夠分離臨時接合和正式接合，因此無需進行複數次回流焊接等高溫步驟，而能夠降低產生器件不良之風險。又，如上所述，在使用在表面具有樹脂層之各向異性導電性構件之態樣中，樹脂層能夠緩解由步驟條件引起之對接合部的影響。又，在使用在表面具有突起之各向異性導電性構件之態樣中，即使在接合對象的表面平坦性低的情況下亦可接合，因此能夠簡化平坦化步驟。

以下，關於使用了積層體之三維積層，使用圖33～圖48進行更具體的說明。 圖33～圖43係按製程順序表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例之示意圖。 圖44～圖46係按製程順序表示在使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例中使用之積層體的製造方法之示意圖。 圖47及圖48係按製程順序表示在使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例中使用之積層體的製造方法之示意圖。 使用了金屬填充微細結構體之積層器件的製造方法的第4例係有關三維積層者，與使用了金屬填充微細結構體之積層器件的製造方法的第2例同樣，係使用各向異性導電性構件者。因此，省略關於與使用了金屬填充微細結構體之積層器件的製造方法的第2例共同之製造方法的詳細說明。

首先，如圖33所示，準備在半導體晶圓92的表面92a的整個表面上設置有各向異性導電性構件22之第1積層基體90。半導體晶圓92例如能夠設為與具備複數個元件區域（未圖示）之第1半導體晶圓80相同之構成。另外，半導體晶圓92亦能夠設為上述中介層23。 又，如圖34所示，準備設置有複數個半導體元件64之第2積層基體100。第2積層基體100在第2基體102的表面102a上積層有剝離功能層104和各向異性導電性構件22。在各向異性導電性構件22上設置有複數個半導體元件64。在各向異性導電性構件22上，在未設置有半導體元件64之區域設置有親疏水性膜105。 在第2積層基體100中，半導體元件64的背面64b係第2基體102側的面，表面64a係其相反側的面。半導體元件64例如使用經檢查而篩選之合格品半導體元件。

剝離功能層104例如由藉由加熱或光照射而接著性降低之接著層構成。作為因加熱而接著性降低之接著層的示例，可舉出Nitto Denko Corporation製造的REVALPHA（註冊商標）或SOMAR Corporation製造的SOMATAC（註冊商標）。作為因光照射而接著性降低之接著層，除能夠使用如用作通常的切割膠帶之材料以外，還可以例舉3M Company製造之光剝離層。

其次，如圖35所示，將第1積層基體90和第2積層基體100進行臨時接合。另外，臨時接合的方法如上所述。又，在臨時接合中使用覆晶接合機等裝置。 其次，如圖36所示，去除第2積層基體100的第2基體102。在該情況下，半導體元件64處於與半導體晶圓92的各向異性導電性構件22臨時接合之狀態，並且成為在半導體元件64的表面64a上轉載有各向異性導電性構件22之狀態。 第2基體102例如藉由加熱或光照射來降低剝離功能層104的接著性而去除。

其次，如圖37所示，在半導體元件64的表面64a側的各向異性導電性構件22上，對準半導體元件64彼此的位置臨時接合另一第2積層基體100。在該情況下，另一第2積層基體100的半導體元件64的背面64b和臨時接合於半導體晶圓92上之半導體元件64的表面64a側的各向異性導電性構件22被臨時接合。臨時接合的方法如上所述。 其次，如圖38所示，去除另一第2積層基體100的第2基體102。第2基體102的去除方法如上所述。 如圖38所示，半導體元件64處於與半導體晶圓92側的半導體元件64的各向異性導電性構件22臨時接合之狀態，並且成為各向異性導電性構件22轉載於半導體元件64的表面64a之狀態。圖38表示半導體元件64設置有兩層之構成。如此，藉由重複進行第2積層基體100的臨時接合，能夠控制半導體元件64的積層數。

在此，準備圖39所示之第3複合積層體106。第3複合積層體106具有第3基體108，在其表面108a上以特定的圖案形成有親疏水性膜109。又，半導體元件64設置於未設置有第3基體108的表面108a，亦即親疏水性膜109之區域。在該情況下，半導體元件64例如可以使用經檢查而篩選之合格品半導體元件。 親疏水性膜109例如經由遮罩塗佈撥水性材料，並設為所期望的圖案，從而得到特定的圖案。作為撥水性材料，能夠使用烷基矽烷或氟代烷基矽烷等化合物。作為撥水性材料，能夠使用顯現基於形狀之撥水效果之材料，例如同排聚丙烯（i-PP）的相分離結構等。

其次，如圖40所示，針對設置有兩層半導體元件64之第1積層基體90，在半導體元件64的表面64a側的各向異性導電性構件22上，對準半導體元件64彼此的位置而臨時接合第3複合積層體106。藉此，成為半導體元件64設置有3層之構成。 其次，如圖41所示，去除第3複合積層體106的第3基體108。第3基體108的去除方法與上述第2基體102的去除方法相同。 其次，藉由在比臨時接合中使用之條件更高壓且更高溫的條件下進行一併處理，將半導體元件64、各向異性導電性構件22及半導體晶圓92正式接合，從而得到圖42所示之三維接合結構體94。另外，對三維接合結構體94可以進行減薄、再配線及電極形成等處理。

其次，切斷三維接合結構體94的半導體晶圓92和各向異性導電性構件22，從而如圖43所示進行單片化。藉此，能夠得到經由各向異性導電性構件22接合了3個半導體元件64之積層器件60。單片化方法能夠適當利用上述方法。

如圖44所示，圖34所示第2積層基體100藉由在第2基體102的表面102a上積層剝離功能層104和各向異性導電性構件22而形成。 其次，如圖45所示，在各向異性導電性構件22上，以特定的圖案形成親疏水性膜105。 親疏水性膜105例如藉由微影法或自組織化法等方法將圖案形成於各向異性導電性構件22上。在親疏水性膜105中，作為形成親水圖案之親水性材料的示例，可舉出聚乙烯醇等親水性高分子。 又，亦能夠由使用於上述親疏水性膜109之材料來形成親疏水性膜105。親疏水性膜105例如亦能夠使用包含氟類化合物之阻劑材料，並藉由曝光顯影而形成特定的圖案。

其次，如圖46所示，在未設置有親疏水性膜105之區域設置半導體元件64。藉此，得到圖34所示第2積層基體100。 作為設置半導體元件64之方法，例如可以利用如下方法：在未設置有親疏水性膜105之區域形成包含活性劑之液滴，在液滴上載置半導體元件64進行定位和乾燥液滴，經由硬化性樹脂層而接合半導體元件64和第2基體102並沖洗活性劑。

如圖47所示，圖39所示第3複合積層體106準備第3基體108。其次，如圖48所示，在第3基體108的表面108a上，以特定的圖案形成親疏水性膜109。親疏水性膜109具有與上述親疏水性膜105相同之構成，能夠以相同方法形成。 其次，在未設置有親疏水性膜109之區域設置半導體元件64。作為設置半導體元件64之方法，例如可以利用如下方法：在未設置有親疏水性膜109之區域形成包含活性劑之液滴，在液滴上載置半導體元件64進行定位並乾燥液滴，經由硬化性樹脂層接合半導體元件64和第3基體108並沖洗活性劑。藉此，得到圖39所示之第3複合積層體106。

又，亦可應對不使用TSV之新方法。在三維裝配中，如上所述，有時要求一對複數的形態或複數對複數的形態的接合。此時，通常需要對任一器件預先賦予中介層功能。然而，在考慮到異質的接合環境之情況下，為了使各器件聚合而預先進行設計並非較佳。 作為解決該種問題之方法，提出有單獨使用再配線層（RDL：Re-Distribution Layer：重新分配層）之方法。藉由將具有連接各種器件之中介層功能之再配線層接合並內置於各向異性導電膜，能夠不受各器件設計的約束而實現薄型化及無TSV。 亦可以以相同規格在有機基板內設置積層有複數個器件之堆疊體（stack）。 該等裝配的示例示於圖49～圖66中。另外，作為具體之裝配方法，當然並不限定於圖49～圖66所示者。 圖49～圖61係按製程順序表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例之示意圖，圖62～圖66係按製程順序表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第6例之示意圖。另外，在圖49～圖66中，對與圖13所示之各向異性導電材料50及圖13所示之積層器件60相同之構成物標註同一符號，並省略其詳細說明。

首先，準備具有支撐體46和各向異性導電性構件22之各向異性導電材料50、及設置有再配線層110之晶圓112。另外，再配線層110具有上述中介層功能。 如圖49所示，對向各向異性導電性構件22而配置再配線層110，如圖50所示，將各向異性導電性構件22和再配線層110接合並電連接。 其次，如圖51所示，將晶圓112從再配線層110進行分離。

其次，如圖52所示，在再配線層110上，對向各向異性導電性構件22而配置各向異性導電材料50。 其次，如圖53所示，將再配線層110和各向異性導電性構件22接合，如圖54所示，分離出一個支撐體46。 其次，如圖55所示，對向分離出一個支撐體46之各向異性導電性構件22而配置半導體元件62。其次，如圖56所示，將各向異性導電性構件22和半導體元件62進行接合並電連接。其次，如圖57所示，分離剩餘的支撐體46。 其次，如圖58所示，對向未設置有半導體元件62之一側的分離出剩餘的支撐體46之各向異性導電性構件22而配置半導體元件64。

其次，如圖59所示，將各向異性導電性構件22和半導體元件64接合並電連接。藉此，能夠不使用TSV便能夠積層半導體元件62和半導體元件64。 另外，在圖58中配置了半導體元件64，但並不限定於此，如圖60所示，亦可將半導體元件64和半導體元件66配置於一個半導體元件62。在該情況下，如圖61所示，成為在一個半導體元件62上配置有複數個半導體元件64、半導體元件66之構成。在該情況下，亦能夠不使用TSV便能夠在半導體元件62上積層半導體元件64和半導體元件66。

又，再配線層110並不限定於單獨使用，亦能夠埋入有機基板中而使用。 在該情況下，如圖62所示，將有機基板120對向再配線層110而配置於設置有再配線層110之各向異性導電材料50。有機基板120例如係作為中介層發揮功能者。 其次，如圖63所示，例如利用焊接將有機基板120電連接於再配線層110。在該情況下，亦可將再配線層110埋入有機基板120中。 其次，如圖64所示，分離支撐體46。其次，如圖65所示，對向各向異性導電性構件22而配置半導體元件62。 其次，如圖66所示，將半導體元件62接合並電連接於各向異性導電性構件22。藉此，能夠得到積層有再配線層110和半導體元件62者。 另外，上述中以半導體元件為例進行了說明，但並不限定於此，亦可用半導體晶圓來代替半導體元件。 又，半導體元件的構成並不受到特別的限定，可適當利用上述例示者。

在此，臨時接合係指將半導體元件或半導體晶圓以相對於所接合對象物進行對位之狀態固定於所接合對象物上。 正式接合係指，以經臨時接合之狀態在預先確定之條件下進行接合並將對象物彼此接合。只要特別的外力等不進行作用，則正式接合係指接合狀態永久不被解除之狀態。 正式接合由於如上所述一併進行，因此能夠縮短生產時間，並能夠提高生產率。

接合方法並不特別限定於上述方法，而能夠使用DBI（Direct Bond Interconnect：雙位元組交插）及SAB（Surface Activated Bond：表面活化鍵）。 例如，在接合各向異性導電性構件和半導體晶圓之情況下，上述DBI在各向異性導電性構件及半導體晶圓上積層矽氧化膜，並實施化學機械研磨。然後，藉由電漿處理使矽氧化膜界面活化，並藉由使各向異性導電性構件與半導體晶圓接觸而接合兩者。 例如，在接合各向異性導電性構件和半導體晶圓之情況下，上述SAB在真空中對異性導電性構件及半導體晶圓的各接合面進行表面處理並進行活化。在該狀態下，藉由使各向異性導電性構件及半導體晶圓在常溫環境下接觸而接合兩者。在表面處理中，使用氬氣等惰性氣體的離子照射、或中性原子束照射。

又，當進行臨時接合時，在接合各向異性導電性構件和半導體晶圓之情況下，檢查半導體晶圓和半導體元件，以使預先分離合格品和不合格品，並僅將半導體元件的合格品經由各向異性導電性構件接合於半導體晶圓內的合格品部分，藉此能夠減少製造損失。將保證質量之合格品的半導體元件稱作KGD（Known Good Die：優質芯片）。

又，在將半導體元件接合於元件區域之製程中，在臨時接合複數個半導體元件之後全部一併接合，但並不限定於此。根據接合方法，亦存在無法臨時接合者。在該情況下，可以省略半導體元件的臨時接合。此外，可以將半導體元件一個個地接合於半導體晶圓的元件區域。 關於半導體元件及半導體晶圓的輸送及拾取等、以及臨時接合及正式接合，能夠藉由使用公知的半導體製造裝置而實現。

在上述臨時接合的情況下，能夠使用TORAY ENGINEERING Co.,Ltd、SHIBUYA CORPORATION、SHINKAWA LTD.及Yamaha Motor Co.,Ltd.等各公司的裝置。 作為使用於上述正式接合之裝置，例如能夠使用MITSUBISHI HEAVY INDUSTRIES MACHINE TOOL CO.,LTD.、Bondtech Co.,Ltd.、PMT CORPORATION、AYUMI INDUSTRY Co.,Ltd.、Tokyo Electron Limited.（TEL）、EVG、SÜSS MICROTEC SE.（SUSS）、MUSASHINO ENGINEERING CO.,LTD.等各公司的晶圓接合裝置。 當進行臨時接合及正式接合等各種接合時，可以舉出接合時的環境、加熱溫度、加壓力（荷重）及處理時間作為控制因素，但是能夠選擇適合於所使用之半導體元件等器件之條件。

作為接合時的環境，以大氣下為首能夠從氮氣環境等惰性環境及真空狀態中進行選擇。 加熱溫度可選擇100℃～400℃的各種溫度，並且關於升溫速度，亦能夠按照加熱階段的性能或加熱方式選擇10℃/分鐘～10℃/秒鐘。關於冷卻亦相同。又，亦可呈階梯狀加熱，亦可分成複數個階段依次提高加熱溫度而進行接合。 關於壓力（荷重），亦能夠根據樹脂密封劑的特性等來選擇急劇加壓或呈階梯狀加壓。

接合時的環境、加熱及加壓各自的保持時間及變更時間能夠適當設定。又，關於其順序，亦能夠適當變更。例如，能夠組合如下順序：在成為真空狀態之後進行第1階段的加壓，然後進行加熱而升溫時，進行第2階段的加壓並保持恆定時間，在卸載之同時進行冷卻，在成為恆定溫度以下之階段返回到大氣下。 該等順序能夠進行各種重組，在大氣下加壓之後，可以設為真空狀態並加熱，亦可一並進行真空化、加壓及加熱。該等組合的示例示於圖67～圖73中。 又，若利用接合時單獨控制面內加壓分佈、加熱分佈之機構，則提高接合的成品率。 關於臨時接合，亦可同樣地進行變更，例如藉由在惰性環境中進行，能夠抑制半導體元件的電極表面氧化。此外，亦可一邊附加超聲波，一邊進行接合。

圖67～圖73係表示正式接合條件的第1例～第7例之曲線圖。圖67～圖73表示接合時的環境、加熱溫度、加壓力（荷重）及處理時間，符號V表示真空度，符號L表示荷重，符號T表示溫度。在圖67～圖73中，真空度高表示壓力變低。在圖67～圖73中，真空度越低，越接近大氣壓。 關於接合時的環境、加熱溫度及荷重，例如，如圖67～圖69所示，在減小壓力之狀態下施加荷重之後，可以使溫度上升。又，如圖70、圖72及圖73所示，可以使施加荷重之時刻與提高溫度之時刻匹配。如圖71所示，亦可在使溫度上升之後施加荷重。又，如圖70及圖71所示，可以使壓力的減小時刻與提高溫度之時刻匹配。 溫度上升亦可如圖67、圖68及圖72所示呈階梯狀上升，亦可如圖73所示以兩個階段進行加熱。如圖69及圖72所示，荷重亦可呈階梯狀施加。 又，減小壓力之時刻可以如圖67、圖69、圖71、圖72及圖73所示在減壓之後施加荷重，亦可如圖68及圖70所示使減壓的時刻與施加荷重之時刻匹配。在該情況下，同時並行減壓和接合。

本發明係基本上如上所述構成者。以上，關於本發明的金屬填充微細結構體的製造方法進行了詳細說明，但是本發明並不限定於上述實施形態，在不脫離本發明的主旨之範圍內，當然，可以進行各種改進或變更。 [實施例]

以下，舉出實施例，對本發明的特徵進行更具體的說明。以下實施例所示材料、試劑、物質量其比例及操作等，只要不脫離本發明的主旨，就能夠適當地變更。從而，本發明的範圍並不限定於以下實施例。 在本實施例中，製作出實施例1、實施例2的金屬填充微細結構體及比較例1～比較例3的金屬填充微細結構體。關於實施例1、實施例2的金屬填充微細結構體及比較例1～比較例3的金屬填充微細結構體，對微缺陷數量及奈米缺陷率進行了評價。將微缺陷數量及奈米缺陷率的評價結果示於下述表2中。 以下，關於微缺陷數量及奈米缺陷率進行說明。

關於微缺陷數量的評價進行說明。 ＜微缺陷數量的評價＞ 在研磨所製造之金屬填充微細結構體的單面之後，藉由光學顯微鏡觀察研磨面，以試圖發現缺陷。然後，計數缺陷數量，求出每單位面積的缺陷數量，並以下述表1所示評價基準評價了缺陷數量。在評價中，需要滿足直徑為20～50μm的評價基準和直徑超過50μm的評價基準兩者。例如，評價AA設為直徑20～50μm滿足0.001～0.1且未檢測到直徑超過50μm者。 另外，如下實施了上述單面研磨。首先，藉由Q-chuck（註冊商標）（MARUISHI SANGYO CO.,LTD.製造）將所製造出之金屬填充微細結構體黏貼於4英吋晶圓上，並使用MAT Inc.,製造的研磨裝置研磨了金屬填充微細結構體，直至算術平均粗糙度（JIS（日本工業標準）B0601：2001）成為0.02μm。研磨中使用了包含氧化鋁之研磨顆粒。

[表1]

	缺陷尺寸	評價基準
AA	A	B	C
缺陷數量 （/mm2 ）	直徑為20～50μm	0.01~0.1	超過0.1且1以下	超過1且5以下	超過5且10以下
直徑超過50μm	未檢測到	未檢測到	0.01~0.1	超過0.1且1以下
缺陷數量 （/mm2 ）	缺陷尺寸	D	E	F
直徑為20～50μm	超過10且50以下	超過50且100以下	超過100
直徑超過50μm	超過1且5以下	超過5且10以下	超過10

關於奈米缺陷率的評價進行說明。 ＜奈米缺陷率的評價＞ 關於所製造出之金屬填充微細結構體，拍攝10個視場的1萬倍的FE-SEM（Field Emission Scanning Electron Microscope）圖像進行觀察，並計數各視場圖像中之細孔的總數和未填充細孔數。使用10視場的細孔總數的平均值和10視場的未填充細孔數的平均值， 設為奈米缺陷率（%）=（（未填充細孔數的平均值）/（細孔總數的平均值））×100（%）。將其結果示於下述表2中。 另外，剖面係藉由使用聚焦離子束（Focused Ion Beam：FIB）進行切削加工而得到。

以下，關於實施例1、實施例2及比較例1～比較例3進行說明。 （實施例1） 關於實施例1的金屬填充微細結構體進行說明。 ［金屬填充微細結構體］ ＜鋁構件的製作＞ 使用含有Si：0.06質量%、Fe：0.30質量%、Cu：0.005質量%、Mn：0.001質量%、Mg：0.001質量%、Zn：0.001質量%、Ti：0.03質量%且殘部為Al和不可避免雜質的鋁合金來製備熔融金屬，在進行熔融金屬處理及過濾之基礎上，藉由DC（Direct Chill：直接激冷）鑄造法製作出厚度為500mm、寬度為1200mm的鑄塊。 其次，用平面銑刀以10mm的平均厚度對表面進行銑削之後，在550℃下保持均熱約5小時，當溫度下降至400℃時，使用熱軋機設為厚度2.7mm的軋製板。 此外，使用連續退火機在500℃下進行熱處理之後，藉由冷軋而精加工成1.0mm厚度，得到JIS（日本工業標準）1050材料的鋁構件。 在將鋁構件形成為直徑為200mm（8英吋）的晶圓狀之後，實施了以下所示之各處理。

＜電解研磨處理＞ 使用以下組成的電解研磨液，在電壓25V、液體溫度65℃、液體流速3.0m/分鐘的條件下，對上述鋁構件實施了電解研磨處理。 陰極設為碳電極，電源使用了GP0110-30R（TAKASAGO LTD.製造）。又，使用旋漩渦式流量監測器FLM22-10PCW（AS ONE Corporation.製造）測量電解液的流速。 （電解研磨液組成） ・85質量%磷酸（Wako Pure Chemical,Ltd.試劑）  660mL ・純水  160mL ・硫酸  150mL ・乙二醇.  30mL

＜陽極氧化處理製程＞ 其次，按照日本特開2007-204802號公報中記載的順序，藉由自規則化法對電解研磨處理之後的鋁構件實施了陽極氧化處理。 用0.50mol/L的草酸電解液，在電壓40V、液體溫度16℃、液體流速3.0m/分鐘的條件下，對電解研磨處理之後的鋁構件實施了5小時的預陽極氧化處理。 然後，對預陽極氧化處理後的鋁構件實施了在0.2mol/L鉻酸酐、0.6mol/L磷酸的混合水溶液（液體溫度：50℃）中浸漬12小時之脫膜處理。 然後，用0.50mol/L草酸的電解液，在電壓40V、液體溫度16℃、液體流速3.0m/分鐘的條件下實施3小時45分鐘的再陽極氧化處理，得到膜厚為30μm的陽極氧化膜。 另外，在預陽極氧化處理及再陽極氧化處理中，陰極均設為不銹鋼電極，電源使用了GP0110-30R（TAKASAGO LTD.製造）。又，冷卻裝置使用了NeoCool BD36（Yamato Scientific Co.,Ltd.製造），攪拌加溫裝置使用了對攪拌器PS-100（EYELATOKYO RIKAKIKAI CO,LTD.製造）。此外，使用漩渦式流量監測器FLM22-10PCW（AS ONE Corporation.製造）測量了電解液的流速。

＜阻擋層去除製程＞ 其次，在與上述陽極氧化處理相同的處理液及處理條件下，一邊使電壓從40V至0V以電壓下降速度0.2V/sec連續下降，一邊實施了電解處理（電解去除處理）。 然後，實施在5質量%磷酸水溶液中在30℃下浸漬30分鐘之蝕刻處理（蝕刻去除處理），去除存在於陽極氧化膜的細孔底部之阻擋層，使鋁構件經由細孔而露出。

在此，在阻擋層去除製程後的陽極氧化膜中存在之貫通孔，亦即細孔的平均直徑為60nm。另外，由FE-SEM（Field emission - Scanning Electron Microscope：場發射掃描電子顯微鏡）拍攝表面照片（5萬倍的倍率），作為測定50點之平均值而計算出平均直徑。 又，阻擋層去除製程後的陽極氧化膜的平均厚度為80μm。另外，由FIB（Focused Ion Beam:聚焦離子束）相對於厚度方向對陽極氧化膜進行切削加工，並由FE-SEM對其剖面拍攝表面照片（5萬倍的倍率），作為測定10點之平均值而計算出平均厚度。 又，存在於陽極氧化膜中之貫通孔的密度約為1億個/mm² 。另外，貫通孔的密度藉由在日本特開2008-270158號公報的＜0168＞及＜0169＞段中記載之方法來測定並計算。 又，存在於陽極氧化膜中之貫通孔的規則度為92%。另外，規則度藉由由FE-SEM拍攝表面照片（20000倍的倍率），並藉由在日本特開2008-270158號公報的[0024]～[0027]段中記載之方法來測定計算。

其次，在細孔的底部中，在所露出之鋁構件上使用Zn（鋅）形成了金屬層。另外，在阻擋層去除製程中，藉由使用包含Zn離子之鹼性水溶液，在去除阻擋層之同時，在細孔的底部形成了由Zn組成之金屬層。在實施例1中，在由Zn組成之金屬層的面積比率，亦即在細孔的底部中80%以上面積的區域，形成有除閥金屬以外的金屬層。另外，將除閥金屬以外的金屬層的面積比率在表2中記為“除閥金屬以外的面積比率”。 另外，上述除閥金屬以外的面積比率係，如上所述，藉由用FIB（Focused Ion Beam）對陽極氧化膜在厚度方向上進行切削加工，由FE-SEM對其剖面拍攝10個視場之表面照片（倍率5萬倍），測定各視場中之在露出細孔之鋁構件的表面上形成之Zn層的面積比率，並作為其平均值而計算出。

＜金屬填充製程＞ 其次，對形成有陽極氧化膜之鋁構件，將鋁構件設為陰極，將鉑設為正極，並在超臨界狀態下實施了金屬鍍覆。 金屬鍍覆使用了下述所示銅鍍液。此外，藉由使用二氧化碳並設為溫度35℃、壓力15MPa而設為超臨界狀態。以超臨界狀態實施了金屬鍍覆。另外，在金屬鍍覆中使用了上述圖12所示電鍍裝置。

（銅鍍液組成及條件） ・硫酸銅 100g/L ・硫酸 10g/L ・鹽酸 5g/L ・非離子界面活性劑 1質量% ・電流密度3A/dm² ・鍍液溫度35℃ ・壓力15Mpa ・對極（正極）Pt

＜基板去除製程＞ 其次，藉由在20質量%氯化汞水溶液（升汞）中在20℃下浸漬3小時而溶解並去除鋁構件，藉此製作出金屬填充微細結構體。

（實施例2） 與實施例1相比，實施例2在形成陽極氧化膜之後，去除了鋁構件（金屬部）。然後，實施了細孔的擴徑和阻擋層的去除。藉此，設為陽極氧化膜14單體（參閱圖8）。 細孔的擴徑和阻擋層的去除係，在50g/L、40℃的磷性水溶液中浸漬了15分鐘。 其次，在陽極氧化膜14的背面14b上，利用無電鍍法形成Au（金）膜，在陽極氧化膜14的背面14b上設置了金屬構件24（參閱圖10）。另外，金屬構件覆蓋細孔的整個開口，在細孔的底部露出除閥金屬以外的金屬構件24（參閱圖10）。在實施例2中，在細孔的底部中100%面積的區域由除閥金屬以外的金屬構件24（參閱圖10）構成，除閥金屬以外的面積比率為100%。 其次，對設置有金屬構件24之陽極氧化膜14，在與實施例1相同之條件下，以超臨界狀態實施了金屬鍍覆。 在金屬鍍覆之後，將金屬構件進行研磨而去除，藉此製作出金屬填充微細結構體。 與實施例1同樣地，實施例2中細孔的平均直徑為60nm，並且細孔的規則度為92%。

（比較例1） 與實施例1相比，比較例1的不同點在於，在鍍覆製程中，將鍍覆反應場設為液相，並在大氣壓下實施了金屬鍍覆，除此以外與實施例1相同。比較例1未以超臨界狀態實施金屬鍍覆。 （比較例2） 與實施例2相比，比較例2的不同點在於，在鍍覆製程中，將鍍覆反應場設為液相，並在大氣壓下實施了金屬鍍覆，除此以外與實施例2相同。比較例2未以超臨界狀態實施金屬鍍覆。 （比較例3） 與實施例1相比，比較例3除了將由Zn組成之金屬層的面積比率設為50%這一點以外，與實施例1相同。在比較例3中，縮短上述阻擋層去除製程中之蝕刻處理時間以調整面積比率。

[表2]

	金屬構件	除閥金屬以 外的面積比率	鍍覆 反應場	溫度	壓力	評價
微缺陷 數量	奈米缺陷率
實施例1	Al	80%	超臨界	35℃	15MPa	AA	1%以下
實施例2	Au	100%	超臨界	35℃	15MPa	AA	1%以下
比較例1	Al	80%	液相	35℃	大氣壓	D	10%
比較例2	Au	100%	液相	35℃	大氣壓	D	10%
比較例3	Al	50%	超臨界	35℃	15MPa	D	10%

如表2所示，與比較例1～比較例3相比，實施例1、實施例2的微缺陷數量少，孔隙亦少且良好。 比較例1及比較例2由於未以超臨界狀態實施金屬鍍覆，因此金屬不會充分填充細孔中，微缺陷數量多且奈米缺陷率亦大。 在比較例3中，除閥金屬以外材料的面積比率小，金屬不會充分填充於細孔中，微缺陷數量多且奈米缺陷率亦大。

10:鋁構件 10a:表面 12:貫通孔 12c:底部 12d:面 13:阻擋層 14:陽極氧化膜 15:金屬 15a:金屬層 15b:金屬 16:導通路 17:結構體 20:金屬填充微細結構體 22:各向異性導電性構件 23:中介層 27:孔 28:鍍覆裝置 29:鍍覆槽 30:烘箱 31:對向電極 32:電源部 33:控制部 34:供給部 35:泵 36:閥 37:供給管 38:壓力調整部 39:排出管 40:絕緣性基材 40a:表面 40b:背面 16a,16b:突出部分 44:樹脂層 46:支撐體 47:剝離層 48:支撐層 49:剝離劑 50:各向異性導電材料 60:積層器件 62:半導體元件 64:半導體元件 64a,66a,80a:表面 64b,82b:背面 66,72,86,87:半導體元件 74:感測器芯片 76:透鏡 80:第1半導體晶圓 81:光波導 82:第2半導體晶圓 83,84,85,89,89a:積層器件 88:電極 90:第1積層基體 91:半導體元件 92:半導體晶圓 92a,102a,108a:表面 94:三維接合結構體 95:發光元件 96:受光元件 100:第2積層基體 102:第2基體 104:剝離功能層 105:親疏水性膜 106:第3複合積層體 108:第3基體 109:親疏水性膜 110:再配線層 112:晶圓 120:有機基板 AQ:鍍液 Ds:積層方向 Dt:厚度方向 d:平均直徑 Ld:射出光 Lo:光 h,ht:厚度 x:方向

圖1係表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣的一製程之示意性剖視圖。 圖2係表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣的一製程之示意性剖視圖。 圖3係表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣的一製程之示意性剖視圖。 圖4係表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣的一製程之示意性剖視圖。 圖5係表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣的一製程之示意性剖視圖。 圖6係放大表示本發明的實施形態的金屬填充微細結構體的製造方法的第1態樣的一製程之示意性剖視圖。 圖7係表示本發明的實施形態的金屬填充微細結構體的製造方法的第2態樣的一製程之示意性剖視圖。 圖8係表示本發明的實施形態的金屬填充微細結構體的製造方法的第2態樣的一製程之示意性剖視圖。 圖9係表示本發明的實施形態的金屬填充微細結構體的製造方法的第2態樣的一製程之示意性剖視圖。 圖10係表示本發明的實施形態的金屬填充微細結構體的製造方法的第2態樣的一製程之示意性剖視圖。 圖11係放大表示本發明的實施形態的金屬填充微細結構體的製造方法的第2態樣的一製程之示意性剖視圖。 圖12係表示在本發明的實施形態的金屬填充微細結構體的製造方法中使用於鍍覆製程中使用之電鍍裝置之示意圖。 圖13係表示本發明的實施形態的金屬填充微細結構體的一例之俯視圖。 圖14係表示本發明的實施形態的金屬填充微細結構體的一例之示意性剖視圖。 圖15係表示使用了本發明的實施形態的金屬填充微細結構體之各向異性導電材料的構成的一例之示意性剖視圖。 圖16係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的第1例之示意圖。 圖17係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的第2例之示意圖。 圖18係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的第3例之示意圖。 圖19係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的第4例之示意圖。 圖20係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第1例的一製程之示意圖。 圖21係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第1例的一製程之示意圖。 圖22係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第1例的一製程之示意圖。 圖23係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第2例的一製程之示意圖。 圖24係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第2例的一製程之示意圖。 圖25係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第2例的一製程之示意圖。 圖26係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第3例的一製程之示意圖。 圖27係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第3例的一製程之示意圖。 圖28係表示本發明的實施形態的積層器件的第5例之示意圖。 圖29係表示本發明的實施形態的積層器件的第6例之示意圖。 圖30係表示本發明的實施形態的積層器件的第7例之示意圖。 圖31係表示本發明的實施形態的積層器件的第8例之示意圖。 圖32係表示本發明的實施形態的積層器件的第9例之示意圖。 圖33係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例的一製程之示意圖。 圖34係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例的一製程之示意圖。 圖35係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例的一製程之示意圖。 圖36係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例的一製程之示意圖。 圖37係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例的一製程之示意圖。 圖38係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例的一製程之示意圖。 圖39係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例的一製程之示意圖。 圖40係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例的一製程之示意圖。 圖41係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例的一製程之示意圖。 圖42係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例的一製程之示意圖。 圖43係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例的一製程之示意圖。 圖44係表示在使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例中使用之積層體的製造方法的一製程之示意圖。 圖45係表示在使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例中使用之積層體的製造方法的一製程之示意圖。 圖46係表示在使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例中使用之積層體的製造方法的一製程之示意圖。 圖47係表示在使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例中使用之積層體的製造方法的一製程之示意圖。 圖48係表示在使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第4例中使用之積層體的製造方法的一製程之示意圖。 圖49係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例的一製程之示意圖。 圖50係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例的一製程之示意圖。 圖51係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例的一製程之示意圖。 圖52係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例的一製程之示意圖。 圖53係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例的一製程之示意圖。 圖54係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例的一製程之示意圖。 圖55係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例的一製程之示意圖。 圖56係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例的一製程之示意圖。 圖57係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例的一製程之示意圖。 圖58係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例的一製程之示意圖。 圖59係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例的一製程之示意圖。 圖60係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例的一製程之示意圖。 圖61係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第5例的一製程之示意圖。 圖62係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第6例的一製程之示意圖。 圖63係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第6例的一製程之示意圖。 圖64係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第6例的一製程之示意圖。 圖65係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第6例的一製程之示意圖。 圖66係表示使用了本發明的實施形態的金屬填充微細結構體之積層器件的製造方法的第6例的一製程之示意圖。 圖67係表示正式接合條件的第1例之曲線圖。 圖68係表示正式接合條件的第2例之曲線圖。 圖69係表示正式接合條件的第3例之曲線圖。 圖70係表示正式接合條件的第4例之曲線圖。 圖71係表示正式接合條件的第5例之曲線圖。 圖72係表示正式接合條件的第6例之曲線圖。 圖73係表示正式接合條件的第7例之曲線圖。

Claims (17)

1. 一種金屬填充微細結構體的製造方法，其具有： 在金屬構件的表面上設置具有複數個細孔之絕緣膜，從而得到具有前述金屬構件和前述絕緣膜之結構體之製程；及 鍍覆製程，針對前述結構體，在至少具有前述絕緣膜之一側的面上，在超臨界狀態或亞臨界狀態下進行金屬鍍覆，在前述複數個細孔中填充金屬， 在前述鍍覆製程開始時，在前述結構體的前述細孔的底部存在除閥金屬以外的金屬層， 在前述細孔的前述底部中對80%以上面積的區域形成有除閥前述金屬以外的前述金屬層。
2. 如請求項1所述之金屬填充微細結構體的製造方法，其中 在得到前述結構體之製程與前述鍍覆製程之間，具有在前述細孔的前述底部形成除前述閥金屬以外的前述金屬層之製程， 前述鍍覆製程係，在前述鍍覆製程開始時，在前述細孔的前述底部中對80%以上面積的區域形成有除前述閥金屬以外的前述金屬層之狀態下被實施。
3. 如請求項1所述之金屬填充微細結構體的製造方法，其中 前述金屬構件由除前述閥金屬以外的金屬構成，前述細孔的前述底部露出有前述金屬構件。
4. 如請求項1至請求項3中任一項所述之金屬填充微細結構體的製造方法，其中 前述複數個細孔的平均直徑為1μm以下。
5. 如請求項1至請求項3中任一項所述之金屬填充微細結構體的製造方法，其中 前述絕緣膜係氧化膜。
6. 如請求項4所述之金屬填充微細結構體的製造方法，其中 前述絕緣膜係氧化膜。
7. 如請求項5所述之金屬填充微細結構體的製造方法，其中 前述氧化膜係鋁的陽極氧化膜。
8. 如請求項6所述之金屬填充微細結構體的製造方法，其中 前述氧化膜係鋁的陽極氧化膜。
9. 如請求項1至請求項3中任一項所述之金屬填充微細結構體的製造方法，其中 除前述閥金屬以外的前述金屬層由比鋁電位更高之金屬構成。
10. 如請求項4所述之金屬填充微細結構體的製造方法，其中 除前述閥金屬以外的前述金屬層由比鋁電位更高之金屬構成。
11. 如請求項5所述之金屬填充微細結構體的製造方法，其中 除前述閥金屬以外的前述金屬層由比鋁電位更高之金屬構成。
12. 如請求項7所述之金屬填充微細結構體的製造方法，其中 除前述閥金屬以外的前述金屬層由比鋁電位更高之金屬構成。
13. 如請求項1至請求項3中任一項所述之金屬填充微細結構體的製造方法，其中 前述金屬構件由貴金屬或閥金屬構成。
14. 如請求項4所述之金屬填充微細結構體的製造方法，其中 前述金屬構件由貴金屬或閥金屬構成。
15. 如請求項5所述之金屬填充微細結構體的製造方法，其中 前述金屬構件由貴金屬或閥金屬構成。
16. 如請求項7所述之金屬填充微細結構體的製造方法，其中 前述金屬構件由貴金屬或閥金屬構成。
17. 如請求項9所述之金屬填充微細結構體的製造方法，其中 前述金屬構件由貴金屬或閥金屬構成。

Images