TW202123395A - 半導體封裝結構及其製造方法 - Google Patents

半導體封裝結構及其製造方法 Download PDF

Info

Publication number
TW202123395A
TW202123395A TW109112750A TW109112750A TW202123395A TW 202123395 A TW202123395 A TW 202123395A TW 109112750 A TW109112750 A TW 109112750A TW 109112750 A TW109112750 A TW 109112750A TW 202123395 A TW202123395 A TW 202123395A
Authority
TW
Taiwan
Prior art keywords
adhesive layer
electronic device
semiconductor package
cover
package structure
Prior art date
Application number
TW109112750A
Other languages
English (en)
Inventor
許嘉芸
陳盈仲
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Publication of TW202123395A publication Critical patent/TW202123395A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明提供一種半導體封裝結構，其包括一載體、一電子裝置、一間隔件、一透明面板及一導電線。該電子裝置具有一第一表面及在該第一表面上之一光學結構。該間隔件安置於該第一表面上以圍封該電子裝置之該光學結構。該透明面板安置於該間隔件上。該導電線將該電子裝置電連接至該載體且曝露於空氣。

Description

半導體封裝結構及其製造方法
本發明係關於半導體封裝結構。
半導體封裝結構可包括安置於載體上之半導體裝置。半導體裝置可偵測環境條件(例如，光)。
然而，灰塵、粒子等會不利地影響半導體封裝結構之效能。
在一些實施例中，本發明提供一種半導體封裝結構，其包括一載體、一電子裝置、一間隔件、一透明面板及一導電線。該電子裝置具有一第一表面及在該第一表面上之一光學結構。該間隔件安置於該第一表面上以圍封該電子裝置之該光學結構。該透明面板安置於該間隔件上。該導電線將該電子裝置電連接至該載體且曝露於空氣。
在一些實施例中，本發明提供一種半導體封裝結構，其包括一電子裝置、一蓋子、一透明面板及一第一黏著層。該蓋子環繞該電子裝置。該透明面板安置於該蓋子上。該第一黏著層安置成與該蓋子及該電子裝置直接接觸。該電子裝置、該蓋子、該透明面板及該第一黏著層密封一空間。
在一些實施例中，本發明提供一種半導體封裝結構，其包括一載體、一電子裝置、一間隔件、一透明面板及一導電線。該電子裝置安置於該載體上。該間隔件安置於該電子裝置上。該透明面板安置於該間隔件上以與該電子裝置及該間隔件界定一空隙。該導電線將該電子裝置電連接至該載體且不受應力影響。
貫穿圖式及詳細描述使用共同附圖標記以指示相同或類似組件。自結合附圖獲取之以下詳細描述將容易地理解本發明之實施例。
對於如相關聯圖中所示之組件之定向，關於某一組件或某一組組件，或一組件或一組組件之某一平面而指定空間描述，諸如「在…上方」、「在…下方」、「上」、「左」、「右」、「下」、「頂部」、「底部」、「豎直」、「水平」、「側」、「較高」、「下部」、「上部」、「在…上面」、「在…下面」等等。應理解，本文中所使用之空間描述僅出於說明之目的，且本文中所描述之結構之實際實施可以任何定向或方式在空間上配置，其限制條件為本發明之實施例的優點不因此配置而有偏差。
圖1說明根據本發明之一些實施例的半導體封裝結構1之橫截面圖。
參考圖1，半導體封裝結構1可包括載體10、電子裝置11(或半導體裝置11)、導電線12、間隔件13、透明面板14、黏著層15及蓋子16。
載體10可包括例如(但不限於)引線框架、基板、插入件等。載體10可具有重布層(RDL)結構，其可包括鈍化層及圖案化導電層。載體10可具有電路，其可包括導電跡線、通孔、襯墊等(圖1中未說明)。載體10可具有單層結構。載體10可具有多層結構。
電子裝置11可包括半導體晶粒或半導體晶片。電子裝置11可包括例如(但不限於)微機電系統(MEMS)晶粒或晶片。電子裝置11可包括可對光敏感之感測器晶粒。例如，電子裝置11可包括光學感測器或偵測器晶粒(例如，互補金屬氧化物半導體(CMOS)影像感測器晶粒)。
儘管圖1中所示之電子裝置11具有導線接合型結構，然而，預期在本發明之一些其他實施例中，半導體封裝結構1可包括覆晶型結構。電子裝置11具有表面111。電子裝置11在表面111上可具有電路(圖1中未表示)。電子裝置11可具有鄰近於表面113之光學結構112。光學結構112可包括例如(但不限於)一些透鏡、微透鏡陣列或其他光學組件。光學結構112可易受粒子影響。
電子裝置11安置於載體10上。電子裝置11可藉由黏著層附接至載體10(圖1中未說明)，該黏著層可包括例如(但不限於)膠黏劑、凝膠、薄膜或其他類型之黏著劑。電子裝置11可藉由導電線12電連接至載體10。
導電線12可將電子裝置11電連接至載體10。導電線12可曝露於空氣。整個導電線12可曝露於空氣。導電線12可不受應力影響。導電線12可不受來自環境改變之應力影響。導電線12可不受來自溫度改變之應力影響。導電線12可不受來自濕度改變之應力影響。導電線可具有與電子裝置11直接接觸之端子(圖1中未表示)、與載體10直接接觸之另一端子(圖1中未表示)，及在兩個端子之間的本體(圖1中未表示)，且其中導電線12之本體僅藉由空氣與電子裝置11間隔開。導電線12之整個本體可曝露於空氣。
導電線12可經歷諸如溫度改變或濕度改變之相對極端的環境改變，此係因為導電線12不受藉由此等改變引起之應力影響。
儘管如圖1中所說明，整個導電線12曝露於空氣，然而，預期在本發明之一些其他實施例中，導電線12之部分可藉由囊封物囊封，而導電線12之另一部分可曝露於空氣。
間隔件13可包括例如(但不限於)黏著材料、環氧類材料、聚合材料、金屬、合金、氧化物或其他合適材料。自俯視圖視角，間隔件13可具有圓形形狀。自俯視圖視角，間隔件13可具有圓形狀形狀。自俯視圖視角，間隔件13可具有矩形形狀。自俯視圖視角，間隔件13可具有矩形狀形狀。自俯視圖視角，間隔件13之形狀可根據設計需要而變化。自俯視圖視角，間隔件13可具有環結構。自俯視圖視角，間隔件13可具有環狀結構。
間隔件13安置於電子裝置11之表面111上。間隔件13可環繞電子裝置11之光學結構112。間隔件13可圍封電子裝置11之光學結構112。間隔件13可與電子裝置11直接接觸。間隔件13可與電子裝置11之表面111直接接觸。間隔件13可與透明面板14直接接觸。間隔件13可與光學結構112間隔開。
透明面板14可藉由間隔件13氣密密封至電子裝置11。透明面板14可藉由間隔件13氣密密封至電子裝置11之表面111。
間隔件13可具有單層結構，例如(但不限於)黏著層、黏著膜。
間隔件13可具有例如參考圖1A之多層結構，該圖說明根據本發明之一些其他實施例的如圖1中所示之間隔件13的放大圖。間隔件13可包括下部層131及上部層132。層131可包括例如(但不限於)聚合物、金屬、合金、氧化物或其他合適材料。層132可包括類似於層131之材料。層132可包括與層131具有相對較大接合力之材料。例如，可包括銅(Cu)之層131可形成於電子裝置11之表面111上，且可包括Cu之層132可形成於透明面板14上。層131及層132可藉由熱及按壓接合在一起。
圖1B說明根據本發明之一些其他實施例的如圖1中所示之間隔件13的另一放大圖。參考圖1B，層133可安置於層131與層132之間。層133可包括接合材料，例如(但不限於)焊接材料、黏著劑或其他合適材料。
返回參考圖1A，透明面板14安置於間隔件13上。透明面板14可包括例如(但不限於)玻璃、塑膠或其他合適材料。透明面板14可包括允許光穿過之材料。透明面板14可包括允許波長在某一範圍之光穿過的材料。透明面板14可包括濾光片材料。透明面板14可保護光學結構112免受損害。
透明面板14可具有表面141。透明面板14可具有鄰近於表面141之另一表面142(例如，側表面或側向表面142)。表面142可具有部分142a及鄰近於部分142a之另一部分142b。透明面板14可曝露於空氣。透明面板14之表面142可曝露於空氣。透明面板14之表面142的部分142b可曝露於空氣。透明面板14可具有大體上相同於間隔件13之寬度。
蓋子16可安置於載體10上。蓋子16可藉由黏著層(圖1中未說明)附接至載體10。
蓋子16可包括例如(但不限於)聚合物、塑膠或其他合適材料。蓋子16可包括不透光材料。蓋子16可包括光吸收材料。
蓋子16可環繞電子裝置11。蓋子16可圍封電子裝置11。蓋子16可環繞導電線12。蓋子16可圍封導電線12。蓋子16可環繞間隔件13。蓋子16可圍封間隔件13。蓋子16可環繞透明面板14。蓋子16可圍封透明面板14。蓋子16可環繞黏著層15。蓋子16可圍封黏著層15。
蓋子16可界定在透明面板14上之開口16h。蓋子16可界定開口16h以曝露透明面板14。蓋子16a可界定相比透明面板14具有相對較大寬度之開口16ah。
蓋子16可保護導電線12免受損害。蓋子16可包括斜面161。斜面161可鄰近於導電線12而安置。斜面161之設計可防止蓋子16在組裝期間觸碰或損害導電線12。
蓋子16可包括表面162。表面162可在高度上不同於透明面板14。表面162可在高度上大於透明面板14。蓋子16可包括上部表面162及下部表面163。自橫截面圖視角，蓋子16可包括階形(圖1中未表示)。蓋子16可包括表面164。表面164可鄰近於表面163而安置。表面164可鄰近於斜面161而安置。表面164可安置於表面163與斜面161之間。表面164可包括側表面或側向表面。
黏著層15可安置於蓋子16之表面163上。黏著層15可與蓋子16之表面163直接接觸。黏著層15可覆蓋蓋子16之表面163。
黏著層15可安置於透明面板14之表面141上。黏著層15可與透明面板14直接接觸。黏著層15可與透明面板14之表面141直接接觸。黏著層15可覆蓋透明面板14。黏著層15可覆蓋透明面板14之表面141。
黏著層15可安置於透明面板14之表面142上。黏著層15可與透明面板14之表面142直接接觸。黏著層15可與透明面板14之表面142的部分142a直接接觸。黏著層15可覆蓋透明面板14之表面142的部分142a。
黏著層15可與蓋子16之表面164直接接觸。
黏著層15可包括例如(但不限於)膠黏劑、凝膠、薄膜或其他類型之黏著劑。黏著層15可包括不透光材料。黏著層15可包括光吸收材料。
參考圖1C，其說明根據本發明之一些實施例的如圖1中所示之黏著層15的俯視圖。黏著層15可界定開口15h。儘管開口15h在圖1C中形成於黏著層15之拐角周圍，然而，預期在本發明之一些其他實施例中，開口15h之位置可發生變化。儘管黏著層15在圖1C中僅界定一個開口15h，然而，預期在本發明之一些其他實施例中，可界定除了開口15h之較多開口。開口15h之大小可根據需要而改變。
返回參考圖1，半導體封裝結構1界定室或空間S1。空間S1可藉由電子裝置11、透明面板14及間隔件13界定或圍封。半導體封裝結構1界定另一室或空間S2。
當製造包括半導體封裝結構1之最終產品時，各種技術可涉及例如(但不限於)切割技術、清潔技術(例如，藉由氣槍)、加熱技術等。自切割操作產生之粒子可被推動通過開口15h(如圖1C中所示)以進入空間S2。然而，粒子無法進入氣密密封空間S1。因此，密封空間S1中之光學結構112得到保護。換言之，甚至在外部粒子被壓入空間S2時，半導體封裝結構1之效能亦不受影響。
此外，甚至在加熱操作期間空氣膨脹時，可具有相對較小體積之空間S1中的空氣亦不具有充分力或動力來破壞密封結構。例如，空間S1中之相對較少空氣可能仍不具有充分壓力來破壞透明面板14與間隔件13之間的接合，或破壞電子裝置11與間隔件13之間的接合。換言之，密封結構可減輕爆米花效應。
甚至在加熱操作期間，黏著層15之開口15h亦可使空間S2中之空氣排出。因此，可在加熱操作期間維持蓋子16與載體10之間的接合。換言之，黏著層15之開口15h可減輕爆米花效應。
半導體封裝結構1可整合於例如(但不限於)用於車輛之雷射雷達系統中，該系統可經歷極端條件或環境(例如，高達60攝氏度(℃)或降至-20℃的溫度)。
根據本發明之一些實施例的製造半導體封裝結構1之方法可包括：將電子裝置11安置於載體10上；在電子裝置11上形成間隔件13；將導電線12接合至載體10及電子裝置11；將透明面板14附接至間隔件13；將蓋子16附接至載體10及形成黏著層15。
圖2說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
參考圖2，除了消除黏著層15之外，半導體封裝結構2類似於如參考圖1所說明及描述之半導體封裝結構1。
圖3說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
參考圖3，除了半導體封裝結構2之蓋子16藉由蓋子16a替換以形成半導體封裝結構3之外，半導體封裝結構3類似於如參考圖2所說明及描述之半導體封裝結構2。
蓋子16a可界定開口16ah，其相比如圖1或圖2中所示之開口16h具有相對較小寬度。蓋子16a可界定相比透明面板14具有相對較小寬度之開口16ah。
蓋子16a可覆蓋透明面板14的一部分。蓋子16a可覆蓋透明面板14之周邊。蓋子16a可環繞電子裝置11。蓋子16a可圍封電子裝置11。蓋子16a可環繞導電線12。蓋子16a可圍封導電線12。蓋子16a可環繞間隔件13。蓋子16a可圍封間隔件13。蓋子16a可環繞透明面板14。蓋子16a可圍封透明面板14。蓋子16a可環繞黏著層15。蓋子16a可圍封黏著層15。
圖4說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
參考圖4，半導體封裝結構4可包括載體10、電子裝置11(或半導體裝置11)、導電線12及12a、間隔件13、透明面板14'、蓋子16、間隔件17及電子裝置18(或半導體裝置18)。
上文描述了載體10、電子裝置11、導電線12、間隔件13及蓋子16之細節，且因此在下文段落中不再論述。
電子裝置18可包括例如(但不限於)控制器晶粒、特殊應用積體電路(ASIC)晶粒等。電子裝置18可安置於載體10上。電子裝置18可藉由黏著層(圖4中未表示)附接至載體10。
導電線12a可相同或類似於導電線12。導電線12a可不同於導電線12。導電線12a將電子裝置18電連接至載體10。
間隔件17可安置於電子裝置18與電子裝置11之間。間隔件17可藉由黏著層(圖4中未表示)附接至電子裝置18。
電子裝置11可安置於間隔件17上。電子裝置11可藉由黏著層(圖4中未表示)附接至間隔件17。
除了透明面板14'具有相對較大寬度之外，透明面板14'可類似於如參考圖1所說明及描述之透明面板14。
透明面板14'可安置於蓋子16上。透明面板14'可安置於蓋子16之表面163上。透明面板14'可與蓋子16直接接觸。透明面板14'可與蓋子16之表面163直接接觸。透明面板14'可安置於間隔件13上。透明面板14'可與間隔件13直接接觸。透明面板14'可具有大體上大於間隔件13之寬度。
儘管未說明，然而，預期可相同或類似於如參考圖1所說明及描述之黏著層15的黏著層可安置於透明面板14'與蓋子16之間。
圖5說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
參考圖5，除了半導體封裝結構5可進一步包括黏著層15及另一黏著層15a之外，半導體封裝結構5類似於如參考圖4所說明及描述之半導體封裝結構4。
黏著層15可安置於透明面板14'與蓋子16之間。黏著層15可安置於透明面板14'與蓋子16之表面163之間。黏著層15可與透明面板14'直接接觸。黏著層15可與蓋子16直接接觸。黏著層15可與蓋子16之表面163直接接觸。
黏著層15a可安置於電子裝置11上。黏著層15a可安置於電子裝置11之表面111上。黏著層15a可與電子裝置11直接接觸。黏著層15a可與電子裝置11之表面111直接接觸。
黏著層15a可環繞光學結構112。黏著層15a可圍封光學結構112。
黏著層15a可與蓋子16直接接觸。黏著層15a可與蓋子16之斜面161直接接觸。黏著層15a可與蓋子16之表面164直接接觸。
黏著層15a可相同或類似於黏著層15。黏著層15a可不同於黏著層15。
自俯視圖視角，黏著層15a可具有圍封圖案。自俯視圖視角，黏著層15a可具有環結構。自俯視圖視角，黏著層15a可具有環狀結構。自俯視圖視角，黏著層15a可具有圓形結構。自俯視圖視角，黏著層15a可具有圓形狀結構。自俯視圖視角，黏著層15a可具有矩形結構。自俯視圖視角，黏著層15a可具有矩形狀結構。
圖6A說明根據本發明之一些其他實施例的半導體封裝結構之俯視圖。
半導體封裝結構6可具有具表面162、低於表面162之另一表面163的蓋子16、安置於表面163上之透明面板14'，及安置於透明面板14'與表面163之間的黏著層15b。
黏著層15b可具有斜面15b1。自俯視圖視角，黏著層15b可具有圍封圖案。自俯視圖視角，黏著層15b可具有環結構。自俯視圖視角，黏著層15b可具有環狀結構。自俯視圖視角，黏著層15b可具有圓形結構。自俯視圖視角，黏著層15b可具有圓形狀結構。自俯視圖視角，黏著層15b可具有矩形結構。自俯視圖視角，黏著層15b可具有矩形狀結構。
黏著層15b可界定開口CH。黏著層15b可跨越表面163之兩側安置以界定開口CH。斜面15b1可界定開口CH。
圖6B說明跨越如圖6A中所示之線AA'的半導體封裝結構之橫截面圖。
參考圖6B，除了半導體封裝結構5之黏著層15及黏著層15a分別藉由黏著層15b及黏著層15c替換以形成半導體封裝結構6之外，半導體封裝結構6類似於如參考圖5所說明及描述之半導體封裝結構5。
黏著層15c可具有相同或類似於黏著層15b之結構。黏著層15c可具有不同於黏著層15b之結構。黏著層15c可具有斜面15c1。自俯視圖視角，黏著層15c可具有大體上相同於黏著層15b之圖案。自俯視圖視角，黏著層15c可具有大體上類似於黏著層15b之圖案。
黏著層15c可與黏著層15b直接接觸。黏著層15c之斜面15c1可與黏著層15b之斜面15b1直接接觸。
黏著層15c可與蓋子16直接接觸。黏著層15c可與蓋子16之斜面161直接接觸。黏著層15c可與蓋子16之表面164直接接觸。
黏著層15b可安置於透明面板14'與蓋子16之間。黏著層15b可安置於透明面板14'與蓋子16之表面163之間。黏著層15b可與透明面板14'直接接觸。黏著層15b可與蓋子16直接接觸。黏著層15b可與蓋子16之表面163直接接觸。
半導體封裝結構6界定室或空間S1。空間S1可藉由電子裝置11、透明面板14'、蓋子16、黏著層15b及黏著層15c界定或圍封。半導體封裝結構6界定另一室或空間S2。
當製造包括半導體封裝結構6之最終產品時，各種技術可涉及例如(但不限於)切割技術、清潔技術(例如，藉由氣槍)、加熱技術等。自切割操作產生之粒子可被推動通過開口CH(如圖6B中所示)以進入空間S2。然而，粒子無法進入氣密密封空間S1。因此，密封空間S1中之光學結構112得到保護。換言之，甚至在外部粒子被壓入空間S2時，半導體封裝結構6之效能亦不受影響。
此外，甚至在加熱操作期間空氣膨脹時，可具有相對較小體積之空間S1中的空氣亦不具有充分力或動力來破壞密封結構。例如，空間S1中之相對較少空氣可能仍不具有充分壓力來破壞透明面板14'與黏著層15b之間的接合，或破壞電子裝置11與黏著層15c之間的接合，或破壞黏著層15b與黏著層15c之間的接合，或破壞蓋子16與黏著層15c之間的接合，或破壞蓋子16與黏著層15b之間的接合。換言之，密封結構可減輕爆米花效應。
甚至在加熱操作期間，開口CH亦可使空間S2中之空氣排出。因此，可在加熱操作期間維持蓋子16與載體10之間的接合。換言之，開口CH可減輕爆米花效應。
半導體封裝結構6可整合於例如(但不限於)用於車輛之雷射雷達系統中，該系統可經歷極端條件或環境(例如，高達60攝氏度(℃)或降至-20℃的溫度)。
圖7說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
參考圖7，除了半導體封裝結構5之黏著層15及蓋子16分別藉由黏著層15a及蓋子16'替換以形成半導體封裝結構7之外，半導體封裝結構7類似於如參考圖5所說明及描述之半導體封裝結構5。
自俯視圖視角，黏著層15a可具有圍封圖案。自俯視圖視角，黏著層15a可具有環結構。自俯視圖視角，黏著層15a可具有環狀結構。自俯視圖視角，黏著層15a可具有圓形結構。自俯視圖視角，黏著層15a可具有圓形狀結構。自俯視圖視角，黏著層15a可具有矩形結構。自俯視圖視角，黏著層15a可具有矩形狀結構。
蓋子16'可界定在電子裝置11上之開口16h。蓋子16'可界定在透明面板14'上之開口16h。蓋子16'可界定開口16h以曝露透明面板14'。蓋子16'可界定不同於開口16h之另一開口16h'。開口16h'可包括通孔。
當製造包括半導體封裝結構7之最終產品時，各種技術可涉及例如(但不限於)切割技術、清潔技術(例如，藉由氣槍)、加熱技術等。自切割操作產生之粒子可被推動通過開口16h'以進入空間S2。然而，粒子無法進入氣密密封空間S1。因此，密封空間S1中之光學結構112得到保護。換言之，甚至在外部粒子被壓入空間S2時，半導體封裝結構6之效能亦不受影響。
此外，甚至在加熱操作期間空氣膨脹時，可具有相對較小體積之空間S1中的空氣亦不具有充分力或動力來破壞密封結構。例如，空間S1中之相對較少空氣可能仍不具有充分壓力來破壞透明面板14'與黏著層15a之間的接合，或破壞電子裝置11與黏著層15a之間的接合，或破壞黏著層15a與黏著層15a之間的接合，或破壞蓋子16與黏著層15a之間的接合。換言之，密封結構可減輕爆米花效應。
甚至在加熱操作期間，開口16h'亦可使空間S2中之空氣排出。因此，可在加熱操作期間維持蓋子16'與載體10之間的接合。換言之，開口CH可減輕爆米花效應。
半導體封裝結構7可整合於例如(但不限於)用於車輛之雷射雷達系統中，該系統可經歷極端條件或環境(例如，高達60攝氏度(℃)或降至-20℃的溫度)。
圖8說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
參考圖8，半導體封裝結構8可包括載體10、電子裝置11、導電線12、透明面板14'、黏著層15及蓋子16。
安置於透明面板14'與蓋子16之間的黏著層15可界定如圖1C中所示之開口15h。
當製造包括半導體封裝結構8之最終產品時，各種技術可涉及例如(但不限於)切割技術、清潔技術(例如，藉由氣槍)、加熱技術等。自切割操作產生之粒子P可被推動(例如，藉由相對較大之氣壓)通過開口15h以進入空間S3，此會不利地影響半導體封裝結構8之效能。
圖9說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
參考圖9，除了半導體封裝結構8之黏著層15藉由黏著層15a替換以形成半導體封裝結構9之外，半導體封裝結構9類似於如參考圖8所說明及描述之半導體封裝結構8。
自俯視圖視角，黏著層15a具有圍封圖案或結構。黏著層15a可密封空間S4以防止或阻止粒子進入空間S4。然而，
當製造包括半導體封裝結構9之最終產品時，各種技術可涉及例如(但不限於)切割技術、清潔技術(例如，藉由氣槍)、加熱技術等。自切割操作產生之粒子無法進入空間S4。然而，當空氣在加熱操作期間膨脹時，可具有相對較大體積之空間S4中的空氣可具有充分力或動力來破壞密封結構。例如，空間S4中之相對較大空氣可具有充分壓力來破壞透明面板14'與黏著層15a之間的接合，或破壞蓋子16與黏著層15a之間的接合，或破壞蓋子16與載體10之間的接合。換言之，半導體封裝結構9可能會經受爆米花效應。
圖10說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
參考圖10，半導體封裝結構10可包括載體10、電子裝置11、導電線12、間隔件13、透明面板14及囊封物19。
半導體封裝結構10可整合於例如(但不限於)用於車輛之雷射雷達系統中，該系統可經歷極端條件或環境(例如，高達60攝氏度(℃)或降至-20℃的溫度)。
囊封物19囊封導電線12。囊封物19囊封間隔件13。囊封物19囊封間隔件13之外部側向表面。囊封物19囊封透明面板14。囊封物19囊封透明面板14之側表面或側向表面。囊封物19囊封透明面板14之側表面或側向表面的下部部分。
囊封物19可包括環氧樹脂。囊封物19可包括填料或粒子。囊封物19可相比透明面板14具有相對較大的熱膨脹係數(CTE)。間隔件13可相比透明面板14具有相對較大的CTE。當經歷極端條件改變或熱循環時，CTE失配會引起翹曲，此會破壞透明面板14。CTE失配亦可在囊封物19與透明面板14之間、囊封物19與間隔件13之間、透明面板14與間隔件13之間或電子裝置11與間隔件13之間的界面或邊界處引起分層問題。
在囊封操作期間，導電線12可能因模具流動而受破壞或受損。在囊封操作期間，導電線12與載體10之間的接合可能因模具流動而受破壞或受損。在囊封操作期間，導電線12與電子裝置11之間的接合可能因模具流動而受破壞或受損。
藉由囊封物19囊封之導電線12可遭受藉由環境改變引起之應力影響。例如，自CTS失配產生之應力可引起囊封物19發生翹曲並損害導電線12。例如，水分或相對較大濕度可引起可具有相對較大吸水率之間隔件13發生膨脹，可導致囊封物19及導電線12受應力影響，且應力可損害導電線12。
如本文中所使用且不另外定義，術語「大體上」、「大體」、「大致」及「約」用以描述及解釋小變化。當與事件或情形結合使用時，術語可涵蓋事件或情形精確發生之情況以及事件或情形極近似於發生之情況。例如，當結合數值使用時，術語可涵蓋小於或等於彼數值的±10%的變化範圍，諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%、或小於或等於±0.05%。術語「大體上共面」可指沿著同一平面處於微米內之兩個表面，諸如沿著同一平面處於40 μm內、30 μm內、20 μm內、10 μm內或1 μm內。
除非上下文另外明確規定，否則如本文中所使用，單數術語「一」及「該」可包括複數個指示物。在一些實施例之描述中，提供在另一組件「上」或「上面」之組件可涵蓋前一組件直接在後一組件上(例如，與之實體接觸)的情況，以及一或多個介入組件位於前一組件與後一組件之間的情況。
雖然本發明已參考其特定實施例進行描述及說明，但此等描述及說明並不為限制性的。熟習此項技術者應理解，在不脫離如由所附申請專利範圍定義的本發明之真實精神及範疇的情況下，可作出各種改變且可取代等效物。說明可能未必按比例繪製。歸因於製造製程及容限，在本發明中之藝術再現與實際裝置之間可能存在區別。可存在並未特定說明的本發明之其他實施例。應將本說明書及圖式視為說明性而非限定性的。可做出修改，以使特定情況、材料、物質組成、方法或支持適應於本發明的目標、精神及範疇。所有此類修改意欲在此隨附之申請專利範圍之範疇內。雖然已參考按特定次序執行的特定操作描述本文中所揭示的方法，但應理解，在不脫離本發明的教示的情況下，可組合、再細分，或重新定序此等操作以形成等效方法。因此，除非本文中特定指示，否則操作之次序及分組並非限制。
1:半導體封裝結構 2:半導體封裝結構 3:半導體封裝結構 4:半導體封裝結構 5:半導體封裝結構 6:半導體封裝結構 7:半導體封裝結構 8:半導體封裝結構 9:半導體封裝結構 10:載體/半導體封裝結構 11:電子裝置/半導體裝置 12:導電線 12a:導電線 13:間隔件 14:透明面板 14':透明面板 15:黏著層 15a:黏著層 15b:黏著層 15b1:斜面 15c:黏著層 15c1:斜面 15h:開口 16:蓋子 16':蓋子 16a:蓋子 16ah:開口 16h:開口 16h':開口 17:間隔件 18:電子裝置/半導體裝置 19:囊封物 111:表面 112:光學結構 131:下部層 132:上部層 133:層 141:表面 142:表面 142a:部分 142b:部分 161:斜面 162:上部表面 163:下部表面 164:表面 CH:開口 P:粒子 S1:空間 S2:空間 S3:空間 S4:空間
當結合附圖閱讀時，自以下詳細描述容易地理解本發明之態樣。應注意，各種特徵可能未按比例繪製。實際上，為論述清楚起見，可任意增大或減小各種特徵之尺寸。
圖1說明根據本發明之一些實施例的半導體封裝結構之橫截面圖。
圖1A說明根據本發明之一些其他實施例的如圖1中所示之間隔件13的放大圖。
圖1B說明根據本發明之一些其他實施例的如圖1中所示之間隔件13的另一放大圖。
圖1C說明根據本發明之一些實施例的如圖1中所示之黏著層15的俯視圖。
圖2說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
圖3說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
圖4說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
圖5說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
圖6A說明根據本發明之一些其他實施例的半導體封裝結構之俯視圖。
圖6B說明跨越如圖6A中所示之線AA'的半導體封裝結構之橫截面圖。
圖7說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
圖8說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
圖9說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
圖10說明根據本發明之一些其他實施例的半導體封裝結構之橫截面圖。
1:半導體封裝結構
10:載體
11:電子裝置/半導體裝置
12:導電線
13:間隔件
14:透明面板
15:黏著層
16:蓋子
16h:開口
111:表面
112:光學結構
141:表面
142:表面
142a:部分
142b:部分
161:斜面
162:上部表面
163:下部表面
164:表面
S1:空間
S2:空間

Claims (20)

  1. 一種半導體封裝結構，其包含： 一載體； 一電子裝置，其具有一第一表面及在該第一表面上之一光學結構； 一間隔件，其安置於該第一表面上且圍封該電子裝置之該光學結構； 一透明面板，其安置於該間隔件上；及 一導電線，其將該電子裝置電連接至該載體且曝露於空氣。
  2. 如請求項1之半導體封裝結構，其中該間隔件包含一單層結構。
  3. 如請求項1之半導體封裝結構，其進一步包含安置於該載體上之一蓋子。
  4. 如請求項3之半導體封裝結構，其中蓋子包含鄰近於該導電線之一斜面。
  5. 如請求項3之半導體封裝結構，其進一步包含一黏著層，其中蓋子包含一上部表面及一下部表面，且其中該黏著層安置於該蓋子之該下部表面上。
  6. 如請求項5之半導體封裝結構，其中該黏著層覆蓋該透明面板之一上部表面，且其中該黏著層與該透明面板之一側向表面直接接觸。
  7. 如請求項5之半導體封裝結構，其中該黏著層包含不透光材料或光吸收材料。
  8. 如請求項5之半導體封裝結構，其中自一俯視圖視角，該黏著層界定一開口。
  9. 如請求項1之半導體封裝結構，其中該透明面板之該側向表面的一下部部分曝露於空氣。
  10. 一種半導體封裝結構，其包含： 一電子裝置； 一蓋子，其環繞該電子裝置； 一透明面板，其安置於該蓋子上；及 一第一黏著層，其安置成與該蓋子及該電子裝置直接接觸， 其中該電子裝置、該蓋子、該透明面板及該第一黏著層密封一空間。
  11. 如請求項10之半導體封裝結構，其中自一俯視圖視角，該第一黏著層具有一圍封圖案。
  12. 如請求項10之半導體封裝結構，其進一步包含在該蓋子與該透明面板之間的一第二黏著層，且其中自一俯視圖視角，該第二黏著層界定一開口。
  13. 如請求項10之半導體封裝結構，其中該蓋子界定在該電子裝置上之一第一開口，及不同於該第一開口之一第二開口。
  14. 一種半導體封裝結構，其包含： 一載體； 一電子裝置，其安置於該載體上； 一間隔件，其安置於該電子裝置上； 一透明面板，其安置於該間隔件上以與該電子裝置及該間隔件界定一空隙；及 一導電線，其將該電子裝置電連接至該載體且不受應力影響。
  15. 如請求項14之半導體封裝結構，其中該電子裝置包含一感測器晶片。
  16. 如請求項14之半導體封裝結構，其中該電子裝置之一光學結構安置於密封空間中。
  17. 如請求項14之半導體封裝結構，其中該導電線曝露於空氣。
  18. 如請求項14之半導體封裝結構，其中該導電線不受來自一環境改變之應力影響。
  19. 如請求項14之半導體封裝結構，其中該透明面板之一側向表面的一下部部分曝露於空氣。
  20. 如請求項14之半導體封裝結構，其中該導電線具有與該電子裝置直接接觸之一第一端子、與該載體直接接觸之一第二端子，及在該第一端子與該第二端子之間的一本體，且其中該導電線之該本體藉由空氣與該電子裝置間隔開。
TW109112750A 2019-12-04 2020-04-16 半導體封裝結構及其製造方法 TW202123395A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/703,385 2019-12-04
US16/703,385 US11515220B2 (en) 2019-12-04 2019-12-04 Semiconductor package structures and methods of manufacturing the same

Publications (1)

Publication Number Publication Date
TW202123395A true TW202123395A (zh) 2021-06-16

Family

ID=76210187

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112750A TW202123395A (zh) 2019-12-04 2020-04-16 半導體封裝結構及其製造方法

Country Status (3)

Country Link
US (1) US11515220B2 (zh)
CN (1) CN113013264A (zh)
TW (1) TW202123395A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12021096B2 (en) * 2020-06-10 2024-06-25 UTAC Headquarters Pte. Ltd. Reliable semiconductor packages
FR3114676B1 (fr) * 2020-09-30 2023-02-10 St Microelectronics Grenoble 2 Boîtier électronique

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483030B1 (en) * 1999-12-08 2002-11-19 Amkor Technology, Inc. Snap lid image sensor package
US6900531B2 (en) * 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
TWI260096B (en) * 2005-02-23 2006-08-11 Advanced Semiconductor Eng Optoelectronic package with wire-protection lid
US7576401B1 (en) * 2005-07-07 2009-08-18 Amkor Technology, Inc. Direct glass attached on die optical module
US7297918B1 (en) * 2006-08-15 2007-11-20 Sigurd Microelectronics Corp. Image sensor package structure and image sensing module
JPWO2009110339A1 (ja) * 2008-03-03 2011-07-14 日本電気株式会社 デバイスパッケージ、電子モジュール、及び電子機器
US8269300B2 (en) * 2008-04-29 2012-09-18 Omnivision Technologies, Inc. Apparatus and method for using spacer paste to package an image sensor
JP5324890B2 (ja) * 2008-11-11 2013-10-23 ラピスセミコンダクタ株式会社 カメラモジュールおよびその製造方法
JP2010141123A (ja) * 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品装置
US7936033B2 (en) * 2008-12-29 2011-05-03 Texas Instruments Incorporated Micro-optical device packaging system
JP2011060974A (ja) * 2009-09-09 2011-03-24 Canon Inc 固体撮像装置及びデジタルカメラ
CN201601132U (zh) * 2010-01-12 2010-10-06 菱光科技股份有限公司 影像感测器
TWI437700B (zh) * 2010-05-31 2014-05-11 Kingpak Tech Inc 晶圓級影像感測器構裝結構之製造方法
KR101123159B1 (ko) 2010-07-06 2012-03-20 엘지이노텍 주식회사 카메라 모듈
JP5821242B2 (ja) * 2011-03-31 2015-11-24 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP2012222546A (ja) * 2011-04-07 2012-11-12 Sony Corp 固体撮像装置及びその製造方法、並びに電子機器
JP5746919B2 (ja) * 2011-06-10 2015-07-08 新光電気工業株式会社 半導体パッケージ
US20130052333A1 (en) * 2011-08-22 2013-02-28 Soitec Deposition systems having reaction chambers configured for in-situ metrology and related methods
KR20130083249A (ko) 2012-01-12 2013-07-22 삼성전자주식회사 반도체 장치 및 이를 이용한 이미지 센서 패키지
JP5341266B2 (ja) * 2012-02-17 2013-11-13 シャープ株式会社 カメラモジュール
KR20130114352A (ko) * 2012-04-09 2013-10-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
WO2014189221A1 (ko) * 2013-05-23 2014-11-27 엘지이노텍주식회사 발광 모듈
TWM468011U (zh) 2013-07-03 2013-12-11 Aptos Technology Inc 電子元件及其封裝件
JP2015099262A (ja) * 2013-11-19 2015-05-28 ソニー株式会社 固体撮像装置およびカメラモジュール、並びに電子機器
KR102256719B1 (ko) * 2014-05-12 2021-05-28 삼성전자주식회사 반도체 패키지 및 그 제조 방법
TWI651841B (zh) * 2014-07-14 2019-02-21 日商新力股份有限公司 攝像裝置
KR102384157B1 (ko) * 2015-03-04 2022-04-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10009523B2 (en) 2015-05-11 2018-06-26 Samsung Electro-Mechanics Co., Ltd. Electronic module and method of manufacturing the same
US9850124B2 (en) * 2015-10-27 2017-12-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package for reducing parasitic light and method of manufacturing the same
KR102472566B1 (ko) * 2015-12-01 2022-12-01 삼성전자주식회사 반도체 패키지
WO2017123151A1 (en) 2016-01-11 2017-07-20 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules having features for improved alignment and reduced tilt
US10750071B2 (en) * 2016-03-12 2020-08-18 Ningbo Sunny Opotech Co., Ltd. Camera module with lens array arrangement, circuit board assembly, and image sensor and manufacturing method thereof
JP6952052B2 (ja) * 2016-04-21 2021-10-20 ニンボー サニー オプテック カンパニー，リミテッドＮｉｎｇｂｏ Ｓｕｎｎｙ Ｏｐｏｔｅｃｈ Ｃｏ．，Ｌｔｄ． 統合パッケージング技術に基づいたカメラモジュールおよびアレイカメラモジュール
TWI627738B (zh) * 2016-07-12 2018-06-21 勝麗國際股份有限公司 感測器封裝結構
US10658255B2 (en) * 2017-01-03 2020-05-19 Advanced Semsconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
CN109560090A (zh) 2017-09-26 2019-04-02 格科微电子（上海）有限公司 图像传感器的封装结构
KR20200017240A (ko) * 2018-08-08 2020-02-18 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11195864B2 (en) * 2019-03-01 2021-12-07 Omnivision Technologies, Inc. Flip-chip sample imaging devices with self-aligning lid
TWI703679B (zh) * 2019-03-26 2020-09-01 勝麗國際股份有限公司 感測器封裝結構
US11444111B2 (en) * 2019-03-28 2022-09-13 Semiconductor Components Industries, Llc Image sensor package having a light blocking member
US11205731B2 (en) * 2019-05-07 2021-12-21 Lite-On Opto Technology (Changzhou) Co., Ltd. Light source package structure

Also Published As

Publication number Publication date
US11515220B2 (en) 2022-11-29
CN113013264A (zh) 2021-06-22
US20210175135A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
US7838899B2 (en) Integrated circuit package system with image sensor system
TWI540315B (zh) 壓力感測器及其組裝方法
US7002241B1 (en) Packaging of semiconductor device with a non-opaque cover
JP2002118207A (ja) 半導体パッケージ及びその製造方法
US9099294B1 (en) Molded leadframe substrate semiconductor package
US20080105941A1 (en) Sensor-type semiconductor package and fabrication
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
WO2018113356A1 (zh) 芯片封装结构及其制造方法
EP2256471B1 (en) Radiation sensor device and method
US20180114804A1 (en) High reliability housing for a semiconductor package
TWI726185B (zh) 半導體裝置封裝及其製造方法
TW202123395A (zh) 半導體封裝結構及其製造方法
TW201507121A (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
US20090166831A1 (en) Sensor semiconductor package and method for fabricating the same
TWI648848B (zh) 光學元件封裝結構
US6528857B1 (en) Chip size image sensor bumped package
TW201349410A (zh) 晶片封裝結構及方法
JP4326609B2 (ja) 半導体素子を製造する方法
TWI750542B (zh) 感測器及其封裝組件
JP2007007774A (ja) 微小電気機械装置用パッケージおよびその製造方法
CN215680676U (zh) 半导体器件封装及电子设备
JP2014036091A (ja) パッケージ構造
TWI436457B (zh) Vacuum and airtight system integrated package structure
TWI813870B (zh) 半導體裝置封裝
KR101046390B1 (ko) 반도체 패키지 및 이의 제조 방법