TWI436457B - Vacuum and airtight system integrated package structure - Google Patents

Vacuum and airtight system integrated package structure Download PDF

Info

Publication number
TWI436457B
TWI436457B TW099126660A TW99126660A TWI436457B TW I436457 B TWI436457 B TW I436457B TW 099126660 A TW099126660 A TW 099126660A TW 99126660 A TW99126660 A TW 99126660A TW I436457 B TWI436457 B TW I436457B
Authority
TW
Taiwan
Prior art keywords
ceramic substrate
vacuum
recess
quartz crystal
package structure
Prior art date
Application number
TW099126660A
Other languages
English (en)
Other versions
TW201208003A (en
Original Assignee
Txc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Txc Corp filed Critical Txc Corp
Priority to TW099126660A priority Critical patent/TWI436457B/zh
Publication of TW201208003A publication Critical patent/TW201208003A/zh
Application granted granted Critical
Publication of TWI436457B publication Critical patent/TWI436457B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

真空氣密式之系統整合封裝結構
本發明係有關一種半導體封裝技術，特別是關於整合時脈元件與感測元件之真空氣密式之系統整合封裝結構。
於現今各式電子系統中皆設有時脈元件，但隨著系統整合的趨勢下，亦將加入各種的感測元件至電子系統中。如今所採取的作法為時脈元件由石英晶體提供，而感測元件則為由微機電系統(Micro-Electromechanical System，MEMS)元件所提供。故兩個元件的製造以至封裝係為各別自成一格的態勢。第一圖所示為習知石英晶體封裝結構剖視圖，如圖所示，一陶瓷基板10，其上經由銀膠13黏著設置一石英晶體12，並且一上蓋11安裝於陶瓷基板10上形成真空氣密封裝。
由於石英晶體與感測元件皆需要真空氣密封裝，而感測元件必須經過特定製程才可進行真空環境的氣密性封裝，有鑑於此，本發明係提出將石英晶體與感測元件以系統封裝(System in Package)方式進行結構整合以成為單一元件。透過石英晶體之陶瓷基板，取代感測元件之塑膠基板，將感測元件一併製做於陶瓷基板上，並且由於石英晶體在製程中原本亦將進行真空環境的氣密性封銲，故整合之感測元件係可同時完成真空氣密封裝或氣密封裝。如此，將使得製程成本與材料成本大幅降低，且亦將節省後續空間與打件上的成本。
本發明之主要目的係在提供一種真空氣密式之系統整合封裝結構，其係利用製作石英晶體之陶瓷基板整合感測元件以系統封裝方式達到系統整合的功效，將大幅增進系統整合之可配置空間以及有效減少系統整合時打件的成本。
本發明之再一目的係在提供一種真空氣密式之系統整合封裝結構，其係將透過石英晶體製程中之真空氣密封裝取代獨立感測元件製程之特殊真空環境氣密性封銲，將減少製程與材料之成本。
為達到上述之目的，本發明提出之真空氣密式之系統整合封裝結構係包括一陶瓷基板、一石英晶體、至少一感測元件及一封裝蓋。陶瓷基板設有複數個導電接點，且石英晶體與感測元件共同設置於陶瓷基板，感測元件係將與導電接點形成電性連接，並且封裝蓋將設置於陶瓷基板上，包覆石英晶體與感測元件，以形成真空氣密封裝。
底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明提出一種真空氣密式之系統整合封裝結構，其係利用時脈元件之陶瓷基板整合感測元件一併進行真空氣密式封裝，使得原本為分別各自獨立封裝成形之時脈元件及感測元件，整合封裝成為單一元件，以達到系統封裝(System in Package，SIP)的訴求。底下則將以較佳實施例來詳述本發明之技術特徵。
第二圖為本發明之第一實施例封裝結構剖視圖，如圖所示，一陶瓷基板20，其具有複數個導電接點25，且表面設有微機電系統之至少一感測元件24，感測元件24將藉由引線26與位於陶瓷基板20之導電接點25形成電性連接。一石英晶體22，其係做為時脈元件，藉由銀膠23黏著安裝於陶瓷基板20，並且一封裝蓋21係蓋合於陶瓷基板20上，包覆石英晶體22與感測元24，使共同整合於陶瓷基板20之石英晶體22與感測元件24形成真空氣密封裝。
以上為本發明石英晶體22與感測元件24共同設置於陶瓷基板20，且感測元件24透過引線26電性連接導電接點25之第一實施例的說明，底下將對於感測元件24以導電凸塊36電性連接導電接點25的真空氣密封裝結構加以說明。
第三圖為本發明之第二實施例封裝結構剖視圖，如圖所示，設置於陶瓷基板20表面之感測元件24將透過複數個導電凸塊36與位於陶瓷基板20之複數個導電接點25電性連接，並與石英晶體22共同經由封裝蓋21形成真空氣密封裝。
以上為本發明陶瓷基板20單一表面共同設置石英晶體22與感測元件24真空氣密封裝結構的說明，此外，陶瓷基板20除安裝石英晶體22與感測元件24外，更可再裝設晶片40。底下將進一步對於石英晶體22與感測元件24外以及晶片40皆安裝於陶瓷基板20的結構進行說明。
如第四圖所示，陶瓷基板20開設有一第一凹槽41與一第二凹槽42，複數導電接點25分別設置於第一凹槽41與第二凹槽42。第一凹槽41係以供石英晶體22及感測元件24共同設置，石英晶體22透過銀膠23黏著安裝於第一凹槽41，感測元件24以引線26與設於第一凹槽41之導電接點25電性連接，且封裝蓋21係將蓋合第一凹槽41，使位於第一凹槽41內之石英晶體22及感測元件24形成真空氣密封裝。晶片40則將安裝於第二凹槽42處，並與設於第二凹槽42之導電接點25形成電性連接，設於第二凹槽42之晶片40係不需採取真空氣密封裝。
第五圖為本發明之第四實施例封裝結構剖視圖，如圖所示，分別設置於陶瓷基板20之第一凹槽41及一第二凹槽42的感測元件24以及晶片40係以導電凸塊36與導電接點25電性連接。第四實施例之結構，除了感測元件24以及晶片40以覆晶方式與導電接點25形成電性連接外，其餘結構與第三實施例相同，因此不加以贅述。
經由上述實施例說明可知本發明將兩個皆需要真空氣密封裝之時脈元件與感測元件24進行整合封裝，透過時脈元件之機械應力較強的陶瓷基板20取代感測元件24之塑膠基板，以共同整合封裝成為單一元件，如此將能夠大幅減少製造與材料的成本，並將有效提升後續系統整合時的空間利用度。此外，為了因應感測元件24封裝時的需求，封裝蓋21設於陶瓷基板包覆石英晶體22與感測元件24係可不採取真空，僅為形成氣密封裝。
以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
10‧‧‧陶瓷基板
11‧‧‧上蓋
12‧‧‧石英晶體
13‧‧‧銀膠
20‧‧‧陶瓷基板
21‧‧‧封裝蓋
22‧‧‧石英晶體
23‧‧‧銀膠
24‧‧‧感測元件
25‧‧‧導電接點
26‧‧‧引線
36‧‧‧導電凸塊
40‧‧‧晶片
41‧‧‧第一凹槽
42‧‧‧第二凹槽
第一圖為習知石英晶體封裝結構剖視圖。
第二圖為本發明之第一實施例封裝結構剖視圖。
第三圖為本發明之第二實施例封裝結構剖視圖。
第四圖為本發明之第三實施例封裝結構剖視圖。
第五圖為本發明之第四實施例封裝結構剖視圖。
20．．．陶瓷基板
21．．．封裝蓋
22．．．石英晶體
23．．．銀膠
24．．．感測元件
25．．．導電接點
26．．．引線

Claims (6)

  1. 一種真空氣密式之系統整合封裝結構，包括：一陶瓷基板，具有複數個導電接點，一石英晶體，安裝於該陶瓷基板；至少一感測元件，安裝於該陶瓷基板表面，並與該導電接點形成電性連接，且該感測元件係為微機電系統感測元件；以及一封裝蓋，設置於該陶瓷基板上，包覆該石英晶體與該感測元件，形成真空氣密封裝。
  2. 如申請專利範圍第1項所述之真空氣密式之系統整合封裝結構，其中該陶瓷基板係開設有一第一凹槽與一第二凹槽，該第一凹第一凹槽與該第二凹槽分別設有該導電接點，該石英晶體及該感測元件將共同設置於該第一凹槽，該封裝蓋將蓋合該第一凹槽形成該真空氣密封裝，且至少一晶片係安裝於該第二凹槽，與設於該第二凹槽之該導電接點形成電性連接。
  3. 如申請專利範圍第2項所述之真空氣密式之系統整合封裝結構，其中該感測元件與該晶片係藉由複數個引線與該導電接點形成電性連接。
  4. 如申請專利範圍第2項所述之封裝方法，其中該感測元件與該晶片係藉由複數個導電凸塊與該導電接點形成電性連接。
  5. 如申請專利範圍第1項所述之真空氣密式之系統整合封裝結構，其中該石英晶體係藉由銀膠黏著安裝於該陶瓷基板。
  6. 如申請專利範圍第1項所述之真空氣密式之系統整合封裝結構，其中該封裝蓋設於該陶瓷基板上包覆該石英晶體與該感測元件係可形成氣密封 裝。
TW099126660A 2010-08-10 2010-08-10 Vacuum and airtight system integrated package structure TWI436457B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099126660A TWI436457B (zh) 2010-08-10 2010-08-10 Vacuum and airtight system integrated package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099126660A TWI436457B (zh) 2010-08-10 2010-08-10 Vacuum and airtight system integrated package structure

Publications (2)

Publication Number Publication Date
TW201208003A TW201208003A (en) 2012-02-16
TWI436457B true TWI436457B (zh) 2014-05-01

Family

ID=46762373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099126660A TWI436457B (zh) 2010-08-10 2010-08-10 Vacuum and airtight system integrated package structure

Country Status (1)

Country Link
TW (1) TWI436457B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107888160A (zh) * 2017-12-26 2018-04-06 东晶锐康晶体（成都）有限公司 一种应用于tcxo的h型基座

Also Published As

Publication number Publication date
TW201208003A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
US8217474B2 (en) Hermetic MEMS device and method for fabricating hermetic MEMS device and package structure of MEMS device
US8104356B2 (en) Pressure sensing device package and manufacturing method thereof
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
US9561954B2 (en) Method of fabricating MEMS devices having a plurality of cavities
TWI299552B (en) Package structure
US9406747B2 (en) Component in the form of a wafer level package and method for manufacturing same
JP2012225925A (ja) 封止構造を有するセンサデバイス
WO2011062242A1 (ja) センサデバイス及びその製造方法
US9885626B2 (en) Micromechanical sensor system and corresponding manufacturing method
US9425119B2 (en) Package structure and fabrication method thereof
US7414310B2 (en) Waferscale package system
TW201307183A (zh) 在電子器件上之金屬薄屏蔽
JP2012210702A (ja) マイクロ電気機械システムセンサおよびその製造方法
CN105174195A (zh) 一种腔体mems器件的晶圆级封装结构及封装方法
TW201349414A (zh) 具微機電元件之封裝結構及其製法
US20160229687A1 (en) Chip package and fabrication method thereof
TW201312711A (zh) 塑封預模內空封裝之結構改良
TWI436457B (zh) Vacuum and airtight system integrated package structure
CN105347289A (zh) 适用于芯片级封装的密闭结构及其制造方法
JP2007139517A (ja) 圧力センサの製造方法並びに圧力センサ及び圧力センサの実装方法
CN105347290A (zh) 一种用于芯片级封装的密闭结构及其制造方法
JP2007322191A (ja) 半導体加速度センサ
TWI651261B (zh) 微機電裝置及製造方法
US7327044B2 (en) Integrated circuit package encapsulating a hermetically sealed device
JP5771921B2 (ja) 封止型デバイス及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees