CN113013264A - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN113013264A
CN113013264A CN202010306515.XA CN202010306515A CN113013264A CN 113013264 A CN113013264 A CN 113013264A CN 202010306515 A CN202010306515 A CN 202010306515A CN 113013264 A CN113013264 A CN 113013264A
Authority
CN
China
Prior art keywords
semiconductor package
adhesive layer
electronic device
package structure
transparent panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010306515.XA
Other languages
English (en)
Inventor
许嘉芸
陈盈仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN113013264A publication Critical patent/CN113013264A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种半导体封装结构，其包含载体、电子装置、间隔件、透明面板及导电线。所述电子装置具有第一表面及在所述第一表面上的光学结构。所述间隔件安置于所述第一表面上以围封所述电子装置的所述光学结构。所述透明面板安置于所述间隔件上。所述导电线将所述电子装置电连接至所述载体且暴露于空气。

Description

半导体封装结构及其制造方法
技术领域
本发明涉及半导体封装结构。
背景技术
半导体封装结构可包含安置于载体上的半导体装置。半导体装置可检测环境条件(例如光)。
然而，灰尘、粒子等等会不利地影响半导体封装结构的性能。
发明内容
在一些实施例中，本发明提供一种半导体封装结构，其包含载体、电子装置、间隔件、透明面板及导电线。所述电子装置具有第一表面及在所述第一表面上的光学结构。所述间隔件安置于所述第一表面上以围封所述电子装置的所述光学结构。所述透明面板安置于所述间隔件上。所述导电线将所述电子装置电连接至所述载体且暴露于空气。
在一些实施例中，本发明提供一种半导体封装结构，其包含电子装置、盖子、透明面板及第一粘着层。所述盖子环绕所述电子装置。所述透明面板安置于所述盖子上。所述第一粘着层安置成与所述盖子及所述电子装置直接接触。所述电子装置、所述盖子、所述透明面板及所述第一粘着层密封空间。
在一些实施例中，本发明提供一种半导体封装结构，其包含载体、电子装置、间隔件、透明面板及导电线。所述电子装置安置于所述载体上。所述间隔件安置于所述电子装置上。所述透明面板安置于所述间隔件上以与所述电子装置及所述间隔件界定空隙。所述导电线将所述电子装置电连接至所述载体且不受应力影响。
附图说明
当结合附图阅读时，从以下详细描述容易理解本发明的方面。应注意，各种特征可能未按比例绘制。实际上，为论述清楚起见，可任意增大或减小各种特征的尺寸。
图1绘示根据本发明的一些实施例的半导体封装结构的横截面图。
图1A绘示根据本发明的一些其它实施例的如图1中所示的间隔件13的放大图。
图1B绘示根据本发明的一些其它实施例的如图1中所示的间隔件13的另一放大图。
图1C绘示根据本发明的一些实施例的如图1中所示的粘着层15的俯视图。
图2绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
图3绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
图4绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
图5绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
图6A绘示根据本发明的一些其它实施例的半导体封装结构的俯视图。
图6B绘示跨越如图6A中所示的线AA'的半导体封装结构的横截面图。
图7绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
图8绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
图9绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
图10绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
具体实施方式
贯穿图式及详细描述使用共同附图标记以指示相同或类似组件。从结合附图获取的以下详细描述将容易理解本发明的实施例。
对于如相关联图中所示的组件的定向，关于某一组件或某一组组件，或一组件或一组组件的某一平面而指定空间描述，例如“在…上方”、“在…下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“竖直”、“水平”、“侧”、“较高”、“下部”、“上部”、“在…上面”、“在…下面”等等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本发明的实施例的优点不因此布置而有偏差。
图1绘示根据本发明的一些实施例的半导体封装结构1的横截面图。
参考图1，半导体封装结构1可包含载体10、电子装置11(或半导体装置11)、导电线12、间隔件13、透明面板14、粘着层15及盖子16。
载体10可包含例如但不限于引线框架、衬底、插入件等等。载体10可具有重布层(RDL)结构，其可包含钝化层及图案化导电层。载体10可具有电路，其可包含导电迹线、通孔、衬垫等等(图1中未绘示)。载体10可具有单层结构。载体10可具有多层结构。
电子装置11可包含半导体裸片或半导体芯片。电子装置11可包含例如但不限于微机电系统(MEMS)裸片或芯片。电子装置11可包含可对光敏感的传感器裸片。例如，电子装置11可包含光学传感器或检测器裸片(例如互补金属氧化物半导体(CMOS)图像传感器裸片)。
尽管图1中所示的电子装置11具有导线接合型结构，然而，预期到，在本发明的一些其它实施例中，半导体封装结构1可包含倒装型结构。电子装置11具有表面111。电子装置11在表面111上可具有电路(图1中未表示)。电子装置11可具有邻近于表面111的光学结构112。光学结构112可包含例如但不限于一些透镜、微透镜阵列或其它光学组件。光学结构112可易受粒子影响。
电子装置11安置于载体10上。电子装置11可由粘着层附接至载体10(图1中未绘示)，所述粘着层可包含例如但不限于胶粘剂、凝胶、膜或其它类型的粘着剂。电子装置11可由导电线12电连接至载体10。
导电线12可将电子装置11电连接至载体10。导电线12可暴露于空气。整个导电线12可暴露于空气。导电线12可不受应力影响。导电线12可不受来自环境改变的应力影响。导电线12可不受来自温度改变的应力影响。导电线12可不受来自湿度改变的应力影响。导电线可具有与电子装置11直接接触的端子(图1中未表示)、与载体10直接接触的另一端子(图1中未表示)，及在两个端子之间的主体(图1中未表示)，且其中导电线12的主体与电子装置11仅被空气间隔开。导电线12的整个主体可暴露于空气。
导电线12可经历例如温度改变或湿度改变的相对极端的环境改变，这是因为导电线12不受由这(些)改变引起的应力影响。
尽管如图1中所绘示，整个导电线12暴露于空气，然而，预期到，在本发明的一些其它实施例中，导电线12的部分可由囊封物囊封，而导电线12的另一部分可暴露于空气。
间隔件13可包含例如但不限于粘着材料、环氧类材料、聚合材料、金属、合金、氧化物或其它合适材料。从俯视图视角来看，间隔件13可具有圆形形状。从俯视图视角来看，间隔件13可具有类圆形形状。从俯视图视角来看，间隔件13可具有矩形形状。从俯视图视角来看，间隔件13可具有类矩形形状。从俯视图视角来看，间隔件13的形状可根据设计需要而变化。从俯视图视角来看，间隔件13可具有环结构。从俯视图视角来看，间隔件13可具有类环结构。
间隔件13安置于电子装置11的表面111上。间隔件13可环绕电子装置11的光学结构112。间隔件13可围封电子装置11的光学结构112。间隔件13可与电子装置11直接接触。间隔件13可与电子装置11的表面111直接接触。间隔件13可与透明面板14直接接触。间隔件13可与光学结构112间隔开。
透明面板14可由间隔件13气密密封至电子装置11。透明面板14可由间隔件13气密密封至电子装置11的表面111。
间隔件13可具有单层结构，例如但不限于粘着层、粘着膜。
间隔件13可具有多层结构，例如参考图1A，所述图绘示根据本发明的一些其它实施例的如图1中所示的间隔件13的放大图。间隔件13可包含下部层131及上部层132。层131可包含例如但不限于聚合物、金属、合金、氧化物或其它合适材料。层132可包含类似于层131的材料。层132可包含与层131具有相对较大接合力的材料。例如，可包含铜(Cu)的层131可形成于电子装置11的表面111上，且可包含Cu的层132可形成于透明面板14上。层131及层132可通过热及按压而接合在一起。
图1B绘示根据本发明的一些其它实施例的如图1中所示的间隔件13的另一放大图。参考图1B，层133可安置于层131与层132之间。层133可包含接合材料，例如但不限于焊接材料、粘着剂或其它合适材料。
返回参考图1A，透明面板14安置于间隔件13上。透明面板14可包含例如但不限于玻璃、塑料或其它合适材料。透明面板14可包含允许光穿过的材料。透明面板14可包含允许波长在某一范围的光穿过的材料。透明面板14可包含滤光片材料。透明面板14可保护光学结构112免受损害。
透明面板14可具有表面141。透明面板14可具有邻近于表面141的另一表面142(例如侧表面或侧面142)。表面142可具有部分142a及邻近于部分142a的另一部分142b。透明面板14可暴露于空气。透明面板14的表面142可暴露于空气。透明面板14的表面142的部分142b可暴露于空气。透明面板14可具有大体上相同于间隔件13的宽度。
盖子16可安置于载体10上。盖子16可由粘着层(图1中未绘示)附接至载体10。
盖子16可包含例如但不限于聚合物、塑料或其它合适材料。盖子16可包含不透光材料。盖子16可包含光吸收材料。
盖子16可环绕电子装置11。盖子16可围封电子装置11。盖子16可环绕导电线12。盖子16可围封导电线12。盖子16可环绕间隔件13。盖子16可围封间隔件13。盖子16可环绕透明面板14。盖子16可围封透明面板14。盖子16可环绕粘着层15。盖子16可围封粘着层15。
盖子16可界定在透明面板14上的开口16h。盖子16可界定开口16h以暴露透明面板14。盖子16a可界定相比透明面板14具有相对较大宽度的开口16ah。
盖子16可保护导电线12免受损害。盖子16可包含斜面161。斜面161可邻近于导电线12而安置。斜面161的设计可防止盖子16在组装期间触碰或损害导电线12。
盖子16可包含表面162。表面162可在高度上不同于透明面板14。表面162可在高度上大于透明面板14。盖子16可包含上部表面162及下部表面163。从横截面图视角来看，盖子16可包含台阶(图1中未表示)。盖子16可包含表面164。表面164可邻近于表面163而安置。表面164可邻近于斜面161而安置。表面164可安置于表面163与斜面161之间。表面164可包含侧表面或侧面。
粘着层15可安置于盖子16的表面163上。粘着层15可与盖子16的表面163直接接触。粘着层15可覆盖盖子16的表面163。
粘着层15可安置于透明面板14的表面141上。粘着层15可与透明面板14直接接触。粘着层15可与透明面板14的表面141直接接触。粘着层15可覆盖透明面板14。粘着层15可覆盖透明面板14的表面141。
粘着层15可安置于透明面板14的表面142上。粘着层15可与透明面板14的表面142直接接触。粘着层15可与透明面板14的表面142的部分142a直接接触。粘着层15可覆盖透明面板14的表面142的部分142a。
粘着层15可与盖子16的表面164直接接触。
粘着层15可包含例如但不限于胶粘剂、凝胶、膜或其它类型的粘着剂。粘着层15可包含不透光材料。粘着层15可包含光吸收材料。
参考图1C，其绘示根据本发明的一些实施例的如图1中所示的粘着层15的俯视图。粘着层15可界定开口15h。尽管开口15h在图1C中形成于粘着层15的拐角周围，然而，预期到，在本发明的一些其它实施例中，开口15h的位置可发生变化。尽管粘着层15在图1C中仅界定一个开口15h，然而，预期到，在本发明的一些其它实施例中，可界定除了开口15h之外的较多开口。开口15h的大小可根据需要而改变。
返回参考图1，半导体封装结构1界定室或空间S1。空间S1可由电子装置11、透明面板14及间隔件13界定或围封。半导体封装结构1界定另一室或空间S2。
当制造包含半导体封装结构1的最终产品时，各种技术可涉及例如但不限于切割技术、清洁技术(例如由气枪)、加热技术等等。从切割操作产生的粒子可被推动通过开口15h(如图1C中所示)以进入空间S2。然而，粒子无法进入气密密封空间S1。因此，密封空间S1中的光学结构112得到保护。换句话说，甚至在外部粒子被压入空间S2时，半导体封装结构1的性能也不受影响。
此外，甚至在加热操作期间空气膨胀时，可具有相对较小体积的空间S1中的空气也不具有充分力或动力来破坏密封结构。例如，空间S1中的相对较少空气可能仍不具有充分压力来破坏透明面板14与间隔件13之间的接合，或破坏电子装置11与间隔件13之间的接合。换句话说，密封结构可减轻爆米花效应。
甚至在加热操作期间，粘着层15的开口15h也可使空间S2中的空气排出。因此，可在加热操作期间维持盖子16与载体10之间的接合。换句话说，粘着层15的开口15h可减轻爆米花效应。
半导体封装结构1可集成于例如但不限于用于车辆的激光雷达系统中，所述系统可经历极端条件或环境(例如高达60摄氏度(℃)或降至-20℃的温度)。
根据本发明的一些实施例的制造半导体封装结构1的方法可包含：将电子装置11安置于载体10上；在电子装置11上形成间隔件13；将导电线12接合至载体10及电子装置11；将透明面板14附接至间隔件13；将盖子16附接至载体10及形成粘着层15。
图2绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
参考图2，除了消除粘着层15之外，半导体封装结构2类似于如参考图1所绘示及描述的半导体封装结构1。
图3绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
参考图3，除了半导体封装结构2的盖子16由盖子16a替换以形成半导体封装结构3之外，半导体封装结构3类似于如参考图2所绘示及描述的半导体封装结构2。
盖子16a可界定开口16ah，其相比如图1或图2中所示的开口16h具有相对较小宽度。盖子16a可界定相比透明面板14具有相对较小宽度的开口16ah。
盖子16a可覆盖透明面板14的部分。盖子16a可覆盖透明面板14的外围。盖子16a可环绕电子装置11。盖子16a可围封电子装置11。盖子16a可环绕导电线12。盖子16a可围封导电线12。盖子16a可环绕间隔件13。盖子16a可围封间隔件13。盖子16a可环绕透明面板14。盖子16a可围封透明面板14。盖子16a可环绕粘着层15。盖子16a可围封粘着层15。
图4绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
参考图4，半导体封装结构4可包含载体10、电子装置11(或半导体装置11)、导电线12及12a、间隔件13、透明面板14'、盖子16、间隔件17及电子装置18(或半导体装置18)。
上文描述了载体10、电子装置11、导电线12、间隔件13及盖子16的细节，且因此在下文段落中不再论述。
电子装置18可包含例如但不限于控制器裸片、专用集成电路(ASIC)裸片等等。电子装置18可安置于载体10上。电子装置18可由粘着层(图4中未表示)附接至载体10。
导电线12a可相同或类似于导电线12。导电线12a可不同于导电线12。导电线12a将电子装置18电连接至载体10。
间隔件17可安置于电子装置18与电子装置11之间。间隔件17可由粘着层(图4中未表示)附接至电子装置18。
电子装置11可安置于间隔件17上。电子装置11可由粘着层(图4中未表示)附接至间隔件17。
除了透明面板14'具有相对较大宽度之外，透明面板14'可类似于如参考图1所绘示及描述的透明面板14。
透明面板14'可安置于盖子16上。透明面板14'可安置于盖子16的表面163上。透明面板14'可与盖子16直接接触。透明面板14'可与盖子16的表面163直接接触。透明面板14'可安置于间隔件13上。透明面板14'可与间隔件13直接接触。透明面板14'可具有大体上大于间隔件13的宽度。
尽管未绘示，然而，预期到，可相同或类似于如参考图1所绘示及描述的粘着层15的粘着层可安置于透明面板14'与盖子16之间。
图5绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
参考图5，除了半导体封装结构5可进一步包含粘着层15及另一粘着层15a之外，半导体封装结构5类似于如参考图4所绘示及描述的半导体封装结构4。
粘着层15可安置于透明面板14'与盖子16之间。粘着层15可安置于透明面板14'与盖子16的表面163之间。粘着层15可与透明面板14'直接接触。粘着层15可与盖子16直接接触。粘着层15可与盖子16的表面163直接接触。
粘着层15a可安置于电子装置11上。粘着层15a可安置于电子装置11的表面111上。粘着层15a可与电子装置11直接接触。粘着层15a可与电子装置11的表面111直接接触。
粘着层15a可环绕光学结构112。粘着层15a可围封光学结构112。
粘着层15a可与盖子16直接接触。粘着层15a可与盖子16的斜面161直接接触。粘着层15a可与盖子16的表面164直接接触。
粘着层15a可相同或类似于粘着层15。粘着层15a可不同于粘着层15。
从俯视图视角来看，粘着层15a可具有围封图案。从俯视图视角来看，粘着层15a可具有环结构。从俯视图视角来看，粘着层15a可具有类环结构。从俯视图视角来看，粘着层15a可具有圆形结构。从俯视图视角来看，粘着层15a可具有类圆形结构。从俯视图视角来看，粘着层15a可具有矩形结构。从俯视图视角来看，粘着层15a可具有类矩形结构。
图6A绘示根据本发明的一些其它实施例的半导体封装结构的俯视图。
半导体封装结构6可具有：盖子16，其具表面162、低于表面162的另一表面163；透明面板14'，其安置于表面163上；及粘着层15b，其安置于透明面板14'与表面163之间。
粘着层15b可具有斜面15b1。从俯视图视角来看，粘着层15b可具有围封图案。从俯视图视角来看，粘着层15b可具有环结构。从俯视图视角来看，粘着层15b可具有类环结构。从俯视图视角来看，粘着层15b可具有圆形结构。从俯视图视角来看，粘着层15b可具有类圆形结构。从俯视图视角来看，粘着层15b可具有矩形结构。从俯视图视角来看，粘着层15b可具有类矩形结构。
粘着层15b可界定开口CH。粘着层15b可跨越表面163的两侧安置以界定开口CH。斜面15b1可界定开口CH。
图6B绘示跨越如图6A中所示的线AA'的半导体封装结构的横截面图。
参考图6B，除了半导体封装结构5的粘着层15及粘着层15a分别由粘着层15b及粘着层15c替换以形成半导体封装结构6之外，半导体封装结构6类似于如参考图5所绘示及描述的半导体封装结构5。
粘着层15c可具有相同或类似于粘着层15b的结构。粘着层15c可具有不同于粘着层15b的结构。粘着层15c可具有斜面15c1。从俯视图视角来看，粘着层15c可具有大体上相同于粘着层15b的图案。从俯视图视角来看，粘着层15c可具有大体上类似于粘着层15b的图案。
粘着层15c可与粘着层15b直接接触。粘着层15c的斜面15c1可与粘着层15b的斜面15b1直接接触。
粘着层15c可与盖子16直接接触。粘着层15c可与盖子16的斜面161直接接触。粘着层15c可与盖子16的表面164直接接触。
粘着层15b可安置于透明面板14'与盖子16之间。粘着层15b可安置于透明面板14'与盖子16的表面163之间。粘着层15b可与透明面板14'直接接触。粘着层15b可与盖子16直接接触。粘着层15b可与盖子16的表面163直接接触。
半导体封装结构6界定室或空间S1。空间S1可由电子装置11、透明面板14'、盖子16、粘着层15b及粘着层15c界定或围封。半导体封装结构6界定另一室或空间S2。
当制造包含半导体封装结构6的最终产品时，各种技术可涉及例如但不限于切割技术、清洁技术(例如由气枪)、加热技术等等。从切割操作产生的粒子可被推动通过开口CH(如图6B中所示)以进入空间S2。然而，粒子无法进入气密密封空间S1。因此，密封空间S1中的光学结构112得到保护。换句话说，甚至在外部粒子被压入空间S2时，半导体封装结构6的性能也不受影响。
此外，可具有相对较小体积的空间S1中的空气不具有充分力或动力来破坏密封结构，甚至在加热操作期间空气膨胀时也如此。例如，空间S1中的相对较少空气可能仍不具有充分压力来破坏透明面板14'与粘着层15b之间的接合，或破坏电子装置11与粘着层15c之间的接合，或破坏粘着层15b与粘着层15c之间的接合，或破坏盖子16与粘着层15c之间的接合，或破坏盖子16与粘着层15b之间的接合。换句话说，密封结构可减轻爆米花效应。
甚至在加热操作期间，开口CH也可使空间S2中的空气排出。因此，可在加热操作期间维持盖子16与载体10之间的接合。换句话说，开口CH可减轻爆米花效应。
半导体封装结构6可集成于例如但不限于用于车辆的激光雷达系统中，所述系统可经历极端条件或环境(例如高达60摄氏度(℃)或降至-20℃的温度)。
图7绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
参考图7，除了半导体封装结构5的粘着层15及盖子16分别由粘着层15a及盖子16'替换以形成半导体封装结构7之外，半导体封装结构7类似于如参考图5所绘示及描述的半导体封装结构5。
从俯视图视角来看，粘着层15a可具有围封图案。从俯视图视角来看，粘着层15a可具有环结构。从俯视图视角来看，粘着层15a可具有类环结构。从俯视图视角来看，粘着层15a可具有圆形结构。从俯视图视角来看，粘着层15a可具有类圆形结构。从俯视图视角来看，粘着层15a可具有矩形结构。从俯视图视角来看，粘着层15a可具有类矩形结构。
盖子16'可界定在电子装置11上的开口16h。盖子16'可界定在透明面板14'上的开口16h。盖子16'可界定开口16h以暴露透明面板14'。盖子16'可界定不同于开口16h的另一开口16h'。开口16h'可包含通孔。
当制造包含半导体封装结构7的最终产品时，各种技术可涉及例如但不限于切割技术、清洁技术(例如由气枪)、加热技术等等。从切割操作产生的粒子可被推动通过开口16h'以进入空间S2。然而，粒子无法进入气密密封空间S1。因此，密封空间S1中的光学结构112得到保护。换句话说，甚至在外部粒子被压入空间S2时，半导体封装结构6的性能也不受影响。
此外，甚至在加热操作期间空气膨胀时，可具有相对较小体积的空间S1中的空气也不具有充分力或动力来破坏密封结构。例如，空间S1中的相对较少空气可能仍不具有充分压力来破坏透明面板14'与粘着层15a之间的接合，或破坏电子装置11与粘着层15a之间的接合，或破坏粘着层15a与粘着层15a之间的接合，或破坏盖子16与粘着层15a之间的接合。换句话说，密封结构可减轻爆米花效应。
甚至在加热操作期间，开口16h'也可使空间S2中的空气排出。因此，可在加热操作期间维持盖子16'与载体10之间的接合。换句话说，开口CH可减轻爆米花效应。
半导体封装结构7可集成于例如但不限于用于车辆的激光雷达系统中，所述系统可经历极端条件或环境(例如高达60摄氏度(℃)或降至-20℃的温度)。
图8绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
参考图8，半导体封装结构8可包含载体10、电子装置11、导电线12、透明面板14'、粘着层15及盖子16。
安置于透明面板14'与盖子16之间的粘着层15可界定如图1C中所示的开口15h。
当制造包含半导体封装结构8的最终产品时，各种技术可涉及例如但不限于切割技术、清洁技术(例如由气枪)、加热技术等等。从切割操作产生的粒子P可被推动(例如通过相对较大的气压)通过开口15h以进入空间S3，这会不利地影响半导体封装结构8的性能。
图9绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
参考图9，除了半导体封装结构8的粘着层15由粘着层15a替换以形成半导体封装结构9之外，半导体封装结构9类似于如参考图8所绘示及描述的半导体封装结构8。
从俯视图视角来看，粘着层15a具有围封图案或结构。粘着层15a可密封空间S4以防止或阻止粒子进入空间S4。
当制造包含半导体封装结构9的最终产品时，各种技术可涉及例如但不限于切割技术、清洁技术(例如由气枪)、加热技术等等。从切割操作产生的粒子无法进入空间S4。然而，当空气在加热操作期间膨胀时，可具有相对较大体积的空间S4中的空气可具有充分力或动力来破坏密封结构。例如，空间S4中的相对较大空气可具有充分压力来破坏透明面板14'与粘着层15a之间的接合，或破坏盖子16与粘着层15a之间的接合，或破坏盖子16与载体10之间的接合。换句话说，半导体封装结构9可能会经受爆米花效应。
图10绘示根据本发明的一些其它实施例的半导体封装结构的横截面图。
参考图10，半导体封装结构10可包含载体10、电子装置11、导电线12、间隔件13、透明面板14及囊封物19。
半导体封装结构10可集成于例如但不限于用于车辆的激光雷达系统中，所述系统可经历极端条件或环境(例如高达60摄氏度(℃)或降至-20℃的温度)。
囊封物19囊封导电线12。囊封物19囊封间隔件13。囊封物19囊封间隔件13的外部侧面。囊封物19囊封透明面板14。囊封物19囊封透明面板14的侧表面或侧面。囊封物19囊封透明面板14的侧表面或侧面的下部部分。
囊封物19可包含环氧树脂。囊封物19可包含填料或粒子。囊封物19可相比透明面板14具有相对较大的热膨胀系数(CTE)。间隔件13可相比透明面板14具有相对较大的CTE。当经历极端条件改变或热循环时，CTE失配会引起翘曲，这会破坏透明面板14。CTE失配还可在囊封物19与透明面板14之间、囊封物19与间隔件13之间、透明面板14与间隔件13之间或电子装置11与间隔件13之间的界面或边界处引起分层问题。
在囊封操作期间，导电线12可能因模具流动而受破坏或受损。在囊封操作期间，导电线12与载体10之间的接合可能因模具流动而受破坏或受损。在囊封操作期间，导电线12与电子装置11之间的接合可能因模具流动而受破坏或受损。
由囊封物19囊封的导电线12可遭受由环境改变引起的应力影响。例如，从CTS失配产生的应力可引起囊封物19发生翘曲并损害导电线12。例如，水分或相对较大湿度可引起可具有相对较大吸水率的间隔件13发生膨胀，可导致囊封物19及导电线12受应力影响，且应力可损害导电线12。
如本文中所使用且不另外定义，术语“大体上”、“大体”、“大致”及“约”用以描述及解释小变化。当与事件或情形结合使用时，术语可涵盖事件或情形精确发生的情况以及事件或情形极近似于发生的情况。例如，当结合数值使用时，术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。术语“大体上共面”可指沿着同一平面处于微米内的两个表面，例如沿着同一平面处于40μm内、30μm内、20μm内、10μm内或1μm内。
除非上下文另外明确规定，否则如本文中所使用，单数术语“一”及“所述”可包含多个指示物。在一些实施例的描述中，一组件设置在另一组件“上”或“上面”可涵盖前一组件直接在后一组件上(例如与之物理接触)的情况，以及一或多个介入组件位于前一组件与后一组件之间的情况。
虽然本发明已参考其特定实施例进行描述及绘示，但这些描述及绘示并不为限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本发明的真实精神及范围的情况下，可作出各种改变且可取代等效物。绘示可能未必按比例绘制。归因于制造工艺及容限，在本发明中的工艺再现与实际设备之间可能存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书及图式视为说明性而非限定性的。可作出修改，以使特定情况、材料、物质组成、方法或工艺适应于本发明的目标、精神及范围。所有此类修改意欲在此随附的权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述了本文中所揭示的方法，但应理解，在不脱离本发明的教示的情况下，可组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特定指示，否则操作的次序及分组并非限制。

Claims (20)

1.一种半导体封装结构，其包括：
载体；
电子装置，其具有第一表面及在所述第一表面上的光学结构；
间隔件，其安置于所述第一表面上且围封所述电子装置的所述光学结构；
透明面板，其安置于所述间隔件上；及
导电线，其将所述电子装置电连接至所述载体且暴露于空气。
2.根据权利要求1所述的半导体封装结构，其中所述间隔件包括单层结构。
3.根据权利要求1所述的半导体封装结构，其进一步包括安置于所述载体上的盖子。
4.根据权利要求3所述的半导体封装结构，其中盖子包括邻近于所述导电线的斜面。
5.根据权利要求3所述的半导体封装结构，其进一步包括粘着层，其中盖子包括上部表面及下部表面，且其中所述粘着层安置于所述盖子的所述下部表面上。
6.根据权利要求5所述的半导体封装结构，其中所述粘着层覆盖所述透明面板的上部表面，且其中所述粘着层与所述透明面板的侧面直接接触。
7.根据权利要求5所述的半导体封装结构，其中所述粘着层包括不透光材料或光吸收材料。
8.根据权利要求5所述的半导体封装结构，其中从俯视图视角来看，所述粘着层界定开口。
9.根据权利要求1所述的半导体封装结构，其中所述透明面板的所述侧面的下部部分暴露于空气。
10.一种半导体封装结构，其包括：
电子装置；
盖子，其环绕所述电子装置；
透明面板，其安置于所述盖子上；及
第一粘着层，其安置成与所述盖子及所述电子装置直接接触，
其中所述电子装置、所述盖子、所述透明面板及所述第一粘着层密封空间。
11.根据权利要求10所述的半导体封装结构，其中从俯视图视角来看，所述第一粘着层具有围封图案。
12.根据权利要求10所述的半导体封装结构，其进一步包括在所述盖子与所述透明面板之间的第二粘着层，且其中从俯视图视角来看，所述第二粘着层界定开口。
13.根据权利要求10所述的半导体封装结构，其中所述盖子界定在所述电子装置上的第一开口，及不同于所述第一开口的第二开口。
14.一种半导体封装结构，其包括：
载体；
电子装置，其安置于所述载体上；
间隔件，其安置于所述电子装置上；
透明面板，其安置于所述间隔件上以与所述电子装置及所述间隔件界定空隙；及
导电线，其将所述电子装置电连接至所述载体且不受应力影响。
15.根据权利要求14所述的半导体封装结构，其中所述电子装置包括传感器芯片。
16.根据权利要求14所述的半导体封装结构，其中所述电子装置的光学结构安置于密封空间中。
17.根据权利要求14所述的半导体封装结构，其中所述导电线暴露于空气。
18.根据权利要求14所述的半导体封装结构，其中所述导电线不受来自环境改变的应力影响。
19.根据权利要求14所述的半导体封装结构，其中所述透明面板的侧面的下部部分暴露于空气。
20.根据权利要求14所述的半导体封装结构，其中所述导电线具有与所述电子装置直接接触的第一端子、与所述载体直接接触的第二端子，及在所述第一端子与所述第二端子之间的主体，且其中所述导电线的所述主体与所述电子装置被空气间隔开。
CN202010306515.XA 2019-12-04 2020-04-17 半导体封装结构及其制造方法 Pending CN113013264A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/703,385 US11515220B2 (en) 2019-12-04 2019-12-04 Semiconductor package structures and methods of manufacturing the same
US16/703,385 2019-12-04

Publications (1)

Publication Number Publication Date
CN113013264A true CN113013264A (zh) 2021-06-22

Family

ID=76210187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010306515.XA Pending CN113013264A (zh) 2019-12-04 2020-04-17 半导体封装结构及其制造方法

Country Status (3)

Country Link
US (1) US11515220B2 (zh)
CN (1) CN113013264A (zh)
TW (1) TW202123395A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210391368A1 (en) * 2020-06-10 2021-12-16 UTAC Headquarters Pte. Ltd. Reliable semiconductor packages
FR3114676B1 (fr) * 2020-09-30 2023-02-10 St Microelectronics Grenoble 2 Boîtier électronique

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483030B1 (en) * 1999-12-08 2002-11-19 Amkor Technology, Inc. Snap lid image sensor package
US6900531B2 (en) * 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
TWI260096B (en) * 2005-02-23 2006-08-11 Advanced Semiconductor Eng Optoelectronic package with wire-protection lid
US7576401B1 (en) * 2005-07-07 2009-08-18 Amkor Technology, Inc. Direct glass attached on die optical module
US7297918B1 (en) * 2006-08-15 2007-11-20 Sigurd Microelectronics Corp. Image sensor package structure and image sensing module
WO2009110339A1 (ja) * 2008-03-03 2009-09-11 日本電気株式会社 デバイスパッケージ、電子モジュール、及び電子機器
US8269300B2 (en) * 2008-04-29 2012-09-18 Omnivision Technologies, Inc. Apparatus and method for using spacer paste to package an image sensor
JP5324890B2 (ja) * 2008-11-11 2013-10-23 ラピスセミコンダクタ株式会社 カメラモジュールおよびその製造方法
JP2010141123A (ja) * 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品装置
US7936033B2 (en) * 2008-12-29 2011-05-03 Texas Instruments Incorporated Micro-optical device packaging system
JP2011060974A (ja) * 2009-09-09 2011-03-24 Canon Inc 固体撮像装置及びデジタルカメラ
CN201601132U (zh) * 2010-01-12 2010-10-06 菱光科技股份有限公司 影像感测器
TWI437700B (zh) * 2010-05-31 2014-05-11 Kingpak Tech Inc 晶圓級影像感測器構裝結構之製造方法
KR101123159B1 (ko) 2010-07-06 2012-03-20 엘지이노텍 주식회사 카메라 모듈
JP5821242B2 (ja) * 2011-03-31 2015-11-24 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP2012222546A (ja) * 2011-04-07 2012-11-12 Sony Corp 固体撮像装置及びその製造方法、並びに電子機器
JP5746919B2 (ja) * 2011-06-10 2015-07-08 新光電気工業株式会社 半導体パッケージ
US20130052333A1 (en) * 2011-08-22 2013-02-28 Soitec Deposition systems having reaction chambers configured for in-situ metrology and related methods
KR20130083249A (ko) 2012-01-12 2013-07-22 삼성전자주식회사 반도체 장치 및 이를 이용한 이미지 센서 패키지
JP5341266B2 (ja) * 2012-02-17 2013-11-13 シャープ株式会社 カメラモジュール
KR20130114352A (ko) * 2012-04-09 2013-10-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9799802B2 (en) * 2013-05-23 2017-10-24 Lg Innotek Co., Ltd. Light emitting module
TWM468011U (zh) 2013-07-03 2013-12-11 Aptos Technology Inc 電子元件及其封裝件
JP2015099262A (ja) * 2013-11-19 2015-05-28 ソニー株式会社 固体撮像装置およびカメラモジュール、並びに電子機器
KR102256719B1 (ko) * 2014-05-12 2021-05-28 삼성전자주식회사 반도체 패키지 및 그 제조 방법
TWI651841B (zh) * 2014-07-14 2019-02-21 日商新力股份有限公司 攝像裝置
KR102384157B1 (ko) * 2015-03-04 2022-04-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10009523B2 (en) 2015-05-11 2018-06-26 Samsung Electro-Mechanics Co., Ltd. Electronic module and method of manufacturing the same
US9850124B2 (en) * 2015-10-27 2017-12-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package for reducing parasitic light and method of manufacturing the same
KR102472566B1 (ko) * 2015-12-01 2022-12-01 삼성전자주식회사 반도체 패키지
US10651624B2 (en) 2016-01-11 2020-05-12 Ams Sensors Singapore Pte. Ltd. Optoelectronic modules having features for improved alignment and reduced tilt
US10750071B2 (en) * 2016-03-12 2020-08-18 Ningbo Sunny Opotech Co., Ltd. Camera module with lens array arrangement, circuit board assembly, and image sensor and manufacturing method thereof
US10477088B2 (en) * 2016-04-21 2019-11-12 Ningbo Sunny Opotech Co., Ltd. Camera module and array camera module based on integral packaging technology
US9905597B2 (en) * 2016-07-12 2018-02-27 Kingpak Technology Inc. Sensor package structure
US10658255B2 (en) * 2017-01-03 2020-05-19 Advanced Semsconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
CN109560090A (zh) 2017-09-26 2019-04-02 格科微电子（上海）有限公司 图像传感器的封装结构
KR20200017240A (ko) * 2018-08-08 2020-02-18 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11195864B2 (en) * 2019-03-01 2021-12-07 Omnivision Technologies, Inc. Flip-chip sample imaging devices with self-aligning lid
TWI703679B (zh) * 2019-03-26 2020-09-01 勝麗國際股份有限公司 感測器封裝結構
US11444111B2 (en) * 2019-03-28 2022-09-13 Semiconductor Components Industries, Llc Image sensor package having a light blocking member
US11205731B2 (en) * 2019-05-07 2021-12-21 Lite-On Opto Technology (Changzhou) Co., Ltd. Light source package structure

Also Published As

Publication number Publication date
US20210175135A1 (en) 2021-06-10
TW202123395A (zh) 2021-06-16
US11515220B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
US7723146B2 (en) Integrated circuit package system with image sensor system
US9656856B2 (en) Method of lower profile MEMS package with stress isolations
TWI540315B (zh) 壓力感測器及其組裝方法
US20050189635A1 (en) Packaged acoustic and electromagnetic transducer chips
EP1357605A1 (en) Image sensor semiconductor package with castellation
EP1357606A1 (en) Image sensor semiconductor package
US7002241B1 (en) Packaging of semiconductor device with a non-opaque cover
US9731959B2 (en) Integrated device packages having a MEMS die sealed in a cavity by a processor die and method of manufacturing the same
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
US20180114804A1 (en) High reliability housing for a semiconductor package
US20220285249A1 (en) Bottom package exposed die mems pressure sensor integrated circuit package design
CN111613541A (zh) 半导体装置和制造半导体装置的方法
CN113013264A (zh) 半导体封装结构及其制造方法
US6528857B1 (en) Chip size image sensor bumped package
TWI648848B (zh) 光學元件封裝結構
US20090166831A1 (en) Sensor semiconductor package and method for fabricating the same
US6509560B1 (en) Chip size image sensor in wirebond package with step-up ring for electrical contact
US20050046003A1 (en) Stacked-chip semiconductor package and fabrication method thereof
JP2007007774A (ja) 微小電気機械装置用パッケージおよびその製造方法
TWI750542B (zh) 感測器及其封裝組件
US20210391368A1 (en) Reliable semiconductor packages
CN218632047U (zh) 集成电路封装件
US6620646B1 (en) Chip size image sensor wirebond package fabrication method
KR100424611B1 (ko) 저형상 감광성 반도체 패키지
KR101252809B1 (ko) 밀폐형 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination