TW202111925A - 三維快閃記憶體、控制電路、形成閘極堆疊之方法 - Google Patents

三維快閃記憶體、控制電路、形成閘極堆疊之方法 Download PDF

Info

Publication number
TW202111925A
TW202111925A TW109129200A TW109129200A TW202111925A TW 202111925 A TW202111925 A TW 202111925A TW 109129200 A TW109129200 A TW 109129200A TW 109129200 A TW109129200 A TW 109129200A TW 202111925 A TW202111925 A TW 202111925A
Authority
TW
Taiwan
Prior art keywords
pillar
cylindrical channel
conductive
flash memory
gate
Prior art date
Application number
TW109129200A
Other languages
English (en)
Other versions
TWI731777B (zh
Inventor
呂函庭
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW202111925A publication Critical patent/TW202111925A/zh
Application granted granted Critical
Publication of TWI731777B publication Critical patent/TWI731777B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種三維快閃記憶體 ，包括一閘極堆疊結構，具有彼此電性絕緣的複數個閘極層；一圓柱形通道柱，垂直地延伸穿過閘極堆疊結構的每個閘極層，圓柱形通道柱之橫截面係為一圓柱體；一第一導電柱，垂直地延伸穿過閘極堆疊結構，第一導電柱位於圓柱形通道柱內並電性連接至圓柱形通道柱；一第二導電柱，垂直地延伸穿過閘極堆疊結構，第二導電柱位於圓柱形通道柱內並電性連接至圓柱形通道柱，第一導電柱和第二導電柱係彼此分離；。三維快閃記憶體還包括一鐵電層，設置於閘極堆疊結構的此複數個閘極層和圓柱形通道柱之間。

Description

三維快閃記憶體、控制電路、形成閘極堆疊之方法
本發明涉及三維快閃記憶體，尤其是涉及三維及閘(AND)或三維反或閘(NOR)快閃記憶體架構和控制邏輯。
非揮發性記憶體(例如快閃記憶體)係廣泛用於個人電腦和其他電子設備中，這是因為其具有在電腦和/或裝置斷電之後所儲存的資料係不會消失之優點。
隨著三維及閘(AND)快閃記憶體越來越廣泛使用於電子裝置中，需要開發更小的三維及閘快閃記憶體以實現電子裝置中更大的儲存容量，即使電子裝置本身變得更小。另需要開發更高效率且以更高速度操作的三維及閘快閃記憶體。提高的效率可使藉由電池操作的電子裝置在一次充電時操作更長的時間，提高的速度可使電子裝置操作得更快。
因此，期望提供一種更小、更有效率且更快的三維及閘快閃記憶體架構。所揭露的技術係藉由形成圓柱形通道柱和藉由實現鐵電材料以形成鐵電場效電晶體(Ferroelectric Field Effect Transistors，FeFET)來實現這些特徵。圓柱形通道柱可係為橢圓形、圓形或其他某種形狀。
本發明提供一種三維快閃記憶體。三維快閃記憶體 ，包括一閘極堆疊結構，包括彼此電性絕緣的複數個閘極層；一圓柱形通道柱，垂直地延伸穿過閘極堆疊結構的每個閘極層，圓柱形通道柱之橫截面係為一圓柱體；一第一導電柱，垂直地延伸穿過閘極堆疊結構，第一導電柱位於圓柱形通道柱內並電性連接至圓柱形通道柱；一第二導電柱，垂直地延伸穿過閘極堆疊結構，第二導電柱位於圓柱形通道柱內並電性連接至圓柱形通道柱，第一導電柱和第二導電柱係彼此分離；以及一鐵電層，設置於閘極堆疊結構的此複數個閘極層和圓柱形通道柱之間。鐵電層可為橢圓形或圓形或其他類型的形狀。貫穿本文所述的三維架構結構可實施為三維及閘(AND)或三維反或閘(NOR)裝置。儘管本案主要敘述三維及閘(AND)，但是本揭露的技術不限於此，還可實施為三維反或閘(NOR)裝置。
根據本揭露的技術之一方面，絕緣柱係配置於圓柱形通道柱內並於第一導電柱和第二導電柱之間。
根據本揭露的技術之另一方面，第一包埋導體係水平地設置於閘極堆疊之下方，並且電性連接至第一導電柱，第二包埋導體係水平地設置於閘極堆疊之下方，並且電性連接至第二導電柱。
此外，根據本揭露的技術之一方面，鐵電層係垂直地延伸穿過閘極堆疊結構。
在本揭露的技術之一方面，鐵電層位於此複數個閘極層中的每個閘極層之上表面和下表面。
在本揭露的技術之另一方面，鐵電層係覆蓋圓柱形通道柱之外表面。
此外，根據本揭露的技術之一方面，圓柱形通道柱於垂直方向上係為連續的。
根據本揭露的技術之一方面，鐵電層係包括鐵電HfO2 材料。
在本揭露的技術之另一方面，三維快閃記憶體可包括一絕緣體，設置於第一導電柱和第二導電柱之間並且沿著第一導電柱和第二導電柱之長度延伸。絕緣體係將第一導電柱和第二導電柱彼此分離。
在另一方面，三維快閃記憶體包括：第一包埋導體，設置在介電質基底中並連接至第一導電柱；第二包埋導體，設置在介電質基底中並連接至第二導電柱。控制電路係配置成藉由以下方式在三維快閃記憶體上執行編程操作：於一選擇的字元線上提供大約+5V至+ 8V之電壓，選擇的字元線係連接至此複數個選擇閘極層之一選擇的閘極。於一選擇的源極線上提供大約0V之電壓，選擇的源極線上係連接至圓柱形通道柱內的第一包埋導體，第一包埋導體係連接至第一導電柱；以及於一選擇的位元線上提供大約0V之電壓，選擇的位元線係連接至第二包埋導體，第二包埋導體係連接至圓柱形通道柱內的第二導電柱。
在一方面，三維快閃記憶體包括絕緣體，絕緣體係設置於第一導電柱和第二導電柱之間並且沿著第一導電柱和第二導電柱之長度延伸，絕緣體將第一導電柱和第二導電柱彼此分離。
在另一方面，三維快閃記憶體包括控制電路。控制電路係配置成藉由以下方式在三維快閃記憶體上執行擦除操作：於一選擇的字元線上提供大約-5V至-8V之電壓，選擇的字元線係連接至此複數個閘極層之一選擇的閘極層；在一選擇的源極線上提供大約0V之電壓，選擇的源極線係連接至圓柱形通道柱內的第一導電柱；以及在一選擇的位元線上提供大約0V之電壓，選擇的位元線係連接至圓柱形通道柱內的第二導電柱。
在另一方面，控制電路還配置成藉由以下方式在三維快閃記憶體上執行擦除操作：向複數個未選擇的字元線提供大約0V之電壓，複數個未選擇的字元線係連接至除選擇的閘極層之外的此複數個閘極層；向一未選擇的源極線提供大約+0.5V之電壓，未選擇的源極線係連接至第二圓柱形通道柱內的第一導電柱；以及向一未選擇的位元線提供大約+0.5V之電壓，未選擇的位元線係連接至第二圓柱形通道柱內的第二源極柱。
在一方面，三維快閃記憶體還包括一第二圓柱形通道柱，具有與圓柱形通道柱之相同結構和配置；一第三導電柱，具有與第一導電柱之相同結構和配置；一第四導電柱，具有與第二導電柱之相同結構和配置。控制電路係配置成藉由以下方式在三維快閃記憶體上執行一讀取操作：在一選擇的字元線上提供大約+2V至+4V之電壓，此選擇的字元線係連接至複數個閘極層中之一選擇的閘極層；在複數個選擇和未選擇的源極線上提供大約0V之電壓，此複數個選擇和未選擇的源極線係連接至圓柱形通道柱內的第一導電柱並連接至第二圓柱形通道柱內的第三導電柱；以及在一選擇的位元線上提供大約+0.5V至+1.5V之電壓，此選擇的位元線係連接至圓柱形通道柱內的第一導電柱。
根據另一方面，控制電路還配置成藉由以下方式在三維快閃記憶體上執行此讀取操作：向複數個未選擇的字元線提供大約0V至-2V之電壓，此複數個未選擇的字元線係連接至除選擇的閘極層之外的複數個閘極層；以及向複數個未選擇的位元線提供大約0V之電壓，此複數個未選擇的位元線係連接至第二圓柱形通道柱內的第四導電柱。
此外，在另一方面，提供一種控制電路，其係配置成編程、擦除和讀取一三維快閃記憶體。三維快閃記憶體包括：一閘極堆疊結構，包括彼此電性絕緣的複數個閘極層；一圓柱形通道柱，垂直地延伸穿過閘極堆疊結構的每個閘極層，圓柱形通道柱之橫截面係為一圓柱體；一第一導電柱，垂直地延伸穿過閘極堆疊結構，第一導電柱位於圓柱形通道柱內並電性連接至圓柱形通道柱；一第二導電柱，垂直地延伸穿過閘極堆疊結構，第二導電柱位於圓柱形通道柱內並電性連接至圓柱形通道柱，第一導電柱和第二導電柱係彼此分離；以及一鐵電層，設置於閘極堆疊結構的複數個閘極層和圓柱形通道柱之間。此外，控制電路係配置成藉由以下方式執行各種編程、擦除和讀取操作：向一選擇的字元線提供各種電壓，此選擇的字元線係連接至三維快閃記憶體的閘極堆疊結構之一選擇的閘極層；向一選擇的位元線提供各種電壓，此選擇的位元線係連接至三維快閃記憶體的圓柱形通道柱內的第二導電柱；以及向一選擇的源極線提供各種電壓，此選擇的源極線係連接至三維快閃記憶體的圓柱形通道柱內的第一導電柱。
此外，提供一種形成一閘極堆疊之方法，此閘極堆疊包括一介電層和一鐵電層。此方法包括：形成一閘極堆疊結構，閘極堆疊結構包括彼此電性絕緣的複數個閘極層；形成一圓柱形通道柱，圓柱形通道柱係垂直地延伸穿過閘極堆疊結構的每個閘極層，圓柱形通道柱之橫截面係為一圓柱體；形成一第一導電柱，第一導電柱係垂直地延伸穿過閘極堆疊結構，第一導電柱位於圓柱形通道柱內並電性連接至圓柱形通道柱；形成一第二導電柱，第二導電柱係垂直地延伸穿過閘極堆疊結構，第二導電柱位於圓柱形通道柱內並電性連接至圓柱形通道柱；形成一絕緣柱，絕緣柱係設置於圓柱形通道柱內並於第一導電柱和第二導電柱之間；以及形成一鐵電層，鐵電層係設置於閘極堆疊結構的複數個閘極層和圓柱形通道柱之間。
根據此方法之一方面，鐵電層可垂直地延伸穿過閘極堆疊結構。
根據此方法之另一方面，鐵電層之橫截面係為一圓柱體，其中鐵電層係圍繞圓柱形通道柱之一外表面。
在一方面，此方法還包括將一第一包埋導體設置於一介電質基底中，閘極堆疊結構係設置於介電質基底上，第一包埋導體係連接至第一導電柱；以及將一第二包埋導體設置於介電質基底中，第二包埋導體係連接至第二導電柱。
在另一方面，通道層形成一垂直延伸的通道柱，通道柱於一垂直方向上係為連續的，並且具有一圓柱體之橫截面。
藉由閱讀下文之圖式、詳細說明和申請專利範圍，可看見本發明之其他方面和優點。
本發明實施例之詳細說明係參照第1圖至第15圖。
第1圖係繪示具有圓柱形通道柱結構的三維及閘快閃記憶體之示意性俯視圖。
具體而言，第1圖係繪示(鐵電)三維及閘(AND)快閃記憶體100之俯視圖，其包括由例如氧化矽所組成的層102。堆疊結構(未繪示)係位於層102之下方。此外，三維及閘快閃記憶體100包括記憶材料104，記憶材料104係形成於製造三維及閘快閃記憶體100的製程中所產生之一開口的一內表面。三維及閘快閃記憶體100還包括圓形通道柱106，圓形通道柱106係形成於記憶材料104之內部。在一實施例中，記憶材料104可沿著圓形通道柱106連續，從而允許層102成為絕緣層或閘極層。在另一實施例(未繪示)中，記憶材料104可位於閘極層之一上表面和一下表面 (例如，在本實施例中層102係為閘極層，記憶材料104係位於層102之一上表面和一下表面)。
此外，三維及閘快閃記憶體100包括由例如氧化矽所組成的絕緣層108。三維及閘快閃記憶體100還包括第一導電柱110、第二導電柱112和絕緣體114，第一導電柱110可為源極柱或汲極柱，第二導電柱112可為源極柱或汲極柱，絕緣體114係配置於第一導電柱110和第二導電柱112之間。記憶材料104、圓形通道柱106、絕緣層108、第一導電柱110、第二導電柱112和絕緣體114之組合可被稱為延伸穿過堆疊結構之垂直通道。
如圖所示，此三維及閘快閃記憶體100包括數個垂直通道。示例性尺寸係繪示於三維及閘快閃記憶體100和垂直通道的結構。這些尺寸僅用於示例性目的，而不是按比例繪製，其僅為了說明所揭露的技術(例如，參見下面提供的第2圖之敘述)可實現的空間和尺寸減小而提供。舉例而言，記憶材料104之直徑D可為0.28μm， 從一特定垂直通道的最左側到一相鄰垂直通道的最左側之間隔S可為0.32μm，三維及閘快閃記憶體100之長度L可為1.5μm。單位垂直通道面積可計算為(S X L)/(垂直通道之行數)。使用上述示例性測量，單位垂直通道面積等於(0.32μm X 1.5μm)/4，亦即0.12µm2 。
貫穿本案所述之三維架構可實現為三維及閘或三維NOR裝置。雖然主要敘述三維及閘，但是所揭露的技術不限於此，還可實現為三維NOR裝置。
第2圖係繪示根據所揭露技術的一方面之具有橢圓形圓柱形通道柱結構的(鐵電)三維及閘快閃記憶體之示意性俯視圖。
具體而言，第2圖係繪示三維及閘快閃記憶體200的俯視圖，其係能夠減小垂直通道的尺寸(所佔面積)，從而相較於第1圖的三維 及閘快閃記憶體100而允許將更多的記憶體壓縮至一空間中。三維及閘快閃記憶體包括由例如氧化矽所組成的絕緣層202，堆疊結構(此處未繪示，但繪示於隨後圖式中)係位於絕緣層202之下方。此外，三維及閘快閃記憶體200包括記憶材料204，記憶材料204係形成於製造三維及閘快閃記憶體200的製程中產生之一開口的一內表面。如下文更詳細討論，記憶材料204可為一鐵電層，其係改善三維及閘快閃記憶體200之效率和性能。三維及閘快閃記憶體200亦包括橢圓形圓柱形通道柱206，橢圓形圓柱形通道柱206係形成於記憶材料204內部。記憶材料204亦為橢圓形圓柱形。換句話說，橢圓形圓柱形通道柱206和橢圓形圓柱形記憶材料204均具有橢圓形橫截面，此係不同於第1圖所示的記憶材料104和圓形通道柱106的圓形橫截面。相較於同等尺寸的三維及閘快閃記憶體100，這種橢圓形狀使得三維及閘快閃記憶體200具有增加的儲存容量。在一實施例中，記憶材料204可沿著橢圓形圓柱形通道柱206連續，從而允許層202作為絕緣層或閘極層。在另一實施例(未繪示)中，記憶材料204可在閘極層之一上表面和一下表面 (例如，在此實施例中層202係為閘極層，記憶材料204位於層202之一上表面和一下表面)。
此外，三維及閘快閃記憶體200包括由例如氧化矽所組成的絕緣層208。三維及閘快閃記憶體200還包括第一導電柱210、第二導電柱212和絕緣體214，絕緣體214係配置於第一導電柱210和第二導電柱212之間。如圖所示，第一導電柱210和第二導電柱212係藉由絕緣體214和絕緣層208彼此分開。橢圓形圓柱形記憶材料204、橢圓形圓柱形通道柱206、絕緣層208、第一導電柱210、第二導電柱212和絕緣體214之組合可被稱為延伸穿過堆疊結構之垂直通道。
如圖所示，此三維及閘快閃記憶體200包括數個垂直通道。示例性尺寸係繪示於三維及閘快閃記憶體200和垂直通道的結構。這些尺寸僅用於示例性目的，而不是按比例繪製，其僅為了說明所揭露的技術相較於三維及閘快閃記憶體100可實現的空間和尺寸減小而提供。舉例而言，橢圓形記憶材料204之直徑D’(即主軸直徑)可為0.28μm，從一特定垂直通道的最左側到一相鄰垂直通道的最左側之間隔S’可為0.32μm，三維及閘快閃記憶體200之長度L’可為0.98μm。單位垂直通道面積可計算為(S X L)/(垂直通道之行數)。使用上述示例性測量，單位垂直通道面積等於(0.32μm X 0.98μm)/4，即0.0784μm2 。
當將三維及閘快閃記憶體100之單位垂直通道面積0.12μm2 與三維及閘快閃記憶體200之單位垂直通道面積0.0784μm2 進行比較時，三維及閘快閃記憶體200可相較於三維及閘快閃記憶體100明顯地節省35％的空間。這種節省係使更多的記憶體可放入至一空間中，和/或適用於為電子裝置的其他組件留出更多空間之更小的記憶體。
此外，垂直通道之間的間隙G可為例如0.04μm，垂直通道的短軸直徑D2可為例如0.15μm。
此外，橢圓形圓柱形通道柱206和橢圓形記憶材料204可為圓形的(圓形形狀的)或另一種類型的形狀。此係適用於整個本案中所述之所有的橢圓形結構。
第3圖係繪示根據本技術的一方面之具有橢圓形圓柱形通道柱結構的三維及閘快閃記憶體之正交圖和橢圓形圓柱形通道柱結構和閘極堆疊結構之對應截面圖。
具體而言，第3圖包括三維及閘快閃記憶體之正交圖300和三維及閘快閃記憶體之截面圖350。三維及閘快閃記憶體包括閘極堆疊結構302，閘極堆疊結構302包括複數個閘極層304，其中此複數個閘極層304係藉由絕緣體而彼此電性絕緣。然而，在第3圖中未繪示每個閘極層304之間的絕緣體。在所揭露技術的這方面中，鐵電層306位於此些閘極層304之上表面和下表面。第3圖係繪示三個閘極層304。然而，三維及閘記憶體可具有任何數量之閘極層304。
此外，三維及閘快閃記憶體包括複數個橢圓形圓柱形通道柱308。第3圖繪示四個橢圓形圓柱形通道柱308。然而，三維及閘快閃記憶體可具有任意數量之橢圓形圓柱形通道柱308。橢圓形圓柱形通道柱308係垂直地延伸穿過閘極堆疊結構302之每個閘極層304。如圖所示，橢圓形圓柱形通道柱308的橫截面係為橢圓形的圓柱體。此外，在本技術的這方面中和所繪示的截面圖350中，鐵電層306亦接觸橢圓形圓柱形通道柱308(亦即，鐵電層306係設置於此些閘極層304和橢圓形圓柱形通道柱308之間)。第3圖所示之這種結構的製程係繪示於第7圖至第10圖並於下文說明。在本技術的另一方面中，鐵電層306係覆蓋/圍繞於橢圓形圓柱形通道柱308之外表面。形成此替代結構的製程係繪示於第11圖至第14圖中並於下文說明。
返回至第3圖，第一導電柱310(可為源極柱或汲極柱)係設置於/位於每個橢圓形圓柱形通道柱308之內，其中每個第一導電柱310亦垂直地延伸穿過閘極堆疊結構302。此外，第二導電柱312(可為源極柱或汲極柱)係設置於/位於每個橢圓形圓柱形通道柱308之內，其中每個第二導電柱312亦垂直地延伸穿過閘極堆疊結構302。換句話說，每個橢圓形圓柱形通道柱308包括成對的第一導電柱310和第二導電柱312。作為第3圖所示的替代方案，成對的第一導電柱310和第二導電柱312可定向以使橢圓形圓柱形通道柱308內之第二導電柱312位於左側而第一導電柱310位於右側。
此外，每對的第一導電柱310和第二導電柱312係於橢圓形圓柱形通道柱308內彼此分離。此外，第一導電柱310和第二導電柱312係連接至橢圓形圓柱形通道柱308。絕緣柱(未繪示)係設置於每個橢圓形圓柱形通道柱308內並於每對的第一導電柱310和第二導電柱312之間。相同於橢圓形圓柱形通道柱308之方式，第一導電柱310和第二導電柱312係貫穿於閘極堆疊結構302。
橢圓形圓柱形通道柱308可在其延伸的垂直方向上連續，此係意味著橢圓形圓柱形通道柱308在其延伸方向上係為一體的，並且不能被分成複數個分離部分。橢圓形圓柱形通道柱308在其延伸的垂直方向上可為不連續的，此係意味著橢圓形圓柱形通道柱308在其延伸方向上不是一體的，並且能被分成複數個分離部分。
鐵電層306可包括鐵電HfO2 材料、氧化鉿(hafnium oxide)(包括例如摻雜矽的氧化鉿和摻雜鋯的氧化鉿)或本領域技術人員已知的任何其他鐵電型材料。舉例而言，鐵電HfO2 材料可具有約20nm的厚度，且可具有約15-18每平方公分的微庫侖(µC/cm2 )。
第4圖係繪示根據本技術的一方面之施加至三維及閘快閃記憶體以執行讀取操作的各種電壓。
三維及閘快閃記憶體係設置成執行各種操作，例如讀取、編程(寫入)和擦除。控制器電路係配置成向三維及閘快閃記憶體的各個部分提供特定的電信號，以便執行這些各種操作。示例性控制器電路係繪示於第15圖中並於下文更詳細地說明。
第4圖係繪示源極線SL1、位元線BL1、源極線SL2和位元線BL2。源極線SL1係例如對應於第3圖之第一導電柱310的電性連接，或對應於第一導電柱310本身。位元線BL1係例如對應於第3圖之第二導電柱312的電性連接，或對應於第二導電柱312本身。此外，源極線SL1和位元線BL1係對應於第3圖之特定的橢圓形圓柱形通道柱308內之成對的第一導電柱310和第二導電柱312的電性連接(或對應於成對的第一導電柱310和第二導電柱312本身)。換句話說，源極線SL1和位元線BL1位於相同的橢圓形圓柱形通道柱308內。
源極線SL2係例如對應於第3圖之另一第一導電柱310的電性連接，或對應於另一第一導電柱310本身。位元線BL2係例如對應於第3圖之另一第二導電柱312的電性連接，或對應於另一第二導電柱本身312。此外，源極線SL2和位元線BL2係對應於另一橢圓形圓柱形通道柱308內之另一成對的第一導電柱310和第二導電柱312的電性連接(或另一成對的第一導電柱310和第二導電柱312本身)。換句話說，源極線SL2和位元線BL2位於相同的橢圓形圓柱形通道柱308內。
第4圖還繪示包括WL1、WL2、WL3和WL4之四個字元線，此四個字元線係對應於各種閘極層(例如，第3圖的此些閘極層304)的電性連接，或對應於此些閘極層本身。
如第4圖所示，胞元(cell)係選擇以進行讀取操作。三維及閘記憶體之選擇的胞元係位於源極線SL1、位元線BL1和字元線WL4的交點處。為了對選擇的胞元進行讀取操作，(i)將大約2V至4V之選擇的字元線電壓VWL 施加至字元線WL4，(ii)將大約0V至-2V之未選擇的字元線電壓VCWL 施加至未選擇的字元線WL1、WL2和WL3，(iii)將大約0.5V至1.5V之選擇的位元線電壓VBL 施加至位元線BL1，(iv)將0V之未選擇的位元線電壓施加至未選擇的位元線BL2，以及(v)將0V之源極線電壓施加至源極線SL1和SL2。使用負電壓VCWL 於未選擇的字元線WL1、WL2和WL3上，係可避免從未選擇的字元線WL1、WL2和WL3洩漏電流。利用本文所述之三維及閘快閃記憶體結構，可實現大約100ns量級的目標讀取速度。
第5圖係繪示根據本技術的一方面之施加至三維及閘快閃記憶體以執行編程(寫入)操作之各種電壓，。
三維及閘快閃記憶體係配置成執行各種操作，例如讀取、編程(寫入)和擦除。控制器電路係配置成向三維及閘快閃記憶體的各個部分提供特定的電信號，以便執行這些各種操作。示例性控制器電路係繪示於第15圖中並於下文更詳細地說明。
第5圖係繪示源極線SL1、位元線BL1、源極線SL2和位元線BL2。源極線SL1係例如對應於第3圖之第一導電柱310的電性連接，或對應於第一導電柱310本身。位元線BL1係例如對應於第3圖之第二導電柱312的電性連接，或對應於第二導電柱312本身。此外，源極線SL1和位元線BL1係對應於特定的橢圓形圓柱形通道柱308內之成對的第一導電柱310和第二導電柱312的電性連接(或對應於成對的第一導電柱310和第二導電柱312本身)。換句話說，源極線SL1和位元線BL1位於相同的橢圓形圓柱形通道柱308內。
源極線SL2係例如對應於第3圖之另一第一導電柱310的電性連接，或對應於另一第一導電柱310本身。位元線BL2係例如對應於第3圖之另一第二導電柱312的電性連接，或對應於另一第二導電柱312本身。此外，源極線SL2和位元線BL2係對應於另一橢圓形圓柱形通道柱308內之另一成對的第一導電柱310和第二導電柱312的電性連接(或另一成對的第一導電柱310和第二導電柱312本身)。換句話說，源極線SL2和位元線BL2位於相同的橢圓形圓柱形通道柱308內。
第5圖還繪示包括WL1、WL2、WL3和WL4之四個字元線，此四個字元線係對應於各種閘極層(例如，第3圖的此些閘極層304)的電性連接，或對應於此些閘極層本身。
如第5圖所示，胞元係選擇以進行編程(寫入)操作。三維及閘記憶體之選擇的胞元係位於源極線SL1、位元線BL1和字元線WL4的交點處。為了對選擇的胞元進行讀取操作，(i)將大約5V至8V之選擇的字元線電壓VPGM 施加至字元線WL4，(ii)將大約0V之未選擇的字元線電壓施加至未選擇的字元線WL1、WL2和WL3，(iii)將大約0V之選擇的位元線電壓施加至位元線BL1，(iv)將0V之未選擇的位元線電壓施加至未選擇的源極線SL1，(v)將選擇的位元線電壓V抑制 = 0.5VPGM 施加至未選擇的位元線BL2，以及(vi)將未選擇的源極線電壓V抑制 = 0.5VPGM 施加至未選擇的源極線SL2。利用本文所述之三維及閘快閃記憶體結構，可實現大約1µs量級的目標編程(寫入)速度。
第6圖係繪示出根據本技術的一方面之施加至三維及閘快閃記憶體以執行擦除操作之各種電壓。
三維及閘快閃記憶體係配置成執行各種操作，例如讀取、編程(寫入)和擦除。控制器電路係配置成向三維及閘快閃記憶體的各個部分提供特定的電信號，以便執行這些各種操作。示例性控制器電路係繪示於第15圖中並於下文更詳細地說明。
第6圖係繪示源極線SL1、位元線BL1、源極線SL2和位元線BL2。源極線SL1係例如對應於第3圖之第一導電柱310的電性連接，或對應於第一導電柱310本身。位元線BL1係例如對應於第3圖之第二導電柱312的電性連接，或對應於第二導電柱312本身。此外，源極線SL1和位元線BL1係對應於特定的橢圓形圓柱形通道柱308內之成對的第一導電柱310和第二導電柱312的電性連接(或對應於成對的第一導電柱310和第二導電柱312本身)。換句話說，源極線SL1和位元線BL1位於相同的橢圓形圓柱形通道柱308內。
源極線SL2係例如對應於第3圖之另一第一導電柱310的電性連接，或對應於另一第一導電柱310本身。位元線BL2係例如對應於第3圖之另一第二導電柱312的電性連接，或對應於另一第二導電柱本身312。此外，源極線SL2和位元線BL2係對應於另一橢圓形圓柱形通道柱308內之另一成對的第一導電柱310和第二導電柱312的電性連接(或另一成對的第一導電柱310和第二導電柱312本身)。換句話說，源極線SL2和位元線BL2位於相同的橢圓形圓柱形通道柱308內。
第6圖還繪示包括WL1、WL2、WL3和WL4之四個字元線，此四個字元線係對應於各種閘極層(例如，第3圖的此些閘極層304)的電性連接，或對應於此些閘極層本身。
如第6圖所示，胞元(cell)係選擇以進行擦除操作。三維及閘記憶體之選擇的胞元係位於源極線SL1、位元線BL1和字元線WL4的交點處。為了對選擇的胞元進行擦除操作，(i)將大約-5V至-8V之選擇的字元線電壓VERS 施加至字元線WL4，(ii)將大約0V之未選擇的字元線電壓施加至未選擇的字元線 WL1、WL2和WL3，(iii)將大約0V之選擇的位元線電壓施加至位元線BL1，(iv)將0V之選擇的源極線電壓施加到源極線SL1，(v)將未選擇的位元線電壓V抑制 = 0.5VERS 施加至未選擇的位元線BL2，以及(vi)將未選擇的源極線電壓V抑制 = 0.5VERS 施加至未選擇的源極線SL2。利用本文所述之三維及閘快閃記憶體結構，可實現大約1µs量級的目標擦除速度。
在本技術的一方面中，可避免在源極線SL1和位元線BL1處之不期望的高負偏置。在本技術的此方面中，電壓係偏移(分壓方案)以避免負偏置。舉例而言，在VERS = -8V時，施加至終端的電壓偏移+ 4V。舉例而言，可將+ 4V施加至選擇的源極線SL1和選擇的位元線BL1，可將0V施加至未選擇的源極線SL2和未選擇的位元線BL2，可將-4V施加至選擇的字元線WL4，並可將+4V施加至未選擇的字元線WL1、WL2和WL3，此擦除操作係可改變位元的(bit alterable)。
第7圖係繪示根據第一製程以製造三維及閘快閃記憶體的閘極堆疊結構的各個步驟。整個第一製程係橫跨第7圖至第11圖。相較於由以下更詳細敘述之藉由(不同的)第二製程形成的結構所產生之鐵電層形成，此鐵電層形成係具有不同的鐵電層形成之結構。
第7圖的製程流程700包括四個步驟，包括(1)堆疊形成、(2)垂直通道孔形成、(3)通道沉積和(4)通道間隔物形成。每個步驟包括截面圖A-A’、從一位置的俯視圖B-B’及從另一位置的俯視圖C-C’。
堆疊形成步驟包括形成一堆疊，此堆疊包括具有兩個包埋導體704和706之介電層(基底)702，此介電層(基底)702例如可為形成於矽基板上之氧化矽層，或其係可為本領域技術人員已知的任何其他介電質。包埋導體704(例如，導電插塞)可為水平地設置於堆疊下方之第一包埋導體(例如，包埋的源極導體)，並且最終電性連接至源極柱(例如，參見第2圖的第一導電柱210)。包埋導體706(例如，導電插塞)可為水平地設置於堆疊下方之第二包埋導體(例如，包埋的汲極導體)，並且最終電性連接至汲極柱(例如，參見第2圖的第二導電柱212)。包埋導體704係連接至第一導電柱210。包埋導體706係連接至第二導電柱212。包埋導體704和706包括多晶矽、其他導電材料的金屬所組成。包埋導體704和706可為蝕刻停止層。
在堆疊形成步驟中所形成之堆疊結構還包括(i)絕緣層(例如，氧化矽)和(ii)犧牲層(例如，氮化矽(silicon nitride，SiN))之交替層。底部氧化矽層可被稱為第一層，相鄰的SiN層可被稱為第二層，相鄰的氧化矽層可被稱為第三層，相鄰的SiN層可被稱為第四層，以及相鄰的氧化矽層可被稱為第五層。在第7圖中，堆疊結構具有三個絕緣層和兩個犧牲層，但是本揭露的技術不限於此。舉例而言，可根據實際需要形成更多的絕緣層和更多的犧牲層。此外，如堆疊形成步驟中所繪示，俯視圖B-B’提供絕緣層之俯視圖，俯視圖C-C’提供犧牲層之俯視圖。
垂直通道孔形成步驟包括在交替層中形成一橢圓形通道孔708，俯視圖B-B’和俯視圖C-C’係繪示橢圓形通道孔708之橢圓形橫截面。
通道沉積步驟包括沿著五個交替層的垂直壁並於最上面的絕緣層的頂部上施加一通道層710。具體而言，通道層710係可藉由在最上面的絕緣層之頂面與橢圓形通道孔708之內表面和底部上形成通道材料層來施加。通道層710可為例如未摻雜的多晶矽層，或可為摻雜的(例如，輕摻雜)以作為一通道之目的。俯視圖B-B’和俯視圖C-C’係繪示通道層710與橢圓形通道孔708之橢圓形橫截面。
通道間隔物步驟包括去除在最上面的絕緣層的頂部上之通道層710的一部分，以及去除在橢圓形通道孔708的底部上之通道層710的一部分。此係可藉由例如執行各向異性蝕刻製程(anisotropic etching process)以從最上面的絕緣層的頂部與橢圓形通道孔708的底部上去除通道層710來完成。俯視圖B-B’和俯視圖C- C’係繪示已經從橢圓形通道孔708的底部去除通道層710之事實。
第8圖係繪示出根據第一製程以製造三維及閘快閃記憶體的閘極堆疊結構之各個步驟。
具體而言，第8圖係繪示出製程流程800，此製程流程係接續第7圖中所示和上文討論之製程。第8圖的製程流程800包括四個步驟，包括(5)絕緣體填充和中心空間形成、(6)氮化矽(SiN)填充、(7)孔蝕刻和(8)氧化物去除。每個步驟包括截面圖A-A’、從一位置的俯視圖B-B’和從另一位置的俯視圖C-C’。
絕緣體填充和中心空間形成步驟包括在橢圓形通道孔708中沉積絕緣體(例如氧化物等)，同時還在橢圓形通道孔708中留下中心空間802。中心空間802可為例如環形孔，其係具有隨著中心空間802靠近介電層702而減小之直徑。俯視圖B-B’和俯視圖C-C’係繪示在橢圓形通道孔708內之氧化物的橢圓形橫截面形狀，並繪示中心空間802的圓形或環形橫截面形狀。
SiN填充步驟包括使用例如SiN的絕緣體來填充中心空間802。此SiN可被稱為中心柱。氧化物絕緣體係圍繞中心柱。俯視圖B-B’和俯視圖C-C’係繪示填充到中心空間802中的SiN之截面圖。
孔蝕刻步驟包括蝕刻一穿過氧化物層的孔804和蝕刻一穿過氧化物層的孔806。俯視圖B-B’和俯視圖C-C’係繪示孔804、孔806和相對於另一者的SiN之定向。
氧化物去除步驟包括進一步去除部份的氧化物。俯視圖B-B’和俯視圖C-C’係繪示在此步驟中所去除之氧化物的其他部分。此步驟係實質上擴大孔804和 806，以使擴展的孔到達通道層710。
第9圖係繪示根據第一製程以製造三維及閘快閃記憶體的閘極堆疊結構之各個步驟。
具體而言，第9圖係繪示製程流程900，製程流程900係接續第8圖中所示和上文討論之製程。第9圖的製程流程900包括三個步驟，包括(9)插塞形成、(10)去除SiN堆疊、以及(11)鐵電和氮化鈦(TiN)層之形成。每個步驟包括截面圖A-A’、從一位置的俯視圖B-B’、和從另一位置的俯視圖C-C’。
插塞形成步驟包括在例如第8圖的氧化物去除步驟所形成之擴展的孔中設置例如摻雜的多晶矽層902和904等的導體。摻雜的多晶矽層902和904代表如第2圖所示之三維及閘快閃記憶體的第一導電柱210和第二導電柱212。如俯視圖B-B’和俯視圖C-C’所示，摻雜的多晶矽層902和904位於橢圓形的通道層710內。此外，摻雜的多晶矽層902和904係藉由氧化物和SiN而彼此分離(絕緣)。於此處，摻雜的多晶矽層902係將被稱為第一導電柱，摻雜的多晶矽層904係將被稱為第二導電柱。
SiN堆疊去除步驟包括從堆疊中去除犧牲層以形成開口906、908、910和912。俯視圖B-B’和俯視圖C-C’係繪示橫截面之差異，此些橫截面包括氧化矽(參見俯視圖B-B’)和包括開口910和912 (參見俯視圖C-C’)。
鐵電和氮化鈦層之形成包括在開口906、908、910和912內添加鐵電層914，隨後再開口906、908、910和912內添加氮化鈦層916。鐵電層914可包括鐵電HfO2 材料或本領域普通技術人員已知的任何其他鐵電類型材料，氮化鈦層916可包括其他金屬氮化物材料或其他阻擋材料，例如TaN。俯視圖B-B’係繪示鐵電層914和氮化鈦層916不存在於氧化矽層的橫截面，俯視圖C-C’ 係繪示鐵電層914和氮化鈦層916存在於開口910和912所形成的橫截面。如俯視圖C-C’所示，鐵電層914之一者係為橢圓形並與通道層接觸，氮化鈦層916之一者係為橢圓形並與鐵電層914接觸。
第10圖係繪示根據第一製程以製造三維及閘快閃記憶體的閘極堆疊結構之一步驟。
具體而言，第10圖係繪示製程流程1000，製程流程100係接續第9圖中所示和上文討論之製程。第10圖的製程流程1000包括一個步驟，此步驟包括(12)閘極形成。
閘極形成步驟包括在開口906、908、910和912的剩餘空間中添加閘極層1002。如圖所示，鐵電層914係覆蓋每個閘極之上表面和下表面。閘極層1002可包括例如多晶矽、非晶矽、鎢(W)、鈷(Co)、鋁(Al)、矽化鎢(WSix)或矽化鈷(CoSix)。在其他實施例中，阻擋層可在形成閘極層1002之前依次地形成於開口906、908、910和912中。阻擋層可由例如鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或其組合所組成。
俯視圖B-B’和俯視圖C-C’繪示圍繞從氧化矽層之橫截面和閘極層1002之橫截面的通道層710之不同的層。
第11圖係繪示根據第二製程以製造三維及閘快閃記憶體的閘極堆疊結構之各個步驟。
相較於藉由第一製程形成的結構所產生之鐵電層形成，由第二製程所產生的結構具有不同的鐵電層形成。
第11圖的製程流程1100包括四個步驟，包括(1)堆疊形成、(2)垂直通道孔形成、(3)鐵電層形成和(4)通道沉積，每個步驟包括截面圖A-A’、從一位置的俯視圖B-B’及從另一位置的俯視圖C-C’。
堆疊形成步驟包括形成一堆疊，此堆疊包括具有兩個包埋導體1104和1106之介電層(基底)1102。介電層(基底)1102係例如為形成在矽基板上之氧化矽層。包埋導體1104可為水平地設置於堆疊下方之源極導體，並且最終電性連接至源極柱(例如，參見第2圖的第一導電柱210)。包埋導體1106可為水平地設置於堆疊下方之汲極導體，並且最終電性連接至汲極柱(例如，參見第2圖的第一導電柱210)。包埋導體1104係連接至第一導電柱210。包埋導體1106係連接至第二導電柱212。包埋導體1104和1106包括多晶矽、其他導電材料的金屬所組成。
在堆疊形成步驟中所形成之堆疊結構還包括(i)絕緣層(例如，氧化矽)和(ii)犧牲層(例如，氮化矽(SiN))之交替層。在第11圖中，堆疊結構具有三個絕緣層和兩個犧牲層，但本揭露的技術不限於此。舉例而言，可根據實際需要形成更多的絕緣層和更多的犧牲層。 此外，如堆疊形成步驟中所繪示，俯視圖B-B’提供絕緣層之俯視圖，俯視圖C-C’提供犧牲層之俯視圖。
垂直通道孔形成步驟包括在交替層中形成一橢圓形通道孔1108，俯視圖B-B’和俯視圖C-C’係繪示橢圓形通道孔1108之橢圓形橫截面。
鐵電層形成步驟包括沿著五個交替層的垂直壁並於最上面的絕緣層的頂部上施加一鐵電層1110。具體而言，鐵電層1110係可藉由在最上面的絕緣層之頂面與橢圓形通道孔1108之內表面和底部上形成鐵電材料層來施加。鐵電層1110可為例如鐵電HfO2 材料或本領域技術人員已知的任何其他鐵電類型材料。俯視圖B-B’和俯視圖C-C’係繪示鐵電層1110與橢圓形通道孔1108之橢圓形橫截面。
通道沉積步驟包括沿著鐵電層1110施加一通道層1112。具體而言，通道層1112係可藉由在鐵電層1110上形成通道材料來施加，以使其位於最上面的絕緣層之頂面與橢圓形通道孔1108之內表面和底部上。通道層1112可為例如未摻雜的多晶矽層，或可為摻雜的(例如，輕摻雜)以作為一通道之目的。俯視圖B-B’和俯視圖C-C’係繪示鐵電層1110、通道層1112與橢圓形通道孔1108之橢圓形橫截面。如圖所示，鐵電層1110係覆蓋/圍繞於通道層1112之外表面。
第12圖係繪示根據第二製程以製造三維及閘快閃記憶體的閘極堆疊結構之各個步驟。
具體而言，第12圖係繪示製程流程1200，製程流程1200係接續第12圖中所示和上文討論之製程。第12圖的製程流程1200包括四個步驟，包括(5)間隔物形成、(6)絕緣體填充和中心空間形成、(7)氮化矽(SiN)填充和(8)孔蝕刻。每個步驟包括截面圖A-A’、從一位置的俯視圖B-B’和從另一位置的俯視圖C-C’。
通道間隔物步驟包括去除在最上面的絕緣層的頂部上之鐵電層1110和通道層1112的一部分，以及去除在絕緣層的底部上之鐵電層1110和通道層1112的一部分。此係可藉由例如執行各向異性蝕刻製程以從最上面的絕緣層的頂部與橢圓形通道的底部上去除鐵電層1110和通道層1112來完成。俯視圖B-B’和俯視圖C-C’係繪示已經從橢圓形通道孔1108的底部去除鐵電層1110和通道層1112之事實。如圖所示，鐵電層 1110係覆蓋於通道層1112之外表面(例如，第2圖的橢圓形圓柱形通道柱206)。
絕緣體填充和中心空間形成步驟包括在橢圓形通道孔1108中沉積絕緣體(例如氧化物等)，同時還在橢圓形通道孔1108中留下中心空間1202。中心空間1202可為例如環形孔，其係具有隨著中心空間1202靠近介電層(基底)1102而減小之直徑。俯視圖B-B’和俯視圖C-C’係繪示在橢圓形通道孔1108內之氧化物的橢圓形橫截面形狀，並繪示中心空間1202的圓形或環形橫截面形狀。
在此步驟中的氮化矽(SiN)填充步驟包括使用例如氮化矽(SiN)的絕緣體來填充中心空間1202，俯視圖B-B’和俯視圖C-C’係繪示填充到中心空間1202中的氮化矽(SiN)之截面圖。
孔蝕刻步驟包括蝕刻一穿過氧化物層的孔1204和蝕刻一穿過氧化物層的孔1206。俯視圖B-B’和俯視圖C-C’係繪示了孔1204、孔1206和相對於另一者的SiN之定向。
第13圖係繪示根據第二製程以製造三維及閘快閃記憶體的閘極堆疊結構之各個步驟。
具體而言，第13圖係繪示製程流程1300，製程流程1300係接續第12圖中所示和上文討論之製程。第13圖的製程流程1300包括三個步驟，包括(9)氧化物去除、(10)插塞形成、以及(11)去除氮化矽(SiN)堆疊。每個步驟包括截面圖A-A’、從一位置的俯視圖B-B’和從另一位置的俯視圖C-C’。
氧化物去除步驟包括進一步去除部分的氧化物。俯視圖B-B’和俯視圖C-C’係繪示在此步驟中所去除之氧化物的其他部分。此步驟係實質上擴大孔1204和 1206以形成擴展的孔1302和1304，以使擴展的孔到達通道層1112。
插塞形成步驟包括在例如氧化物去除步驟所形成之擴展的孔1302和1304中設置例如摻雜的多晶矽層1306和1308等的導體。摻雜的多晶矽層1306和1308代表如第2圖所示之三維及閘快閃記憶體的第一導電柱210和第二導電柱212。如俯視圖B-B’和俯視圖C-C’所示，摻雜的多晶矽層1306和1308位於橢圓形的通道層1112內。此外，摻雜的多晶矽層1306和1308係藉由氧化物和氮化矽(SiN)而彼此分離(絕緣)。於此處，摻雜的多晶矽層1306係將被稱為第一導電柱，摻雜的多晶矽層1308係將被稱為第二導電柱。
SiN堆疊去除步驟包括從堆疊中去除犧牲層以形成開口1310、1312、1314和1316。俯視圖B-B’和俯視圖C-C’係繪示橫截面之差異，此些橫截面包括氧化矽(參見俯視圖B-B’)和包括開口1314和1316 (參見俯視圖C-C’)。
第14圖係繪示根據第二製程以製造三維及閘快閃記憶體的閘極堆疊結構之一步驟。
具體而言，第14圖係繪示製程流程1400，製程流程1400係接續第13圖中所示和上文討論之製程。第14圖的製程流程1400包括一個步驟，此步驟包括(12)氮化鈦(TiN)和閘極形成。
形成的氮化鈦層包括在開口1310、1312、1314和1316的內部添加氮化鈦層1402。氮化鈦層1402可包括其他金屬氮化物材料或其他阻擋材料，例如氮化鉭(TaN)。俯視圖B-B’係繪示鐵電層110、通道層1112存在於氧化矽層的橫截面，俯視圖C-C’ 係繪示鐵電層1110、通道層1112和氮化鈦層1402存在於開口1314和1316所形成的橫截面。如俯視圖C-C’所示，鐵電層1110之一者係為橢圓形並與通道層1112接觸，氮化鈦層1402之一者係為橢圓形並與鐵電層1110接觸。
閘極形成步驟包括在開口1310、1312、1314和1316的剩餘空間中添加閘極層1404。閘極層1404可包括例如多晶矽、非晶矽、鎢(W)、鈷(Co)、鋁(Al)、矽化鎢(WSix)或矽化鈷(CoSix)。此外，在其他實施例中，阻擋層可在形成閘極層1404之前依次地形成於開口1310、1312、1314和1316中。阻擋層可由例如鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)或其組合所組成。
俯視圖B-B’和俯視圖C-C’繪示圍繞從氧化矽層之橫截面和閘極層1404之橫截面。
第15圖係繪示三維及閘快閃記憶體的閘極堆疊結構、主機和配置成在三維及閘快閃記憶體上執行操作的控制器之簡化方塊圖。
第15圖係為記憶體系統1500的簡化圖，記憶體系統1500包括在集成電路上實現的三維及閘快閃記憶體裝置1508和配置用於記憶體操作(包括頁面編程、編程、讀取、擦除或其他操作)的主機1502。在各種實施例中，記憶體裝置1508可具有單層胞元(single-level cells，SLC)或每個胞元儲存超過一個位元的多層胞元(例如，MLC、TLC或XLC)。記憶體裝置1508可實現在單一個集成電路晶片、一多晶片模組上或配置成適合特定需求的複數個晶片上。
記憶體裝置1508包括記憶體陣列1578，其可為使用三維陣列技術實現的三維及閘快閃記憶體，例如以上參考第1圖至第14圖所述之結構。陣列1578可為密集的三維配置中之垂直AND柱的陣列。在其他實施例中，記憶體陣列1578可包括AND柱的二維陣列。
字元線解碼器1576係藉由字元線驅動器電路1576B耦接至記憶體陣列1578中的複數個字元線1577。頁面緩衝器電路1538係藉由位元線驅動器電路1548耦接至記憶體陣列1578中的位元線1566。在一些實施例中，可包括列解碼器電路(column decoder circuits)以用於從位元線驅動器至選擇的位元線路由(routing)資料。頁面緩衝器電路1538可儲存用於頁面編程操作中定義一資料模式之資料頁面，並且可包括用於讀取和驗證操作之感測電路。
用於記憶體陣列的位元線可包括全域位元線(global bit lines，GBL)和局域位元線(local bit lines)。位元線通常包括較高圖案化層中的導體，此導體橫貫陣列中的記憶體胞元的複數個區塊，且經由區塊選擇電晶體或組選擇電晶體而連接至區塊中的局域位元線。局域位元線係連接到記憶體胞元，以使電流流進和流出位元線，而位元線亦連接至位元線驅動器電路1548和頁面緩衝器電路1538。同樣地，字元線可包括全域字元線和局域字元線，並在字元線驅動器電路1576B中具有對應的支持電路。
在感測操作中，來自頁面緩衝器電路1538的感測資料經由匯流排系統1526中的第二資料線而供應至快取電路(cache circuits)1528，快取電路1528又經由資料路徑線1516耦接至輸入/輸出電路(input/output circuit)1518。而且，在此實施例中，輸入資料在資料路徑線1516上施加至快取電路1528，以及在匯流排系統1526上施加至頁面緩衝器電路1538，以用於支持程式操作。
輸入/輸出電路1518係藉由線1514(包括I/O焊墊)連接，並為資料、位址和命令提供與記憶體裝置1508(在此實施例中包括主機1502)外部的目的地之通信路徑。輸入/輸出電路1518係藉由資料路徑線1516向支持記憶體操作的快取電路1528提供通信路徑。快取電路1528係與頁面緩衝器電路1538一起進行資料流通信(例如使用匯流排系統1526)。
控制電路1534係連接至輸入/輸出電路1518，並且包括命令解碼器邏輯、位址計數器、狀態機，定時電路和控制各種記憶體操作(包括對記憶體陣列1578之編程、讀取和擦除操作)之其他邏輯電路。舉例而言，參考第1圖至第14圖及其敘述，控制電路1534係配置成(i)提供各種電壓至選擇的字元線，其中選擇的字元線係連接至三維快閃記憶體的閘極堆疊結構之選擇的閘極層，(ii)提供各種電壓至選擇的位元線，其中選擇的位元線係連接至三維快閃記憶體的橢圓形圓柱形通道柱中的第二導電柱，(iii)提供各種電壓至選擇的源極線，其中選擇的源極線係連接至三維快閃記憶體的橢圓形圓柱形通道柱中的第一導電柱。
如箭頭1545、1546所示，控制電路信號係根據需要而分佈至記憶體裝置中的電路，以支持電路的操作。控制電路1534可包括位址暫存器(address registers)等，用以根據需要傳遞位址至記憶體裝置1508的組件，於此示例中包括傳送至快取電路1528，以及在線1544上傳送至頁面緩衝器電路1538和字元線解碼器1576A。
在第15圖所示的實施例中，控制電路1534包括控制邏輯電路，控制邏輯電路包括實現一或多個偏置配置狀態機(bias arrangement state machine)之模組，此一或多個偏置配置狀態機係控制經由方塊1564中的電壓供應所產生或提供之本案的偏置電壓(如此處所述之包括預充電電壓、藉由電壓和其他偏置電壓的讀取、擦除、驗證和編程電壓)至字元線驅動器電路1576B和位元線驅動器電路1548，以用於一組可選的編程和讀取操作。如箭頭1565所示，將偏置電壓施加至記憶體裝置1508的組件，以根據需要支持操作。如下文更詳細地敘述，控制電路1534提供適當的信號(例如，電壓)以執行如上文第4圖至第6圖所述之各種讀取、寫入和擦除操作。
如本領域中已知的，控制電路1534可包括使用包括狀態機的專用邏輯電路所實施之模組。在替代實施例中，控制電路1534可包括使用通用處理器所實施之模組，通用處理器係可實施於執行電腦程式以控制記憶體裝置1508的操作之同一集成電路上。在其他電路中，可將專用邏輯電路和通用處理器之組合用於控制電路1534中的模組之實施。
三維及閘快閃記憶體陣列1578可包括儲存每胞元的多位元的漂浮閘極記憶胞(floating gate memory cells)或介電電荷捕捉記憶胞(dielectric charge trapping memory cells)，其係藉由建立對應於所儲存的電荷量之多程式量級(multiple program levels)，進而建立記憶胞閾值電壓Vt。此技術可與每胞元一位元(single-bit-per-cell)快閃記憶體一起使用，並且可與其他每胞元多位元(multiple-bit-per-cell)和每胞元一位元(single-bit-per-cell)記憶體技術一起使用。在其他實施例中，記憶體胞元可包括可編程電阻記憶胞(programmable resistance memory cells)、相變記憶胞(phase change memory cells)以及其他類型的非揮發性和揮發性記憶胞技術。
在所示實施例中，主機1502係耦接至記憶體裝置1508上的線1514以及未係繪示之其他控制終端(例如晶片選擇終端等)，並且可向記憶體裝置1508提供命令或指令。在一些實施例中，主機1502可使用串行匯流排技術(serial bus technology)、使用共享的位址和資料線而耦接至記憶體裝置。主機1502可包括通用處理器、專用處理器、配置為作為記憶體控制器之處理器、或使用記憶體裝置1508之其他處理器。主機1502之全部或一部分可在與記憶體相同的集成電路上實施。
主機1502可包括一或多個文件系統，此一或多個文件系統係基於來自應用程式之請求來儲存、檢索和更新儲存在記憶體中的資料。一般而言，主機1502可包括執行記憶體管理功能和為儲存在記憶體中的資料產生狀態資訊(包括將由於此功能所產生之無效的資訊標記資料)之其他功能之程式。這種功能可包括例如損耗均衡、壞區塊恢復、功率損耗恢復、垃圾回收、誤繕更正等。而且，主機1502可包括應用程式、文件系統、快閃翻譯層程式(flash translation layer programs)以及可為儲存在記憶體中的資料產生狀態資料(包括將由於此功能所產生之無效的資訊標記資料)之其他組件。
在高密度記憶體中，頁面可包括數百個或數千個位元，頁面緩衝器可與對應的數百個或數千個位元線並行連接。舉例而言，在編程操作期間，一組位元線和字元線係選擇以偏置成對由頁面緩衝器電路1538的內容所定義之特定資料模式進行編程，並且另一組位元線係選擇以偏置成禁止根據此特定資料模式進行編程。
本節中所述之方法的其他實施方式可包括非暫時性電腦可讀儲存介質，此非暫時性電腦可讀儲存介質係儲存可藉由處理器執行上述任何方法之指令。此系統包括記憶體和一或多個處理器，所述一或多個處理器可用於執行儲存在記憶體中執行上述任何方法之指令。
根據許多實施例，上文所述或引用的任何資料結構和編碼係儲存於電腦可讀儲存介質上，此電腦可讀儲存介質可為可儲存編碼和/或資料以供電腦系統使用之任何裝置或介質。 此係包括但不限於揮發性記憶體、非揮發性記憶體、專用集成電路(ASIC)、現場可編程閘極陣列(FPGA)、磁性和光學儲存裝置，例如磁盤驅動器、磁帶、CD(光碟)、DVD(數位多功能光碟或數位影像光碟)或能夠儲存現在已知或未來開發的電腦可讀介質之其他介質。
本文係敘述許多由記憶體控制器或記憶體裝置執行之邏輯的流程圖。此邏輯可使用處理器來實施，其中處理器係使用儲存在電腦系統可讀取之記憶體中的電腦程式來編程，此係可藉由處理器、專用邏輯硬體(包括現場可編程集成電路)、或專用邏輯硬體和電腦系統之組合來執行。藉由本文中的所有流程圖，其係可理解，可在不影響所欲達成的功能下組合、並行執行或以不同順序地執行許多步驟。在某些情況下，如讀者所理解的，只有在做出某些其他更改的情況下，對步驟的重新安排也才能獲得相同的結果。在其他情況下，如讀者所理解的，對步驟的重新安排僅當滿足某些條件時，才可獲得相同的結果。應當理解的是，本文的流程圖僅顯示與理解本發明有關的步驟，並且應當理解的是，可在所示的那些步驟之前、之後和之間執行用於完成其他功能之許多附加步驟。
儘管本發明藉由參照以上較佳的實施例和示例揭露，但是應當理解的是，這些實施例僅為示例性的，而不是限制性的。本領域技術人員係可容易達成之修改和組合係落入在本發明的精神和後附申請專利範圍的範圍之內。
100:三維及閘快閃記憶體 102:層 104:記憶材料 106:圓形通道柱 108:絕緣層 110:第一導電柱 112:第二導電柱 114:絕緣體 200:三維及閘快閃記憶體 204:橢圓形記憶材料 206:橢圓形圓柱形通道柱 208:絕緣層 210:第一導電柱 212:第二導電柱 214:絕緣體 300:正交圖 302:閘極堆疊結構 304:閘極層 306:鐵電層 308:橢圓形圓柱形通道柱 310:第一導電柱 312:第二導電柱 350:截面圖 700:製程流程 702:介電層(基底) 704,706:包埋導體 708:橢圓形通道孔 710:通道層 800:製程流程 802:中心空間 804,806:孔 900:製程流程 902,904:摻雜的多晶矽層 906,908,910,912:開口 914:鐵電層 916:氮化鈦層 1000:製程流程 1002:閘極層 1100:製程流程 1102:介電層(基底) 1104,1106:包埋導體 1108:橢圓形通道孔 1110:鐵電層 1112:通道層 1200:製程流程 1202:中心空間 1204,1206:孔 1300:製程流程 1302,1304:孔 1306,1308:摻雜的多晶矽層 1310,1312,1314,1316:開口 1402:氮化鈦層 1404:閘極層 1500:記憶體系統 1502:主機 1508:記憶體裝置 1514:線 1516:資料路徑線 1518:輸入/輸出電路 1526:匯流排系統 1528:快取電路 1534:控制電路 1538:頁面緩衝器電路 1544:線 1545,1546:箭頭 1548:位元線驅動器電路 1564:方塊 1565:箭頭 1566:位元線 1576A:字元線解碼器 1576B:字元線驅動器電路 1577:字元線 1578:記憶體陣列 A-A’:截面圖 B-B’:俯視圖 C-C’:俯視圖 D,D’:直徑 D2:短軸直徑 G:間隙 L,L’:長度 S,S’:間隔 BL1,BL2:位元線 SL1,SL2:源極線 WL1,WL2,WL3,WL4:字元線
第1圖係繪示具有圓柱形通道柱結構的三維及閘快閃記憶體之示意性俯視圖。 第2圖係繪示根據所揭露技術的一方面之具有橢圓形圓柱形通道柱結構的三維及閘快閃記憶體之示意性俯視圖。 第3圖係提供根據所揭露技術的一方面之具有橢圓形通道柱狀結構的三維及閘快閃記憶體的正交圖以及橢圓形通道柱狀體和閘極堆疊結構之對應截面圖。 第4圖係繪示根據所揭露技術的一方面之施加至三維及閘快閃記憶體以執行讀取操作之各種電壓。 第5圖係繪示根據所揭露技術的一方面之施加至三維及閘快閃記憶體上以執行編程操作之各種電壓。 第6圖係繪示根據所揭露技術的一方面之施加至三維及閘快閃記憶體上以執行擦除操作之各種電壓。 第7圖係繪示根據第一製程執行以製造三維及閘快閃記憶體的閘極堆疊結構之各個步驟。 第8圖係繪示根據第一製程執行以製造三維及閘快閃記憶體的閘極堆疊結構之各個步驟。 第9圖係繪示根據第一製程執行以製造三維及閘快閃記憶體的閘極堆疊結構之各個步驟。 第10圖係繪示根據第一製程執行以製造三維及閘快閃記憶體的閘極堆疊結構之一步驟。 第11圖係繪示根據第二製程執行以製造三維及閘快閃記憶體的閘極堆疊結構之各個步驟。 第12圖係繪示根據第二製程執行以製造三維及閘快閃記憶體的閘極堆疊結構之各個步驟。 第13圖係繪示根據第二製程執行以製造三維及閘快閃記憶體的閘極堆疊結構之各個步驟。 第14圖係繪示根據第二製程執行以製造三維及閘快閃記憶體的閘極堆疊結構之一步驟。 第15圖係繪示三維及閘快閃記憶體、主機和控制器的簡化方塊圖，配置成在三維及閘快閃記憶體上執行操作。
300:正交圖
302:閘極堆疊結構
304:閘極層
306:鐵電層
308:橢圓形圓柱形通道柱
310:第一導電柱
312:第二導電柱
350:截面圖

Claims (20)

  1. 一種三維快閃記憶體，包括： 一閘極堆疊結構，包括彼此電性絕緣的複數個閘極層； 一圓柱形通道柱，垂直地延伸穿過該閘極堆疊結構的每個閘極層，該圓柱形通道柱之橫截面係為一圓柱體； 一第一導電柱，垂直地延伸穿過該閘極堆疊結構，該第一導電柱位於該圓柱形通道柱內並電性連接至該圓柱形通道柱； 一第二導電柱，垂直地延伸穿過該閘極堆疊結構，該第二導電柱位於該圓柱形通道柱內並電性連接至該圓柱形通道柱，該第一導電柱和該第二導電柱係彼此分離；以及 一鐵電層，設置於該閘極堆疊結構的該複數個閘極層和該圓柱形通道柱之間。
  2. 如請求項1所述之三維快閃記憶體，其中一絕緣柱係設置於該圓柱形通道柱內並於該第一導電柱和該第二導電柱之間。
  3. 如請求項1所述之三維快閃記憶體， 其中一第一包埋導體係水平地設置於該閘極堆疊結構之下方，並電性連接至該第一導電柱，以及 其中一第二包埋導體係水平地設置於該閘極堆疊結構之下方，並電性連接至該第二導電柱。
  4. 如請求項1所述之三維快閃記憶體， 其中該鐵電層係垂直地延伸穿過該閘極堆疊結構。
  5. 如請求項1所述之三維快閃記憶體，其中該鐵電層位於該複數個閘極層中的一閘極層之一上表面和一下表面。
  6. 如請求項1所述之三維快閃記憶體，其中該鐵電層係圍繞該圓柱形通道柱之一外表面。
  7. 如請求項1所述之三維快閃記憶體，其中該圓柱形通道柱於一垂直方向上係為連續的。
  8. 如請求項1所述之三維快閃記憶體，其中該鐵電層係包括鐵電HfO2 材料。
  9. 如請求項1所述之三維快閃記憶體，還包括： 一絕緣體，設置於該第一導電柱和該第二導電柱之間並沿著該第一導電柱和該第二導電柱之一長度延伸，該絕緣體係將該第一導電柱和該第二導電柱彼此分離。
  10. 如請求項1所述之三維快閃記憶體，還包括： 一第一包埋導體，設置於一介電質基底中並連接至該第一導電柱，該閘極堆疊結構係設置於該介電質基底上； 一第二包埋導體，設置於該介電質基底中並連接至該第二導電柱；以及 一控制電路，配置成藉由以下方式在該三維快閃記憶體上執行一編程操作： 於一選擇的字元線上提供+5V至+8V電壓VPGM ，該選擇的字元線係連接至該複數個閘極層之一選擇的閘極層； 於一選擇的源極線上提供0V之電壓，該選擇的源極線上係連接至該圓柱形通道柱內的該第一包埋導體，該第一包埋導體係連接至該第一導電柱；以及 於一選擇的位元線上提供0V之電壓，該選擇的位元線係連接至該第二包埋導體，該第二包埋導體係連接至該圓柱形通道柱內的該第二導電柱。
  11. 如請求項1所述之三維快閃記憶體，還包括： 一控制電路，配置成藉由以下方式在該三維快閃記憶體上執行一擦除操作： 於一選擇的字元線上提供-5V至-8V之電壓VERS ，該選擇的字元線係連接至該複數個閘極層之一選擇的閘極層； 在一選擇的源極線上提供0V之電壓，該選擇的源極線係連接至該圓柱形通道柱內的該第一導電柱；以及 在一選擇的位元線上提供0V之電壓，該選擇的位元線係連接至該圓柱形通道柱內的該第二導電柱。
  12. 如請求項11所述之三維快閃記憶體，其中該控制電路還配置成藉由以下方式在該三維快閃記憶體上執行該擦除操作： 向複數個未選擇的字元線提供0V之電壓，該複數個未選擇的字元線係連接至除該選擇的閘極層之外的該複數個閘極層； 向一未選擇的源極線提供(0.5) X (VERS )V之電壓，該未選擇的源極線係連接至另一圓柱形通道柱內的另一第一導電柱；以及 向一未選擇的位元線提供(0.5) X (VERS )V之電壓，該未選擇的位元線係連接至該另一圓柱形通道柱內的另一第二導電柱。
  13. 如請求項1所述之三維快閃記憶體，還包括： 一第二圓柱形通道柱，具有與該圓柱形通道柱之相同結構和配置； 一第三導電柱，具有與該第一導電柱之相同結構和配置； 一第四導電柱，具有與該第二導電柱之相同結構和配置； 一控制電路，配置成藉由以下方式在該三維快閃記憶體上執行一讀取操作： 在一選擇的字元線上提供大約+2V至+4V之電壓，該選擇的字元線係連接至該複數個閘極層中之一選擇的閘極層； 在複數個選擇和未選擇的源極線上提供大約0V之電壓，該複數個選擇和未選擇的源極線係連接至該圓柱形通道柱內的該第一導電柱並連接至該第二圓柱形通道柱內的該第三導電柱；以及 在一選擇的位元線上提供大約+0.5V至+1.5V之電壓，該選擇的位元線係連接至該圓柱形通道柱內的該第一導電柱。
  14. 如請求項13所述之三維快閃記憶體，其中該控制電路還配置成藉由以下方式在該三維快閃記憶體上執行該讀取操作： 向複數個未選擇的字元線提供大約0V至-2V之電壓，該複數個未選擇的字元線係連接至除該選擇的閘極層之外的該複數個閘極層；以及 向複數個未選擇的位元線提供大約0V之電壓，該複數個未選擇的位元線係連接至該第二圓柱形通道柱內的該第四導電柱。
  15. 如請求項1所述之三維快閃記憶體，其中該圓柱形通道柱係為橢圓形，具有一橢圓形的圓柱體之橫截面。
  16. 一控制電路，配置成編程、擦除和讀取一三維快閃記憶體， 其中該三維快閃記憶體包括： 一閘極堆疊結構，包括彼此電性絕緣的複數個閘極層； 一圓柱形通道柱，垂直地延伸穿過該閘極堆疊結構的每個閘極層，該圓柱形通道柱之橫截面係為一圓柱體； 一第一導電柱，垂直地延伸穿過該閘極堆疊結構，該第一導電柱位於該圓柱形通道柱內並電性連接至該圓柱形通道柱； 一第二導電柱，垂直地延伸穿過該閘極堆疊結構，該第二導電柱位於該圓柱形通道柱內並電性連接至該圓柱形通道柱，該第一導電柱和該第二導電柱係彼此分離；以及 一鐵電層，設置於該閘極堆疊結構的該複數個閘極層和該圓柱形通道柱之間，以及 其中該控制電路係配置成藉由以下方式執行各種編程、擦除和讀取操作： 向一選擇的字元線提供各種電壓，該選擇的字元線係連接至該三維快閃記憶體的該閘極堆疊結構之一選擇的閘極層； 向一選擇的位元線提供各種電壓，該選擇的位元線係連接至該三維快閃記憶體的該圓柱形通道柱內的該第二導電柱；以及 向一選擇的源極線提供各種電壓，該選擇的源極線係連接至該三維快閃記憶體的該圓柱形通道柱內的該第一導電柱。
  17. 一種形成一閘極堆疊之方法，該閘極堆疊包括一介電層和一鐵電層，該方法包括： 形成一閘極堆疊結構，該閘極堆疊結構包括彼此電性絕緣的複數個閘極層； 形成一圓柱形通道柱，該圓柱形通道柱係垂直地延伸穿過該閘極堆疊結構的每個閘極層，該圓柱形通道柱之橫截面係為一圓柱體； 形成一第一導電柱，該第一導電柱係垂直地延伸穿過該閘極堆疊結構，該第一導電柱位於該圓柱形通道柱內並電性連接至該圓柱形通道柱； 形成一第二導電柱，該第二導電柱係垂直地延伸穿過該閘極堆疊結構，該第二導電柱位於該圓柱形通道柱內並電性連接至該圓柱形通道柱； 形成一絕緣柱，該絕緣柱係設置於該圓柱形通道柱內並於該第一導電柱和該第二導電柱之間；以及 形成一鐵電層，該鐵電層係設置於該閘極堆疊結構的該複數個閘極層和該圓柱形通道柱之間。
  18. 如請求項17所述之方法，其中該鐵電層係垂直地延伸穿過該閘極堆疊結構。
  19. 如請求項17所述之方法， 其中該鐵電層之橫截面係為一橢圓形的圓柱體，以及 其中該鐵電層係圍繞該圓柱形通道柱之一外表面。
  20. 如請求項17所述之方法，還包括： 將一第一包埋導體設置於一介電質基底中，該閘極堆疊結構係設置於該介電質基底上，該第一包埋導體係連接至該第一導電柱；以及 將一第二包埋導體設置於該介電質基底中，該第二包埋導體係連接至該第二導電柱。
TW109129200A 2019-09-09 2020-08-26 三維快閃記憶體、控制電路、形成閘極堆疊之方法 TWI731777B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962897402P 2019-09-09 2019-09-09
US62/897,402 2019-09-09
US16/989,584 US11133329B2 (en) 2019-09-09 2020-08-10 3D and flash memory architecture with FeFET
US16/989,584 2020-08-10

Publications (2)

Publication Number Publication Date
TW202111925A true TW202111925A (zh) 2021-03-16
TWI731777B TWI731777B (zh) 2021-06-21

Family

ID=74851159

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129200A TWI731777B (zh) 2019-09-09 2020-08-26 三維快閃記憶體、控制電路、形成閘極堆疊之方法

Country Status (2)

Country Link
US (1) US11133329B2 (zh)
TW (1) TWI731777B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775534B (zh) * 2021-07-16 2022-08-21 旺宏電子股份有限公司 三維及式快閃記憶體及其形成方法
TWI782575B (zh) * 2021-06-11 2022-11-01 華邦電子股份有限公司 記憶元件及其製造方法
TWI785804B (zh) * 2021-09-16 2022-12-01 旺宏電子股份有限公司 三維and快閃記憶體元件及其製造方法
TWI794974B (zh) * 2021-09-15 2023-03-01 旺宏電子股份有限公司 三維and快閃記憶體元件及其製造方法
TWI795926B (zh) * 2021-09-28 2023-03-11 旺宏電子股份有限公司 3d快閃記憶體及其操作方法
US11765901B2 (en) 2021-09-28 2023-09-19 Macronix International Co., Ltd. 3D flash memory and operation method thereof
TWI817485B (zh) * 2022-05-05 2023-10-01 旺宏電子股份有限公司 半導體元件、記憶體元件及其製造方法
US11785869B2 (en) 2021-06-11 2023-10-10 Winbond Electronics Corp. Memory device and method of manufacturing the same
TWI830427B (zh) * 2022-10-11 2024-01-21 旺宏電子股份有限公司 記憶體元件及其製造方法
TWI830112B (zh) * 2022-01-06 2024-01-21 旺宏電子股份有限公司 三維and快閃記憶體元件

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
TW202030859A (zh) * 2018-10-26 2020-08-16 美商蘭姆研究公司 三端子記憶體元件的自對準垂直集成
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
JP2023526558A (ja) * 2020-05-25 2023-06-21 マイクロン テクノロジー，インク． 改善された垂直３ｄメモリデバイス及びアクセス方法
US11552103B2 (en) 2020-06-26 2023-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional stackable ferroelectric random access memory devices and methods of forming
US11985822B2 (en) * 2020-09-02 2024-05-14 Macronix International Co., Ltd. Memory device
US11417683B2 (en) * 2020-10-22 2022-08-16 Macronix International Co., Ltd. Flash memory and method of fabricating the same
US11476276B2 (en) * 2020-11-24 2022-10-18 Macronix International Co., Ltd. Semiconductor device and method for fabricating the same
TWI761183B (zh) * 2021-04-19 2022-04-11 旺宏電子股份有限公司 對記憶體裝置執行操作之方法
CN113439335A (zh) * 2021-05-18 2021-09-24 长江先进存储产业创新中心有限责任公司 三维相变存储器器件及其形成方法
US20220384470A1 (en) * 2021-05-27 2022-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory device and method for making the same
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
US11710513B2 (en) * 2021-08-04 2023-07-25 Micron Technology, Inc. Integrated assemblies having ferroelectric transistors and methods of forming integrated assemblies
US11915736B2 (en) * 2021-11-04 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory operation bias and power domains

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4745108B2 (ja) * 2006-04-06 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
JP5196500B2 (ja) 2007-05-24 2013-05-15 独立行政法人産業技術総合研究所 記憶素子及びその読み出し方法
US8432719B2 (en) 2011-01-18 2013-04-30 Macronix International Co., Ltd. Three-dimensional stacked and-type flash memory structure and methods of manufacturing and operating the same hydride
US8630114B2 (en) 2011-01-19 2014-01-14 Macronix International Co., Ltd. Memory architecture of 3D NOR array
US8488387B2 (en) 2011-05-02 2013-07-16 Macronix International Co., Ltd. Thermally assisted dielectric charge trapping flash
US8824212B2 (en) 2011-05-02 2014-09-02 Macronix International Co., Ltd. Thermally assisted flash memory with segmented word lines
US9281044B2 (en) 2013-05-17 2016-03-08 Micron Technology, Inc. Apparatuses having a ferroelectric field-effect transistor memory array and related method
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
JP2015056485A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体記憶装置およびその動作方法
JP6096902B2 (ja) 2014-03-17 2017-03-15 株式会社東芝 半導体装置及び半導体装置の製造方法
KR102190350B1 (ko) 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9425324B2 (en) 2014-09-30 2016-08-23 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and channel structure thereof
TWI627747B (zh) 2015-04-27 2018-06-21 美光科技公司 場效電晶體結構及將場效電晶體程式化為至少三種不同程式化狀態之一者的方法
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
TWI605575B (zh) 2017-01-20 2017-11-11 群聯電子股份有限公司 三維非揮發性記憶體結構及其製造方法
KR20180134122A (ko) 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 강유전층을 구비하는 반도체 장치 및 그 제조 방법
KR20190008676A (ko) 2017-07-17 2019-01-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10157671B1 (en) 2017-09-12 2018-12-18 Macronix International Co., Ltd. Fast switching 3D cross-point array
US10403631B1 (en) 2018-08-13 2019-09-03 Wuxi Petabyte Technologies Co., Ltd. Three-dimensional ferroelectric memory devices
CN109712983B (zh) 2018-12-05 2021-02-12 长江存储科技有限责任公司 3d存储器件及其制造方法
US11177284B2 (en) * 2018-12-20 2021-11-16 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
CN110071117B (zh) 2019-04-28 2021-05-11 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
TWI738202B (zh) 2019-06-03 2021-09-01 旺宏電子股份有限公司 三維快閃記憶體及其陣列佈局
US11825653B2 (en) 2019-12-23 2023-11-21 Macronix International Co., Ltd. Semiconductor device and array layout thereof and package structure comprising the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782575B (zh) * 2021-06-11 2022-11-01 華邦電子股份有限公司 記憶元件及其製造方法
US11785869B2 (en) 2021-06-11 2023-10-10 Winbond Electronics Corp. Memory device and method of manufacturing the same
TWI775534B (zh) * 2021-07-16 2022-08-21 旺宏電子股份有限公司 三維及式快閃記憶體及其形成方法
TWI794974B (zh) * 2021-09-15 2023-03-01 旺宏電子股份有限公司 三維and快閃記憶體元件及其製造方法
TWI785804B (zh) * 2021-09-16 2022-12-01 旺宏電子股份有限公司 三維and快閃記憶體元件及其製造方法
TWI795926B (zh) * 2021-09-28 2023-03-11 旺宏電子股份有限公司 3d快閃記憶體及其操作方法
US11765901B2 (en) 2021-09-28 2023-09-19 Macronix International Co., Ltd. 3D flash memory and operation method thereof
TWI830112B (zh) * 2022-01-06 2024-01-21 旺宏電子股份有限公司 三維and快閃記憶體元件
TWI817485B (zh) * 2022-05-05 2023-10-01 旺宏電子股份有限公司 半導體元件、記憶體元件及其製造方法
TWI830427B (zh) * 2022-10-11 2024-01-21 旺宏電子股份有限公司 記憶體元件及其製造方法

Also Published As

Publication number Publication date
US11133329B2 (en) 2021-09-28
TWI731777B (zh) 2021-06-21
US20210074726A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
TWI731777B (zh) 三維快閃記憶體、控制電路、形成閘極堆疊之方法
TWI479611B (zh) 併有具有串選擇閘之記憶體單元串之記憶體裝置，及其形成方法
CN108140415B (zh) 布置在具有垂直控制栅极的堆叠的水平有源带中的多栅极nor闪存薄膜晶体管串
TWI458081B (zh) 併有具有串選擇閘之記憶體單元串之記憶體裝置，及操作及形成其之方法
US9922716B2 (en) Architecture for CMOS under array
JP7089505B2 (ja) ３次元アレイにおける容量結合型不揮発性薄膜トランジスタストリング
JP2019504479A (ja) ３次元垂直ｎｏｒフラッシュ薄膜トランジスタストリング
US9672917B1 (en) Stacked vertical memory array architectures, systems and methods
JP2022521918A (ja) 三次元メモリデバイスの読み出し方法および三次元メモリデバイス
US11081185B2 (en) Non-volatile memory array driven from both sides for performance improvement
KR20210087868A (ko) 3차원 저항성 메모리 장치
US20190034125A1 (en) Methods and apparatus for three-dimensional nonvolatile memory
US20230154542A1 (en) Non-volatile memory device and erase method thereof
TW202324706A (zh) 記憶體裝置及製造記憶體裝置的方法
US20180247976A1 (en) Methods and apparatus for three-dimensional nonvolatile memory
CN112466891A (zh) 三维闪存存储器、控制电路、形成栅极叠层的方法
US20230389316A1 (en) Memory device and manufacturing method of the memory device
US20240049466A1 (en) Memory device and method of manufacturing the same
TWI760122B (zh) 多閘極鐵電記憶體以及記憶體陣列裝置
US20230301078A1 (en) Memory device and manufacturing method of the memory device
US20230290729A1 (en) Memory device and method of manufacturing the same
US20240081059A1 (en) Memory device and manufacturing method of the memory device
US20240170400A1 (en) Memory device and manufacturing method of the memory device
US20230035588A1 (en) Memory device and method of manufacturing the same
CN117641931A (zh) 存储器装置及其制造方法