TW202034404A - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TW202034404A
TW202034404A TW108108136A TW108108136A TW202034404A TW 202034404 A TW202034404 A TW 202034404A TW 108108136 A TW108108136 A TW 108108136A TW 108108136 A TW108108136 A TW 108108136A TW 202034404 A TW202034404 A TW 202034404A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
semiconductor
recess
semiconductor layer
Prior art date
Application number
TW108108136A
Other languages
English (en)
Other versions
TWI683370B (zh
Inventor
邱顯欽
施英汝
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW108108136A priority Critical patent/TWI683370B/zh
Priority to CN201911377637.1A priority patent/CN111696934A/zh
Priority to US16/729,504 priority patent/US11211308B2/en
Application granted granted Critical
Publication of TWI683370B publication Critical patent/TWI683370B/zh
Publication of TW202034404A publication Critical patent/TW202034404A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明實施例提供一種半導體元件及其製造方法。半導體元件包括基底、電晶體以及散熱結構。基底包括第一與第二半導體層，且包括設置於第一與第二半導體層之間的絕緣層。基底具有由第一半導體層的表面延伸至絕緣層中的凹陷。電晶體包括異質接面結構、閘極、汲極與源極。異質接面結構設置於第二半導體層上。閘極、汲極與源極設置於異質接面結構上。閘極位於汲極與源極之間，且異質接面結構的位於汲極與源極之間的主動區域交疊於基底的凹陷。散熱結構設置於第一半導體層的表面上，且延伸至凹陷中。

Description

半導體元件及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種具有散熱結構半導體元件及其製造方法。
化合物半導體（例如是III-V族半導體）具有高能隙及高載子遷移率等優點，因此藉由此些化合物半導體所形成的半導體元件適合應用於高頻通訊以及高功率操作的領域中。然而，在高功率以及高頻的操作環境下，通常伴隨產生散熱的問題。因此，如何改善此些半導體元件的散熱效能便成為本領域的重要課題之一。
本發明提供一種半導體元件及其製造方法，可改進半導體元件的散熱效能。
本發明實施例的半導體元件包括基底、電晶體以及散熱結構。基底包括第一半導體層、第二半導體層以及設置於第一半導體層與第二半導體層之間的絕緣層。基底具有凹陷，且凹陷由第一半導體層的表面延伸至絕緣層中。電晶體包括異質接面結構、閘極、汲極與源極。異質接面結構設置於第二半導體層上。閘極、汲極與源極設置於異質接面結構上。閘極位於汲極與源極之間，且異質接面結構的位於汲極與源極之間的主動區域交疊於基底的凹陷。散熱結構設置於第一半導體層的表面上，且延伸至凹陷中。
在一些實施例中，凹陷更交疊於汲極與源極。
在一些實施例中，凹陷於第二半導體層上的正投影面積大於或等於異質接面結構於第二半導體層上的正投影面積。
在一些實施例中，散熱結構包括多個彼此堆疊的多層結構，每一多層結構包括黏著層與導熱層。每一多層結構中的黏著層較導熱層更靠近所述基底。
在一些實施例中，導熱層的厚度對於黏著層的厚度的比值範圍為3:1至 4:1。
在一些實施例中，多層結構的數量範圍為4至6。
在一些實施例中，異質接面結構包括通道層、間隙層以及阻障層。通道層設置於基底的第二半導體層與阻障層之間。間隙層位於通道層與阻障層之間。
在一些實施例中，絕緣層的交疊於凹陷底面的一部分具有第一厚度，而絕緣層的未交疊於凹陷的其他部分具有第二厚度，且第一厚度對於第二厚度的比值範圍為0.4至0.6。
在一些實施例中，半導體元件更包括緩衝層。緩衝層設置於基底的第二半導體層與電晶體之間。
本發明實施例的半導體元件的製造方法包括：提供基底，其中基底包括第一半導體層、第二半導體層以及設置於第一半導體層與第二半導體層之間的絕緣層；在基底的第二半導體層上形成電晶體，其中電晶體包括異質接面結構以及設置於異質接面結構上的閘極、汲極與源極，且閘極位於汲極與源極之間；在基底的表面形成凹陷，其中凹陷由第一半導體層的底面延伸至絕緣層中；以及在基底的表面上形成散熱結構，其中散熱結構延伸至凹陷中。
在一些實施例中，在形成凹陷之前，半導體元件的製造方法更包括：薄化第一半導體層。
基於上述，本發明實施例的半導體元件包括設置於基底前側的電晶體，且更包括設置於基底背側的散熱結構。藉由設置散熱結構，電晶體所產生的熱能可經由基底與散熱結構而被排出。基底可為半導體上覆絕緣體（semiconductor-on-insulator，SOI）基底，且基底的背側具有凹陷。基底的凹陷交疊於電晶體的主動區域，且由基底的背側延伸至基底的絕緣層中。如此一來，散熱結構可延伸至凹陷中，而接觸於絕緣層。因此，累積於散熱性較差的絕緣層的熱能可有效地經由散熱結構而被排出。基於散熱效果的提升，可改善半導體元件的可靠度（reliability）。另一方面，基底的凹陷以外的部分仍可保留較大的厚度，故可提供半導體元件足夠的機械強度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明一些實施例的半導體元件10的製造方法的流程圖。圖2A至圖2G是圖1所示的半導體元件10的製造方法的各階段的結構的剖視示意圖。
請參照圖1與圖2A，進行步驟S100，以提供基底100。在一些實施例中，基底100可為半導體上覆絕緣體（semiconductor-on-insulator，SOI）晶圓。在此些實施例中，基底100可包括第一半導體層102、第二半導體層104以及設置於第一半導體層102與第二半導體層104之間的絕緣層106。第一半導體層102與第二半導體層104的材料為半導體材料，而絕緣層106的材料為絕緣材料。舉例而言，半導體材料可為矽，而絕緣材料可為氧化矽。在一些實施例中，第一半導體層102的厚度可大於第二半導體層104的厚度。在此些實施例中，第一半導體層102的厚度可在600µm至625µm 的範圍中，而第二半導體層104的厚度可在5µm至10µm的範圍中。另一方面，絕緣層106的厚度可在0.5µm至1µm的範圍中。
在一些實施例中，進行步驟S102，以在基底100的第二半導體層104上形成緩衝層108。在一些實施例中，緩衝層108可實質上全面地覆蓋於基底100的第二半導體層104上。在一些實施例中，緩衝層108的材料可包括III族氮化物或III-V族化合物半導體材料。舉例而言，緩衝層108的材料可包括InAlGaN、AlGaN、AlInN、InGaN、AlN、GaN或其組合。緩衝層的形成方法可包括磊晶製程（epitaxial process）。在一些實施例中，緩衝層108的厚度在1.2 µm至2 µm的範圍中。藉由設置緩衝層，可降低由基底100與後續形成膜層（例如是通道層110或間隙層111）之間的晶格常數差異及/或熱膨脹係數差異所造成的應力。
進行步驟S104，以在基底100的第二半導體層104上依序形成通道層110與阻障層112。換言之，通道層110可位於阻障層112與基底100的第二半導體層104之間。在基底100的第二半導體層104上形成有緩衝層108的實施例中，通道層110可位於緩衝層108與阻障層112之間。通道層110的材料與阻障層112的材料可分別包括III族氮化物或III-V族化合物半導體材料，且彼此相異。舉例而言，通道層110的材料可為GaN，而阻障層112的材料可為InAlN、AlGaN、InAlGaN、其類似者或其組合。此外，通道層110的厚度可在200 nm至300 nm的範圍中，而阻障層112的厚度可在15 nm至20 nm的範圍中。在一些實施例中，可藉由磊晶製程形成通道層110與阻障層112。再者，再一些實施例中，可在通道層110與阻障層112之間設置間隙層111。間隙層111的材料可包括AlN。間隙層111的厚度可在0.5 nm至2 nm的範圍中。此外，亦可藉由磊晶製程形成間隙層111。
請參照圖1與圖2B，進行步驟S106，以圖案化通道層110與阻障層112。如此一來，可形成包括經圖案化的通道層110與阻障層112的異質接面結構114。在通道層110與阻障層112之間設置有間隙層111的實施例中，可在步驟S106中一併圖案化間隙層111。在此些實施例中，異質接面結構114更可包括經圖案化的間隙層111。圖案化通道層110、間隙層111與阻障層112的方法可包括微影製程與蝕刻製程。此外，緩衝層108可在蝕刻製程期間作為蝕刻停止層。儘管圖2B僅繪示出單一異質接面結構114，實際上可在基底100上形成多個彼此分離的異質接面結構114。所屬領域中具有通常知識者可依據設計需求調整各異質接面結構114的尺寸以及相鄰異質接面結構114之間的間距，本發明實施例並不以此為限。
請參照圖1與圖2C，接著進行步驟S108，以在異質接面結構114上形成閘極GE、汲極DE與源極SE。在一些實施例中，形成閘極GE、汲極DE與源極SE的方法包括在阻障層112的頂面上形成具有多個開口的絕緣圖案116，接著在此些開口中填入導體材料，而分別形成閘極GE、汲極DE與源極SE。絕緣圖案116由絕緣材料（例如是氧化矽）構成。閘極GE的材料可包括金屬或金屬氮化物（例如Ta、TaN、Ti、TiN、W、Pd、Ni、Au、Al或其組合）、金屬矽化物（例如WSix ）或其他可與阻障層112形成蕭特基接觸（schottky contact）的材料。此外，汲極DE的材料與源極SE的材料可分別包括Ti、Al、Ni、Au或其他可與阻障層112形成歐姆接觸（ohmic contact）的材料。在一些實施例中，閘極GE的厚度在150 nm至200 nm的範圍中，而汲極DE與源極SE的厚度可分別在330 nm至350 nm的範圍中。形成閘極GE、汲極DE與源極SE的方法可包括化學氣相沈積法、物理氣相沈積法（例如是濺鍍等）或其組合。
請參照圖1與圖2C，在一些實施例中，進行步驟S110，以在異質接面結構114上形成保護圖案118、導電接墊120以及導電接墊122。保護圖案118的主體部分地覆蓋閘極GE、汲極DE與源極SE的頂面，且可覆蓋絕緣圖案116的頂面。此外，保護圖案118可具有暴露出汲極DE與源極SE的多個開口。儘管圖2B未繪示，保護圖案118更可具有暴露出閘極GE的開口。在一些實施例中，保護圖案118更延伸至汲極DE/源極SE的側壁以及異質接面結構114的側壁上。在一些實施例中，保護圖案118的材料可包括氧化矽、氮化矽、其他絕緣材料或其組合。另一方面，導電接墊120與導電接墊122部分地覆蓋保護圖案118，且分別延伸至暴露出汲極DE的開口與暴露出源極SE的開口中。導電接墊120與導電接墊122可分別由導電材料構成，而導電材料例如是Ti、Au、其類似者或其組合。如此一來，導電接墊120與導電接墊122可分別電性連接於汲極DE與源極SE。在一些實施例中，導電接墊120與導電接墊122可分別沿著保護圖案118的表面而延伸至異質接面結構114的側壁上，且更可分別延伸至異質接面結構114的相對兩側的基底100上（或緩衝層108上）。
至此，已在基底100上（或緩衝層108上）形成電晶體T。電晶體T可為高電子遷移率電晶體（high electron mobility transistor，HEMT）。電晶體T中的異質接面結構114包括至少兩種不同的化合物半導體，且可藉由自發性極化與壓電極化效應產生二維電子氣或二維電洞氣。此二維電子氣或二維電洞氣可作為電晶體T的導電通道。此外，可藉由電晶體T的閘極GE控制此導電通道的中斷與否。當導電通道在異質接面結構114中連續地延伸時，電流可沿著導電通道流經異質接面結構114的位於汲極DE與源極SE之間的主動區域AA。此時，電晶體T為導通狀態。另一方面，當導電通道中斷時，電晶體T則處於關閉狀態。
在一些實施例中，更可在電晶體T上形成內連線結構（未繪示）。內連線結構可經配置以連接不同的電晶體T。此外，內連線結構也可經配置以將訊號輸入至電晶體T，或將訊號由電晶體T輸出。
請參照圖1與圖2D，在一些實施例中，進行步驟S112，以將基底100倒置並將形成於基底100的第二半導體層104上的結構附著於載體CA上。在一些實施例中，可將圖2C所示的結構翻面，且向下附著於載體CA上。此時，基底100的第一半導體層102可面向上方，而電晶體T與內連線結構（未繪示）則面向載體CA。此外，在一些實施例中，載體CA的表面可預先形成有黏著層（未繪示）。如此一來，形成於基底100的第二半導體層104上的結構可經由黏著層而附著於載體CA上。舉例而言，此黏著層可為光熱轉換（light to heat conversion，LTHC）層。
請參照圖1與圖2E，進行步驟S114，以薄化基底100的第一半導體層102。舉例而言，可藉由機械研磨的方法從第一半導體層102的相對於第二半導體層104的表面移除第一半導體層102的一部分102a，以對第一半導體層102進行薄化。在一些實施例中，殘留的第一半導體層102的厚度對於未經薄化的第一半導體層102的厚度的比例在1:5至1:6的範圍中。
請參照圖1與圖2F，進行步驟S116，以在基底100的相對於電晶體T的表面形成凹陷RS。凹陷RS由第一半導體層102的表面往內延伸。此外，凹陷RS交疊於異質接面結構114的位於汲極DE與源極SE之間的主動區域AA。如此一來，電晶體T所產生的熱能可經由基底100與後續形成於基底100的凹陷RS中的散熱結構124而被排出。特別來說，可更有效地排出電晶體T的主動區域AA所產生的熱能。另一方面，基底100的凹陷RS以外的部分仍可保留較大的厚度，以提供足夠的機械強度。在一些實施例中，凹陷RS更交疊於汲極DE與源極SE。在此些實施例中，凹陷RS於第二半導體層104的正投影面積可大於或等於異質接面結構114在第二半導體層104於第二半導體層104的正投影面積。在一些實施例中，凹陷RS的面積可在104 μm2 至2.25 × 104 μm2 的範圍中。此外，凹陷RS的深度對於經薄化的基底100的厚度的比例可在1:1至1.5:1的範圍中。形成凹陷RS的方法包括微影與蝕刻製程。在一些實施例中，可在第一半導體層102的表面上形成光阻圖案（未繪示）。光阻圖案具有定義出凹陷RS的位置的開口。接著，以此光阻圖案作為遮罩對第一半導體層102進行蝕刻，以形成凹陷RS。最後，可移除光阻圖案。
在一些實施例中，凹陷RS由第一半導體層102的表面延伸至基底100的導熱係數較低的絕緣層106中。如此一來，基底100所累積的熱能可更有效地經由後續形成於凹陷RS中的散熱結構124而排出。在此些實施例中，形成凹陷RS的方法除了包括移除第一半導體層102的一部分之外，更包括移除相鄰的絕緣層106的一部分。如此一來，絕緣層106的暴露出來的頂面可定義出凹陷RS的底面，且絕緣層106與第一半導體層102的暴露出來的側壁可共同地定義出凹陷RS的側壁。絕緣層106的交疊於凹陷RS底面的部分具有厚度T1，而絕緣層106的未交疊於凹陷RS的部分具有厚度T2。在一些實施例中，厚度T1對於厚度T2的比值範圍為0.4至0.6。
請參照圖1與圖2G，進行步驟S118，以在基底100的相對於電晶體T的表面上形成散熱結構124。接著，可移除載體CA，並將目前的結構倒置，以形成圖2G所示的結構。散熱結構124由第一半導體層102的表面延伸至凹陷RS中。在凹陷RS延伸至絕緣層106中的實施例中，散熱結構124可接觸於絕緣層106。在一些實施例中，散熱結構124包括多個彼此堆疊的多層結構126。每一多層結構126可包括黏著層128與導熱層130。在每一多層結構126中，黏著層128較導熱層130更靠近基底100。換言之，黏著層128與導熱層130可朝向遠離基底100的方向交替排列。藉由設置黏著層128，可提高導熱層130與基底100之間的附著力以及導熱層130與導熱層130之間的附著力。在一些實施例中，黏著層128由金屬材料構成。在此些實施例中，黏著層128不但具有提高附著力的效果，還可具有散熱的效果。舉例而言，黏著層128的材料可包括Ti。此外，導熱層130的材料可為具有高導熱係數（例如是大於600 W/mK）的材料。舉例而言，導熱層130的材料可包括類鑽石碳（diamond-like carbon，DLC）膜。在一些實施例中，散熱結構124包括4至6個多層結構126。在每一多層結構126中，導熱層130的厚度對於黏著層128的厚度的比例可在3:1至4:1的範圍中。舉例而言，導熱層130的厚度可在1500 nm至2000 nm的範圍中，而黏著層128的厚度可在500 nm至600 nm的範圍中。
在一些實施例中，散熱結構124是共形地形成於基底100的表面上。如此一來，散熱結構124的表面可能具有對應於基底100的凹陷RS的另一凹陷RS1。凹陷RS1的深度可小於凹陷RS的深度。此外，隨著多層結構126的數量的增加，凹陷RS1的深度可逐漸降地。在其他實施例中，散熱結構124也可具有實質上平整的表面，亦即不具有凹陷RS1。在此些實施例中，散熱結構124中多層結構的數量可大於5層。
至此，已完成半導體元件10的製作。半導體元件10包括設置於基底100前側的電晶體T，且更包括設置於基底100背側的散熱結構124。藉由設置散熱結構124，電晶體T所產生的熱能可經由基底100與散熱結構124而被排出。基底100可為SOI基底，且基底100的背側具有凹陷RS。凹陷RS交疊於電晶體T的主動區域AA，且由基底100的背側延伸至基底100的絕緣層106中。如此一來，散熱結構124可延伸至凹陷RS中，而接觸於絕緣層106。因此，累積於散熱性較差的絕緣層106的熱能可有效地經由散熱結構124而被排出。基於散熱效果的提升，可改善半導體元件10的可靠度（reliability）。另一方面，基底100的凹陷RS以外的部分仍可保留較大的厚度，故可提供半導體元件10足夠的機械強度。
圖3是依照本發明另一些實施例的半導體元件10a的剖視示意圖。
請參照圖2G與圖3，圖3所示的半導體元件10a相似於圖2G所示的半導體元件10，以下僅描述兩者之間的差異，相同或相似處則不再贅述。此外，相同或相似的元件符號代表相同或相似的構件（例如是圖3所示的凹陷RS’與圖2G所示的凹陷RS）。請參照圖3，基底100的凹陷RS’於第二半導體層104上的正投影面積小於異質接面結構114於第二半導體層104上的正投影面積。由此可知，異質接面結構114並未完全地交疊於凹陷RS’。在一些實施例中，異質接面結構114的主動區域AA實質上完全地交疊於凹陷RS’，而異質接面結構114的其他區域並未完全地交疊於凹陷RS’。在此些實施例中，電晶體T的汲極DE與源極SE僅部分地交疊於凹陷RS’，而並非完全地交疊於凹陷RS’。
由於基底100背側的凹陷RS’仍交疊於電晶體T的主動區域AA且亦延伸至絕緣層106中，故電晶體T所產生的熱仍可有效地經由基底100以及形成於基底100背側的散熱結構124而被排出。除此之外，由於基底100的凹陷RS’具有較小的面積，故基底100可具有較高的機械強度。再者，對應於凹陷RS’的凹陷RS1’也可具有較小的面積。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、10a:半導體元件 100:基底 102:第一半導體層 102a:部分 104:第二半導體層 106:絕緣層 108:緩衝層 110:通道層 111:間隙層 112:阻障層 114:異質接面結構 116:絕緣圖案 118:保護層 120、122:導電接墊 124:散熱結構 126:多層結構 128:黏著層 130:導熱層 AA:主動區域 CA:載體 DE:汲極 GE:閘極 RS、RS’、RS1、RS1’:凹陷 S100、S102、S104、S106、S108、S110、S112、S114、S116、S118:步驟 SE:源極 T:電晶體 T1、T2:厚度
圖1是依照本發明一些實施例的半導體元件的製造方法的流程圖。 圖2A至圖2G是圖1所示的半導體元件的製造方法的各階段的結構的剖視示意圖。 圖3是依照本發明另一些實施例的半導體元件的剖視示意圖。
10:半導體元件
100:基底
102:第一半導體層
104:第二半導體層
106:絕緣層
108:緩衝層
110:通道層
111:間隙層
112:阻障層
114:異質接面結構
116:絕緣圖案
118:保護層
120、122:導電接墊
124:散熱結構
126:多層結構
128:黏著層
130:導熱層
AA:主動區域
DE:汲極
GE:閘極
RS、RS1:凹陷
SE:源極
T:電晶體

Claims (10)

  1. 一種半導體元件，包括： 基底，包括第一半導體層、第二半導體層以及設置於所述第一半導體層與所述第二半導體層之間的絕緣層，其中所述基底具有凹陷，且所述凹陷由所述第一半導體層的表面延伸至所述絕緣層中； 電晶體，包括： 異質接面結構，設置於所述第二半導體層上；以及 閘極、汲極與源極，設置於所述異質接面結構上，其中所述閘極位於所述汲極與所述源極之間，且所述異質接面結構的位於所述汲極與所述源極之間的主動區域交疊於所述基底的所述凹陷；以及 散熱結構，設置於所述第一半導體層的所述表面上，且延伸至所述凹陷中。
  2. 如申請專利範圍第1項所述的半導體元件，其中所述凹陷更交疊於所述汲極與所述源極。
  3. 如申請專利範圍第2項所述的半導體元件，其中所述凹陷於所述第二半導體層的正投影面積大於或等於所述異質接面結構於所述第二半導體層上的正投影面積。
  4. 如申請專利範圍第1項所述的半導體元件，其中所述散熱結構包括多個彼此堆疊的多層結構，每一多層結構包括黏著層與導熱層，且每一多層結構中的所述黏著層較所述導熱層更靠近所述基底。
  5. 如申請專利範圍第4項所述的半導體元件，其中所述導熱層的厚度對於所述黏著層的厚度的比例範圍為3:1至4:1。
  6. 如申請專利範圍第4項所述的半導體元件，其中所述多層結構的數量範圍為4至6。
  7. 如申請專利範圍第1項所述的半導體元件，其中所述異質接面結構包括通道層、間隙層以及阻障層，其中所述通道層設置於所述基底的所述第二半導體層與所述阻障層之間，且其中所述間隙層位於所述通道層與所述阻障層之間。
  8. 如申請專利範圍第1項所述的半導體元件，其中所述絕緣層的交疊於所述凹陷底面的一部分具有第一厚度，而所述絕緣層的未交疊於所述凹陷的其他部分具有第二厚度，且所述第一厚度對於所述第二厚度的比值範圍為0.4至0.6。
  9. 一種半導體元件的製造方法，包括： 提供基底，其中所述基底包括第一半導體層、第二半導體層以及設置於所述第一半導體層與所述第二半導體層之間的絕緣層； 在所述基底的所述第二半導體層上形成電晶體，其中所述電晶體包括異質接面結構以及設置於所述異質接面結構上的閘極、汲極與源極，且所述閘極位於所述汲極與所述源極之間； 在所述基底的表面形成凹陷，其中所述凹陷由所述第一半導體層的底面延伸至所述絕緣層中；以及 在所述基底的所述表面上形成散熱結構，其中所述散熱結構延伸至所述凹陷中。
  10. 如申請專利範圍第9項所述的半導體元件的製造方法，其中在形成所述凹陷之前，更包括：薄化所述第一半導體層。
TW108108136A 2019-03-12 2019-03-12 半導體元件及其製造方法 TWI683370B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108108136A TWI683370B (zh) 2019-03-12 2019-03-12 半導體元件及其製造方法
CN201911377637.1A CN111696934A (zh) 2019-03-12 2019-12-27 半导体元件及其制造方法
US16/729,504 US11211308B2 (en) 2019-03-12 2019-12-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108108136A TWI683370B (zh) 2019-03-12 2019-03-12 半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI683370B TWI683370B (zh) 2020-01-21
TW202034404A true TW202034404A (zh) 2020-09-16

Family

ID=69942393

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108108136A TWI683370B (zh) 2019-03-12 2019-03-12 半導體元件及其製造方法

Country Status (3)

Country Link
US (1) US11211308B2 (zh)
CN (1) CN111696934A (zh)
TW (1) TWI683370B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825498B (zh) * 2021-10-21 2023-12-11 國立陽明交通大學 具有散熱性的功率電晶體

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
US11862718B2 (en) * 2020-10-12 2024-01-02 Bae Systems Information And Electronic Systems Integration Inc. III-nitride thermal management based on aluminum nitride substrates
TWI813237B (zh) * 2022-03-31 2023-08-21 世界先進積體電路股份有限公司 半導體元件及其形成方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555946B1 (en) * 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
GB2371922B (en) * 2000-09-21 2004-12-15 Cambridge Semiconductor Ltd Semiconductor device and method of forming a semiconductor device
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US20080061309A1 (en) * 2006-07-21 2008-03-13 Young Sir Chung Semiconductor device with under-filled heat extractor
US7656010B2 (en) * 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
JP4996938B2 (ja) * 2007-02-16 2012-08-08 株式会社日立製作所 半導体発光素子
US7666723B2 (en) * 2007-02-22 2010-02-23 International Business Machines Corporation Methods of forming wiring to transistor and related transistor
US7713802B2 (en) * 2007-03-12 2010-05-11 Chang Gung University Method of sulfuration treatment for a strained InAlAs/InGaAs metamorphic high electron mobility transistor
US7745848B1 (en) * 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
JP5396784B2 (ja) * 2008-09-09 2014-01-22 日本電気株式会社 半導体装置及びその製造方法
DE112010001560B4 (de) * 2009-04-08 2020-08-13 Efficient Power Conversion Corporation GaN-FLIP-CHIP-Leistungstransistor mit elektrisch isolierter Rückseite
JP2011060912A (ja) * 2009-09-08 2011-03-24 Toshiba Corp 半導体装置
KR20120027987A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
US8415805B2 (en) * 2010-12-17 2013-04-09 Skyworks Solutions, Inc. Etched wafers and methods of forming the same
US8410580B2 (en) * 2011-01-12 2013-04-02 Freescale Semiconductor Inc. Device having conductive substrate via with catch-pad etch-stop
TWI443871B (zh) * 2011-06-21 2014-07-01 Univ Chang Gung Fabrication method of gallium nitride light emitting diode with back reflector and heat dissipation layer
US8575657B2 (en) * 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices
TW201344869A (zh) * 2012-04-18 2013-11-01 Win Semiconductors Corp 半導體元件背面銅金屬之改良結構及其製程方法
US9685513B2 (en) * 2012-10-24 2017-06-20 The United States Of America, As Represented By The Secretary Of The Navy Semiconductor structure or device integrated with diamond
KR101988893B1 (ko) * 2012-12-12 2019-09-30 한국전자통신연구원 반도체 소자 및 이를 제조하는 방법
US10840239B2 (en) * 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US20140264449A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming hemt semiconductor devices and structure therefor
US8970010B2 (en) * 2013-03-15 2015-03-03 Cree, Inc. Wafer-level die attach metallization
WO2014152598A1 (en) * 2013-03-15 2014-09-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Nanocrystalline diamond three-dimensional films in patterned semiconductor substrates
US9196703B2 (en) * 2013-08-22 2015-11-24 Northrop Grumman Systems Corporation Selective deposition of diamond in thermal vias
CN104599957B (zh) * 2013-11-01 2017-12-05 中航（重庆）微电子有限公司 半导体器件及其制作方法
US10950599B1 (en) * 2014-01-28 2021-03-16 Monolithic 3D Inc. 3D semiconductor device and structure
US9246305B1 (en) * 2014-03-20 2016-01-26 The United States Of America, As Represented By The Secretary Of The Navy Light-emitting devices with integrated diamond
US20150270356A1 (en) * 2014-03-20 2015-09-24 Massachusetts Institute Of Technology Vertical nitride semiconductor device
US9362198B2 (en) * 2014-04-10 2016-06-07 Freescale Semiconductor, Inc. Semiconductor devices with a thermally conductive layer and methods of their fabrication
CN104134689B (zh) * 2014-06-11 2018-02-09 华为技术有限公司 一种hemt器件及制备方法
WO2016054545A1 (en) * 2014-10-02 2016-04-07 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
US20160380045A1 (en) * 2015-06-25 2016-12-29 Tivra Corporation Crystalline semiconductor growth on amorphous and poly-crystalline substrates
US10037899B2 (en) * 2015-11-11 2018-07-31 Qorvo Us, Inc. Semiconductor device with high thermal conductivity substrate and process for making the same
CN105514065B (zh) * 2015-12-29 2017-12-15 东莞市莞信企业管理咨询有限公司 一种导热胶/石墨烯复合多层散热膜的制备方法
GB2561730B (en) * 2016-02-04 2020-11-04 Mitsubishi Electric Corp Semiconductor substrate
CN107204383B (zh) * 2016-03-17 2020-02-21 联华电子股份有限公司 累崩型光检测器元件及其制作方法
CN108713253A (zh) * 2016-04-01 2018-10-26 英特尔公司 用于改善的热和rf性能的具有底部填充氮化铝的氮化镓晶体管
US9966301B2 (en) * 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
JP6759885B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体装置及び半導体装置の製造方法
CN107316852B (zh) * 2017-08-08 2019-09-27 苏州能讯高能半导体有限公司 一种半导体器件的散热结构及半导体器件
US10128107B1 (en) * 2017-08-31 2018-11-13 Rfhic Corporation Wafers having III-Nitride and diamond layers
CN207925478U (zh) * 2018-03-02 2018-09-28 华南理工大学 具有背场板结构的hemt器件
JP7137947B2 (ja) * 2018-03-22 2022-09-15 ローム株式会社 窒化物半導体装置
US10770573B2 (en) * 2018-09-20 2020-09-08 Tower Semiconductor Ltd. Apparatus, system and method of an electrostatically formed nanowire (EFN)
US20200127115A1 (en) * 2018-10-22 2020-04-23 Globalwafers Co., Ltd. Manufacturing method of high electron mobility transistor
JP2020098865A (ja) * 2018-12-18 2020-06-25 株式会社村田製作所 半導体装置
US11289401B2 (en) * 2019-05-15 2022-03-29 Powertech Technology Inc. Semiconductor package
EP3745446A1 (en) * 2019-05-28 2020-12-02 IMEC vzw Growing diamond layers
TWI698914B (zh) * 2019-07-19 2020-07-11 環球晶圓股份有限公司 半導體磊晶結構及其形成方法
TWI701717B (zh) * 2019-08-12 2020-08-11 環球晶圓股份有限公司 磊晶結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825498B (zh) * 2021-10-21 2023-12-11 國立陽明交通大學 具有散熱性的功率電晶體

Also Published As

Publication number Publication date
US11211308B2 (en) 2021-12-28
US20200294881A1 (en) 2020-09-17
TWI683370B (zh) 2020-01-21
CN111696934A (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
TWI683370B (zh) 半導體元件及其製造方法
US8916962B2 (en) III-nitride transistor with source-connected heat spreading plate
JP5383059B2 (ja) 電界効果トランジスタ
TWI735938B (zh) 半導體裝置及其製造方法
US10134854B2 (en) High electron mobility transistor and fabrication method thereof
JPWO2020255259A1 (ja) 半導体装置およびその製造方法
US20190081166A1 (en) Gate-all-around device and method for fabricating the same
JP5280611B2 (ja) 半導体デバイスの製造方法、および得られるデバイス
TW202022951A (zh) 半導體裝置及其製造方法
TWI686873B (zh) 半導體裝置及其製造方法
JP2010245352A (ja) 半導体装置およびその製造方法
TW202125829A (zh) 半導體結構
TW202044356A (zh) 半導體裝置的製作方法
TWI692039B (zh) 半導體裝置的製作方法
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
KR101402147B1 (ko) 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈
US20100117186A1 (en) Semiconductor device and method of producing the same
US20180204904A1 (en) Method of manufacturing semiconductor device
TWI822586B (zh) 高電子遷移率電晶體元件及其製造方法
US20240088231A1 (en) Semiconductor device and method for manufacturing the same
TWI798922B (zh) 半導體結構及其製造方法
KR101392398B1 (ko) 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈
TWI732155B (zh) 半導體裝置及其形成方法
TW202410448A (zh) 半導體裝置以及其製作方法
TWI664727B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees