TW202006952A - 橫向擴散金屬氧化物半導體裝置及其製造方法 - Google Patents

橫向擴散金屬氧化物半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202006952A
TW202006952A TW108106320A TW108106320A TW202006952A TW 202006952 A TW202006952 A TW 202006952A TW 108106320 A TW108106320 A TW 108106320A TW 108106320 A TW108106320 A TW 108106320A TW 202006952 A TW202006952 A TW 202006952A
Authority
TW
Taiwan
Prior art keywords
region
layer
semiconductor device
conductor
field effect
Prior art date
Application number
TW108106320A
Other languages
English (en)
Other versions
TWI722390B (zh
Inventor
步東 游
喻慧
王猛
杜益成
彭川
宋洵奕
Original Assignee
大陸商矽力杰半導體技術（杭州）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商矽力杰半導體技術（杭州）有限公司 filed Critical 大陸商矽力杰半導體技術（杭州）有限公司
Publication of TW202006952A publication Critical patent/TW202006952A/zh
Application granted granted Critical
Publication of TWI722390B publication Critical patent/TWI722390B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明一種橫向擴散金屬氧化物半導體裝置及其製造方法，所述橫向擴散金屬氧化物半導體裝置透過在漂移區下方形成設置與漂移區摻雜類型相反的減小表面場效應層來輔助耗盡漂移區，以提高半導體裝置的耐壓性能，且還使得所述減小表面場效應層與所述漂移區之間的第一間距設置得大於零，從而可以確保所述減小表面場效應層和漂移區之間具有一定的電子流經路徑，以降低半導體裝置的導通電阻。因此，依據本發明提供的橫向擴散金屬氧化物半導體裝置的耐壓性能和導通電阻性能均能得到最優化。

Description

橫向擴散金屬氧化物半導體裝置及其製造方法
本發明關於半導體裝置及其製造方法，更具體地，關於一種橫向擴散金屬氧化物半導體裝置及其製造方法。
在現有的橫向擴散金屬氧化物半導體裝置100如圖1所示，其一般包括P型基板PSUB，位於P型基板PSUB中的高壓N型井區HVNW，P型體區Pbody和N型漂移區N-drift均形成於高壓N型井區HVNW中，源極區N+與汲極區N+分別形成於P型體區Pbody和N型漂移區N-drift中，體接觸區P+也形成於體區Pbody中並與源極區N+相接觸，且在半導體裝置100的表面，還設置有與源極區相鄰的閘介電質層(圖中未標記)以及位於閘介電質層和汲極區之間的厚氧層Oxide，閘極導體poly覆蓋所述閘介電質層並延伸至厚氧層Oxide上。 由上可見，對於半導體裝置100而言，為了提高其耐崩潰電壓Bv，需要減小N型漂移區N-drift的摻雜濃度，而為了降低其導通電阻Rdson，又需要增加N型漂移區N-drift的摻雜濃度，這使得半導體裝置100的耐壓性能和導通電阻性能會彼此被限制。此外，為了提高耐崩潰電壓Bv，而增加的厚氧層Oxide，以及增加P型體區Pbody與汲極區之間的距離都會引起半導體裝置100的導通電阻Rdson的增加，這不利於提高半導體裝置100的整體性能。
有鑑於此，本發明提供一種橫向擴散金屬氧化物半導體裝置及其製造方法以使得橫向擴散金屬氧化物半導體裝置既具有較高的耐崩潰電壓，又具有較低的導通電阻。 一種橫向擴散金屬氧化物半導體裝置，其中包括： 基層， 位於所述基層中且具有第一摻雜類型的減小表面場效應層， 位於所述基層中且位於所述減小表面場效應層之上的漂移區，所述漂移區為第二摻雜類型， 位於所述漂移區中的汲極區，所述汲極區為第二摻雜類型， 其中，所述減小表面場效應層與所述漂移區之間的第一間距大於零。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括： 位於所述基層中且位於所述減小表面場效應層之上的體區，所述體區為第一摻雜類型， 位於所述體區中的源極區，所述源極區為第二摻雜類型， 所述減小表面場效應層與所述體區之間的第二間距小於或等於所述第一間距。 較佳地，位於所述體區下方的所述減小表面場效應層與所述基層的第一表面之間的第三間距小於位於所述漂移區下方的所述減小表面場效應層與所述基層的第一表面之間的第四間距。 較佳地，所述減小表面場效應層包括埋層在所述基層中且彼此相接觸的第一埋層和第二埋層，所述第一埋層的至少部分位於所述體區下方，所述第二埋層的至少部分位於所述漂移區下方， 所述第一埋層與所述基層的第一表面之間的間距為所述第三間距，所述第二埋層與所述基層的第一表面之間的間距為所述第四間距。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括位於所述基層中，且位於所述減小表面場效層下方的隔離層，所述隔離層將所述減小表面場效應層與所述基層隔離。 較佳地，所述隔離層為第二摻雜類型的第三埋層。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括： 位於所述基層的第一表面且與所述源極區相鄰的第一介電質層， 位於所述第一介電質層上的第一導體。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括位於所述第一介電質層和汲極區之間的耐壓層。 較佳地，所述第一導體位於所述第一介電質層和部分耐壓層上。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括第二導體，所述第二導體的至少部分位於所述耐壓層上，且所述第一導體和第二導體空間隔離。 較佳地，所述第二導體和第一導體中的一個導體層的一部分覆蓋在所述第一介電質層和耐壓層的交界處上方。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括至少一個第三導體，各個所述第三導體均位於所述耐壓層上，且彼此空間隔離，且與所述第二導體相鄰的一個所述第三導體與所述第二導體空間隔離。 較佳地，所述耐壓層為第二介電質層，所述第二介電質層的厚度大於所述第一介電質層的厚度。 較佳地，所述基層包括第一摻雜類型的矽基板和位於所述矽基板中的高壓井區，所述高壓井區為第二摻雜類型， 所述體區和漂移區均位於所述高壓井區中。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括位於體區中且為第一摻雜類型的體接觸區。 較佳地，所述漂移區的摻雜濃度越大，所述第一間距的大小越小。 較佳地，所述的橫向擴散金屬氧化物半導體裝置還包括與所述源極區電連接的源電極， 所述源電極延伸至至少部分所述第二導體的上方。 一種橫向擴散金屬氧化物半導體裝置的製造方法，其中包括： 在基層中形成具有第一摻雜類型的減小表面場效應層， 以及在所述基層中形成具有第二摻雜類型的漂移區，並在所述漂移區中形成第二摻雜類型的汲極區， 所述漂移區位於所述減小表面場效應層的上方，且使得所述漂移區與所述減小表面場效應層之間的第一間距大於零。 較佳地，所述的製造方法還包括： 在所述基層中形成第一摻雜類型的體區，所述體區位於所述減小表面場效應層的上方，並在所述體區中形成具有第二摻雜類型的源極區， 使所述減小表面場效應層與所述體區之間的第二間距小於或等於所述第一間距。 較佳地，使位於所述體區下方的所述減小表面場效應層與所述基層的第一表面之間的第三間距小於位於所述漂移區下方的所述減小表面場效應層與所述基層的第一表面之間的第四間距。 較佳地，所述的製造方法還包括在所述基層中形成隔離層，所述隔離層位於所述減小表面場效應層下方，以將所述減小表面場效應層和所述基層隔離。 較佳地，所述的製造方法還包括，在所述基層的第一表面的閘極區域形成第一介電質層， 在所述第一介電質層上形成第一導體，所述第一介電質層與所述源極區相鄰， 其中，所述體區的至少部分位於所述第一介電質層的第一側，所述漂移區的至少部分位於所述第一介電質層的第二側。 較佳地，所述的製造方法還包括在所述第一介電質層和汲極區之間形成耐壓層。 較佳地，在形成所述第一導體時，形成第二導體，所述第二導體的至少部分位於所述耐壓層上，且所述第一導體和第二導體空間隔離。 較佳地，在形成所述第二導體時，在所述耐壓層上形成至少一個第三導體，各個所述第三導體之間彼此空間隔離。 較佳地，所述的製造方法還包括形成與所述源極區電連接的源電極，且使得所述源電極延伸至至少部分所述第二導體的上方。 較佳地，根據所述漂移區的摻雜濃度來調節所述第一間距的大小，所述漂移區的摻雜濃度越高，所述第一間距的大小越小。 由上可見，依據本發明提供的橫向擴散金屬氧化物半導體裝置及其製造方法中，透過在漂移區下方形成設置與漂移區摻雜類型相反的減小表面場效應層來輔助耗盡漂移區，以提高半導體裝置的耐壓性能，且還使得所述減小表面場效應層與所述漂移區之間的第一間距設置得大於零，從而可以確保所述減小表面場效應層和漂移區之間具有一定的電子流經路徑，以降低半導體器的導通電阻。因此，依據本發明提供的橫向擴散金屬氧化物半導體裝置的耐壓性能和導通電阻性能均能得到最優化。
以下將參照圖式更詳細地描述本發明。在各個圖式中，相同的組成部分採用類似的圖式標記來表示。為了清楚起見，圖式中的各個部分沒有按比例繪製。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經過數個步驟後獲得的結構。在下文中描述了本發明的許多特定的細節，例如每個組成部分的結構、材料、尺寸、處理技術和技術，以便更清楚地理解本發明。但正如所屬技術領域中具有通常知識者能夠理解的那樣，可以不按照這些特定的細節來實現本發明。 圖2為依據本發明實施例一提供的一種橫向擴散金屬氧化物半導體裝置200的結構示意圖。依據本發明實施例一提供的半導體裝置主要包括：基層，位於所述基層中且具有第一摻雜類型的減小表面場效應層，位於所述基層中且位於所述減小表面場效應層之上的漂移區，所述漂移區為第二摻雜類型，位於所述漂移區中的汲極區，所述汲極區為第二摻雜類型，其中，所述減小表面場效應層與所述漂移區之間的第一間距大於零。 在半導體裝置200中，第一摻雜類型為P型，第二摻雜類型為n型，當然在其它類型中，所述第一摻雜類型可以為n型，而第二摻雜類型為p型。所述基層由P型摻雜的基板PSUB和位於P型基板PSUB中的N型高壓井區HVNW構成，在其它實施例中，所述基層也可以僅由半導體基板構成。N型漂移區N-drift位於N型高壓井區HVNW中，透過調節N型漂移區N-drift的摻雜濃度來調節半導體裝置200的崩潰電壓Bv。N+汲極區相對於N型漂移區N-drift重摻雜，其用於與汲電極Drain(圖2中僅用連接端子示意，並未畫出具體的汲電極Drain)電連接。 所述減小表面場效應層用於輔助耗盡所述漂移區，以使得所述漂移區具有較高的摻雜濃度時，仍然能夠被快速耗盡，以減小了半導體裝置200的表面電場，使得半導體裝置200既具有較低的導通電阻Rdson，又具有較高的崩潰電壓Bv。為了更大空間的降低半導體裝置200的導通電阻Rdson，所述減小表面場效應層與所述漂移區之間的第一間距需要確保大於零，即保證所述減小表面場效應層與所述漂移區之間有一定空間以供電子流經。此外，為了更好的調節半導體裝置200的耐壓特性，需要根據所述漂移區的摻雜濃度來調節所述第一間距的大小，其中，所述漂移區的摻雜濃度越大，就更加需要所述減小表面場效應層的輔助耗盡，則所述第一間距越小，反之亦然。在半導體裝置200中，所述減小表面場效應層可以為形成於N型高壓井區HVNW中的P型埋層PBL。 如圖2所示，半導體裝置200還包括第一摻雜類型的體區以及位於所述體區中且具有第二摻雜類型的源極區，所述體區位於所述基層中並位於所述減小表面場效應層之上。為了在更接近半導體裝置200表面的位置提供足夠的第一類型的摻雜劑(與第一摻雜類型對應，如第一摻雜類型為P型，則第一類型的雜質為P型摻雜劑)，以更好的輔助耗盡靠近汲極區域附近的區域，以降低該區域的表面電場，所述減小表面場效應層與所述體區之間的第二間距需要設置得小於或等於所述第一間距，即所述減小表面場效應層更靠近所述體區。在半導體裝置200中，所述體區為P型摻雜的體區Pbody，N+型源極區位於所述體區Pbody中，以用於源電極Source(圖2中僅用連接端子示意，並未畫出具體的源電極Source)電連接。在半導體裝置200中，由於所述減小表面場效應層為一個P型埋層PBL，則為了確保所述第一間距大於或等於所述第二間距，在第一方向上，所述漂移區的厚度小於所述體區的厚度，其中，所述第一方向是指所述減小表面場效應層與所述漂移區的堆疊方向。 繼續參考圖2所示，半導體裝置200還包括位於所述基層的第一表面且與所述源極區相鄰的第一介電質層，以及位於所述第一介電質層上的第一導體，此外還包括位於所述第一介電質層和汲極區之間的耐壓層，且所述第一導體的一部分還位於部分所述耐壓層上。在半導體裝置200中，所述第一介電質層(圖中未標記出來)作為閘極介電質層，所述第一導體為閘極導體，以用於與閘電極Gate(圖2中僅用連接端子示意，並未畫出具體的閘電極Gate)電連接。所述第一介電質層可以為氧化物層，如SiO2層，而所述第一導體可以為多晶矽層Ploy1，其覆蓋在所述第一介電質層上並延伸至部分所述耐壓層上。所述耐壓層可以為第二介電質層，如厚氧層Oxide，厚氧層Oxide可以為鳥嘴型，其中所述第二介電質層的厚度大於所述第一介電質層的厚度。所述第二間距需要設置得小於所述第一間距，就是為了更好的輔助耗盡鳥嘴區域，降低鳥嘴區域的電場，提高裝置的熱載流子特性。 此外，如圖2所示，在所述體區中，還設置有與所述體區摻雜類型相同的體接觸區，如體接觸區P+，該體接觸區與源極區相接觸，並與所述源極區接相同的電位，例如均與源電極Source電連接。 圖3為依據本發明實施例二提供的一種橫向擴散金屬氧化物半導體裝置300的結構示意圖。半導體裝置300與半導體裝置200的不同之處僅在於，在半導體裝置300中，所述減小表面場效應層的第一表面(靠近所述漂移區的一面)與所述基層的第一表面之間的間距並非均是相等的，而是位於所述體區下方的所述減小表面場效應層的第一表面與所述基層的第一表面之間的第三間距小於位於所述漂移區下方的所述減小表面場效應層的第一表面與所述基層的第一表面之間的第四間距，即使得所述體區下方的所述減小表面場效應層儘量靠近體區，以盡可能的降低表面電場，提高半導體裝置300的崩潰電壓，而使靠近所述漂移區下方的減小表面場效應層與漂移區之間留有一定空間，以最大幅度的降低半導體裝置300的導通電阻。 在半導體裝置300中，所述表面場效應層可以由埋層在所述基層中且彼此相接觸的第一埋層和第二埋層構成，所述第一埋層的至少部分位於所述體區下方，所述第二埋層的至少部分位於所述漂移區下方，所述第一埋層與所述基層的第一表面之間的間距為所述第三間距，所述第二埋層與所述基層的第一表面之間的間距為所述第四間距。如所述第一埋層為P型埋層PBL1，所述第二埋層為P型埋層PBL2，其中使得第一埋層PBL1儘量靠近P型體區Pbody，如二者可以直接接觸，那麼施加在Pbody上的源電極電壓(通常為參考零地的電壓)會透過Pbody施加在PBL1上，以避免動態的Rdson發生，而第二埋層PBL與漂移區N-drift不接觸，即所述第一間距大於零，以給電子提供更寬的電流路徑，更大空間的降低半導體裝置300的Rdson。 圖4為依據本發明實施例三提供的一種橫向擴散金屬氧化物半導體裝置400的結構示意圖。半導體裝置400與半導體裝置200的不同之處僅在於，在半導體裝置400還包括位於所述基層中，且位於所述減小表面場效應層下方的隔離層，所述隔離層將所述減小表面場效應層與所述基層隔離，以利於半導體裝置400的高壓應用在本實施例中，所述隔離層可以為n型摻雜的第三埋層NBL，其位於高壓井HVNW中，且位於埋層PBL下方，第三埋層NBL的摻雜濃度相對於高壓井HVNW而言，為重摻雜。同樣，在半導體裝置300中的減小表面場效應層下方也可以設置半導體裝置400中所述的隔離層。 圖5為依據本發明實施例四提供的一種橫向擴散金屬氧化物半導體裝置500的結構示意圖。半導體裝置500與半導體裝置200的不同之處僅在於，還包括第二導體，全部位於所述耐壓層上，而所述第一導體全部位於所述第一介電質層上，且所述第一導體和第二導體空間隔離，所述空間隔離是所述第一導體和第二導體在空間位置上是不接觸的，是相互隔開的。 如圖5所示，所述第一導體同樣可以為多晶矽poly1，而所述第二導體為多晶矽Ploy2。其中，多晶矽Poly1與閘電極Gate(圖5中僅用連接端子示意，並未畫出具體的閘電極Gate)電連接，而多晶矽Poly2與第一場板電極Plate1(圖5中僅用連接端子示意，並未畫出具體的場板電極Plate1)電連接。第一場板電極Plate1可以與源電極Source接相同的電位，即第一場板電極Plate1與源電極Source電連接，第一場板電極Plate1也可以單獨接其它電位，且第一場板電極Plate1與閘電極Gate接不同的電位。由於第一場板電極Plate1與閘電極Gate接不同的電位，在閘電極Gate所接的電位使得半導體裝置500處於關斷狀態時，第一場板電極Plate1透過接收一定的電位，仍然可以輔助耗盡所述漂移區，以保持半導體裝置500處於關斷狀態下時的耐高壓性。此外，由於所述第一導體全部位於所述第一介電質層上，使得其與汲極區域(汲極區所在的區域)的交疊部分變小，可以大幅度降低閘極電荷Qgd，使得半導體裝置500可以應用於高頻領域。半導體裝置500中的第一導體和第二導體的結構也同樣可以應用到半導體裝置300與半導體裝置400中。 圖6為依據本發明實施例五提供的一種橫向擴散金屬氧化物半導體裝置600的結構示意圖。 半導體裝置600與半導體裝置500基本相同，不同之處僅在於，所述第二導體，即多晶矽Poly2的一部分還位於所述第一介電質層上，多晶矽Ploy2從所述第一介電質層的部分上延伸至厚氧層Oxide上，以使得多晶矽Poly2的部分覆蓋在所述第一介電質層和厚氧層Oxide的交界處上方，有效的降低了半導體裝置600的閘極電荷Qgd。同樣，圖6中的第一導體和第二導體結構也可以用於到半導體裝置300與半導體裝置400中。 圖7為依據本發明實施例六提供的一種橫向擴散金屬氧化物半導體裝置700的結構示意圖。半導體裝置700與半導體裝置500基本相同，不同之處僅在於，所述第一導體，即多晶矽Poly1的一部分還位於耐壓層，即厚氧層Oxide上，多晶矽Ploy1覆蓋所述第一介電質層，並從所述第一介電質層上延伸至部分厚氧層Oxide上，以使得多晶矽Poly1的部分覆蓋在所述第一介電質層和厚氧層Oxide的交界處上方，有效的降低了半導體裝置700的閘極電荷Qgd。同樣，圖7中的第一導體和第二導體結構也可以用於到半導體裝置300與半導體裝置400中。 圖8為依據本發明實施例七提供的一種橫向擴散金屬氧化物半導體裝置800的結構示意圖。半導體裝置800與半導體裝置700基本相同，不同之處僅在於，半導體裝置800還包括至少一個第三導體，各個所述第三導體均位於所述耐壓層上，且彼此空間隔離，且與所述第二導體相鄰的一個所述第三導體與所述第二導體空間隔離。在半導體裝置800中，所述第三半導體層可以為多晶矽Poly3，各個多晶矽Ploy3與各個對應的第二場板電極(圖8中未畫出)電連接，各個所述第二場板電極與所述第一場板電極Plate1所接的電位不同，且在各個所述第二場板電極中，與越靠近汲極區N+的多晶矽Ploy3電連接的第二場板所接的電位越高，這樣可以進一步提高裝置的耐壓性能。此外，與所述第一場板電極Plate1相鄰的一個所述第二場板電極之間，以及各個相鄰的所述第二場板電極之間均可以設置電阻。同樣，圖8中的第一導體、第二導體、第三導體的結構也可以用於到半導體裝置300與半導體裝置400中。 圖9為依據本發明實施例八提供的一種橫向擴散金屬氧化物半導體裝置900的結構示意圖。半導體裝置900與半導體裝置500基本相同，但是在本實施例中，提供了源電極Source的具體結構。如圖9所示，源電極Source與源極區電連接，並延伸至至少部分所述第二導體(多晶矽Ploy2)的上方，使得所述第一導體與第二導體斷開的位置處所裸露的所述第一介電質層和/或耐壓層的上方被所述源電極Source覆蓋(此處的覆蓋，並非指所述源電極Source直接與所裸露的所述第一介電質層和/或耐壓層接觸覆蓋，而是非接觸覆蓋，即所述源電極Source位於所裸露的所述第一介電質層和/或耐壓層的上方)。所述第一導體和第二導體的斷開處的電場可能會出現跌落，而在半導體裝置900中，該斷開位置處被所述源電極Source非接觸覆蓋，可以避免該斷開位置處的電場出現跌落的現象，從而改善了半導體裝置900的耐壓性能。同樣，半導體裝置900中的源電極結構可以應用於半導體裝置600、半導體裝置700及半導體裝置800中。 此外，本發明還提供了一種橫向擴散金屬氧化物半導體裝置的製造方法，其主要包括：在基層中形成具有第一摻雜類型的減小表面場效應層，以及在所述基層中形成具有第二摻雜類型的漂移區，並在所述漂移區中形成第二摻雜類型的汲極區，所述漂移區位於所述減小表面場效應層的上方，且使得所述漂移區與所述減小表面場效應層之間的第一間距大於零。 依據本發明提供的製造方法形成的半導體裝置之一可以如圖8所示，先在半導體基板PSUB中形成高壓井區HVNW，半導體基板PSUB以及位於半導體基板PSUB中的高壓井區HVNW作為所述基層。然後利用LOCOS技術形成場氧化層(圖8中未畫出)，接著用遮罩現代高壓汲極區域並利用LOCOS技術形成耐壓區層Oxide，再接著形成所述漂移區和減小表面場效應層。 此外，在形成所述減小表面場效應層後，所述製造方法還包括在所述基層中形成如圖3中所示的隔離層，如NBL層，所述隔離層位於所述減小表面場效應層下方，以將所述減小表面場效應層和所述基層隔離。 依據本發明提供的半導體裝置的製造方法還包括在形成所述隔離層之後，形成如圖2-9中所示的第一介電質層，即閘介電質層，然後在所述第一介電質層上和耐壓層Oxide上沉積導體層，如多晶矽層，接著蝕刻所沉積的導體層，並可以形成如圖2-9所示的第一導體、第二導體和第三導體。其中，所述第一介電質層與所述源極區相鄰。 在形成第一導體和第二導體之後，所述製造方法還包括形成圖2-9中各圖中的體區，如Pbody區，還可以進一步的在所述體區內注入形成LDD區(輕摻雜區)，如在Pbody體區中形成n型的輕摻雜區NLDD區。其中，形成的所述體區與所述減小表面場效應層之間的第二間距需要小於或等於所述第一間距。 在形成所述體區和輕摻雜區後，還需在圖2-9中所示的第一導體、第二導體和/或第三導體的側壁形成側牆。 最後，再在所述體區和漂移區內分別形成源極區和汲極區，以及形成源電極、汲電極、閘電極以及各個場板電極，其中，在形成所述源電極時，可以使得源電極延伸至至少部分所述第二導體的上方。 此外，在形成所述減小表面場效應層時，需要根據所述漂移區的摻雜濃度來調節所述第一間距的大小，所述漂移區的摻雜濃濃度越高，所述第一間距的大小越小。以及在形成所述減小表面場效應層時，還可以用兩塊遮罩形成如圖3中所示具有兩個P埋層的減小表面場效應層，從而使得所述減小表面場效應層與所述基層的第一表面之間的第三間距小於位於所述漂移區下方的所述減小表面場效應層與所述基層的第一表面之間的第四間距。 依照本發明的實施例如上文所述，這些實施例並沒有詳盡敘述所有的細節，也不限制該發明僅為所述的具體實施例。顯然，根據以上描述，可作很多的修改和變化。本說明書選取並具體描述這些實施例，是為了更好地解釋本發明的原理和實際應用，從而使所屬技術領域中具有通常知識者能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受申請專利範圍及其全部範圍和均等物的限制。
100‧‧‧半導體裝置 200‧‧‧半導體裝置 300‧‧‧半導體裝置 400‧‧‧半導體裝置 500‧‧‧半導體裝置 600‧‧‧半導體裝置 700‧‧‧半導體裝置 800‧‧‧半導體裝置 900‧‧‧半導體裝置
透過以下參照圖式對本發明實施例的描述，本發明的上述以及其他目的、特徵和優點將更為清楚，在圖式中： 圖1為現有的橫向擴散金屬氧化物半導體裝置的結構示意圖； 圖2為依據本發明實施例一提供的一種橫向擴散金屬氧化物半導體裝置的結構示意圖； 圖3為依據本發明實施例二提供的一種橫向擴散金屬氧化物半導體裝置的結構示意圖； 圖4為依據本發明實施例三提供的一種橫向擴散金屬氧化物半導體裝置的結構示意圖； 圖5為依據本發明實施例四提供的一種橫向擴散金屬氧化物半導體裝置的結構示意圖； 圖6為依據本發明實施例五提供的一種橫向擴散金屬氧化物半導體裝置的結構示意圖； 圖7為依據本發明實施例六提供的一種橫向擴散金屬氧化物半導體裝置的結構示意圖； 圖8為依據本發明實施例七提供的一種橫向擴散金屬氧化物半導體裝置的結構示意圖； 圖9為依據本發明實施例八提供的一種橫向擴散金屬氧化物半導體裝置的結構示意圖。
200‧‧‧半導體裝置

Claims (33)

  1. 一種橫向擴散金屬氧化物半導體裝置，其特徵在於，包括： 第二摻雜類型的井區； 注入技術在所述井區中的預定區域形成的第一摻雜類型的減小表面場效應層；所述減小表面場效應層的長度小於所述井區的長度； 由所述井區的頂表面延伸至位於所述井區中的第一摻雜類型的體區； 由所述井區的頂表面延伸至位於所述井區中的第二摻雜類型的汲極區；以及 位於所述體區和所述汲極區之間的絕緣結構；所述絕緣結構的至少一部分位於所述井區的頂表面上； 沿著所述井區從頂表面至底表面的深度方向，所述體區和所述汲極區的下表面不低於所述減小表面場效應層的上表面。
  2. 根據請求項1所述的橫向擴散金屬氧化物半導體裝置，其中，沿著所述井區的深度方向，所述汲極區的下方設置有所述減小表面場效應層。
  3. 根據請求項2所述的橫向擴散金屬氧化物半導體裝置，其中，所述汲極區的下表面與所述減小表面場效應層的上表面不接觸。
  4. 根據請求項2所述的橫向擴散金屬氧化物半導體裝置，其中，還包括：沿著所述井區的深度方向，所述體區的下方不設置所述減小表面場效應層。
  5. 根據請求項2所述的橫向擴散金屬氧化物半導體裝置，其中，還包括：沿著所述井區的深度方向，所述體區的下方設置有所述減小表面場效應層。
  6. 根據請求項5所述的橫向擴散金屬氧化物半導體裝置，其中，位於所述體區下方的所述減小表面場效應層的上表面比所述汲極區下方的所述減小表面場效應層的上表面更接近所述井區的頂表面。
  7. 根據請求項6所述的橫向擴散金屬氧化物半導體裝置，其中，所述減小表面場效應層包括埋層在所述井區中且彼此相接觸的第一埋層和第二埋層。
  8. 根據請求項7所述的橫向擴散金屬氧化物半導體裝置，其中，所述第一埋層至少部分位於所述體區下方，所述第二埋層至少部分位於所述汲極區下方。
  9. 根據請求項1所述的橫向擴散金屬氧化物半導體裝置，其中，還包括: 第一摻雜類型的基板，所述井區位於所述基板中； 由所述井區的頂表面延伸至位於所述體區中的第二摻雜類型的源極；以及 由所述井區的頂表面延伸至位於所述體區中的第一摻雜類型的體接觸區。
  10. 根據請求項9所述的橫向擴散金屬氧化物半導體裝置，其中，所述汲極區包括第二摻雜類型的LDD區(輕摻雜區)和位於所述LDD區中第二摻雜類型的汲極。
  11. 根據請求項9所述的橫向擴散金屬氧化物半導體裝置，其中，還包括位於所述井區中，且位於所述減小表面場效層下方的隔離層，所述隔離層將所述減小表面場效應層與所述基板隔離。
  12. 根據請求項11所述的橫向擴散金屬氧化物半導體裝置，其中，所述隔離層為第二摻雜類型的第三埋層。
  13. 根據請求項10所述的橫向擴散金屬氧化物半導體裝置，其中，絕緣結構包括： 位於所述井區的頂表面且與所述源極相鄰的第一介電質層， 矽局部氧化隔離技術形成的位於所述第一介電質層和汲極之間的LOCOS(矽局部氧化)介電質層。
  14. 根據請求項13所述的橫向擴散金屬氧化物半導體裝置，其中，還包括位於至少部分位於所述第一介電質層上的第一導體。
  15. 根據請求項14所述的橫向擴散金屬氧化物半導體裝置，其中，所述第一導體位於所述第一介電質層和部分LOCOS介電質層上。
  16. 根據請求項14所述的橫向擴散金屬氧化物半導體裝置，其中，還包括第二導體，所述第二導體的至少部分位於所述LOCOS介電質層上，且所述第一導體和第二導體空間隔離。
  17. 根據請求項16所述的橫向擴散金屬氧化物半導體裝置，其中，所述第二導體和第一導體中的至少一個導體層的一部分覆蓋在所述第一介電質層和LOCOS介電質層的交界處上方。
  18. 根據請求項16所述的橫向擴散金屬氧化物半導體裝置，其中，還包括至少一個第三導體，各個所述第三導體均位於所述LOCOS介電質層上，且彼此空間隔離，且與所述第二導體相鄰的一個所述第三導體與所述第二導體空間隔離。
  19. 根據請求項13所述的橫向擴散金屬氧化物半導體裝置，所述LOCOS介電質層的厚度大於所述第一介電質層的厚度。
  20. 根據請求項10所述的橫向擴散金屬氧化物半導體裝置，其中，所述LDD區的摻雜濃度越大，所述減小表面場效應層的上表面與所述汲極區的下表面越接近。
  21. 根據請求項16所述的橫向擴散金屬氧化物半導體裝置，其中，還包括與所述源極電連接的源電極， 所述源電極延伸至至少部分所述第二導體的上方。
  22. 一種橫向擴散金屬氧化物半導體裝置的製造方法，其特徵在於，包括： 提供一基板，在所述基板中形成由所述基板的頂表面延伸至位於所述基板中第二摻雜類型的井區； 在所述井區的預定區域形成絕緣結構；所述絕緣結構的至少一部分位於所述井區的頂表面； 注入技術在所述井區中的預定區域形成的第一摻雜類型的減小表面場效應層；所述減小表面場效應層的長度小於所述井區的長度；所述減小表面場效應層的下表面與所述井區的底表面不接觸；所述減小表面場效應層的上表面低於所述井區的頂表面；剩餘區域仍為第二摻雜類型的井區； 注入技術在所述井區中的預定區域，形成由所述井區的頂表面延伸至位於所述井區中的第一摻雜類型的體區； 注入技術在所述井區中的預定區域，形成由所述井區的頂表面延伸至位於所述井區中的第二摻雜類型的汲極區； 所述絕緣結構位於所述體區和所述汲極區之間； 沿著所述井區從頂表面至底表面的深度方向，所述體區和所述汲極區的下表面不低於在所述減小表面場效應層的上表面。
  23. 根據請求項22所述的製造方法，其中，沿著所述井區的深度方向，在所述汲極區下方設置所述減小表面場效應層。
  24. 根據請求項23所述的製造方法，其中，沿著所述井區的深度方向，在所述體區下方不設置所述減小表面場效應層。
  25. 根據請求項23所述的製造方法，其中，沿著所述井區的深度方向，在所述體區下方設置所述減小表面場效應層，所述體區的下表面與所述減小表面場效應層的上表面接觸或者不接觸。
  26. 根據請求項25所述的製造方法，其中，設置位於所述體區下方的所述減小表面場效應層的上表面比所述汲極區下方的所述減小表面場效應層的上表面更接近所述井區的頂表面。
  27. 根據請求項22所述的製造方法，其中，還包括在所述井區中形成隔離層，所述隔離層位於所述減小表面場效應層下方，以將所述減小表面場效應層和所述基板隔離。
  28. 根據請求項22所述的製造方法，其中，還包括： 形成由所述井區的頂表面延伸至位於所述體區中的第二摻雜類型的源極； 形成由所述井區的頂表面延伸至位於所述體區中的第一摻雜類型的體接觸區； 形成由所述井區的頂表面延伸至位於所述井區中的第二摻雜類型的LDD區；以及 形成由所述井區的頂表面延伸至位於所述LDD區中的第二摻雜類型的汲極， 其中，所述汲極區包括所述LDD區和所述汲極。
  29. 根據請求項28所述的製造方法，其中，還包括，形成所述絕緣結構的步驟包括： 在所述井區第一表面的閘極區域形成第一介電質層，所述第一介電質層與所述源極相鄰； 採用矽局部氧化隔離技術在所述第一介電質層和所述汲極之間形成LOCOS介電質層， 其中，所述絕緣結構包括所述第一介電質層和所述LOCOS介電質層。
  30. 根據請求項29所述的製造方法，其中，還包括在所述第一介電質層上形成第一導體層。
  31. 根據請求項30所述的製造方法，其中，在形成所述第一導體時，形成第二導體，所述第二導體的至少部分位於所述LOCOS介電質層上，且所述第一導體和第二導體空間隔離。
  32. 根據請求項31所述的製造方法，其中，在形成所述第二導體時，在所述耐壓層上形成至少一個第三導體，各個所述第三導體之間彼此空間隔離。
  33. 根據請求項31所述的製造方法，其中，還包括形成與所述源極電連接的源電極，且使得所述源電極延伸至至少部分所述第二導體的上方。
TW108106320A 2018-05-25 2019-02-25 橫向擴散金屬氧化物半導體裝置及其製造方法 TWI722390B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810545876.2A CN108807543B (zh) 2018-05-25 2018-05-25 横向扩散金属氧化物半导体器件及其制造方法
CN201810545876.2 2018-05-25

Publications (2)

Publication Number Publication Date
TW202006952A true TW202006952A (zh) 2020-02-01
TWI722390B TWI722390B (zh) 2021-03-21

Family

ID=64089585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106320A TWI722390B (zh) 2018-05-25 2019-02-25 橫向擴散金屬氧化物半導體裝置及其製造方法

Country Status (3)

Country Link
US (2) US10998416B2 (zh)
CN (1) CN108807543B (zh)
TW (1) TWI722390B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682689B (zh) 2018-05-25 2023-12-01 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体结构和其形成方法
JP7086018B2 (ja) * 2019-03-12 2022-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN110391293A (zh) * 2019-07-29 2019-10-29 上海华虹宏力半导体制造有限公司 Ldmosfet器件及其制造方法
CN112531026B (zh) * 2019-09-17 2022-06-21 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN112968060A (zh) * 2019-11-27 2021-06-15 上海积塔半导体有限公司 基于bcd工艺的全隔离ldnmos的制作方法及芯片
TWI730732B (zh) * 2020-04-22 2021-06-11 力晶積成電子製造股份有限公司 絕緣閘極場效雙極性電晶體及其製造方法
TWI730814B (zh) * 2020-06-16 2021-06-11 力晶積成電子製造股份有限公司 絕緣閘雙極電晶體結構及其製造方法
CN112736124B (zh) * 2020-12-28 2023-10-27 矽力杰半导体技术(杭州)有限公司 Esd保护器件
CN114864666B (zh) * 2022-07-11 2023-02-24 北京芯可鉴科技有限公司 Nldmos器件、nldmos器件的制备方法及芯片

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3723410B2 (ja) * 2000-04-13 2005-12-07 三洋電機株式会社 半導体装置とその製造方法
TW466747B (en) * 2000-12-14 2001-12-01 United Microelectronics Corp Using inner field ring and complex multiple field plates to reduce surface breakdown of power LDMOSFET
US6593621B2 (en) * 2001-08-23 2003-07-15 Micrel, Inc. LDMOS field effect transistor with improved ruggedness in narrow curved areas
US7074659B2 (en) 2003-11-13 2006-07-11 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET (LDMOS) transistor
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7220633B2 (en) 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
KR100589489B1 (ko) 2003-12-31 2006-06-14 동부일렉트로닉스 주식회사 횡형 디모스의 제조방법
US7230302B2 (en) 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7262476B2 (en) * 2004-11-30 2007-08-28 Agere Systems Inc. Semiconductor device having improved power density
US7868378B1 (en) 2005-07-18 2011-01-11 Volterra Semiconductor Corporation Methods and apparatus for LDMOS transistors
KR100628250B1 (ko) * 2005-09-28 2006-09-27 동부일렉트로닉스 주식회사 전력용 반도체 소자 및 그의 제조방법
TWI347675B (en) 2006-12-07 2011-08-21 Vanguard Int Semiconduct Corp Laterally diffused metal oxide semiconductor transistors
US7999318B2 (en) 2007-12-28 2011-08-16 Volterra Semiconductor Corporation Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same
KR100974697B1 (ko) 2008-07-09 2010-08-06 주식회사 동부하이텍 Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
JP4772843B2 (ja) * 2008-09-17 2011-09-14 シャープ株式会社 半導体装置及びその製造方法
US8119507B2 (en) 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
TWI397180B (zh) * 2008-12-17 2013-05-21 Vanguard Int Semiconduct Corp 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件
KR20100111906A (ko) * 2009-04-08 2010-10-18 삼성전자주식회사 반도체 장치
US8319283B2 (en) 2009-05-29 2012-11-27 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor (LDMOS) device with multiple gates and doped regions
US8138049B2 (en) 2009-05-29 2012-03-20 Silergy Technology Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
US20130020632A1 (en) 2011-07-18 2013-01-24 Disney Donald R Lateral transistor with capacitively depleted drift region
KR101228369B1 (ko) * 2011-10-13 2013-02-01 주식회사 동부하이텍 Ｌｄｍｏｓ 소자와 그 제조 방법
WO2014061254A1 (ja) * 2012-10-16 2014-04-24 旭化成エレクトロニクス株式会社 電界効果トランジスタ及び半導体装置
JP2014212156A (ja) * 2013-04-17 2014-11-13 セイコーエプソン株式会社 半導体装置及びその製造方法
US9082846B2 (en) 2013-04-25 2015-07-14 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures
US9245997B2 (en) * 2013-08-09 2016-01-26 Magnachip Semiconductor, Ltd. Method of fabricating a LDMOS device having a first well depth less than a second well depth
US9460926B2 (en) * 2014-06-30 2016-10-04 Alpha And Omega Semiconductor Incorporated Forming JFET and LDMOS transistor in monolithic power integrated circuit using deep diffusion regions
JP6591312B2 (ja) * 2016-02-25 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置
US10418480B2 (en) * 2016-03-11 2019-09-17 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10229993B2 (en) * 2016-03-14 2019-03-12 Maxin Integrated Products, Inc. LDMOS transistors including resurf layers and stepped-gates, and associated systems and methods
CN105679831B (zh) * 2016-03-16 2018-08-21 上海华虹宏力半导体制造有限公司 横向扩散场效应晶体管及其制造方法
JP6659485B2 (ja) * 2016-07-20 2020-03-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10529804B2 (en) * 2017-08-21 2020-01-07 Texas Instruments Incorporated Integrated circuit, LDMOS with trapezoid JFET, bottom gate and ballast drift and fabrication method
CN110176488A (zh) * 2018-02-20 2019-08-27 马克西姆综合产品公司 具有击穿电压钳位的ldmos晶体管
CN116759455A (zh) * 2018-05-25 2023-09-15 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件和其制造方法
CN108682689B (zh) * 2018-05-25 2023-12-01 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体结构和其形成方法
US10461182B1 (en) * 2018-06-28 2019-10-29 Texas Instruments Incorporated Drain centered LDMOS transistor with integrated dummy patterns
US11094818B2 (en) * 2019-04-23 2021-08-17 Atomera Incorporated Method for making a semiconductor device including a superlattice and an asymmetric channel and related methods

Also Published As

Publication number Publication date
CN108807543B (zh) 2023-12-15
US10998416B2 (en) 2021-05-04
US20210193815A1 (en) 2021-06-24
CN108807543A (zh) 2018-11-13
US20190363188A1 (en) 2019-11-28
US11742206B2 (en) 2023-08-29
TWI722390B (zh) 2021-03-21

Similar Documents

Publication Publication Date Title
TWI722390B (zh) 橫向擴散金屬氧化物半導體裝置及其製造方法
TWI695434B (zh) 橫向擴散金屬氧化物半導體結構和其形成方法
TWI695512B (zh) 橫向擴散金屬氧化物半導體裝置和其製造方法
KR101864889B1 (ko) 수평형 디모스 트랜지스터 및 그 제조방법
JP3721172B2 (ja) 半導体装置
CN105304692B (zh) 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
US9385230B2 (en) Semiconductor device
TW201947761A (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
US20210242342A1 (en) Semiconductor device and method for manufacturing same
CN208385412U (zh) 横向扩散金属氧化物半导体器件
TWI730300B (zh) 橫向擴散金屬氧化物半導體裝置的製造方法及半導體裝置
US10714612B2 (en) High voltage device and manufacturing method thereof
US10615079B2 (en) Semiconductor device and method for manufacturing the same
CN208240687U (zh) 横向扩散金属氧化物半导体器件
WO2021147626A1 (zh) 半导体器件及其制备方法
CN208240684U (zh) 一种半导体器件
CN208385413U (zh) 横向扩散金属氧化物半导体结构
WO2020098543A1 (zh) 半导体功率器件及其制造方法
TWI436483B (zh) 半導體裝置
US20240006530A1 (en) High voltage device having multi-field plates and manufacturing method thereof
TWI497691B (zh) 超高壓金氧半導體電晶體元件
TWI841999B (zh) 具有多重場板之高壓元件及其製造方法
TWI835594B (zh) 半導體裝置
CN112909094B (zh) 半导体器件
TWI841913B (zh) 高壓元件及其製造方法