TWI730300B - 橫向擴散金屬氧化物半導體裝置的製造方法及半導體裝置 - Google Patents

橫向擴散金屬氧化物半導體裝置的製造方法及半導體裝置 Download PDF

Info

Publication number
TWI730300B
TWI730300B TW108106310A TW108106310A TWI730300B TW I730300 B TWI730300 B TW I730300B TW 108106310 A TW108106310 A TW 108106310A TW 108106310 A TW108106310 A TW 108106310A TW I730300 B TWI730300 B TW I730300B
Authority
TW
Taiwan
Prior art keywords
region
semiconductor device
drift
layer
base layer
Prior art date
Application number
TW108106310A
Other languages
English (en)
Other versions
TW202004858A (zh
Inventor
步東 游
王猛
喻慧
杜益成
彭川
Original Assignee
大陸商矽力杰半導體技術（杭州）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商矽力杰半導體技術（杭州）有限公司 filed Critical 大陸商矽力杰半導體技術（杭州）有限公司
Publication of TW202004858A publication Critical patent/TW202004858A/zh
Application granted granted Critical
Publication of TWI730300B publication Critical patent/TWI730300B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供了一種橫向擴散金屬氧化物半導體裝置的製造方法及半導體裝置，使本體區在閘極介電層和閘極導體形成之前形成，從而有利於減小所述半導體裝置的通道長度，降低導通電阻，且使漂移區既用作耐壓區，又作為阻礙本體區橫向擴散的擴散抑制區，可進一步減小所述半導體裝置的通道長度，實現短通道半導體裝置。

Description

橫向擴散金屬氧化物半導體裝置的製造方法及半導體裝置
本發明涉及半導體技術領域，更具體地，涉及一種橫向擴散金屬氧化物半導體裝置的製造方法及半導體裝置。
在現有的橫向擴散金屬氧化物半導體裝置100如圖1所示，其一般包括P型基板PSUB，位於P型基板PSUB中的高壓N型井區HVNW，P型本體區Pbody和N型漂移區N-drift均形成於高壓N型井區HVNW中，源極區N+與汲極區N+分別形成於P型本體區Pbody和N型漂移區N-drift中，本體接觸區P+也形成於本體區Pbody中並與源極區N+相接觸，且在半導體裝置100的表面，還設置有與源極區相鄰的閘極介電層(圖中未標記)以及位於閘極介電層和汲極區之間的厚氧層Oxide，閘極導體poly覆蓋所述閘極介電層並延伸至厚氧層Oxide上。 現有的形成半導體裝置100的方法通常為，先在半導體基板PSUB和井區HVNW構成的基層表面一次形成閘極介電層和閘極導體Poly，然後再利用閘極導體Ploy做自對準，並利用橫向擴散在井區HVNW中形成本體區Pbody，然後再形成漂移區N-drift。這種製造方法形成的半導體裝置100由於本體區Pbody的橫向擴散比較嚴重，使得通道較長，以至於低壓應用下，通道電阻較大，裝置的導通電阻和耐壓性的最佳化受限。
有鑑於此，本發明提供一種橫向擴散金屬氧化物半導體裝置的製造方法及半導體裝置，以降低所述半導體裝置的通道，同時最佳化導通電阻和耐壓性能。 一種橫向擴散金屬氧化物半導體裝置的製造方法，其特徵在於，包括： 在基層中形成第一摻雜類型的漂移區， 在所述基層中形成具有第二摻雜類型的本體區，所述漂移區阻礙所述本體區向所述漂移區方向的橫向擴散， 形成所述本體區後，在所述基層的第一表面上形成閘極介電層和閘極導體。 較佳地，所述本體區與所述漂移區相接觸或所述本體區的至少部分位於所述漂移區中。 較佳地，所述漂移區由所述橫向擴散金屬氧化物半導體裝置的汲極區域這一側延伸至所述橫向擴散金屬氧化物半導體裝置的源極區域這一側， 在位於所述橫向擴散金屬氧化物半導體裝置的源極區域這一側的漂移區中，注入第二摻雜類型的摻雜劑，以形成位於所述漂移區中的所述本體區。 較佳地，所述的製造方法還包括在半導體基板中形成具有第一摻雜類型的井區， 所述基層包括所述半導體基板和所述井區，所述漂移區和本體區均形成於所述井區中。 較佳地，所述的製造方法還包括在所述基層的第一表面上形成場氧化層。 較佳地，所述的製造方法還包括：在所述基層的第一表面上形成耐壓層，所述耐壓層與所述閘極介電層相鄰，且至少部分位於所述漂移區上方。 較佳地，形成所述閘極導體的步驟包括： 在所述基層的表面形成一層導體層， 蝕刻所述導體層，以形成至少部分位於所述閘極介電層上閘極導體。 較佳地，形成所述閘極導體的步驟包括： 在所述基層的表面形成一層導體層， 蝕刻所述導體層，以形成至少部分位於所述閘極介電層上閘極導體，同時還形成至少部分位於所述耐壓層上的場導體， 所述閘極導體和所述場導體空間隔離。 較佳地，在所述本體區表面區域內形成第一摻雜類型的輕摻雜汲極區， 以及，在所述閘極導體的側壁形成側牆。 較佳地，所述的製造方法還包括分別在所述漂移區和本體區中形成第一摻雜類型的汲極區和源極區， 以及在所述本體區中形成第二摻雜類型的本體接觸區。 較佳地，所述第二摻雜類型為P型， 在所述基層中注入含銦的摻雜劑，以形成所述本體區。 一半導體裝置，所述半導體裝置為種橫向擴散金屬氧化物半導體裝置，包括： 基層， 位於所述基層中且具有第一摻雜類型的漂移區， 位於所述基層中且具有第二摻雜類型的本體區，所述漂移區與所述本體區具有預定的位置關係，使得所述漂移區阻礙所述本體區向所述漂移區方向的橫向擴散。 較佳地，所述半導體裝置還包括： 位於所述基層的第一表面上形成閘極介電層和閘極導體，所述閘極介電層的的部分覆蓋在所述本體區的表面，另一部分覆蓋在所述基層的表面。 較佳地，所述的半導體裝置還包括：位於所述本體區中且具有第一摻雜類型的源極區，所述源極區與所述閘極介電層相鄰。 較佳地，所述的半導體裝置，還包括： 位於所述漂移區中且具有第一摻雜類型的汲極區， 以及位於所述基層表面，且位於所述閘極介電層和所述汲極區之間的耐壓層，所述耐壓層的至少部分覆蓋在所述漂移區上。 較佳地，所述本體區與所述漂移區相接觸或所述本體區的至少部分位於所述漂移區中。 較佳地，所述漂移區由所述橫向擴散金屬氧化物半導體裝置的汲極區域這一側延伸至所述橫向擴散金屬氧化物半導體裝置的源極區域這一側。 較佳地，所述本體區位於所述橫向擴散金屬氧化物半導體裝置的源極區域這一側的漂移區中。 較佳地，所述基層包括半導體基板和位於所述半導體基板中且具有第一摻雜類型的井區， 所述本體區和漂移區均位於所述井區中。 較佳地，所述的半導體裝置還包括至少部分位於所述耐壓層上的場導體，所述場導體和所述閘極導體空間隔離。 較佳地，所述第二摻雜類型為P型，所述本體區中的摻雜劑為含銦的摻雜劑。 由上可見，依據本發明提供的橫向擴散金屬氧化物半導體裝置的製造方法形成的半導體裝置，由於本體區在閘極介電層和閘極導體形成之前就已經形成，從而有利於減小所述半導體裝置的通道長度，降低導通電阻，且使漂移區既用作耐壓區，又作為阻礙本體區橫向擴散的擴散抑制區，可進一步減小所述半導體裝置的通道長度，實現短通道半導體裝置。
以下將參照圖式更詳細地描述本發明。在各個圖式中，相同的組成部分採用類似的圖式標記來表示。為了清楚起見，圖式中的各個部分沒有按比例繪製。此外，可能未示出某些習知的部分。為了簡明起見，可以在一幅圖中描述經過數個步驟後獲得的結構。在下文中描述了本發明的許多特定的細節，例如每個組成部分的結構、材料、尺寸、處理製程和技術，以便更清楚地理解本發明。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節來實現本發明。 圖2a-2h為依據本發明提供的橫向擴散金屬氧化物半導體裝置的製造方法中各個製程步驟形成的結構截面示意圖。 步驟1：如圖2a所示，在半導體基板，如P型摻雜的基板PSUB中注入N型摻雜劑，以在P型摻雜的基板PSUB中形成N型耐高壓的井區DNWELL。 此外，在形成井區DNWELL後，還可在由基板PSUB與井區DNWELL構成的基層表面形成場氧化層(圖2a中未標記)，例如採用LOCOS(矽的局部氧化)製程形成所述場氧化層。 步驟2：如圖2b所示，在由基板PSUB與井區DNWELL構成的基層中注入N型摻雜劑，以形成N型漂移區N-drift，其中，漂移區N-drift由所述橫向擴散金屬氧化物半導體裝置的汲極區域的一側向所述橫向擴散金屬氧化物半導體裝置的源極區域的一側延伸。漂移區N-drift主要作為所述橫向擴散金屬氧化物半導體裝置的的耐壓區。 漂移區N-drift優選的可以延伸至所述橫向擴散金屬氧化物半導體裝置的源極區域的一側，即漂移區N-drift的一部分位於所述橫向擴散金屬氧化物半導體裝置的源極區域中。其中，所述汲極區域是指汲極區所在的區域，汲極區位於所述汲極區域中，所述源極區域是指源極區所在的區域，源極區位於所述源極區域中。漂移區N-drift位於所述基層的井區DNWELL中，且所述漂移區N-drift可以覆蓋井區DNWELL的整個表面，因此，可以在由經第一遮罩注入第一濃度的N型摻雜劑形成井區DNWELL後，不用立即去除所述第一遮罩，而是繼續由經所述第一遮罩注入第二濃度的N型摻雜劑形成漂移區N-drift，這樣井區DNWELL與漂移區N-drift可以共用第一遮罩，減少一道光刻製程，降低了半導體裝置的製備成本。 步驟3：在所述基層的第一表面上形成耐壓層，所述耐壓層的至少部分位於漂移區N-drift之上，且所述耐壓層還位於所述橫向擴散金屬氧化物半導體裝置的閘極介電層和汲極區之間。 如圖2c所示，所述耐壓層在本實施中為氧化層Oxide，氧化層Oxide的厚度通常高於所述橫向擴散金屬氧化物半導體裝置的的閘極介電層的厚度，且其形狀可以為鳥嘴狀。在其它實施例中，所述耐壓層也可以為其它介電層，還可以為淺溝槽隔離層。 步驟4：在所述基層的井區DNWELL中形成P型本體區Pbody，本體區Pbody位於所述橫向擴散金屬氧化物半導體裝置的源極區域內。例如可以藉由注入含銦的摻雜劑來形成P型本體區Pbody，以減小P型本體區Pbody的橫向擴散。由於形成的漂移區N-drift由所述橫向擴散金屬氧化物半導體裝置的汲極區域的一側向所述橫向擴散金屬氧化物半導體裝置的源極區域的一側延伸，因而使得本體區Pbody向漂移區N-drift方向的橫向擴散可以被漂移區N-drift阻礙或抑制，本體區Pbody中的P型雜質向漂移區N-drift方向的橫向擴散的距離會在漂移區N-drift的阻礙作用下有效的減小，即所形成的本體區Pbody的橫向尺寸大致與形成所述本體區Pbody時所採用的遮罩的開口尺寸相同。注入P型摻雜劑形成本體區Pbody時，可以藉由調節P型摻雜劑的摻雜濃度，來調節所述橫向擴散金屬氧化物半導體裝置的閾值電壓。 如圖2d所示，在本實施例中，由於漂移區N-drift直接延伸到了所述橫向擴散金屬氧化物半導體裝置的源極區域的一側，因此可以直接在位於所述橫向擴散金屬氧化物半導體裝置的源極區域這一側的漂移區N-drift中注入P型摻雜劑，使得該注入區域由N型反型成P型，以作為P型本體區Pbody，即本體區Pbody位於漂移區N-drift中，那麼本體區Pbody靠近所述閘極介電層的一側均被漂移區N-drift包圍，藉由適當的調節漂移區N-drift的摻雜濃度，就可以阻礙本體區Pbody的橫向擴散。在其它實施例中，本體區Pbody可以僅部分位於漂移區N-drift中，或者僅與漂移區N-drift相接觸。漂移區N-drift與本體區Pbody之間的間距越大，就需要控制漂移區N-drift的摻雜濃度越大，以阻礙本體區Pbody向漂移區N-drift方向的橫向擴散。 步驟5：形成本體區Pbody後，在所述基層的第一表面上形成閘極介電層以及在所述閘極介電層上形成閘極導體，其中，所述閘極介電層的一部分位於本體區Pbody的一部分上方，另一部分位於所述井區DNWELL和/或漂移區N-drift的一部分上方，且所述閘極介電層的一側與後續形成的源極區相鄰，另一側與所述耐壓層相鄰。所述閘極導體的至少部分位於所述閘極介電層上，可選的，所述閘極導體還可以由所述閘極介電層上延伸至所述耐壓層上。 形成所述閘極介電層和閘極導體的具體的步驟如圖2e-2g所示，首先在所述基層的第一表面形成一層氧化層Gox，然後再在氧化層Gox上沉積一層導體層，例如多晶矽Poly層。然後蝕刻所述多晶矽Poly層，蝕刻可以停止於閘氧化層Gox(即保留所述基層上除閘極區域外的閘氧化層Gox)也可以停止於所述基層的第一表面(即去除所述基層的除閘極區域外的閘氧化層Gox)，在本實施例中，蝕刻停止於所述基層的第一表面，如圖2g所示，蝕刻後，剩餘的Poly層作為所述閘極導體，閘極導體下面的這部分氧化層Gox作為閘極介電層。 在蝕刻所述導體層形成所述閘極導體時，還形成位於所述耐壓層上場導體，其中所述閘極導體與場導體空間隔離。即在蝕刻所述導體層時，使得蝕刻後的導體層的一部分作為所述閘極導體，另一部分作為所述場導體。由於本實施例在蝕刻所述導體層時，蝕刻停止於所述基層的第一表面，則在後續注入形成源極區和汲極區之前，還可以在所述基層的表面重新生長一層薄氧化層。 此外，在形成所述閘極介電層和閘極導體後，還可進一步在所述本體區Pbody的表面區域注入N型摻雜劑，以形成N型輕摻雜汲極區NLDD(圖中未標記)，以及在所述閘極導體的側壁形成側牆(圖中未標記)，所述側牆可以為氧化物，如SiO2 步驟6：如圖2h所示分別在漂移區N-drift和本體區Pbody中注入N型摻雜劑，以分別形成N型的汲極區N+和源極區N+，以及在本體區Pbody中注入P型摻雜劑以形成P型本體接觸區P+，本體接觸區P+與源極區N+相鄰。 在形成源汲極區後，還需要形成所述橫向擴散金屬氧化物半導體裝置的各個電極，如與源極區N+電連接的源電極S，與汲極區N+電連接的汲極電極D，與閘極導體電連接的閘極導體G，以及與本體接觸區P+電連接的基板電極B。在圖2中並未畫出各個電極的具體結構，僅藉由連接端子示意。此外，若所述耐壓層上設置有所述場導體，在形成各個電極時還包括形成與所述場導體電連接的場板電極，所述場板電極與所述閘電極接不同的電位，而與所述源電極接相同的電位。 依據本發明提供的橫向擴散金屬氧化物半導體裝置的製造方法的其它實施例中，不一定包含上述各個步驟中的所有步驟，也不局限於僅包括上述各步驟，且各個上述各個步驟的先後順序不局限於上述排序在其它實施例中也可以變換，以及各個區的摻雜類型也不局限於上述形式。此外，依據本發明提供的橫向擴散金屬氧化物半導體裝置的製造方法的實施例中所述漂移區、井區、輕摻雜汲極區均為的摻雜類型均為第一摻雜類型，且均藉由摻入第一摻雜類型的摻雜劑形成，所述基板、本體區以及本體接觸區均為第二摻雜類型，且均藉由摻入第二摻雜類型的摻雜劑形成。其中，所述第一摻雜類型為P型和N型中的一種，第二摻雜類型為P型和N型中的另一種。 此外，本發明還提供了依據本發明提供的所述製造方法形成的半導體裝置，所述半導體裝置的結構示意圖可以如圖2h所示。所述橫向擴散金屬氧化物半導體裝置，主要包括： 基層，位於所述基層中且具有第一摻雜類型的漂移區，位於所述基層中且具有第二摻雜類型的本體區，所述漂移區與所述本體區具有預定的位置關係，使得所述漂移區阻礙所述本體區向所述漂移區方向的橫向擴散。且所述橫向擴散金屬氧化物半導體裝置還可進一步應包括： 位於所述基層的第一表面上形成閘極介電層和閘極導體，所述閘極介電層的的部分覆蓋在所述本體區的表面，另一部分覆蓋在所述基層的表面，位於所述本體區中且具有第一摻雜類型的源極區，所述源極區與所述閘極介電層相鄰，位於所述漂移區中且具有第一摻雜類型的汲極區，以及位於所述基層表面，且位於所述閘極介電層和所述汲極區之間的耐壓層，所述耐壓層的至少部分覆蓋在所述漂移區上，至少部分位於所述耐壓層上的場導體，所述場導體和所述閘極導體空間隔離。還包括位於所述本體區中且具有第二摻雜類型的本體接觸區。其中，所述本體區與所述漂移區相接觸或所述本體區的至少部分位於所述漂移區中。具體的，所述漂移區由所述橫向擴散金屬氧化物半導體裝置的汲極區域這一側延伸至所述橫向擴散金屬氧化物半導體裝置的源極區域這一側，所述本體區位於所述橫向擴散金屬氧化物半導體裝置的源極區域這一側的漂移區中。 此外，所述基層包括半導體基板和位於所述半導體基板中且具有第一摻雜類型的井區，所述本體區和漂移區均位於所述井區中。在依據本發明提供的所述半導體裝置的一實施例中，所述第一摻雜類型為N型，所述第二摻雜類型為P型，則所述本體區中的摻雜劑為含銦的摻雜劑，在其它實施例中，所述第二摻雜類型也可以為N型，則第一摻雜類型為P型。 由上可見，依據本發明提供的橫向擴散金屬氧化物半導體裝置的製造方法形成的半導體裝置，由於本體區在閘極介電層和閘極導體形成之前就已經形成，從而有利於減小所述半導體裝置的通道長度，降低導通電阻，且使漂移區既用作耐壓區，又作為阻礙本體區橫向擴散的擴散抑制區，可進一步減小所述半導體裝置的通道長度，實現短通道半導體裝置。 依照本發明的實施例如上文所述，這些實施例並沒有詳盡敘述所有的細節，也不限制該發明僅為所述的具體實施例。顯然，根據以上描述，可作很多的修改和變化。本說明書選取並具體描述這些實施例，是為了更好地解釋本發明的原理和實際應用，從而使所屬技術領域技術人員能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受申請專利範圍及其全部範圍和等效物的限制。
100‧‧‧半導體裝置
藉由以下參照圖式對本發明實施例的描述，本發明的上述以及其他目的、特徵和優點將更為清楚，在圖式中： 圖1為現有的橫向擴散金屬氧化物半導體裝置的結構示意圖； 圖2a-2h為依據本發明提供的橫向擴散金屬氧化物半導體裝置的製造方法中各個製程步驟形成的結構截面示意圖。

Claims (20)

  1. 一種橫向擴散金屬氧化物半導體裝置的製造方法，其特徵在於，包括：在基層中形成第一摻雜類型的漂移區，在該基層中形成具有第二摻雜類型的本體區，該漂移區阻礙該本體區向該漂移區方向的橫向擴散，形成該本體區後，在該基層的第一表面上形成閘極介電層和閘極導體，其中，該本體區的至少部分位於該漂移區中。
  2. 根據申請專利範圍第1項所述的製造方法，其中，該漂移區由該橫向擴散金屬氧化物半導體裝置的汲極區域這一側延伸至該橫向擴散金屬氧化物半導體裝置的源極區域這一側，在位於該橫向擴散金屬氧化物半導體裝置的源極區域這一側的漂移區中，注入第二摻雜類型的摻雜劑，以形成位於該漂移區中的該本體區。
  3. 根據申請專利範圍第1項所述的製造方法，其中，還包括在半導體基板中形成具有第一摻雜類型的井區，該基層包括該半導體基板和該井區，該漂移區和本體區均形成於該井區中。
  4. 根據申請專利範圍第1項所述的製造方法，其中，還包括在該基層的該第一表面上形成場氧化層。
  5. 根據申請專利範圍第1項所述的製造方法，其中，還包括：在該基層的該第一表面上形成耐壓層，該耐壓層與該閘極介電層相鄰，且至少部分位於該漂移區上方。
  6. 根據申請專利範圍第1項所述的製造方法，其中，形成該閘極導體的步驟包括：在該基層的表面形成一層導體層，蝕刻該導體層，以形成至少部分位於該閘極介電層上的該閘極導體。
  7. 根據申請專利範圍第5項所述的製造方法，其中，形成該閘極導體的步驟包括：在該基層的表面形成一層導體層，蝕刻該導體層，以形成至少部分位於該閘極介電層上的該閘極導體，同時還形成至少部分位於該耐壓層上的場導體，該閘極導體和該場導體空間隔離。
  8. 根據申請專利範圍第1項所述的製造方法，其中，在該本體區表面區域內形成第一摻雜類型的輕摻雜汲極區，以及，在該閘極導體的側壁形成側牆。
  9. 根據申請專利範圍第1項所述的製造方法，其中，還包括分別在該漂移區和本體區中形成第一摻雜類型的汲極區和源極區，以及在該本體區中形成第二摻雜類型的本體接觸區。
  10. 根據申請專利範圍第1項所述的製造方法，其中，該第二摻雜類型為P型，在該基層中注入含銦的摻雜劑，以形成該本體區。
  11. 一種半導體裝置，該半導體裝置為橫向擴散金屬氧化物半導體裝置，其特徵在於，包括：基層，位於該基層中且具有第一摻雜類型的漂移區，位於該基層中且具有第二摻雜類型的本體區，該漂移區與該本體區具有預定的位置關係，使得該漂移區阻礙該本體區向該漂移區方向的橫向擴散，其中，該本體區的至少部分位於該漂移區中。
  12. 根據申請專利範圍第11項所述的半導體裝置，還包括：位於該基層的第一表面上形成閘極介電層和閘極導體，其中，該閘極介電層的部分覆蓋在該本體區的表面，另一部分覆蓋在該基層的表面。
  13. 根據申請專利範圍第12項所述的半導體裝置，還包括：位於該本體區中且具有第一摻雜類型的源極區，該源極區與該閘極介電層相鄰。
  14. 根據申請專利範圍第12項所述的半導體裝置，還包括：位於該漂移區中且具有第一摻雜類型的汲極區，以及位於該基層表面，且位於該閘極介電層和該汲極區之間的耐壓層，該耐壓層的至少部分覆蓋在該漂移區上。
  15. 根據申請專利範圍第11項所述的半導體裝置，其中，該本體區與該漂移區相接觸或該本體區的至少部分位於該漂移區中。
  16. 根據申請專利範圍第15項所述的半導體裝置，其中，該漂移區由該橫向擴散金屬氧化物半導體裝置的汲極區域這一側延伸至該橫向擴散金屬氧化物半導體裝置的源極區域這一側。
  17. 根據申請專利範圍第16項所述的半導體裝置，其中，該本體區位於該橫向擴散金屬氧化物半導體裝置的源極區域這一側的漂移區中。
  18. 根據申請專利範圍第11項所述的半導體裝置，其中，該基層包括半導體基板和位於該半導體基板中且具有第一摻雜類型的井區，該本體區和漂移區均位於該井區中。
  19. 根據申請專利範圍第14項所述的半導體裝置，其中，還包括至少部分位於該耐壓層上的場導體，該場導體和該閘極導體空間隔離。
  20. 根據申請專利範圍第11項所述的半導體裝置，其中，該第二摻雜類型為P型，該本體區中的摻雜劑為含銦的摻雜劑。
TW108106310A 2018-05-25 2019-02-25 橫向擴散金屬氧化物半導體裝置的製造方法及半導體裝置 TWI730300B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810515878.7A CN108682691A (zh) 2018-05-25 2018-05-25 横向扩散金属氧化物半导体器件的制造方法及半导体器件
CN201810515878.7 2018-05-25

Publications (2)

Publication Number Publication Date
TW202004858A TW202004858A (zh) 2020-01-16
TWI730300B true TWI730300B (zh) 2021-06-11

Family

ID=63808390

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106310A TWI730300B (zh) 2018-05-25 2019-02-25 橫向擴散金屬氧化物半導體裝置的製造方法及半導體裝置

Country Status (3)

Country Link
US (1) US11329153B2 (zh)
CN (1) CN108682691A (zh)
TW (1) TWI730300B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108682689B (zh) 2018-05-25 2023-12-01 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体结构和其形成方法
US12015057B2 (en) * 2020-12-31 2024-06-18 Texas Instruments Incorporated Carbon, nitrogen and/or fluorine co-implants for low resistance transistors
CN114429983A (zh) * 2022-04-01 2022-05-03 北京芯可鉴科技有限公司 高压横向双扩散金属氧化物半导体场效应管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI590457B (zh) * 2012-08-06 2017-07-01 美格納半導體有限公司 半導體裝置及其製造方法
TWI596672B (zh) * 2014-09-23 2017-08-21 Silergy Semiconductor Tech (Hangzhou) Ltd Lateral double diffused metal oxide semiconductor transistor and method of making the same
TWI608546B (zh) * 2015-08-14 2017-12-11 立錡科技股份有限公司 橫向雙擴散金屬氧化物半導體元件及其製造方法
TWI613712B (zh) * 2016-12-23 2018-02-01 新唐科技股份有限公司 半導體裝置及其製造方法
TWI614892B (zh) * 2017-01-09 2018-02-11 立錡科技股份有限公司 高壓元件及其製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
KR100958421B1 (ko) * 2002-09-14 2010-05-18 페어차일드코리아반도체 주식회사 전력 소자 및 그 제조방법
US7635621B2 (en) * 2002-11-22 2009-12-22 Micrel, Inc. Lateral double-diffused metal oxide semiconductor (LDMOS) device with an enhanced drift region that has an improved Ron area product
US7462885B2 (en) * 2006-11-30 2008-12-09 Taiwan Semiconductor Manufacturing Co. ESD structure for high voltage ESD protection
US7602037B2 (en) * 2007-03-28 2009-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage semiconductor devices and methods for fabricating the same
US7956412B2 (en) * 2007-12-04 2011-06-07 International Business Machines Corporation Lateral diffusion field effect transistor with a trench field plate
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8866252B2 (en) * 2011-09-15 2014-10-21 Cambridge Semiconductor Limited Power semiconductor devices and fabrication methods
US9082846B2 (en) * 2013-04-25 2015-07-14 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures
CN104716178A (zh) * 2013-12-11 2015-06-17 上海华虹宏力半导体制造有限公司 具有深孔的ldmos器件及其制造方法
KR102164721B1 (ko) * 2014-11-19 2020-10-13 삼성전자 주식회사 반도체 장치
US9954100B2 (en) * 2016-03-24 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for high voltate transistors
US10115720B2 (en) * 2016-04-15 2018-10-30 Magnachip Semiconductor, Ltd. Integrated semiconductor device and method for manufacturing the same
CN208240684U (zh) * 2018-05-25 2018-12-14 矽力杰半导体技术(杭州)有限公司 一种半导体器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI590457B (zh) * 2012-08-06 2017-07-01 美格納半導體有限公司 半導體裝置及其製造方法
TWI596672B (zh) * 2014-09-23 2017-08-21 Silergy Semiconductor Tech (Hangzhou) Ltd Lateral double diffused metal oxide semiconductor transistor and method of making the same
TWI608546B (zh) * 2015-08-14 2017-12-11 立錡科技股份有限公司 橫向雙擴散金屬氧化物半導體元件及其製造方法
TWI613712B (zh) * 2016-12-23 2018-02-01 新唐科技股份有限公司 半導體裝置及其製造方法
TWI614892B (zh) * 2017-01-09 2018-02-11 立錡科技股份有限公司 高壓元件及其製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Applied Math. & Information Sciences, 10, 2183-2187, 2016.
Microelectronics Journal, 38 (2007) 762-766
Microelectronics Journal, 38 (2007) 762-766 Applied Math. & Information Sciences, 10, 2183-2187, 2016. *

Also Published As

Publication number Publication date
CN108682691A (zh) 2018-10-19
TW202004858A (zh) 2020-01-16
US11329153B2 (en) 2022-05-10
US20190363187A1 (en) 2019-11-28

Similar Documents

Publication Publication Date Title
US7700440B2 (en) Method of manufacturing a metal-oxide-semiconductor with reduced on-resistance
US7750401B2 (en) Self-aligned complementary LDMOS
US20150279969A1 (en) Double-Resurf LDMOS With Drift And PSURF Implants Self-Aligned To A Stacked Gate "BUMP" Structure
TWI695434B (zh) 橫向擴散金屬氧化物半導體結構和其形成方法
CN108847423B (zh) 半导体器件及其制造方法
TWI722390B (zh) 橫向擴散金屬氧化物半導體裝置及其製造方法
US10784337B2 (en) MOSFET and a method for manufacturing the same
TWI730300B (zh) 橫向擴散金屬氧化物半導體裝置的製造方法及半導體裝置
US6773997B2 (en) Method for manufacturing a high voltage MOSFET semiconductor device with enhanced charge controllability
TWI695512B (zh) 橫向擴散金屬氧化物半導體裝置和其製造方法
CN210110783U (zh) 一种集成高性能的ldmos结构
US6492679B1 (en) Method for manufacturing a high voltage MOSFET device with reduced on-resistance
US10910493B2 (en) Semiconductor device and method of manufacturing the same
TW201914028A (zh) 高壓元件及其製造方法
TWI624065B (zh) 雙擴散金屬氧化物半導體元件及其製造方法
TWI673880B (zh) 橫向擴散金氧半導體裝置
US20220223733A1 (en) High Voltage Device, High Voltage Control Device and Manufacturing Methods Thereof
US10062778B2 (en) Semiconductor device
CN113035962B (zh) 结型场效应晶体管及其制造方法
KR20090070513A (ko) 반도체 소자 및 그 제조방법
CN208240684U (zh) 一种半导体器件
TW201338160A (zh) 半導體結構及其製程
TWI619200B (zh) 具有雙井區之金屬氧化物半導體元件及其製造方法
JPH04306881A (ja) 半導体装置およびその製造方法
TWI287840B (en) Self-aligned trench power metal oxide semiconductor field effect transistor device and its manufacturing method