TW201911576A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201911576A
TW201911576A TW107125493A TW107125493A TW201911576A TW 201911576 A TW201911576 A TW 201911576A TW 107125493 A TW107125493 A TW 107125493A TW 107125493 A TW107125493 A TW 107125493A TW 201911576 A TW201911576 A TW 201911576A
Authority
TW
Taiwan
Prior art keywords
polysilicon layer
substrate
region
semiconductor device
insulating film
Prior art date
Application number
TW107125493A
Other languages
English (en)
Inventor
大須賀祐喜
原田博文
六笠美生
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201911576A publication Critical patent/TW201911576A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種包括ESD保護二極體及縱型MOSFET的半導體裝置，所述ESD保護二極體不進行主動區域的縮小或晶片尺寸的擴大而具有期望的ESD耐量。包括：基板；第一導電型的汲極區域及源極區域，設在基板內；第二導電型的基極區域，設在汲極區域與源極區域之間；閘極電極，以在基極區域形成通道的方式，包括經由閘極絕緣膜而與基極區域相接的第一導電型的第一多晶矽層；以及雙向二極體，包括閘極電極、第二導電型的第二多晶矽層及第一導電型的第三多晶矽層，閘極電極、第二多晶矽層及第三多晶矽層在與基板的表面垂直的方向上依次配置。

Description

半導體裝置
本發明是有關於一種半導體裝置，特別是有關於一種包括縱型MOSFET及保護該縱型MOSFET的閘極絕緣膜免受靜電放電（Electrostatic Discharge，ESD）影響的雙向二極體（ESD保護二極體）的半導體裝置。
使用圖13（a）及圖13（b）來說明習知的具有縱型MOSFET及ESD保護二極體的半導體裝置。
圖13（a）是習知的半導體裝置900的平面圖，圖13（b）是沿著圖13（a）的a-a'線的剖面圖。
如圖13（b）所示，半導體裝置900具有形成有平面（planer）型的縱型金屬氧化物半導體場效電晶體（Metal Oxide Semiconductor Field Effect Transistor，MOSFET）901的主動（active）區域A以及在包括高濃度半導體基板910及磊晶層（epitaxial layer）915的基板916表面形成有厚的場（field）氧化膜918的場區域B。
在場區域B的場氧化膜918上，做為保護縱型MOSFET 901的閘極絕緣膜921免受ESD影響的ESD保護二極體而形成有雙向二極體925。所述雙向二極體925藉由在與基板916平行的方向上排列配置的P型多晶矽（polysilicon）層9231 、N型多晶矽層9241 、P型多晶矽層9232 、N型多晶矽層9242 及P型多晶矽層9233 的串聯連接而構成。
形成在主動區域A的縱型MOSFET 901具有包括高濃度半導體基板910及半導體層911的汲極區域917、基極區域912、源極區域913、基極接觸（base contact）區域914、閘極絕緣膜921以及閘極電極922。
在縱型MOSFET 901及雙向二極體925上形成有層間絕緣膜926，在層間絕緣膜926上形成有分別露出縱型MOSFET 901的源極區域913及基極接觸區域914的表面、雙向二極體925的P型多晶矽層9231 的表面以及P型多晶矽層9233 的表面的接觸孔（contact hole）。
在層間絕緣膜926上自主動區域A上至場區域B上形成有源極電極931，所述源極電極931經由形成在層間絕緣膜926的接觸孔而將源極區域913及基極接觸區域914與雙向二極體925的P型多晶矽層9231 電性連接。而且，在場區域B上形成有閘極墊（gate pad）933，所述閘極墊933經由形成在層間絕緣膜926的接觸孔而與雙向二極體925的P型多晶矽層9233 電性連接。在基板916的背面，與高濃度半導體基板910相接而形成有汲極電極932。另外，閘極電極922在未圖示的區域與閘極墊933電性連接。
所述構成的半導體裝置例如在專利文獻1中有所揭示。
另外，所述「基極區域」、「基極接觸區域」有時亦分別稱為「基體（body）區域」、「基體接觸區域」，但在本說明書中稱為「基極區域」、「基極接觸區域」。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利第3298476號說明書
[發明所欲解決之課題]
如上所述，在專利文獻1般的習知的具有縱型MOSFET及ESD保護二極體（雙向二極體）的半導體裝置中，雙向二極體形成在場區域。而且，為了提升ESD耐量，需要加大雙向二極體的PN接合面積。因此，為了確保期望的ESD耐量，需要在場區域形成大的雙向二極體，相應地，要縮小主動區域或必須加大晶片尺寸，從而成為了晶片尺寸縮小的障礙。
本發明提供一種包括雙向二極體及縱型MOSFET的半導體裝置，所述雙向二極體不會為了形成做為ESD保護二極體的雙向二極體而伴隨有主動區域的縮小或晶片尺寸的擴大，卻具有期望的ESD耐量。 [解決課題之手段]
本發明的半導體裝置的特徵在於包括：基板；第一導電型的汲極區域及源極區域，設在所述基板內；第二導電型的基極區域，設在所述汲極區域與所述源極區域之間；閘極電極，以在所述基極區域形成通道的方式，包括經由閘極絕緣膜而與所述基極區域相接的第一導電型的第一多晶矽層；雙向二極體，包括所述閘極電極，並以所述閘極電極成為其中一端的方式構成；源極電極，與所述源極區域、所述基極區域及所述雙向二極體的另一端電性連接；以及汲極電極，設在所述基板的背面上與所述汲極區域相接，所述雙向二極體進而包括設在所述閘極電極上的第二導電型的第二多晶矽層及設在所述第二多晶矽層上的第一導電型的第三多晶矽層，所述閘極電極、所述第二多晶矽層及所述第三多晶矽層在與所述基板的表面垂直的方向上依次配置。 [發明的效果]
根據本發明，藉由將構成雙向二極體的閘極電極、第二多晶矽層及第三多晶矽層依次在與基板垂直的方向上進行積層，而無需如習知般在場區域中將構成雙向二極體的P型多晶矽及N型多晶矽在與基板水平的方向上排列，從而可相應地縮小場區域。藉此，可擴大主動區域或縮小晶片尺寸。
另外，雙向二極體的PN接合面積可與閘極電極的上表面的面積大致同等。因此，能夠加大PN接合面積，所以可加大ESD耐量。
以下，一面參照圖式一面對本發明的實施形態進行詳細說明。
圖1是用以說明本發明的實施形態的具有縱型MOSFET的半導體裝置的平面圖。另外，本平面圖在以下所說明的第一實施形態至第七實施形態的半導體裝置中共通。
如圖1所示，本發明的實施形態的半導體裝置包括主動區域A及場區域B，在主動區域A設有縱型MOSFET（未圖示），在場區域B設有閘極墊33。
圖2是用以說明本發明的第一實施形態的半導體裝置中的縱型MOSFET 100的結構的剖面圖。圖2所示的縱型MOSFET 100形成在圖1所示的主動區域A。
如圖2所示，縱型MOSFET 100為平面（planar）型的MOSFET，包括高濃度地注入有N型的雜質的高濃度半導體基板10及設在高濃度半導體基板10之上的磊晶層15。另外，以下，亦將高濃度半導體基板10與磊晶層15合稱為基板16。
在基板16內設有：汲極區域17，包括N型的高濃度半導體基板10及設在其上的N型的半導體層11；P型的基極區域12，設在基板16（磊晶層15）的表面；N型的源極區域13，在基極區域12內部設在基板16的表面；以及基極接觸區域14，自基板16的表面起通過源極區域13間而到達基極區域12。
在基板16上，以在基極區域12的基板16的表面部形成通道的方式，經由閘極絕緣膜21而設有包括N型的多晶矽的閘極電極22。在閘極電極22上積層有P型多晶矽層23及N型多晶矽層24，藉由閘極電極22-P型多晶矽層23-N型多晶矽層24這三層而形成有閘極電極22成為其中一端，N型多晶矽層24成為另一端的雙向二極體25。
另外，如圖2所示，P型多晶矽層23及N型多晶矽層24形成的較閘極電極22寬度窄。然而，這緣於後述製造方法，P型多晶矽層23及N型多晶矽層24較閘極電極22寬度窄非必須。理想的是盡可能與閘極電極為同等的寬度。
另外，在基板16上的除去雙向二極體25的區域，直至與雙向二極體25的另一端即N型多晶矽層24的表面同等的高度為止，設有層間絕緣膜26。在雙向二極體25及層間絕緣膜26上設有源極電極31，源極電極31與雙向二極體25的另一端即N型多晶矽層24直接相接，並且經由設在層間絕緣膜26的接觸插頭（contact plug）30而與源極區域13及基極接觸區域14電性連接。而且，在基板16的背面整個面，與高濃度半導體基板10相接而設有汲極電極32。
此處，圖3中表示沿著圖1的a-a'線的剖面圖。圖3示出了本實施形態的半導體裝置中的縱型MOSFET 100及閘極墊部的結構。
如圖3所示，閘極電極22的一部分自主動區域A跨及場區域B而形成，並在場區域B中，經由閘極電極22上的層間絕緣膜26中所設的接觸插頭30而與閘極墊33電性連接。
根據如上般構成的第一實施形態的半導體裝置中的縱型MOSFET 100，構成雙向二極體25的第一多晶矽層即閘極電極22、第二多晶矽層即P型多晶矽層23及第三多晶矽層即N型多晶矽層24依次在與基板16垂直的方向上設置，藉此，無需再如習知般在場區域B中將雙向二極體25在水平方向上排列設置。因此，相應地，能夠縮小晶片尺寸或擴大主動區域。
另外，閘極電極22在與圖2的紙面垂直的方向上延伸並且在圖1所示的主動區域A並行設置多個。並且，藉由閘極電極與P型多晶矽層23及N型多晶矽層24為大致同等的寬度，雙向二極體的PN接合面積與閘極電極的上表面的面積大致同等。因此，能夠不擴大晶片尺寸而加大雙向二極體25的PN接合面積，藉此，可加大ESD耐量。
進而，因將閘極電極22用做雙向二極體25的構成要素，所以可使雙向二極體25削減一層。
接著，關於本實施形態的半導體裝置中的縱型MOSFET 100的製造方法的一例，使用圖4以及圖5（a）及圖5（b）所示的步驟剖面圖進行說明。
如圖4所示，在高濃度地摻雜有N型雜質的高濃度半導體基板10之上，藉由磊晶成長來形成摻雜有N型雜質的磊晶層15。藉此，形成包括高濃度半導體基板10及磊晶層15的基板16。並且，在基板16表面藉由熱氧化等而形成閘極絕緣膜21。之後，在將N型的多晶矽層形成在閘極絕緣膜21上之後，藉由光微影法（photolithography）形成對形成閘極電極22的區域進行覆蓋的光阻（photo resist）的圖案（未圖示）。繼而，以該光阻圖案為遮罩，對N型的多晶矽層進行蝕刻，形成閘極電極22。
接著，以閘極電極22為遮罩，自基板16（磊晶層15）的表面摻雜P型的雜質，並使其熱擴散，藉此形成P型的基極區域12。藉此，剩餘的磊晶層即N型的半導體層11及高濃度半導體基板10成為N型的汲極區域17。之後，以閘極電極22為遮罩，自基板16表面摻雜N型的雜質，在P型的基極區域12內形成N型的源極區域13。
進而，以在基板16表面上的一部分具有開口的光阻圖案（未圖示）為遮罩，自基板16表面摻雜P型的雜質，如圖5（a）所示，形成P型的基極接觸區域14。繼而，在整個表面形成層間絕緣膜26之後，藉由光微影法形成在閘極電極22上具有開口的光阻（未圖示），並以此為遮罩，以使閘極電極22的表面露出的方式對層間絕緣膜26進行蝕刻。藉此，在層間絕緣膜26的閘極電極22上形成開口26op。此時，為了不蝕刻至閘極電極22的邊緣的外側，考慮對準（alignment）偏差而以使光阻的開口較閘極電極22的寬度稍窄的方式實施光微影法。結果，在閘極電極22的兩端部上殘留層間絕緣膜26。
之後，在包括開口26op內的整個表面形成P型多晶矽層之後進行回蝕刻(etch back)，藉此，如圖5（b）所示，在閘極電極22上的開口26op內埋入P型多晶矽層23。繼而，在包括開口26op內的整個表面形成N型多晶矽層之後進行回蝕刻，藉此，在P型多晶矽層23上的開口26op內埋入N型多晶矽層24。另外，此時，場區域B的閘極電極22（參照圖3）因層間絕緣膜26成為遮罩，所以在進行P型多晶矽層23及N型多晶矽層24的回蝕刻時，未被蝕刻而殘留。
之後，在層間絕緣膜26形成到達基板16表面的接觸插頭30，進而，將源極電極31形成在層間絕緣膜26上，藉此將基板表面的源極區域13及基極接觸區域14與N型多晶矽層24電性連接（參照圖2）。與此同時，在場區域B中，在層間絕緣膜26形成到達閘極電極22的接觸插頭30，從而閘極墊33與閘極電極22電性連接。
最後藉由在基板16的背面整個面形成汲極電極32，而獲得圖2所示的本實施形態的半導體裝置中的縱型MOSFET 100。
圖6是用以說明本發明的第二實施形態的半導體裝置中的縱型MOSFET 200的剖面圖。另外，之後，對與圖2及圖3所示的第一實施形態的半導體裝置中的縱型MOSFET 100相同的構成要素標注相同的符號，並適當省略重覆的說明。
本實施形態的縱型MOSFET 200中的雙向二極體25的結構與第一實施形態的縱型MOSFET 100不同。
即，本實施形態的縱型MOSFET 200中，閘極電極22上的P型多晶矽層23以亦覆蓋閘極電極22的側面的方式形成，在P型多晶矽層23之上以與P型多晶矽層23相同的寬度形成有N型多晶矽層24。
根據本實施形態的縱型MOSFET 200，與第一實施形態的縱型MOSFET 100相比更可加大PN接合面積，因此，可進一步使ESD耐量提升。
接著，關於本實施形態的半導體裝置中的縱型MOSFET 200的製造方法，使用圖7（a）及圖7（b）所示的步驟剖面圖進行說明。
本實施形態的縱型MOSFET 200的製造方法至閘極電極22的形成為止與圖4所示的第一實施形態的縱型MOSFET 100的製造方法相同。
在圖4所示的步驟之後，如圖7（a）所示，在整個表面形成P型多晶矽層23之後，在其上積層N型多晶矽層24。並且，在閘極電極22的上部形成寬度較閘極電極22的寬度寬的光阻的圖案（未圖示），並以此為遮罩，對N型多晶矽層24及P型多晶矽層23進行蝕刻，獲得圖7（b）所示的結構。
接著，在整個表面形成層間絕緣膜26，與第一實施形態同樣地，形成接觸插頭30、源極電極31、汲極電極32及閘極墊33，藉此，獲得圖6所示的本實施形態的半導體裝置中的縱型MOSFET 200。
根據第二實施形態，不再需要如第一實施形態中在閘極電極22上形成開口26op（參照圖5（a）及圖5（b））時般實施考慮了對準偏差的光微影法，從而可提升可靠性。
圖8是用以說明本發明的第三實施形態的半導體裝置中的縱型MOSFET 300的剖面圖。
本實施形態的縱型MOSFET 300為溝槽閘極（trench gate）結構的縱型MOSFET，在藉由在溝槽內埋入閘極電極22及構成雙向二極體25的P型多晶矽層23及N型多晶矽層24而形成的方面，與第一實施形態的縱型MOSFET 100或第二實施形態的縱型MOSFET 200不同。
在本實施形態的縱型MOSFET 300中，在基板16內設有：汲極區域17，包括N型的高濃度半導體基板10及設在其上的N型的半導體層11；P型的基極區域12，設在汲極區域17之上；以及溝槽20，自基板16（磊晶層15）的表面起貫通基極區域12而到達汲極區域17的上表面。
在溝槽20的內部，形成有：閘極絕緣膜21，覆蓋溝槽20的底面及至基板16表面為止的側面；閘極電極22，由N型多晶矽層所形成，經由閘極絕緣膜21而埋入，直至低於基板16表面的位置；P型多晶矽層23，在閘極電極22上埋入，直至低於基板16表面的位置；以及N型多晶矽層24，填埋P型多晶矽層23上的溝槽20的剩餘的部分。藉由該些閘極電極22-P型多晶矽層23-N型多晶矽層24這三層，形成有雙向二極體25。
在基板16的表面的除去溝槽20的區域，形成有高濃度地注入有N型的雜質的源極區域13及高濃度地注入有P型的雜質的基極接觸區域14。源極區域13具有至少至閘極電極22上部為止的深度。而且，基極接觸區域14以自基板16的表面通過源極區域13而到達基極區域12的方式設置為被源極區域13夾持。
在基板16上，源極電極31設置為與源極區域13及基極接觸區域14、以及雙向二極體25的另一端即N型多晶矽層24直接相接，藉此，源極區域13、基極接觸區域14及N型多晶矽層24電性連接。而且，汲極電極32設置在基板16的背面整個面，與高濃度半導體基板10相接。
如此，根據第三實施形態，在溝槽20內，在與基板16垂直的方向上依次形成有構成雙向二極體25的閘極電極22、P型多晶矽層23及N型多晶矽層24，由此，與第一實施形態及第二實施形態同樣地，能夠縮小晶片尺寸或擴大主動區域及提升ESD耐量。
另外，亦具有如下優點：不再需要考慮如第一實施形態般在閘極電極22上形成開口26op（參照圖5（a）及圖5（b））時的對準偏差。
圖9是用以說明本發明的第四實施形態的半導體裝置中的縱型MOSFET 400的剖面圖。
本實施形態的縱型MOSFET 400雖與第三實施形態的縱型MOSFET 300同樣為溝槽閘極結構的縱型MOSFET，但使埋入至溝槽20內而形成的雙向二極體25的多晶矽層較第三實施形態的縱型MOSFET 300多兩層，將雙向二極體25做為包括N型多晶矽層（閘極電極22）、P型多晶矽層231 、N型多晶矽層241 、P型多晶矽層232 及N型多晶矽層242 這五層的多晶矽層的npnpn二極體。
因此，本實施形態的縱型MOSFET 400可加大雙向二極體25的崩潰電壓。
圖10是用以說明本發明的第五實施形態的半導體裝置中的縱型MOSFET 500的剖面圖。
本實施形態的縱型MOSFET 500在雙向二極體25為包括五層的多晶矽層（閘極電極22、P型多晶矽層231 、N型多晶矽層241 、P型多晶矽層232 及N型多晶矽層242 ）的npnpn二極體的方面與第四實施形態相同，但在並不是將雙向二極體25全部埋入至溝槽20內，而是僅使在形成溝槽20時做為遮罩使用的層間絕緣膜26的部分自溝槽20超出的方面與第四實施形態的縱型MOSFET 400不同。
本實施形態的縱型MOSFET 500中的雙向二極體25如下形成。
即，首先，在基板16的表面上，形成在形成溝槽20的區域上具有開口26t的層間絕緣膜26，並以具有開口26t的層間絕緣膜26為遮罩對基板16進行蝕刻，而形成溝槽20。藉此，形成包括溝槽20及與溝槽20的上部相連的開口26t的溝槽。並且，在溝槽20的底部及內側面形成閘極絕緣膜21之後，在包括溝槽20及開口26t的溝槽的底部經由閘極絕緣膜21而形成包括N型的多晶矽的閘極電極22。進而，藉由在包括溝槽20及開口26t的溝槽的閘極電極22上的剩餘部分埋入P型多晶矽層231 、N型多晶矽層241 、P型多晶矽層232 及N型多晶矽層242 而形成雙向二極體25。此處，構成雙向二極體25的五層多晶矽層分別是藉由在包括溝槽20及開口26t的溝槽內形成多晶矽之後進行回蝕刻而形成。
另外，在層間絕緣膜26設有露出源極區域13及基極接觸區域14的表面的接觸孔26c。並且，在包括該接觸孔26c內的整個表面形成有源極電極31，藉此，雙向二極體25的另一端即N型多晶矽層242 與源極區域13及基極接觸區域14電性連接。
如此，根據本實施形態的縱型MOSFET 500，藉由接觸孔26c的存在，而在基板16表面上形成凹凸，所以與如第四實施形態的縱型MOSFET 400般將源極電極31形成在平坦的面的情況相比，可使源極電極31與基板16的密接性提升。
圖11是用以說明本發明的第六實施形態的半導體裝置中的縱型MOSFET 600的剖面圖。
本實施形態的縱型MOSFET 600在雙向二極體25的另一端即N型多晶矽層242 形成在層間絕緣膜26之上的方面與第五實施形態的縱型MOSFET 500不同。而且，根據所述不同點，源極電極31與N型多晶矽層242 的上表面及側面相接而形成。
如此，根據本實施形態的縱型MOSFET 600，因源極電極31與N型多晶矽層242 的連接面積擴大，所以在使該些的密接性提升的同時可使接觸電阻減少。
圖11所示的本實施形態的縱型MOSFET 600中的雙向二極體25如下形成。
即，首先，與第五實施形態同樣地，在形成包括溝槽20及與溝槽20的上部相連的開口26t的溝槽，並在溝槽20的底部及內側面形成閘極絕緣膜21之後，在包括溝槽20及開口26t的溝槽的底部經由閘極絕緣膜21而形成包括N型的多晶矽的閘極電極22。接著，在包括溝槽20及開口26t的溝槽的閘極電極22上的剩餘部分埋入P型多晶矽層231 、N型多晶矽層241 、及P型多晶矽層232 。此處，閘極電極22、P型多晶矽層231 、N型多晶矽層241 、及P型多晶矽層232 這四層多晶矽層分別是藉由在包括溝槽20及開口26t的溝槽內形成多晶矽之後進行回蝕刻而形成。
之後，在層間絕緣膜26及P型多晶矽層232 上形成N型多晶矽層，以在源極區域13的一部分及基極接觸區域14上具有開口的光阻的圖案（未圖示）為遮罩而對N型多晶矽層及層間絕緣膜26進行蝕刻。藉此，形成做為雙向二極體25的另一端的N型多晶矽層242 ，並且形成露出源極區域13及基極接觸區域14的表面的接觸孔26c。
在接觸孔26c內及N型多晶矽層242 上形成源極電極31，藉此，雙向二極體25的另一端即N型多晶矽層242 與源極區域13及基極接觸區域14電性連接。
圖12是用以說明本發明的第七實施形態的半導體裝置中的縱型MOSFET 700的剖面圖。
本實施形態的縱型MOSFET 700在不僅雙向二極體25的另一端即N型多晶矽層242 ，P型多晶矽層232 亦形成在層間絕緣膜26之上的方面與第六實施形態的縱型MOSFET 600不同。
即，P型多晶矽層232 設在N型多晶矽層241 及層間絕緣膜26的一部分上，進而，N型多晶矽層242 設在P型多晶矽層232 上及層間絕緣膜26的剩餘部分之上。即，N型多晶矽層242 與P型多晶矽層232 的上表面及側面相接而形成。
如此，根據本實施形態的縱型MOSFET 700，與第六實施形態的縱型MOSFET 600相比，源極電極31與N型多晶矽層242 的連接面積更擴大，所以在使該些的密接性進一步提升的同時可使接觸電阻進一步減少。
圖12所示的本實施形態的縱型MOSFET 700中的雙向二極體25如下形成。
即，首先，與第五實施形態及第六實施形態同樣地，在形成包括溝槽20及與溝槽20的上部相連的開口26t的溝槽，並在溝槽20的底部及內側面形成閘極絕緣膜21之後，在包括溝槽20及開口26t的溝槽的底部經由閘極絕緣膜21而形成包括N型的多晶矽的閘極電極22。接著，在包括溝槽20及開口26t的溝槽的閘極電極22上的剩餘部分埋入P型多晶矽層231 及N型多晶矽層241 。此處，該些閘極電極22、P型多晶矽層231 、及N型多晶矽層241 分別是藉由在包括溝槽20及開口26t的溝槽內形成多晶矽之後進行回蝕刻而形成。
之後，在層間絕緣膜26及N型多晶矽層241 上形成P型多晶矽層，以覆蓋N型多晶矽層241 及層間絕緣膜26的一部分上的光阻的圖案（未圖示）為遮罩而對P型多晶矽層進行蝕刻，藉此形成P型多晶矽層232 。
接著，以覆蓋P型多晶矽層232 的側面及上表面以及層間絕緣膜26的方式形成N型多晶矽層。並且，以在源極區域13的一部分及基極接觸區域14具有開口的光阻的圖案（未圖示）為遮罩而對N型多晶矽層及層間絕緣膜26進行蝕刻。藉此，形成做為雙向二極體25的另一端的N型多晶矽層242 ，並且形成露出源極區域13及基極接觸區域14的表面的接觸孔26c。
在接觸孔26c內及N型多晶矽層242 上形成源極電極31，藉此，雙向二極體25的另一端即N型多晶矽層242 與源極區域13及基極接觸區域14電性連接。
以上，對本發明的實施形態進行了說明，但本發明當然不限定於所述實施形態，可在不脫離本發明主旨的範圍內進行各種變更。
例如，亦可在所述實施形態所說明的半導體裝置的構成中將P型與N型的構成要素的導電型全部反轉。
而且，雙向二極體25的層數並不限於所述三層、五層，亦能夠進一步增加。
A‧‧‧主動區域
B‧‧‧場區域
10‧‧‧高濃度半導體基板
11‧‧‧半導體層
12‧‧‧基極區域
13‧‧‧源極區域
14‧‧‧基極接觸區域
15‧‧‧磊晶層
16‧‧‧基板
17‧‧‧汲極區域
20‧‧‧溝槽
21‧‧‧閘極絕緣膜
22‧‧‧閘極電極
23、231、232、233‧‧‧P型多晶矽層
24、241、242‧‧‧N型多晶矽層
25‧‧‧雙向二極體
26‧‧‧層間絕緣膜
26c‧‧‧接觸孔
26op、26t‧‧‧開口
30‧‧‧接觸插頭
31‧‧‧源極電極
32‧‧‧汲極電極
33‧‧‧閘極墊
100～700、900‧‧‧半導體裝置
901‧‧‧縱型MOSFET
910‧‧‧高濃度半導體基板
911‧‧‧半導體層
912‧‧‧基極區域
913‧‧‧源極區域
914‧‧‧基極接觸區域
915‧‧‧磊晶層
916‧‧‧基板
917‧‧‧汲極區域
918‧‧‧場氧化膜
921‧‧‧閘極絕緣膜
922‧‧‧閘極電極
923、9231、9232、9233‧‧‧P型多晶矽層
924、9241、9242‧‧‧N型多晶矽層
925‧‧‧雙向二極體
926‧‧‧層間絕緣膜
931‧‧‧源極電極
932‧‧‧汲極電極
933‧‧‧閘極墊
圖1是用以說明本發明的實施形態的半導體裝置的平面圖。 圖2是表示本發明的第一實施形態的半導體裝置中的縱型MOSFET的結構的剖面圖。 圖3是表示本發明的第一實施形態的半導體裝置中的縱型MOSFET及閘極墊部的結構的剖面圖。 圖4是表示本發明的第一實施形態的半導體裝置中的縱型MOSFET的製造方法的剖面圖。 圖5（a）及圖5（b）是表示本發明的第一實施形態的半導體裝置中的縱型MOSFET的製造方法的剖面圖。 圖6是表示本發明的第二實施形態的半導體裝置中的縱型MOSFET的結構的剖面圖。 圖7（a）及圖7（b）是表示本發明的第二實施形態的半導體裝置中的縱型MOSFET的製造方法的剖面圖。 圖8是表示本發明的第三實施形態的半導體裝置中的縱型MOSFET的結構的剖面圖。 圖9是表示本發明的第四實施形態的半導體裝置中的縱型MOSFET的結構的剖面圖。 圖10是表示本發明的第五實施形態的半導體裝置中的縱型MOSFET的結構的剖面圖。 圖11是表示本發明的第六實施形態的半導體裝置中的縱型MOSFET的結構的剖面圖。 圖12是表示本發明的第七實施形態的半導體裝置中的縱型MOSFET的結構的剖面圖。 圖13（a）及圖13（b）是表示習知的具有縱型MOSFET及ESD保護二極體的半導體裝置的結構的平面圖及剖面圖。

Claims (8)

  1. 一種半導體裝置，其特徵在於包括： 基板； 第一導電型的汲極區域及源極區域，設在所述基板內； 第二導電型的基極區域，設在所述汲極區域與所述源極區域之間； 閘極電極，以在所述基極區域形成通道的方式，包括經由閘極絕緣膜而與所述基極區域相接的第一導電型的第一多晶矽層； 雙向二極體，包括所述閘極電極，並以所述閘極電極成為其中一端的方式構成； 源極電極，與所述源極區域、所述基極區域及所述雙向二極體的另一端電性連接；以及 汲極電極，設在所述基板的背面上與所述汲極區域相接， 所述雙向二極體進而包括設在所述閘極電極上的第二導電型的第二多晶矽層及設在所述第二多晶矽層上的第一導電型的第三多晶矽層， 所述閘極電極、所述第二多晶矽層及所述第三多晶矽層在與所述基板的表面垂直的方向上依次配置。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，所述雙向二極體經由所述閘極絕緣膜而設在所述基板上。
  3. 如申請專利範圍第1項所述的半導體裝置，其中， 所述汲極區域自所述基板的背面起具有規定的厚度並設在所述基板， 所述半導體裝置進而包括自所述基板的表面起到達所述汲極區域的上表面的溝槽， 所述閘極絕緣膜覆蓋所述溝槽的內側的底面及側面， 所述閘極電極經由所述閘極絕緣膜而埋入至所述溝槽內。
  4. 如申請專利範圍第3項所述的半導體裝置，其中，所述第二多晶矽層經由所述閘極絕緣膜而埋入至所述溝槽內。
  5. 如申請專利範圍第4項所述的半導體裝置，其中，所述第三多晶矽層經由所述閘極絕緣膜而埋入至所述溝槽內。
  6. 如申請專利範圍第5項所述的半導體裝置，其中， 所述雙向二極體在所述第三多晶矽層上進而具有第二導電型的第四多晶矽層及第一導電型的第五多晶矽層， 所述第四多晶矽層及所述第五多晶矽層在與所述基板垂直的方向上依次配置。
  7. 如申請專利範圍第6項所述的半導體裝置，其中，所述第四多晶矽層經由所述閘極絕緣膜而埋入至所述溝槽內。
  8. 如申請專利範圍第7項所述的半導體裝置，其中，所述第五多晶矽層經由所述閘極絕緣膜而埋入至所述溝槽內。
TW107125493A 2017-08-04 2018-07-24 半導體裝置 TW201911576A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017151416A JP6964461B2 (ja) 2017-08-04 2017-08-04 半導体装置
JP2017-151416 2017-08-04

Publications (1)

Publication Number Publication Date
TW201911576A true TW201911576A (zh) 2019-03-16

Family

ID=65231725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125493A TW201911576A (zh) 2017-08-04 2018-07-24 半導體裝置

Country Status (5)

Country Link
US (1) US10347620B2 (zh)
JP (1) JP6964461B2 (zh)
KR (1) KR20190015141A (zh)
CN (1) CN109390333A (zh)
TW (1) TW201911576A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7057044B2 (ja) * 2018-02-22 2022-04-19 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
CN112201687A (zh) * 2020-10-30 2021-01-08 深圳市威兆半导体有限公司 一种npn三明治栅结构的沟槽mosfet器件
KR20220111994A (ko) 2021-02-03 2022-08-10 최준 유전 알고리즘 기반 의류 도면 디자인
KR20220157013A (ko) 2021-05-20 2022-11-29 김경효 메터버스 서버를 구비한 다품종 소량생산 시스템
CN116525663B (zh) * 2023-07-05 2023-09-12 江苏应能微电子股份有限公司 具有闸源端夹止结构的沟槽式功率mosfet器件及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5849447B2 (ja) 1977-01-19 1983-11-04 昭和電工株式会社 棒材位置決め装置
JPH04111363A (ja) * 1990-08-30 1992-04-13 Hitachi Ltd 半導体装置
JP3298476B2 (ja) 1997-10-31 2002-07-02 関西日本電気株式会社 Ｍｏｓトランジスタの製造方法
JP5391261B2 (ja) 2000-03-06 2014-01-15 ローム株式会社 半導体装置
JP4917709B2 (ja) * 2000-03-06 2012-04-18 ローム株式会社 半導体装置
JP2002314085A (ja) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd Ｍｏｓｆｅｔの保護装置
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
US8435853B2 (en) * 2010-08-30 2013-05-07 Infineon Technologies Ag Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode
US8653535B2 (en) * 2010-09-06 2014-02-18 Panasonic Corporation Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
JP5990986B2 (ja) * 2012-04-10 2016-09-14 三菱電機株式会社 保護ダイオード
US10236370B2 (en) * 2015-09-15 2019-03-19 Hitachi, Ltd. Semiconductor device and method of manufacturing the same, power converter, three-phase motor system, automobile and railway vehicle

Also Published As

Publication number Publication date
US10347620B2 (en) 2019-07-09
CN109390333A (zh) 2019-02-26
JP2019033109A (ja) 2019-02-28
KR20190015141A (ko) 2019-02-13
JP6964461B2 (ja) 2021-11-10
US20190043853A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
TW201911576A (zh) 半導體裝置
US8466026B2 (en) Semiconductor device and method for manufacturing the same
JP5525153B2 (ja) 半導体装置
US8338907B2 (en) Semiconductor device and method of manufacturing the same
TWI488297B (zh) 元件與其形成方法
US10475916B2 (en) Semiconductor device and manufacturing method thereof
JP7299769B2 (ja) 半導体装置
US20190305079A1 (en) Semiconductor device and method of manufacturing the same
WO2021182225A1 (ja) 半導体装置
TWI384621B (zh) 高耐壓電晶體、及使用其之半導體裝置、以及高耐壓電晶體之製造方法
US8643093B2 (en) Semiconductor device and method of manufacturing the same
TW201838039A (zh) 半導體裝置
US11222972B2 (en) Semiconductor device and manufacturing method thereof
JP2012216577A (ja) 絶縁ゲート型半導体装置
US20080111197A1 (en) Semiconductor device including a misfet having divided source/drain regions
JP2004335812A (ja) 高耐圧半導体装置及びその製造方法
JP2014212203A (ja) 半導体装置
US7282764B2 (en) Semiconductor device
KR101129936B1 (ko) 라인 타입의 액티브 영역을 갖는 반도체 소자 및 그 제조 방법
KR20210071134A (ko) 반도체 장치
JP3339455B2 (ja) 半導体装置及びその製造方法
TW201935568A (zh) 半導體裝置
TWI810249B (zh) 突崩穩健性ldmos
JP2007184387A (ja) 半導体装置およびその製造方法
JP2007281259A (ja) 静電保護素子及び静電保護回路