TW201838120A - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TW201838120A
TW201838120A TW106111723A TW106111723A TW201838120A TW 201838120 A TW201838120 A TW 201838120A TW 106111723 A TW106111723 A TW 106111723A TW 106111723 A TW106111723 A TW 106111723A TW 201838120 A TW201838120 A TW 201838120A
Authority
TW
Taiwan
Prior art keywords
insulating substrate
package structure
trench
circuit portion
metal layer
Prior art date
Application number
TW106111723A
Other languages
English (en)
Other versions
TWI626724B (zh
Inventor
劉文俊
賴威仁
Original Assignee
思鷺科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 思鷺科技股份有限公司 filed Critical 思鷺科技股份有限公司
Priority to TW106111723A priority Critical patent/TWI626724B/zh
Priority to CN201710366949.7A priority patent/CN108695290A/zh
Priority to US15/657,208 priority patent/US10134668B2/en
Application granted granted Critical
Publication of TWI626724B publication Critical patent/TWI626724B/zh
Publication of TW201838120A publication Critical patent/TW201838120A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85411—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85466—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85472—Vanadium (V) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85484—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一種封裝結構包括一導線架、一絕緣基材、多個導通孔、一圖案化金屬層以及一晶片。導線架包括多個接點。絕緣基材包覆導線架。導通孔設置於絕緣基材上並連通接點。圖案化金屬層覆蓋絕緣基材的一外表面並包括一溝槽以及一線路部。線路部連接並覆蓋導通孔及接點。溝槽環繞線路部，以使線路部與其餘的圖案化金屬層電性絕緣，其中溝槽所暴露的絕緣基材的一表面低於外表面。晶片設置於絕緣基材上並與線路部電性連接。

Description

封裝結構
本發明實施例是有關於一種封裝結構，且特別是有關於一種晶片的封裝結構。
現今之資訊社會下，人類對電子產品之依賴性與日俱增。為因應現今電子產品高速度、高效能、且輕薄短小的要求，具有可撓曲特性之軟性電路板已逐漸應用於各種電子裝置中，例如：行動電話（Mobile Phone）、筆記型電腦（Notebook PC）、數位相機（digital camera）、平板電腦（tablet PC）、印表機（printer）與光碟機（disk player）等。
一般而言，線路板的製作主要是將一絕緣基板的單面或相對兩表面上進行前處理、濺鍍（sputter）、壓合銅或電鍍銅，再進行黃光製程，以於此絕緣基板之單面或相對兩表面上形成線路層。然而，此製程的步驟繁複，且濺鍍的製程的成本較高。此外，利用圖案化乾膜層作電鍍屏障所形成的圖案化線路層較難以達到現今對細線路（fine pitch）的需求。再者，絕緣基板的材料多半採用聚醯亞胺或是ABF（Ajinomoto build-up film）樹脂，其價格較昂貴。因此，目前封裝基板的製作不僅步驟繁複，且成本亦偏高。
本發明實施例提供一種封裝結構，其可直接於絕緣基材上形成線路，因而可簡化製程及降低生產成本，更可符合細線路的需求。
本發明實施例的封裝結構包括一導線架、一絕緣基材、多個第一導通孔、一圖案化金屬層以及一晶片。導線架包括多個第一接點。絕緣基材包覆導線架。第一導通孔設置於絕緣基材上並連通第一接點。圖案化金屬層覆蓋絕緣基材的一外表面並包括一第一溝槽以及一線路部。線路部連接並覆蓋第一導通孔及第一接點，第一溝槽環繞線路部，以使線路部與其餘的圖案化金屬層電性絕緣，其中第一溝槽所暴露的絕緣基材的一表面低於外表面。晶片設置於絕緣基材上並與線路部電性連接。
在本發明的一實施例中，上述的絕緣基材的材料包括環氧化合物（epoxy）、鄰苯二甲酸二烯丙酯（DAP）、苯並環丁烯（BCB）、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂（Bismaleimide-Triazine modified epoxy resin）、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯（PET）、聚對苯二甲酸丁二酯（PBT）、液晶高分子（liquid crystal polyester, LCP）、聚醯胺（PA）、尼龍6、共聚聚甲醛（POM）、聚苯硫醚（PPS）、聚碳酸脂（polycarbonate, PC）、聚甲基丙烯酸甲脂（polymethacrylate, PMMA）、ABS樹脂（Acrylonitrile Butadiene Styrene, ABS）或環狀烯烴共聚物（COC）。
在本發明的一實施例中，上述的絕緣基材的材料不包括適於被雷射、電漿或機械刀具激活為可進行金屬化鍍膜之金屬氧化複合物。
在本發明的一實施例中，上述的絕緣基材的材料包括適於被雷射、電漿或機械刀具激活為可進行金屬化鍍膜之金屬氧化複合物。
在本發明的一實施例中，上述的金屬氧化複合物包括鋅、銅、銀、金、鎳、鈀、鉑、鈷、銠、銥、銦、鐵、錳、鋁、鉻、鎢、釩、鉭、鈦或其任意組合。
在本發明的一實施例中，上述的圖案化金屬層更包括多個外部接墊，設置於絕緣基材相對於晶片的一下表面並電性連接第一接點。
在本發明的一實施例中，上述的導線架包括多個外部接墊，暴露於絕緣基材之外並電性連接第一接點。
在本發明的一實施例中，上述的絕緣基材更包括一第二導通孔，設置於絕緣基材上並電性連接導線架的一接地電極，且其餘的圖案化金屬層覆蓋並電性連接第二導通孔。
在本發明的一實施例中，上述的絕緣基材更包括一元件設置槽，晶片及第一導通孔設置於元件設置槽內。
在本發明的一實施例中，上述的晶片透過打線接合技術或覆晶封裝技術而電性連接至線路部。
在本發明的一實施例中，上述的導線架更包括至少一第二接點，絕緣基材更包括至少一開口，以暴露第二接點，線路部連接並覆蓋開口及第二接點。
在本發明的一實施例中，上述的絕緣基材更包括一第二溝槽，其位於第一溝槽所框圍的範圍內並與第一溝槽之間維持一間隙，線路部覆蓋第二溝槽以及間隙，第二溝槽的一底面低於外表面。
在本發明的一實施例中，上述的圖案化金屬層的材料包括金、鈀、銀、錫、鎢、鈦、釩或銅。
在本發明的一實施例中，上述的導線架包括一金屬柱陣列，且第一接點包括多個金屬柱。
在本發明的一實施例中，上述的導線架更包括一晶片座，金屬柱圍繞晶片座設置。
在本發明的一實施例中，上述的絕緣基材更包括一開口，以暴露晶片座的一頂面。
在本發明的一實施例中，上述的晶片座的一底面與各金屬柱的一下表面共平面。
在本發明的一實施例中，上述的封裝結構更包括多個第三導通孔，設置於絕緣基材上，絕緣基材覆蓋晶片座的一周緣區域，第三導通孔連接周緣區域，且線路部連接第三導通孔。
在本發明的一實施例中，上述的導線架更包括一晶片座，晶片座包括一凹口，凹口的一底面與金屬柱陣列的下表面共平面。
在本發明的一實施例中，上述的絕緣基材更包括一開口，以暴露底面，且金屬柱圍繞晶片座。
在本發明的一實施例中，上述的絕緣基材覆蓋晶片座的一周緣區域，且晶片座的一下表面突出於絕緣基材的一下表面。
在本發明的一實施例中，上述的封裝結構更包括多個第三導通孔，設置於絕緣基材上，絕緣基材覆蓋晶片座的一周緣區域，周緣區域圍繞凹口，第三導通孔連接周緣區域，且線路部連接第三導通孔。
在本發明的一實施例中，上述的封裝結構更包括一封裝膠體，覆蓋晶片以及絕緣基材的一上表面。
本發明實施例的一種封裝結構包括一導線架、一絕緣基材、多個第一導通孔、一圖案化金屬層以及一晶片。導線架包括多個第一接點以及至少一第二接點。絕緣基材包覆導線架並包括至少一開口，開口暴露第二接點。第一導通孔設置於絕緣基材上並連通第一接點。圖案化金屬層覆蓋絕緣基材的一外表面並包括一第一溝槽以及一線路部，線路部連接並覆蓋第一導通孔、第一接點、開口及第二接點，第一溝槽環繞線路部，以使線路部與其餘的圖案化金屬層電性絕緣，其中第一溝槽所暴露的絕緣基材的一表面低於外表面。晶片設置於絕緣基材上並與線路部電性連接。
本發明實施例的一種封裝結構包括一基板、一絕緣基材以及一圖案化金屬層。基板包括多個電性接點、一主動表面以及相對主動表面的一背面，電性接點設置於主動表面。絕緣基材設置於基板上並至少覆蓋主動表面。第一導通孔設置於絕緣基材上並連通電性接點。圖案化金屬層覆蓋絕緣基材的一外表面並包括一第一溝槽以及一第一線路部，第一線路部連接並覆蓋第一導通孔及電性接點，第一溝槽環繞線路部，以使第一線路部與其餘的圖案化金屬層電性絕緣，其中第一溝槽所暴露的絕緣基材的一表面低於外表面。
在本發明的一實施例中，上述的絕緣基材更包括一第二溝槽，其位於第一溝槽所框圍的範圍內並與第一溝槽之間維持一間隙，線路部覆蓋第二溝槽以及間隙，第二溝槽的一底面低於外表面。
在本發明的一實施例中，上述的基板更包括多個基板貫孔，貫穿基板並電性連通基板的主動表面以及背面。
在本發明的一實施例中，上述的絕緣基材覆蓋背面。
在本發明的一實施例中，上述的封裝結構更包括多個第二導通孔，貫穿覆蓋背面的絕緣基材並電性連接基板貫孔，其中圖案化金屬層更包括一第三溝槽以及一第二線路部，第二線路部連接並覆蓋第二導通孔，第二溝槽環繞第二線路部，以使第二線路部與其餘的圖案化金屬層電性絕緣，其中第二溝槽所暴露的絕緣基材的一表面低於外表面。
在本發明的一實施例中，上述的封裝結構更包括至少一晶片，設置於絕緣基材上並電性連接第二線路部。
基於上述，本發明實施例的封裝結構可先對絕緣基材進行全面化鍍而形成覆蓋絕緣基材的外表面的金屬層，再以雷射、電漿或機械刀具等手段於金屬層上形成第一溝槽，以將欲形成線路部的部分與其餘的金屬層電性絕緣而形成圖案化金屬層。因此，被刻劃後所暴露出的絕緣基材的表面會低於被圖案化金屬層所覆蓋的絕緣基材的外表面。並且，依此製程所形成的封裝結構可有效簡化製程步驟，更可避免在雷射燒熔以形成線路的過程中在線路邊緣形成溢鍍銅而導致線路間距無法有效縮小的問題。
再者，線路部以外的其餘的圖案化金屬層會大面積地覆蓋絕緣基材的表面，因而可作為接地/屏蔽之用，降低靜電放電及電磁干擾之影響。並且，本發明實施例的絕緣基材可透過模塑（molding）的方式定型，故對其厚度及外型上具有較大的設計彈性。因此，本發明的封裝結構不僅可提升其設計彈性，更可輕易符合細線路的標準，且可有效簡化製程步驟及降低生產成本及封裝結構的整體厚度。
為讓本發明實施例的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
有關本發明實施例之前述及其他技術內容、特點與功效，在以下配合參考圖式之各實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明，而並非用來限制本發明實施例。並且，在下列各實施例中，相同或相似的元件將採用相同或相似的標號。
圖1是依照本發明的一實施例的一種封裝結構的俯視示意圖。圖2是依照本發明的一實施例的一種封裝結構的局部剖面示意圖。請同時參照圖1及圖2，在本實施例中，封裝結構100包括一導線架110、一絕緣基材120、多個第一導通孔130、一圖案化金屬層140以及一晶片150。導線架110包括多個第一接點112。絕緣基材120包覆導線架110。在本實施例中，絕緣基材120可利用模塑成形的方式而將絕緣材料模塑成包覆導線架110的絕緣基材120，其可例如作為封裝結構100的基板之用。如此，絕緣基材120的厚度及形狀可依產品需求而自由調整。因此，本實施例的封裝結構100不僅可簡化製程，提升設計的彈性，並且，封裝結構100的最大厚度更可有效降低。
舉例來說，絕緣基材120的材料可包括環氧樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂(Bismaleimide-Triazine modified epoxy resin)、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯(PET)、聚對苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester,LCP)、聚醯胺(PA)、尼龍6、共聚聚甲醛(POM)、聚苯硫醚(PPS)或環狀烯烴共聚物(COC)等介電材料。並且，在本實施例中，絕緣基材120的材料可不包括適於被雷射、電漿或機械刀具激活為可進行金屬化鍍膜之金屬氧化複合物，例如：鋅、銅、銀、金、鎳、鈀、鉑、鈷、銠、銥、銦、鐵、錳、鋁、鉻、鎢、釩、鉭、鈦或其任意組合。
在本實施例中，第一導通孔130設置於絕緣基材120上並連通導線架110的第一接點112。圖案化金屬層140覆蓋絕緣基材120的外表面並包括一第一溝槽142以及一線路部144。線路部144連接並覆蓋第一導通孔130及第一接點112，第一溝槽142則環繞線路部144，以使線路部144與其餘的圖案化金屬層140電性絕緣。在此須說明的是，所謂的「其餘的圖案化金屬層140」是指除了被第一溝槽142所環繞的部分（例如線路部144）以外的圖案化金屬層140。並且，請參照圖2，第一溝槽142所暴露的絕緣基材120的表面低於圖案化金屬層140所覆蓋的絕緣基材120的外表面。如此，晶片150可設置於絕緣基材120上，並例如透過打線接合的方式與圖案化金屬層140的線路部144電性連接。當然，在其他實施例中，晶片150也可利用覆晶接合的方式與圖案化金屬層140的線路部144電性連接。
在本實施例中，圖案化金屬層140的製作方法可包括下列步驟。首先，可對絕緣基材120的表面進行全面化鍍，以形成全面包覆絕緣基材120的外表面的金屬層，接著，再以雷射、電漿或機械刀具等手段於此金屬層上刻劃出第一溝槽142，以形成如圖1所示之圖案化金屬層140，其中，第一溝槽142會繞過第一導通孔130以及欲形成線路的區域，以定義出如圖1所示之線路部144，並使第一導通孔130、第一接點112及線路部144與其餘的圖案化金屬層140電性絕緣。在本實施例中，圖案化金屬層140的材料可與預電鍍導線架（Pre-Plated Frame）的材料相同，其例如包括金、鈀、銀、錫、鎢、鈦、釩或銅。
如此，由於本實施例是以雷射、電漿或機械刀具等手段來刻劃出第一溝槽142，因此，被第一溝槽142所暴露的部分絕緣基材120的表面會因受到雷射、電漿或機械刀具的刻劃而低於被圖案化金屬層140所覆蓋絕緣基材120的外表面。也就是說，被第一溝槽142所暴露的絕緣基材120的表面與被圖案化金屬層140所覆蓋的絕緣基材120的外表面之間會存在一高度段差。
在本實施例中，封裝結構100更可包括一第二導通孔160，其設置於絕緣基材120上並電性連接至導線架110的接地電極，並且，其餘的圖案化金屬層140覆蓋並電性連接此第二導通孔160。由於在晶片150的封裝與使用過程中，當靜電累積至一定程度而產生放電現象時，晶片150很容易受到靜電放電之影響而被損害，因此，其餘的圖案化金屬層140覆蓋絕緣基材120的外表面並電性連接至接地電極，因而可作為接地/屏蔽之用，降低靜電放電及電磁干擾之影響。
圖2A是依照本發明的一實施例的一種封裝結構的局部剖面示意圖。在此必須說明的是，本實施例之封裝結構100與圖1及圖2之封裝結構100相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。以下將針對本實施例之封裝結構100與圖1及圖2之封裝結構100的差異做說明。
請參照圖2A，在本實施例中，封裝結構100可不包括如圖2所示之導線架110，如此，第一導通孔130則可貫穿絕緣基材120。圖案化金屬層140則同樣地覆蓋絕緣基材120的外表面並可包括第一溝槽142、線路部144以及多個外部接墊146。外部接墊146設置於絕緣基材120相對於第一溝槽142所設置的表面的一下表面並電性連接第一導通孔130。並且，外部接墊146與其餘的圖案化金屬層140電性絕緣。如此，晶片150設置於絕緣基材120上並與線路部144電性連接，並可經由第一導通孔130而電性連接至外部接墊146。
圖3是依照本發明的一實施例的一種封裝結構的俯視示意圖。圖4是依照本發明的一實施例的一種封裝結構的局部剖面示意圖。在此必須說明的是，本實施例之封裝結構100與圖1及圖2之封裝結構100相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。請參照圖3以及圖4，以下將針對本實施例之封裝結構100與圖1及圖2之封裝結構100的差異做說明。
在本實施例中，導線架110更可包括至少一第二接點114，而絕緣基材120更可包括至少一開口124，以暴露第二接點114，並且，圖案化金屬層140的第一溝槽142可如圖3所示之環繞此開口124，而線路部144則連接並覆蓋此開口124及此第二接點114，以使第二接點114與其餘的圖案化金屬層140電性絕緣。如此配置，本實施例的晶片150可利用在絕緣基材120上直接開口的方式而直接電性連接至導線架110的第二接點114，並且，也可利用線路部144連接第一導通孔130的方式使晶片150電性連接至線路部144，進而可透過第一導通孔130而電性連接至導線架110的第一接點112。
圖5是依照本發明的一實施例的一種封裝結構的製作流程俯視示意圖。圖6是依照本發明的一實施例的一種封裝結構的局部剖面示意圖。在此必須說明的是，本實施例之封裝結構100與圖1及圖2之封裝結構100相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。請參照圖5以及圖6，以下將針對本實施例之封裝結構100與圖1及圖2之封裝結構100的差異做說明。
本實施例的封裝結構的製作方法可包括下列步驟。首先，請參照圖5，在絕緣基材120上以雷射、電漿或機械刀具等手段來刻劃出第二溝槽126，並可同時在欲形成第一導通孔130的位置以雷射、電漿或機械刀具等手段挖鑿出暴露第一接點112。之後，再對絕緣基材120的表面進行全面化鍍，以形成全面包覆絕緣基材120的外表面的金屬層，此金屬層會覆蓋通孔而形成第一導通孔130（亦可透過相同的方法形成第二導通孔160），並且，此金屬層會覆蓋第二溝槽126，因而可增加金屬層與絕緣基材120之間的接觸面積，進而可增進兩者之間的接合力。
接著，再以雷射、電漿或機械刀具等手段於此金屬層上刻劃出第一溝槽142，以形成如圖6所示之圖案化金屬層140，其中，第一溝槽142會繞過第一導通孔130以及欲形成線路部144的區域，以定義出如圖6所示之線路部144，並使第一導通孔130、第一接點112及線路部144與其餘的圖案化金屬層140電性絕緣。如此，第二溝槽126會如圖6所示之位於第一溝槽142所框圍的範圍內並與第一溝槽142之間維持一間隙，線路部144則覆蓋第二溝槽126以及此間隙。在本實施例中，第二溝槽126的底面會低於被其餘的圖案化金屬層140所覆蓋的絕緣基材120的外表面。
此外，本實施例亦可在形成第二溝槽126及通孔的同時，在絕緣基材120上以雷射、電漿或機械刀具等手段來挖鑿出如圖4所示之至少一開口124，以暴露導線架110的第二接點114，而第一溝槽142可如圖3所示之環繞此開口124，且線路部144連接並覆蓋此開口124及此第二接點114，以使本實施例的晶片150可利用在絕緣基材120上直接開口的方式而直接電性連接至導線架110的第二接點114，並且，也可利用線路部144連接第一導通孔130的方式使晶片150電性連接至線路部144，進而可透過第一導通孔130而電性連接至導線架110的第一接點112。
此外，本實施例的封裝結構100亦可不包括導線架110，線路部144可透過貫穿絕緣基板120的第一導通孔130而電性連接至外部接墊146（相似於圖2A之配置）。
圖7是依照本發明的一實施例的一種封裝結構的仰視示意圖。請參照圖7，在如圖1至圖6所示的封裝結構100中，導線架110可包括多個外部接墊146，其暴露於絕緣基材120之外並可電性連接第一導通孔130、第一接點112及第二接點114。圖案化金屬層140可覆蓋外部接墊146。如此，封裝結構100便可透過絕緣基材120上的外部接墊146而電性連接至一外部電子元件，例如：主機板。
在本實施例中，在對絕緣基材120的表面全面進行化鍍之前，可先形成一防鍍層，其至少環繞外部接墊146，也就是說，防鍍層可例如覆蓋如圖7中未繪示斜線的部分，之後再對絕緣基材120的表面全面進行化鍍，以使圖案化金屬層140覆蓋外部接墊146，並使外部接墊146與其餘的圖案化金屬層140電性絕緣。
此外，在其他實施例中，絕緣基材120的材料可包括適於被雷射、電漿或機械刀具激活為可進行金屬化鍍膜之金屬氧化複合物。此金屬氧化複合物包括鋅、銅、銀、金、鎳、鈀、鉑、鈷、銠、銥、銦、鐵、錳、鋁、鉻、鎢、釩、鉭、鈦或其任意組合。如此，本實施例的覆蓋外部接墊146的圖案化金屬層140的形成方法可包括下列步驟。首先，在絕緣基材120相對於晶片150的一下表面上以雷射刻劃出欲形成外部接墊146的路徑（例如以雷射刻劃圖7中繪示斜線的部分），以刻出對應外部接墊146的一接墊溝槽，使此接墊溝槽上的非導電的金屬複合物破壞而釋放對還原金屬化具有高活性的重金屬晶核，接著，再對雷射刻劃後的絕緣基材120進行選擇性電鍍，以在接墊溝槽上直接化鍍及電鍍而形成如圖7所示的外部接墊146。因此，依上述製程所形成的外部接墊146的底面會低於絕緣基材120的外表面。本實施例的外部接墊146的形成方法可套用至圖2、圖2A、圖4及圖6的封裝結構上而於絕緣基板120的下表面上形成連通第一導通孔130的外部接墊146。並且，在此實施例中，絕緣基材120上的圖案化金屬層140亦可利用上述的雷射刻劃並激活絕緣基材120中的金屬氧化複合物的方式而形成。
圖8是依照本發明的一實施例的一種封裝結構的俯視示意圖。在本實施例中，絕緣基材120更可包括一元件設置槽122，晶片150、第一導通孔130、開口124（若有）及第二導通孔160（若有）皆可設置於此元件設置槽122內。在本實施例中，晶片150可透過打線接合技術而電性連接至線路部144。當然，本實施例並不以此為限，在其他實施例中，晶片150也可透過覆晶接合技術而電性連接至線路部144。
此外，本實施例的封裝結構100亦可不包括導線架110，線路部144可透過貫穿絕緣基板120的第一導通孔130而電性連接至外部接墊146（相似於圖2A之配置）。
圖9是依照本發明的一實施例的一種封裝結構的導線架的示意圖。圖10是依照本發明的一實施例的一種封裝結構的剖面示意圖。圖11是依照本發明的一實施例的一種封裝結構的剖面示意圖。在此必須說明的是，本實施例之封裝結構100與前述實施例的封裝結構100相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。以下將針對本實施例之封裝結構100與前述實施例的封裝結構100的差異做說明。
請先參照9至圖10，本實施例的導線架110可如圖10所示之包括一金屬柱陣列，其包括多個呈陣列排列的金屬柱112，此金屬柱112即可為前述的第一接點112/第二接點114。本實施例的導線架110可依下列步驟形成。首先，提供一金屬基板。接著，形成一圖案化光阻層於金屬基板的一上表面。之後，以圖案化光阻層作為蝕刻阻障而對金屬基板的一上表面進行一半蝕刻製程，以形成如圖9所示的導線架110a，其具有多個金屬柱112，且金屬柱112的底部彼此連接。接著，將如圖10所示之絕緣基材120覆蓋金屬柱陣列，之後，再對如圖9所示之導線架110a的底部進行另一半蝕刻製程，以移除導線架110a的底部而形成如圖10所示之包括多個彼此分離且呈陣列排列的金屬柱112的導線架110，並使絕緣基材120暴露金屬柱陣列的下表面。
接著，再依前述實施例的製作方法依序形成第一導通孔130及圖案化金屬層140等結構，之後，再將晶片150設置於絕緣基材120上並使其電性連接至圖案化金屬層140的線路部144。舉例而言，晶片150可如圖10所示之透過打線接合或如圖11所示之覆晶接合的方式而電性連接至圖案化金屬層140的線路部144。也就是說，如圖10所示的多條導線152及/或如圖11所示的多個導電凸塊153可用以電性連接於單一晶片150或多個晶片150與線路部144之間。此外，封裝結構100更可包括一封裝膠體180，其覆蓋晶片150與絕緣基材120的上表面。須說明的是，封裝膠體180的材料可與絕緣基材120的材料相同或可為其他的絕緣材料。
圖12是依照本發明的一實施例的一種封裝結構的剖面示意圖。圖13是依照本發明的一實施例的一種封裝結構的剖面示意圖。在此必須說明的是，本實施例之封裝結構100與圖10及圖11的封裝結構100相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。以下將針對本實施例之封裝結構100與圖10及圖11的封裝結構100的差異做說明。
請同時參照圖12及圖13，在本實施例中，導線架110更可包括一晶片座116，而金屬柱112則可圍繞晶片座116而設置。本實施例的導線架110可依下列步驟形成。首先，提供一金屬基板。接著，對此金屬基板進行半蝕刻製程，以形成具有晶片座116及多個金屬柱112的導線架，且此時的金屬柱112與晶片座116的底部彼此連接。接著，將絕緣基材120覆蓋金屬柱112與晶片座116，之後，再對導線架的底部進行另一半蝕刻製程，以移除導線架的底部而形成如圖12所示之包括多個彼此分離的金屬柱112及晶片座116之導線架110，並使絕緣基材120暴露晶片座116與金屬柱112的下表面。在本實施例中，晶片座116的底面與各金屬柱112的下表面共平面。
之後，再於絕緣基材120上形成一凹槽128，以暴露晶片座116的頂面。接著，再依前述實施例的製作方法依序形成第一導通孔130及圖案化金屬層140等結構，之後，再將晶片150設置於晶片座116的頂面上並使其電性連接至圖案化金屬層140的線路部144。舉例而言，晶片150可如圖12所示之透過打線接合或如圖13所示之覆晶接合的方式而電性連接至圖案化金屬層140的線路部144。也就是說，如圖12所示的多條導線152及/或如圖13所示的多個導電凸塊153可用以電性連接於單一晶片150或多個晶片150與線路部144之間。
此外，封裝結構100更可包括多個第三導通孔170，其設置於絕緣基材120上並電性連接線路部144。絕緣基材120覆蓋晶片座116的一周緣區域，且第三導通孔170如圖12及圖13所示連接晶片座116的周緣區域，而線路部144則連接第三導通孔170。在本實施例中，第三導通孔170可圍繞晶片座116的周緣區域以形成電源環（power ring）或接地環（ground ring），且晶片150可透過如圖12所示之打線接合或如圖13所示之覆晶直接貼合而電性連接至圖案化金屬層140的線路部144。並且，封裝結構100更可包括一封裝膠體180，其覆蓋晶片150與絕緣基材120的上表面。
圖14及圖15是依照本發明的一實施例的一種封裝結構的製作流程剖面示意圖。在此必須說明的是，本實施例之封裝結構100與圖12及圖13的封裝結構100相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。以下將針對本實施例之封裝結構100與圖14及圖15的封裝結構100的差異做說明。
在本實施例中，導線架110亦可包括一晶片座116。晶片座116包括一凹口116b，且凹口116b的一底面如圖14所示之與金屬柱112的下表面共平面。本實施例中導線架110的製程可包括下列步驟。先利用半蝕刻製程形成一導線架110b，其包括多個金屬柱112及具有凹口116b的一晶片座凸塊，金屬柱112如圖14所示之圍繞晶片座凸塊，且金屬柱112與晶片座凸塊的底部相連。接著，形成絕緣基材120以覆蓋金屬柱112，且絕緣基材120更包括一凹槽128。凹槽128位於絕緣基材120的上表面122並暴露凹口116b的底面，且金屬柱112圍繞絕緣基材120的凹槽128。
接著，形成如圖14所示之一蝕刻阻障層116a，以覆蓋導線架110的部分底面，且被蝕刻阻障層116a所覆蓋的部分底面對應於如圖15所示之晶片座116。接著（較佳的時間點是封裝膠體180形成後），對導線架110a的底面進行一半蝕刻製程，以移除導線架110的底面中除了被蝕刻阻障層116a所覆蓋的部分，以形成如圖15所示之晶片座116。如此，金屬柱112則圍繞晶片座116，絕緣基材120覆蓋晶片座116的周緣區域，而凹口116b的底面則不會如圖15所示之與金屬柱112的下表面共平面，也就是說，晶片座116的下表面會突出於絕緣基材120的下表面。
此外，封裝結構100也可包括多個第三導通孔170，其設置於絕緣基材120上並電性連接線路部144。進一步而言，第三導通孔170如圖15所示連接晶片座116的周緣區域，此周緣區域圍繞凹口116b，也就是說，第三導通孔170會連接晶片座116中圍繞凹口116b的周圍區域，而線路部144則連接第三導通孔170。在本實施例中，第三導通孔170可圍繞晶片座116的周緣區域以形成電源環或接地環，並且，本實施例的晶片150也可透過打線接合或覆晶貼合而電性連接至圖案化金屬層140的線路部144。並且，封裝結構100更可包括封裝膠體180，其覆蓋晶片150與絕緣基材120的上表面。
圖16是依照本發明的一實施例的一種封裝結構的剖面示意圖。在此必須說明的是，本實施例之封裝結構100a與前述實施例的封裝結構100相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。以下將針對本實施例之封裝結構100a與前述實施例的封裝結構100的差異做說明。
在本實施例中，封裝結構100a的製作方法是先將絕緣基材120設置於一基板190上，其中，基板190可例如為一晶圓，其包括多個電性接點192、一主動表面S1以及相對主動表面S1的一背面S2，電性接點192設置於主動表面S1。在一實施例中，基板190更可包括多個基板貫孔194，其貫穿基板190並電性連通基板190的主動表面S1以及背面S2，而電性接點192則依需要而可選擇性電性連接基板貫孔194。在本實施例中，基板190可例如為一晶圓，此晶圓可由呈陣列排列的多個晶片所組成，絕緣基材120包覆此晶圓，而基板貫孔194則可為貫穿晶圓的矽通孔。當然，本實施例僅為舉例說明，本揭露並不限定基板190的種類及形式。
在本實施例中，絕緣基材120可如圖16所示之至少覆蓋基板190的主動表面S1，並覆蓋上述的電性接點192。此外，在基板190包括多個基板貫孔194的實施例中，絕緣基材120可至少覆蓋基板190的主動表面S1及背面S2。接著，可利用相似於前述導通孔的製作方法，例如先以雷射、電漿或機械刀具挖鑿再全面化鍍的方式形成第一導通孔130，使其如圖16所示之設置於絕緣基材120上並貫穿絕緣基材120，以連通電性接點192。
接著，請參照圖1及圖16，再利用相似於前述圖案化金屬層140的製作方法形成本實施例的圖案化金屬層140（其俯視圖可參照圖1），其覆蓋絕緣基材120的外表面並包括第一溝槽142以及第一線路部144，第一線路部144連接並覆蓋第一導通孔130及電性接點192，第一溝槽142環繞線路部144，以使第一線路部144與其餘的圖案化金屬層140電性絕緣，其中第一溝槽142所暴露的絕緣基材120的表面低於絕緣基材120被圖案化金屬層140所覆蓋的外表面。
在本實施例中，封裝結構100a更可包括多個第二導通孔160。第二導通孔160貫穿覆蓋基板190的背面S2的絕緣基材120，並電性連接基板貫孔194。並且，請參照圖1及圖16，圖案化金屬層140更可包括一第三溝槽以及一第二線路部148（其俯視圖相似於圖1的第一溝槽142及線路部144），第二線路部148連接並覆蓋第二導通孔160，第二溝槽環繞第二線路部148，以使第二線路部148與其餘的圖案化金屬層140電性絕緣，其中第二溝槽所暴露的絕緣基材120的表面會低於外表面。
此外，請參照圖6及圖16，本實施例更可利用相似於前述第二溝槽126的製作方法於本實施例的絕緣基材120上先形成第二溝槽126，其位於第一溝槽142所框圍的範圍內並與第一溝槽142之間維持一間隙，線路部144覆蓋第二溝槽以及間隙，且第二溝槽的底面低於外表面，因而可增加圖案化金屬層140與絕緣基材120之間的接觸面積，進而增進圖案化金屬層140與絕緣基材120之間的接合力。
並且，封裝結構100a更可包括至少一晶片150，其設置於絕緣基材120上並電性連接圖案化金屬層140的第一線路部144及/或第二線路部148。本實施例僅繪示一層絕緣基材120作為示意，但本發明並不限定絕緣基材120的層數，可視實際產品需求而於基板190上依序堆疊多層圖案化金屬層140及絕緣基材120。
綜上所述，本發明實施例的封裝結構可先對絕緣基材進行全面化鍍而形成覆蓋絕緣基材的外表面的金屬層，再以雷射、電漿或機械刀具等手段於金屬層上形成第一溝槽，以將欲形成線路部的部分與其餘的金屬層電性絕緣而形成圖案化金屬層。因此，被刻劃後所暴露出的絕緣基材的表面會低於被圖案化金屬層所覆蓋的絕緣基材的外表面。並且，依此製程所形成的封裝結構可有效簡化製程步驟，更可避免在雷射燒熔以形成線路的過程中在線路邊緣形成溢鍍銅而導致線路間距無法有效縮小的問題。
除此之外，本發明實施例的封裝結構更可先以雷射、電漿或機械刀具等手段於絕緣基材欲形成線路部處刻劃出第二溝槽，再對絕緣基材進行全面化鍍，並形成第一溝槽以使線路部與其餘的金屬層電性絕緣。因此，線路部會覆蓋於第二溝槽上，因而可增加其與絕緣基材的接觸面積，進而可增進圖案化金屬層的線路部與絕緣基材之間的接合力。
再者，線路部以外的其餘的圖案化金屬層會大面積地覆蓋絕緣基材的表面，因而可作為接地/屏蔽之用，降低靜電放電及電磁干擾之影響。並且，本發明實施例的絕緣基材可透過模塑（molding）的方式定型，故對其厚度及外型上具有較大的設計彈性。因此，本發明的封裝結構不僅可提升其設計彈性，更可輕易符合細線路的標準，且可有效簡化製程步驟及降低生產成本及封裝結構的整體厚度。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a‧‧‧封裝結構
110、110a、110b‧‧‧導線架
112‧‧‧第一接點、電性接點、金屬柱
114‧‧‧第二接點
116‧‧‧晶片座
116a‧‧‧蝕刻阻障層
116b‧‧‧凹口
120‧‧‧絕緣基材
122‧‧‧元件設置槽
124‧‧‧開口
126‧‧‧第二溝槽
128‧‧‧凹槽
130‧‧‧第一導通孔
140‧‧‧圖案化金屬層
142‧‧‧第一溝槽
144‧‧‧線路部、第一線路部
146‧‧‧外部接墊
148‧‧‧第二線路部
150‧‧‧晶片
152‧‧‧導線
153‧‧‧導電凸塊
160‧‧‧第二導通孔
170‧‧‧第三導通孔
180‧‧‧封裝膠體
190‧‧‧基板
192‧‧‧電性接點
194‧‧‧基板貫孔
S1‧‧‧主動表面
S2‧‧‧背面
圖1是依照本發明的一實施例的一種封裝結構的俯視示意圖。 圖2是依照本發明的一實施例的一種封裝結構的局部剖面示意圖。 圖2A是依照本發明的一實施例的一種封裝結構的局部剖面示意圖。圖3是依照本發明的一實施例的一種封裝結構的俯視示意圖。 圖4是依照本發明的一實施例的一種封裝結構的局部剖面示意圖。 圖5是依照本發明的一實施例的一種封裝結構的製作流程俯視示意圖。 圖6是依照本發明的一實施例的一種封裝結構的局部剖面示意圖。 圖7是依照本發明的一實施例的一種封裝結構的仰視示意圖。 圖8是依照本發明的一實施例的一種封裝結構的俯視示意圖。 圖9是依照本發明的一實施例的一種封裝結構的導線架的示意圖。 圖10是依照本發明的一實施例的一種封裝結構的剖面示意圖。 圖11是依照本發明的一實施例的一種封裝結構的剖面示意圖。 圖12是依照本發明的一實施例的一種封裝結構的剖面示意圖。 圖13是依照本發明的一實施例的一種封裝結構的剖面示意圖。 圖14及圖15是依照本發明的一實施例的一種封裝結構的製作流程剖面示意圖。 圖16是依照本發明的一實施例的一種封裝結構的剖面示意圖。

Claims (40)

  1. 一種封裝結構，包括： 一導線架，包括多個第一接點； 一絕緣基材，包覆該導線架； 多個第一導通孔，設置於該絕緣基材上並連通該些第一接點； 一圖案化金屬層，覆蓋該絕緣基材的一外表面並包括一第一溝槽以及一線路部，該線路部連接並覆蓋該些第一導通孔及該些第一接點，該第一溝槽環繞該線路部，以使該線路部與其餘的該圖案化金屬層電性絕緣，其中該第一溝槽所暴露的該絕緣基材的一表面低於該外表面；以及 一晶片，設置於該絕緣基材上並與該線路部電性連接。
  2. 如申請專利範圍第1項所述的封裝結構，其中該絕緣基材的材料包括環氧化合物（epoxy）、鄰苯二甲酸二烯丙酯（DAP）、苯並環丁烯（BCB）、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂（Bismaleimide-Triazine modified epoxy resin）、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯（PET）、聚對苯二甲酸丁二酯（PBT）、液晶高分子（liquid crystal polyester, LCP）、聚醯胺（PA）、尼龍6、共聚聚甲醛（POM）、聚苯硫醚（PPS）、聚碳酸脂（polycarbonate, PC）、聚甲基丙烯酸甲脂（polymethacrylate, PMMA）、ABS樹脂（Acrylonitrile Butadiene Styrene, ABS）或環狀烯烴共聚物（COC）。
  3. 如申請專利範圍第1項所述的封裝結構，其中該絕緣基材的材料不包括適於被雷射、電漿或機械刀具激活為可進行金屬化鍍膜之金屬氧化複合物。
  4. 如申請專利範圍第1項所述的封裝結構，其中該絕緣基材的材料包括適於被雷射、電漿或機械刀具激活為可進行金屬化鍍膜之金屬氧化複合物。
  5. 如申請專利範圍第4項所述的封裝結構，其中該金屬氧化複合物包括鋅、銅、銀、金、鎳、鈀、鉑、鈷、銠、銥、銦、鐵、錳、鋁、鉻、鎢、釩、鉭、鈦或其任意組合。
  6. 如申請專利範圍第1項所述的封裝結構，其中該圖案化金屬層更包括多個外部接墊，設置於該絕緣基材相對於該晶片的一下表面並電性連接該些第一接點。
  7. 如申請專利範圍第1項所述的封裝結構，其中該導線架包括多個外部接墊，暴露於該絕緣基材之外並電性連接該些第一接點。
  8. 如申請專利範圍第1項所述的封裝結構，更包括一第二導通孔，設置於該絕緣基材上並電性連接該導線架的一接地電極，且該其餘的圖案化金屬層覆蓋並電性連接該第二導通孔。
  9. 如申請專利範圍第1項所述的封裝結構，其中該絕緣基材更包括一元件設置槽，該晶片及該些第一導通孔設置於該元件設置槽內。
  10. 如申請專利範圍第1項所述的封裝結構，其中該導線架更包括至少一第二接點，該絕緣基材更包括至少一開口，以暴露該第二接點，該線路部連接並覆蓋該開口及該第二接點。
  11. 如申請專利範圍第1項所述的封裝結構，其中該絕緣基材更包括一第二溝槽，其位於該第一溝槽所框圍的範圍內並與該第一溝槽之間維持一間隙，該線路部覆蓋該第二溝槽以及該間隙，該第二溝槽的一底面低於該外表面。
  12. 如申請專利範圍第1項所述的封裝結構，其中該圖案化金屬層的材料包括金、鈀、銀、錫、鎢、鈦、釩或銅。
  13. 如申請專利範圍第1項所述的封裝結構，其中該導線架包括一金屬柱陣列，且該些第一接點包括多個金屬柱。
  14. 如申請專利範圍第13項所述的封裝結構，其中該導線架更包括一晶片座，該些金屬柱圍繞該晶片座設置。
  15. 如申請專利範圍第14項所述的封裝結構，其中該絕緣基材更包括一凹槽，以暴露該晶片座的一頂面。
  16. 如申請專利範圍第14項所述的封裝結構，其中該晶片座的一底面與各該金屬柱的一下表面共平面。
  17. 如申請專利範圍第14項所述的封裝結構，更包括多個第三導通孔，設置於該絕緣基材上，該絕緣基材覆蓋該晶片座的一周緣區域，該些第三導通孔連接該周緣區域，且該線路部連接該些第三導通孔。
  18. 如申請專利範圍第13項所述的封裝結構，其中該導線架更包括一晶片座，該晶片座包括一凹口，該凹口的一底面與該金屬柱陣列的該下表面共平面。
  19. 如申請專利範圍第18項所述的封裝結構，其中該絕緣基材更包括一凹槽，以暴露該底面，且該些金屬柱圍繞該晶片座。
  20. 如申請專利範圍第19項所述的封裝結構，其中該絕緣基材覆蓋該晶片座的一周緣區域，且該晶片座的一下表面突出於該絕緣基材的一下表面。
  21. 如申請專利範圍第20項所述的封裝結構，更包括多個第三導通孔，設置於該絕緣基材上，該絕緣基材覆蓋該晶片座的一周緣區域，該周緣區域圍繞該凹口，該些第三導通孔連接該周緣區域，且該線路部連接該些第三導通孔。
  22. 如申請專利範圍第1項所述的封裝結構，更包括一封裝膠體，覆蓋該晶片以及該絕緣基材的一上表面。
  23. 一種封裝結構，包括： 一導線架，包括多個第一接點以及至少一第二接點； 一絕緣基材，包覆該導線架並包括至少一開口，該開口暴露該第二接點； 多個第一導通孔，設置於該絕緣基材上並連通該些第一接點； 一圖案化金屬層，覆蓋該絕緣基材的一外表面並包括一第一溝槽以及一線路部，該線路部連接並覆蓋該些第一導通孔、該些第一接點、該開口及該第二接點，該第一溝槽環繞該線路部，以使該線路部與其餘的該圖案化金屬層電性絕緣，其中該第一溝槽所暴露的該絕緣基材的一表面低於該外表面；以及 一晶片，設置於該絕緣基材上並與該線路部電性連接。
  24. 一種封裝結構，包括： 一基板，包括多個電性接點、一主動表面以及相對該主動表面的一背面，該些電性接點設置於該主動表面； 一絕緣基材，設置於該基板上並至少覆蓋該主動表面； 多個第一導通孔，設置於該絕緣基材上並連通該些電性接點； 一圖案化金屬層，覆蓋該絕緣基材的一外表面並包括一第一溝槽以及一第一線路部，該第一線路部連接並覆蓋該些第一導通孔及該些電性接點，該第一溝槽環繞該線路部，以使該第一線路部與其餘的該圖案化金屬層電性絕緣，其中該第一溝槽所暴露的該絕緣基材的一表面低於該外表面。
  25. 申請專利範圍第24項所述的封裝結構，其中該絕緣基材更包括一第二溝槽，其位於該第一溝槽所框圍的範圍內並與該第一溝槽之間維持一間隙，該線路部覆蓋該第二溝槽以及該間隙，該第二溝槽的一底面低於該外表面。
  26. 如申請專利範圍第24項所述的封裝結構，其中該基板更包括多個基板貫孔，貫穿該基板並電性連通該基板的該主動表面以及該背面。
  27. 如申請專利範圍第25項所述的封裝結構，其中該絕緣基材覆蓋該背面。
  28. 如申請專利範圍第26項所述的封裝結構，更包括多個第二導通孔，貫穿覆蓋該背面的該絕緣基材並電性連接該些基板貫孔，其中該圖案化金屬層更包括一第三溝槽以及一第二線路部，該第二線路部連接並覆蓋該些第二導通孔，該第二溝槽環繞該第二線路部，以使該第二線路部與其餘的該圖案化金屬層電性絕緣，其中該第二溝槽所暴露的該絕緣基材的一表面低於該外表面。
  29. 如申請專利範圍第27項所述的封裝結構，更包括至少一晶片，設置於該絕緣基材上並電性連接該第二線路部。
  30. 如申請專利範圍第24項所述的封裝結構，其中該基板為一晶圓。
  31. 如申請專利範圍第24項所述的封裝結構，其中該基板的材料包括玻璃或矽。
  32. 一種封裝結構，包括： 一絕緣基材； 多個第一導通孔，貫穿該絕緣基材； 一圖案化金屬層，覆蓋該絕緣基材的一外表面並包括一第一溝槽、一線路部以及多個外部接墊，該線路部連接並覆蓋該些第一導通孔，該第一溝槽環繞該線路部，以使該線路部與其餘的該圖案化金屬層電性絕緣，其中該第一溝槽所暴露的該絕緣基材的一表面低於該外表面，該些外部接墊設置於該絕緣基材相對於該第一溝槽的一下表面並電性連接該些第一導通孔且與該其餘的該圖案化金屬層電性絕緣；以及 一晶片，設置於該絕緣基材上並與該線路部電性連接。
  33. 如申請專利範圍第32項所述的封裝結構，其中該絕緣基材的材料包括環氧化合物（epoxy）、鄰苯二甲酸二烯丙酯（DAP）、苯並環丁烯（BCB）、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂（Bismaleimide-Triazine modified epoxy resin）、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯（PET）、聚對苯二甲酸丁二酯（PBT）、液晶高分子（liquid crystal polyester, LCP）、聚醯胺（PA）、尼龍6、共聚聚甲醛（POM）、聚苯硫醚（PPS）、聚碳酸脂（polycarbonate, PC）、聚甲基丙烯酸甲脂（polymethacrylate, PMMA）、ABS樹脂（Acrylonitrile Butadiene Styrene, ABS）或環狀烯烴共聚物（COC）。
  34. 如申請專利範圍第32項所述的封裝結構，其中該絕緣基材的材料不包括適於被雷射、電漿或機械刀具激活為可進行金屬化鍍膜之金屬氧化複合物。
  35. 如申請專利範圍第32項所述的封裝結構，其中該絕緣基材的材料包括適於被雷射、電漿或機械刀具激活為可進行金屬化鍍膜之金屬氧化複合物。
  36. 如申請專利範圍第35項所述的封裝結構，其中該金屬氧化複合物包括鋅、銅、銀、金、鎳、鈀、鉑、鈷、銠、銥、銦、鐵、錳、鋁、鉻、鎢、釩、鉭、鈦或其任意組合。
  37. 如申請專利範圍第32項所述的封裝結構，更包括一第二導通孔，設置於該絕緣基材上並電性連接該導線架的一接地電極，且該其餘的圖案化金屬層覆蓋並電性連接該第二導通孔。
  38. 如申請專利範圍第32項所述的封裝結構，其中該絕緣基材更包括一元件設置槽，該晶片及該些第一導通孔設置於該元件設置槽內。
  39. 如申請專利範圍第32項所述的封裝結構，其中該絕緣基材更包括一第二溝槽，其位於該第一溝槽所框圍的範圍內並與該第一溝槽之間維持一間隙，該線路部覆蓋該第二溝槽以及該間隙，該第二溝槽的一底面低於該外表面。
  40. 如申請專利範圍第32項所述的封裝結構，其中該圖案化金屬層的材料包括金、鈀、銀、錫、鎢、鈦、釩或銅。
TW106111723A 2017-04-07 2017-04-07 封裝結構 TWI626724B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106111723A TWI626724B (zh) 2017-04-07 2017-04-07 封裝結構
CN201710366949.7A CN108695290A (zh) 2017-04-07 2017-05-23 封装结构
US15/657,208 US10134668B2 (en) 2017-04-07 2017-07-24 Package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106111723A TWI626724B (zh) 2017-04-07 2017-04-07 封裝結構

Publications (2)

Publication Number Publication Date
TWI626724B TWI626724B (zh) 2018-06-11
TW201838120A true TW201838120A (zh) 2018-10-16

Family

ID=63256098

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106111723A TWI626724B (zh) 2017-04-07 2017-04-07 封裝結構

Country Status (3)

Country Link
US (1) US10134668B2 (zh)
CN (1) CN108695290A (zh)
TW (1) TWI626724B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690004B (zh) * 2019-09-10 2020-04-01 晶焱科技股份有限公司 半導體封裝

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200112369A (ko) 2019-03-22 2020-10-05 삼성전자주식회사 발광 소자 패키지

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911044B2 (en) * 2006-12-29 2011-03-22 Advanced Chip Engineering Technology Inc. RF module package for releasing stress
TWI361483B (en) * 2007-12-04 2012-04-01 Aluminum oxide-based substrate and method for manufacturing the same
US8125064B1 (en) * 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
CN101894823B (zh) * 2009-05-18 2012-07-25 欣兴电子股份有限公司 复合材料结构、包括复合材料的电路板结构与其形成方法
CN101902884B (zh) * 2009-05-26 2012-11-07 欣兴电子股份有限公司 形成复合材料电路板结构的方法
TWI538137B (zh) * 2010-03-04 2016-06-11 日月光半導體製造股份有限公司 具有單側基板設計的半導體封裝及其製造方法
TWI432116B (zh) * 2011-03-23 2014-03-21 Unimicron Technology Corp 線路板的內埋式線路結構的製造方法
TWI556364B (zh) * 2014-04-03 2016-11-01 南茂科技股份有限公司 晶片封裝結構及其製作方法
TWI553809B (zh) * 2014-06-24 2016-10-11 思鷺科技股份有限公司 封裝基板結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690004B (zh) * 2019-09-10 2020-04-01 晶焱科技股份有限公司 半導體封裝

Also Published As

Publication number Publication date
CN108695290A (zh) 2018-10-23
TWI626724B (zh) 2018-06-11
US10134668B2 (en) 2018-11-20
US20180294218A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
US10490478B2 (en) Chip packaging and composite system board
CN101887874B (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
KR101647853B1 (ko) 반도체 소자 및 그 제조 방법
US10256180B2 (en) Package structure and manufacturing method of package structure
TWI569390B (zh) 電子封裝件及其製法
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
KR20170137140A (ko) 박형 저 뒤틀림 팬아웃 패키지 내의 양면 실장 메모리 집적
US20160276288A1 (en) Semiconductor package and semiconductor device including electromagnetic wave shield layer
CN210607192U (zh) 面板组件、晶圆封装体以及芯片封装体
JP2005150717A (ja) Ｉｃ装置とその製造方法
TW201316475A (zh) 微電子裝置、包含此微電子裝置之堆疊晶粒封裝及計算系統、微電子裝置中多通道通訊路徑之製造方法以及可在堆疊晶粒封裝之組件間電通訊之方法
TWI553807B (zh) 封裝結構
CN108074826A (zh) 电子封装件及其制法
TWI626724B (zh) 封裝結構
CN110010597B (zh) 芯片封装结构及其封装方法
TW201820582A (zh) 電子封裝件及其製法
KR20170138605A (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
TWI623486B (zh) 封裝結構
TWI606560B (zh) 封裝結構
CN102270622A (zh) 裸片尺寸半导体元件封装及其制造方法
TWI473221B (zh) 封裝基板及其製法
US9508634B2 (en) Package structure
KR20220115079A (ko) 반도체 패키지
CN202940236U (zh) 封装基板构造
TW202401717A (zh) 半導體裝置及製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees