TW201836027A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW201836027A
TW201836027A TW107105201A TW107105201A TW201836027A TW 201836027 A TW201836027 A TW 201836027A TW 107105201 A TW107105201 A TW 107105201A TW 107105201 A TW107105201 A TW 107105201A TW 201836027 A TW201836027 A TW 201836027A
Authority
TW
Taiwan
Prior art keywords
substrate
sealing
semiconductor device
semiconductor
manufacturing
Prior art date
Application number
TW107105201A
Other languages
English (en)
Inventor
津田紘一
藤井修一
隅田和昌
大崎明彥
鹽原利夫
Original Assignee
日商信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越化學工業股份有限公司 filed Critical 日商信越化學工業股份有限公司
Publication of TW201836027A publication Critical patent/TW201836027A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明所欲解決的問題在於提供一種半導體裝置的製造方法，其能夠在不使孔洞等密封缺陷或翹曲發生的情況下，縮短半導體裝置的製造步驟、尤其是扇出型封裝體的製造步驟，從而達成減少製造成本和提升產率等。 本發明的解決手段是一種半導體裝置的製造方法，其是製造半導體裝置的方法，該製造方法包含下述步驟：準備半導體元件搭載基板的步驟，該半導體元件搭載基板在線路層上搭載有複數個倒裝晶片型半導體元件，該線路層形成於基板上；總括密封的步驟，其利用半導體密封用的附有基材之密封材料來對該半導體元件搭載基板的元件搭載面進行總括密封，該半導體密封用的附有基材之密封材料具有基材與密封樹脂層，該密封樹脂層形成於該基材的其中一表面上且包含未硬化或半硬化的熱硬化性樹脂成分；及，去除基板的步驟，其自該總括密封後的半導體元件搭載基板將前述基板去除。

Description

半導體裝置的製造方法
本發明有關一種半導體裝置的製造方法。
近年來，以行動電話或智慧型手機、平板終端機(tablet terminal)等作為代表的電子機器，被要求小型化、薄型化、高功能化，對於用以構成電子機器的半導體裝置亦被要求小型化、薄型化、高密度構裝化。作為實現這樣的要求的半導體封裝體製造技術，已研究多晶片模組(multi-chip module)或晶圓級封裝體並逐漸加以實用化，該多晶片模組是將複數個半導體晶片收容在一個封裝體內而成。而且，近年來，扇出(fan-out)型晶圓級封裝技術受到很大的關注。扇出型晶圓級封裝體，是下述封裝體的總稱：使用以往的晶圓級的重新佈線技術，來在半導體元件的區域外亦形成重新佈線層之封裝體。作為半導體封裝體的種類，一般的球柵陣列(Ball Grid Array，BGA)型封裝體等，需要將半導體元件構裝在封裝基板上來進行引線接合，但在晶圓級封裝體中，能夠藉由將這些封裝基板或線路佈線等置換成薄膜的配線體來與半導體元件接合，來使封裝體小型化(參照專利文獻1～4)。
作為製造這種扇出型晶圓級封裝體的方法，存在一種被稱為晶片優先(chip first)法的方法。晶片優先法，是採取下述方法：一開始先對以任意間隔來排列在支撐基板上的晶片進行樹脂密封，然後，去除支撐基板，而獲得擬似晶圓(pseudo wafer)。在此擬似晶圓上形成重新佈線層後，藉由在晶片之間對擬似晶圓進行分割，能夠獲得複數個封裝體(參照專利文獻5～6)。
又，扇出型晶圓級封裝體，有時是利用一種被稱為重新佈線層(Redistribution Layer，RDL)優先法的方法來製造。RDL優先法中，一開始先在第一支撐基板上形成重新佈線層，並在此重新佈線層上搭載(裝設)複數個倒裝晶片型半導體元件。用以將倒裝晶片的凸塊之間的空間密封的底膠材料(underfill material)中，使用了先塗佈型底膠材料或毛細底膠材料。底部填膠後，利用密封樹脂對複數個半導體元件進行總括密封。之後，利用暫時固定材料將與第一支撐基板不同的第二支撐基板貼合於密封樹脂層側。然後，去除第一支撐基板，來使重新佈線層露出，並形成焊料凸塊等用以與外部連接的端子。繼而，已提案一種方法，其將第二支撐基板剝離並利用切割來實行單片化。這些扇出型晶圓級封裝體的製造步驟，非常複雜且步驟數多，因而製造成本、或產率下降的情形成為很大的問題(參照專利文獻7～9)。 [先前技術文獻] (專利文獻)
專利文獻1：日本特開昭51-009587號公報 專利文獻2：日本特開平5-206368號公報 專利文獻3：日本特開平7-086502號公報 專利文獻4：日本特開2004-056093號公報 專利文獻5：日本特開2005-167191號公報 專利文獻6：美國專利6271469號公報 專利文獻7：日本特開2007-242888號公報 專利文獻8：日本特開2013-042052號公報 專利文獻9：日本特開2016-155735號公報
[發明所欲解決的問題] 本發明是為了解決上述問題而完成的，其目的在於提供一種半導體裝置的製造方法，該製造方法能夠在不使孔洞等密封缺陷或翹曲發生的情況下，縮短半導體裝置的製造步驟、尤其是扇出型封裝體的製造步驟，從而達成減少製造成本和提升產率等。 [解決問題的技術手段]
為了達成上述目的，本發明提供一種半導體裝置的製造方法，其是製造半導體裝置的方法，該製造方法包含下述步驟：準備半導體元件搭載基板的步驟，該半導體元件搭載基板在線路層上搭載有複數個倒裝晶片型半導體元件，該線路層形成於基板上；總括密封的步驟，其利用半導體密封用的附有基材之密封材料來對該半導體元件搭載基板的元件搭載面進行總括密封，該半導體密封用的附有基材之密封材料具有基材與密封樹脂層，該密封樹脂層形成於該基材的其中一表面上且包含未硬化或半硬化的熱硬化性樹脂成分；及，去除基板的步驟，其自該總括密封後的半導體元件搭載基板將前述基板去除。
若是這樣的半導體裝置的製造方法，則能夠在不使孔洞等密封缺陷或翹曲發生的情況下，縮短半導體裝置的製造步驟、尤其是扇出型封裝體的製造步驟，從而達成減少製造成本和提升產率等。
又，較佳是：在成形溫度為80℃～200℃、成形壓力為0.2～30MPa、真空壓力為10000Pa以下的減壓下，實行前述利用半導體密封用的附有基材之密封材料來進行總括密封的步驟。
藉由以這樣的條件來實行總括密封，能夠更良好且容易地密封半導體元件搭載基板的元件搭載面。
又，較佳是：在前述去除基板的步驟後，具有形成電極的步驟，該步驟是在藉由去除前述基板而露出的面上形成電極。
藉此，能夠容易製造一種半導體裝置，其在線路層上形成有電極。
又，較佳是：在前述形成電極的步驟後，具有藉由切割來進行單片化的步驟。
藉此，能夠容易製造一種單片化後的半導體裝置。
又，較佳是：作為前述基材，使用含纖維樹脂基材，其是在纖維基材中含浸有熱硬化性樹脂組成物並加以硬化而成，且在0℃至200℃的範圍內的線膨脹係數為3～20ppm/℃。
藉由使用這種基材，在利用半導體密封用的附有基材之密封材料來密封元件搭載面後、去除基板後等的任一步驟中皆能夠抑制翹曲。
又，較佳是：作為前述密封樹脂層，使用下述密封樹脂層，該密封樹脂層包含無機填充材料，該無機填充材料的量是用以形成前述密封樹脂層的組成物整體的80～95質量%，且在前述密封樹脂層硬化前的狀態下，於100℃至200℃時的最低熔融黏度為0.1～300Pa･s。
藉由使用這種密封樹脂層，能夠在不產生孔洞或黏合不良的情況下，更良好且容易地密封半導體元件搭載基板的元件搭載面，並且能夠進一步減少所製造的半導體裝置的翹曲。
又，較佳是：在不預先實行前述倒裝晶片型半導體元件與前述線路層之間的底部填膠的情況下，藉由前述利用半導體密封用的附有基材之密封材料進行總括密封的步驟，來同時實行前述底部填膠。
藉由以這樣的方式進行，變得不需要另外實行底部填膠，因此能夠進一步縮短製造步驟。
又，較佳是製造扇出型晶圓級封裝體來作為前述半導體裝置。
如此一來，本發明的半導體裝置的製造方法，特別適合製造扇出型晶圓級封裝體。 [發明的功效]
若是如上所述的本發明的半導體裝置的製造方法，則藉由使用半導體密封用的附有基材之密封材料對元件搭載面進行總括密封，能夠獲得一種成形物，該成形物因基材的強化效果而導致強度非常高。因此，能夠在不將支撐基板貼合於密封樹脂層側的情況下，將與線路層黏合的基板去除、以及在線路層上形成端子。也就是說，若是本發明，則能夠省略在以往方法中需要另外實行的支撐基板的貼合步驟及支撐基板的去除步驟。又，本發明的半導體裝置的製造方法中，由於能夠利用半導體密封用的附有基材之密封材料來抑制半導體裝置的翹曲，因此能夠提高密封樹脂層的物性的自由度。藉此，變得能夠進行封模底部填膠(molded underfill)，該封模底部填膠是同時實行底部填膠及元件搭載面的總括密封。也就是說，若是本發明，則能夠省略在以往方法中需要另外實行的底部填膠步驟。如此一來，若是本發明的半導體裝置的製造方法，則能夠在不使孔洞等密封缺陷或翹曲發生的情況下，省略(縮短)在製造半導體裝置時、尤其是製造扇出型封裝體時需要的若干步驟，從而達成減少製造成本和提升產率等。
如上所述，已要求開發一種半導體裝置的製造方法，其能夠在不使孔洞(void)等密封缺陷或翹曲發生的情況下，縮短半導體裝置的製造步驟、尤其是扇出型封裝體的製造步驟，從而達成減少製造成本和提升產率等。
本發明人針對上述問題反覆專心研究，結果發現在RDL優先法中，藉由使用半導體密封用的附有基材之密封材料來對半導體元件搭載基板的元件搭載面進行總括密封，能夠達成上述目的，從而完成本發明。
亦即，本發明是一種半導體裝置的製造方法，其是製造半導體裝置的方法，該製造方法包含下述步驟：準備半導體元件搭載基板的步驟，該半導體元件搭載基板在線路層上搭載有複數個倒裝晶片型半導體元件，該線路層形成於基板上；總括密封的步驟，其利用半導體密封用的附有基材之密封材料來對該半導體元件搭載基板的元件搭載面進行總括密封，該半導體密封用的附有基材之密封材料具有基材與密封樹脂層，該密封樹脂層形成於該基材的其中一表面上且包含未硬化或半硬化的熱硬化性樹脂成分；及，去除基板的步驟，其自該總括密封後的半導體元件搭載基板將前述基板去除。
再者，本發明的半導體裝置的製造方法，較佳是下述方法：在去除基板的步驟後，具有形成電極的步驟，該形成電極的步驟是在藉由去除前述基板而露出的面上形成電極；進一步，在形成電極的步驟後，具有藉由切割來進行單片化的步驟。
以下，一面參照圖式一面詳細地說明本發明，但本發明並不限定於這些說明。
第1圖是表示利用本發明的半導體裝置的製造方法來製造扇出型晶圓級封裝體時的流程的一例的概略頗面圖。第1圖的半導體裝置的製造方法中，首先，準備半導體元件搭載基板4，其在線路層2(絕緣層2a、絕緣層2b、鍍覆圖案2c)上搭載有複數個倒裝晶片型半導體元件3，該線路層2形成於基板1上(第1圖(A)：準備步驟)。繼而，利用半導體密封用的附有基材之密封材料7的密封樹脂層6，來被覆半導體元件搭載基板4的元件搭載面，使密封樹脂滲入倒裝晶片型半導體元件3與線路層2之間的空間，並使其硬化，該半導體密封用的附有基材之密封材料7具有基材5與密封樹脂層6，該密封樹脂層6形成於基材5的其中一表面上。藉此，密封樹脂層6成為硬化後的密封樹脂層6’(第1圖(B)、(C)：密封步驟)。繼而，利用磨削或蝕刻等來去除基板1(第1圖(D)：基板去除步驟)，並在藉由去除基板1而露出的線路層2上形成凸塊8(第1圖(E)：凸塊形成步驟)。然後，藉由切割來對以這樣的方式進行而獲得的半導體裝置集合體9進行單片化，來製造半導體裝置10(第1圖(F)：切割步驟)。
以下，進一步詳細地說明本發明的半導體裝置的製造方法的各步驟。
＜準備步驟＞ 本發明的半導體裝置的製造方法中，首先，準備半導體元件搭載基板，其在線路層上搭載有複數個倒裝晶片型半導體元件，該線路層形成於基板上。
作為基板，並無特別限定，能夠使用例如：玻璃基板；矽晶圓；SUS(不鏽鋼)等的金屬板；聚醯胺或聚醯亞胺等的塑膠基板等。
作為線路層，並無特別限定，能夠形成例如由絕緣層和鍍覆圖案所構成之線路層。又，作為絕緣層，並無特別限定，能夠形成例如包含聚醯亞胺樹脂之絕緣層。
再者，在基板上形成線路層時，可在基板與線路層之間形成暫時黏合層。作為暫時黏合層，並無特別限定，能夠使用例如：紫外線(UV)硬化性黏著劑等UV剝離性黏著劑、熱發泡性黏著劑等熱剝離性黏著劑等。
又，在線路層上搭載倒裝晶片型半導體元件時，可實行半導體元件與線路層之間的底部填膠。此時，可不實行底部填膠，而在半導體元件與線路層之間保留孔洞的狀態下進展至下一步驟，並在下一步驟也就是密封步驟中同時實行元件搭載面的總括密封與底部填膠。同時實行元件搭載面的總括密封與底部填膠，比較能夠減少步驟數，因此較佳。
在線路層上搭載倒裝晶片型半導體元件時實行底部填膠的情況下，可使用薄膜型或糊料型的先塗佈型底膠材料，並在搭載半導體元件的同時實行底部填膠，亦可在搭載半導體元件後利用毛細底部填膠來實行底部填膠。
＜密封步驟＞ 本發明的半導體裝置的製造方法中，繼而，利用半導體密封用的附有基材之密封材料，來對上述準備步驟中所準備的半導體元件搭載基板的元件搭載面進行總括密封，該半導體密封用的附有基材之密封材料具有基材與密封樹脂層，該密封樹脂層形成於該基材的其中一表面上且包含未硬化或半硬化的熱硬化性樹脂成分。更具體而言，是藉由下述方式對半導體元件搭載基板的元件搭載面進行總括密封：利用半導體密封用的附有基材之密封材料的密封樹脂層，來被覆半導體元件搭載基板的元件搭載面，並對密封樹脂層加熱來使其硬化。
再者，當在準備步驟中實行底部填膠，來密封半導體元件與線路層之間的空間時，不需要在密封步驟中使密封樹脂滲入半導體元件與線路層之間的空間。另一方面，當準備步驟中不實行底部填膠，而在半導體元件與線路層之間保留孔洞的狀態下進展至下一步驟時，較佳是在密封步驟中同時實行元件搭載面的總括密封與底部填膠。如此一來，本發明能夠在密封步驟中同時實行元件搭載面的總括密封與底部填膠，因此不一定需要另外實行底部填膠步驟，從而能夠減少步驟數。
密封步驟，較佳是在下述條件下實行：成形溫度為80℃～200℃、較佳是120℃～180℃，成形壓力為0.2～30MPa、較佳是1～10MPa，真空壓力為10000Pa以下、較佳是1～1000Pa的減壓下。
以下，進一步說明本發明的半導體裝置的製造方法的密封步驟中所使用的半導體密封用的附有基材之密封材料。第2圖是表示用於本發明中的半導體密封用的附有基材之密封材料的一例的概略頗面圖。第2圖的半導體密封用的附有基材之密封材料7，具有基材5與密封樹脂層6，該密封樹脂層6形成於基材5的其中一表面上且包含未硬化或半硬化的熱硬化性樹脂成分。
[基材] 作為用以構成半導體密封用的附有基材之密封材料的基材，並無特別限定，能夠根據作為要密封的對象的半導體元件的線膨脹係數等，而使用無機基板、金屬基板、或有機樹脂基板等。又，尤其是當使用有機樹脂基板時，能夠使用含有纖維之有機樹脂基板。
基材的厚度，在無機基板、金屬基板或有機基板中的任一情況下，較佳是20μm～1mm，更佳是30μm～500μm。若是20μm以上，則能夠抑制過薄而變得易於變形的情形，因此較佳，並且，若是1mm以下，則能夠抑制半導體裝置本身變厚的情形，因此較佳。
基材的線膨脹係數，在無機基板、金屬基板或有機基板中的任一情況下，較佳是在0℃至200℃的範圍內為3～20ppm/℃，更佳是4～15ppm/℃。若在此範圍內，則在利用半導體密封用的附有基材之密封材料來密封元件搭載面後、去除基板後等的任一步驟中皆能夠抑制翹曲，因此較佳。
作為無機基板，可列舉：陶瓷基板、玻璃基板、矽晶圓等；作為金屬基板，可列舉表面經絕緣處理後的銅基板或鋁基板等，來作為代表性的金屬基板。作為有機樹脂基板，可列舉：使熱硬化性樹脂或填料等含浸於纖維基材中而成之樹脂含浸纖維基材、進一步使熱硬化性樹脂半硬化或硬化而成之含纖維樹脂基材、或將熱硬化性樹脂等成形成基板狀而得之樹脂基板。作為代表性的有機樹脂基板，可列舉：雙馬來醯亞胺三嗪(BT)樹脂基板、玻璃環氧基基板、纖維強化塑膠(FRP)基板等。
作為用於有機樹脂基板的熱硬化性樹脂，並無特別限定，可列舉：BT樹脂、環氧樹脂等；或通常用於密封半導體元件的如下述所例示的環氧樹脂、矽氧樹脂、由環氧樹脂與矽氧樹脂所組成之混成樹脂；以及，氰酸酯樹脂等。
再者，將樹脂含浸纖維基材或在含浸環氧樹脂後進行半硬化而成之含纖維樹脂基材作為基材使用，來製作半導體密封用的附有基材之密封材料，該樹脂含浸纖維基材使用了例如熱硬化性環氧樹脂作為含浸於纖維基材中的熱硬化性樹脂，此時，較佳是要形成於基材的其中一表面上的密封樹脂層中所使用的熱硬化性樹脂亦為環氧樹脂。如此一來，若含浸於基材中的熱硬化性樹脂與要形成於基材的其中一表面上的密封樹脂層中所使用的熱硬化性樹脂為相同種類，則能夠在對半導體元件搭載基板的元件搭載面進行總括密封時，同時使其硬化，藉此達成進一步牢固的密封功能，因此較佳。
作為基材，尤其較佳是使熱硬化性樹脂組成物含浸於纖維基材中並使其硬化而成之含纖維樹脂基材。以下，進一步說明熱硬化性樹脂組成物含浸於纖維基材中並硬化而成之含纖維樹脂基材。
[纖維基材] 作為用於有機樹脂基板的纖維基材，可例示例如：碳纖維、玻璃纖維、石英玻璃纖維、金屬纖維等無機纖維；芳香族聚醯胺纖維、聚醯亞胺纖維、聚醯胺醯亞胺纖維等有機纖維；以及，碳化矽纖維、碳化鈦纖維、硼纖維、氧化鋁纖維等；能夠根據產品特性來使用任何纖維基材。又，作為最佳的纖維基材，可例示：玻璃纖維、石英玻璃纖維、碳纖維等。其中，尤其較佳是絕緣性高的玻璃纖維或石英玻璃纖維。
[熱硬化性樹脂組成物] 含浸於纖維基材中的熱硬化性樹脂組成物，包含熱硬化性樹脂。
作為用於熱硬化性樹脂組成物的熱硬化性樹脂，並無特別限定，可列舉通常用於密封半導體元件的下述樹脂：環氧樹脂、矽氧樹脂、由環氧樹脂與矽氧樹脂所組成之混成樹脂、及氰酸酯樹脂等。又，亦能夠使用BT樹脂等熱硬化性樹脂。
《環氧樹脂》 本發明中所使用的半導體密封用的附有基材之密封材料中，作為能夠用於熱硬化性樹脂組成物中的環氧樹脂，並無特別限定，可列舉例如下述在室溫時呈液狀或固體的公知的環氧樹脂：雙酚A型環氧樹脂、雙酚F型環氧樹脂、像3,3’,5,5’-四甲基-4,4’-聯苯酚型環氧樹脂或4,4’-聯苯酚型環氧樹脂這樣的聯苯酚型環氧樹脂、苯酚酚醛清漆型環氧樹脂、甲酚酚醛清漆型環氧樹脂、雙酚A酚醛清漆型環氧樹脂、萘二酚型環氧樹脂、三酚基甲烷型環氧樹脂、四酚基乙烷型環氧樹脂、及苯酚雙環戊二烯酚酚醛清漆型環氧樹脂的芳香環經氫化後的環氧樹脂、脂環式環氧樹脂等。又，能夠根據需要並因應目的來合併使用一定量的上述以外的環氧樹脂。
包含環氧樹脂之熱硬化性樹脂組成物中，能夠包含環氧樹脂的硬化劑。作為這種硬化劑，能夠使用：苯酚酚醛清漆樹脂、各種胺衍生物、酸酐、或使部分酸酐基開環來生成羧酸而得之硬化劑等。其中，為了確保使用半導體密封用的附有基材之密封材料來製造的半導體裝置的可靠性，較佳是使用苯酚酚醛清漆樹脂。尤其較佳是以環氧基與酚性羥基的比率成為1：0.8～1.3的方式來混合環氧樹脂與苯酚酚醛清漆樹脂。
進一步，為了促進環氧樹脂與硬化劑的反應，作為反應促進劑(觸媒) ，可使用咪唑衍生物、膦衍生物、胺衍生物、有機鋁化合物等金屬化合物等。
包含環氧樹脂之熱硬化性樹脂組成物中，能夠進一步根據需要來摻合各種添加劑。能夠根據目的，例如，為了改善樹脂的性質的目的，來適當添加並摻合下述添加劑：各種熱可塑性樹脂、熱可塑性彈性體、有機合成橡膠、聚矽氧等低應力劑；蠟類、鹵素捕捉劑等。
《矽氧樹脂》 本發明中所使用的半導體密封用的附有基材之密封材料中，作為能夠用於熱硬化性樹脂組成物中的矽氧樹脂，並無特別限定，可列舉例如熱硬化性矽氧樹脂或UV硬化性矽氧樹脂等。尤其，包含矽氧樹脂之熱硬化性樹脂組成物，較佳是包含加成硬化型矽氧樹脂組成物。作為加成硬化型矽氧樹脂組成物，尤其較佳是以下述成分作為必要成分：(A)具有非共軛雙鍵之有機矽化合物(例如含烯基二有機聚矽氧烷)、(B)有機氫聚矽氧烷、及(C)鉑系觸媒。以下，說明這些(A)～(C)成分。
(A)成分：具有非共軛雙鍵之有機矽化合物 作為(A)成分的具有非共軛雙鍵之有機矽化合物，可例示下述有機聚矽氧烷：由下述通式(a)表示的分子鏈兩末端被含脂肪族不飽和基的三有機矽氧烷基封閉之直鏈狀二有機聚矽氧烷等。式(a)中，R11 表示含非共軛雙鍵之一價烴基，R12 ～R17 各自表示相同或不同種的一價烴基，a和b是滿足0≦a≦500、0≦b≦250且0≦a＋b≦500的整數。
上述通式(a)中，R11 是含非共軛雙鍵之一價烴基，較佳是以碳數2～8的烯基作為代表的具有脂肪族不飽和鍵的含非共軛雙鍵之一價烴基，尤其較佳是以碳數2～6的烯基作為代表的具有脂肪族不飽和鍵的含非共軛雙鍵之一價烴基。
上述通式(a)中，R12 ～R17 各自是相同或不同種的一價烴基，可較佳地列舉碳數1～20的下述基團：烷基、烯基、芳基、芳烷基等；可尤其較佳地列舉碳數1～10的下述基團：烷基、烯基、芳基、芳烷基等。又，其中，R14 ～R17 更佳是脂肪族不飽和鍵除外的一價烴基，尤其較佳是不具有烯基等脂肪不飽和鍵之下述基團：烷基、芳基、芳烷基等。進一步，其中，R16 、R17 較佳是芳香族一價烴基，尤其較佳是苯基或甲苯基等碳數6～12的芳基等。
上述通式(a)中，a和b是滿足0≦a≦500、0≦b≦250且0≦a＋b≦500的整數，a較佳是10≦a≦500，b較佳是0≦b≦150，並且，a＋b較佳是滿足10≦a＋b≦500。
由上述通式(a)表示的有機聚矽氧烷，能夠藉由例如下述化合物的鹼平衡反應來獲得：環狀二苯基聚矽氧烷、環狀甲基苯基聚矽氧烷等環狀二有機聚矽氧烷；及，用以構成末端基的二苯基四乙烯基二矽氧烷、二乙烯基四苯基二矽氧烷等二矽氧烷；此時，在藉由鹼觸媒(尤其是KOH等強鹼)來實行的平衡反應中，即便少量的觸媒亦會以不可逆反應來進行聚合，因此僅定量地進行開環聚合且末端封閉率亦較高，故通常不含有矽烷醇基和氯成分。
作為由上述通式(a)表示的有機聚矽氧烷，具體而言，可例示下述有機聚矽氧烷。上述式中，k、m是滿足0≦k≦500、0≦m≦250且0≦k＋m≦50的整數，更佳是滿足5≦k＋m≦250且0≦m／(k＋m)≦0.5的整數。
作為(A)成分，除了由上述通式(a)表示的具有直鏈結構之有機聚矽氧烷以外，亦能夠根據需要而合併使用包含3官能性矽氧烷單元、4官能性矽氧烷單元等且具有立體網狀結構之有機聚矽氧烷。這種具有非共軛雙鍵之有機矽化合物，可使用單獨1種，亦可將2種以上混合使用。
(A)成分的具有非共軛雙鍵之有機矽化合物中的具有非共軛雙鍵之基團(例如鍵結於矽原子上的烯基等具有雙鍵之一價烴基)的量，較佳是全部一價烴基(鍵結於矽原子上的全部一價烴基)中的0.1～20莫耳%，更佳是0.2～10莫耳%，尤其較佳是0.2～5莫耳%。若具有非共軛雙鍵之基團的量為0.1莫耳%以上，則硬化後能夠獲得良好的硬化物；若是20莫耳%以下，則硬化後的機械特性良好，因此較佳。
又，(A)成分的具有非共軛雙鍵之有機矽化合物，較佳是具有芳香族一價烴基(鍵結於矽原子上的芳香族一價烴基)，芳香族一價烴基的含量，較佳是全部一價烴基(鍵結於矽原子上的全部一價烴基)的0～95莫耳%，更佳是10～90莫耳%，尤其較佳是20～80莫耳%。樹脂中包含適量的芳香族一價烴基的話，具有下述優點：在硬化後的機械特性良好且易於製造。
(B)成分：有機氫聚矽氧烷 作為(B)成分，較佳是一分子中具有2個以上鍵結於矽原子上的氫原子(以下稱為「SiH基」)之有機氫聚矽氧烷。若是一分子中具有2個以上SiH基之有機氫聚矽氧烷，則能夠作為交聯劑發揮作用，藉由(B)成分中的SiH基與(A)成分的乙烯基、其他烯基等含非共軛雙鍵之基團進行加成反應，來形成硬化物。
又，(B)成分的有機氫聚矽氧烷，較佳是具有芳香族一價烴基。如此一來，若是具有芳香族一價烴基之有機氫聚矽氧烷，則能夠提高與(A)成分的相溶性。這種有機氫聚矽氧烷，可使用單獨1種，亦可將2種以上混合使用，例如，能夠使其包含具有芳香族烴基之有機氫聚矽氧烷來作為部分或全部的(B)成分。
作為(B)成分的有機氫聚矽氧烷，並無特別限定，可列舉例如：1,1,3,3-四甲基二矽氧烷、1,3,5,7-四甲基環四矽氧烷、參(二甲基氫矽氧烷基)甲基矽烷、參(二甲基氫矽氧烷基)苯基矽烷、1-環氧丙氧基丙基-1,3,5,7-四甲基環四矽氧烷、1,5-環氧丙氧基丙基-1,3,5,7-四甲基環四矽氧烷、1-環氧丙氧基丙基-5-三甲氧基矽烷基乙基-1,3,5,7-四甲基環四矽氧烷、兩末端三甲基矽氧烷基封閉甲基氫聚矽氧烷、兩末端三甲基矽氧烷基封閉二甲基矽氧烷/甲基氫矽氧烷共聚物、兩末端二甲基氫矽氧烷基封閉二甲基聚矽氧烷、兩末端二甲基氫矽氧烷基封閉二甲基矽氧烷/甲基氫矽氧烷共聚物、兩末端三甲基矽氧烷基封閉甲基氫矽氧烷/二苯基矽氧烷共聚物、兩末端三甲基矽氧烷基封閉甲基氫矽氧烷/二苯基矽氧烷/二甲基矽氧烷共聚物、三甲氧基矽烷聚合物、由(CH3 )2 HSiO1/2 單元與SiO4/2 單元所構成之共聚物、由(CH3 )2 HSiO1/2 單元、SiO4/2 單元及(C6 H5 )SiO3/2 單元所構成之共聚物等。
又，亦能夠使用由下述結構表示的化合物、或將這些化合物作為材料來使用而獲得之有機氫聚矽氧烷。
(B)成分的有機氫聚矽氧烷的分子結構，可以是直鏈狀、環狀、分枝狀、立體網狀結構中的任一種，一分子中的矽原子數(或在聚合物的情況下為聚合度)較佳是2以上，更佳是3～500，尤其較佳是4～300左右。
(B)成分的有機氫聚矽氧烷的摻合量，較佳是：相對於(A)成分的1個烯基等具有非共軛雙鍵之基團，(B)成分中的SiH基成為0.7～3.0個的量；更佳是成為1.0～2.0個的量。
(C)成分：鉑系觸媒 作為(C)成分的鉑系觸媒，可列舉例如：氯鉑酸、醇改質氯鉑酸、具有螯合物結構的鉑錯合物等。這些鉑系觸媒，能夠使用單獨1種，亦能夠使用2種以上的組合。
(C)成分的鉑系觸媒的摻合量，可以是硬化有效量(所謂的觸媒量)，通常相對於(A)成分和(B)成分的總質量100質量份，較佳是以鉑族金屬的質量換算為0.1～500ppm，尤其較佳是在0.5～100ppm的範圍內。
《由環氧樹脂與矽氧樹脂所組成之混成樹脂》 本發明中所使用的半導體密封用的附有基材之密封材料中，作為能夠用於熱硬化性樹脂組成物中的由環氧樹脂與矽氧樹脂所組成之混成樹脂，並無特別限定，可列舉例如使用前述環氧樹脂與前述矽氧樹脂而得之混成樹脂。此處所言之混成樹脂，是指在硬化時能夠相互反應而形成共交聯結構之樹脂。
《氰酸酯樹脂》 本發明中所使用的半導體密封用的附有基材之密封材料中，作為能夠用於熱硬化性樹脂組成物中的氰酸酯樹脂，並無特別限定，可列舉例如摻合有下述成分之樹脂組成物：氰酸酯化合物或其低聚物、及作為硬化劑的酚化合物和二羥基萘中的任一方或兩方。
(氰酸酯化合物或其低聚物) 作為氰酸酯化合物或其低聚物使用的成分，是由下述通式(b)表示。式(b)中，R1 和R2 表示氫原子或碳數1～4的烷基，R3 表示下述式中的任一個。R4 是氫原子或甲基，n＝0～30的整數。
此處，作為氰酸酯化合物，是一分子中具有2個以上氰酸基之化合物，具體而言，可列舉：多芳香環的二元酚氰酸酯，例如，雙(3,5-二甲基-4-氰酸基苯基)甲烷、雙(4-氰酸基苯基)甲烷、雙(3-甲基-4-氰酸基苯基)甲烷、雙(3-乙基-4-氰酸基苯基)甲烷、雙(4-氰酸基苯基)-1,1-乙烷、雙(4-氰酸基苯基)-2,2-丙烷、二(4-氰酸基苯基)醚、二(4-氰酸基苯基)硫醚；多元酚的多氰酸酯，例如，苯酚酚醛清漆型氰酸酯、甲酚酚醛清漆型氰酸酯、苯基烷基型氰酸酯、聯苯芳烷基型氰酸酯、萘芳烷基型氰酸酯等。
前述氰酸酯化合物，能夠藉由在鹼性下使酚類與氯化氰進行反應來獲得。上述氰酸酯化合物，由其結構能夠配合用途來從下述具有廣泛特性的氰酸酯化合物中適當選擇：軟化點為106℃的固體的氰酸酯化合物至常溫時呈液狀的氰酸酯化合物。
其中，氰酸基的當量較小之氰酸酯化合物，亦即官能基間分子量較小之氰酸酯化合物，能夠獲得一種硬化物，該硬化物的硬化收縮較小，且低熱膨脹、高Tg(玻璃轉化溫度)。氰酸基的當量較小之氰酸酯化合物，雖然Tg會下降若干，但三嗪交聯間隔變得可撓曲(flexible)，因而能夠期待低彈性化、高強韌化、低吸水化。
再者，鍵結或殘留在氰酸酯化合物中的氯，較佳是50ppm以下，更佳是20ppm以下。若是50ppm以下，則在長期高溫保存時，下述情形的可能性較少：因熱分解導致游離的氯或氯離子腐蝕已氧化的銅導線架或銅線、銀鍍覆，從而引起剝離或電性不良。又，樹脂的絕緣性亦變得良好。
(硬化劑) 一般而言，作為氰酸酯樹脂的硬化劑或硬化觸媒，是使用金屬鹽、金屬錯合物、或是具有活性氫之酚性羥基或一級胺類等，但本發明中所使用的半導體密封用的附有基材之密封材料，尤其適合使用酚化合物或二羥基萘。
作為能夠適合作為上述氰酸酯樹脂的硬化劑來使用的酚化合物，並無特別限定，可例示由下述通式(c)表示的酚化合物。式(c)中，R5 和R6 表示氫原子或碳數1～4的烷基，R7 表示下述式中的任一個。R4 是氫原子或甲基，p＝0～30的整數。
此處，作為酚化合物，可列舉：一分子中具有2個以上酚性羥基之酚樹脂、雙酚F型樹脂、雙酚A型樹脂、苯酚酚醛清漆樹脂、苯酚芳烷基型樹脂、聯苯芳烷基型樹脂、萘芳烷基型樹脂；可使用這些酚化合物中的單獨1種，亦可將2種以上合併使用。
酚性羥基當量較小的酚化合物，例如羥基當量為120以下的酚化合物，與氰酸基的反應性較高，即便是120℃的低溫，仍能夠進行硬化反應。此時，可縮小羥基相對於氰酸基的莫耳比。相對於1莫耳氰酸基，適當的範圍是0.05～0.11莫耳。此時，能夠獲得一種硬化物，其硬化收縮的情形較少，低熱膨脹且高Tg。
另一方面，酚性羥基當量較大的酚化合物，例如羥基當量為175以上的酚化合物，能夠抑制與氰酸基的反應，從而能夠獲得一種保存性良好且流動性良好的組成物。相對於1莫耳氰酸基，適當的範圍是0.1～0.4莫耳。此時，能夠獲得一種硬化物，其Tg會若干下降，但吸水率低。為了獲得所希望的硬化物特性與硬化性，這些酚樹脂亦能夠將2種以上合併使用。
作為能夠適合作為上述氰酸酯樹脂的硬化劑來使用的二羥基萘，是由下述通式(d)表示。
此處，作為二羥基萘，可列舉：1,2-二羥基萘、1,3-二羥基萘、1,4-二羥基萘、1,5-二羥基萘、1,6-二羥基萘、1,7-二羥基萘、2,6-二羥基萘、2,7-二羥基萘等。其中，熔點為130℃的1,2-二羥基萘、1,3-二羥基萘、1,6-二羥基萘的反應性非常高，少量即能促進氰酸基的環化反應。熔點為200℃的1,5-二羥基萘、2,6-二羥基萘，相對地能夠抑制反應。
當單獨使用這些二羥基萘時，官能基間分子量較小，並且為剛性結構，因此能夠獲得一種硬化收縮較小且高Tg的硬化物。又，亦能夠藉由與羥基當量較大的一分子中具有2個以上羥基之酚化合物合併使用，來調整硬化性。
上述酚化合物和二羥基萘中的鹵素元素或鹼金屬等，較佳是在120℃、2大氣壓下萃取的量為10ppm以下，尤其較佳是5ppm以下。
(著色劑) 本發明中所使用的半導體密封用的附有基材之密封材料中，熱硬化性樹脂組成物，較佳是設為：除了上述熱硬化性樹脂以外，還包含著色劑。藉由熱硬化性樹脂組成物包含著色劑，能夠抑制外觀不良，並且能夠提升雷射標記性。
作為所使用的著色劑，並無特別限定，能夠單獨或是將2種以上公知的顏料或染料組合使用。尤其，從外觀和提升雷射標記性的觀點來看，較佳是黑色系的著色劑。
作為黑色系的著色劑，可列舉例如：碳黑(爐黑、槽黑、乙炔黑、熱碳黑、燈黑等)、石墨(graphite)、氧化銅、二氧化錳、偶氮系顏料(偶氮甲鹼黑(azomethine black)等)、苯胺黑、苝黑(Perylene Black)、鈦黑、花青黑(cyanine black)、活性碳、肥粒鐵(ferrite，非磁性肥粒鐵、磁性肥粒鐵等)、磁鐵礦、氧化鉻、氧化鐵、二硫化鉬、鉻錯合物、複合氧化物系黑色色素、蒽醌系有機黑色色素等；其中，能夠較佳地使用碳黑。
較佳是在100質量份熱硬化性樹脂組成物中包含0.1～30質量份著色劑，尤其較佳是包含1～15質量份著色劑。
若著色劑的摻合量為0.1質量份以上，則基材的著色變得良好，能夠抑制外觀不良，且雷射標記性變得良好。又，若著色劑的摻合量為30質量份以下，則在製作基材時能夠防止下述情形：含浸於纖維基材中的熱硬化性樹脂組成物的黏度增加，因而作業性明顯下降。
(無機填充材料) 本發明中所使用的半導體密封用的附有基材之密封材料中，在熱硬化性樹脂組成物中，能夠摻合無機填充材料。作為所摻合的無機填充材料，可列舉例如：熔融二氧化矽、結晶性二氧化矽等二氧化矽類；氧化鋁、氮化矽、氮化鋁、矽酸鋁、氮化硼、玻璃纖維、三氧化二銻等。
尤其，當熱硬化性樹脂組成物包含環氧樹脂時，為了增強環氧樹脂與無機填充材料的結合強度，作為所添加的無機填充材料，可摻合預先以矽烷偶合劑、鈦酸酯偶合劑等偶合劑來進行表面處理後的無機填充材料。
作為這種偶合劑，例如，較佳是使用：γ-環氧丙氧基丙基三甲氧基矽烷、γ-環氧丙氧基丙基甲基二乙氧基矽烷、β-(3,4-環氧基環己基)乙基三甲氧基矽烷等環氧基官能性烷氧基矽烷；N-β(胺基乙基)-γ-胺基丙基三甲氧基矽烷、γ-胺基丙基三乙氧基矽烷、N-苯基-γ-胺基丙基三甲氧基矽烷等胺基官能性烷氧基矽烷；γ-巰基丙基三甲氧基矽烷等巰基官能性烷氧基矽烷等。再者，關於用於表面處理的偶合劑的摻合量和表面處理方法，並無特別限定。
相對於熱硬化性樹脂組成物中的環氧樹脂或矽氧樹脂等樹脂成分的總質量100質量份，無機填充材料的摻合量，較佳是100～1300質量份，尤其較佳是200～1000質量份。若是100質量份以上，則能夠獲得充分的強度；若是1300質量份以下，則能夠抑制因流動性下降導致充填性不良的情形，作為結果，能夠對搭載於基板上的半導體元件或形成於晶圓上的半導體元件良好地進行密封。再者，較佳是在熱硬化性樹脂組成物整體的50～95質量%的範圍內含有此無機填充材料，尤其較佳是在60～90質量%的範圍內含有此無機填充材料。
如上所述，當將基材設為例如熱硬化性樹脂組成物含浸於纖維基材中並硬化而成之含纖維樹脂基材時，能夠根據含浸於纖維基材中的熱硬化性樹脂組成物中所使用的樹脂的種類、或無機填充材料等添加劑的摻合量，來調整基材的線膨脹係數。又，使熱硬化性樹脂組成物含浸於纖維基材中並使其半硬化後，可將複數片纖維基材重疊並加壓，來使其多層化後使用。
[密封樹脂層] 如第2圖所示，本發明的半導體裝置的製造方法中所使用的半導體密封用的附有基材之密封材料7，在上述基材5的其中一表面上具有密封樹脂層6。此密封樹脂層6，包含未硬化或半硬化的熱硬化性樹脂成分。此密封樹脂層6，具有對搭載有半導體元件之半導體元件搭載基板的元件搭載面進行總括密封的作用。
密封樹脂層的厚度，並無特別限定，較佳是20μm以上且2000μm以下。若是20μm以上，則足以對將搭載有半導體元件之各種基板的半導體元件搭載面進行密封，從而能夠抑制因過薄而產生填充性不良的情形，因此較佳；若是2000μm以下，則能夠抑制密封後的半導體裝置變過厚，因此較佳。
密封樹脂層的黏度，較佳是作為於100℃至200℃時的最低熔融黏度為0.1～300Pa･s，更佳是1～200Pa･s。再者，本說明書中，是將下述情況的最低值設為最低熔融黏度的測定值：使用平行板(parallel plate)型黏彈性測定裝置(裝置名：MR-300，Rheology公司製造)，以5℃/分鐘的升溫速度，從100℃至200℃為止連續地測定黏度。若最低熔融黏度為200Pa･s以下，則成型時的填充性不會過度下降，因此沒有成為孔洞和黏合不良的原因的疑慮。又，若最低熔融黏度為1Pa･s以下，則流動性不會變過高，因此沒有下述疑慮：樹脂流出至模具外而成型物的厚度變得比設定的厚度更薄、或引起發生孔洞的情形。
[熱硬化性樹脂成分] 用以形成密封樹脂層的組成物，包含熱硬化性樹脂成分。熱硬化性樹脂，並無特別限定，較佳是通常用於密封半導體元件的下述熱硬化性樹脂：液狀環氧樹脂或固體環氧樹脂、矽氧樹脂、或由環氧樹脂與矽氧樹脂所組成之混成樹脂、氰酸酯樹脂等。尤其，熱硬化性樹脂，較佳是包含低於50℃時會固體化並且在50℃以上且150℃以下會熔融的下述樹脂中的任一種：環氧樹脂、矽氧樹脂、由環氧樹脂與矽氧樹脂所組成之混成樹脂、及氰酸酯樹脂。
作為這種環氧樹脂、矽氧樹脂、由環氧樹脂與矽氧樹脂所組成之混成樹脂、及氰酸酯樹脂，能夠例示與上述作為含浸於纖維基材中的熱硬化性樹脂組成物中包含的熱硬化性樹脂來例示的相同樹脂。
[熱可塑性樹脂成分] 本發明中所使用的半導體密封用的附有基材之密封材料中，密封樹脂層，可包含熱可塑性樹脂成分，亦可不包含熱可塑性樹脂成分，當包含熱可塑性樹脂成分時，相對於用以形成密封樹脂層的組成物整體，熱可塑性樹脂成分的摻合量，較佳是2質量%以下。
通常，熱可塑性樹脂成分，是作為用以對密封樹脂層賦予可撓性的成分來使用，在以往的樹脂薄片等之中是添加用來提升操作性、保持薄片形狀，但本發明中所使用的半導體密封用的附有基材之密封材料，是成為密封樹脂層被基材支撐之結構，因此即便不含熱可塑性樹脂成分，操作性仍良好，並且能夠保持薄片形狀。
作為熱可塑性樹脂，可列舉例如：聚丙烯酸酯等各種丙烯酸系共聚物；苯乙烯丙烯酸酯系共聚物；丁二烯橡膠、苯乙烯-丁二烯橡膠(SBR)、乙烯-乙酸乙烯酯共聚物(EVA)、異戊二烯橡膠、丙烯腈橡膠等橡膠狀聚合物；胺酯系彈性體、矽氧系彈性體、聚酯系彈性體等。
[無機填充材料] 又，用以形成密封樹脂層的組成物中，可與上述含浸於纖維基材中的熱硬化性樹脂組成物同樣地摻合無機填充材料。作為無機填充材料，能夠例示與上述作為在含浸於纖維基材中的熱硬化性樹脂組成物中摻合的無機填充材料來例示的相同無機填充材料。
相對於熱硬化性樹脂組成物中的環氧樹脂或矽氧樹脂等樹脂成分的總質量100質量份，無機填充材料的摻合量，較佳是500～1800質量份，尤其較佳是600～1300質量份，進一步更佳是700～1000質量份。若是500質量份以上，則能夠抑制與基材的線膨脹係數的差異變大，從而變得適合於抑制半導體裝置的翹曲；若是1800質量份以下，則能夠抑制因流動性下降導致填充性不良的情形，作為結果，能夠對搭載於基板上的半導體元件良好地進行密封。再者，較佳是在熱硬化性樹脂組成物整體的80～95質量%的範圍內含有此無機填充材料，尤其較佳是在85～93質量%的範圍內含有此無機填充材料。
無機填充材料的粒徑，並無特別限制，從成形性、流動性來看，平均粒徑，較佳是0.1μm～40μm，尤其較佳是2μm～35μm。當在密封步驟中亦實行底部填膠時，較佳是間隙尺寸(線路層與半導體元件的間隙的寬度)的範圍在10～200μm左右之倒裝晶片型半導體元件，此時，為了謀求提升密封樹脂對間隙的滲入性，較佳是使用下述無機填充材料：平均粒徑為0.1～5μm、較佳是0.5～2μm，並且相對於倒裝晶片型半導體元件的間隙尺寸為1/2以上的粒徑之無機填充材料為無機填充材料整體的0.1質量%以下，尤其是0～0.08質量%。若平均粒徑為0.1μm以上，則沒有黏度變過高的疑慮；若平均粒徑為5μm以下，則沒有無機填充材料卡在間隙而未填充的疑慮。尤其較佳是使用下述無機填充材料：相對於間隙尺寸，平均粒徑為約1/10以下，最大粒徑為1/3以下。
例如，間隙尺寸為20μm之窄間隙型的倒裝晶片型半導體元件中，較佳是使用下述無機填充材料：超過10μm的粒徑比例為無機填充材料整體的0.1質量%以下。若此粒徑的無機填充材料為0.1質量%以下，則沒有無機填充材料卡在間隙而發生未填充或孔洞的疑慮。
此處，作為相對於間隙尺寸為1/2以上的粒徑之無機填充材料的測定方法，能夠使用例如下述粒徑檢查方法：以1：9(質量)的比例混合無機填充材料與純水，並實行超音波處理，來使凝集物充分崩解，並對其利用間隙尺寸的1/2的篩孔大小之過濾器來進行篩選，然後秤量篩子上的殘留量。
[其他添加劑] 用以形成密封樹脂層的組成物中，除了上述成分以外，還可根據需要而摻合其他添加劑。作為這種添加劑，可列舉例如：三氧化二銻等銻化合物；承載有鉬酸鋅之滑石、承載有鉬酸鋅之氧化鋅等鉬化合物；偶磷氮化合物；氫氧化鋁、氫氧化鎂等氫氧化物；硼酸鋅、錫酸鋅等難燃劑；碳黑等著色劑；水滑石等鹵素離子捕捉劑等。
[半導體密封用的附有基材之密封材料的製造方法] 本發明中所使用的半導體密封用的附有基材之密封材料，能夠藉由在基材的其中一表面上形成密封樹脂層來製作。密封樹脂層，能夠利用下述各種方法來形成：以薄片狀或薄膜狀的方式，將包含未硬化或半硬化的熱硬化性樹脂之組成物(上述用以形成密封樹脂層的組成物)積層在基材的其中一表面上，並使用真空層壓機或高溫真空壓製機、熱輥子等，藉此形成密封樹脂層；或者，在減壓或真空下，利用印刷或點膠等來塗佈包含液狀環氧樹脂或矽氧樹脂等熱硬化性樹脂之組成物，並進行加熱；以及，將包含未硬化或半硬化的熱硬化性樹脂之組成物加以加壓成形等。
本發明的半導體裝置的製造方法的密封步驟，是使用如上所述的半導體密封用的附有基材之密封材料，來對半導體元件搭載基板的元件搭載面進行總括密封。
＜基板去除步驟＞ 本發明的半導體裝置的製造方法中，繼而，自以上述的方式進行來對元件搭載面進行總括密封後之半導體元件搭載基板，將基板去除。作為基板的去除方法，可列舉利用磨削或蝕刻等來去除基板的方法。又，當以上述方式在準備步驟中於基板與線路層之間形成暫時黏合層時，亦能夠利用紫外線(UV)或雷射等來使黏合力下降，從而使暫時黏合層與線路層之間剝離。
＜凸塊形成步驟＞ 本發明的半導體裝置的製造方法，較佳是：在上述去除基板的步驟後，具有形成電極的步驟，該形成電極的步驟是在藉由去除基板而露出的面(亦即線路層)上形成凸塊等電極。藉此，能夠製作一種半導體裝置集合體(總括密封有複數個半導體元件之半導體裝置)，其基板被去除且形成有電極。
作為凸塊的形成方法，並無特別限定，能夠利用焊料球或焊料鍍覆等公知的方法來實行。
＜切割步驟＞ 本發明的半導體裝置的製造方法，較佳是：在上述形成電極的步驟後，具有藉由切割來進行單片化的步驟。藉此，能夠容易製造一種單片化後的半導體裝置。又，可對切割而單片化後的半導體裝置實行藉由雷射標記來實行的列印。
以這樣的本發明的製造方法製造出來的半導體裝置的一例的概略剖面圖，如第3圖所示。第3圖的半導體裝置10，其倒裝晶片型半導體元件3被硬化後的密封樹脂層6’密封，在硬化後的密封樹脂層6’的表面側具有半導體密封用的附有基材之密封材料的基材5，且在相反側(倒裝晶片型半導體元件3側)具有：由絕緣層2a、絕緣層2b及鍍覆圖案2c構成之線路層2；及，凸塊8。
又，此處，比較本發明的半導體裝置的製造方法與以往的半導體裝置的製造方法，來進行說明。
第4圖是表示利用以往的半導體裝置的製造方法來製造扇出型晶圓級封裝體時的流程的一例的概略剖面圖，該製造方法使用了一般的密封樹脂。第4圖的半導體裝置的製造方法中，首先，準備半導體元件搭載基板104，其在形成於基板101上的線路層102(絕緣層102a、絕緣層102b、鍍覆圖案102c)上搭載有複數個倒裝晶片型半導體元件103(第4圖(a)：準備步驟)。繼而，使底膠材料111滲入倒裝晶片型半導體元件103與線路層102之間的空間，並使其硬化(第4圖(b)：底部填膠步驟)。繼而，利用密封樹脂106，來對底部填膠後的半導體元件搭載基板104的元件搭載面進行硬化密封。藉此，密封樹脂106成為硬化後的密封樹脂106’(第4圖(c)、(d)：密封步驟)。繼而，將支撐基板105貼合於硬化後的密封樹脂106’上(第4圖(e)：支撐基板貼合步驟)。繼而，利用磨削或蝕刻等來去除基板101(第4圖(f)：基板去除步驟)，並在藉由去除基板101而露出的線路層102上形成凸塊108(第4圖(g)：凸塊形成步驟)。繼而，將利用支撐基板貼合步驟來貼合後的支撐基板105去除(第4圖(h)：支撐基板去除步驟)。然後，藉由切割來對以這樣的方式進行而獲得的半導體裝置集合體109進行單片化，來製造半導體裝置110(第4圖(i)：切割步驟)。
比較第1圖與第4圖時可知，第1圖的本發明的半導體裝置的製造方法的步驟數較少，能夠使製造步驟簡略化。以下，進一步詳細地說明本發明中的能夠省略的步驟。
以往的半導體裝置的製造方法中，如第4圖所示，是在不同步驟中實行底部填膠步驟與密封步驟。通常，當同時實行底部填膠與元件搭載面的總括密封時，需要縮小摻合於密封樹脂中的填料(填充劑)的尺寸(粒徑)。然而，如果縮小填料的尺寸，則填料的比表面積上升，從而密封樹脂的熔融黏度上升，因此難以高度地摻合填料。又，密封樹脂的膨脹係數會變高，因此密封後的翹曲成為很大的問題。如此一來，難以兼顧使用一般的密封樹脂來同時實行底部填膠與元件搭載面的總括密封、及抑制翹曲。相對於此，如第1圖所示的本發明的半導體裝置的製造方法，藉由使用半導體密封用的附有基材之密封材料，能夠利用基材來抑制翹曲。藉此，密封樹脂層的物性的自由度上升，從而能夠在密封步驟中同時實行底部填膠與元件搭載面的總括密封。如此一來，若是本發明，則能夠省略在以往方法中需要另外實行的底部填膠步驟。
又，當在使用一般的密封樹脂來對半導體元件搭載基板的元件搭載面進行密封後將基板去除時，在去除步驟中或去除步驟後會發生破裂或缺陷、扭曲，因此一般是先將支撐基板貼合於密封樹脂層側，然後實行基板的去除。因此，以往的半導體裝置的製造方法，如第4圖所示，是在密封步驟後實行支撐機板貼合步驟。相對於此，如第1圖所示的本發明的半導體裝置的製造方法，藉由使用半導體密封用的附有基材之密封材料，能夠獲得一種成形物，該成形物因基材的強化效果而導致強度非常高。因此，能夠在不將支撐基板貼合於密封樹脂層側的情況下，將基板去除。如此一來，若是本發明，則能夠省略在以往方法中需要另外實行的支撐基板的貼合步驟。
又，當使用支撐基板時，在切割步驟前亦需要去除支撐基板的步驟。通常，當與上述基板的去除步驟同樣地利用磨削或蝕刻等的方法、或是利用支撐基板的貼合步驟來在支撐基板與密封樹脂層之間形成暫時黏合層時，是利用下述方法來實行此支撐基板去除步驟：利用UV或雷射等來使黏合力下降，從而使暫時黏合層與線路層之間剝離。相對於此，如第1圖所示的本發明的半導體裝置的製造方法，如上所述，不需要使用支撐基板，因此當然亦不需要去除支撐基板。如此一來，若是本發明，則亦能夠省略在以往方法中需要另外實行的支撐基板的去除步驟。
如以上所述，若是本發明的半導體裝置的製造方法，則能夠在不使孔洞等密封缺陷或翹曲發生的情況下，省略(縮短)並簡略化在製造半導體裝置時、尤其是製造扇出型封裝體時需要的若干步驟，藉此達成減少製造成本和提升產率等。 [實施例]
以下，使用實施例和比較例來具體地說明本發明，但本發明並不限定於這些例子。
＜製作基材＞ 對60質量份甲酚酚醛清漆型環氧樹脂(商品名：EPICLON‐N695，DIC公司製造)、30質量份苯酚酚醛清漆樹脂(商品名：TD2090，DIC公司製造)、作為黑色顏料的3質量份碳黑(商品名：3230B，三菱化學公司製造)、0.6質量份觸媒三苯基膦(TPP)，添加300質量份甲苯，並加以攪拌混合，來製備環氧樹脂組成物的甲苯分散液。藉由將作為纖維基材的E玻璃布(日東紡績公司製造，厚度：150μm)浸泡在此環氧樹脂組成物的甲苯分散液中，來使環氧樹脂組成物的甲苯分散液含浸於E玻璃布中。藉由將該玻璃布放置在120℃歷時15分鐘，來使甲苯揮發。以175℃對該玻璃布進行加熱成形來獲得成形品，進一步以180℃對其加熱(2次硬化)4小時，藉此使含浸後的環氧樹脂組成物硬化，而獲得400mm×500mm且厚度為0.16mm的環氧樹脂含浸纖維基材X1，該環氧樹脂含浸纖維基材X1在纖維基材層的雙面形成有環氧樹脂組成物的硬化物層。此環氧樹脂含浸纖維基材X1在0℃至200℃時的線膨脹係數為9～13ppm/℃。
＜製備要成為密封樹脂層的樹脂組成物＞ 利用高速混合裝置，將60質量份甲酚酚醛清漆型環氧樹脂(商品名：EPICLON‐N655，DIC公司製造)、30質量份苯酚酚醛清漆樹脂(商品名：BRG555，昭和高分子公司製造)、400質量份平均粒徑為1.2μm的球狀二氧化矽(商品名：SO-32R，Admatechs公司製造)、0.2質量份觸媒三苯基膦(TPP)、0.5質量份矽烷偶合劑(3-環氧丙氧基丙基三甲氧基矽烷，商品名：KBM403，信越化學工業公司製造)、作為黑色顏料的3質量份碳黑(商品名：3230B，三菱化學公司製造)充分混合後，利用連續揉合裝置來加熱揉合，繼而由T模具擠出，藉此獲得390mm×490mm且厚度為0.3mm的薄片狀熱硬化性樹脂組成物Y1。利用平行板型黏彈性測定裝置(裝置名：MR-300，Rheology公司製造)來測定而得的此熱硬化性樹脂組成物Y1於100℃至200℃時的最低熔融黏度為30Pa･s。
＜製作半導體密封用的附有基材之密封材料＞ 將上述薄片狀熱硬化性樹脂組成物Y1置於上述環氧樹脂含浸纖維基材X1上，並使用Nikko-Materials公司製造的真空層壓機，以真空度50Pa、溫度50℃、時間60秒的條件來進行層壓，藉此製作半導體密封用的附有基材之密封材料Z1。
＜製作半導體元件搭載基板＞ 利用蒸鍍，在直徑為200mm、725μm厚的矽晶圓上形成銅膜，並利用旋轉塗佈來塗佈熱硬化性酚改質矽氧系阻劑材料，然後以100℃、100秒的條件來實行預烤(prebaking)，而形成厚度為10μm的阻劑膜。繼而，將用以形成目標的圖案的遮罩掩蓋在上述阻劑膜上，並以曝光量1～5000mJ/cm2 左右來照射波長為320nm的能量線。進一步，使用2質量%氫氧化四甲基銨(TMAH)的鹼性水溶液的顯影液，利用混拌(puddle)法進行顯影3分鐘，藉此在基板上形成目標的圖案。藉由對於形成圖案後的基板施加藉由氧電漿來實行的灰化，來去除圖案上的微小阻劑殘渣，並且對阻劑表面進行親水化處理，繼而利用無電鍍覆法來實行銅鍍覆，藉此在基板上獲得金屬圖案。在形成有仿真凸塊(dummy bump)之10mm見方且200μm厚的晶片的四個角塗佈市售的黏合劑，並將其黏貼在上述獲得了金屬圖案之基板上。仿真凸塊直徑為30μm，凸塊間隔為60μm，且在晶片與阻劑膜之間形成有30μm的間隙。
＜製作支撐基板＞ 將1mm厚度的硼矽酸玻璃板(商品名：TEMPAX Float，SCHOTTJENAer GLAS公司製造)切割成直徑8英寸(200mm)的尺寸，來作為支撐基板。貼合支撐基板與密封樹脂層時，是使用黏合劑(商品名：SFX-513S，信越化學工業公司製造)。
使用以上述方式進行來製作、製備的材料，來實行半導體裝置的製造。
[實施例1] 藉由使用Nikko-Materials公司的真空壓製機，以真空度2000Pa、壓力1.0MPa、150℃、300秒的條件來進行壓縮成形，來對上述半導體密封用的附有基板之密封材料Z1與半導體元件搭載基板進行硬化密封。硬化密封後，以150℃進行後硬化(post-curing)4小時後，藉由使用研磨機(裝置名：DAG810，DISCO公司製造)進行磨削，來將基板去除，從而使線路層露出。對所露出的線路層使用印刷機(裝置名：DEK HORIZON APi，DEK公司製造)，來將焊料糊印刷在規定的位置，並使用回焊裝置(裝置名：TNP40，田村公司製造)，以最高到達溫度265℃來實行回焊。進一步，使用切割機(裝置名：DAD323，DISCO公司製造)來實行單片化。從壓縮成形至單片化為止通過一連串步驟，作業性為良好。
[實施例2] 藉由使用Nikko-Materials公司的真空壓製機，以真空度100Pa、壓力5.0MPa、175℃、180秒的條件來進行壓縮成形，來對上述半導體密封用的附有基板之密封材料Z1與半導體元件搭載基板進行硬化密封。硬化密封後的後硬化之後，是實行與實施例1相同的操作，並實行至單片化為止。從壓縮成形至單片化為止通過一連串步驟，作業性為良好。
[比較例1] 藉由使用Nikko-Materials公司的真空壓製機，以真空度100Pa、壓力5.0MPa、175℃、180秒的條件來進行壓縮成形，來對上述熱硬化性樹脂組成物Y1與半導體元件搭載基板進行硬化密封。硬化密封後，以150℃進行後硬化4小時後，藉由使用研磨機(裝置名：DAG810，DISCO公司製造)進行磨削，來將基板去除，從而使線路層露出，結果翹曲變非常大，因而無法實行下一步驟的電極的形成。
[比較例2] 藉由使用Nikko-Materials公司的真空壓製機，以真空度100Pa、壓力5.0MPa、175℃、180秒的條件來進行壓縮成形，來對上述熱硬化性樹脂組成物Y1與半導體元件搭載基板進行硬化密封。硬化密封後，以150℃進行後硬化4小時後，將上述支撐基板貼合於密封樹脂層側。對所露出的線路層使用印刷機(裝置名：DEK HORIZON APi，DEK公司製造)，來將焊料糊印刷在規定的位置，並使用回焊裝置(裝置名：TNP40，田村公司製造)，以最高到達溫度265℃來實行回焊。進一步，藉由使用研磨機(裝置名：DAG810，DISCO公司製造)進行磨削，來將基板去除。支撐基板去除後的成形物非常脆弱，且在藉由切割進行單片化前出現了破裂。而且，步驟較多而繁雜。
如以上所述，實施例1、2是以本發明的製造方法來製造半導體裝置，從壓縮成形至單片化為止通過一連串步驟，作業性為良好，且能夠在不使孔洞等密封缺陷或翹曲發生的情況下，縮短半導體裝置的製造步驟。另一方面，比較例1是以不使用半導體密封用的附有基板之密封材料亦不使用支撐基板的方式來利用熱硬化性樹脂組成物進行密封，以及比較例2是以不使用半導體密封用的附有基板之密封材料的方式來利用熱硬化性樹脂組成物進行密封，然後貼合支撐基板，該比較例1和比較例2發生了翹曲或在成形物發生了破裂，因而無法製造半導體裝置。由此可知，若是本發明的半導體裝置的製造方法，則能夠在不使孔洞等密封缺陷或翹曲發生的情況下，縮短半導體裝置、尤其是扇出型封裝體的製造步驟。
再者，本發明並不受限於上述實施形態。上述實施形態為例示，任何具有實質上與本發明的申請專利範圍所記載的技術思想相同的構成且發揮相同功效者，皆包含在本發明的技術範圍內。
1、101‧‧‧基板
2、102‧‧‧線路層
2a、2b、102a、102b‧‧‧絕緣層
2c、102c‧‧‧鍍覆圖案
3、103‧‧‧倒裝晶片型半導體元件
4、104‧‧‧半導體元件搭載基板
5‧‧‧基材
6‧‧‧密封樹脂層
6’‧‧‧硬化後的密封樹脂層
7‧‧‧半導體密封用的附有基材之密封材料
8、108‧‧‧凸塊
9、109‧‧‧半導體裝置集合體
10、110‧‧‧半導體裝置
106‧‧‧密封樹脂
106’‧‧‧硬化後的密封樹脂
111‧‧‧底膠材料
第1圖是表示利用本發明的半導體裝置的製造方法來製造扇出型晶圓級封裝體時的流程的一例的概略剖面圖。 第2圖是表示用於本發明中的半導體密封用的附有基材之密封材料的一例的概略剖面圖。 第3圖是表示利用本發明的半導體裝置的製造方法製造出來的半導體裝置的一例的概略剖面圖。 第4圖是表示利用以往的半導體裝置的製造方法來製造扇出型晶圓級封裝體時的流程的一例的概略剖面圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (15)

  1. 一種半導體裝置的製造方法，其是製造半導體裝置的方法，該製造方法的特徵在於，包含下述步驟： 準備半導體元件搭載基板的步驟，該半導體元件搭載基板在線路層上搭載有複數個倒裝晶片型半導體元件，該線路層形成於基板上； 總括密封的步驟，其利用半導體密封用的附有基材之密封材料來對該半導體元件搭載基板的元件搭載面進行總括密封，該半導體密封用的附有基材之密封材料具有基材與密封樹脂層，該密封樹脂層形成於該基材的其中一表面上且包含未硬化或半硬化的熱硬化性樹脂成分；及， 去除基板的步驟，其自該總括密封後的半導體元件搭載基板將前述基板去除。
  2. 如請求項1所述之半導體裝置的製造方法，其中，在成形溫度為80℃～200℃、成形壓力為0.2～30MPa、真空壓力為10000Pa以下的減壓下，實行前述利用半導體密封用的附有基材之密封材料來進行總括密封的步驟。
  3. 如請求項1所述之半導體裝置的製造方法，其中，在前述去除基板的步驟後，具有形成電極的步驟，該步驟是在藉由去除前述基板而露出的面上形成電極。
  4. 如請求項2所述之半導體裝置的製造方法，其中，在前述去除基板的步驟後，具有形成電極的步驟，該步驟是在藉由去除前述基板而露出的面上形成電極。
  5. 如請求項3所述之半導體裝置的製造方法，其中，在前述形成電極的步驟後，具有藉由切割來進行單片化的步驟。
  6. 如請求項4所述之半導體裝置的製造方法，其中，在前述形成電極的步驟後，具有藉由切割來進行單片化的步驟。
  7. 如請求項1所述之半導體裝置的製造方法，其中，作為前述基材，使用含纖維樹脂基材，其是在纖維基材中含浸有熱硬化性樹脂組成物並加以硬化而成，且在0℃至200℃的範圍內的線膨脹係數為3～20ppm/℃。
  8. 如請求項2所述之半導體裝置的製造方法，其中，作為前述基材，使用含纖維樹脂基材，其是在纖維基材中含浸有熱硬化性樹脂組成物並加以硬化而成，且在0℃至200℃的範圍內的線膨脹係數為3～20ppm/℃。
  9. 如請求項3所述之半導體裝置的製造方法，其中，作為前述基材，使用含纖維樹脂基材，其是在纖維基材中含浸有熱硬化性樹脂組成物並加以硬化而成，且在0℃至200℃的範圍內的線膨脹係數為3～20ppm/℃。
  10. 如請求項4所述之半導體裝置的製造方法，其中，作為前述基材，使用含纖維樹脂基材，其是在纖維基材中含浸有熱硬化性樹脂組成物並加以硬化而成，且在0℃至200℃的範圍內的線膨脹係數為3～20ppm/℃。
  11. 如請求項5所述之半導體裝置的製造方法，其中，作為前述基材，使用含纖維樹脂基材，其是在纖維基材中含浸有熱硬化性樹脂組成物並加以硬化而成，且在0℃至200℃的範圍內的線膨脹係數為3～20ppm/℃。
  12. 如請求項6所述之半導體裝置的製造方法，其中，作為前述基材，使用含纖維樹脂基材，其是在纖維基材中含浸有熱硬化性樹脂組成物並加以硬化而成，且在0℃至200℃的範圍內的線膨脹係數為3～20ppm/℃。
  13. 如請求項1～12中任一項所述之半導體裝置的製造方法，其中，作為前述密封樹脂層，使用下述密封樹脂層，該密封樹脂層包含無機填充材料，該無機填充材料的量是用以形成前述密封樹脂層的組成物整體的80～95質量%，且在前述密封樹脂層硬化前的狀態下，於100℃至200℃時的最低熔融黏度為0.1～300Pa･s。
  14. 如請求項1～12中任一項所述之半導體裝置的製造方法，其中，在不預先實行前述倒裝晶片型半導體元件與前述線路層之間的底部填膠的情況下，藉由前述利用半導體密封用的附有基材之密封材料進行總括密封的步驟，來同時實行前述底部填膠。
  15. 如請求項1～12中任一項所述之半導體裝置的製造方法，其中，製造扇出型晶圓級封裝體來作為前述半導體裝置。
TW107105201A 2017-02-27 2018-02-13 半導體裝置的製造方法 TW201836027A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017035505A JP2018142611A (ja) 2017-02-27 2017-02-27 半導体装置の製造方法
JP2017-035505 2017-02-27

Publications (1)

Publication Number Publication Date
TW201836027A true TW201836027A (zh) 2018-10-01

Family

ID=63246506

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105201A TW201836027A (zh) 2017-02-27 2018-02-13 半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US20180247834A1 (zh)
JP (1) JP2018142611A (zh)
KR (1) KR20180099531A (zh)
TW (1) TW201836027A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114864422A (zh) * 2022-03-25 2022-08-05 南通通富微电子有限公司 扇出型封装方法和扇出型封装器件

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
TWI744572B (zh) 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
JP6802314B2 (ja) * 2018-11-28 2020-12-16 宗哲 蔡 半導体パッケージ及びその製造方法
JP7174637B2 (ja) * 2019-01-28 2022-11-17 株式会社ダイセル 硬化性フイルム
JP7229641B2 (ja) * 2019-04-25 2023-02-28 株式会社ディスコ パッケージデバイスチップの製造方法
CN113130408A (zh) 2019-12-31 2021-07-16 奥特斯奥地利科技与系统技术有限公司 部件承载件及制造部件承载件的方法
JP7454129B2 (ja) * 2020-03-18 2024-03-22 富士電機株式会社 半導体装置
JP7531099B2 (ja) * 2020-04-27 2024-08-09 パナソニックＩｐマネジメント株式会社 絶縁フィルム、金属張積層部材及び再配線層
CN115803357A (zh) * 2020-07-20 2023-03-14 松下知识产权经营株式会社 电子器件的制造方法和电子器件
JP7515433B2 (ja) * 2021-03-08 2024-07-12 株式会社デンソー 光硬化性接着剤

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS519587A (en) 1974-07-12 1976-01-26 Sharp Kk Handotaisochino seizoho
JPH05206368A (ja) 1992-01-27 1993-08-13 Hitachi Ltd マルチチップモジュ−ル型半導体装置およびその製法
JP3196434B2 (ja) 1993-06-23 2001-08-06 オムロン株式会社 マルチチップｉｃの製造方法
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP3938759B2 (ja) 2002-05-31 2007-06-27 富士通株式会社 半導体装置及び半導体装置の製造方法
JP4043872B2 (ja) * 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法および樹脂封止型半導体装置の製造方法
JP4225162B2 (ja) * 2003-08-18 2009-02-18 日立化成工業株式会社 封止用フィルム
US7459781B2 (en) 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
JP2007242888A (ja) 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
US8877567B2 (en) * 2010-11-18 2014-11-04 Stats Chippac, Ltd. Semiconductor device and method of forming uniform height insulating layer over interposer frame as standoff for semiconductor die
US8823186B2 (en) * 2010-12-27 2014-09-02 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP2013042052A (ja) 2011-08-19 2013-02-28 Nec Corp 半導体装置の製造方法
JP2015216229A (ja) * 2014-05-09 2015-12-03 日東電工株式会社 半導体装置の製造方法及び熱硬化性樹脂シート
JP2015153853A (ja) * 2014-02-13 2015-08-24 日立化成株式会社 半導体装置
JP6955320B2 (ja) 2014-04-07 2021-10-27 日本電気硝子株式会社 積層体及び半導体パッケージの製造方法
JP6254509B2 (ja) * 2014-11-07 2017-12-27 信越化学工業株式会社 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
JP6356581B2 (ja) * 2014-11-19 2018-07-11 信越化学工業株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114864422A (zh) * 2022-03-25 2022-08-05 南通通富微电子有限公司 扇出型封装方法和扇出型封装器件

Also Published As

Publication number Publication date
KR20180099531A (ko) 2018-09-05
JP2018142611A (ja) 2018-09-13
US20180247834A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
TW201836027A (zh) 半導體裝置的製造方法
CN104851826B (zh) 真空层压装置及半导体装置的制造方法
JP6874350B2 (ja) 樹脂シート
TWI721165B (zh) 半導體封止用之附有基材之封止材、半導體裝置以及半導體裝置之製造方法
TWI667737B (zh) Semiconductor device manufacturing method and semiconductor device
TWI619209B (zh) Packaging material with semiconductor package substrate, semiconductor device, and method of manufacturing semiconductor device
JP6463662B2 (ja) 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
US9287174B2 (en) Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
JP2018188494A (ja) 封止用樹脂組成物及び電子装置の製造方法
TW201716460A (zh) 半導體密封用熱硬化性樹脂組成物
JP6185342B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板又は封止後半導体素子形成ウエハ、及び半導体装置の製造方法
TWI647797B (zh) Sealing material with semiconductor sealing substrate, semiconductor device, and method of manufacturing semiconductor device
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP2012129260A (ja) 半導体素子封止体の製造方法および半導体パッケージの製造方法
KR20190024694A (ko) 섬유함유 수지기판, 봉지후 반도체소자 탑재기판, 봉지후 반도체소자 형성 웨이퍼, 봉지후 반도체소자 탑재시트, 반도체장치, 및 반도체장치의 제조방법
JP5120305B2 (ja) 半導体素子封止体の製造方法および半導体パッケージの製造方法
WO2020255749A1 (ja) 封止用組成物、半導体装置及び半導体装置の製造方法
TWI723211B (zh) 熱硬化性樹脂組成物、樹脂密封基板及電子裝置
JP2015050399A (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2020113745A (ja) 半導体装置の製造方法及び封止用エポキシ樹脂組成物
JP2013239610A (ja) 半導体装置および半導体装置の製造方法
TW201843287A (zh) 密封用薄膜及密封結構體、以及此等的製造方法
JP2015154011A (ja) 半導体装置の製造方法