TW201742222A - 三維堆疊結構及其製造方法 - Google Patents

三維堆疊結構及其製造方法 Download PDF

Info

Publication number
TW201742222A
TW201742222A TW105125898A TW105125898A TW201742222A TW 201742222 A TW201742222 A TW 201742222A TW 105125898 A TW105125898 A TW 105125898A TW 105125898 A TW105125898 A TW 105125898A TW 201742222 A TW201742222 A TW 201742222A
Authority
TW
Taiwan
Prior art keywords
bonding
wafer
die
region
layer
Prior art date
Application number
TW105125898A
Other languages
English (en)
Inventor
毓慧 黃
肇杰 蔡
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201742222A publication Critical patent/TW201742222A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

本揭露提供一種三維堆疊結構及其製造方法。三維堆疊結構包括至少一底層晶粒、上層晶粒以及間隙物保護結構。底層晶粒包括位於非接合區域內的接觸墊。上層晶粒堆疊於底層晶粒上而不覆蓋底層晶粒的接觸墊，且底層晶粒透過位與兩者之間的接合結構與上層晶粒接合。間隙物保護結構是配置在底層晶粒上且覆蓋上層晶粒以保護上層晶粒。透過將上層晶粒堆疊至下層晶粒之前形成抗接合層，可將上層晶粒部分移除以暴露出下層晶粒的接觸墊來做為後續連接。

Description

三維堆疊結構及其製造方法
本發明是有關於一種堆疊結構及其製造方法，且特別是有關於一種三維堆疊結構及其製造方法。
將多樣組件例如微處理器、記憶體、光電元件、混合信號電路以及微機電系統（MEMS；microelectromechanical systems）高密度的集成為一項具有挑戰性的任務。用於達成高密度集成的一種可能方式為三維堆疊，也可稱為不同微電子元件在晶圓階段的三維集成。三維堆疊結構可提供許多優點，包括更高密度的內連線，內連線長度及封裝尺寸的縮減或是體積的減少。
本揭露提供一種堆疊結構包括第一晶粒、第二晶粒、間隙物保護結構以及抗接合層。第一晶粒具有第一接合結構，其中第一接合結構包括接觸墊。第二晶粒具有第二接合結構，其中第二晶粒堆疊在第一晶粒上，且第二接合結構與第一接合結構接合。間隙物保護結構是配置在第一晶粒上且環繞第二晶粒，其中間隙物保護結構覆蓋第二晶粒的側壁。抗接合層是配置在第一晶粒上且位於間隙物保護結構以及第一晶粒之間。
本揭露提供一種堆疊結構的製造方法，包括：提供具有第一接合結構的第一晶圓，其中第一晶圓具有至少一第一接合區域以及至少一第一非接合區域；形成抗接合層於第一晶圓的所述至少一第一非接合區域上，並覆蓋第一接合結構之接觸墊的上表面；提供具有第二接合結構的第二晶圓，其中第二晶圓具有至少一第二接合區域以及至少一第二非接合區域；將第二晶圓的第二接合結構與第一晶圓的第一接合結構接合；於第二晶圓內的至少一第二接合區域以及至少一第二非接合區域之間形成凹槽；移除第二晶圓的至少一第二非接合區域以暴露出位於第一晶圓的第一非接合區域中的抗接合層；形成材料層覆蓋所剩的第二晶圓以及覆蓋位於第一晶圓的至少一第一非接合區域內的抗接合層；以及，對材料層進行蝕刻以形成環繞所剩的第二晶圓的間隙物保護結構，且移除抗接合層的至少一部分以暴露出接觸墊的上表面。
本揭露提供一種堆疊結構的製造方法，包括：提供具有第一接合結構的第一晶圓，其中第一晶圓具有至少一第一接合區域以及至少一第一非接合區域；對第一晶圓的至少一第一非接合區域進行蝕刻以形成暴露出第一接合結構的接觸墊之開口；形成抗接合層於第一晶圓的至少一第一非接合區域的開口中以覆蓋第一接合結構的接觸墊之上表面；提供具有第二接合結構的第二晶圓，其中第二晶圓具有至少一第二接合區域以及至少一第二非接合區域；將第二晶圓接合於第一晶圓上；移除第二晶圓的至少一第二非接合區域以暴露出位於第一晶圓的至少一第一非接合區域中的抗接合層；形成材料層覆蓋所剩的第二晶圓以及覆蓋位於第一晶圓的至少一第一非接合區域內的抗接合層；以及，對材料層進行蝕刻以形成環繞所剩的第二晶圓的間隙物保護結構，且移除抗接合層的至少一部分以暴露出位於第一晶圓的至少一第一非接合區域中的接觸墊之上表面。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下揭露內容提供用於實施所提供的標的之不同特徵的許多不同實施例或實例。以下所描述的構件及配置的具體實例是為了以簡化的方式傳達本揭露為目的。當然，這些僅僅為實例而非用以限制。舉例來說，於以下描述中，在第一特徵上方或在第一特徵上形成第二特徵可包括第二特徵與第一特徵形成為直接接觸的實施例，且亦可包括第二特徵與第一特徵之間可形成有額外特徵使得第二特徵與第一特徵可不直接接觸的實施例。此外，本揭露在各種實例中可使用相同的元件符號及/或字母來指代相同或類似的部件。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或配置本身之間的關係。
另外，為了易於描述附圖中所繪示的一個構件或特徵與另一組件或特徵的關係，本文中可使用例如「在...下」、「在...下方」、「下部」、「在…上」、「在…上方」、「上部」及類似術語的空間相對術語。除了附圖中所繪示的定向之外，所述空間相對術語意欲涵蓋元件在使用或操作時的不同定向。設備可被另外定向（旋轉90度或在其他定向），而本文所用的空間相對術語相應地作出解釋。
應當理解的是，以下本揭露的（多個）實施例提供了可在各種特定的概念下實施的應用概念。本文所探討的特定（多個）實施例僅為示例說明，並且是涉及一種三維（3D；three dimensional）集成的結構或組件，而該些示例並非用以限制本揭露之範疇。本揭露的實施例描述了示例性的3D堆疊結構的製造方法，及運用該方法所製造的3D堆疊結構。本揭露的特定的實施例是關於形成有晶圓接合結構以及堆疊晶圓以及/或晶粒的3D堆疊結構。其它的實施例是關於3D集成結構或組件，包括後護層封裝（PPI；post-passivation interconnect）結構或有其它電連接組件的中介層（Interposer），包括晶圓至晶圓的組裝結構、晶粒至晶圓的組裝結構、封裝層疊的組裝結構、晶粒至晶粒的組裝結構，以及晶粒至基板的組裝結構。所述晶圓或晶粒可包括一或多種位於塊狀半導體基板或絕緣層覆矽/覆鍺基板上的集成電路或電子元件。以下實施例意於提供進一步的說明，但並非用以限制本揭露之範疇。
圖1為繪示本揭露的一些實施例的3D堆疊結構的一部分的剖面示意圖。在圖1中，3D堆疊結構20’ 至少包括第一晶粒100’、 第二晶粒200”以及間隙物保護結構360。在一些實施例中，第一晶粒100’包括具有接合部件126以及接觸墊128的第一接合結構120。接觸墊128例如為輸入/輸出（I/O）墊、凸塊墊片（bump pads）或是接合墊（bond pads）。在一些實施例中，第二晶粒200”包括具有接合部件226以及至少一密封環結構228的第二接合結構220。在一實施例中，密封環結構228是沿著第二晶粒200”的周邊設置，且環繞接合部件226。第二晶粒200”堆疊在第一晶粒100’上，且第二接合結構220與第一接合結構120混合接合（hybrid-bonded）。在一些實施例中，間隙物保護結構360是配置在第一晶粒100’上並且環繞第二晶粒200”。在特定的實施例中，間隙物保護結構360覆蓋第二晶粒200”的側壁300b以及上表面300a。在一實施例中，間隙物保護結構360的材料包括具備良好氣體阻隔性能的介電材料，以使間隙物保護結構360能夠有效將第二晶粒200”與濕氣做阻隔。所述3D堆疊結構20’更包括抗接合層140配置於第一晶粒100’上，且位於間隙物保護結構360與第一晶粒100’之間。在一實施例中，抗接合層140包括鉻或石墨烯。
圖2A至圖2H為繪示本揭露的一些實施例的3D堆疊結構的製造方法的各種階段所形成之3D堆疊結構20之剖面示意圖。於圖2A中，在一些實施例，提供了第一晶圓100，其具有形成在半導體基板102中的半導體裝置104、隔離結構107以及金屬化結構108。在一些實施例中，第一晶圓包括多個第一晶粒100’。在特定的實施例中，半導體裝置104是於前段製程（FEOL；front-end-of-line）時形成於半導體晶圓100中。在特定的實施例中，第一晶圓100為由矽或是其它半導體材料，如III-V族半導體材料所構成的半導體晶圓。在一些實施例中，半導體基板102可包括基本的半導體材料例如矽或鍺；化合物半導體材料例如碳化矽、砷化鎵、砷化銦、或磷化銦；或是合金半導體材料例如矽鍺、矽鍺碳化物、磷砷化鎵或磷化銦鎵。在示例性的實施例中，半導體裝置104是配置於絕緣層103中，且包括閘極結構105以及主動區域106，且位於隔離結構107之間。在圖2A所示的半導體裝置104僅為示例，且可於第一晶圓100中形成其它裝置。在一些實施例中，該些半導體裝置104為N型金屬氧化物半導體裝置（NMOS； N-type metal-oxide semiconductor）以及/或是P型金屬氧化物半導體裝置（PMOS；P-type metal-oxide semiconductor）。在一些實施例中，半導體裝置104為電晶體、記憶體或功率元件，或是其它裝置例如電容器、電阻器、二極體、發光二極體、感測器或是保險絲。
如圖2A所示，在特定的實施例中，金屬化結構108配置於絕緣層103中，且形成於半導體裝置104上。在一些實施例中，絕緣層103包括一或多個介電層。在一些實施例中，絕緣層103的材料包括氧化矽、旋塗介電材料（spin-on dielectric material）、低介電值材料（low-k dielectric material）或上述之組合。絕緣層103的形成例如是藉由進行一或多個化學氣相沉積（CVD）步驟或是旋塗步驟。在一些實施例中，金屬化結構108包括內連線結構，例如金屬線（metal lines）、穿孔（via）以及接觸栓塞（contact plugs）。在特定的實施例中，金屬化結構108的材料包括鋁（Al）、鋁合金、銅（Cu）、銅合金、鎢（W），或上述之組合。在示例性的實施例中，半導體裝置104與金屬化結構108電性連接，且一些半導體裝置104透過金屬化結構108電性互連接。本文所示的金屬化結構108僅為說明之示例，且金屬化結構108可包括其它組態，且可包括一或多個通孔以及/或是鑲嵌結構。
如圖2A所示，在一些實施例中，混合接合結構(hybrid bonding structure) 120是形成在絕緣層103以及金屬化結構108上。在示例性的實施例中，混合接合結構120包括配置於介電材料124中的導電部件122。在一些實施例中，導電部件122至少包括配置於第一晶圓100之接合區域100B中的接合部件126以及位於第一晶圓100之非接合區域100A中的接觸墊128。接觸墊128例如為輸入/輸出（I/O）墊、凸塊墊片或是接合墊。在示例性的實施例中，非接合區域100A為第一晶圓100之輸入/輸出（I/O）區域，且接觸墊128為輸入/輸出（I/O）墊。或者，在一些實施例中，非接合區域100A為第一晶圓100之輸入/輸出（I/O）區域，且接觸墊128為凸塊墊片。在一實施例中，接合部件126之上表面126a從介電材料124中暴露，以做為晶圓接合。在一實施例中，接觸墊128是配置於介電材料124中，且被其所覆蓋。雖未特別在圖2A中明確示出，但一些導電部件122是彼此電性互連，且一些導電部件122與下方的金屬化結構108以及/或是半導體裝置104電性連接。
在示例性的實施例中，導電部件122為導電材料，例如銅（Cu）、銅合金、鋁（Al）、鋁合金、鎳（Ni）、焊接材料或上述之組合。在一些實施例中，假如所述導電材料為容易擴散的銅或銅合金，則需另外的擴散阻擋層127。於2A中，在特定的實施例，接合部件126為銅或銅合金，且擴散阻擋層127形成在接合部件126與介電材料124之間。擴散阻擋層127的材料包括氮化矽（SiN）、氮氧化矽（SiON）、鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）、氮化鋁（AlN）或鈷合金。在一些實施例中，接合部件126的導墊材料為銅，且擴散阻擋層127由Ti、TiN、Ta、 TaN、Ta/TaN、CoP 或是CoW所形成。
在一些實施例中，介電材料124為氧化矽、氮化矽、苯並環丁烯（BCB；benzocyclobutene）、環氧樹脂、聚醯亞胺（PI；polyimide）、或是聚苯並噁唑（PBO；polybenzoxazole）。在特定的實施例中，介電材料124為氧化矽或是氮化矽。在特定的實施例中，介電材料124為藉由旋塗製成的苯並環丁烯（BCB）。當使用軟質聚合物材料如BCB聚合物時，所述混合接合結構可更具有耐受應力，從而提高了3D堆疊結構的可靠性。
如在鄰近基板穿孔（TSV；through substrate vias）的裝置中，其通常因為TSV所引起的應力影響而容易遭受到嚴重的性能下降。因此，在上述實施例所提出之混合接合結構是不與TSV一起形成，然而，混合接合結構仍是與TSV相容的。
圖2B為本揭露製造方法的各種階段之一的3D堆疊結構之部分的剖面示意圖。如圖2B所示，在示例性的實施例中，第一晶圓100的第一非接合區域100A經圖案化而形成淺開口130，且淺開口130暴露出接觸墊128的上表面128a。在一些實施例中，接合區域100B是由遮罩圖案132所覆蓋，且利用遮罩圖案132做為蝕刻遮罩，可將非接合區域100A圖案化並蝕刻至一定深度以暴露出接觸墊128。在一些實施例中，非接合區域100A之圖案化以及淺開口130之形成是包括執行至少一非等向性蝕刻步驟。
圖2C為本揭露製造方法的各種階段之一的3D堆疊結構之部分的剖面示意圖。如圖2C所示，在示例性的實施例中，抗接合層140是形成於淺開口130內且填滿開口130。在一實施例中，抗接合層140至少覆蓋接觸墊128，且可延伸超出接觸墊128。在一些實施例中，抗接合層140的上表面140a與混合接合結構120的上表面120a相齊等高。在一實施例中，抗接合層140的材料包括鉻或石墨烯。在一些實施例中，抗接合層140的功能是用以防止第一晶圓100的非接合區域100A與其它的晶圓或其上之晶粒之間的接合。在一些實施例中，在形成抗接合層140之後，會將遮罩圖案132（圖2B）移除，並暴露出位於接合區域100B的混合接合結構120之上表面120a（包括接合部件126之上表面126a）。在特定的實施例中，可選擇性的進行表面活化製程，以做為混合接合結構120之上表面120a（包括接合部件126之上表面126a）的晶圓接合準備。
圖2D為本揭露製造方法的各種階段之一的3D堆疊結構之部分的剖面示意圖。如圖2D所示，提供了第二晶圓200。在一些實施例中，第二晶圓為半導體晶圓，其可以是藉由與第一晶圓100類似或不同的半導體材料所形成。在其它的實施例中，可將第二晶圓200視為一或多個第二晶粒200’。 第二晶圓200包括形成在半導體基板202中的半導體裝置204、隔離結構207以及金屬化結構208。在一些實施例中，半導體基板202與半導體基板102類似。在示例性的實施例中，半導體裝置204是配置於絕緣層203中，且包括閘極結構205以及主動區域206，且位於隔離結構207之間。在圖2D所示的半導體裝置204僅為示例，且半導體裝置204可與半導體裝置104類似，或是可為不同類型的半導體裝置。
如圖2D所示，第二晶圓200更包括配置於絕緣層203中的金屬化結構208以及位於絕緣層203以及金屬化結構208上方的混合接合結構220。在一些實施例中，絕緣層203包括一或多個介電層。在一些實施例中，絕緣層203的材料包括氧化矽、旋塗介電材料（spin-on dielectric material）、低介電值材料（low-k dielectric material）或上述之組合。絕緣層203的形成例如是藉由進行一或多個化學氣相沉積（CVD）步驟或是旋塗步驟。絕緣層203的材料可以與絕緣層103的材料相同或不同。在一些實施例中，金屬化結構208包括內連線結構，例如金屬線、穿孔以及接觸栓塞。在特定的實施例中，金屬化結構208的材料包括鋁、鋁合金、銅、銅合金、鎢，或上述之組合。在示例性的實施例中，半導體裝置204與金屬化結構208電性連接，且一些半導體裝置204透過金屬化結構208電性互連接。金屬化結構208的組態及配置可類似或不同於金屬化結構108，如同半導體裝置104及204可類似或不同。本文所示的金屬化結構208僅為說明之示例，且金屬化結構208可包括其它組態，且可包括一或多個通孔以及/或是鑲嵌結構。
於圖2D中，在一些實施例，混合接合結構220包括配置於介電材料224中的導電部件222。在一些實施例中，導電部件222至少包括配置於第二晶圓200之接合區域200B中的接合部件226以及密封環結構228。在特定的實施例中，密封環結構228是沿著接合區域200B的周邊配置以環繞接合區域200B，且位於接合區域200B以及非接合區域200A之間。在一實施例中，位於混合接合結構220的介電材料224中之密封環結構228包括環繞著第二接合部件的環狀圖案。混合接合結構220的導電部件222不配置在第二晶圓200之非接合區域200A中。在示例性的實施例中，接合區域200B為裝置區域且非接合區域200A為周邊區域。導電部件222為導電材料，例如銅、銅合金、鋁、鋁合金，或上述之組合。在一些實施例中，接合部件226為銅或銅合金，且擴散阻擋層227形成在接合部件226與介電材料224之間。介電材料224之材料與介電材料124類似。或者，在其它實施例中，介電材料224之材料可不同於介電材料124，只要介電材料124、224能夠達成良好的接合即可。
如圖2D所示，在特定的實施例中，從介電材料224中暴露出接合部件226之上表面226a，用於後續步驟的晶圓接合。在特定的實施例中，可選擇性的進行表面活化製程，以處理混合接合結構220之上表面220a為後續的晶圓接合做準備。雖然在圖2D中未明確示出，一些導電部件222可彼此電性連接，且一些導電部件222可與其下方的金屬化結構208以及/或半導體裝置204電性連接。第二晶圓200的混合接合結構220中的導電部件222之配置及組態不同於第一晶圓100的混合接合結構120中的導電部件122。換言之，第一晶圓100的接點配置（footprint）不同於第二晶圓200的接點配置。
在晶圓至晶圓的接合過程中，假如上層晶圓（或晶粒）與底層晶圓（或晶粒）必須採用相同的接點配置（footprint），則設計的空間將非常有限，且往往會需要TSV來做接合。相對的，如本揭露的特定實施例所述，由於上層晶圓（或晶粒）與底層晶圓（或晶粒）具有不同接點配置（footprint），因此設計自由度較高，且高成本的TSV是不必要的。
圖2E為本揭露製造方法的各種階段之一的3D堆疊結構20之部分的剖面示意圖。如圖2E所示，在一些實施例中，第二晶圓200堆疊在第一晶圓100上，且混合接合結構220及110的上表面220a及110a（如圖2C及2D所示）彼此直接接觸。在特定的實施例中，第一及第二晶圓100及200是以能夠將第二晶圓200的混合接合結構220與第一晶圓100的混合接合結構120直接面對面接合的方式對準而堆疊在一起。在一些實施例中，第一及第二晶圓100及200的對準包括使用紅外光（IR）的光學對準方法。在一些實施例中，透過上述對準方法，雖然第二晶圓200的接點配置（footprint）與第一晶圓100不同，但至少在第二晶圓200的接合區域200B中的混合接合結構220之接合部件226 （上表面226a）是能夠與第一晶圓100的接合區域100B中的混合接合結構120之接合部件126（上表面126a）接觸。在特定的實施例中，透過上述對準方法，在第二晶圓200的非接合區域200A中的混合接合結構220之介電材料224是與在第一晶圓100的非接合區域100A中的抗接合層140直接接觸。然而，由於抗接合層140所具有的抗接合性質，會導致抗接合層140與混合接合結構220的介電材料224之間產生抗接合，因此在第二晶圓200的非接合區域200A中的混合接合結構220之介電材料224不會與抗接合層140接合。
參考圖2E，在特定的實施例中，在對準與堆疊之後，第一及第二晶圓100及200是透過混合接合技術接合在一起。在一些實施例，第一及第二晶圓100及200是透過施加熱能或是壓力而接合在一起。在一實施例中，在執行混合接合技術時，是在約100℃至約200 ℃的溫度下進行低溫加熱製程以使混合接合結構120、220的介電材料124及224加熱並接合，且是在約200℃至約300 ℃的溫度下進行高溫加熱製程以對在接合區域100B、200B中的混合接合結構110、220的接合部件126、226進行加熱，並且使導電的接合部件126、226接合以及使介電材料124及224固化。在另外的實施例中，第一及第二晶圓100及200可透過介電接合技術（dielectric bonding technology）而接合，例如聚合物接合（polymer bonding）以及氧化物融熔接合（oxide fusion bonding）；透過金屬接合技術（metallic bonding technology）而接合，例如熱壓合接合（thermo-compression bonding）以及共晶接合（eutectic bonding）或是上述之組合。
參考圖2E，在一些實施例中，在混合接合第一及第二晶圓100、200之後，是對第二晶圓200的底側進行薄化製程，以在不暴露出半導體裝置204的情況下移除基板202的一部分。在特定的實施例中，所述薄化製程包括研磨操作及/或化學機械研磨（CMP；chemical mechanical polishing）的步驟。在一實施例中，可選擇性的進行等向性蝕刻以移除先前步驟所造成之缺陷。在另外的實施例中，若是提供晶粒200’代替第二晶圓200進行堆疊，則薄化製程可在第一及第二晶圓100及200的接合之前進行。另一方面，當第一及第二晶圓是在薄化製程之前進行接合以形成更堅固的結構時，可進行更好及更具可靠性的薄化製程以將第二晶圓200薄化至較小的厚度（例如小於2微米），從而可進一步降低3D堆疊結構20之高度。
圖2F為本揭露製造方法的各種階段之一的3D堆疊結構20之部分的剖面示意圖。如圖2F所示，在一些實施例中，在堆疊及接合第一及第二晶圓100、200之後，在一些實施例中，是對第二晶圓200（或晶粒200’）進行凹槽切割製程以在接合區域200B及非接合區域200A之間以及沿著非接合區域200A的周邊形成凹槽250。在特定的實施例中，所述凹槽切割製程包括進行一或多個雷射切割製程。在一實施例中，是透過紅外線雷射例如Nd-YAG （neodymium-doped yttrium aluminum garnet）雷射進行多次的雷射切割製程。在特定的實施例中，凹槽250是形成在晶圓上的預定刻道上而具有深度d，其深度是能夠使其在後續的製程步驟中將第二晶圓200的特定部分移除。在另外的實施例中，凹槽切割製程包括機械切割製程（mechanical cutting process）、刻劃製程（inscribing process）或是蝕刻製程。
圖2G為本揭露製造方法的各種階段之一的3D堆疊結構20之部分的剖面示意圖。如圖2G所示，在一些實施例中，對第二晶圓200進行壓切製程，而從第二晶圓200上沿著凹槽250移除第二晶圓200（或是晶粒200’）的非接合區域200A（如圖2F所示）。在特定的實施例中，所述壓切製程包括機械切割製程（mechanical cleaving process）、超音波切割製程（ultrasonic cleaving process）、或是其它適合的應力施加製程步驟。參考圖2G，在特定的實施例中，透過在接合區域200B以及非接合區域200A之間以及沿著非接合區域200A的周邊形成凹槽250，可有效並精確地將第二晶圓200的非接合區域200A移除，而所剩餘的第二晶圓構成切割結構300，並暴露出位於非接合區域100A中接觸墊128上方的抗接合層140。另外，在一些實施例中，配置在第二晶圓200內的密封環結構228能夠確保在移除非接合區域200A時，接合部件226或第二晶圓200的接合區域200B不會受損害。在一些實施例中，如圖2G所示，材料層350是形成於切割結構300上方，且至少覆蓋切割結構300的側壁300b以及上表面300a以及抗接合層140。在示例性的實施例中，材料層350包括具有良好的氣體阻隔性能之介電材料。在一些實施例中，所述具有良好的氣體阻隔性能之介電材料包括氮化矽、氮氧化矽或其它合適的介電材料，且具氣體阻隔性能之介電材料是藉由電漿輔助化學氣相沈積（PECVD；plasma enhanced chemical vapor deposition）所形成。
在示例性的實施例中，切割結構300指的是藉由移除（切割）第二晶圓200或是晶粒200’的非接合區域200A後所形成之殘存的第二晶圓200或是切割晶粒200”。在一實施例中，如圖2G所示第二接合結構220之密封環結構228是位於切割結構300（切割過的第二晶圓）的周邊，且環繞第二接合部件226。在特定的實施例中，第二晶圓200的大小是等於或是小於第一晶圓100，且在壓切製程及移除非接合區域200A後，切割結構300（切割過的第二晶圓）的大小會變的比第一晶圓100還要小。另外，當一或多個晶粒200’（僅繪示一個）是堆疊至第一晶圓100上時，切割的晶粒200”的大小在壓切製程後會變更小。
圖2H為本揭露製造方法的各種階段之一的3D堆疊結構20之部分的剖面示意圖。如圖2H所示，在一些實施例中，材料層350的蝕刻是透過進行回蝕刻製程以移除位於切割結構300上的部分材料層350，並形成環繞切割結構300的間隙物保護結構360，且移除位於接觸墊128上的材料層350以及抗接合層140以暴露出接觸墊128來做為進一步的連接。在一些實施例中，所述回蝕刻製程包括一或多個等向性蝕刻製程步驟以及/或是非等向性蝕刻製程步驟。在特定的實施例中，材料層350至抗接合層140或至接觸墊128的蝕刻速率以及蝕刻選擇性是經過精密控制以使材料層350以及位於接觸墊128上的抗接合層140能夠一起被移除，並留下暴露出上表面128a之接觸墊128。在示例性的實施例中，間隙物保護結構360是形成為帽狀或蓋狀在切割結構300的側壁300b以及上表面300a上，並且用以保護3D堆疊結構20的切割結構300來防止外部的水氣或氧化。在一些實施例中，在進行回蝕刻製程時，位於間隙物保護結構360下方的部分抗接合層140並未被移除，且殘留於第一晶圓100以及間隙物保護結構360之間。於圖2G中，在一實施例，接觸墊128的上表面128a多被暴露出來（意即，並未被材料層350以及剩餘的抗接合層140所覆蓋），且抗接合層140的一部分殘留在接觸墊128上。換言之，第一接合結構120中接觸墊128的上表面128a暴露出來，且位於接觸墊上的抗接合層140可用以防止間隙物保護結構360與接觸墊128之間的接合。在一些實施例中，後續的步驟為進行切劃製程以將3D堆疊結構20切割成單獨的堆疊結構20。
在另外的實施例中，當接觸墊128以及切割結構300之間保留較大的距離時，第一接合結構120中接觸墊128的上表面128a暴露出來，且剩餘的抗接合層140不與接觸墊128接觸（如圖1所示的單獨的3D堆疊結構20’）。
在示例性的實施例中，由於材料層350以及位於接觸墊128上方之抗接合層140在反蝕刻製程時被移除，因此，第一晶圓100的接觸墊128被暴露，並且可進一步在其上方形成連接結構，例如柱體、凸塊或是焊球來做為外部的電性連接。又或者，3D堆疊結構20可在後續的步驟中進行處理，以在切割之前做進一步的連接結構，且該些後續步驟可依據產品設計需求而進行修正，而詳細的細節在此處將不進行說明。
在本文所敘述的一些實施例中，第一晶圓100的接觸墊128可藉由移除位於第一晶圓100之接觸墊128上方之第二晶圓200的非接合區域200A以及移除在形成間隙物保護結構360時位於接觸墊128上方的抗接合層140而能夠使其達到結合或是後續的連接。
在本文所敘述的一些實施例中，在移除上層晶圓或是晶粒之非接合區域後，底層晶圓或是晶粒的接觸墊例如凸塊墊片或是輸入/輸出（I/O）墊會被暴露出，因此，可在其上方接續地形成凸塊、焊球、或是連接部件來做為電性連接。透過此方式，上層晶圓或是晶粒的接點配置不需與底層晶圓或晶粒的接點配置相同，且接觸墊之連接不需要TSV。如同在特定的實施例所述，在晶圓至晶圓的接合過程中，由於上層晶圓（晶粒）的接點配置獨立於底層晶圓（晶粒）的接點配置，因此，能夠提高設計自由度。另外，在環繞切割結構（或切割晶粒）旁所形成的間隙物保護結構能夠用以防止外部水氣的侵入，並且保護3D堆疊結構之切割結構的開放邊角，以達成具有更高可靠性及更堅固的結構。
圖3為依據本揭露的一些實施例中形成一個3D堆疊結構的製造方法的一些製程步驟的示例流程圖。在步驟300中，提供具有的第一接合結構的第一晶圓，其中第一晶圓具有至少一第一接合區域以及至少一第一非接合區域。在步驟302中，形成抗接合層於第一晶圓的第一非接合區域上，並覆蓋第一接合結構之接觸墊的上表面。在步驟304中，提供了具有第二接合結構的第二晶圓，其中，第二晶圓包括至少一第二接合區域以及至少一第二非接合區域。在步驟306中，堆疊第二晶圓至第一晶圓上。在步驟308中，第二晶圓的第二接合結構與第一晶圓的第一接合結構接合。在步驟310中，於第二晶圓內的至少一第二接合區域以及至少一第二非接合區域之間以及沿著第二非接合區域的周邊形成凹槽。在步驟312中，將第二晶圓的至少一第二非接合區域移除以暴露出位於第一晶圓的第一非接合區域中的抗接合層。在步驟314中，形成材料層覆蓋所剩的第二晶圓以及覆蓋位於第一晶圓上的至少一第一非接合區域中的抗接合層。在步驟316中，對材料層進行蝕刻以形成環繞所剩的第二晶圓的間隙物保護結構，且移除抗接合層以暴露出位於第一晶圓的至少一第一非接合區域中的接觸墊之上表面。在一些實施例中，對3D堆疊結構進行切劃製程以形成單獨的堆疊結構。
雖然上述的步驟以及方法之描述是以一系列的動作或事件做為示例，但應當理解的是，所示的動作或事件的順序不應被解釋為具備任何限制性的意義。另外，並非所有示例之過程或步驟皆需實行本揭露的一或多個實施例。
在上述的實施例中，由於抗接合層是形成在第一晶圓的接觸墊上方，因此，可容易地將第二晶圓之非接合區域從第一晶圓上移除。在一些實施例中，抗接合層用以保護接觸墊，而在材料層的回蝕刻過程時，部分的抗接合層以及材料層將一起被移除以形成間隙物保護結構並且暴露出接觸墊。據此，具有間隙物保護結構保護上層晶圓或晶粒的堆疊結構可以更加堅固，因此，可改善電性性能並為半導體裝置帶來較佳的可靠性。
在本揭露的一些實施例中，提供一種堆疊結構包括第一晶粒、第二晶粒、間隙物保護結構以及抗接合層。第一晶粒具有第一接合結構，其中第一接合結構包括接觸墊。第二晶粒具有第二接合結構。第二晶粒堆疊在第一晶粒上，且第二接合結構與第一接合結構接合。間隙物保護結構是配置在第一晶粒上且環繞第二晶粒。間隙物保護結構覆蓋第二晶粒的側壁。抗接合層是配置在第一晶粒上且位於間隙物保護結構以及第一晶粒之間。
在本揭露的一些實施例中，提供一種堆疊結構的製造方法，包括：提供具有第一接合結構的第一晶圓，其中第一晶圓具有至少一第一接合區域以及一第一非接合區域；形成抗接合層於第一晶圓的所述至少一第一非接合區域上，並覆蓋第一接合結構之接觸墊的上表面；提供具有第二接合結構的第二晶圓，其中第二晶圓具有至少一第二接合區域以及至少一第二非接合區域；將第二晶圓的第二接合結構與第一晶圓的第一接合結構接合；於第二晶圓內的至少一第二接合區域以及至少一第二非接合區域之間形成凹槽；移除第二晶圓的至少一第二非接合區域以暴露出位於第一晶圓的第一非接合區域中的抗接合層；形成材料層覆蓋所剩的第二晶圓以及覆蓋位於第一晶圓的至少一第一非接合區域內的抗接合層；以及，對材料層進行蝕刻以形成環繞所剩的第二晶圓的間隙物保護結構，且移除抗接合層的至少一部分以暴露出接觸墊的上表面。
本揭露提供一種堆疊結構的製造方法，包括：提供具有第一接合結構的第一晶圓，其中第一晶圓具有至少一第一接合區域以及至少一第一非接合區域；對第一晶圓的至少一第一非接合區域進行蝕刻以形成暴露出第一接合結構的接觸墊之開口；形成抗接合層於第一晶圓的至少一第一非接合區域的開口中以覆蓋第一接合結構的接觸墊之上表面；提供具有第二接合結構的第二晶圓，其中第二晶圓具有至少一第二接合區域以及至少一第二非接合區域；將第二晶圓接合於第一晶圓上；移除第二晶圓的至少一第二非接合區域以暴露出位於第一晶圓的至少一第一非接合區域中的抗接合層；形成材料層覆蓋所剩的第二晶圓以及覆蓋位於第一晶圓的至少一第一非接合區域內的抗接合層；以及，對材料層進行蝕刻以形成環繞所剩的第二晶圓的間隙物保護結構，且移除抗接合層的至少一部分以暴露出位於第一晶圓的至少一第一非接合區域中的接觸墊之上表面。
以上概述了多個實施例的特徵，使本領域具有通常知識者可更佳了解本揭露的態樣。本領域具有通常知識者應理解，其可輕易地使用本揭露作為設計或修改其他製程與結構的依據，以實行本文所介紹的實施例的相同目的及/或達到相同優點。本領域具有通常知識者還應理解，這種等效的配置並不悖離本揭露的精神與範疇，且本領域具有通常知識者在不悖離本揭露的精神與範疇的情況下可對本文做出各種改變、置換以及變更。
100‧‧‧第一晶圓
100’‧‧‧第一晶粒
100A、200A‧‧‧非接合區域
100B、200B‧‧‧接合區域
102、202‧‧‧半導體基板
103、203‧‧‧絕緣層
104、204‧‧‧半導體裝置
105、205‧‧‧閘極結構
106、206‧‧‧主動區域
107、207‧‧‧隔離結構
108、208‧‧‧金屬化結構
120、220‧‧‧接合結構
120a、126a、140a、220a、226a、300a‧‧‧上表面
122、222‧‧‧導電部件
124、224‧‧‧介電材料
126、226‧‧‧接合部件
127、227‧‧‧擴散阻擋層
128‧‧‧接觸墊
128a‧‧‧上表面
130‧‧‧開口
132‧‧‧遮罩圖案
140‧‧‧抗接合層
20、20’‧‧‧堆疊結構
200‧‧‧第二晶圓
200’、200”‧‧‧第二晶粒
228‧‧‧密封環結構
250‧‧‧凹槽
300‧‧‧切割結構
300b‧‧‧側壁
350‧‧‧材料層
360‧‧‧間隙物保護結構
d‧‧‧深度
S300、S302、S304、S306、S308、S310、S312、 S314、S316‧‧‧步驟
圖1為依據本揭露的一些實施例的三維堆疊結構的一部分的透視示意圖。 圖2A至圖2H為依據本揭露的一些實施例的三維堆疊結構的製造方法的各種階段之三維堆疊結構之透視示意圖及剖面示意圖。 圖3為依據本揭露的一些實施例中形成一個三維堆疊結構的製造方法的製程步驟的示例流程圖。
100’‧‧‧第一晶粒
100A‧‧‧非接合區域
100B‧‧‧接合區域
102、202‧‧‧半導體基板
103‧‧‧絕緣層
104、204‧‧‧半導體裝置
105、205‧‧‧閘極結構
106、206‧‧‧主動區域
107、207‧‧‧隔離結構
108、208‧‧‧金屬化結構
120、220‧‧‧接合結構
122‧‧‧導電部件
124、224‧‧‧介電材料
126、226‧‧‧接合部件
128‧‧‧接觸墊
128a‧‧‧上表面
140‧‧‧抗接合層
20’‧‧‧堆疊結構
200”‧‧‧第二晶粒
228‧‧‧密封環結構
300a‧‧‧上表面
300b‧‧‧側壁
360‧‧‧間隙物保護結構

Claims (1)

  1. 一種堆疊結構，包括： 一第一晶粒，其具有一第一接合結構，其中該第一接合結構包括一接觸墊； 一第二晶粒，其具有一第二接合結構，其中該第二晶粒堆疊在該第一晶粒上，且該第二接合結構與該第一接合結構接合； 一間隙物保護結構，配置在該第一晶粒上且環繞該第二晶粒，其中該間隙物保護結構覆蓋該第二晶粒的側壁；以及 一抗接合層，配置在該第一晶粒上且位於該間隙物保護結構以及該第一晶粒之間。
TW105125898A 2016-05-26 2016-08-15 三維堆疊結構及其製造方法 TW201742222A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15/164,883 US9748206B1 (en) 2016-05-26 2016-05-26 Three-dimensional stacking structure and manufacturing method thereof

Publications (1)

Publication Number Publication Date
TW201742222A true TW201742222A (zh) 2017-12-01

Family

ID=59655132

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125898A TW201742222A (zh) 2016-05-26 2016-08-15 三維堆疊結構及其製造方法

Country Status (3)

Country Link
US (2) US9748206B1 (zh)
CN (1) CN107437539A (zh)
TW (1) TW201742222A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535633B2 (en) 2015-07-02 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
TWI693645B (zh) * 2018-04-30 2020-05-11 台灣積體電路製造股份有限公司 晶片封裝體
US11264343B2 (en) 2019-08-30 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for semiconductor device and method of forming same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312201B1 (en) * 2017-11-30 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring for hybrid-bond
US10504777B2 (en) * 2018-02-13 2019-12-10 Raytheon Company Method of manufacturing wafer level low melting temperature interconnections
US10629592B2 (en) * 2018-05-25 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via design for stacking integrated circuits
CN109643700B (zh) * 2018-11-21 2019-09-10 长江存储科技有限责任公司 用于接合界面处的接合对准标记的方法、器件和结构
US11184288B2 (en) 2019-01-11 2021-11-23 Arista Networks, Inc. System and a method for controlling timing of processing network data
US10811390B2 (en) * 2019-01-21 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure and method of fabricating the same and package
US11069703B2 (en) 2019-03-04 2021-07-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
US10985169B2 (en) * 2019-03-04 2021-04-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
US10714497B1 (en) 2019-03-04 2020-07-14 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
WO2020180358A1 (en) * 2019-03-04 2020-09-10 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
US10840190B1 (en) * 2019-05-16 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US11393789B2 (en) * 2019-05-31 2022-07-19 Qualcomm Incorporated Stacked circuits of III-V devices over silicon with high quality integrated passives with hybrid bonding
US11152272B2 (en) * 2019-11-13 2021-10-19 Qualcomm Incorporated Die-to-wafer hybrid bonding with forming glass
KR20210065353A (ko) 2019-11-27 2021-06-04 삼성전자주식회사 반도체 패키지
US11652064B2 (en) * 2019-12-06 2023-05-16 Qualcomm Incorporated Integrated device with electromagnetic shield
KR20210152127A (ko) 2020-06-08 2021-12-15 에스케이하이닉스 주식회사 메모리 장치, 이를 갖는 메모리 시스템 및 그것의 쓰기 방법
US11605620B2 (en) * 2020-06-19 2023-03-14 Qualcomm Incorporated Three-dimensional (3D) integrated circuit with passive elements formed by hybrid bonding
US11735511B2 (en) * 2020-07-17 2023-08-22 Rohm Co., Ltd. Semiconductor device
US11569189B2 (en) 2020-08-27 2023-01-31 Nanya Technology Corporation Semiconductor device structure with conductive polymer liner and method for forming the same
KR20220033619A (ko) * 2020-09-08 2022-03-17 삼성전자주식회사 반도체 패키지
US11437332B2 (en) * 2020-10-30 2022-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method of manufacturing the same
KR20220057834A (ko) * 2020-10-30 2022-05-09 삼성전자주식회사 반도체 장치 및 이를 포함하는 대용량 데이터 저장 시스템
US11552066B2 (en) * 2021-02-22 2023-01-10 Taiwan Semiconductor Manufacturing Company Limited Protective wafer grooving structure for wafer thinning and methods of using the same
CN113046720B (zh) * 2021-03-10 2022-08-23 江西理工大学 一种Nd-石墨烯复合材料及其制备方法和应用
US11728275B2 (en) * 2021-03-18 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US20230051863A1 (en) * 2021-08-10 2023-02-16 Micron Technology, Inc. Memory device for wafer-on-wafer formed memory and logic

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP5074738B2 (ja) * 2006-10-24 2012-11-14 リンテック株式会社 複合型半導体装置用スペーサーシート、及び複合型半導体装置の製造方法
US8545746B2 (en) * 2008-06-10 2013-10-01 Agency For Science, Technology And Research Method of making a substrate having multi-layered structures
KR101429724B1 (ko) * 2008-12-10 2014-08-13 삼성전자주식회사 콘택 구조체 형성방법, 이를 이용하는 반도체소자의 제조방법 및 그에 의해 제조된 반도체소자
TWI523188B (zh) * 2009-11-30 2016-02-21 精材科技股份有限公司 晶片封裝體及其形成方法
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US9412689B2 (en) * 2012-01-24 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and method
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9087821B2 (en) * 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
JP2016062995A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置および半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535633B2 (en) 2015-07-02 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
US11069657B2 (en) 2015-07-02 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
TWI693645B (zh) * 2018-04-30 2020-05-11 台灣積體電路製造股份有限公司 晶片封裝體
US11264343B2 (en) 2019-08-30 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for semiconductor device and method of forming same
TWI769504B (zh) * 2019-08-30 2022-07-01 台灣積體電路製造股份有限公司 具有接合結構的裝置及封裝及形成接合結構的方法
US11756907B2 (en) 2019-08-30 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structure and method of forming same

Also Published As

Publication number Publication date
CN107437539A (zh) 2017-12-05
US20180012868A1 (en) 2018-01-11
US9748206B1 (en) 2017-08-29
US10777534B2 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
TW201742222A (zh) 三維堆疊結構及其製造方法
TWI756339B (zh) 半導體結構及其製造方法
US11488882B2 (en) Die-on-interposer assembly with dam structure and method of manufacturing the same
CN110970407B (zh) 集成电路封装件和方法
TWI705508B (zh) 半導體元件及其製造方法
TWI628765B (zh) 單粒化與接合作用以及藉其所形成的結構
US11587907B2 (en) Package structure
TW201539678A (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
TW202025412A (zh) 晶片封裝結構的形成方法
TW202114111A (zh) 封裝
TW201740519A (zh) 多重堆疊層疊式封裝結構的形成方法
TW202101724A (zh) 半導體結構及其製造方法
TW202109824A (zh) 三維堆疊結構和其製造方法
TWI721564B (zh) 半導體結構及其製作方法
TWI760125B (zh) 半導體元件與半導體封裝件及其製造方法
TW202131463A (zh) 三維堆疊結構及其製造方法
US20220262783A1 (en) Integrated Circuit Package and Method
JP6496389B2 (ja) 半導体装置及びその製造方法
TWI686876B (zh) 三維積體電路結構及其製造方法
US20240021554A1 (en) Integrated circuit package and method of forming thereof
KR20230147495A (ko) 혼합 본드 타입을 포함하는 반도체 패키지 및 이의 형성 방법
TWI735353B (zh) 積體電路封裝及其製作方法
CN113990855A (zh) 封装件及制造方法
TWI832663B (zh) 半導體封裝及其形成方法
TW202406084A (zh) 半導體封裝及其形成方法