TWI523188B - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TWI523188B
TWI523188B TW099141437A TW99141437A TWI523188B TW I523188 B TWI523188 B TW I523188B TW 099141437 A TW099141437 A TW 099141437A TW 99141437 A TW99141437 A TW 99141437A TW I523188 B TWI523188 B TW I523188B
Authority
TW
Taiwan
Prior art keywords
length
optical sensing
wafer
integrated circuit
pads
Prior art date
Application number
TW099141437A
Other languages
English (en)
Other versions
TW201123405A (en
Inventor
彭寶慶
溫英男
張恕銘
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201123405A publication Critical patent/TW201123405A/zh
Application granted granted Critical
Publication of TWI523188B publication Critical patent/TWI523188B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Description

晶片封裝體及其形成方法
本發明係有關於晶片封裝體，且特別是有關於非光學感測晶片之晶片封裝體。
隨著電子產品朝向輕、薄、短、小發展的趨勢，半導體晶片的封裝結構也朝向多晶片封裝(multi-chip package,MCP)結構發展，以達到多功能和高性能要求。多晶片封裝結構係將不同類型的半導體晶片，例如邏輯晶片、類比晶片、控制晶片或記憶體晶片，整合在單一封裝基底之上。
例如，在習知技術中，微機電系統感測晶片(micro electro-mechanical system sensor chip，MEMS sensor chip)常與特殊應用積體電路(application specific integrated circuit，ASIC)晶片共同整合於印刷電路板上。
然而，隨著需整合的晶片數量上升，將多晶片二維地整合在封裝基底(如矽基底)上會造成封裝體體積無法有效縮小，且亦會佔去過多面積而造成製作成本增加，不利於可攜式電子產品的應用。
本發明一實施例提供一種晶片封裝體，包括基底，具有上表面及下表面，基底包括至少一第一接墊；非光學感測晶片，設置於基底之上表面上，非光學感測晶片包括至少一第二接墊，非光學感測晶片具有第一長度；保護蓋，設置於非光學晶片上，保護蓋具有第二長度，第二長度之延伸方向大抵平行於第一長度之延伸方向，且第二長度小於第一長度；積體電路晶片，設置於保護蓋上，積體電路晶片包括至少一第三接墊，積體電路晶片具有第三長度，第三長度之延伸方向大抵平行於第一長度之延伸方向；以及複數條銲線，形成基底、非光學感測晶片、及積體電路晶片之間的電性連接。
本發明一實施例提供一種晶片封裝體的形成方法，包括提供基底，具有上表面及下表面，基底包括至少一第一接墊；將非光學感測晶片設置於基底之上表面上，非光學感測晶片包括至少一第二接墊，非光學感測晶片具有第一長度；將保護蓋設置於非光學晶片上，保護蓋具有第二長度，第二長度之延伸方向大抵平行於第一長度之延伸方向，且第二長度小於第一長度；將積體電路晶片設置於保護蓋上，積體電路晶片包括至少一第三接墊，積體電路晶片具有第三長度，第三長度之延伸方向大抵平行於第一長度之延伸方向；以及形成複數條銲線，銲線形成基底、非光學感測晶片、及積體電路晶片之間的電性連接。
本發明一實施例提供一種晶片封裝體的形成方法，包括提供基底，基底包括至少一第一接墊；提供半導體晶圓，包括複數個非光學感測晶片，每一非光學感測晶片包括至少一第二接墊，每一非光學感測晶片具有第一長度；於半導體晶圓上設置複數個保護蓋，保護蓋分別設置於至少一非光學感測晶片之上，且每一保護蓋具有第二長度，第二長度之延伸方向大抵平行於第一長度之延伸方向，且第二長度小於第一長度；於半導體晶圓上設置複數個積體電路晶片，積體電路晶片分別設置於其中一保護蓋之上，每一積體電路晶片包括至少一第三接墊，且具有第三長度，第三長度之延伸方向大抵平行於第一長度之延伸方向；切割半導體晶圓，使光學感測晶片彼此分離；將分離的其中一光學感測晶片設置於基底上；以及形成複數條銲線，銲線形成基底、分離的其中一非光學感測晶片、及積體電路晶片之間的電性連接。
本發明一實施例提供一種晶片封裝體的形成方法，包括提供基底，基底包括至少一第一接墊；提供半導體晶圓，包括複數個非光學感測晶片，每一非光學感測晶片包括至少一第二接墊，每一非光學感測晶片具有第一長度；於半導體晶圓上設置複數個保護蓋，保護蓋分別設置於至少一非光學感測晶片之上，且每一保護蓋具有第二長度，第二長度之延伸方向大抵平行於第一長度之延伸方向，且第二長度小於第一長度；切割半導體晶圓，使光學感測晶片彼此分離；於分離的光學感測晶片之一上設置積體電路晶片，積體電路晶片設置於分離的光學感測晶片之一上的保護蓋之上，積體電路晶片包括至少一第三接墊，且具有第三長度，第三長度之延伸方向大抵平行於第一長度之延伸方向；將分離的其中一光學感測晶片設置於基底上；以及形成複數條銲線，銲線形成基底、分離的其中一非光學感測晶片、及積體電路晶片之間的電性連接。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
第1圖顯示本發明一實施例之晶片封裝體10的剖面圖。在此實施例中，晶片封裝體10包括基底100，其具有上表面100a及相反之下表面100b。基底100可包括半導體材料、陶瓷材料、高分子材料、或前述之組合。在一實施例中，基底100為一印刷電路板。基底100還包括至少一第一接墊102，用以接收或輸出電子訊號。
如第1圖所示，晶片封裝體10還包括設置於基底100之上表面100a上的非光學感測晶片104。非光學感測晶片104包括至少一第二接墊106，用以接收或輸出電子訊號。例如，可透過銲線形成第一接墊102與第二接墊106之間的導電通路，使得電子訊號得以於非光學感測晶片104與基底100(例如是印刷電路板)之間傳遞。在此實施例中，非光學感測晶片104具有一第一長度L1。
非光學感測晶片104包括任何與光線之接收與發射無關之感測晶片，例如可為一微機電系統感測晶片(MEMS sensor chip)。此外，非光學感測晶片104還可包括微流體系統晶片、利用熱及/或壓力等物理變化量來測量的物理感測器晶片、加速計晶片、陀螺儀晶片、微制動器晶片、表面聲波元件晶片、或壓力感測器晶片等。然應注意的是，在其他實施例中，可視情況採用光學晶片來取代非光學感測晶片104。例如，可於基底100上設置影像擷取晶片、發光元件晶片、或太陽能電池晶片等。
如第1圖所示，非光學感測晶片104上設置有保護蓋108，用以保護非光學感測晶片104免於受到傷害。保護蓋108具有一第二長度L2。第二長度L2之延伸方向大抵平行於非光學感測晶片104之第一長度L1之延伸方向，且第二長度L2需小於第一長度L1。在此實施例中，第二長度L2小於第一長度L1，因此可避免保護蓋108蓋住非光學感測晶片104上之接墊106，而不利於後續的銲線形成。然，保護蓋108不需完全小於非光學感測晶片104，只需在大抵平行於第一長度L1之延伸方向上小於非光學感測晶片104即可，在其他不致於蓋住接墊106之部分，保護蓋108之尺寸可能可以大於非光學感測晶片104，端視需求而定。
保護蓋108之材質例如可為玻璃材質、金屬材料、陶瓷材料、高分子材料、半導體材料、或前述之組合。在此實施例中，保護蓋108透過間隔結構109而設置於非光學感測晶片104上。保護蓋108、間隔結構109、非光學感測晶片104可共同圍繞出一密閉空間。在一實施例中，非光學感測晶片104之部分構件可於此密閉空間中運作。間隔結構109之材質可包括玻璃材質、金屬材料、陶瓷材料、高分子材料、半導體材料、或前述之組合，其可透過黏著層而固定於保護蓋108及非光學感測晶片104之間。或者，間隔結構109本身可具有黏性，例如是具黏性之高分子。此外，可透過固化製程使具黏性之高分子間隔結構109硬化，例如透過加熱或照光等方式。
如第1圖所示，晶片封裝體10還包括設置於保護蓋108上之積體電路晶片110。積體電路晶片110包括至少一第三接墊112，用以接收或輸出電子訊號。例如，可透過銲線形成第一接墊102與第三接墊112之間的導電通路，使得電子訊號得以於非光學感測晶片104與基底100(例如是印刷電路板)之間傳遞。或者，可透過銲線形成第二接墊106與第三接墊112之間的導電通路，使得電子訊號得以於非光學感測晶片104與積體電路晶片110之間傳遞。在此實施例中，積體電路晶片110具有一第三長度L3。在此實施例中，第三長度L3之延伸方向大抵平行於非光學感測晶片104之第一長度L1之延伸方向，且第三長度L3小於第一長度L1。積體電路晶片110例如包括特殊應用積體電路晶片(ASIC chip)，用以整理輸出及/或輸入非光學感測晶片104及/或基底100(例如，印刷電路板)之電子訊號。
在第1圖所示之晶片封裝體10中，包括有複數條銲線114。在這些銲線114中，其中的銲線114a分別與其中一第一接墊102及其中一第三接墊112電性接觸，且其中的銲線114b分別與其中一第二接墊106及其中一第三接墊112電性接觸。銲線114之材質可包括金屬材料，例如包括金、銅、鋁、或前述之組合等。銲線114例如可採用一般的打線製程而形成。此外，在基底100之下表面100b上可設置銲球116。在一實施例中，可例如透過銲球116而將晶片封裝體10設置於其他電子裝置上，並提供所需之電性連接。
第2圖顯示本發明另一實施例之晶片封裝體20之剖面圖，其採用與第1圖實施例相同或相似的元件標號。晶片封裝體20與晶片封裝體10結構相似，主要差異在於晶片封裝體20更包括分別與其中一第一接墊102及其中一第二接墊106電性接觸之銲線114c，可用以於基底100(例如，印刷電路板)與非光學感測晶片104之間傳遞電子訊號。
在第1、2圖所示之實施例中，積體電路晶片110之第三長度L3皆小於非光學感測晶片104之第一長度L1。然本發明實施例不限於此。在其他實施例中，積體電路晶片110之第三長度L3可大於或等於非光學感測晶片104之第一長度L1，例如第3及4圖所示之實施例。
第3圖顯示本發明一實施例之晶片封裝體30之剖面圖，晶片封裝體30之結構相似於晶片封裝體10或20。在此實施例中，積體電路晶片110之第三長度L3大於非光學感測晶片104之第一長度L1。由於第三長度L3大於第一長度L1，因此無法如第1圖或第2圖之實施例所示，於第二接墊106與第三接墊112之間形成銲線。在此情形中，為了使積體電路晶片110與非光學感測晶片104之間能順利地彼此傳遞電子訊號，可透過銲線114b與114c先分別形成與基底100之電性連接，並透過基底100中之不同接墊彼此傳遞訊號。
此外，在本發明一實施例中，積體電路晶片110之第三長度L3可大致等於非光學感測晶片104之第一長度L1，如第4圖之晶片封裝體40的剖面圖所示，其中相同或相似的元件採用相同或相似的元件標號。在此情形中，亦可透過銲線114b與114c先分別形成與基底100之電性連接，並透過基底100中之不同接墊彼此傳遞訊號。
此外，在本發明另一實施例中，非光學感測晶片104及積體電路晶片110之設置位置可相互掉換，如第5圖之晶片封裝體50之剖面圖所示。如第5圖所示，積體電路晶片110係設置於非光學感測晶片104與基底100之間。在此情形下，積體電路晶片110之第三長度L3需大於非光學感測晶片104之第一長度L1。
接著，配合第1圖說明本發明一實施例之晶片封裝體10的形成方法。第2-4圖所示之晶片封裝體20、30、及40亦可採用相似的方法製作。首先，提供基底100，其具有上表面100a及下表面100b，基底100包括至少一第一接墊102。接著，將非光學感測晶片104設置於基底100之上表面100a上，非光學感測晶片104包括至少一第二接墊106，且具有第一長度L1。之後，將保護蓋108設置於非光學晶片104上，保護蓋108具有第二長度L2，其中第二長度L2之延伸方向大抵平行於第一長度L1之延伸方向，且第二長度L2小於第一長度L1。接著，將積體電路晶片110設置於保護蓋108上，積體電路晶片110包括至少一第三接墊112，且具有第三長度L3，第三長度L3之延伸方向大抵平行於第一長度L1之延伸方向。接著，形成複數條銲線114，銲線114形成基底100、非光學感測晶片104、及積體電路晶片110之間的電性連接。
在一實施例中，可在基底100、非光學感測晶片104、保護蓋108、及積體電路晶片110皆設置完成之後，再透過例如打線製程而於基底100、非光學感測晶片104、及積體電路晶片110之接墊上形成所需的銲線114。然本發明實施例不限於此。在其他實施例中，可採用分段打線之方式形成不同晶片間或晶片與基底間之電性連接。以第3圖所示之實施例為例，在設置積體電路晶片110之前，先將銲線114a的一端電性連接至其中一第一接墊102，並於設置積體電路晶片110之後，將銲線114a的另一端電性連接至其中一第三接墊112。
此外，本發明實施例之晶片封裝體較佳採用晶圓級封裝以節省製程時間與成本，並有效提高良率。第6A-6C圖顯示本發明一實施例之晶片封裝體的一系列製程剖面圖，其中相同或相似之元件將採用相同或相似的元件標號。
如第6A圖所示，首先提供半導體晶圓600，包括複數個非光學感測晶片104，每一非光學感測晶片104包括至少一第二接墊106，且每一非光學感測晶片104具有第一長度L1。
接著，如第6B圖所示，於半導體晶圓600上設置複數個保護蓋108，例如可透過間隔結構109而分別設置於至少一非光學感測晶片104上。每一保護蓋108具有第二長度L2，第二長度L2之延伸方向大抵平行於第一長度L1之延伸方向，且第二長度L2小於第一長度L1。
接著，繼續參照第6B圖，於半導體晶圓600上設置複數個積體電路晶片110，積體電路晶片110分別設置於其中一保護蓋108之上。每一積體電路晶片110包括至少一第三接墊(未顯示於圖中，可例如參照第1圖之第三接墊112)，且具有第三長度L3，第三長度L3之延伸方向大抵平行於第一長度L1之延伸方向。在此實施例中，第三長度L3係小於第一長度L1。然在其他實施例中，第三長度L3係大於或等於第一長度L1(例如，第3或4圖所示)。
接著，可沿著第6B圖中之預定切割線SC切割半導體晶圓600，使這些非光學感測晶片104彼此分離。此外，還可選擇性在這些非光學感測晶片104彼此分離之前或之後研磨半導體晶圓600以移除多餘的半導體晶圓600，並僅保留所需之非光學感測晶片104。所得之分離的非光學感測晶片104係如第6C圖所示。
接著，配合第1圖敘述後續之製程。提供基底100，基底100包括至少一第一接墊102。將分離的其中一非光學感測晶片104(如第6C圖所示)設置於基底100上。並接著形成複數條銲線114，銲線114形成基底100、分離的其中一非光學感測晶片104、及積體電路晶片110之間的電性連接。如第1圖所示，還可於基底100之下表面100b上形成銲球116。此外，應注意的是，第6C圖所得之分離的非光學感測晶片104除了可透過第1圖所示之實施例的封裝方式封裝外，亦可採取第2-4圖中的任一種封裝方式封裝。
在第6A-6C圖所示之實施例中，保護蓋108與積體電路晶片110之配置都是於晶圓級製程中完成。複數個保護蓋108與複數個積體電路晶片110皆可分別於同一設置步驟中堆疊於半導體晶圓600上，可節省製程時間與成本。
第7A-7C圖顯示本發明一實施例之晶片封裝體的一系列製程剖面圖，相似於第6A-6C圖所示之實施例，第7A-7C圖所示之實施例亦採取晶圓級封裝，其中相同或相似之元件將採用相同或相似的元件標號。
如第7A圖所示，提供半導體晶圓700，其包括複數個非光學感測晶片104，每一非光學感測晶片104包括至少一第二接墊106，每一非光學感測晶片具有第一長度L1。
接著，如第7B圖所示，於半導體晶圓700上設置複數個保護蓋108，例如可透過間隔結構109而分別設置於至少一非光學感測晶片104上。每一保護蓋108具有第二長度L2，第二長度L2之延伸方向大抵平行於第一長度L1之延伸方向，且第二長度L2小於第一長度L1。
接著，可沿著第7B圖中之預定切割線SC切割半導體晶圓700，使這些非光學感測晶片104彼此分離。此外，還可選擇性在這些非光學感測晶片104彼此分離之前或之後研磨半導體晶圓700以移除多餘的半導體晶圓700，並僅保留所需之非光學感測晶片104。所得之分離的非光學感測晶片104係如第7C圖所示。
接著，配合第1圖敘述後續之製程。於分離的光學感測晶片104之一(如第7C圖所示)上設置積體電路晶片110。積體電路晶片110設置於分離的光學感測晶片104之一上的保護蓋108之上。積體電路晶片110包括至少一第三接墊112，且具有第三長度L3。第三長度L3之延伸方向大抵平行於第一長度L1之延伸方向。在此實施例中，第三長度L3係小於第一長度L1。然在其他實施例中，第三長度L3係大於或等於第一長度L1(例如，第3或4圖所示)。
接著，提供基底100，基底100包括至少一第一接墊102。將分離的其中一非光學感測晶片104設置於基底100上。並接著形成複數條銲線114，銲線114形成基底100、分離的其中一非光學感測晶片104、及積體電路晶片110之間的電性連接。如第1圖所示，還可於基底100之下表面100b上形成銲球116。此外，應注意的是，第6C圖所得之分離的非光學感測晶片104除了可透過第1圖所示之實施例的封裝方式封裝外，亦可採取第2-4圖中的任一種封裝方式封裝。
本發明實施例透過堆疊感測晶片及積體電路晶片，以及利用銲線形成感測晶片及積體電路晶片間之導電通路，可縮小封裝基底之面積，利於可攜式電子產品的應用。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20、30、40、50．．．晶片封裝體
100．．．基底
100a、100b．．．表面
102、106、112．．．接墊
104．．．非光學感測晶片
108．．．保護蓋
109．．．間隔結構
110．．．積體電路晶片
114、114a、114b、114c．．．銲線
116．．．銲球
600、700．．．半導體晶圓
L1、L2、L3．．．長度
SC．．．切割線
第1圖顯示本發明一實施例之晶片封裝體的剖面圖。
第2圖顯示本發明一實施例之晶片封裝體的剖面圖。
第3圖顯示本發明一實施例之晶片封裝體的剖面圖。
第4圖顯示本發明一實施例之晶片封裝體的剖面圖。
第5圖顯示本發明一實施例之晶片封裝體的剖面圖。
第6A-6C圖顯示本發明一實施例之晶片封裝體的一系列製程剖面圖。
第7A-7C圖顯示本發明一實施例之晶片封裝體的一系列製程剖面圖。
10．．．晶片封裝體
100．．．基底
100a、100b．．．表面
102、106、112．．．接墊
104．．．非光學感測晶片
108．．．保護蓋
109．．．間隔結構
110．．．積體電路晶片
114、114a、114b．．．銲線
116．．．銲球
L1、L2、L3．．．長度

Claims (21)

  1. 一種晶片封裝體，包括：一基底，具有一上表面及一下表面，該基底包括至少一第一接墊；一非光學感測晶片，設置於該基底之該上表面上，該非光學感測晶片包括至少一第二接墊，該非光學感測晶片具有一第一長度；一保護蓋，設置於該非光學感測晶片上，該保護蓋具有一第二長度，該第二長度之延伸方向大抵平行於該第一長度之延伸方向，且該第二長度小於該第一長度；一間隔結構，設置於該非光學感測晶片及該保護蓋之間；一積體電路晶片，設置於該保護蓋上，該積體電路晶片包括至少一第三接墊，該積體電路晶片具有一第三長度，該第三長度之延伸方向大抵平行於該第一長度之延伸方向；以及複數條銲線，形成該基底、該非光學感測晶片、及該積體電路晶片之間的電性連接，其中該間隔結構在該保護蓋及該非光學感測晶片之間劃定一密閉空間，該保護蓋、該間隔結構、該非光學感測晶片共同圍繞該密閉空間。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該非光學感測晶片包括一微機電系統晶片。
  3. 如申請專利範圍第1項所述之晶片封裝體，其中該積體電路晶片之該第三長度小於該非光學感測晶片之 該第一長度。
  4. 如申請專利範圍第3項所述之晶片封裝體，其中該些銲線之一與其中一該第一接墊及其中一該第三接墊電性接觸。
  5. 如申請專利範圍第3項所述之晶片封裝體，其中該些銲線之一與其中一該第二接墊及其中一該第三接墊電性接觸。
  6. 如申請專利範圍第3項所述之晶片封裝體，其中該些銲線之一與其中一該第一接墊及其中一該第二接墊電性接觸。
  7. 如申請專利範圍第1項所述之晶片封裝體，其中該積體電路晶片之該第三長度大於或等於該非光學感測晶片之該第一長度。
  8. 如申請專利範圍第7項所述之晶片封裝體，其中該些銲線之一與其中一該第一接墊及其中一該第三接墊電性接觸。
  9. 如申請專利範圍第7項所述之晶片封裝體，其中該些銲線之一與其中一該第二接墊及其中一該第三接墊電性接觸。
  10. 如申請專利範圍第1項所述之晶片封裝體，更包括至少一銲球，設置於該基底之該下表面上。
  11. 一種晶片封裝體的形成方法，包括：提供一基底，具有一上表面及一下表面，該基底包括至少一第一接墊；將一非光學感測晶片設置於該基底之該上表面上， 該非光學感測晶片包括至少一第二接墊，該非光學感測晶片具有一第一長度；透過一間隔結構將一保護蓋設置於該非光學感測晶片上，使該間隔結構設置於該非光學感測晶片及該保護蓋之間，該保護蓋具有一第二長度，該第二長度之延伸方向大抵平行於該第一長度之延伸方向，且該第二長度小於該第一長度；將一積體電路晶片設置於該保護蓋上，該積體電路晶片包括至少一第三接墊，該積體電路晶片具有一第三長度，該第三長度之延伸方向大抵平行於該第一長度之延伸方向；以及形成複數條銲線，該些銲線形成該基底、該非光學感測晶片、及該積體電路晶片之間的電性連接，其中該間隔結構在該保護蓋及該非光學感測晶片之間劃定一密閉空間，該保護蓋、該間隔結構、該非光學感測晶片共同圍繞該密閉空間。
  12. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該積體電路晶片之該第三長度小於該非光學感測晶片之該第一長度。
  13. 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該些銲線之一與其中一該第一接墊及其中一該第三接墊電性接觸。
  14. 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該些銲線之一與其中一該第二接墊及其中一該第三接墊電性接觸。
  15. 如申請專利範圍第12項所述之晶片封裝體的形成方法，其中該些銲線之一與其中一該第一接墊及其中一該第二接墊電性接觸。
  16. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該積體電路晶片之該第三長度大於或等於該非光學感測晶片之該第一長度。
  17. 如申請專利範圍第16項所述之晶片封裝體的形成方法，其中該些銲線之一與其中一該第一接墊及其中一該第三接墊電性接觸。
  18. 如申請專利範圍第16項所述之晶片封裝體的形成方法，其中在設置該積體電路晶片之前，先將該些銲線之一的一端電性連接至其中一該第一接墊，並於設置該積體電路晶片之後，將該些銲線之一的另一端電性連接至其中一該第三接墊。
  19. 如申請專利範圍第16項所述之晶片封裝體的形成方法，其中該些銲線之一與其中一該第二接墊及其中一該第三接墊電性接觸。
  20. 一種晶片封裝體的形成方法，包括：提供一基底，該基底包括至少一第一接墊；提供一半導體晶圓，包括複數個非光學感測晶片，每一該些非光學感測晶片包括至少一第二接墊，每一該些非光學感測晶片具有一第一長度；於該半導體晶圓上設置複數個保護蓋，該些保護蓋分別透過複數個間隔結構設置於至少一該些非光學感測晶片之上，且每一該些保護蓋具有一第二長度，該第二 長度之延伸方向大抵平行於該第一長度之延伸方向，且該第二長度小於該第一長度；於該半導體晶圓上設置複數個積體電路晶片，該些積體電路晶片分別設置於其中一該些保護蓋之上，每一該些積體電路晶片包括至少一第三接墊，且具有一第三長度，該第三長度之延伸方向大抵平行於該第一長度之延伸方向；切割該半導體晶圓，使該些非光學感測晶片彼此分離；將分離的其中一該些非光學感測晶片設置於該基底上；以及形成複數條銲線，該些銲線形成該基底、分離的其中一該些非光學感測晶片、及該積體電路晶片之間的電性連接，其中每一該些間隔結構分別在每一該些保護蓋及每一該些非光學感測晶片之間劃定一密閉空間，每一該些保護蓋、每一該些間隔結構、每一該些非光學感測晶片分別共同圍繞每一該些密閉空間。
  21. 一種晶片封裝體的形成方法，包括：提供一基底，該基底包括至少一第一接墊；提供一半導體晶圓，包括複數個非光學感測晶片，每一該些非光學感測晶片包括至少一第二接墊，每一該些非光學感測晶片具有一第一長度；於該半導體晶圓上設置複數個保護蓋，該些保護蓋分別透過複數個間隔結構設置於至少一該些非光學感測 晶片之上，且每一該些保護蓋具有一第二長度，該第二長度之延伸方向大抵平行於該第一長度之延伸方向，且該第二長度小於該第一長度；切割該半導體晶圓，使該些非光學感測晶片彼此分離；於分離的該些非光學感測晶片之一上設置一積體電路晶片，該積體電路晶片設置於分離的該些非光學感測晶片之一上的該保護蓋之上，該積體電路晶片包括至少一第三接墊，且具有一第三長度，該第三長度之延伸方向大抵平行於該第一長度之延伸方向；將分離的其中一該些非光學感測晶片設置於該基底上；以及形成複數條銲線，該些銲線形成該基底、分離的其中一該些非光學感測晶片、及該積體電路晶片之間的電性連接，其中每一該些間隔結構分別在每一該些保護蓋及每一該些非光學感測晶片之間劃定一密閉空間，每一該些保護蓋、每一該些間隔結構、每一該些非光學感測晶片分別共同圍繞每一該些密閉空間。
TW099141437A 2009-11-30 2010-11-30 晶片封裝體及其形成方法 TWI523188B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US26527709P 2009-11-30 2009-11-30

Publications (2)

Publication Number Publication Date
TW201123405A TW201123405A (en) 2011-07-01
TWI523188B true TWI523188B (zh) 2016-02-21

Family

ID=44068247

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099141437A TWI523188B (zh) 2009-11-30 2010-11-30 晶片封裝體及其形成方法

Country Status (3)

Country Link
US (2) US8610271B2 (zh)
CN (1) CN102157512B (zh)
TW (1) TWI523188B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
TWI431732B (zh) * 2011-09-22 2014-03-21 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI488231B (zh) * 2012-01-18 2015-06-11 Xintec Inc 半導體封裝件及其製法與製作其系統
US9362254B1 (en) * 2015-02-12 2016-06-07 Nanya Technology Corporation Wire bonding method and chip structure
US8659167B1 (en) * 2012-08-29 2014-02-25 Freescale Semiconductor, Inc. Sensor packaging method and sensor packages
US8809078B1 (en) * 2013-02-13 2014-08-19 Freescale Semiconductor, Inc. Solar powered IC chip
JP6171402B2 (ja) 2013-03-01 2017-08-02 セイコーエプソン株式会社 モジュール、電子機器、および移動体
ITTO20130889A1 (it) * 2013-10-31 2015-05-01 St Microelectronics Srl Metodo di fabbricazione di un assemblaggio di piastrine avente spessore ridotto e relativo assemblaggio di piastrine
TWI548048B (zh) * 2014-04-22 2016-09-01 精材科技股份有限公司 晶片封裝體及其製造方法
CN110006580B (zh) * 2014-06-12 2021-03-09 意法半导体(格勒诺布尔2)公司 集成电路芯片的堆叠和电子器件
WO2017107030A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Eliminating die shadow effects by dummy die beams for solder joint reliability improvement
CN105502275B (zh) * 2016-01-04 2017-04-05 歌尔股份有限公司 光学芯片与惯性传感器的集成装置及其制造方法
US9748206B1 (en) * 2016-05-26 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional stacking structure and manufacturing method thereof
CN106517085B (zh) * 2016-12-30 2019-01-08 苏州晶方半导体科技股份有限公司 Mems传感器封装结构及其形成方法
WO2018121289A1 (zh) * 2016-12-30 2018-07-05 苏州晶方半导体科技股份有限公司 Mems传感器封装结构及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034388B2 (en) * 2002-01-25 2006-04-25 Advanced Semiconductor Engineering, Inc. Stack type flip-chip package
TW546795B (en) * 2002-06-04 2003-08-11 Siliconware Precision Industries Co Ltd Multichip module and manufacturing method thereof
US6841858B2 (en) * 2002-09-27 2005-01-11 St Assembly Test Services Pte Ltd. Leadframe for die stacking applications and related die stacking concepts
JP2005277356A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
JP2007048958A (ja) * 2005-08-10 2007-02-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
FR2904508B1 (fr) * 2006-07-28 2014-08-22 Saint Gobain Dispositif electroluminescent encapsule
US7872356B2 (en) * 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method

Also Published As

Publication number Publication date
CN102157512A (zh) 2011-08-17
CN102157512B (zh) 2015-07-22
TW201123405A (en) 2011-07-01
US20140073089A1 (en) 2014-03-13
US20110127670A1 (en) 2011-06-02
US9093450B2 (en) 2015-07-28
US8610271B2 (en) 2013-12-17

Similar Documents

Publication Publication Date Title
TWI523188B (zh) 晶片封裝體及其形成方法
US10041847B2 (en) Various stress free sensor packages using wafer level supporting die and air gap technique
TWI569402B (zh) 晶片封裝體
US9731959B2 (en) Integrated device packages having a MEMS die sealed in a cavity by a processor die and method of manufacturing the same
US20170110416A1 (en) Chip package having a protection piece compliantly attached on a chip sensing surface
US20090314095A1 (en) Pressure sensing device package and manufacturing method thereof
TW201543641A (zh) 晶片封裝體及其製造方法
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
CN106098717B (zh) 高可靠性芯片封装方法及结构
US9159705B2 (en) Semiconductor chip connecting semiconductor package
CN105470212B (zh) 用于半导体器件的封装及其组装方法
KR100896179B1 (ko) 스택 패키지 및 그 제조방법
CN105374778A (zh) 晶片封装体及其制造方法
US9714166B2 (en) Thin film structure for hermetic sealing
TWI632665B (zh) 晶片封裝體之製造方法
TW201931580A (zh) 晶圓級晶片尺寸封裝結構
EP2994412B1 (en) A microelectromechanical device and a method of manufacturing
TWI548048B (zh) 晶片封裝體及其製造方法
US8012800B2 (en) Method of fabricating a stacked type chip package structure and a stacked type package structure
KR100902913B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
JP2008103571A (ja) 半導体装置及びその製造方法
US20080061409A1 (en) Micro electro-mechanical system module package
KR101252809B1 (ko) 밀폐형 패키지
JP2009145331A (ja) 半導体加速度センサ装置
TW200524105A (en) Optical micro electromechanical system package and manufacturing method thereof