TW201732797A - 半導體記憶體裝置的控制器及其操作方法 - Google Patents
半導體記憶體裝置的控制器及其操作方法 Download PDFInfo
- Publication number
- TW201732797A TW201732797A TW105125225A TW105125225A TW201732797A TW 201732797 A TW201732797 A TW 201732797A TW 105125225 A TW105125225 A TW 105125225A TW 105125225 A TW105125225 A TW 105125225A TW 201732797 A TW201732797 A TW 201732797A
- Authority
- TW
- Taiwan
- Prior art keywords
- event
- controller
- signal
- data
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Debugging And Monitoring (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Multimedia (AREA)
Abstract
提供一種半導體記憶體裝置的控制器以及控制器的操作方法,該控制器儲存用於除錯處理的數據。用於控制半導體記憶體裝置的控制器包括:事件發生檢測單元,被配置爲檢測是否發生事件;事件資訊産生單元,被配置爲響應於來自事件發生檢測單元的檢測結果産生事件資訊;以及命令産生單元,被配置爲産生用於將事件資訊儲存在半導體記憶體裝置中的命令。
Description
本發明的態樣係關於一種電子裝置,更具體地,係關於一種記憶體系統及其操作方法。
記憶體系統被廣泛用作數位裝置(諸如,例如電腦、數位相機、MP3播放器和智慧型手機)的數據儲存裝置。該記憶體系統可以包括用於儲存數據的半導體記憶體裝置和用於控制半導體記憶體裝置的控制器。該數位設備作爲記憶體系統的主機來操作,並且控制器在主機和半導體記憶體裝置之間傳輸命令和數據。
半導體記憶體裝置包括在半導體材料(諸如,矽(Si)、鍺(Ge)、砷化鎵(GaAs)或磷化銦(InP))上實現的一個或更多個積體電路(integrated circuit, IC)。半導體記憶體裝置通常分爲依電性記憶體裝置和非依電性記憶體裝置。
依電性記憶體裝置在設備的電源關掉時會失去其儲存的數據。依電性記憶體裝置的示例包括靜態隨機存取記憶體(SRAM)、動態RAM(DRAM)、同步DRAM(SDRAM)等。非依電性記憶體裝置即使在設備的電源關掉時仍保留其儲存的數據。非依電性記憶體裝置的示例包括唯讀記憶體(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、快閃記憶體、相變RAM(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)、鐵電式RAM(FRAM)等。快閃記憶體通常分爲NOR和NAND快閃記憶體。
本申請要求於2016年3月15日提交的申請號爲10-2016-0030854的韓國專利申請的優先權,其透過引用整體合併於此。
本發明的實施例提供一種用於半導體記憶體裝置的改進的控制器以及該控制器的操作方法。控制器可以儲存用於除錯處理的數據。
根據本發明的一個態樣,提供了用於控制半導體記憶體裝置的控制器,該控制器包括:事件發生檢測單元,被配置爲檢測是否發生事件;事件資訊産生單元,被配置爲響應於來自事件發生檢測單元的檢測結果而産生事件資訊;以及命令産生單元,被配置爲産生用於將事件資訊儲存在半導體記憶體裝置中的命令。
根據本發明的一個態樣,提供了一種用於操作控制半導體記憶體裝置的控制器的操作方法,該方法包括:透過多個事件信號線輸入的事件信號與表示在事件發生時事件信號的狀態的事件預期值進行比較,藉此檢測事件的發生;産生事件資訊,該事件資訊包括在事件發生時的時間點之前和之後預設時間的事件數據;以及産生用於將事件資訊儲存在半導體記憶體裝置中的命令。
本文揭示的特定結構或功能描述僅是說明性的,用於描述根據本發明的實施例的目的。但是,應注意到,根據本發明的實施例能以各種形式實現,而不能被解釋爲受限於本文所闡述的實施例。
根據本發明的概念的實施例可以做出不同的修改且可以具有不同的形狀。因此,實施例將在附圖中圖示並意圖在文中詳細描述。然而,根據本發明的概念的實施例不能被解釋爲受限於特定揭示內容,且該等實施例在不脫離本發明的精神和範圍的前提下可以包括所有改變、等同物或替代物。
雖然可以使用術語諸如,例如“第一”和“第二”來描述各種組件,但這些組件不應該被理解爲受限於上述的術語。上述的術語是僅用來將一個組件與另一組件區分開。例如,第一組件可以被稱爲第二組件,並且同樣地,第二組件可以被稱爲第一組件。
將理解,當一個元件被稱爲“連接”或“耦接”到另一個元件時,可以將該元件直接連接或直接耦接到其它元件,或者也可以存在中間元件。相比之下,當一個元件被稱爲“直接連接”或“直接耦接”到另一個元件時,不存在中間元件。同時,可以相似地理解用於描述元件之間關係的其它表達,諸如,“在…之間”、“直接在…之間”或“與…鄰接”和“與…直接鄰接”。
在本申請中使用的術語僅用於描述特定實施例,而並非意在限制本發明。除非上下文另外清楚地指出,否則本發明中單數形式也意在包括複數形式。
只要沒有被另外定義,本文中所使用的所有術語(包括技術術語和科學術語)具有與本發明所屬領域中具有通常知識者通常所理解的意思。具有如詞典中限定的定義的術語應該被理解使得其具有與相關技術的背景相一致的意思。只要術語在本申請中沒有被明確地定義,就不應該以理想化地或過度形式化的方式來理解該術語。
附圖可能不一定按照比例,且在某些情况下,爲了清楚地圖示實施例的特徵,比例可能已經被誇大。
還將理解的是,當在本說明書中使用術語“包含”、“包含有”、“包括”和“包括有”時,指定該元件的存在,但不排除一個或更多個其它元件的存在或添加。如本文中所用,術語“和/或”包括一個或更多個相關聯的列出項的任何組合和所有組合。
在下面的描述中,闡述大量具體細節以提供對本發明的透徹理解。本發明可以在無這些特定細節中的一些或全部的情况下實施。在其它情况下,爲了避免不必要地混淆本發明,沒有詳細描述公知的流程結構和/或流程。
還要注意,在某些情况下,對相關領域中具有通常知識者明顯的是,除非另外特別表明,結合一個實施例描述的特徵或元件可以單獨使用或與另一個實施例的其它特徵或元件結合使用。
在下文中,將參考附圖詳細描述本發明的示例性實施例。
圖1圖示了根據本發明的一個實施例的控制器1000。
參考圖1,記憶體系統可以包括半導體記憶體裝置50和控制器1000。
半導體記憶體裝置50可以是非依電性記憶體裝置。例如,半導體記憶體裝置50可以是NAND快閃記憶體、垂直NAND快閃記憶體、NOR快閃記憶體、電阻式隨機存取記憶體(RRAM)、相變隨機存取記憶體(PRAM)、磁阻式隨機存取記憶體(MRAM)、鐵電式隨機存取記憶體(FRAM)、自旋轉移力矩隨機存取記憶體(STT-RAM)等。可以半導體記憶體裝置50可以以三維陣列結構來實現。本發明可以應用於由導電浮閘(FG)形成電荷儲存層的快閃記憶體裝置。本發明還可以應用於由絕緣薄膜形成電荷儲存層的電荷俘獲快閃(CTF)記憶體。
半導體記憶體裝置50被配置爲透過通道CH從控制器1000接收命令、位址和數據,以及存取半導體記憶體裝置50中包括的記憶單元陣列中的由位址選中的區域。半導體記憶體裝置50可以對由位址選中的區域執行與接收到的命令相對應的操作。具體地,半導體記憶體裝置50可以執行編程操作、讀取操作和擦除操作。在編程操作中,半導體記憶體裝置50可以將數據編程到由位址選中的區域。在讀取操作中,半導體記憶體裝置50可以從由位址選中的區域讀取數據。在擦除操作中,半導體記憶體裝置50可以擦除在由位址選中的區域中儲存的數據。
控制器1000可以包括處理器1100、緩衝記憶體1200、主機介面(I/F)1300、記憶體控制器1400、除錯處理器1500和內部匯流排IB。
處理器1100控制控制器1000的常規操作。例如,處理器1100可以驅動用於控制半導體記憶體裝置50的韌體(FW)。處理器1100可以被配置爲操作FW,諸如,例如快閃記憶體轉換層(FTL)。如果經主機介面1300從主機(未示出)接收到請求,則處理器1100可以産生與該請求相對應的實體塊位址。處理器1100可以將在該請求中包括的邏輯塊位址轉換爲實體塊位址。
當來自主機的請求是讀取請求時,處理器1100可以將與讀取請求相對應的實體塊位址和讀取命令儲存在緩衝記憶體1200中。可以透過記憶體控制器1400將儲存在緩衝記憶體1200中的讀取命令和實體塊位址傳輸到半導體記憶體裝置50。
當來自主機的請求是擦除請求時,處理器1100可以將與該擦除請求相對應的實體塊位址和擦除命令儲存在緩衝記憶體1200中。可以透過記憶體控制器1400將儲存在緩衝記憶體1200中的擦除命令和實體塊位址傳輸到半導體記憶體裝置50。
當來自該主機的請求是編程請求時,可以從該主機額外接收到編程數據。處理器1100可以將與該編程請求相對應的實體塊位址、編程數據和編程命令儲存在緩衝記憶體1200中。可以透過記憶體控制器1400將儲存在緩衝記憶體1200中的編程命令、實體塊位址和編程數據傳輸到半導體記憶體裝置50。半導體記憶體裝置50可以透過實體塊位址來規定。
處理器1100可以管理命令佇列,該命令佇列包括傳輸到半導體記憶體裝置50的命令。例如,該命令佇列可以透過先進先出(FIFO)的方法來管理。處理器1100響應於主機的請求而産生命令,並將所産生的命令輸入到命令佇列。可以按順序或隨機地執行輸入到命令佇列的命令。
在一個實施例中,處理器1100可以在不存在來自主機的任何請求的情况下靠自身産生編程命令、實體塊位址和編程數據,並將它們傳輸到半導體記憶體裝置50。例如,處理器1100可以産生寫入命令、實體塊位址和編程數據以執行後臺操作,諸如,例如用於磨損均衡的編程操作和垃圾收集的編程操作以及命令寫入。
在本發明的一個實施例中,處理器1100可以響應於除錯處理器1500的請求來分配事件資訊要被儲存的實體塊位址。例如,處理器1100可以産生事件數據要被儲存的實體塊位址,並將所産生的位址提供給除錯處理器1500。
緩衝記憶體1200可以用作處理器1100的工作記憶體。可選地,緩衝記憶體1200可以用作半導體記憶體裝置50和主機之間的緩衝記憶體。在一個實施例中,緩衝記憶體1200可以用作半導體記憶體裝置50和主機之間的高速緩衝記憶體。在一個示例性實施例中,緩衝記憶體1200可以包括各種隨機存取記憶體中的至少一種,諸如,例如靜態隨機存取記憶體(SRAM)、動態RAM(DRAM)、同步DRAM(SDRAM)、相變RAM(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)和鐵電式RAM(FRAM)。
如果發生編程失敗,則緩衝記憶體1200可以響應於除錯處理器1500的請求來分配用於儲存收集數據的收集位址。在一個實施例中,可以將緩衝記憶體1200的部分區域預先分配爲用於儲存收集數據的收集位址。緩衝記憶體1200可以將由除錯處理器1500收集來的收集數據儲存在分配的收集位址處。
主機介面1300可以包括用於執行主機和控制器1000之間通信的協定。在一個實施例中,控制器1000可以被配置爲透過各種介面協定(諸如,例如通用序列匯流排(USB)協定、多媒體卡(MMC)協定、外圍組件互連(PCI)協定、PCI-快速(PCI-E)協定、高級技術附件(ATA)協定、串列ATA協定、並列ATA協定、小型計算機小介面(SCSI)協定、增强型小型磁盤介面(ESDI)協定、集成驅動電路(IDE)協定和私人協定)中的至少一種介面協定與主機通信。
記憶體控制器1400包括用於提供與半導體記憶體裝置50通信的介面的協定。在一個實施例中,記憶體控制器1400還可以包括至少一個快閃介面,諸如,例如NAND介面和NOR介面。
記憶體控制器1400提供用於對傳輸到半導體記憶體裝置50的數據進行處理的路徑和用於對從半導體記憶體裝置50接收的數據進行處理的路徑。例如,記憶體控制器1400可以提供讀取數據路徑和寫入數據路徑。讀取數據路徑可以是用於從半導體記憶體裝置50接收被讀取的數據,用於對數據執行錯誤校正碼(ECC)的解碼,然後用於將數據儲存在緩衝記憶體1200中的路徑。寫入數據路徑可以是控制器1000藉以該路徑對數據執行ECC編碼以便將該數據儲存在半導體記憶體裝置50中然後再將該數據傳輸到半導體記憶體裝置50的路徑。
在一個實施例中,儘管未在圖1中示出,記憶體控制器1400可以包括透過一個共同通道耦接的多個半導體記憶體裝置。
除錯處理器1500可以監測控制器1000的內部信號線或外部信號線。如果任意事件發生,則除錯處理器1500可以産生在該事件發生的時間點以前和事件發生的時間點以後的事件資訊。該事件資訊可以包括關於內部信號線或外部信號線的各種狀態的資訊。該事件資訊可以包括從事件發生的時間點直到預設時間過去爲止的關於內部信號線或外部信號線的各種狀態的資訊。
除錯處理器1500可以向處理器1100請求要儲存所産生的事件資訊的實體塊位址,並接收所分配的實體塊位址。除錯處理器1500可以産生將所産生的事件資訊儲存在所分配的實體塊位址中的編程命令。除錯處理器1500可以將所産生的編程命令、實體塊位址和事件資訊提供給半導體記憶體裝置50。
內部匯流排IB可以被配置爲提供控制器1000的組件之間的通道。在一個實施例中,內部匯流排IB可以是用於傳輸命令和數據的公用通道。在另一個實施例中,內部匯流排IB可以包括用於分別傳輸命令和數據的分開的命令通道和數據通道。
圖2是圖示圖1的除錯處理器1500的配置示例的方塊圖。
參見圖2,除錯處理器1500可以包括事件發生檢測單元1510、事件資訊産生單元1530和命令産生單元1550。
事件發生檢測單元1510可以耦接到多個事件信號線。事件發生檢測單元1510可以監測多個事件信號線的多個信號。多個事件信號線可以耦接到控制器1000的內部信號線或外部信號線。事件發生檢測單元1510可以根據多個事件信號線的信號來檢測事件的發生。例如,事件發生檢測單元1510可以將多個信號線的輸入與儲存當事件發生時事件信號值的事件發生信號表進行比較,藉此檢測事件的發生。如果事件發生,則事件發生檢測單元1510可以將賦能信號EN傳輸到事件資訊産生單元1530。將參考圖3詳細地描述事件發生檢測單元1510的配置和操作。
事件資訊産生單元1530可以耦接到事件數據線。事件數據線可以耦接到控制器1000的內部信號線或外部信號線。事件資訊産生單元1530可以透過事件數據線來接收事件數據。該事件數據可以表示控制器1000的內部信號線或外部信號線的狀態。事件資訊産生單元1530可以儲存接收到的事件數據。事件資訊産生單元1530可以基於接收到的事件數據來産生事件資訊。事件資訊産生單元1530可以産生事件資訊,該事件資訊包括從事件發生時的時間點t之前的預設時間t-n到事件發生時的時間點t的事件數據和從事件發生時的時間點t到預設時間過去時的時間t+n的事件數據。例如,事件資訊産生單元1530可以從事件發生檢測單元1510接收表明已經發生該事件的賦能信號EN。事件資訊産生單元1530可以響應於該賦能信號EN而儲存從事件發生時的時間點t之前的預設時間t-n到事件發生時的時間點t的事件數據和從事件發生時的時間點t到預設時間過去時的時間t+n的事件數據。將參考圖4詳細地描述事件資訊産生單元1530的配置和操作。
命令産生單元1550可以産生用於將事件資訊儲存在半導體記憶體裝置50中的編程命令。在一個實施例中,命令産生單元1550可以基於發生的事件和儲存的事件資訊來産生讀取命令或擦除命令以用於執行讀取操作或擦除操作。命令産生單元1550還可以包括用於儲存多個命令的命令儲存單元1551,藉此基於發生的事件和儲存的事件資訊來産生用於處理發生的事件的命令。
如果事件資訊産生單元1530産生事件資訊,則命令産生單元1550可以判斷控制器1000和半導體記憶體裝置50是否處於可操作狀態來對産生的事件資訊進行編程。當控制器不處於可操作狀態,則命令産生單元1550可以執行部分重置操作以用於選擇性地重置操作控制器1000所需的部分。命令産生單元1550可以將重置信號傳輸到與部分重置操作所需部分耦接的信號線。
命令産生單元1550可以基於發生的事件和儲存的事件資訊來在命令儲存單元1551中儲存的多個命令中選擇用於處理發生的事件的命令。命令産生單元1550可以向處理器1100請求將在半導體記憶體裝置50中儲存該事件資訊的實體塊位址。命令産生單元1550可以將産生的命令、實體塊位址和事件資訊傳輸到半導體記憶體裝置50。
圖3圖示了圖2中事件發生檢測單元1510的示例配置。
參考圖3,事件發生檢測單元1510可以包括事件信號輸入單元1501、賦能信號産生單元1503和事件發生信號表1505。
事件信號輸入單元1501耦接到多個事件信號線SL0到SLk。事件信號輸入單元1501可以包括用於選擇性地輸出事件信號(該事件信號透過多個事件信號線SL0到SLk輸入)的多個多工器MUX1到MUXx。多個多工器MUX1到MUXx中的每一個多工器可以包括次多工器MUX1_1到MUX1_3……MUXx_1到MUXx_3。
賦能信號産生單元1503可以基於接收到的事件信號和事件發生信號表1505來檢測是否發生事件。如果發生了事件,則賦能信號産生單元1503可以産生用於産生事件資訊的賦能信號EN。
賦能信號産生單元1503可以檢測在控制器1000執行將數據儲存到半導體記憶體裝置50中的編程操作時可能發生的編程超時(time-out)事件。具體地,賦能信號産生單元1503可以基於每隔設置時間周期性地輸入的監測信號是否被持續地輸入達超時時間且用於對輸入到半導體記憶體裝置50的數據進行計數的數據長度計數器的值是否已經達到值“0”來檢測編程超時事件。
在這裡,超時時間可以是數據被傳送到半導體記憶體裝置50的時間(即,數據傳送時間)。例如,當設置時間是1μs,則每隔1μs輸入監測信號。如果輸入的監測信號不存在達超時時間,則可以認爲監測信號是在超時狀態。
輸入到半導體記憶體裝置50的數據被輸入直到數據長度計數器的值達到“0”爲止。因此,可以根據事件信號線之中的耦接到該數據長度計數器的事件信號線的信號來檢測數據長度計數器的值不是0的情况。
賦能信號産生單元1503接收事件信號。然後,如果該監測信號在超時狀態,且數據長度計數器的值不是0,則賦能信號産生單元1503可以檢測到編程超時事件已經發生。
事件發生信號表1505是透過以表的形式儲存各種事件信號以及根據這些事件信號的狀態的控制器1000或半導體記憶體裝置50的操作狀態而獲得的表。例如,事件發生信號表1505包括表示事件發生時事件信號的狀態的事件信號預期值。賦能信號産生單元1503可以透過將該事件信號預期值與事件信號的狀態進行比較來檢測事件的發生。在一個實施例中,可以透過設置來改變或更新事件發生信號表1505的內容。
圖4是圖示了圖2中事件資訊産生單元1530的配置示例的方塊圖。
參考圖4,事件資訊産生單元1530可以包括計數器1531、儲存信號産生單元1535和事件數據儲存單元1537。
事件資訊産生單元1530可以從事件發生檢測單元1510接收賦能信號EN以及響應於賦能信號EN産生事件資訊。可以基於透過事件數據線接收的事件數據來産生該事件資訊。基於事件發生時的時間點t,該事件資訊可以包括在事件發生時的時間點t以前的事件數據和在事件發生時的時間點t以後的事件數據。例如,該事件資訊可以包括事件發生時的時間點t以前的預設時間t-n的事件數據和從事件發生時的時間點t之後到預設時間過去時的時間段t+n的事件數據。在一個實施例中,該預設時間n可以包括計數器1531操作所持續的計數器操作時間。
計數器1531可以從事件發生檢測單元1510接收賦能信號EN。計數器1531可以響應於賦能信號EN開始自己的操作。當計數器操作時間n到期時計數器1531可以結束自己的操作。例如,如果接收到賦能信號EN,則計數器1531可以在計數器操作時間n期間執行計數操作。如果接收到賦能信號EN,則計數器1531可以將操作開始信號傳輸到儲存信號産生單元1535或事件數據儲存單元1537中的任意一個。計數器1531在計數器操作時間n期間開始計數操作以及當計數器1531的值變成“0”時結束計數操作。如果計數器1531的值變成“0”,則計數器1531可以將操作結束信號傳輸到儲存信號産生單元1535或事件數據儲存單元1537中的任意一個。在各種實施例中,可以透過改變在計數器1531中包括的暫存器的值來校正計數器操作時間n。
儲存信號産生單元1535可以耦接到多個事件數據線。如果從計數器1531接收到操作開始信號,則儲存信號産生單元1535産生儲存信號並根據所産生的儲存信號將透過事件數據線接收到的事件數據儲存在事件數據儲存單元1537內。如果從計數器1531接收到操作結束信號,則儲存信號産生單元1535可以停止該儲存信號的産生。
事件數據線可以耦接到控制器1000的內部信號線或外部信號線。可以透過這些事件數據線接收事件數據。該事件數據可以表示控制器1000的內部信號線或外部信號線的狀態。
事件數據儲存單元1537可以是具有任意大小的儲存空間。在一個實施例中,事件數據儲存單元1537可以具有能夠儲存事件數據長達計數器1531的計數器操作時間n的至少兩倍(2n)長的大小。在一個實施例中,事件數據儲存單元1537可以包括在電源切斷時會失去儲存的數據的依電性記憶體裝置。在一個實施例中,事件數據儲存單元1537可以實現爲靜態RAM(SRAM)或暫存器。
在一個實施例中,事件數據儲存單元1537可以根據先進先出(FIFO方法)來儲存事件數據。例如,事件數據儲存單元1537可以被配置爲使用FIFO方法的暫存器。事件數據儲存單元1537可以具有能夠在計數器操作時間n的至少兩倍(2n)長的時間期間儲存數據的深度。當計數器操作時間n期間儲存的事件數據是128千位元組時,事件數據儲存單元1537可以具有256千位元組的大小。然而,這僅僅是爲了圖示方便的一個實施例,事件數據儲存單元1537的大小不受圖4限制。因爲是透過FIFO方法儲存數據,因此在計數器操作時間n的至少兩倍長(2n)的時間期間,總是可以根據時間順序將事件數據儲存在事件數據儲存單元1537內。
在從計數器1531接收到操作開始信號時到在計數器操作時間n到期時從計數器1531接收到操作結束信號時,事件數據儲存單元1537可以儲存事件數據。因此,從事件發生時的時間點t往前推計數器操作時間n的時間點t-n到計數器1531的操作結束時的時間點t+n的事件數據可以被儲存在事件數據儲存單元1537中。即,如果事件發生時的時間點是t且計數器1531的操作時間是n,則可以將從時間點t-n到時間點t+n的事件數據儲存在事件數據儲存單元1537中。如果從計數器1531接收到操作結束信號,則事件數據儲存單元1537可以停止事件數據的儲存,並基於在事件數據儲存單元1537內儲存的事件數據産生事件資訊。事件數據儲存單元1537可以將産生的事件資訊傳輸到命令産生單元1550。
在一個實施例中,儲存信號産生單元1535可以包括新命令檢測單元1532和第一數據信號檢測單元1532_1到第m數據信號檢測單元1532_m。
透過事件數據線接收到的數據每次都可以基於內部時脈信號、透過FIFO方法被儲存在事件數據儲存單元1537中。因此,如果透過事件數據線接收到的所有事件數據在每次被接收到時都被儲存在事件數據儲存單元1537中,則也可能重複地儲存不需要被儲存的數據。此外,要儲存的數據量可能根據事件數據儲存單元1537的儲存容量而受到限制。
新命令檢測單元1532可以檢測透過事件數據線已經接收到新命令。如果新命令檢測單元1532檢測到新命令的接收,則儲存信號産生單元1535可以産生儲存信號並響應於所産生的儲存信號將事件數據儲存在事件數據儲存單元1537中。
第一數據信號檢測單元1532_1到第m數據信號檢測單元1532_m可以檢測到透過事件數據線接收到的事件數據已經改變。如果第一數據信號檢測單元1532_1到第m數據信號檢測單元1532_m檢測到事件數據已經改變,則儲存信號産生單元1535可以産生儲存信號並響應於所産生的儲存信號將該事件數據儲存在事件數據儲存單元1537中。根據本實施例,事件數據並非在每次數據被接收時都根據內部時脈信號來儲存,而是只有當透過事件數據線接收到新命令時或當事件數據改變時,事件數據才可以被儲存在事件數據儲存單元1537中。
在參考圖3的描述中,如果事件發生檢測單元1510檢測到編程超時事件,則事件資訊産生單元1530可以根據計數器1531、儲存信號産生單元1535和事件數據儲存單元1537的操作産生事件資訊。在檢測到編程超時事件時産生的事件資訊可以包括一種輸入命令、數據緩衝器的位址、要傳輸的數據總長度和表示數據當前長度或超時狀態的旗標中的至少一種。
圖5是圖示圖3中事件發生信號表1505的示例的圖表。
事件發生信號表1505是透過以表的形式儲存各種事件信號和控制器1000或半導體記憶體裝置50的操作狀態而獲得的表。例如,事件發生信號表1505包括表示在事件發生時的事件信號的狀態的事件信號預期值。
參考圖5,事件發生信號表1505可以包括用於透過事件信號線接收到的信號(第一個信號到第k個信號)的第一個欄位、用於每個信號的狀態的第二個欄位和用於當每個信號在相應狀態下的預期的操作(第一個操作到第k個操作)的第三個欄位。
因此,賦能信號産生單元1530可以透過將事件信號預期值與事件信號的狀態進行比較來檢測事件的發生。在一個實施例中,可以透過設置來改變或更新事件發生信號表1505的內容。
圖6是圖示根據本發明的一個實施例的圖1中控制器1000的操作的流程圖。
參考圖6,在步驟601,控制器1000可以判斷是否已經完成事件數據的儲存。例如,當事件發生時,控制器1000可以判斷是否已經産生事件資訊,該事件資訊包括從事件發生時的時間點t往前推計數器操作時間n的時間點t-n到基於事件發生的時間點的計數器操作結束時的時間點t+n的事件數據。該事件數據可以表示控制器1000的內部信號線或外部信號線的狀態。在一個實施例中,儘管在附圖中未示出,還可以在步驟601之前執行判斷是否已經發生事件的步驟。判斷是否已經發生事件的步驟與參考圖3描述的事件發生檢測單元的操作是相同的。
在步驟603,控制器1000可以判斷控制器1000是否處於可操作狀態。例如,控制器1000可以判斷控制器1000是否是處於閒置狀態,在該閒置狀態下控制器1000和半導體記憶體裝置50可操作來對事件資訊進行編程。如果確定控制器1000處於可操作狀態,則控制器1000進行步驟607。如果確定控制器1000未處於可操作狀態,則控制器1000進行步驟605。
在步驟605,控制器1000可以執行部分重置操作以用於選擇性地重置操作控制器1000所需的部分。例如,控制器1000的命令産生單元1550可以傳輸在部分重置操作中所需的重置信號。
在步驟607,控制器1000可以分配事件資訊將被儲存的實體塊位址。具體地,處理器1100可以分配事件資訊將被儲存的實體塊位址,並將分配的實體塊位址傳輸到除錯處理器1500。
在步驟609,控制器1000可以産生用於將該事件資訊儲存在半導體記憶體裝置50中的編程命令。在各種實施例中,除該編程命令以外,控制器1000還可以基於發生的事件和儲存的事件資訊來産生讀取命令或擦除命令以用於執行讀取操作或擦除操作。即,控制器1000可以在命令儲存單元1551中儲存的多個命令中、基於發生的事件和儲存的事件資訊來選擇用來處理發生的事件的命令。
在步驟611,控制器1000可以透過將産生的編程命令、實體塊位址和事件資訊傳輸到半導體記憶體裝置50來執行編程操作。
圖7圖示了用於實現與圖1中控制器1000相對應的控制器1600的另一實施例。
參考圖7,控制器1600可以包括隨機存取記憶體(RAM)1610、處理單元1620、主機介面1630、記憶體介面1640和錯誤校正塊1650。
處理單元1620可以控制控制器1600的常規操作。RAM 1610可以用作處理單元1620的操作記憶體、在半導體記憶體裝置和主機之間的高速緩衝記憶體以及在半導體記憶體裝置和主機之間的緩衝記憶體中的至少一個。處理單元1620可以執行韌體,因此執行參考圖1描述的處理器1100的功能。
主機介面1630可以包括用於在主機和控制器1600之間交換數據的協定。在一個實施例中,控制器1600可以被配置爲透過各種介面協定(諸如,例如通用序列匯流排(USB)協定、多媒體卡(MMC)協定、外圍組件互連(PCI)協定、PCI-快速(PCI-E)協定、高級技術附件(ATA)協定、串列ATA協定、並列ATA協定、小型計算機小型介面(SCSI)協定、增强型小型磁盤介面(ESDI)協定、集成驅動電路(IDE)協定和私有協定)中的至少一種介面協定與主機進行通信。
記憶體介面1640可以與半導體記憶體裝置(SMD)連接。
錯誤校正塊1650可以透過使用錯誤校正碼對從SMD接收的數據進行解碼。
圖8是圖示包括與圖1中控制器相對應的控制器2200的記憶體系統2000的應用示例的方塊圖。
參考圖8,記憶體系統2000包括半導體記憶體裝置2100和控制器2200。半導體記憶體裝置2100包括多個半導體記憶晶片。多個半導體記憶晶片可以劃分爲多個群組。
在圖8中,圖示了多個群組透過第一通道CH1到第k通道CHk與控制器2200進行通信。每個半導體記憶晶片可以如參考圖1描述的半導體記憶體裝置50一樣來配置和操作。
每個群組被配置爲透過一個公共通道與控制器2200進行通信。與參考圖1描述的控制器1000一樣地配置控制器2200。控制器2200被配置爲透過多個通道CH1到CHk來控制半導體記憶體裝置2100的多個記憶晶片。在圖8中,圖示了多個半導體記憶晶片耦接到一個通道。然而,將理解,可以改進記憶體系統2000使得一個半導體記憶晶片耦接到一個通道。
控制器2200和半導體記憶體裝置2100可以集成到一個半導體裝置中。作爲一個示例性實施例,控制器2200和半導體記憶體裝置2100可以集成到一個半導體裝置中以形成記憶卡。例如,控制器2200和半導體記憶體裝置2100可以集成到一個半導體裝置中以形成記憶卡,諸如PC卡(個人計算機記憶卡國際協會(PCMCIA))、緊凑型快閃(CF)卡、智能媒體卡(SM或SMC)、記憶棒、多媒體卡(MMC、RS-MMC或MMC微型)、SD卡(SD、迷你SD、微型SD或SDHC)或通用快閃儲存(UFS)。
控制器2200和半導體記憶體裝置2100可以集成到一個半導體裝置中以形成半導體驅動器(例如,固態硬碟(SSD))。半導體驅動器SSD可以包括被配置成在半導體記憶體中儲存數據的儲存設備。如果記憶體系統2000用作半導體驅動器SSD,可以實質上提高耦接到記憶體系統2000的主機的操作速度。
作爲另一個示例,記憶體系統2000可以被設置爲電子設備的各種組件之一,該電子設備諸如電腦、超行動PC(UMPC)、工作站、小筆電、個人數位助理(PDA)、可攜式電腦、網路平板、行動電話、可攜式電話、智慧型手機、電子書、可攜式多媒體播放器(PMP)、可攜式游戲機、導航系統、黑盒子、數位相機、三維電視、數位錄音機、數位音頻播放器、數位圖片記錄儀、數位圖片播放器、數位攝影機、數位視頻播放器、能在無線環境下發送/接收資訊的設備、組成家庭網路的各種電子設備之一、組成計算機網路的各種電子設備之一、組成遠程資訊處理網路的各種電子設備之一、無線射頻識別設備(RFID)或組成計算系統的各種組件之一。
作爲示例性實施例,半導體記憶體裝置2100或記憶體系統2000可以以各種形式來封裝,所述各種形式諸如堆疊封裝(PoP)、球栅陣列(BGA)、晶片級封裝(CSP)、塑料引線晶片載體(PLCC)、塑料雙列直插式封裝(PDIP)、華夫包式裸晶、晶圓形式裸晶、板上晶片(COB)封裝、陶瓷雙列直插式封裝(CERDIP)、塑封四邊扁平封裝(MQFP)、薄型四邊扁平封裝(TQFP)、小型積體電路(SOIC)、緊縮小型封裝(SSOP)、薄型小形封裝(TSOP)、薄型四邊扁平封裝(TQFP)、系統級封裝(SIP)、多晶片封裝(MCP)、晶圓級製造封裝(WFP)或晶圓級處理堆疊封裝(WSP)。
圖9是圖示包括參考圖8描述的記憶體系統2000的計算系統3000的方塊圖。
參考圖9,計算系統3000可以包括中央處理單元3100、隨機存取記憶體(RAM)3200、用戶介面3300、電源3400、系統匯流排3500和記憶體系統2000。
記憶體系統2000透過系統匯流排3500電耦接至中央處理單元3100、RAM 3200、用戶介面3300和電源3400。透過用戶介面3300供應的數據或由中央處理單元3100處理的數據被儲存在記憶體系統2000中。
在圖9中,圖示了半導體記憶體裝置2100透過控制器2200耦接到系統匯流排3500。然而,半導體記憶體裝置2100可以直接耦接到系統匯流排3500。在這種情况下,可以透過中央處理單元3100和RAM 3200執行控制器2200的功能。
在圖9中,圖示了提供了參考圖8描述的記憶體系統2000。然而,可以用參考圖1描述的記憶體系統代替記憶體系統2000。作爲示例性實施例,計算系統3000可以被配置爲包括參考圖1和圖8描述的記憶體系統兩者。
根據本發明的實施例,當事件發生時,控制器可以産生用於發生的事件的除錯分析的事件資訊,並將産生的事件資訊儲存在半導體記憶體裝置中。根據本發明的實施例,除錯處理器的操作不用於執行除錯分析,而是可以檢測各種事件的發生和執行發生事件所需的操作。例如,可以設置用於檢測事件發生的條件,可以將待儲存的事件資訊設置爲映射數據管理,以及可以將待執行操作設置爲諸如垃圾收集的功能,藉此産生需要的命令並執行相應的操作。在傳統的FTL情况下,傳統的FTL可以包括用於儲存歷史日誌資訊的儲存塊以防突然的功率損耗。歷史日誌資訊可以用來確保用戶數據的可靠性。此外,歷史日誌資訊的儲存可以具有小的儲存深度且可能受到韌體的操作的影響。根據本發明,即使當控制器的處理器受阻時,也可以執行用於除錯處理的數據的收集和收集數據的編程,因此可以採取更快的動作。此外,可以基於精確的歷史資訊執行故障分析,因此可以提高可靠性。
根據本發明,可以提供半導體記憶體裝置的控制器(儲存用於除錯處理的數據)以及控制器的操作方法。
本文已經公開的示例性實施例,雖然使用了特定術語,但是特定術語只是以通用的和描述性的意義來使用和解釋而不是爲了限制的目的。在某些情况下,本申請的提交對本發明所屬技術領域中具有通常知識者明顯的是:除非另有特別說明,與特定的實施例有關描述的特徵、特性和/或元件可以單獨使用或與其它實施例有關描述的特徵、特性和/或元件結合使用。因此,本發明所屬技術領域中具有通常知識者可以理解,在不脫離本如在所附申請專利範圍中所闡述的發明的精神和範圍的情况下,可以做出在形式和細節上的各種改變。
50‧‧‧半導體記憶體裝置 1000‧‧‧控制器 1100‧‧‧處理器 1200‧‧‧緩衝記憶體 1300‧‧‧主機介面(I/F) 1400‧‧‧記憶體控制器 1500‧‧‧除錯處理器 1510‧‧‧事件發生檢測單元 1530‧‧‧事件資訊産生單元 1550‧‧‧命令産生單元 1551‧‧‧命令儲存單元 1501‧‧‧事件信號輸入單元 1503‧‧‧賦能信號産生單元 1505‧‧‧事件發生信號表 1531‧‧‧計數器 1532‧‧‧新命令檢測單元 1532_1‧‧‧第一數據信號檢測單元 1532_m‧‧‧第m數據信號檢測單元 1535‧‧‧儲存信號産生單元 1537‧‧‧事件數據儲存單元 601‧‧‧步驟 603‧‧‧步驟 605‧‧‧步驟 607‧‧‧步驟 609‧‧‧步驟 611‧‧‧步驟 1600‧‧‧控制器 1610‧‧‧隨機存取記憶體(RAM) 1620‧‧‧處理單元 1630‧‧‧主機介面 1640‧‧‧記憶體介面 1650‧‧‧錯誤校正塊 2000‧‧‧記憶體系統 2100‧‧‧半導體記憶體裝置 2200‧‧‧控制器 3000‧‧‧計算系統 3100‧‧‧中央處理單元 3200‧‧‧隨機存取記憶體(RAM) 3300‧‧‧用戶介面 3400‧‧‧電源 3500‧‧‧系統匯流排
現在參考下面的附圖來描述本發明的實施例,其中: [圖1]是圖示根據本發明的一個實施例的控制器的方塊圖。 [圖2]是圖示在圖1中控制器使用的除錯處理器的示例的方塊圖。 [圖3]是圖示在圖2中除錯處理器中使用的事件發生檢測單元的示例的方塊圖。 [圖4]是圖示在圖2中除錯處理器中使用的事件資訊産生單元的示例的方塊圖。 [圖5]是圖示根據本發明的一個實施例的事件發生信號表的示例的圖表。 [圖6]是圖示根據本發明的一個實施例的控制器的操作的流程圖。 [圖7]是圖示根據本發明的另一個實施例的控制器的方塊圖。 [圖8]是圖示根據本發明的一個實施例的記憶體系統的應用示例的方塊圖。 [圖9]是圖示根據本發明的一個實施例的包括圖8中記憶體系統的計算系統的方塊圖。
50‧‧‧半導體記憶體裝置
1000‧‧‧控制器
1100‧‧‧處理器
1200‧‧‧緩衝記憶體
1300‧‧‧主機介面(I/F)
1400‧‧‧記憶體控制器
1500‧‧‧除錯處理器
Claims (20)
- 一種用於控制半導體記憶體裝置的控制器,該控制器包括: 一事件發生檢測單元,該事件發生檢測單元被配置爲檢測是否發生事件; 一事件資訊産生單元,該事件資訊産生單元被配置爲響應於來自該事件發生檢測單元的檢測結果來産生事件資訊;以及 一命令産生單元,該命令産生單元被配置爲産生用於將該事件資訊儲存在該半導體記憶體裝置中的命令。
- 如請求項1所述的控制器,其中,該事件發生檢測單元被配置爲:透過將經由多個事件信號線接收到的事件信號與表示該事件信號的狀態的事件預期值進行比較檢測是否發生該事件。
- 如請求項2所述的控制器,其中,該事件發生檢測單元包括: 一事件發生信號表,該事件發生信號表被配置爲儲存表示當該事件發生時該事件信號的狀態的事件信號預期值;以及 一賦能信號産生單元,該賦能信號産生單元被配置爲使用經由該多個事件信號線接收到的事件信號的狀態和該事件預期值來産生賦能信號。
- 如請求項1所述的控制器,其中,該事件資訊産生單元被配置爲響應於賦能信號、基於經由事件數據線接收的事件數據來産生該事件資訊,該賦能信號表示來自該事件發生檢測單元的檢測結果。
- 如請求項4所述的控制器,其中,該事件資訊産生單元包括: 一計數器,該計數器被配置爲響應於該賦能信號而産生操作開始信號,以及如果計數器操作時間到期,則産生操作結束信號; 一儲存信號産生單元,該儲存信號産生單元被配置爲響應於該操作開始信號來産生儲存信號,該儲存信號用於儲存經由該事件數據線接收到的該事件數據;以及 一事件數據儲存單元,該事件數據儲存單元被配置爲根據該儲存信號來儲存經由該事件數據線接收到的該事件數據。
- 如請求項5所述的控制器,其中,該儲存信號産生單元響應於該操作結束信號而停止該儲存信號的産生。
- 如請求項5所述的控制器,其中,該事件數據儲存單元將接收到的該事件數據儲存達該計數器操作時間的至少兩倍長的時間。
- 如請求項5所述的控制器,其中,該事件數據儲存單元使用先進先出FIFO方法來儲存該事件數據。
- 如請求項1所述的控制器,其中,該事件資訊包括在事件發生時的時間點之前和之後預設時間的事件數據。
- 如請求項2所述的控制器,其中,該多個事件信號線分別耦接到該控制器的內部信號線或外部信號線。
- 如請求項4所述的控制器,其中,該事件數據包括表示該控制器的內部信號線或外部信號線的狀態的資訊。
- 如請求項1所述的控制器,其中,該命令産生單元包括一命令儲存單元,該命令儲存單元被配置爲儲存根據該事件和該事件資訊而待執行的多個命令。
- 如請求項1所述的控制器,其中,如果該事件資訊産生,則該命令産生單元判斷該控制器是否處於可操作狀態。
- 如請求項13所述的控制器,其中,當該控制器未處於可操作狀態時,該命令産生單元執行用於操作該控制器的部分重置操作。
- 一種操作用於控制半導體記憶體裝置的控制器的方法,所述方法包括: 將透過多個事件信號線輸入的事件信號與表示在事件發生時該事件信號的狀態的事件預期值進行比較,藉此檢測該事件的發生; 産生事件資訊,該事件資訊包括在該事件發生時的時間點之前和之後預設時間的事件數據;以及 産生用於將該事件資訊儲存在該半導體記憶體裝置中的命令。
- 如請求項15所述的方法,其中,該事件資訊的産生包括: 如果該事件發生,則將計數器操作預設操作時間; 儲存該事件數據達該預設操作時間;以及 基於所儲存的事件數據而産生該事件資訊。
- 如請求項15所述的方法,其中,該命令的産生包括: 判斷是否已經産生該事件資訊; 如果該事件資訊産生,則判斷該控制器是否處於可操作狀態;以及 如果該控制器未處於可操作狀態,則執行該控制器的部分重置操作。
- 如請求項17所述的方法,還包括: 如果該控制器處於可操作狀態,則産生該事件資訊要被儲存的實體塊位址;以及 將用於儲存該事件資訊的該命令、該實體塊位址以及該事件資訊傳輸到該半導體記憶體裝置。
- 如請求項15所述的方法,其中,該多個事件信號線分別耦接到該控制器的內部信號線或外部信號線。
- 如請求項15所述的方法,其中,該事件數據包括表示該控制器的該內部信號線或該外部信號線的狀態的資訊。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160030854A KR102522154B1 (ko) | 2016-03-15 | 2016-03-15 | 반도체 메모리 장치의 컨트롤러 및 이의 동작 방법 |
KR10-2016-0030854 | 2016-03-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201732797A true TW201732797A (zh) | 2017-09-16 |
TWI700704B TWI700704B (zh) | 2020-08-01 |
Family
ID=59855611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105125225A TWI700704B (zh) | 2016-03-15 | 2016-08-09 | 半導體記憶體裝置的控制器及其操作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10248538B2 (zh) |
KR (1) | KR102522154B1 (zh) |
CN (1) | CN107193762B (zh) |
TW (1) | TWI700704B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109840232B (zh) | 2017-11-28 | 2022-05-13 | 华为技术有限公司 | 存储设备及存储设备的元件管理方法 |
KR102491606B1 (ko) * | 2018-01-09 | 2023-01-26 | 삼성전자주식회사 | 커맨드 세트 기반 리플레이를 통해 수행 정보를 수집하는 프로세서 장치 |
KR102569435B1 (ko) * | 2018-06-27 | 2023-08-24 | 에스케이하이닉스 주식회사 | 융합형 반도체 장치 및 동작 방법, 이를 포함하는 적층형 메모리 장치 |
KR102573581B1 (ko) | 2022-05-23 | 2023-08-31 | 가부시키가이샤 메이유우 | 마이크로 드레이프 및 그 부착 방법 |
KR102574806B1 (ko) | 2022-05-23 | 2023-09-04 | 가부시키가이샤 메이유우 | 마이크로 드레이프 및 그 부착 방법 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04220826A (ja) * | 1990-12-20 | 1992-08-11 | Fujitsu Ltd | 転送データ格納方式 |
JP3309020B2 (ja) * | 1994-06-20 | 2002-07-29 | 富士通株式会社 | 送信スループット制御装置及び方法 |
US6000006A (en) * | 1997-08-25 | 1999-12-07 | Bit Microsystems, Inc. | Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage |
JPH11194963A (ja) * | 1997-12-26 | 1999-07-21 | Fujitsu Ltd | コマンド実行監視方法、及び、コマンド実行監視装置 |
US6564105B2 (en) * | 2000-01-21 | 2003-05-13 | Medtronic Minimed, Inc. | Method and apparatus for communicating between an ambulatory medical device and a control device via telemetry using randomized data |
US20020065646A1 (en) * | 2000-09-11 | 2002-05-30 | Waldie Arthur H. | Embedded debug system using an auxiliary instruction queue |
US7133972B2 (en) * | 2002-06-07 | 2006-11-07 | Micron Technology, Inc. | Memory hub with internal cache and/or memory access prediction |
JP4381750B2 (ja) | 2003-08-28 | 2009-12-09 | 株式会社ルネサステクノロジ | 半導体集積回路 |
US7779163B2 (en) * | 2004-09-08 | 2010-08-17 | Fisher-Rosemount Systems, Inc. | Management of event order of occurrence on a network |
KR20060042366A (ko) | 2004-11-09 | 2006-05-12 | 삼성전자주식회사 | 호스트 별 커맨드 시퀀스 파일을 획득할 수 있는 메모리카드 |
JP4686350B2 (ja) | 2005-12-09 | 2011-05-25 | 株式会社東芝 | 不揮発性半導体記憶装置及びその自己テスト方法 |
FR2895101A1 (fr) * | 2005-12-16 | 2007-06-22 | St Microelectronics Sa | Dispositif multifonctionnel temporisateur/compteur d'evenements et procede de mise en oeuvre d'un tel dispositif. |
US8417810B2 (en) * | 2007-01-10 | 2013-04-09 | Broadcom Corporation | System and method for managing counters |
KR101090556B1 (ko) * | 2007-02-14 | 2011-12-08 | 닛본 덴끼 가부시끼가이샤 | 반도체 집적 회로, 디버그·트레이스 회로, 및 반도체 집적 회로 동작 관측 방법 |
JP5401479B2 (ja) * | 2011-01-19 | 2014-01-29 | 株式会社日立製作所 | 制御システムおよびsoe装置 |
US9552175B2 (en) * | 2011-02-08 | 2017-01-24 | Diablo Technologies Inc. | System and method for providing a command buffer in a memory system |
CN102355327B (zh) * | 2011-08-26 | 2015-05-13 | 百度在线网络技术(北京)有限公司 | 一种用于确定数据传输超时时间的方法、装置与设备 |
KR20130046171A (ko) * | 2011-10-27 | 2013-05-07 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
JP5792654B2 (ja) * | 2012-02-15 | 2015-10-14 | 株式会社日立製作所 | セキュリティ監視システムおよびセキュリティ監視方法 |
US9075735B2 (en) * | 2012-06-21 | 2015-07-07 | Breakingpoint Systems, Inc. | Systems and methods for efficient memory access |
KR101381775B1 (ko) * | 2012-08-30 | 2014-04-07 | 한국기술교육대학교 산학협력단 | 반도체 소자의 유효 사용기간 제어 시스템과 그 방법 |
KR20140042546A (ko) * | 2012-09-28 | 2014-04-07 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작 방법 |
CN202976239U (zh) * | 2012-10-30 | 2013-06-05 | 浙江吉利汽车研究院有限公司杭州分公司 | 一种车辆行驶状态记录仪 |
US9547586B2 (en) * | 2013-01-03 | 2017-01-17 | Macronix International Co., Ltd. | Metadata containers with indirect pointers |
KR101352913B1 (ko) * | 2013-07-11 | 2014-09-03 | 주식회사 금영 | 카지노 이벤트를 전달하는 디스플레이 장치, 카지노 이벤트를 생성하는 이벤트 생성 장치 및 디스플레이 장치를 이용한 카지노 이벤트 전달 시스템 |
US9128638B2 (en) * | 2013-07-22 | 2015-09-08 | Progress Rail Services Corporation | Integrated time-stamped event recorder |
US9335936B2 (en) * | 2014-05-30 | 2016-05-10 | Netapp, Inc. | Event based tagging of storage system commands |
US9812185B2 (en) * | 2015-10-21 | 2017-11-07 | Invensas Corporation | DRAM adjacent row disturb mitigation |
US9697152B1 (en) * | 2016-01-06 | 2017-07-04 | International Business Machines Corporation | I/O processing system including dynamic missing interrupt and input/output detection |
-
2016
- 2016-03-15 KR KR1020160030854A patent/KR102522154B1/ko active IP Right Grant
- 2016-08-09 TW TW105125225A patent/TWI700704B/zh active
- 2016-08-10 US US15/233,797 patent/US10248538B2/en active Active
- 2016-08-31 CN CN201610795740.8A patent/CN107193762B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107193762A (zh) | 2017-09-22 |
KR20170107210A (ko) | 2017-09-25 |
US10248538B2 (en) | 2019-04-02 |
US20170269874A1 (en) | 2017-09-21 |
KR102522154B1 (ko) | 2023-04-17 |
CN107193762B (zh) | 2020-10-16 |
TWI700704B (zh) | 2020-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI700704B (zh) | 半導體記憶體裝置的控制器及其操作方法 | |
US9244865B2 (en) | Obtaining diagnostic information through host interfaces | |
CN106339178B (zh) | 存储器控制单元及包括该存储器控制单元的数据存储设备 | |
US8832843B2 (en) | Storage devices with secure debugging capability and methods of operating the same | |
KR102496988B1 (ko) | 반도체 메모리 장치의 컨트롤러 및 이의 동작 방법 | |
TWI686811B (zh) | 包括複數個記憶體區域的記憶體系統和操作該記憶體系統的方法 | |
US10585822B2 (en) | Operation method of host system including storage device and operation method of storage device controller | |
TWI754050B (zh) | 微控制器、具有該微控制器的記憶系統及其操作方法 | |
US10860455B2 (en) | Storage device for generating trace data and method of operating the same | |
US10459854B2 (en) | Storage device including a snooper that monitors a system bus to detect completion of writing data to a buffer memory and a method thereof | |
KR20150081635A (ko) | 불휘발성 반도체 메모리를 포함하는 저장 장치 및 그것의 관리 방법 | |
KR20210098717A (ko) | 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치 | |
CN108417232B (zh) | 数据存储装置及其操作方法 | |
KR102180972B1 (ko) | 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치 | |
TWI727985B (zh) | 資料儲存裝置及其操作方法 | |
US9311257B2 (en) | Semiconductor memory device, memory system and method of operating the same | |
US11194510B2 (en) | Storage device and method of operating the same | |
KR102496678B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
US20240176542A1 (en) | Interworking method external device and storage device | |
EP4386556A1 (en) | Operation method of memory controller configured to control memory device | |
CN107863120A (zh) | 数据存储装置及其操作方法 | |
KR20230044883A (ko) | 저장 장치 및 그의 동작 방법 | |
KR20200073122A (ko) | 데이터 저장 장치 및 그것의 동작 방법 |