KR20230044883A - 저장 장치 및 그의 동작 방법 - Google Patents

저장 장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR20230044883A
KR20230044883A KR1020210127545A KR20210127545A KR20230044883A KR 20230044883 A KR20230044883 A KR 20230044883A KR 1020210127545 A KR1020210127545 A KR 1020210127545A KR 20210127545 A KR20210127545 A KR 20210127545A KR 20230044883 A KR20230044883 A KR 20230044883A
Authority
KR
South Korea
Prior art keywords
algorithm
storage device
data
memory
signal
Prior art date
Application number
KR1020210127545A
Other languages
English (en)
Inventor
심영섭
나종성
이경덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210127545A priority Critical patent/KR20230044883A/ko
Priority to CN202211015769.1A priority patent/CN115857794A/zh
Priority to US17/897,371 priority patent/US20230096408A1/en
Publication of KR20230044883A publication Critical patent/KR20230044883A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3485—Performance evaluation by tracing or monitoring for I/O devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)

Abstract

저장 장치에 있어서, 통신 회로 및 컨트롤러를 포함하고, 컨트롤러는, 통신 회로를 통해서, 호스트 장치로부터 제1 신호를 수신함에 응답하여 로그 데이터를 호스트 장치에 송신하고, 통신 회로를 통해서, 저장 장치의 알고리즘의 동작 조건을 포함하는 제2 신호를 호스트 장치로부터 수신하고, 제2 신호에 기반하여 알고리즘의 동작 조건을 변경하도록 구성되고, 알고리즘은 저장 장치의 동작을 제어하기 위한 코드를 나타낼 수 있다.

Description

저장 장치 및 그의 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 개시의 기술적 사상은 전자 장치에 관한 것이며, 더욱 상세하게는, 저장 장치 및 그의 동작 방법에 관한 것이다.
플래시 메모리 기반의 대용량 스토리지 장치의 대표적인 예로 솔리드 스테이트 드라이브(Solid State Drive, SSD)가 있다. 솔리드 스테이트 드라이브(SSD)의 폭발적인 수요 증가와 함께 그 용도는 다양하게 분화되고 있다. 솔리드 스테이트 드라이브(SSD)는 높은 신뢰성과 최적 서비스 품질을 제공할 수 있도록 관리 및 유지되어야 한다.
솔리드 스테이트 드라이브(SSD)의 동작 중에 하드웨어 또는 소프트웨어 문제에 기인한 예상치 못한 고장이나 오류가 발생할 수 있다. 이 경우, 솔리드 스테이트 드라이브(SSD)는 오류 또는 고장이 발생한 시점에서의 상태를 수집하여 덤프 데이터(Dump data)로 저장하게 된다. 수집된 덤프 데이터는 디버깅을 위해 솔리드 스테이트 드라이브(SSD)가 연결된 호스트로 전달된다. 이와 같이, 덤프 데이터는 솔리드 스테이트 드라이브(SSD)가 비정상 동작을 한 경우에만 호스트에 제공됨으로써, 솔리드 스테이트 드라이브(SSD)의 고장이나 오류를 정정하는 제한적인 용도로만 활용 가능하다.
따라서, 고장이나 오류가 발생하지 않은 시점에서 실시간 상태 정보를 신속하게 획득하여 사용자의 선택 또는 호스트 장치의 환경에 따라 솔리드 스테이트 드라이브(SSD)의 내부 동작을 제어하기는 어려운 실정이다.
본 개시의 기술적 사상은, 사용자의 선택 또는 호스트 장치의 환경에 따라 저장 장치의 내부 동작을 제어하기 위한 저장 장치 및 그의 동작 방법을 제공한다.
본 개시의 기술적 사상에 따른 저장 장치는, 통신 회로 및 컨트롤러를 포함하고, 컨트롤러는, 통신 회로를 통해서, 호스트 장치로부터 제1 신호를 수신함에 응답하여 로그 데이터를 호스트 장치에 송신하고, 통신 회로를 통해서, 저장 장치의 알고리즘의 동작 조건을 포함하는 제2 신호를 호스트 장치로부터 수신하고, 제2 신호에 기반하여 알고리즘의 동작 조건을 변경하도록 구성되고, 알고리즘은 저장 장치의 동작을 제어하기 위한 코드를 나타낼 수 있다.
또한, 본 개시의 기술적 사상에 따른 저장 장치의 동작 방법은 호스트 장치로부터 제1 신호를 수신함에 응답하여, 로그 데이터를 호스트 장치에 송신하는 단계, 저장 장치의 알고리즘의 동작 조건을 포함하는 제2 신호를 호스트 장치로부터 수신하는 단계, 제2 신호에 기반하여 알고리즘의 동작 조건을 변경하는 단계를 포함하고, 알고리즘은 저장 장치의 동작을 제어하기 위한 코드를 나타낼 수 있다.
또한, 본 개시의 기술적 사상에 따른 호스트 장치는 통신 회로 및 컨트롤러를 포함하고, 컨트롤러는, 통신 회로를 통해, 로그 데이터를 요청하는 제1 신호를 저장 장치에게 송신하고, 통신 회로를 통해, 로그 데이터를 저장 장치로부터 수신하고, 저장 장치의 알고리즘의 동작 조건을 결정하고, 통신 회로를 통해, 결정된 알고리즘의 동작 조건을 포함하는 제2 신호를 저장 장치에게 송신하도록 구성되고, 알고리즘은 저장 장치의 동작을 제어하기 위한 코드를 나타낼 수 있다.
본 개시의 기술적 사상에 의하면, 사용자의 선택 또는 호스트 장치의 환경에 따라 저장 장치의 내부 동작을 제어함으로써 호스트별 워크로드 또는 주변 환경에 맞게 저장 장치의 동작을 최적화 시킬 수 있는 효과가 있다.
또한, 본 개시의 기술적 사상에 의하면, 저장 장치의 동작을 적응적으로 제어함으로써, 예기치 못한 외부 환경 변화 또는 저장 장치의 열화로 인한 성능 저하 및 데이터 손실을 방지할 수 있는 효과가 있다.
도 1은 본 개시의 일 실시예에 따른 스토리지 시스템을 설명하기 위한 도면이다.
도 2는 본 개시의 일 실시예에 따른 스토리지 시스템의 동작 방법을 설명하기 위한 도면이다.
도 3은 본 개시의 일 실시예에 따른 호스트가 제공하는 커맨드를 설명하기 위한 도면이다.
도 4는 본 개시의 일 실시예에 따른 저장 장치의 동작 방법을 설명하기 위한 도면이다.
도 5는 본 개시의 일 실시예에 따른 휴먼 리더블 포맷의 데이터를 설명하기 위한 도면이다.
도 6은 본 개시의 일 실시예에 따른 휴먼 리더블 포맷의 데이터를 구체적으로 설명하기 위한 도면이다.
도 7는 본 개시의 일 실시예에 따른 스토리지 시스템의 동작 방법을 설명하기 위한 도면이다.
도 8는 본 개시의 일 실시예에 따른 호스트가 제공하는 커맨드를 설명하기 위한 도면이다.
도 9은 본 개시의 일 실시예에 따른 호스트가 제공하는 커맨드의 데이터를 구체적으로 설명하기 위한 도면이다.
도 10은 본 개시의 일 실시예에 따른 호스트의 동작 방법을 설명하기 위한 도면이다.
도 11은 본 개시의 일 실시예에 따른 저장 장치의 동작 방법을 설명하기 위한 도면이다.
도 12는 본 개시의 일 실시예에 따른 저장 장치가 적용된 시스템을 도시한 도면이다.
도 13은 본 개시의 다른 실시예에 따른 스토리지 시스템을 나타내는 블록도이다.
도 14은 본 개시의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 15는 본 개시의 일 실시예에 따른 3D VNAND 구조를 설명하기 위한 도면이다.
도 16은 본 개시의 일 실시예에 따른 BVNAND 구조를 설명하기 위한 도면이다.
이하, 첨부한 도면을 참조하여 본 개시의 실시예에 대해 상세히 설명한다.
도 1은 본 개시의 일 실시예에 따른 스토리지 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 스토리지 시스템(10)은 저장 장치(100) 및 호스트(200)를 포함할 수 있다.
저장 장치(100)는 복수의 컴포넌트들(components)로 구성될 수 있다. 컴포넌트는 저장 장치(100)에 하드웨어 형태로 구현되는 것과, 소프트웨어 형태로 구현되는 것, 및 하드웨어와 소프트웨어로 구현되는 것일 수 있다. 본 명세서에서의 컴포넌트는 구성(element)으로 지칭될 수도 있다. 도 1을 참조하여 예를 들면, 저장 장치(100)는 스토리지 컨트롤러(110), 휘발성 메모리(120), 비휘발성 메모리(130), 및 하드웨어 엘리먼트(140)를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
저장 장치(100)는 호스트(200)로부터의 요청에 응답하여 데이터를 저장하기 위한 저장 매체들을 포함할 수 있다. 일 예로서, 저장 장치(100)는 SSD(Solid State Drive), 임베디드(embedded) 메모리 및 착탈 가능한 외장(external) 메모리 중 적어도 하나를 포함할 수 있다. 저장 장치(100)가 SSD인 경우, 저장 장치(100)는 NVMe(Non-Volatile Memory express) 표준(Specifications)을 따르는 장치일 수 있다. 저장 장치(100)가 임베디드 메모리 혹은 외장(external) 메모리인 경우, 저장 장치(100)는 UFS(universal flash storage) 혹은 eMMC(embedded multi-media card) 표준을 따르는 장치일 수 있다. 호스트(200)와 저장 장치(100)는 각각 채용된 표준 프로토콜에 따른 패킷을 생성하고 이를 전송할 수 있다.
스토리지 컨트롤러(110)는 저장 장치(100)의 전반적인 동작을 제어할 수 있다. 본 명세서의 스토리지 컨트롤러(110)는 컨트롤러, 장치 컨트롤러 또는 메모리 컨트롤러로 지칭될 수도 있다.
전원이 외부로부터 저장 장치(100)에 인가되면, 스토리지 컨트롤러(110)는 펌웨어를 실행할 수 있다. 비휘발성 메모리(130)가 플래시 메모리 장치인 경우, 펌웨어는 호스트 인터페이스 레이어(Host Interface Layer; HIL), 플래시 변환 레이어(Flash Translation Layer; FTL), 및 플래시 인터페이스 레이어(Flash Interface Layer; FIL)를 포함할 수 있다.
스토리지 컨트롤러(110)는 호스트(200)의 쓰기 요청, 리드 요청, 및 소거 요청에 응답하여 프로그램 동작(또는 쓰기 동작), 리드 동작 및 소거 동작을 각각 수행하도록 휘발성 메모리(120) 또는 비휘발성 메모리(130)를 제어할 수 있다.
프로그램 동작 시, 스토리지 컨트롤러(110)는 프로그램 커맨드, 물리 어드레스, 및 쓰기 데이터를 비휘발성 메모리(130)에 제공할 수 있다.
리드 동작 시, 스토리지 컨트롤러(110)는 리드 커맨드 및 물리 어드레스를 비휘발성 메모리(130)에 제공할 수 있다.
소거 동작 시, 스토리지 컨트롤러(110)는 이레이즈 커맨드 및 물리 어드레스를 비휘발성 메모리(130)에 제공할 수 있다.
스토리지 컨트롤러(110)는 호스트(200)로부터 제공된 요청과 무관하게 자체적으로 생성한 커맨드, 어드레스, 및 데이터를 비휘발성 메모리(130)에 전송할 수 있다. 예를 들면, 스토리지 컨트롤러(110)는 배경 동작을 수행하기 위한 커맨드, 어드레스, 및 데이터를 생성하고, 커맨드, 어드레스, 및 데이터를 비휘발성 메모리(130)로 제공할 수 있다. 배경 동작은, 예를 들면, 웨어 레벨링(wear leveling), 리드 리클레임(read reclaim) 또는 가비지 컬렉션(garbage collection)일 수 있다.
스토리지 컨트롤러(110)는, 논리적으로 하나의 비휘발성 메모리(130)로 운용되는 복수의 비휘발성 메모리(130)들을 제어할 수 있다.
일 실시예에서, 스토리지 컨트롤러(110)는, 호스트(200)로부터 수신되는 겟 로그 페이지 커맨드(Get log page command)에 응답하여, 저장 장치(100)에 대한 로그 데이터를 호스트(200)에 전송할 수 있다. 겟 로그 페이지 커맨드는 저장 장치(100)에 로그 데이터를 제공할 것을 요청하는 커맨드일 수 있다. 스토리지 컨트롤러(110)는, 호스트(200)로부터 수신되는 셋 핏쳐스 커맨드(Set features command)에 응답하여, 저장 장치(100)의 알고리즘 동작 조건을 변경할 수 있다. 셋 핏쳐스 커맨드는 호스트(200)에서 결정된 저장 장치(100)의 알고리즘 동작 조건에 대한 정보를 포함할 수 있다. 알고리즘은 저장 장치(100)의 내부 상태를 제어하기 위한 코드로서, 제1 알고리즘 또는 제2 알고리즘 중 적어도 하나일 수 있다. 제1 알고리즘은 소프트웨어로 구현되는 알고리즘을 나타내고, 제2 알고리즘은 하드웨어로 구현되는 알고리즘을 나타낼 수 있다.
겟 로그 페이지 커맨드와 셋 핏쳐스 커맨드는 NVMe(Non-Volatile Memory express) 표준에 정의되어 있다. 겟 로그 페이지 커맨드에 대한 구체적인 설명은 도 3을 참조하여 후술되고, 셋 핏쳐스 커맨드에 대한 구체적인 설명은 도 8 및 도 9를 참조하여 후술한다.
일 실시예에서, 스토리지 컨트롤러(110)는, 겟 로그 페이지 커맨드에 응답하여 복수의 컨텍스트들(contexts) 중 선택된 적어도 하나의 컨텍스트에 대한 로그 데이터를 호스트(200)에 전송할 수 있다. 겟 로그 페이지 커맨드는, 알고리즘과 연관된(associated) 컨텍스트를 나타내는 정보를 포함할 수 있다. 스토리지 컨트롤러(110)는, 호스트(200)로부터 수신되는 셋 핏쳐스 커맨드(Set features command)에 응답하여, 저장 장치(100)의 알고리즘 동작 조건을 변경할 수 있다.
실시예에 따라, 스토리지 컨트롤러(110)는 데이터 식별 모듈(111), 로그 생성 모듈(112), 및 알고리즘 설정 모듈(113)을 포함할 수 있다. 데이터 식별 모듈(111), 로그 생성 모듈(112), 및 알고리즘 설정 모듈(113)은 하드웨어로 구현되거나, 하드웨어 및 소프트웨어로 구현될 수 있다. 일 실시예에서, 데이터 식별 모듈(111), 로그 생성 모듈(112), 및 전송 모듈(113)은 펌웨어로 구현될 수도 있다.
일 실시예에서, 데이터 식별 모듈(111)는 호스트(200)로부터 수신된 저장 장치(100)에 대한 로그 데이터 요청에 응답하여 컨텍스트 정보를 생성할 수 있다. 데이터 식별 모듈(111)는 호스트(200)로부터 수신된 알고리즘 동작 조건에 대한 정보를 식별할 수 있다.
일 실시예에서, 데이터 식별 모듈(111)는 알고리즘과 연관된 정보에 기초하여 복수의 컨텍스트들 중에서 적어도 하나의 컨텍스트를 선택하고, 선택된 컨텍스트에 대한 컨텍스트 정보를 생성할 수 있다.
로그 생성 모듈(112)은 컨텍스트 정보를 기초로 로그 데이터를 생성할 수 있다. 그리고, 로그 생성 모듈(112)은 생성된 로그 데이터를 저장하도록 휘발성 메모리(120) 또는 비휘발성 메모리(130)를 제어할 수 있다.
알고리즘 설정 모듈(113)은 호스트(200)로부터 수신된 알고리즘 동작 조건에 대한 정보에 기반하여 저장 장치(100)의 알고리즘 동작 조건을 변경할 수 있다.
도 1에서는, 데이터 식별 모듈(111), 로그 생성 모듈(112), 및 알고리즘 설정 모듈(113)은 스토리지 컨트롤러(100)에 포함되나, 이에 한정되는 것은 아니다. 구체적으로, 데이터 식별 모듈(111), 로그 생성 모듈(112), 및 알고리즘 설정 모듈(113)은 스토리지 컨트롤러(100)와 별도로 구현된 프로세서에 포함될 수 있다.
휘발성 메모리(120)는 전력을 공급받는 동안에만 스토리지 컨트롤러(110)의 제어에 응답하여 동작할 수 있다. 휘발성 메모리(120)는 전력을 공급받는 동안에만 호스트(200)로부터 제공된 데이터 또는 비휘발성 메모리(130)로부터 제공된 데이터를 임시 저장할 수 있다. 휘발성 메모리(120)는 버퍼 메모리로서 스토리지 컨트롤러(110)에 포함되거나 스토리지 컨트롤러(110) 외부에 배치될 수 있다. 예를 들면, 휘발성 메모리 장치에는 DRAM, SRAM 등이 포함될 수 있다.
일 실시예에서, 휘발성 메모리(120)는 로그 데이터를 저장할 수 있다.
비휘발성 메모리(130)는 스토리지 컨트롤러(110)의 제어에 응답하여 동작할 수 있다. 구체적으로, 비휘발성 메모리(130)는 스토리지 컨트롤러(110)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀들(미도시) 중 어드레스에 의해 선택된 메모리 셀을 액세스할 수 있다. 비휘발성 메모리(130)는 어드레스에 의해 선택된 메모리 셀에 대해 커맨드가 지시하는 동작을 수행할 수 있다.
커맨드는, 예를 들어 프로그램 커맨드, 리드 커맨드, 또는 이레이즈 커맨드일 수 있고, 커맨드가 지시하는 동작은 예를 들어, 프로그램 동작(또는 쓰기 동작), 리드 동작, 또는 소거 동작일 수 있다. 프로그램 동작은, 비휘발성 메모리(130)가 스토리지 컨트롤러(110)의 제어에 응답하여 호스트(200)로부터 제공된 데이터를 저장하는 동작일 수 있다. 리드 동작은 비휘발성 메모리(130)가 스토리지 컨트롤러(110)의 제어에 응답하여 비휘발성 메모리(130)에 저장된 리드 데이터를 읽는 동작일 수 있다. 소거 동작은 비휘발성 메모리(130)가 스토리지 컨트롤러(110)의 제어에 응답하여 메모리 장치에 저장된 데이터를 소거하는 동작일 수 있다.
실시예에 따라, 비휘발성 메모리(130)는 복수의 메모리 칩들 또는 복수의 메모리 다이들로 구현될 수 있다. 예를 들어, 복수의 메모리 칩들 각각은 DDP(Dual Die Package), QDP(Quadruple Die Package), 또는 ODP(Octuple Die Package)일 수 있다.
일 예로서, 비휘발성 메모리(130)는, 예를 들어, 플래시 메모리(flash memory)일 수 있다. 플래시 메모리에는, 예를 들어 낸드 플래시 메모리(NAND flash memory), 노어 플래시 메모리(NOR flash memory) 등이 포함될 수 있다. 비휘발성 메모리(130)가 플래시 메모리를 포함할 때, 플래시 메모리는 2D NAND 메모리 어레이 또는 3D(또는 수직형, Vertical) NAND(VNAND) 메모리 어레이를 포함할 수 있다.
다른 예로서, 저장 장치(100)는 다른 다양한 종류의 비휘발성 메모리들을 포함할 수도 있다. 예를 들어, 저장 장치(100)는 MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torque MRAM), Conductive bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase RAM), 저항 메모리(Resistive RAM) 및 다른 다양한 종류의 메모리가 적용될 수 있다.
일 실시예에서, 비휘발성 메모리(130)는 로그 데이터를 저장할 수 있다. 다른 실시예에서, 비휘발성 메모리(130)의 개수가 복수이고, 복수의 비휘발성 메모리들 중 로그 데이터만을 저장하는 별도의 비휘발성 메모리가 저장 장치(100)에 마련될 수 있다.
하드웨어 엘리먼트(140)는, 파워 커패시터(141), 온도 센서(142), PMIC(Power Management Integrated Circuit, 143)을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. 파워 커패시터(141)는 백업 전원을 저장할 수 있다. 온도 센서(142)는 저장 장치(100)의 내부 온도를 센싱할 수 있다. PMIC(143)는 외부로부터 공급되는 전원을 관리할 수 있다.
호스트(200)는 인터페이스를 통하여 저장 장치(100)와 통신할 수 있다. 여기서, 인터페이스는, 예를 들면, NVMe, NVMe MI(Management Interface) 또는 NVMeof (Over Fabric)으로 구현될 수 있다.
일 실시예에서, 호스트(200)는 저장 장치(100)에 데이터를 저장할 것을 요청하는 쓰기 요청을 저장 장치(100)에 제공할 수 있다. 또한, 호스트(200)는 쓰기 요청, 데이터, 및 데이터를 식별하기 위한 논리 어드레스를 저장 장치(100)에 제공할 수 있다. 저장 장치(100)는 호스트(200)로부터 제공된 쓰기 요청에 응답하여, 호스트(200)가 제공한 데이터 및 메타 데이터를 포함하는 쓰기 데이터를 비휘발성 메모리(130)에 저장하고, 저장이 완료되었다는 응답을 호스트(200)에 제공할 수 있다.
일 실시예에서, 호스트(200)는 저장 장치(100)에 겟 로그 페이지 커맨드를 저장 장치(100)에 제공할 수 있다.
호스트(200)는 호스트 컨트롤러(210), 호스트 메모리(220), 및 데이터 입출력 모듈(230)을 포함할 수 있다. 호스트 컨트롤러(210)는 호스트(200)의 전반적인 동작을 제어할 수 있다.
일 실시예에서, 호스트 컨트롤러(210)는 겟 로그 페이지 커맨드(Get log page command)를 저장 장치(100)에게 전송할 수 있다. 호스트 컨트롤러(210)는 저장 장치(100)로부터 로그 데이터 수신하고, 수신된 로그 데이터를 이용하여 저장 장치(100)의 알고리즘 동작 조건을 결정할 수 있다. 호스트 컨트롤러(210)는 사용자의 선택 또는 호스트(200)의 환경 중 적어도 하나에 기반하여 저장 장치(100)의 알고리즘 동작 조건을 결정할 수 있다. 호스트 컨트롤러(210)는 셋 핏쳐스 커맨드(Set features command)를 저장 장치(100)에게 전송할 수 있다.
일 실시예에서, 호스트 컨트롤러(210)는, 복수의 컨텍스트들 중에서 알고리즘과 연관된 적어도 하나의 컨텍스트를 선택할 수 있다. 호스트 컨트롤러(210)는, 적어도 하나의 컨텍스트에 대한 로그 데이터를 요청하는 겟 로그 페이지 커맨드를 저장 장치(100)에게 전송할 수 있다.
실시예에 따라, 호스트 컨트롤러(210)는, 커맨드 설정 모듈(211), 데이터 처리 모듈(212), 및 알고리즘 조건 설정 모듈(213)을 포함할 수 있다. 커맨드 설정 모듈(211), 데이터 처리 모듈(212), 및 알고리즘 조건 설정 모듈(213)은 하드웨어로 구현되거나, 하드웨어 및 소프트웨어로 구현될 수 있다. 일 실시예에서, 커맨드 설정 모듈(211), 데이터 처리 모듈(212), 및 알고리즘 조건 설정 모듈(213)은 펌웨어로 구현될 수도 있다.
일 실시예에서, 커맨드 설정 모듈(211)은 저장 장치(100)에게 전송하는 커맨드(예: 겟 로그 페이지 커맨드, 셋 핏쳐스 커맨드)의 포맷을 형성할 수 있다.
데이터 처리 모듈(212)은 저장 장치(100)로부터 수신된 신호에서 로그 데이터를 식별하여, 로그 데이터에 대한 가공 처리를 수행할 수 있다. 데이터 처리 모듈(212)은 로그 데이터에 기반하여, 저장 장치(100)의 상태 정보를 획득할 수 있다.
알고리즘 조건 설정 모듈(213)은 사용자의 선택 옵션 또는 환경에 따라 요구되는 성능 스펙에 따라 알고리즘 동작 조건을 설정할 수 있다. 알고리즘 조건 설정 모듈(213)은 로그 데이터에 대한 머신 러닝을 수행함으로써, 최적화된 알고리즘 동작 조건을 결정할 수 있다. 알고리즘 조건 설정 모듈(213)은 저장 장치(100)의 로그 데이터 또는 로그 데이터에 대한 머신 러닝 결과 중 적어도 하나에 기반하여 알고리즘 동작 조건을 결정할 수 있다.
호스트 메모리(220)는 저장 장치(100)로 전송될 데이터, 혹은 저장 장치(100)로부터 전송된 데이터를 임시로 저장하기 위한 버퍼 메모리로서 기능할 수 있다. 데이터 입출력 모듈(230)은 호스트 메모리(220)에 저장된 데이터를 저장 장치(100)에 전송하거나 호스트 메모리(220)에 저장될 데이터를 저장 장치(100)에 전송할 수 있다.
도 2는 본 개시의 일 실시예에 따른 스토리지 시스템의 동작 방법을 설명하기 위한 도면이다.
도 2를 참조하면, 단계 S210에서, 호스트(200)는 겟 로그 페이지 커맨드를 저장 장치(100)에 전송한다. 그리고 저장 장치(100)는 겟 로그 페이지 커맨드를 수신한다. 겟 로그 페이지 커맨드에는 텔레메트리 호스트-이니시에이티드(Telemetry host-initiated)에 대응되는 비트 정보(또는 비트값)를 포함할 수 있다. 텔레메트리 호스트-이니시에이티드는 호스트(200)가 텔레메트리를 개시하는 것을 나타낼 수 있다. 텔레메트리 호스트-이니시에이티드는 NVMe 표준(예를 들면 NVMe 표준 2.0a을 기준으로 5.16.18)에 정의되어 있다. 텔레메트리 호스트-이니시에이티드에 대한 설명은 도 3을 참조하여 후술한다. 겟 로그 페이지 커맨드에는 저장 장치(100)의 상태에 대한 로그 데이터 요청 또는 알고리즘과 연관된 컨텍스트에 대한 정보가 포함되어 있을 수 있다.
단계 S220에서, 저장 장치(100)는 겟 로그 페이지 커맨드에 응답하여 저장 장치(100)에 대한 컨텍스트를 스냅샷함으로써, 로그 데이터를 생성한다. 예를 들어, 저장 장치(100)는 저장 장치(100)의 전반적인 내부 상태에 대한 컨텍스트를 스냅샷함으로써, 로그 데이터를 생성한다. 다른 예를 들어, 저장 장치(100)는 알고리즘과 연관된 적어도 하나의 컨텍스트를 스냅샷함으로써, 로그 데이터를 생성한다.
단계 S230에서, 저장 장치(100)는 생성된 로그 데이터를 메모리(예를 들면, 휘발성 메모리(120) 또는 비휘발성 메모리(130))에 저장한다.
단계 S240에서, 저장 장치(100)는 저장된 로그 데이터를 로드하고, 로드된 로그 데이터의 포맷이 휴먼 리더블 포맷으로 변경되도록 로드된 로그 데이터를 처리한다.
단계 S250에서, 저장 장치(100)는 로그 데이터를 호스트(200)에 전송한다. 즉, 저장 장치(100)는 메모리(예를 들면, 휘발성 메모리(120) 또는 비휘발성 메모리(130))로부터 로드된 로그 데이터를 호스트(200)에 전송한다. 이때, 저장 장치(100)는 호스트(200)에서 지원하는 포맷에 따라 로그 데이터의 형태(예를 들면, 이진수 형태)로 변형하여 전송한다.
단계 S250에서, 호스트(200)는 수신된 로그 데이터에 기반하여, 저장 장치(100)의 내부 상태를 분석한다. 저장 장치(100)의 내부 상태를 분석은 저장 장치(100)의 성능 열화 여부에 대한 분석, 사용자가 설정한 성능 요건에 부합하는지 여부에 대한 분석, 또는 호스트(200)가 처한 환경에 부합하는 성능인지 여부에 대한 분석 중 적어도 하나를 포함할 수 있다.
도 3은 본 개시의 일 실시예에 따른 호스트가 제공하는 커맨드를 설명하기 위한 도면이다.
도 3을 참조하면, 호스트(200)가 제공하는 커맨드(또는 요청)는 NVMe 표준에서 정의되는 커맨드이고, 커맨드 큐 엔트리는 NVMe 표준에서 정의되는 서브미션 큐 엔트리(Submission Queue Entry)일 수 있다. 호스트(200)가 제공하는 커맨드의 크기는 64 바이트(Byte)일 수 있다. 호스트(200)가 제공하는 커맨드는 예를 들면 16개의 커맨드 더블 워드들로 구성될 수 있다. 하나의 커맨드 더블 워드는 4 바이트(Byte)의 크기를 갖는 데이터일 수 있다.
실시예에 따라, 호스트(200)가 제공하는 커맨드는 커맨드 더블 워드 0(CDW 0), 네임스페이스 식별자(NSID), 데이터 포인터(DPTR), 커맨드 더블 워드 10(CDW 10), 커맨드 더블 워드 11(CDW 11), 커맨드 더블 워드 12(CDW 12), 커맨드 더블 워드 13(CDW 13), 커맨드 더블 워드 14(CDW 14), 및 커맨드 더블 워드 15(CDW 15)를 포함할 수 있다.
일 실시예에서, 호스트(200)가 제공하는 겟 로그 페이지 커맨드는 NVMe 표준(예를 들면, NVMe 표준 2.0a에서의 5.16)이 적용되는 커맨드일 수 있다. 호스트(200)가 제공하는 겟 로그 페이지 커맨드는 데이터 포인터(DPTR), 커맨드 더블 워드 10(CDW 10), 커맨드 더블 워드 11(CDW 11), 커맨드 더블 워드 12(CDW 12), 커맨드 더블 워드 13(CDW 13), 및 커맨드 더블 워드 14(CDW 14)를 포함할 수 있다.
데이터 포인터(DPTR)는 커맨드에 사용되는 데이터를 지정하는 필드일 수 있다. 데이터 포인터(DPTR)는 호스트 메모리(220)에서 데이터 버퍼의 시작점을 지정하는 필드일 수 있다.
커맨드 더블 워드 10(CDW 10)는, NUMDL(Number of Dwords Lower), RAE(Retain Asynchronous Event), LSP(Log Specific Field), 및 LID(Log Page Identifier)를 포함할 수 있다. NUMDL는 달리 지정되지 않는 한 최하위 16 비트를 지정하는 필드일 수 있다. RAE는 비동기 이벤트를 유지하거나 지울 시기를 지정하는 필드이며, 1 비트의 크기를 가질 수 있다. LSP는 LID에 의해 정의되는 로그를 나타내는 필드이며, 7 비트의 크기를 가질 수 있다. LID는 검색할 로그 페이지의 식별자를 나타내는 필드이며, 7 비트의 크기를 가질 수 있다.
일 실시예에서, LID는 텔레메트리 호스트-이니시에이티드에 대응되는 비트 정보를 나타낼 수 있다. 텔레메트리 호스트-이니시에이티드에 대응되는 비트 정보는 예를 들면 "07h"일 수 있다.
LID가 텔레메트리 호스트-이니시에이티드에 대응되는 비트 정보를 포함하는 경우, LSP는 텔레메트리 호스트-이니시에이티드 데이터를 생성할 것을 지시하는 비트 정보를 포함할 수 있다. 텔레메트리 호스트-이니시에이티드 데이터를 생성할 것을 지시하는 비트 정보의 크기는 1 비트일 수 있다. 예를 들어, 저장 장치(100)의 상태에 대한 로그 데이터(예: 호스트-이니시에이티드 데이터)를 요청하는 경우, 호스트(200)는 LSP의 비트의 값을 "1"로 설정한다. 저장 장치(100)는 LSP의 비트의 값이 "1"로 식별한 경우 로그 데이터(예: 호스트-이니시에이티드 데이터)를 생성한다.
다른 예를 들어, 저장 장치(100)의 상태에 대한 로그 데이터(예: 호스트-이니시에이티드 데이터)를 요청하지 않는 경우, 호스트(200)는 LSP의 비트의 값을 "0"으로 설정한다. 저장 장치(100)는 LSP의 비트의 값이 "0"으로 식별한 경우 로그 데이터(예: 호스트-이니시에이티드 데이터)를 생성하지 않는다.
커맨드 더블 워드 11(CDW 11)는 특정 로그 페이지에 필요한 식별자를 지정하는 필드와, 특별히 지정되지 않는 한 최상위 16 비트를 지정하는 필드를 포함할 수 있다.
커맨드 더블 워드 12(CDW 12)는, 달리 지정되지 않는 한 로그 페이지 내에서 데이터 반환을 시작할 위치를 지정하는 필드를 포함할 수 있다.
커맨드 더블 워드 13(CDW 13)는 로그 페이지 오프셋 또는 데이터 구조의 목록에서의 인덱스의 최상위 32 비트를 지정하는 필드를 포함할 수 있다.
커맨드 더블 워드 14(CDW 14)는 CSI(Command Set Identifier), OT(Offset Type), 선택 정보, 및 UUID(Universally Unique Identifier) 인덱스(UUID INDEX)를 포함할 수 있다. CSI는 NVM 커맨드 셋에 대응되는 비트 정보, 키 값(Key value) 커맨드 셋에 대응되는 비트 정보, 존 네임스페이스(Zoned namespace) 커맨드 셋에 대응되는 비트 정보를 포함할 수 있다. OT은 제1 값 또는 제2 값을 가질 수 있다. OT이 제1 값이면, 커맨드 더블 워드 12(CDW 12) 및 커맨드 더블 워드 13(CDW 13)이 반환될 로그 페이지에서의 데이터 구조의 리스트의 인덱스를 지정한다. OT이 제2 값이면, 커맨드 더블 워드 12(CDW 12) 및 커맨드 더블 워드 13(CDW 13)이 반환될 로그 페이지에서의 바이트 오프셋을 지정한다.
일 실시예에서, 호스트(200)는 겟 로그 페이지 커맨드를 전송함으로써, 알고리즘과 연관된 적어도 하나의 컨텍스트에 대한 선택 정보를 저장 장치(100)에게 전송할 수 있다. 선택 정보는 16 비트의 값을 가질 수 있다. 하지만, 이에 한정되지 않는다. 선택 정보의 각 비트는 저장 장치(100)를 구성하는 복수의 컴포넌트들의 컨텍스트들 각각에 대응될 수 있다. 선택 정보의 각 비트의 값이 특정 값(예를 들면, "1")을 가지면, 해당 특정 값에 대응되는 컨텍스트가 선택될 수 있다. 저장 장치(100)는 겟 로그 페이지 커맨드의 선택 정보에 기반하여, 선택된 적어도 하나의 컨텍스트를 식별하고, 적어도 하나의 컨텍스트에 대한 로그 데이터를 생성할 수 있다.
도시되지 않았지만, 호스트(200)가 제공하는 커맨드는 커맨드 더블 워드 2, 커맨드 더블 워드 3, 및 메타데이터 포인터를 더 포함할 수 있다.
도 4는 본 개시의 일 실시예에 따른 저장 장치의 동작 방법을 설명하기 위한 도면이다.
도 3 및 도 4를 참조하면, 호스트(410)는 도 1에 도시된 호스트(200)와 동일한 기능을 수행할 수 있다. 호스트(410)는 겟 로그 페이지 커맨드(Get log page command, GLPC)를 스토리지 컨트롤러(420)에 전송할 수 있다. 겟 로그 페이지 커맨드(GLPC)는 도 3에 도시된 바와 같이 선택 정보를 포함하는 커맨드 더블 워드 14를 포함할 수 있다.
스토리지 컨트롤러(420)는 컨텍스트 선택 모듈(421), 로그 생성 모듈(422), 전송 모듈(423), 및 데이터 포맷 변경 모듈(424)를 포함할 수 있다.
컨텍스트 선택 모듈(421)은 겟 로그 페이지 커맨드(GLPC)를 수신할 수 있다. 컨텍스트 선택 모듈(421)은 겟 로그 페이지 커맨드(GLPC)에 포함된 선택 정보를 이용하여 선택된 컨텍스트를 확인할 수 있다. 컨텍스트 선택 모듈(421)은 선택된 컴포넌트의 컨텍스트 정보를 나타내는 컨텍스트 선택 신호(CSEL)를 로그 생성 모듈(422)에 제공할 수 있다.
로그 생성 모듈(422)은 컨텍스트 선택 신호(CSEL)를 수신할 수 있다. 로그 생성 모듈(422)은 선택된 컴포넌트의 현재(예: 제1 신호를 수신한 시점) 컨텍스트를 스냅샷하고, 현재 컨텍스트를 나타내는 로그 데이터(LD)를 생성할 수 있다. 로그 생성 모듈(422)은 로그 데이터(Log Data, LD), 쓰기 커맨드 및 어드레스를 휘발성 메모리(430)에 제공할 수 있다.
로그 데이터(LD)는 휘발성 메모리(430)에 저장될 수 있다. 로그 데이터(LD)는 LID의 비트값을 나타내는 로그 식별자(Log Identifier), 스토리지 컨트롤러의 고유한 동작 조건을 나타내는 식별 정보를 나타내는 이유 식별자(Reason Identifier), 텔레메트리 호스트-이니시에이티드 로그를 위한 텔레메트리 호스트-이니시에이티드 데이터 블록(Telemetry Host-initiated Data Block 1)을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
데이터 포맷 변경 모듈(424)은 휘발성 메모리(430)에 저장된 로그 데이터(LD)를 로드하도록 휘발성 메모리(430)를 제어할 수 있다. 데이터 포맷 변경 모듈(424)은 로드된 로그 데이터(LD)를 휴먼 리더블 포맷의 데이터로 변경함으로써 로그 데이터(LD)를 처리할 수 있다. 데이터 포맷 변경 모듈(424)은 처리된 로그 데이터(Processed Log Data, PLD)를 전송 모듈(423)에 출력할 수 있다.
전송 모듈(423)은 처리된 로그 데이터(PLD)를 호스트(410)에 전송할 수 있다. 처리된 로그 데이터(PLD)의 크기는 저장 장치(100)의 모든 컨텍스트들에 대한 로그 데이터의 크기보다 작거나 같을 수 있다.
전술한 바에 의하면, 선별적으로 추출된 컨텍스트에 대한 로그 데이터를 호스트에 제공함으로써 데이터 전송 크기를 줄이고 데이터 전송 크기가 줄어듦에 따라 호스트와 저장 장치 간의 전송 속도를 증가시킬 수 있는 효과가 있다.
또한, 전술한 바에 의하면, 보다 적은 크기의 로그 데이터를 호스트에 전송함으로써 호스트에서 발생 가능한 레이턴시를 감소시킬 수 있는 효과가 있다.
도 5는 본 개시의 일 실시예에 따른 휴먼 리더블 포맷의 데이터를 설명하기 위한 도면이다.
도 3 및 도 5를 참조하면, 선택 정보의 8 번째 비트 자리는 비휘발성 메모리(130)를 나타내는 것을 가정한다. 그리고, 선택 정보의 8 번째 비트 자리의 값이 특정 값(예를 들면, "1")을 가짐으로써 비휘발성 메모리(130)가 선택되는 것을 가정한다.
처리된 로그 데이터(PLD)는 비휘발성 메모리(130)의 컨텍스트 정보를 나타낼 수 있다. 컨텍스트 정보는 변수(variable)와 수치(value)를 포함할 수 있다. 예를 들면, 처리된 로그 데이터(PLD)에 포함된 컨텍스트 정보는 a 값을 갖는 리드 에러 레이트(Read Error Rate), b 값을 갖는 라이트 에러 레이트(Write Error Rate), c 값을 갖는 언리커버러블 라이트 에러(Unrecoverable Write Errors), d 값을 갖는 리드 리커버리 어템츠(Read Recovery Attempts) 등을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다.
처리된 로그 데이터(PLD)는 휴먼 리더블 포맷의 데이터이므로, 사용자가 비휘발성 메모리(130)의 컨텍스트 정보를 용이하게 읽을 수 있다.
도 6은 본 개시의 일 실시예에 따른 휴먼 리더블 포맷의 데이터를 구체적으로 설명하기 위한 도면이다.
도 6을 참조하면, 제1 내지 제4 처리된 로그 데이터들(PLD1, PLD2, PLD3, PLD4)은 휴먼 리더블 포맷의 데이터이고 휴먼 리더블 포맷은 JSON인 것으로 가정한다. 제1 처리된 로그 데이터(PLD1)는 NAND의 컨텍스트 정보를 나타내는 것으로 가정한다. 제2 처리된 로그 데이터(PLD2)는 퍼포먼스(및/또는 레이턴시)의 컨텍스트 정보를 나타내는 것으로 가정한다. 제3 처리된 로그 데이터(PLD3)는 내구성의 컨텍스트 정보를 나타내는 것으로 가정한다. 제4 처리된 로그 데이터(PLD4)는 열기(Thermal)의 컨텍스트 정보를 나타내는 것으로 가정한다.
사용자는 제1 처리된 로그 데이터(PLD1)로부터 NAND의 컨텍스트 정보를 용이하게 읽을 수 있다. 제1 처리된 로그 데이터(PLD1)의 경우, 리드 에러 레이트(Rad Error Rate)의 값은 0이고, 라이트 에러 레이트(Write Error Rate)의 값은 0이고, 언리커버러블 라이트 에러(Unrecoverable Write Errors)의 값은 0이며, 리드 리커버리 어템츠(Read Recovery Attempts)의 값은 10일 수 있다. 하지만, 이에 한정되는 것은 아니다.
사용자는 제2 처리된 로그 데이터(PLD2)로부터 퍼포먼스의 컨텍스트 정보를 용이하게 읽을 수 있다. 제2 처리된 로그 데이터(PLD2)의 경우, 쓰로우풋 퍼포먼스(Throughput Performance)의 값은 0이며, 퍼프 인디케이터(Perf Indicator)의 값은 1일 수 있다. 하지만, 이에 한정되는 것은 아니다.
사용자는 제3 처리된 로그 데이터(PLD3)로부터 내구성의 컨텍스트 정보를 용이하게 읽을 수 있다. 제3 처리된 로그 데이터(PLD3)의 경우, 타임드 워크로드 미디어(Timed Workload Media)의 값은 16이고, 라이프타임 NAND 라이트(Lifetime NAND Writes)의 값은 2808이며, 라이프타임 웨어 레벨 카운트(Lifetime Wear level Cnt)의 값은 617일 수 있다. 하지만, 이에 한정되는 것은 아니다.
사용자는 제4 처리된 로그 데이터(PLD4)로부터 열기(Thermal)의 컨텍스트 정보를 용이하게 읽을 수 있다. 제4 처리된 로그 데이터(PLD4)의 경우, 하이스트 템퍼러쳐(Highest Temperature)의 값은 131이고, 로우스트 템퍼러쳐(Lowest Temperature)의 값은 131이고, 커런트 템퍼러쳐(Current Temperature)의 값은 130일 수 있다. 하지만, 이에 한정되는 것은 아니다.
전술한 바에 의하면, 휴먼 리더블 포맷의 로그 데이터를 호스트에 제공함으로써 사용자가 저장 장치의 상태를 용이하게 분석하는 효과가 있다.
또한, 전술한 바에 의하면, 사용자가 휴먼 리더블 포맷의 로그 데이터를 이용해 정상 상태의 저장 장치의 상태를 분석함으로써 사전에 저장 장치의 에러를 복구하여 저장 장치의 신뢰성이 개선되는 효과가 있다.
도 7는 본 개시의 일 실시예에 따른 스토리지 시스템의 동작 방법을 설명하기 위한 도면이다.
도 7을 참조하면, 단계 S711에서, 호스트(200)는 겟 로그 페이지 커맨드를 저장 장치(100)에 전송한다. 그리고 저장 장치(100)는 겟 로그 페이지 커맨드를 수신한다. 겟 로그 페이지 커맨드에는 도 2를 참조하여 전술한 바와 같이 텔레메트리 호스트-이니시에이티드(Telemetry host-initiated)에 대응되는 비트 정보를 포함할 수 있다. 겟 로그 페이지 커맨드에는 도 2를 참조하여 전술한 바와 같이 저장 장치(100)의 상태 전반에 대한 로그 데이터 요청 또는 알고리즘과 연관된 컨텍스트에 대한 정보가 포함될 수 있다.
단계 S713에서, 저장 장치(100)는 겟 로그 페이지 커맨드에 응답하여 저장 장치(100)에 대한 컨텍스트를 스냅샷함으로써, 로그 데이터를 생성한다. 예를 들어, 저장 장치(100)는 저장 장치(100)의 내부 상태 전반에 대한 컨텍스트를 스냅샷함으로써, 로그 데이터를 생성한다. 다른 예를 들어, 저장 장치(100)는 알고리즘과 연관된 적어도 하나의 컨텍스트를 스냅샷함으로써, 로그 데이터를 생성한다.
단계 S715에서, 저장 장치(100)는 생성된 로그 데이터를 메모리(예를 들면, 휘발성 메모리(120) 또는 비휘발성 메모리(130))에 저장한다.
단계 S716에서, 저장 장치(100)는 저장된 로그 데이터를 로드하고, 로드된 로그 데이터의 포맷이 휴먼 리더블 포맷으로 변경되도록 로드된 로그 데이터를 처리한다.
단계 S717에서, 저장 장치(100)는 로그 데이터를 호스트(200)에 전송한다. 즉, 저장 장치(100)는 메모리(예를 들면, 휘발성 메모리(120) 또는 비휘발성 메모리(130))로부터 로드된 로그 데이터를 호스트(200)에 전송한다. 이때, 저장 장치(100)는 호스트(200)에서 지원하는 포맷에 따라 로그 데이터의 형태(예를 들면, 이진수 형태)로 변형하여 전송한다.
단계 S719에서, 호스트(200)는 수신된 로그 데이터에 기반하여 저장 장치(100)의 알고리즘 동작 조건을 설정한다. 호스트(200)는 수신된 로그 데이터에 기반하여 저장 장치(100)의 내부 동작 상태를 분석하고, 분석 결과를 이용하여 저장 장치(100)의 알고리즘 동작 조건을 설정한다. 호스트(200)는 사용자에 의해 설정된 성능 옵션 또는 호스트(200)의 환경 중 적어도 하나에 따라 알고리즘 동작 조건을 설정한다.
단계 S721에서, 호스트(200)는 셋 핏쳐스 커맨드를 저장 장치(100)에게 전송한다. 그리고 저장 장치(100)는 셋 핏쳐스 커맨드를 수신한다. 셋 핏쳐스 커맨드는 설정된 알고리즘 동작 조건에 대응되는 비트 정보(또는 비트값)를 포함할 수 있다. 셋 핏쳐스 커맨드에 대한 구체적인 설명은 도 8 및 도 9을 참조하여 후술한다. 셋 핏쳐스 커맨드는 NVMe 표준(예를 들면 NVMe 표준 2.0a을 기준으로 5.27)에 정의되어 있다.
단계 S723에서, 저장 장치(100)는 수신된 셋 핏쳐스 커맨드에 응답하여 알고리즘 동작 조건을 변경한다. 알고리즘은 저장 장치의 동작을 제어하기 위한 코드로서, 소프트웨어로 구현되는 알고리즘(예: 패트롤 리드(Patrol Read), 백그라운드 미디어 스캔(Background media scan)) 또는 하드웨어로 구현되는 알고리즘(예: 에러 코렉션 코드(Error correction code))을 포함할 수 있다. 알고리즘에 대한 구체적인 설명은 도 8을 참조하여 후술한다.
도 8는 본 개시의 일 실시예에 따른 호스트가 제공하는 커맨드를 설명하기 위한 도면이다.
도 8을 참조하면, 호스트(200)가 제공하는 커맨드(또는 요청)는 NVMe 표준에서 정의되는 커맨드이고, 커맨드 큐 엔트리는 NVMe 표준에서 정의되는 서브미션 큐 엔트리(Submission Queue Entry)일 수 있다. 호스트(200)가 제공하는 커맨드의 크기는 64 바이트(Byte)일 수 있다. 호스트(200)가 제공하는 커맨드는 예를 들면 16개의 커맨드 더블 워드들로 구성될 수 있다. 하나의 커맨드 더블 워드는 4 바이트(Byte)의 크기를 갖는 데이터일 수 있다.
실시예에 따라, 호스트(200)가 제공하는 커맨드는 커맨드 더블 워드 0(CDW 0), 네임스페이스 식별자(NSID), 데이터 포인터(DPTR), 커맨드 더블 워드 10(CDW 10), 커맨드 더블 워드 11(CDW 11), 커맨드 더블 워드 12(CDW 12), 커맨드 더블 워드 13(CDW 13), 커맨드 더블 워드 14(CDW 14), 및 커맨드 더블 워드 15(CDW 15)를 포함할 수 있다.
일 실시예에서, 호스트(200)가 제공하는 셋 핏쳐스 커맨드는 NVMe 표준(예를 들면, NVMe 표준 2.0a에서의 5.27)이 적용되는 커맨드일 수 있다. 호스트(200)가 제공하는 셋 핏쳐스 페이지 커맨드는 데이터 포인터(DPTR), 커맨드 더블 워드 10(CDW 10), 및 커맨드 더블 워드 14(CDW 14)를 포함할 수 있다. 하지만 이에 한정되지 않는다.
데이터 포인터(DPTR)는 커맨드에 사용되는 데이터를 지정하는 필드일 수 있다. 데이터 포인터(DPTR)는 호스트 메모리(220)에서 데이터 버퍼의 시작점을 지정하는 필드일 수 있다.
커맨드 더블 워드 10(CDW 10)는, SV(Save), 및 FID(Feature identifier)를 포함할 수 있다. SV는 파워 상태 또는 리셋 이벤트가 발생된 상태에서의 성능을 지시하는 필드이며, 1 비트의 크기를 가질 수 있다. FID는 설정할 커맨드에 포함된 속성의 식별자를 나타내는 필드이며, 8 비트의 크기를 가질 수 있다.
일 실시예에서, FID는 호스트(200)에서 설정된 저장 장치(100)의 알고리즘에 대응되는 비트 정보를 나타낼 수 있다. 호스트(200)에서 설정된 저장 장치(100)의 알고리즘이 제1 알고리즘인 경우, 제1 알고리즘에 대응되는 비트 정보는 예를 들면 "1Bh"일 수 있다. 제1 알고리즘은 저장 장치의 동작을 제어하기 위한 코드로서, 소프트웨어로 구현되는 알고리즘(예: 패트롤 리드(Patrol Read), 백그라운드 미디어 스캔(Background media scan))을 나타낼 수 있다.
패트롤 리드 알고리즘은 저장 장치(100)가 액티브(active) 상태인 경우 수행될 수 있다. 패트롤 리드 알고리즘은 피지컬 어드레스(Physical address)에 기반하여 메모리 내 블락들의 샘플링 페이지들 중에서 리텐션(retention) 성능이 열화된 위크 페이지(weak page)를 탐지하고, 탐지된 위크 페이지에 대하여 리클레임(reclaim)을 수행하도록 저장 장치(100)를 제어하는 알고리즘을 의미할 수 있다.
위크 페이지는 메모리 내 복수의 페이지들 중에서 임계값 이상의 에러 비트(예: UECC(Uncorrectable error correction code))가 발생된 페이지를 의미할 수 있다.
리클레임은 UECC가 발생된 위크 페이지에서 수행되며, 위크 페이지에 저장된 데이터를 소스 블록에서 데스티네이션 블록으로 이동시키는 동작을 의미할 수 있다.
패트롤 리드 알고리즘은 미리 정해진 스캔 인터벌에 따라 주기적으로 스캔 하도록 제어할 수 있다. 스캔 인터벌은 이전 스캔 이후 다음 스캔까지의 시구간을 의미하고, 하기 수학식 1에 기반하여 결정될 수 있다.
[수학식 1]
스캔 인터벌 =
Figure pat00001
전술한 바에 의하면, 패트롤 리드 알고리즘이 수행됨으로써, 메모리 내에서 리텐션 열화로 인한 성능 저하를 방지하는 효과가 있다.
백그라운드 미디어 스캔 알고리즘은 저장 장치(100)가 아이들(idle) 상태인 경우, 로지컬 어드레스 어레이(Logical address arrey)에 기반하여 저장 장치(100)의 메모리 내 위크 페이지를 탐지하여 리클레임을 수행하도록 저장 장치(100)를 제어할 수 있다.
백그라운드 미디어 스캔 알고리즘은 인터리빙(Interiving) 없이 페이지 단위로 순차적인 미디어 스캔을 수행하도록 구성될 수 있다. 또한, 아이들 상태에서 전체 스캔 시간의 감소시키기 위해, 백그라운드 미디어 스캔 알고리즘은 스캔 인터벌 없이 위크 페이지를 순차적으로 스캔할 수 있다.
백그라운드 미디어 스캔 알고리즘의 미리 정해진 스캔 단위(예: 16KB/(LBA 사이즈))로 위크 페이지를 스캔할 수 있다. 스캔 단위은 1회 스캔시 스캔되는 데이터의 양을 의미하고, 하기 수학식 2에 기반하여 결정될 수 있다.
[수학식 2]
스캔 단위 =
Figure pat00002
예를 들어, LBA 단위가 4KB인 경우, 스캔 단위를 “LBA4n” (n은 0 이상의 양의 정수)으로 위크 페이지에 대한 백그라운드 미디어 스캔을 수행할 수 있다.
백그라운드 미디어 스캔 알고리즘은 마지막으로 스캔된 대상의 LBA/Block을 저장하고, 재시작 시 저장된 LBA/Block에서부터 스캔을 수행하도록 구성될 수 있다.
전술한 바에 의하면, 패트롤 리드 알고리즘과 백그라운드 미디어 스캔 알고리즘이 수행됨으로써, 메모리 내 복합 신뢰성 문제에 의해 발생되는 UECC로 인한 성능 저하를 방지하는 효과가 있다.
또한, 전술한 바에 의하면, 패트롤 리드 알고리즘과 백그라운드 미디어 스캔 알고리즘이 수행됨으로써, 신속히 리클레임을 수행하도록 저장 장치를 제어하여 사용자 경험을 개선시키는 효과가 있다.
호스트(200)에서 설정된 저장 장치(100)의 알고리즘이 제2 알고리즘인 경우, 제2 알고리즘에 대응되는 비트 정보는 예를 들면 "1Ch"일 수 있다. 제2 알고리즘은 저장 장치의 동작을 제어하기 위한 코드로서, 하드웨어로 구현되는 알고리즘(예: 에러 코렉션 코드(Error correction code))을 나타낼 수 있다.
에러 코렉션 코드 알고리즘은 저장 장치(100)에서 동작(예: 읽기, 쓰기, 전송, 저장) 중에 발생하는 데이터의 손상을 감지하고, 손상된 데이터를 물리적으로 복구하도록 저장 장치(100)를 제어할 수 있다.
전술한 바에 의하면, 에러 코렉션 코드 알고리즘이 수행됨으로써, 메모리의 데이터의 신뢰도를 향상시키는 효과가 있다.
커맨드 더블 워드 14(CDW 14)는 분산 컴퓨팅 환경에서의 범용 고유 식별자에 해당하는 UUID(Universally Unique Identifier) 인덱스(UUID INDEX)를 포함할 수 있다.
일 실시예에서, 호스트(200)는 셋 핏쳐스 커맨드를 전송함으로써, 설정된 알고리즘 동작 조건을 포함하는 정보를 저장 장치(100)에게 전송할 수 있다. 저장 장치(100)는 호스트(200)로부터 수신된 정보와 연관된 알고리즘을 식별하고, 수신된 정보에 따라 해당 알고리즘의 동작 조건을 변경할 수 있다.
도시되지 않았지만, 호스트(200)가 제공하는 커맨드는 커맨드 더블 워드 2, 커맨드 더블 워드 3, 및 메타데이터 포인터를 더 포함할 수 있다.
도 9은 본 개시의 일 실시예에 따른 호스트가 제공하는 커맨드의 데이터를 구체적으로 설명하기 위한 도면이다.
도 9를 참조하면, 셋 핏쳐스 커맨드의 FID의 식별자가 특정 값(예를 들면, "1Bh")을 가짐으로써, 저장 장치(100) 알고리즘 1(예를 들어, "제1 알고리즘")이 선택되는 것을 가정한다. 그리고, FID의 식별자에 대응하는 필드 내에 특정 값이 입력됨으로써, 저장 장치(100) 알고리즘 1의 동작 조건이 설정되는 것을 가정한다.
셋 핏쳐스 커맨드는 호스트(200)가 설정하려는 저장 장치(100)의 알고리즘동작 조건에 대한 정보를 나타낼 수 있다. 알고리즘 동작 조건에 대한 정보는 변수(variable)와 수치(value)를 포함할 수 있다. 알고리즘 동작 조건에 대한 정보는 "0h" 값을 갖는 디폴트(Default), "1h" 값을 갖는 레벨 1, "2h" 값을 갖는 레벨 2, "3h" 값을 갖는 레벨 3 등을 포함할 수 있다. 레벨은 알고리즘 동작 조건을 단계적으로 구현한 것으로서, 사용자의 선택 옵션 또는 환경에 따라 요구되는 성능 스펙에 기반하여 결정될 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 10은 본 개시의 일 실시예에 따른 호스트의 동작 방법을 설명하기 위한 도면이다.
도 3 및 도 10을 참조하면, 저장 장치(1010)는 도 1에 도시된 저장 장치(100)와 동일한 기능을 수행할 수 있다. 호스트 컨트롤러(1020)는 겟 로그 페이지 커맨드를 저장 장치(1010)에 전송할 수 있다. 겟 로그 페이지 커맨드는 저장 장치(1010)의 내부 상태에 대한 전반적인 로그 데이터 또는 알고리즘 동작 조건과 연관된 로그 데이터 중 어느 하나에 대한 요청 정보를 포함할 수 있다. 겟 로그 페이지 커맨드는 도 3에 도시된 바와 같이 요청 정보를 포함하는 커맨드 더블 워드 10 및 커맨드 더블 워드 14를 포함할 수 있다.
호스트 컨트롤러(1020)는 데이터 처리 모듈(1021), 알고리즘 조건 설정 모듈(1022), 및 커맨드 설정 모듈(1023)을 포함할 수 있다.
데이터 처리 모듈(1021)은 겟 로그 페이지 커맨드에 대한 응답으로 저장 장치(100)로부터 로그 데이터를 수신할 수 있다. 데이터 처리 모듈(1021)은 저장 장치(100)로부터 수신된 신호에서 로그 데이터를 식별하여, 로그 데이터에 대한 가공 처리를 수행할 수 있다. 데이터 처리 모듈(212)은 로그 데이터에 기반하여, 저장 장치(100)의 상태 정보를 획득할 수 있다. 상태 정보는 저장 장치(100)의 블락 당 평균 소거 횟수(Erase count), 데이터 라이트(Data write), SSD 내 불량 블락의 갯수, 블락 당 에러 레이트(Error rate), ECC(Error correction code) 상태의 블락의 갯수, 장치 온도(Temperature)에 대한 정보 중 적어도 하나를 포함할 수 있다.
알고리즘 조건 설정 모듈(1022)은 사용자의 선택 옵션 또는 환경에 따라 요구되는 성능 스펙에 따라 알고리즘 동작 조건을 설정할 수 있다. 알고리즘 조건 설정 모듈(1022)은 로그 데이터에 대한 머신 러닝을 수행함으로써, 최적화된 알고리즘 동작 조건을 결정할 수 있다. 알고리즘 조건 설정 모듈(1022)은 저장 장치(100)의 로그 데이터 또는 로그 데이터에 대한 머신 러닝 결과 중 적어도 하나에 기반하여 알고리즘 동작 조건을 결정할 수 있다.
도 8 및 도 9를 참고하면, 커맨드 설정 모듈(1023)은 저장 장치(100)에게 전송하는 커맨드의 포맷을 형성할 수 있다. 커맨드 설정 모듈(1023)은 결정된 알고리즘 동작 조건에 대한 정보에 기반하여 셋 핏쳐스 커맨드(SET FEATURE COMMAND)의 포맷을 형성할 수 있다. 셋 핏쳐스 커맨드(SET FEATURE COMMAND)는 알고리즘에 대한 식별자 정보 및 해당 알고리즘의 동작 조건 정보를 포함할 수 있다. 셋 핏쳐스 커맨드(SET FEATURE COMMAND)는 도 8 및 도 9에 도시된 바와 같이 식별자 정보 및 동작 조건 정보를 포함하는 커맨드 더블 워드 10(CDW10)을 포함할 수 있다.
도 10에 도시되지 않았으나, 호스트(200)의 데이터 입출력 모듈은 셋 핏쳐스 커맨드를 저장 장치(100)에게 전송할 수 있다.
전술한 바에 의하면, 저장 장치(100)의 로그 데이터에 기반하여 알고리즘 동작 조건을 적응적으로 변경함으로써, 사용자의 선택 옵션 또는 환경에 따라 요구되는 성능 스펙에 부합하도록 장치를 제어할 수 있는 효과가 있다.
또한, 전술한 바에 의하면, 정상 동작 상태에서 저장 장치(100)의 로그 데이터에 기반한 가공 처리를 통해 장치를 제어함으로써, 저장 장치(100)의 로그 데이터의 기술적 용도를 확장시키는 효과가 있다.
도 11은 본 개시의 일 실시예에 따른 저장 장치의 동작 방법을 설명하기 위한 도면이다.
도 3 및 도 11을 참조하면, 호스트(1110)는 도 1에 도시된 호스트(200)와 동일한 기능을 수행할 수 있다. 스토리지 컨트롤러(1120)는 겟 로그 페이지 커맨드를 호스트(1110)로부터 수신할 수 있다. 겟 로그 페이지 커맨드는 저장 장치(710)의 내부 상태에 대한 전반적인 로그 데이터 또는 알고리즘 동작 조건과 연관된 로그 데이터 중 어느 하나에 대한 요청 정보를 포함할 수 있다. 겟 로그 페이지 커맨드는 도 3에 도시된 바와 같이 요청 정보를 포함하는 커맨드 더블 워드 10(CDW10) 및 커맨드 더블 워드 14(CDW14)를 포함할 수 있다.
스토리지 컨트롤러(1120)는 로그 생성 모듈(1121), 데이터 식별 모듈(1122), 및 알고리즘 설정 모듈(1123)을 포함할 수 있다.
로그 생성 모듈(1121)은 겟 로그 페이지 커맨드에 응답하여 저장 장치(100)의 현재 컨텍스트 현재(예: 제1 신호를 수신한 시점의 컨텍스트)를 스냅샷하고, 현재 컨텍스트를 나타내는 로그 데이터를 생성할 수 있다. 로그 데이터는 블락 당 평균 소거 횟수(Erase count), 데이터 라이트(Data write), SSD 내 불량 블락의 갯수, 블락 당 에러 레이트(Error rate), ECC(Error correction code) 상태인 블락의 갯수, 장치 온도(Temperature)에 대한 정보 중 적어도 하나를 포함할 수 있다. 로그 생성 모듈(1121)은 생성된 로그 데이터를 저장하도록 휘발성 메모리(120) 또는 비휘발성 메모리(130)를 제어할 수 있다. 도 11에 도시되지 않았으나, 로그 생성 모듈(1121)은 데이터 입출력 모듈을 통해 저장된 로그 데이터를 호스트(1110)에게 전송할 수 있다.
데이터 식별 모듈(1122)은 호스트(1110)로부터 수신된 셋 핏쳐스 커맨드에 기반하여, 알고리즘 동작 조건에 대한 데이터를 식별할 수 있다.
도 8 및 도 9에서 전술한 바와 같이, 셋 핏쳐스 커맨드는 호스트(200)가 설정하려는 저장 장치(100)의 알고리즘 동작 조건에 대한 정보를 포함할 수 있다. 알고리즘 동작 조건은 레벨에 따라 단계적으로 구현되며, 사용자의 선택 옵션 또는 환경에 따라 요구되는 성능 스펙에 기반하여 알고리즘 동작 조건의 레벨이 결정될 수 있다. 셋 핏쳐스 커맨드는 도 8에 도시된 바와 같이 알고리즘 동작 조건에 대한 정보를 포함하는 커맨드 더블 워드 10(CDW10)을 포함할 수 있다. 데이터 식별 모듈(1122)은 셋 핏쳐스 커맨드 내에 특정 필드의 비트 값에 기반하여, 호스트(1110)에서 설정된 알고리즘의 종류 및 알고리즘 동작 조건을 식별할 수 있다.
알고리즘 설정 모듈(1123)은 호스트(200)로부터 수신된 알고리즘 동작 조건에 대한 정보에 기반하여 저장 장치(100)의 알고리즘 동작 조건을 변경할 수 있다. 알고리즘은 저장 장치(100)의 내부 상태를 제어하기 위한 알고리즘으로서, 하드웨어 알고리즘(예: 에러 코렉션 코드) 또는 소프트웨어 알고리즘(예: 패트롤 리드, 백그라운드 미디어 스캔) 중 적어도 하나일 수 있다.
전술한 바에 의하면, 저장 장치(100)의 로그 데이터에 기반하여 알고리즘 동작 조건을 적응적으로 변경함으로써, 사용자의 선택 옵션 또는 환경에 따라 요구되는 성능 스펙에 부합하도록 장치를 제어할 수 있는 효과가 있다.
또한, 전술한 바에 의하면, 정상 동작 상태에서 저장 장치(100)의 로그 데이터에 기반한 가공 처리를 통해 장치를 제어함으로써, 저장 장치(100)의 로그 데이터의 기술적 용도를 확장시키는 효과가 있다.
도 12는 본 개시의 일 실시예에 따른 저장 장치가 적용된 시스템을 도시한 도면이다.
도 12를 참조하면, 시스템(1000)은 기본적으로 휴대용 통신 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 웨어러블 기기, 헬스케어 기기 또는 IOT(internet of things) 기기와 같은 모바일(mobile) 시스템일 수 있다. 하지만 시스템(1000)은 반드시 모바일 시스템에 한정되는 것은 아니고, 개인용 컴퓨터(personal computer), 랩탑(laptop) 컴퓨터, 서버(server), 미디어 재생기(media player) 또는 내비게이션(navigation)과 같은 차량용 장비(automotive device) 등이 될 수도 있다.
시스템(1000)은 메인 프로세서(main processor)(1100), 메모리(1200a, 1200b) 및 스토리지 장치(1300a, 1300b)를 포함할 수 있으며, 추가로 촬영 장치(image capturing device)(1410), 사용자 입력 장치(user input device)(1420), 센서(1430), 통신 장치(1440), 디스플레이(1450), 스피커(1460), 전력 공급 장치(power supplying device)(1470) 및 연결 인터페이스(connecting interface)(1480) 중 하나 이상을 포함할 수 있다.
메인 프로세서(1100)는 시스템(1000)의 전반적인 동작, 보다 구체적으로는 시스템(1000)을 이루는 다른 구성 요소들의 동작을 제어할 수 있다. 이와 같은 메인 프로세서(1100)는 범용 프로세서, 전용 프로세서 또는 애플리케이션 프로세서(application processor) 등으로 구현될 수 있다.
메인 프로세서(1100)는 하나 이상의 CPU 코어(1110)를 포함할 수 있으며, 메모리(1200a, 1200b) 및/또는 스토리지 장치(1300a, 1300b)를 제어하기 위한 컨트롤러(1120)를 더 포함할 수 있다. 실시예에 따라서는, 메인 프로세서(1100)는 AI(artificial intelligence) 데이터 연산 등 고속 데이터 연산을 위한 전용 회로인 가속기(accelerator)(1130)를 더 포함할 수 있다. 이와 같은 가속기(1130)는 GPU(Graphics Processing Unit), NPU(Neural Processing Unit) 및/또는 DPU(Data Processing Unit) 등을 포함할 수 있으며, 메인 프로세서(1100)의 다른 구성 요소와는 물리적으로 독립된 별개의 칩(chip)으로 구현될 수도 있다.
메모리(1200a, 1200b)는 시스템(1000)의 주기억 장치로 사용될 수 있으며, SRAM 및/또는 DRAM 등의 휘발성 메모리를 포함할 수 있으나, 플래시 메모리, PRAM 및/또는 RRAM 등의 비휘발성 메모리를 포함할 수도 있다. 메모리(1200a, 1200b)는 메인 프로세서(1100)와 동일한 패키지 내에 구현되는 것도 가능하다.
스토리지 장치(1300a, 1300b)는 전원 공급 여부와 관계 없이 데이터를 저장하는 비휘발성 저장 장치로서 기능할 수 있으며, 메모리(1200a, 1200b)에 비해 상대적으로 큰 저장 용량을 가질 수 있다. 스토리지 장치(1300a, 1300b)는 스토리지 컨트롤러(1310a, 1310b)와, 스토리지 컨트롤러(1310a, 1310b)의 제어 하에 데이터를 저장하는 비휘발성 메모리(non-volatile memory, NVM)(1320a, 1320b)를 포함할 수 있다. 비휘발성 메모리(1320a, 1320b)는 2D(2-dimensional) 구조 혹은 3D(3-dimensional) V-NAND(Vertical NAND) 구조의 플래시 메모리를 포함할 수 있으나, PRAM 및/또는 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
스토리지 장치(1300a, 1300b)는 메인 프로세서(1100)와는 물리적으로 분리된 상태로 시스템(1000)에 포함될 수도 있고, 메인 프로세서(1100)와 동일한 패키지 내에 구현될 수도 있다. 또한, 스토리지 장치(1300a, 1300b)는 SSD(solid state device) 혹은 메모리 카드(memory card)와 같은 형태를 가짐으로써, 후술할 연결 인터페이스(1480)와 같은 인터페이스를 통해 시스템(1000)의 다른 구성 요소들과 탈부착 가능하도록 결합될 수도 있다. 이와 같은 스토리지 장치(1300a, 1300b)는 UFS(Universal Flash Storage), eMMC(embedded multi-media card) 혹은 NVMe(non-volatile memory express)와 같은 표준 규약이 적용되는 장치일 수 있으나, 반드시 이에 한정되는 건 아니다.
촬영 장치(1410)는 정지 영상 또는 동영상을 촬영할 수 있으며, 카메라(camera), 캠코더(camcorder) 및/또는 웹캠(webcam) 등일 수 있다. 사용자 입력 장치(1420)는 시스템(1000)의 사용자로부터 입력된 다양한 유형의 데이터를 수신할 수 있으며, 터치 패드(touch pad), 키패드(keypad), 키보드(keyboard), 마우스(mouse) 및/또는 마이크(microphone) 등일 수 있다. 센서(1430)는 시스템(1000)의 외부로부터 획득될 수 있는 다양한 유형의 물리량을 감지하고, 감지된 물리량을 전기 신호로 변환할 수 있다. 이와 같은 센서(1430)는 온도 센서, 압력 센서, 조도 센서, 위치 센서, 가속도 센서, 바이오 센서(biosensor) 및/또는 자이로스코프(gyroscope) 센서 등일 수 있다. 통신 장치(1440)는 다양한 통신 규약에 따라 시스템(1000) 외부의 다른 장치들과의 사이에서 신호의 송신 및 수신을 수행할 수 있다. 이와 같은 통신 장치(1440)는 안테나, 트랜시버(transceiver) 및/또는 모뎀(MODEM) 등을 포함하여 구현될 수 있다.
디스플레이(1450) 및 스피커(1460)는 시스템(1000)의 사용자에게 각각 시각적 정보와 청각적 정보를 출력하는 출력 장치로 기능할 수 있다. 전력 공급 장치(1470)는 시스템(1000)에 내장된 배터리(도시 안함) 및/또는외부 전원으로부터 공급되는 전력을 적절히 변환하여 시스템(1000)의 각 구성 요소들에게 공급할 수 있다. 연결 인터페이스(1480)는 시스템(1000)과, 시스템(1000)에 연결되어 시스템(1000과 데이터를 주고받을 수 있는 외부 장치 사이의 연결을 제공할 수 있다. 연결 인터페이스(1480)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe, IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC, UFS, eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
도 13은 본 개시의 다른 실시예에 따른 스토리지 시스템을 나타내는 블록도이다.
도 13을 참조하면, 호스트-스토리지 시스템(2000)은 호스트(2100) 및 스토리지 장치(2200)를 포함할 수 있다. 또한, 스토리지 장치(2200)는 스토리지 컨트롤러(2210) 및 비휘발성 메모리(NVM)(2220)를 포함할 수 있다. 또한, 본 발명의 예시적인 실시예에 따라, 호스트(2100)는 호스트 컨트롤러(2110) 및 호스트 메모리(2120)를 포함할 수 있다. 호스트 메모리(2120)는 스토리지 장치(2200)로 전송될 데이터, 혹은 스토리지 장치(2200)로부터 전송된 데이터를 임시로 저장하기 위한 버퍼 메모리로서 기능할 수 있다.
스토리지 장치(2200)는 호스트(2100)로부터의 요청에 따라 데이터를 저장하기 위한 저장 매체들을 포함할 수 있다. 일 예로서, 스토리지 장치(2200)는 SSD(Solid State Drive), 임베디드(embedded) 메모리 및 탈착 가능한 외장(external) 메모리 중 적어도 하나를 포함할 수 있다. 스토리지 장치(2200)가 SSD인 경우, 스토리지 장치(2200)는 NVMe(non-volatile memory express) 표준을 따르는 장치일 수 있다. 스토리지 장치(2200)가 임베디드 메모리 혹은 외장(external) 메모리인 경우, 스토리지 장치(2200)는 UFS(universal flash storage) 혹은 eMMC(embedded multi-media card) 표준을 따르는 장치일 수 있다. 호스트(2100)와 스토리지 장치(2200)는 각각 채용된 표준 프로토콜에 따른 패킷을 생성하고 이를 전송할 수 있다.
스토리지 장치(2200)의 비휘발성 메모리(2220)가 플래시 메모리를 포함할 때, 플래시 메모리는 2D NAND 메모리 어레이나 3D(또는 수직형, Vertical) NAND(VNAND) 메모리 어레이를 포함할 수 있다. 다른 예로서, 스토리지 장치(2200)는 다른 다양한 종류의 비휘발성 메모리들을 포함할 수도 있다. 예를 들어, 스토리지 장치(2200)는 MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torgue MRAM), Conductive bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase RAM), 저항 메모리(Resistive RAM) 및 다른 다양한 종류의 메모리가 적용될 수 있다.
일 실시예에 따라, 호스트 컨트롤러(2110)와 호스트 메모리(2120)는 별도의 반도체 칩으로 구현될 수 있다. 또는, 일부 실시예들에서, 호스트 컨트롤러(2110)와 호스트 메모리(2120)는 동일한 반도체 칩에 집적될 수 있다. 일 예로서, 호스트 컨트롤러(2110)는 애플리케이션 프로세서(Application Processor)에 구비되는 다수의 모듈들 중 어느 하나일 수 있으며, 애플리케이션 프로세서는 시스템 온 칩(System on Chip, SoC)으로 구현될 수 있다. 또한, 호스트 메모리(2120)는 애플리케이션 프로세서 내에 구비되는 임베디드 메모리이거나, 또는 애플리케이션 프로세서의 외부에 배치되는 비휘발성 메모리 또는 메모리 모듈일 수 있다.
호스트 컨트롤러(2110)는 호스트 메모리(2120)의 버퍼 영역의 데이터(예컨대, 라이트(Write) 데이터)를 비휘발성 메모리(2220)에 저장하거나, 비휘발성 메모리(2220)의 데이터(예컨대, 리드(Read) 데이터)를 버퍼 영역에 저장하는 동작을 관리할 수 있다.
스토리지 컨트롤러(2210)는 호스트 인터페이스(2211), 메모리 인터페이스(2212) 및 CPU(central processing unit)(2213)를 포함할 수 있다. 또한, 스토리지 컨트롤러(2210)는 플래시 변환 레이어(Flash Translation Layer; FTL)(2214), 패킷 매니저(2215), 버퍼 메모리(2216), ECC(error correction code)(2217) 엔진 및 AES(advanced encryption standard) 엔진(2218)을 더 포함할 수 있다. 스토리지 컨트롤러(2210)는 플래시 변환 레이어(FTL)(2214)가 로딩되는 워킹 메모리(미도시)를 더 포함할 수 있으며, CPU(2213)가 플래시 변환 레이어를 실행하는 것에 의해 비휘발성 메모리(2220)에 대한 쓰기 동작 및 읽기 동작이 제어될 수 있다.
호스트 인터페이스(2211)는 호스트(2100)와 패킷(packet)을 송수신할 수 있다. 호스트(2100)로부터 호스트 인터페이스(2211)로 전송되는 패킷은 커맨드(command) 혹은 비휘발성 메모리(2220)에 저장될 데이터 등을 포함할 수 있으며, 호스트 인터페이스(2211)로부터 호스트(2100)로 전송되는 패킷은 커맨드에 대한 응답(response) 혹은 비휘발성 메모리(2220)로부터 리드된 데이터 등을 포함할 수 있다. 메모리 인터페이스(2212)는 비휘발성 메모리(2220)에 저장될 데이터를 비휘발성 메모리(2220)로 송신하거나, 비휘발성 메모리(2220)로부터 리드된 데이터를 수신할 수 있다. 이러한 메모리 인터페이스(2212)는 토글(Toggle) 혹은 온파이(Open NAND Flash Interface; ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다.
플래시 변환 계층(2214)은 어드레스 매핑(address mapping), 웨어-레벨링(wear-leveling), 가비지 콜렉션(garbage collection)과 같은 여러 기능을 수행할 수 있다. 어드레스 매핑 동작은 호스트(2100)로부터 수신한 논리 어드레스(logical address)를, 비휘발성 메모리(2220) 내에 데이터를 실제로 저장하는 데 사용되는 물리 어드레스(physical address)로 바꾸는 동작이다. 웨어-레벨링은 비휘발성 메모리(2220) 내의 블록(block)들이 균일하게 사용되도록 하여 특정 블록의 과도한 열화를 방지하기 위한 기술로, 예시적으로 물리 블록(physical block)들의 소거 카운트들을 밸런싱하는 펌웨어 기술을 통해 구현될 수 있다. 가비지 콜렉션은, 블록의 유효 데이터를 새 블록에 복사한 후 기존 블록을 소거(erase)하는 방식을 통해 비휘발성 메모리(2220) 내에서 사용 가능한 용량을 확보하기 위한 기술이다.
패킷 매니저(2215)는 호스트(2100)와 협의된 인터페이스의 프로토콜에 따른 패킷(Packet)을 생성하거나, 호스트(2100)로부터 수신된 패킷(Packet)으로부터 각종 정보를 파싱할 수 있다. 또한, 버퍼 메모리(2216)는 비휘발성 메모리(2220)에 저장될 데이터 혹은 비휘발성 메모리(2220)로부터 리드될 데이터를 임시로 저장할 수 있다. 버퍼 메모리(2216)는 스토리지 컨트롤러(2210) 내에 구비되는 구성일 수 있으나, 스토리지 컨트롤러(2210)의 외부에 배치되어도 무방하다.
ECC 엔진(2217)은 비휘발성 메모리(2220)로부터 리드되는 리드 데이터에 대한 오류 검출 및 정정 기능을 수행할 수 있다. 보다 구체적으로, ECC 엔진(2217)은 비휘발성 메모리(2220)에 저장될 라이트 데이터에 대하여 패리티 비트(parity bit)들을 생성할 수 있으며, 이와 같이 생성된 패리티 비트들은 라이트 데이터와 함께 비휘발성 메모리(2220) 내에 저장될 수 있다. 비휘발성 메모리(2220)로부터의 데이터 리드 시, ECC 엔진(2217)은 리드 데이터와 함께 비휘발성 메모리(2220)로부터 리드되는 패리티 비트들을 이용하여 리드 데이터의 에러를 정정하고, 에러가 정정된 리드 데이터를 출력할 수 있다.
AES 엔진(2218)은, 스토리지 컨트롤러(2210)로 입력되는 데이터에 대한 암호화(encryption) 동작과 복호화(decryption) 동작 중 적어도 하나를, 대칭 키 알고리즘(symmetric-key algorithm)를 이용하여 수행할 수 있다.
도 14은 본 개시의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 14를 참조하면, 메모리 시스템(3000)은 메모리 장치(3200) 및 메모리 컨트롤러(3100)를 포함할 수 있다. 메모리 장치(3200)는 복수의 채널들 중 하나를 기반으로 메모리 컨트롤러(3100)와 통신하는 비휘발성 메모리 장치들 중 하나에 대응할 수 있다.
메모리 장치(3200)는 제1 내지 제8 핀들(P11~P18), 메모리 인터페이스 회로(3210), 제어 로직 회로(3220), 및 메모리 셀 어레이(3230)를 포함할 수 있다. 메모리 인터페이스 회로(3210)는 제1 핀(P11)을 통해 메모리 컨트롤러(3100)로부터 칩 인에이블 신호(nCE)를 수신할 수 있다. 메모리 인터페이스 회로(3210)는 칩 인에이블 신호(nCE)에 따라 제2 내지 제8 핀들(P12~P18)을 통해 메모리 컨트롤러(3100)와 신호들을 송수신할 수 있다. 예를 들어, 칩 인에이블 신호(nCE)가 인에이블 상태(예를 들어, 로우 레벨)인 경우, 메모리 인터페이스 회로(3310)는 제2 내지 제8 핀들(P12~P18)을 통해 메모리 컨트롤러(3100)와 신호들을 송수신할 수 있다.
메모리 인터페이스 회로(3210)는 제2 내지 제4 핀들(P12~P14)을 통해 메모리 컨트롤러(3100)로부터 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 및 쓰기 인에이블 신호(nWE)를 수신할 수 있다. 메모리 인터페이스 회로(3210)는 제7 핀(P17)을 통해 메모리 컨트롤러(3100)로부터 데이터 신호(DQ)를 수신하거나, 메모리 컨트롤러(3100)로 데이터 신호(DQ)를 전송할 수 있다. 데이터 신호(DQ)를 통해 커맨드(CMD), 어드레스(ADDR), 및 데이터(DATA)가 전달될 수 있다. 예를 들어, 데이터 신호(DQ)는 복수의 데이터 신호 라인들을 통해 전달될 수 있다. 이 경우, 제7 핀(P17)은 복수의 데이터 신호들에 대응하는 복수개의 핀들을 포함할 수 있다.
메모리 인터페이스 회로(3210)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 커맨드 래치 인에이블 신호(CLE)의 인에이블 구간(예를 들어, 하이 레벨 상태)에서 수신되는 데이터 신호(DQ)로부터 커맨드(CMD)를 획득할 수 있다. 메모리 인터페이스 회로(3210)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 어드레스 래치 인에이블 신호(ALE)의 인에이블 구간(예를 들어, 하이 레벨 상태)에서 수신되는 데이터 신호(DQ)로부터 어드레스(ADDR)를 획득할 수 있다.
예시적인 실시 예에서, 쓰기 인에이블 신호(nWE)는 고정된(static) 상태(예를 들어, 하이(high) 레벨 또는 로우(low) 레벨)를 유지하다가 하이 레벨과 로우 레벨 사이에서 토글할 수 있다. 예를 들어, 쓰기 인에이블 신호(nWE)는 커맨드(CMD) 또는 어드레스(ADDR)가 전송되는 구간에서 토글할 수 있다. 이에 따라, 메모리 인터페이스 회로(3210)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 커맨드(CMD) 또는 어드레스(ADDR)를 획득할 수 있다.
메모리 인터페이스 회로(3210)는 제5 핀(P15)을 통해 메모리 컨트롤러(3100)로부터 읽기 인에이블 신호(nRE)를 수신할 수 있다. 메모리 인터페이스 회로(3210)는 제6 핀(P16)을 통해 메모리 컨트롤러(3100)로부터 데이터 스트로브 신호(DQS)를 수신하거나, 메모리 컨트롤러(3100)로 데이터 스트로브 신호(DQS)를 전송할 수 있다.
메모리 장치(3200)의 데이터(DATA) 출력 동작에서, 메모리 인터페이스 회로(3210)는 데이터(DATA)를 출력하기 전에 제5 핀(P15)을 통해 토글하는 읽기 인에이블 신호(nRE)를 수신할 수 있다. 메모리 인터페이스 회로(3210)는 읽기 인에이블 신호(nRE)의 토글링에 기초하여 토글하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 예를 들어, 메모리 인터페이스 회로(3210)는 읽기 인에이블 신호(nRE)의 토글링 시작 시간을 기준으로 미리 정해진 딜레이(예를 들어, tDQSRE) 이후에 토글하기 시작하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 메모리 인터페이스 회로(310)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터(DATA)를 포함하는 데이터 신호(DQ)를 전송할 수 있다. 이에 따라, 데이터(DATA)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 정렬되어 메모리 컨트롤러(3100)로 전송될 수 있다.
메모리 장치(3200)의 데이터(DATA) 입력 동작에서, 메모리 컨트롤러(3100)로부터 데이터(DATA)를 포함하는 데이터 신호(DQ)이 수신되는 경우, 메모리 인터페이스 회로(3210)는 메모리 컨트롤러(3100)로부터 데이터(DATA)와 함께 토글하는 데이터 스트로브 신호(DQS)를 수신할 수 있다. 메모리 인터페이스 회로(3210)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터 신호(DQ)로부터 데이터(DATA)를 획득할 수 있다. 예를 들어, 메모리 인터페이스 회로(3210)는 데이터 스트로브 신호(DQS)의 상승 에지 및 하강 에지에서 데이터 신호(DQ)를 샘플링함으로써 데이터(DATA)를 획득할 수 있다.
메모리 인터페이스 회로(3210)는 제8 핀(P18)을 통해 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(3100)로 전송할 수 있다. 메모리 인터페이스 회로(3210)는 레디/비지 출력 신호(nR/B)를 통해 메모리 장치(3200)의 상태 정보를 메모리 컨트롤러(3100)로 전송할 수 있다. 메모리 장치(3200)가 비지 상태인 경우(즉, 메모리 장치(3200) 내부 동작들이 수행 중인 경우), 메모리 인터페이스 회로(3210)는 비지 상태를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(3100)로 전송할 수 있다. 메모리 장치(3200)가 레디 상태인 경우(즉, 메모리 장치(3200) 내부 동작들이 수행되지 않거나 완료된 경우), 메모리 인터페이스 회로(3210)는 레디 상태를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(3100)로 전송할 수 있다. 예를 들어, 메모리 장치(3200)가 페이지 리드 명령에 응답하여 메모리 셀 어레이(3230)로부터 데이터(DATA)를 리드하는 동안, 메모리 인터페이스 회로(3210)는 비지 상태(예를 들어, 로우 레벨)를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(3100)로 전송할 수 있다. 예를 들어, 메모리 장치(3200)가 프로그램 명령에 응답하여 메모리 셀 어레이(3230)로 데이터(DATA)를 프로그램하는 동안, 메모리 인터페이스 회로(3210)는 비지 상태를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(3100)로 전송할 수 있다.
제어 로직 회로(3220)는 메모리 장치(3200)의 각종 동작을 전반적으로 제어할 수 있다. 제어 로직 회로(3220)는 메모리 인터페이스 회로(3210)로부터 획득된 커맨드/어드레스(CMD/ADDR)를 수신할 수 있다. 제어 로직 회로(3220)는 수신된 커맨드/어드레스(CMD/ADDR)에 따라 메모리 장치(3200)의 다른 구성 요소들을 제어하기 위한 제어 신호들을 생성할 수 있다. 예를 들어, 제어 로직 회로(3220)는 메모리 셀 어레이(3230)에 데이터(DATA)를 프로그램하거나, 또는 메모리 셀 어레이(3230)로부터 데이터(DATA)를 리드하기 위한 각종 제어 신호들을 생성할 수 있다.
메모리 셀 어레이(3230)는 제어 로직 회로(3220)의 제어에 따라 메모리 인터페이스 회로(3210)로부터 획득된 데이터(DATA)를 저장할 수 있다. 메모리 셀 어레이(3230)는 제어 로직 회로(3220)의 제어에 따라 저장된 데이터(DATA)를 메모리 인터페이스 회로(3210)로 출력할 수 있다.
메모리 셀 어레이(3230)는 복수의 메모리 셀들을 포함할 수 있다. 예를 들어, 복수의 메모리 셀들은 플래시 메모리 셀들일 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 메모리 셀들은 RRAM(Resistive Random Access Memory) 셀, FRAM(Ferroelectric Random Access Memory) 셀, PRAM(Phase Change Random Access Memory) 셀, TRAM(Thyristor Random Access Memory) 셀, MRAM(Magnetic Random Access Memory) 셀들일 수 있다. 이하에서는, 메모리 셀들이 낸드(NAND) 플래시 메모리 셀들인 실시 예를 중심으로 본 발명의 실시 예들이 설명될 것이다.
메모리 컨트롤러(3100)는 제1 내지 제8 핀들(P21~P28), 및 컨트롤러 인터페이스 회로(3110)를 포함할 수 있다. 제1 내지 제8 핀들(P21~P28)은 메모리 장치(3200)의 제1 내지 제8 핀들(P11~P18)에 대응할 수 있다. 컨트롤러 인터페이스 회로(3110)는 제1 핀(P21)을 통해 메모리 장치(3200)로 칩 인에이블 신호(nCE)를 전송할 수 있다. 컨트롤러 인터페이스 회로(3110)는 칩 인에이블 신호(nCE)를 통해 선택한 메모리 장치(3200)와 제2 내지 제8 핀들(P22~P28)을 통해 신호들을 송수신할 수 있다.
컨트롤러 인터페이스 회로(3110)는 제2 내지 제4 핀들(P22~P24)을 통해 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 및 쓰기 인에이블 신호(nWE)를 메모리 장치(3200)로 전송할 수 있다. 컨트롤러 인터페이스 회로(3110)는 제7 핀(P27)을 통해 메모리 장치(3200)로 데이터 신호(DQ)를 전송하거나, 메모리 장치(3200)로부터 데이터 신호(DQ)를 수신할 수 있다.
컨트롤러 인터페이스 회로(3110)는 토글하는 쓰기 인에이블 신호(nWE)와 함께 커맨드(CMD) 또는 어드레스(ADDR)를 포함하는 데이터 신호(DQ)를 메모리 장치(3200)로 전송할 수 있다. 컨트롤러 인터페이스 회로(3110)는 인에이블 상태를 가지는 커맨드 래치 인에이블 신호(CLE)를 전송함에 따라 커맨드(CMD)를 포함하는 데이터 신호(DQ)를 메모리 장치(3200)로 전송하고, 인에이블 상태를 가지는 어드레스 래치 인에이블 신호(ALE)를 전송함에 따라 어드레스(ADDR)를 포함하는 데이터 신호(DQ)를 메모리 장치(3200)로 전송할 수 있다.
컨트롤러 인터페이스 회로(3110)는 제5 핀(P25)을 통해 메모리 장치(3200)로 읽기 인에이블 신호(nRE)를 전송할 수 있다. 컨트롤러 인터페이스 회로(3110)는 제6 핀(P26)을 통해 메모리 장치(3200)로부터 데이터 스트로브 신호(DQS)를 수신하거나, 메모리 장치(3200)로 데이터 스트로브 신호(DQS)를 전송할 수 있다.
메모리 장치(3200)의 데이터(DATA) 출력 동작에서, 컨트롤러 인터페이스 회로(3110)는 토글하는 읽기 인에이블 신호(nRE)를 생성하고, 읽기 인에이블 신호(nRE)를 메모리 장치(3200)로 전송할 수 있다. 예를 들어, 컨트롤러 인터페이스 회로(3110)는 데이터(DATA)가 출력되기 전에 고정된 상태(예를 들어, 하이 레벨 또는 로우 레벨)에서 토글 상태로 변경되는 읽기 인에이블 신호(nRE)를 생성할 수 있다. 이에 따라, 메모리 장치(3200)에서 읽기 인에이블 신호(nRE)에 기초하여 토글하는 데이터 스트로브 신호(DQS)가 생성될 수 있다. 컨트롤러 인터페이스 회로(3110)는 메모리 장치(3200)로부터 토글하는 데이터 스트로브 신호(DQS)와 함께 데이터(DATA)를 포함하는 데이터 신호(DQ)를 수신할 수 있다. 컨트롤러 인터페이스 회로(3110)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터 신호(DQ)로부터 데이터(DATA)를 획득할 수 있다.
메모리 장치(3200)의 데이터(DATA) 입력 동작에서, 컨트롤러 인터페이스 회로(3110)는 토글하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 예를 들어, 컨트롤러 인터페이스 회로(3110)는 데이터(DATA)를 전송하기 전에 고정된 상태(예를 들어, 하이 레벨 또는 로우 레벨)에서 토글 상태로 변경되는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 컨트롤러 인터페이스 회로(3110)는 데이터 스트로브 신호(DQS)의 토글 타이밍들에 기초하여 데이터(DATA)를 포함하는 데이터 신호(DQ)를 메모리 장치(3200)로 전송할 수 있다. 컨트롤러 인터페이스 회로(3110)는 제8 핀(P28)을 통해 메모리 장치(3200)로부터 레디/비지 출력 신호(nR/B)를 수신할 수 있다. 컨트롤러 인터페이스 회로(3110)는 레디/비지 출력 신호(nR/B)에 기초하여 메모리 장치(3200)의 상태 정보를 판별할 수 있다.
도 15는 본 개시의 일 실시예에 따른 3D VNAND 구조를 설명하기 위한 도면이다.
도 15를 참조하면, 비휘발성 메모리가 3D VNAND(Vertical NAND) 타입의 플래시 메모리로 구현될 경우, 스토리지 모듈을 구성하는 복수의 메모리 블록 각각은 도 15에 도시된 바와 같은 등가 회로로 표현될 수 있다. 메모리 블록(BLKi)은 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKi)에 포함되는 복수의 메모리 낸드 스트링들은 기판과 수직한 방향으로 형성될 수 있다.
메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 메모리 낸드 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 낸드 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 도 15에는 복수의 메모리 낸드 스트링들(NS11~NS33) 각각이 8개의 메모리 셀들(MC1, MC2, ..., MC8)을 포함하는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1, MC2, ..., MC8)은 각각 상응하는 게이트 라인(GTL1, GTL2, ..., GTL8)에 연결될 수 있다. 게이트 라인(GTL1, GTL2, ..., GTL8)은 워드 라인들에 해당할 수 있으며, 게이트 라인(GTL1, GTL2, ..., GTL8)의 일부는 더미 워드 라인에 해당할 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다. 도 15에는 메모리 블록(BLK)이 여덟 개의 게이트 라인(GTL1, GTL2, ..., GTL8) 및 세 개의 비트 라인들(BL1, BL2, BL3)에 연결되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다.
도 16은 본 개시의 일 실시예에 따른 BVNAND 구조를 설명하기 위한 도면이다.
도 16을 참조하면, 비휘발성 메모리가 B-VNAND(Bonding Vertical NAND) 타입의 플래시 메모리로 구현될 경우, 비휘발성 메모리는 도 16에 도시된 구조를 가질 수 있다.
메모리 장치(4000)는 C2C(chip to chip) 구조일 수 있다. C2C 구조는 제1 웨이퍼 상에 셀 영역(CELL)을 포함하는 상부 칩을 제작하고, 제1 웨이퍼와 다른 제2 웨이퍼 상에 주변 회로 영역(PERI)을 포함하는 하부 칩을 제작한 후, 상부 칩과 하부 칩을 본딩(bonding) 방식에 의해 서로 연결하는 것을 의미할 수 있다. 일례로, 본딩 방식은 상부 칩의 최상부 메탈층에 형성된 본딩 메탈과 하부 칩의 최상부 메탈층에 형성된 본딩 메탈을 서로 전기적으로 연결하는 방식을 의미할 수 있다. 예컨대, 본딩 메탈이 구리(Cu)로 형성된 경우, 본딩 방식은 Cu-Cu 본딩 방식일 수 있으며, 본딩 메탈은 알루미늄 혹은 텅스텐으로도 형성될 수 있다.
메모리 장치(4000)의 주변 회로 영역(PERI)과 셀 영역(CELL) 각각은 외부 패드 본딩 영역(PA), 워드 라인 본딩 영역(WLBA), 및 비트 라인 본딩 영역(BLBA)을 포함할 수 있다.
주변 회로 영역(PERI)은 제1 기판(4110), 층간 절연층(4115), 제1 기판(4110)에 형성되는 복수의 회로 소자들(4120a, 4120b, 4120c), 복수의 회로 소자들(4120a, 4120b, 4120c) 각각과 연결되는 제1 메탈층(4130a, 4130b, 4130c), 제1 메탈층(4130a, 4130b, 4130c) 상에 형성되는 제2 메탈층(4140a, 4140b, 4140c)을 포함할 수 있다. 일 실시예에서, 제1 메탈층(4130a, 4130b, 4130c)은 상대적으로 저항이 높은 텅스텐으로 형성될 수 있고, 제2 메탈층(4140a, 4140b, 4140c)은 상대적으로 저항이 낮은 구리로 형성될 수 있다.
본 명세서에서는 제1 메탈층(4130a, 4130b, 4130c)과 제2 메탈층(4140a, 4140b, 4140c)만 도시 되고 설명되나, 이에 한정되는 것은 아니고, 제2 메탈층(4140a, 4140b, 4140c) 상에 적어도 하나 이상의 메탈층이 더 형성될 수도 있다. 제2 메탈층(4140a, 4140b, 4140c)의 상부에 형성되는 하나 이상의 메탈층 중 적어도 일부는, 제2 메탈층(4140a, 4140b, 4140c)을 형성하는 구리보다 더 낮은 저항을 갖는 알루미늄 등으로 형성될 수 있다.
층간 절연층(4115)은 복수의 회로 소자들(4120a, 4120b, 4120c), 제1 메탈층(4130a, 4130b, 4130c), 및 제2 메탈층(4140a, 4140b, 4140c)을 커버하도록 제1 기판(4110) 상에 배치되며, 실리콘 산화물, 실리콘 질화물 등과 같은 절연 물질을 포함할 수 있다.
워드 라인 본딩 영역(WLBA)의 제2 메탈층(4140b) 상에 하부 본딩 메탈(4171b, 4172b)이 형성될 수 있다. 워드 라인 본딩 영역(WLBA)에서, 주변 회로 영역(PERI)의 하부 본딩 메탈(4171b, 4172b)은 셀 영역(CELL)의 상부 본딩 메탈(4271b, 4272b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있으며, 하부 본딩 메탈(4171b, 4172b)과 상부 본딩 메탈(4271b, 4272b)은 알루미늄, 구리, 혹은 텅스텐 등으로 형성될 수 있다.
셀 영역(CELL)은 적어도 하나의 메모리 블록을 제공할 수 있다. 셀 영역(CELL)은 제2 기판(4210)과 공통 소스 라인(4220)을 포함할 수 있다. 제2 기판(4210) 상에는, 제2 기판(4210)의 상면에 수직하는 방향(Z축 방향)을 따라 복수의 워드 라인들(4231-4238; 4230)이 적층될 수 있다. 워드 라인들(4230)의 상부 및 하부 각각에는 스트링 선택 라인들과 접지 선택 라인이 배치될 수 있으며, 스트링 선택 라인들과 접지 선택 라인 사이에 복수의 워드 라인들(4230)이 배치될 수 있다.
비트 라인 본딩 영역(BLBA)에서, 채널 구조체(CH)는 제2 기판(4210)의 상면에 수직하는 방향으로 연장되어 워드 라인들(4230), 스트링 선택 라인들, 및 접지 선택 라인을 관통할 수 있다. 채널 구조체(CH)는 데이터 저장층, 채널층, 및 매립 절연층 등을 포함할 수 있으며, 채널층은 제1 메탈층(4250c) 및 제2 메탈층(4260c)과 전기적으로 연결될 수 있다. 예컨대, 제1 메탈층(4250c)은 비트 라인 컨택일 수 있고, 제2 메탈층(4260c)은 비트 라인일 수 있다. 일 실시예에서, 비트 라인(4260c)은 제2 기판(4210)의 상면에 평행한 제1 방향(Y축 방향)을 따라 연장될 수 있다.
채널 구조체(CH)와 비트 라인(4260c) 등이 배치되는 영역이 비트 라인 본딩 영역(BLBA)으로 정의될 수 있다. 비트 라인(4260c)은 비트 라인 본딩 영역(BLBA)에서 주변 회로 영역(PERI)에서 페이지 버퍼(4293)를 제공하는 회로 소자들(4120c)과 전기적으로 연결될 수 있다. 일례로, 비트 라인(4260c)은 주변 회로 영역(PERI)에서 상부 본딩 메탈(4271c, 4272c)과 연결되며, 상부 본딩 메탈(4271c, 4272c)은 페이지 버퍼(4293)의 회로 소자들(4120c)에 연결되는 하부 본딩 메탈(4171c, 4172c)과 연결될 수 있다.
워드 라인 본딩 영역(WLBA)에서, 워드 라인들(4230)은 제2 기판(4210)의 상면에 평행한 제2 방향(X축 방향)을 따라 연장될 수 있으며, 복수의 셀 컨택 플러그들(4241-4247; 4240)와 연결될 수 있다. 워드 라인들(4230)과 셀 컨택 플러그들(4240)은, 제2 방향을 따라 워드 라인들(4230) 중 적어도 일부가 서로 다른 길이로 연장되어 제공하는 패드들에서 서로 연결될 수 있다. 워드 라인들(4230)에 연결되는 셀 컨택 플러그들(4240)의 상부에는 제1 메탈층(4250b)과 제2 메탈층(4260b)이 차례로 연결될 수 있다. 셀 컨택 플러그들(4240)은 워드 라인 본딩 영역(WLBA)에서 셀 영역(CELL)의 상부 본딩 메탈(4271b, 4272b)과 주변 회로 영역(PERI)의 하부 본딩 메탈(4171b, 4172b)을 통해 주변 회로 영역(PERI)과 연결될 수 있다.
셀 컨택 플러그들(4240)은 주변 회로 영역(PERI)에서 로우 디코더(4294)를 제공하는 회로 소자들(4120b)과 전기적으로 연결될 수 있다. 일 실시예에서, 로우 디코더(4294)를 제공하는 회로 소자들(4120b)의 동작 전압은, 페이지 버퍼(4293)를 제공하는 회로 소자들(4120c)의 동작 전압과 다를 수 있다. 일례로, 페이지 버퍼(4293)를 제공하는 회로 소자들(4120c)의 동작 전압이 로우 디코더(4294)를 제공하는 회로 소자들(4120b)의 동작 전압보다 클 수 있다.
외부 패드 본딩 영역(PA)에는 공통 소스 라인 컨택 플러그(4280)가 배치될 수 있다. 공통 소스 라인 컨택 플러그(4280)는 금속, 금속 화합물, 또는 폴리실리콘 등의 도전성 물질로 형성되며, 공통 소스 라인(4220)과 전기적으로 연결될 수 있다. 공통 소스 라인 컨택 플러그(4280) 상부에는 제1 메탈층(4250a)과 제2 메탈층(4260a)이 차례로 적층될 수 있다. 일례로, 공통 소스 라인 컨택 플러그(4280), 제1 메탈층(4250a), 및 제2 메탈층(4260a)이 배치되는 영역은 외부 패드 본딩 영역(PA)으로 정의될 수 있다.
한편 외부 패드 본딩 영역(PA)에는 입출력 패드들(4105, 4205)이 배치될 수 있다. 제1 기판(4110)의 하부에는 제1 기판(4110)의 하면을 덮는 하부 절연막(4101) 이 형성될 수 있으며, 하부 절연막(4101) 상에 제1 입출력 패드(4105)가 형성될 수 있다. 제1 입출력 패드(4105)는 제1 입출력 컨택 플러그(4103)를 통해 주변 회로 영역(PERI)에 배치되는 복수의 회로 소자들(4120a, 4120b, 4120c) 중 적어도 하나와 연결되며, 하부 절연막(4101)에 의해 제1 기판(4110)과 분리될 수 있다. 또한, 제1 입출력 컨택 플러그(4103)와 제1 기판(4110) 사이에는 측면 절연막이 배치되어 제1 입출력 컨택 플러그(4103)와 제1 기판(4110)을 전기적으로 분리할 수 있다.
제2 기판(4210)의 상부에는 제2 기판(4210)의 상면을 덮는 상부 절연막(4201)이 형성될 수 있으며, 상부 절연막(4201) 상에 제2 입출력 패드(4205)가 배치될 수 있다. 제2 입출력 패드(4205)는 제2 입출력 컨택 플러그(4203)를 통해 주변 회로 영역(PERI)에 배치되는 복수의 회로 소자들(4120a, 4120b, 4120c) 중 적어도 하나와 연결될 수 있다.
실시예들에 따라, 제2 입출력 컨택 플러그(4203)가 배치되는 영역에는 제2 기판(4210) 및 공통 소스 라인(4220) 등이 배치되지 않을 수 있다. 또한, 제2 입출력 패드(4205)는 제3 방향(Z축 방향)에서 워드 라인들(4230)과 오버랩되지 않을 수 있다. 제2 입출력 컨택 플러그(4203)는 제2 기판(4210)의 상면에 평행한 방향에서 제2 기판(4210)과 분리되며, 셀 영역(CELL)의 층간 절연층(4215)을 관통하여 제2 입출력 패드(4205)에 연결될 수 있다.
실시예들에 따라, 제1 입출력 패드(4105)와 제2 입출력 패드(4205)는 선택적으로 형성될 수 있다. 일례로, 메모리 장치(4000)는 제1 기판(4110)의 상부에 배치되는 제1 입출력 패드(4105)만을 포함하거나, 또는 제2 기판(4210)의 상부에 배치되는 제2 입출력 패드(4205)만을 포함할 수 있다. 또는, 메모리 장치(4000)가 제1 입출력 패드(4105)와 제2 입출력 패드(4205)를 모두 포함할 수도 있다.
셀 영역(CELL)과 주변 회로 영역(PERI) 각각에 포함되는 외부 패드 본딩 영역(PA)과 비트 라인 본딩 영역(BLBA) 각각에는 최상부 메탈층의 메탈 패턴이 더미 패턴(dummy pattern)으로 존재하거나, 최상부 메탈층이 비어있을 수 있다.
메모리 장치(4000)는 외부 패드 본딩 영역(PA)에서, 셀 영역(CELL)의 최상부 메탈층에 형성된 상부 메탈 패턴(4272a)에 대응하여 주변 회로 영역(PERI)의 최상부 메탈층에 셀 영역(CELL)의 상부 메탈 패턴(4272a)과 동일한 형태의 하부 메탈 패턴(4176a)을 형성할 수 있다. 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(4176a)은 주변 회로 영역(PERI)에서 별도의 컨택과 연결되지 않을 수 있다. 이와 유사하게, 외부 패드 본딩 영역(PA)에서 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴에 대응하여 셀 영역(CELL)의 상부 메탈층에 주변 회로 영역(PERI)의 하부 메탈 패턴과 동일한 형태의 상부 메탈 패턴을 형성할 수도 있다.
워드 라인 본딩 영역(WLBA)의 제2 메탈층(4140b) 상에는 하부 본딩 메탈(4171b, 4172b)이 형성될 수 있다. 워드 라인 본딩 영역(WLBA)에서, 주변 회로 영역(PERI)의 하부 본딩 메탈(4171b, 4172b)은 셀 영역(CELL)의 상부 본딩 메탈(4271b, 4272b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있다.
또한, 비트 라인 본딩 영역(BLBA)에서, 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(4152)에 대응하여 셀 영역(CELL)의 최상부 메탈층에 주변 회로 영역(PERI)의 하부 메탈 패턴(4152)과 동일한 형태의 상부 메탈 패턴(4292)을 형성할 수 있다. 셀 영역(CELL)의 최상부 메탈층에 형성된 상부 메탈 패턴(4292) 상에는 컨택을 형성하지 않을 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 저장 장치에 있어서,
    통신 회로; 및
    컨트롤러를 포함하고, 상기 컨트롤러는,
    상기 통신 회로를 통해서, 호스트 장치로부터 제1 신호를 수신함에 응답하여 로그 데이터를 상기 호스트 장치에 송신하고,
    상기 통신 회로를 통해서, 상기 저장 장치의 알고리즘의 동작 조건을 포함하는 제2 신호를 상기 호스트 장치로부터 수신하고,
    상기 제2 신호에 기반하여 상기 알고리즘의 동작 조건을 변경하도록 구성되고,
    상기 알고리즘은 상기 저장 장치의 동작을 제어하기 위한 코드를 나타내는 저장 장치.
  2. 청구항 1에 있어서,
    상기 저장 장치는 메모리를 더 포함하고,
    상기 컨트롤러는,
    상기 저장 장치의 컨텍스트(context)에 대한 데이터를 상기 로그 데이터로서 상기 메모리에 저장하도록 더 구성되는 저장 장치.
  3. 청구항 1에 있어서,
    상기 알고리즘의 동작 조건은,
    상기 호스트 장치의 환경, 워크로드(workload), 또는 사용자에 의해 선택된 성능 옵션 중 적어도 하나에 기반하여 결정되는 저장 장치.
  4. 청구항 1에 있어서,
    상기 컨트롤러는,
    상기 제2 신호의 필드에 기반하여, 상기 알고리즘의 종류를 식별하도록 더 구성되고, 상기 제2 신호의 필드는 제1 필드 및 제2 필드를 포함하는 저장 장치.
  5. 청구항 4에 있어서, 상기 컨트롤러는,
    특정 비트 값이 상기 제2 신호의 상기 제1 필드에 포함된 경우, 상기 알고리즘의 종류를 제1 알고리즘으로 식별하고,
    특정 비트 값이 상기 제2 신호의 상기 제2 필드에 포함된 경우, 상기 알고리즘의 종류를 제2 알고리즘으로 식별하도록 구성되고,
    상기 제1 알고리즘은 소프트웨어로 구현되는 알고리즘을 나타내고,
    상기 제2 알고리즘은 하드웨어로 구현되는 알고리즘을 나타내는 저장 장치.
  6. 청구항 5에 있어서,
    상기 제1 알고리즘은 패트롤 리드 (patrol read) 알고리즘 또는 백그라운드 스캔 (background media scan) 알고리즘 중 적어도 하나를 포함하고,
    상기 저장 장치가 아이들(idle) 상태인 경우, 상기 제1 알고리즘은 상기 패트롤 리드 알고리즘으로 결정되고,
    상기 저장 장치가 액티브(active) 상태인 경우, 상기 제1 알고리즘은 상기 백그라운드 스캔 알고리즘으로 결정되는 저장 장치.
  7. 청구항 5에 있어서,
    상기 제2 알고리즘은 에러 코렉션 코드(error correction code) 알고리즘을 포함하는 저장 장치.
  8. 저장 장치의 동작 방법에 있어서,
    호스트 장치로부터 제1 신호를 수신함에 응답하여, 로그 데이터를 상기 호스트 장치에 송신하는 단계,
    상기 저장 장치의 알고리즘의 동작 조건을 포함하는 제2 신호를 상기 호스트 장치로부터 수신하는 단계,
    상기 제2 신호에 기반하여 상기 알고리즘의 동작 조건을 변경하는 단계를 포함하고,
    상기 알고리즘은 상기 저장 장치의 동작을 제어하기 위한 코드를 나타내는 방법.
  9. 청구항 8에 있어서,
    상기 저장 장치의 컨텍스트(context)에 데이터를 상기 로그 데이터로서 메모리에 저장하는 단계를 더 포함하는 방법.
  10. 청구항 8에 있어서,
    상기 알고리즘의 동작 조건은,
    상기 호스트 장치의 환경, 워크로드(workload), 또는 사용자에 의해 선택된 성능 옵션 중 적어도 하나에 기반하여 결정되는 방법.
  11. 청구항 8에 있어서,
    상기 제2 신호의 필드에 기반하여, 상기 알고리즘의 종류를 식별하는 단계를 더 포함하고,
    상기 제2 신호의 필드는 제1 필드와 제2 필드를 포함하는 방법.
  12. 청구항 11에 있어서,
    상기 알고리즘의 종류를 식별하는 단계는,
    특정 비트 값이 상기 제2 신호의 상기 제1 필드에 포함된 경우, 상기 알고리즘의 종류를 제1 알고리즘으로 식별하는 단계,
    특정 비트 값이 상기 제2 신호의 상기 제2 필드에 포함된 경우, 상기 알고리즘의 종류를 제2 알고리즘으로 식별하는 단계를 포함하고,
    상기 제1 알고리즘은 소프트웨어로 구현되는 알고리즘을 나타내고,
    상기 제2 알고리즘은 하드웨어로 구현되는 알고리즘을 나타내는 방법.
  13. 청구항 12에 있어서,
    상기 제1 알고리즘은 패트롤 리드 (patrol read) 알고리즘 또는 백그라운드 스캔 (background media scan) 알고리즘 중 적어도 하나를 포함하고,
    상기 저장 장치가 아이들(idle) 상태인 경우, 상기 제1 알고리즘은 상기 패트롤 리드 알고리즘으로 결정되고,
    상기 저장 장치가 액티브(active) 상태인 경우, 상기 제1 알고리즘은 상기 백그라운드 스캔 알고리즘으로 결정되는 방법.
  14. 청구항 12에 있어서,
    상기 제2 알고리즘은 에러 코렉션 코드(error correction code) 알고리즘을 포함하는 방법.
  15. 호스트 장치에 있어서,
    통신 회로; 및
    컨트롤러를 포함하고, 상기 컨트롤러는,
    상기 통신 회로를 통해, 로그 데이터를 요청하는 제1 신호를 저장 장치에게 송신하고,
    상기 통신 회로를 통해, 상기 로그 데이터를 상기 저장 장치로부터 수신하고,
    상기 저장 장치의 알고리즘의 동작 조건을 결정하고,
    상기 통신 회로를 통해, 결정된 상기 알고리즘의 동작 조건을 포함하는 제2 신호를 상기 저장 장치에게 송신하도록 구성되고,
    상기 알고리즘은 상기 저장 장치의 동작을 제어하기 위한 코드를 나타내는 호스트 장치.
  16. 청구항 15에 있어서, 상기 컨트롤러는,
    상기 호스트 장치의 환경, 워크로드(workload), 또는 사용자에 의해 선택된 성능 옵션 중 적어도 하나에 기반하여, 상기 동작 조건을 결정하도록 구성되는 호스트 장치.
  17. 청구항 16에 있어서, 상기 동작 조건은,
    상기 알고리즘의 동작 시점, 동작 주기, 최대 동작 횟수 중 어느 하나에 대한 레벨(level)을 포함하도록 구성되는 호스트 장치.
  18. 청구항 15에 있어서, 상기 컨트롤러는,
    상기 저장 장치의 알고리즘의 종류에 기반하여, 상기 제2 신호의 필드를 결정하고, 상기 제2 신호는 제1 필드 및 제2 필드를 포함하고,
    상기 결정된 제2 신호의 필드 내에 특정 비트 값이 포함됨으로써, 상기 알고리즘의 동작 조건을 지시하도록 더 구성되는 호스트 장치.
  19. 청구항 18에 있어서, 상기 컨트롤러는,
    상기 알고리즘이 제1 알고리즘인 경우, 상기 제2 신호의 상기 제1 필드에 특정 비트 값을 입력하고,
    상기 알고리즘이 제2 알고리즘인 경우, 상기 제2 신호의 상기 제2 필드에 특정 비트 값을 입력하도록 구성되고,
    상기 제1 알고리즘은 소프트웨어로 구현되는 알고리즘으로써, 패트롤 리드 (patrol read) 알고리즘 또는 백그라운드 스캔 (background media scan) 알고리즘 중 적어도 하나를 포함하고,
    상기 제2 알고리즘은 하드웨어로 구현되는 알고리즘으로써, 에러 코렉션 코드(error correction code) 알고리즘을 포함하는 호스트 장치.
  20. 청구항 15에 있어서,
    상기 로그 데이터는,
    상기 제1 신호를 수신한 시점의 상기 저장 장치의 컨텍스트(context)에 관한 정보를 포함하는 호스트 장치.
KR1020210127545A 2021-09-27 2021-09-27 저장 장치 및 그의 동작 방법 KR20230044883A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210127545A KR20230044883A (ko) 2021-09-27 2021-09-27 저장 장치 및 그의 동작 방법
CN202211015769.1A CN115857794A (zh) 2021-09-27 2022-08-23 存储设备及其操作方法
US17/897,371 US20230096408A1 (en) 2021-09-27 2022-08-29 Storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210127545A KR20230044883A (ko) 2021-09-27 2021-09-27 저장 장치 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230044883A true KR20230044883A (ko) 2023-04-04

Family

ID=85660604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210127545A KR20230044883A (ko) 2021-09-27 2021-09-27 저장 장치 및 그의 동작 방법

Country Status (3)

Country Link
US (1) US20230096408A1 (ko)
KR (1) KR20230044883A (ko)
CN (1) CN115857794A (ko)

Also Published As

Publication number Publication date
CN115857794A (zh) 2023-03-28
US20230096408A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US11249897B2 (en) Data storage device and operating method thereof
US11567685B2 (en) Storage controller and storage device including the same
US20190146910A1 (en) Data storage device and operating method thereof
US20230266884A1 (en) Operating method for storage controller and storage system including same
US11875036B2 (en) Computing system including host and storage system and having increased write performance
US11853219B2 (en) Storage controller having data prefetching control function, operating method of storage controller, and operating method of storage device
US20210397378A1 (en) Storage device and operating method thereof
US20220197510A1 (en) Storage device for executing processing code and operating method of the storage device
KR20220102560A (ko) 호스트 및 스토리지 시스템을 포함하는 컴퓨팅 시스템
KR20230044883A (ko) 저장 장치 및 그의 동작 방법
EP4145289A1 (en) Storage device and operating method thereof
US11966624B2 (en) Storage device and operating method thereof
KR102557992B1 (ko) 메모리 컨트롤러, 저장 장치, 및 저장 장치의 동작 방법
EP4386556A1 (en) Operation method of memory controller configured to control memory device
US20240193041A1 (en) Operation method of memory controller configured to control memory device
EP4180937A1 (en) Memory controller, storage device, and operating method of storage device
EP4174663A1 (en) Storage device and operation method thereof
US20240134745A1 (en) Storage device for providing event data and operation method of storage device
US20230092380A1 (en) Operation method of memory controller configured to control memory device
KR20240090083A (ko) 메모리 장치를 제어하도록 구성된 메모리 컨트롤러의 동작 방법
US20230244402A1 (en) Storage device and operating method of storage device
US20230153020A1 (en) Storage controller and electronic system
KR20230071005A (ko) 스토리지 장치