TW201729652A - 印刷電路板 - Google Patents

Abstract

提供一種印刷電路板，其包括：絕緣性基材11；第1導電層12，被設於沿著絕緣性基材11的主面之平面上之第1領域Q1及第2領域Q2上；第2導電層15，被形成在第1領域Q1上；以及絕緣層14，被形成在第2領域Q2上；做為第1領域Q1中之第1積層部QB1之強度評估值之第1評估值E1之相對於做為第2領域Q2中之第2積層部QB2之強度評估值之第2評估值E2之比值(E1/E2)，係大於0.91以上且小於0.99。其中，E1=(絕緣性基材11的楊氏係數×厚度T11)+(第1導電層12的楊氏係數×厚度T12)+(第2導電層15的楊氏係數×厚度T15)，E2=(絕緣性基材11的楊氏係數×厚度T11)+(第1導電層12的楊氏係數×厚度T12)+(絕緣層14’的楊氏係數×厚度T14’)。

Description

印刷電路板

本發明係有關於一種印刷電路板。

包括使被連接在ZIF連接器等之電子零件上之端子部的導電線路平均厚度，比配線部導電線路的平均厚度還要薄之連接構造之印刷電路板係被知曉(專利文獻1)。

【先行技術文獻】

【專利文獻】

【專利文獻1】日本特開2014-212272號公報

但是，當使端子部導電線路的厚度較薄時，有彎曲耐性可能變得不充分之問題。

本發明所欲解決之課題，係提供一種彎曲耐性優良之印刷電路板。

[1]本發明係藉提供一種印刷電路板，其包括：絕緣性基材；第1導電層，其係在前述絕緣性基材的一邊主面上，被設於被設定在沿著前述絕緣性基材的主面之平面上之第1領域及與該第1領域不同之第2領域上；第2導電層，其係在前述第1導電層的一邊主面上，被形成在前述第1領域上；以及絕緣層，其係在前述第1導電層的一邊主面上，被形成在前述 第2領域上；做為前述第1領域中之第1積層部之強度評估值之第1評估值E1之相對於做為前述第2領域中之第2積層部之強度評估值之第2評估值E2之比值(E1/E2)，係大於0.91以上且小於0.99，而解決上述課題。

其中，前述第1評估值E1係由以下公式(1)求出，前述第2評估值E2係由以下公式(2)求出。

E1=(前述絕緣性基材的楊氏係數×該絕緣性基材的厚度T11)+(前述第1導電層的楊氏係數×該第1導電層的厚度T12)+(前述第2導電層的楊氏係數×該第2導電層的厚度T15)…公式(1)

E2=(前述絕緣性基材的楊氏係數×該絕緣性基材的厚度T11)+(前述第1導電層的楊氏係數×該第1導電層的厚度T12)+(前述絕緣層的楊氏係數×該絕緣層的厚度T14’)…公式(2)

[2]在上述發明中，前述第1評估值E1之相對於前述第2評估值E2之比值(E1/E2)，可為大於0.91且小於0.97。

[3]在上述發明中，被設於前述第2領域上之前述絕緣層的前述第1領域側的端部，係在前述印刷電路板之俯視中，可不成為直線。

【發明效果】

當依據本發明時，可提供一種彎曲耐性優良之印刷電路板。

10‧‧‧印刷電路板

11‧‧‧絕緣性基材

12‧‧‧第1導電層、銅箔

13‧‧‧接著層

14‧‧‧絕緣層

15‧‧‧第2導電層、電鍍層

第1圖係本發明一實施形態之印刷電路板。

第2圖係在第1圖中，以虛線表示之II領域的沿著II-II線之局部剖面圖。

第3圖係彎曲第1圖所示印刷電路板後之對應第2圖之剖面圖。

第4圖(A)係放大第1圖所示IV(A)領域之局部放大圖；第4圖(B)係放大第4圖(A)所示IV(B)領域之局部放大圖。

以下，依據圖面說明本發明之實施形態。

本實施形態印刷電路板10之外觀一例表示在第1圖。本實施形態之印刷電路板10係被使用於電子機器，具有柔軟性之軟性印刷電路板(FPC)。

又，本實施形態之印刷電路板10，係包括電性連接在其他電子機器的連接器上之端子部TL。本實施形態印刷電路板10的端子部TL，係透過異向性導電薄膜(ACF：Anisotropic Conductive Film)，被連接在液晶面板上之端子。

第2圖係對應以第1圖虛線所示之領域II的印刷電路板10，其係沿著第1圖所示II-II線之局部剖面圖。

如第2圖所示，本實施形態之印刷電路板10係包括：絕緣性基材11；第1導電層12，被形成在絕緣性基材11的一邊主面(圖中+z側的主面)上；第2導電層15，被形成在第1導電層12的一邊主面(圖中+z側的主面)的第1領域Q1；以及絕緣層14’，被形成在第1導電層12的一邊主面(圖中+z 側的主面)的第2領域Q2上。在本實施形態中，係構成使得絕緣層14’包含接著層13與絕緣層14。在本實施形態中，係形成接著層13，在其一邊主面(圖中+z側的主面)設置絕緣層14之構成，但是，接著層13與絕緣層14也可以一體形成。

在第2圖所示之形態中，接著層13係被形成於第1導電層12的一邊主面(圖中+z側的主面)的第2領域Q2上。絕緣層14係被形成，使得覆蓋接著層13的一邊主面(圖中+z側的主面)。相對於此，當未形成接著層13時，在第1導電層12的一邊主面(圖中+z側的主面)的第2領域Q2形成有絕緣層14’。絕緣層14’係不中介接著層13地，對應被形成於第1導電層12的一邊主面(圖中+z側的主面)的第2領域Q2上之絕緣層14。絕緣層14’係以一個材質形成，其高度係T14’。

雖然未特別侷限，但是，本實施形態印刷電路板10的線/空間(L/S)，係50[μm]/50[μm]~200[μm]/200[μm]。

以下，說明各構成。

絕緣性基材11係具有可撓性之絕緣性薄膜。做為絕緣性基材11之材料，可使用例如聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸(PEN)、聚酰亞胺樹脂(PI)或聚醚酰亞胺樹脂(PEI)等。雖然未特別侷限，但是，絕緣性基材11的厚度，可做成大於10[μm]且小於120[μm]。最好可做成大於15[μm]且小於75[μm]。在本實施形態中，係使用25[μm]之聚酰亞胺樹脂製之絕緣性基材11。

而且，也可以在絕緣性基材11與第1導電層12之間形成 接著材層。在絕緣性基材11與第1導電層12間形成有接著材層之印刷電路板，也係本實施形態印刷電路板10之態樣。

在本實施形態中，在沿著絕緣性基材11的主面之平面(第2圖中之xy平面)上，設定第1領域Q1及第2領域Q2。相對於被設定於印刷電路板10寬度方向(相對於對於連接器之連接方向而言之概略垂直方向，在第2圖之例中，係+/-y方向)與高度方向(在第2圖之例中，係+/-z方向)上之基準面Q0而言，在圖中之-x側(左側)的xy面設定第1領域Q1，在基準面Q0的+x側(右側)的xy面設定第2領域Q2。第2領域Q2係與第1領域Q1不同之領域。第1領域Q1及第2領域Q2的z軸方向之位置(z座標值)，可任意設定。

第1領域Q1係相對於基準面Q0而言，被設定於與外部連接器相接之端子部TL側(圖中-x側)。第2領域Q2係相對於基準面Q0而言，被設定於端子部TL側之相反側(圖中+x側)。第1領域Q1與第2領域Q2係不同領域，兩領域不重複。第1領域Q1係可藉xy座標定義。第1領域Q1係xy座標為共通之領域。第1領域Q1也可以定義成具有高度之三維領域。在此情形下，加在xy座標上，設定沿著z軸之任意高度，可藉xyz座標，設定其領域。同樣地，第2領域Q2係可藉xy座標定義。第2領域Q2也係xy座標為共通之領域。第2領域Q2也可以定義成具有高度之三維領域。在此情形下，加在xy座標上，設定沿著z軸之任意高度，可藉xyz座標，設定其領域。

第1導電層12係在絕緣性基材11的一邊主面上 (圖中+z側的主面上)，其被設於第1領域Q1內的至少局部領域及第2領域Q2內的至少局部領域。第1導電層12係由銅、銀、金、碳等之導電性材料所構成。本實施形態之第1導電層12，係由銅或包含銅之材料所構成。第1導電層12係無須被設於第1領域Q1及/或第2領域Q2之全面，對應期望之配線線路，被設於至少局部之領域。第1導電層12的配線線路，係使被事先貼在絕緣性基材11上之銅箔及其他金屬箔的既定領域，可使用光刻技術以去除形成。第1導電層12的配線線路，也可以使用絹印技術，藉導電膏材料形成。事先被貼在絕緣性基材11上之銅箔，最好係壓延銅箔。

第1導電層12也可以藉電鍍形成。第1導電層12也可以藉所謂半添加法形成。

雖然未特別侷限，但是，第1導電層12的厚度(沿著z方向之高度)，可做成大於3[μm]且小於25[μm]。最好可做成大於10[μm]且小於20[μm]。本實施形態第1導電層12的厚度係22[μm]。而且，本實施形態中之第1導電層12之功能，並不侷限於訊號線，也包含做為接點或接地層之功能者。

本實施形態第1導電層12的厚度(沿著圖中z方向之高度)，也可以各領域不相同。在本實施形態中，第1領域Q1第1導電層12的厚度(T12(Q1))的數值，係小於第2領域Q2第1導電層12(T12(Q2))的厚度的數值。亦即，接近第1導電層12端子部TL之第1領域Q1的厚度(T12(Q1))，係比遠離端子部TL之第2領域Q2的厚度(T12(Q2))還要薄。而且，本實施形態第1領域Q1的第1導電 層12與第2領域Q2的第1導電層12，係在第1領域Q1與第2領域Q2之邊界Q0中連續。

藉在第1領域Q1以外之領域形成光阻層以進行蝕刻處理，可使第1領域Q1第1導電層12的厚度(T12(Q1))，比第2領域Q2第1導電層12的厚度(T12(Q2))還要薄。而且，也可以在形成接著層13及絕緣層14後，再進行蝕刻處理。在此情形下，可省略形成蝕刻處理用之光阻層之工序。

又，藉在第1領域Q1之領域形成光阻層以進行電鍍處理，可使第2領域Q2第1導電層12的厚度(T12(Q2))，比第1領域Q1第1導電層12的厚度(T12(Q1))還要厚。

藉設定使用於蝕刻處理之蝕刻液之濃度、溫度、反應速度、處理時間等之蝕刻條件，可控制第1導電層12之蝕刻量。藉此，可使第1領域Q1中之第1導電層12的厚度(T12(Q1))做成期望之厚度。

第2導電層15係在第1導電層12的一邊主面上(圖中+z側的面上)，被形成在第1領域Q1。第2導電層15係電鍍層。第2導電層15係藉鎳電鍍處理、金電鍍處理、Ni/Au(鎳/金)電鍍處理形成。第2導電層15可以藉電解電鍍處理形成，或者，藉無電解電鍍處理形成。第2導電層15係發揮做為與外部電子機器之接點之功能。第2導電層15的厚度(沿著z方向之高度)，可做成大於2[μm]且小於20[μm]。最好可做成大於2[μm]且小於5[μm]。本實施形態第2導電層15的厚度係2~4[μm]。

接著層13係在第1導電層12的一邊主面上(圖 中+z側的面上)，被形成在第2領域Q2。亦即，接著層13係被形成在未形成有第2導電層15之第2領域Q2。本實施形態所使用之接著劑，可使用壓克力系樹脂或苯乙烯橡膠、聚苯醚等。本實施形態所使用之接著劑並未特別侷限，可使用聚酰胺系之熱熔融型接著劑、聚氨酯系熱熔融型接著劑、聚酯系熱熔融型接著劑、烯烴系熱熔融型接著劑。雖然未特別侷限，但是，接著層13的厚度可做成大於3[μm]且小於25[μm]。最好可做成大於5[μm]且小於15[μm]。在本實施形態中，係使接著層13的厚度s為7.5[μm]。

絕緣層14係覆蓋接著層13的至少局部。絕緣層14係發揮做為保護層之功能。接著層13係被設於第2領域Q2，所以，被設於其一邊主面上之絕緣層14也被形成於第2領域Q2。絕緣層14的材料，可使用例如、聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸(PEN)、聚酰亞胺樹脂(PI)或聚醚酰亞胺樹脂(PEI)等。絕緣層14最好以與絕緣性基材11相同材料構成。雖然未特別侷限，但是，絕緣層14的厚度可做成大於7.5[μm]且小於35[μm]。最好，可做成大於10[μm]且小於15[μm]。在本實施形態中，係使用12.5[μm]之聚酰亞胺樹脂製之絕緣層14。

在本實施形態中，係說明設置接著層13與絕緣層14之態樣，但是，如上所述，也可以不設置接著層13，而設置絕緣層14’。在此情形下，係使用液狀光阻以構成絕緣層14’。

本實施形態印刷電路板10之製作方法係如下所述。

首先，準備在至少一邊主面上，形成有第1導電層12之 絕緣性基材11。藉蝕刻處理去除第1導電層12的既定領域，形成期望線路之第1導電層12。在第1導電層12一邊主面側(圖中+z側)的第2領域Q2，形成任意厚度之接著層13。積層任意厚度之絕緣層14，使得覆蓋此接著層13。當不形成接著層13時，在第1導電層12一邊主面側(圖中+z側)的第2領域Q2，形成任意厚度之絕緣層14’。在此情形下，最好使用液狀光阻。在此狀態下，於第1導電層12的第1領域Q1(未形成有接著層13及絕緣層14之領域)作用蝕刻液。調整作用蝕刻液之時間，以進行蝕刻處理，使得第1領域Q1的第1導電層12厚度成為既定之厚度。

之後，在第1領域Q1的第1導電層12的一邊主面側(圖中+z側)作用電鍍液。調整作用電鍍液之時間，以進行電鍍處理，使得第1領域Q1的第2導電層15厚度成為既定之厚度。藉此電鍍處理所形成之第1領域Q1的第2導電層15，係發揮做為與外部電子零件之連接器接點之功能。亦即，在本實施形態之印刷電路板10中，於第1領域Q1最上表面形成有第2導電層15，於第2領域Q2的最上表面，形成有接著層13及絕緣層14(或絕緣層14’)。亦即，在本實施形態之印刷電路板10中，於第1領域Q1不存在接著層13及絕緣層14，在第2領域Q2不存在第2導電層15。在本實施形態之印刷電路板10，於第1領域Q1雖然露出第2導電層15，但是，第2領域Q2的第1導電層12係為了覆蓋絕緣層14(或14’)而不露出。

藉經過這些工序，關於第1領域Q1的第1導電層12厚度、第2領域Q2的第1導電層12厚度、第1領域Q1的 第2導電層15厚度、第2領域Q2的接著層13厚度、第2領域Q2的絕緣層14厚度，可獲得種種組合之印刷電路板10。

如第1圖所示，在本實施形態之印刷電路板10中，與外部連接器電性連接之端子部TL，係不被形成於印刷電路板10的端部(尖端或末端)，而被形成於一邊端部與另一邊端部之間。亦即，與外部連接器電性連接之端子部TL，並非被形成於印刷電路板10端部(尖端或末端)者。亦即，本實施形態之印刷電路板10，係如ZIF(Zero insertion Force)連接器用，在組裝於對手方之電子零件時，並非使尖端或末端的端子部，插電子零件的連接器以連接之形態之印刷電路板。

本實施形態之印刷電路板10端子部TL，如第1圖及第2圖所示，係在沿著xy座標之面中，與其他電子零件電性連接。本實施形態之印刷電路板10端子部TL，係透過異向性導電薄膜(ACF：Anisotropic Conductive Film)等之導電性接著媒體，被連接在其他電子零件上。亦即，本實施形態之印刷電路板10端子部TL，係在與其他電子零件之連接時，在中介有包括ACF、ACP(AnisotropicConductivePaste)等之接著功能之導電性材料之狀態下，藉壓著而被連接之端子。

在本實施形態之印刷電路板10中，在第1領域Q1的第2導電層15一邊主面側(圖中+z側)配置有ACF或ACP，透過ACF或ACP，第2導電層15係與其他電子零件的連接器電性連接。

雖然未特別侷限，但是，在本實施形態中，使第1領域Q1的第1導電層12及第2導電層15之合計高度(T12 (Q1)+T15)，與第2領域Q2第1導電層12的高度(T12(Q2)之差為小於0.1[μm]。而且，使最好第1領域Q1的第1導電層12及第2導電層15之合計高度(T12(Q1)+T15)，與第2領域Q2第1導電層12的高度(T12(Q2)之差為零，亦即，可使兩者之高度從概略相等至相等。

當為了形成第1領域Q1的端子部TL而形成第2導電層15時，第1領域Q1導電層的高度，係高於未形成之情形。當壓著端子部TL到其他連接器時，使為了ACF或ACP而使用之導電性填料，配置於第2導電層15的主面。當第1領域Q1導電層的高度較高時，在壓著時，導電性填料被押出，有時逃逸到第1領域Q1的導電層與導電層之間。導電性填料被押出時，在第2導電層15與其他電子零件的連接器之間，必要之導電性填料有可能數量不足。當導電性填料之數量不充分時，有連接阻力非常大之虞，而且有產生連接不良之虞。

在本實施形態中，考慮與構造性強度之平衡，使第1領域Q1的第1導電層12及第2導電層15之合計高度(T12(Q1)+T15)，與第2領域Q2第1導電層12的高度(T12(Q2))之差，係從微小至零。另外，當第2導電層15的高度，係低於第2領域Q2第1導電層12的高度時，與被連接之電子零件的連接器之距離加大。在此情形下，無法確保充分之電氣導電性，有可能產生導電不良。因為這些理由，而使第1領域Q1第2導電層15表面的高度之數值，與第2領域Q2第1導電層12表面的高度之數值之差較小，而且，最好使兩者之高度一致(差為零)。結果，可提高印刷電路板10與其他電 子零件之電氣連接性。

而且，本實施形態之印刷電路板10，有時折疊而被收容在電子機器的框體。此時，印刷電路板10係被彎曲。在因為承受彎曲力而產生之彎曲部分上，施加有種種應力。尤其，被收容於框體內之印刷電路板10，係成為長時間彎曲狀態。

第3圖係表示彎曲第2圖所示印刷電路板10後之狀態。第3圖係表示印刷電路板10被彎曲時之施加有應力者之一例之示意圖。第3圖的印刷電路板，係具有絕緣性基材11、第1導電層12、第2導電層15、接著層13及絕緣層14之多層構造。當這種多層構造之印刷電路板10被彎曲時，在其內側施加有壓縮應力S1，在其外側施加有拉伸應力S2。而且，在壓縮應力S1與拉伸應力S2均衡之中心(以虛線N表示)處，應力成為最小。在應力為最小之位置，如果配置第1導電層12時，可提高印刷電路板10之彎曲耐性。

但是，如本實施形態之印刷電路板10所示，為了在印刷電路板10的一邊端部與另一邊端部之間形成端子部TL，當係擁有具有於局部領域中，係露出到外部，發揮做為接點之功能之導電層之構造時，亦即，當係物理性之一個印刷電路板10，同時具有在局部不同之積層構造時，無法刻板地判斷應力為最小之位置。如本實施形態之印刷電路板10所示，當被形成於第1領域Q1之第1積層部QB1積層構造，與被形成在第2領域Q2(與第1領域Q1不同之領域)之第2積層部QB2積層構造不同時，第1積層部QB1與第2積層部QB2之積層構造中之壓縮應力S1與引張應力S2係不同。

如本實施形態之印刷電路板10所示，當採用第1領域Q1中之第1積層部QB1積層構造，與第2領域Q2中之第2積層部QB2積層構造不同之構造時，在第1積層部QB1與第2積層部QB2之邊界B，也無法否定產生龜裂之可能性。

而且，為了提高強度，雖然也考慮加厚各材料之厚度，但是，這樣與電子零件小型化‧薄型化之要求相反。

如此一來，在自印刷電路板10一邊端部至另一邊端部為止之間(在與端部不同之位置)，設置發揮做為與其他電子零件電性連接之端子部TL之功能之第2導電層15，藉此，在包括積層構造不同之第1積層部QB1與第2積層部QB2之印刷電路板10中，欲使對應薄型化之要求，與提高其彎曲耐性同時成立係很困難。

對於此課題，在本實施形態中，算出做為針對第1積層部QB1之強度評估值之第1評估值E1，算出做為針對第2積層部QB2之強度評估值之第2評估值E2。在此，第1積層部QB1係包含被形成於第1領域Q1之第2導電層15，不包含接著層13、絕緣層14、絕緣層14’。第2積層部QB2係包含被形成於第2領域Q2之絕緣層14’(接著層13、絕緣層14)，不包含第2導電層15。第1積層部QB1係包含：絕緣性基材11，對應第1領域Q1之領域；第1導電層12，被形成於其一邊主面上；以及第2導電層15，被形成於其第1導電層12的一邊主面上。亦即，第1積層部QB1係藉xy座標，定義第1領域Q1平面上的外延，藉第1導電層12與第2導電層15之厚度合計值，可定義z座標。第1積層部QB1係藉xyz座標， 被定義為立體構造。

第2積層部QB2係包含：絕緣性基材11，對應第2領域Q2之領域；第1導電層12，被形成於其一邊主面上；以及絕緣層14’，被形成於該第1導電層12的一邊主面上。在第2積層部QB2中，當使用接著材時，其包含：接著層13，被形成於第1導電層12的一邊主面；以及絕緣層14，被形成於該接著層13的一邊主面上。亦即，第2積層部QB2係藉xy座標，定義第2領域Q2平面上的外延，藉第1導電層12與絕緣層14’之厚度合計值(第1導電層12與接著層13與絕緣層14之厚度合計值)，可定義z座標。第2積層部QB2係藉xyz座標，被定義為立體構造。

在本實施形態中，在第1領域Q1中之積層構造，與不同於第1領域Q1之第2領域Q2中之積層構造係不同之印刷電路板10中，考慮第1領域Q1中之第1積層部之強度，與第2領域Q2中之第2積層部之強度之關係，可謀求薄型化，同時提高其彎曲耐性。

具體說來，在本實施形態中，算出針對第2圖所示第1領域Q1中之第1積層部QB1之做為強度評估值之第1評估值E1，同時算出針對第2積層部QB2之做為強度評估值之第2評估值E2。

在此，第1評估值E1係使用下述公式(1)以求出，第2評估值E2係使用下述公式(2)以求出。

第1評估值E1=(絕緣性基材11的楊氏係數×絕緣性基材11的厚度T11)+(第1導電層12的楊氏係數×第1導電層12 的厚度T12)+(第2導電層15的楊氏係數×第2導電層15的厚度T15)…公式(1)

第2評估值E2=(絕緣性基材11的楊氏係數×絕緣性基材11的厚度T11)+(第1導電層12的楊氏係數×第1導電層12的厚度T12)+(絕緣層14’的楊氏係數×絕緣層14’的厚度T14’)…公式(2)

而且，在第2積層部QB2中，當絕緣層14’不包含接著層13時，接著層13的厚度T13成為零，所以，成為上述公式(2)之(絕緣層14’的楊氏係數×絕緣層14’的厚度T14’)=(絕緣層14的楊氏係數×絕緣層14的厚度T14)。

在第2積層部QB2中，當絕緣層14’包含接著層13時，在求出絕緣層14’的第2評估值E2時，使用下述公式(2a)。

第2評估值E2=(絕緣性基材11的楊氏係數×絕緣性基材11的厚度T11)+(第1導電層12的楊氏係數×第1導電層12的厚度T12)+(接著層13的楊氏係數×接著層13的厚度T13)+(絕緣層14的楊氏係數×絕緣層14的厚度T14)…公式(2a)

在本實施形態中，楊氏係數(拉伸彈性係數)之量測手法，係遵照ISO 527-1、JIS K 7127JIS K 7161等之規格，藉申請時已經被知曉之手法量測。在上述公式(1)及公式(2)中所使用之各材料之楊氏係數，最好藉共通之量測手法量測。

而且，算出對於第2評估值E2之第1評估值E1之比值(E1/E2)。此評估值之比值(E1/E2)最好係大於0.85且小於1.23。在本實施形態中，調整做為各構件之絕緣性基材11的 厚度、第1導電層12的厚度、第2導電層15的厚度、絕緣層14’的厚度(或接著層13的厚度及絕緣層14的厚度)，使得評估值之比值(E1/E2)成為大於0.85且小於1.23之範圍。

藉此，可一邊考慮印刷電路板10各構成構件的楊氏係數與厚度，一邊提高印刷電路板10全體之彎曲強度。結果，可提供一種彎曲耐性優良，且可靠性很高之印刷電路板10。

對於第2評估值E2之第1評估值E1之比值(E1/E2)，最好係大於0.85以上且小於1.14。藉此，更能發揮上述作用及效果。

對於第2評估值E2之第1評估值E1之比值(E1/E2)，最好係大於0.85且小於1.04。藉此，更能發揮上述作用及效果。

在本實施形態中，被設於第2領域Q2之絕緣層14’的第1領域Q1側之端部(邊緣)之形狀，係在印刷電路板10之俯視中，形成不呈直線。

第4圖(A)係在第1圖中，放大虛線所示領域IVA)領域以表示之局部放大圖。第4圖(A)係以俯視表示第1領域Q1與第2領域Q2之邊界領域。第4圖(A)係表示被形成在第2領域Q2表面上之絕緣層14’與被形成在第1領域Q1表面上之第2導電層15之邊界部分。如上圖所示，構成被設於第2領域Q2之絕緣層14’的第1領域Q1側端部之邊緣14E之形狀，係在印刷電路板10之俯視中，不呈直線形狀。

第4(B)圖係表示放大在第4(A)圖中，以虛線表示之IV(B)領域之局部放大圖。如第4(B)圖所示，形 成被設於第2領域Q2之絕緣層14’(14)的第1領域Q1側端部之邊緣14E之形狀，係非直線。亦即，邊緣14E之圖中X方向之位置非同一。邊緣14E之圖中X方向之位置，係包含偏移到+X側之位置，與偏移到-X方向側之位置。本實施形態之邊緣14E，最好形成使得成為具有頂點之線形。頂點之位置最好係遵從既定規則之位置。雖然未特別侷限，但是，本實施形態之邊緣14E之形狀，最好係形成使得成為波形。波形最好係具有上弦側的頂點與下弦側的頂點之形狀。最好做成在圖中+X方向上成為凸之頂點(極大)與在圖中-X方向上成為凸之頂點(極小)，係交互顯現之波形。第4(B)圖係在第4(A)圖所示之絕緣性基材14’(14)例中，具有上弦側(圖中+X側)的頂點與下限側(圖中-X側)的頂點，這些成為鄰接之波形。波形之形狀雖然未特別侷限，但是，可任意設定頻率、週期、相位、波長及振幅。例如也可以使邊緣14E之形狀為正弦函數，適宜設定振幅、角頻率及相位。

如此一來，使絕緣層14’的與第2導電層15相接之邊緣14E之形狀不成為直線，藉此，當彎曲後，可分散施加在絕緣層14邊緣14E上之應力。尤其，藉使邊緣14E形狀為具有上弦側的頂點與下弦側的頂點之波形，在彎曲後，可均勻分散施加在絕緣層14邊緣14E上之應力。結果，可更加提高本實施形態印刷電路板10之彎曲保持次數。

雖然未特別侷限，但是，藉使薄板狀之絕緣層14’端部，切成波形等之非直線形狀，可使絕緣層14’邊緣14E成為波型等之非直線形狀。上述絕緣層14’係在由接著層13及絕緣 層14所構成之情形也相同。

以下，說明本發明之本實施形態中之實施例。

<實施例>

以下，針對使用更加具體化之試片之實施例，說明本發明。

為了確認本實施形態印刷電路板10之性能，使包括第2圖所示之構造，包括下述表1所示之銅箔蝕刻量與Ni電鍍厚度之試片，分別製作五個。針對各試片進行彎曲實驗，針對各試片之彎曲耐性做評估。

藉以下之手法，製作試片。

準備既定大小且在厚度25[μm]之聚酰亞胺樹脂製絕緣性基材11的一邊主面上，形成有厚度22[μm]第1導電層12(銅箔)之單面銅張設基材。使用既知之光刻技術，去除第1導電層12(銅箔)的既定領域，以形成既定之配線。

本實施例中所使用之聚酰亞胺樹脂(PI)製絕緣性基材11之楊氏係數係7.5[GPa]。又，銅製第1導電層12之楊氏係數係130[GPa]。

接著，將事先設定之基準面Q0(參照第2圖)右側/左側中之一邊側既定領域當作第1領域Q1，將另一邊側既定領域定義成第2領域Q2。使第1領域Q1與第2領域Q2為相同面積。

而且，在第2領域Q2貼合覆蓋層薄膜(有澤製作所股份有限公司製CVA0525)，成形接著層13及絕緣層14。在本實施例中所使用之接著層13的厚度T13係7.5[μm]楊氏係數係1.3[GPa]。絕緣層14的厚度T14係12.5[μm]。在本實施例中所

使用之聚酰亞胺樹脂製絕緣層14之楊氏係數係4.1[GPa]。在本例中，絕緣層14’係包含接著層13與絕緣層14。

之後，以混合硫酸與過氧化氫溶液之蝕刻液，蝕刻處理第1導電層12(銅箔)的表面。藉控制蝕刻處理之時間，調整第1導電層12(銅箔)的厚度。具體說來，蝕刻量愈多，則延長蝕刻處理時間，蝕刻量愈小，則縮短蝕刻處理時間，以實現下揭表1所示之蝕刻量。而且，蝕刻液只要對應第1導電層12之金屬種類以適宜選擇即可。例如當第1導電層12以鎳形成時，可使用混合硝酸與硫酸之蝕刻液。

接著，對第1導電層12第1領域Q1進行鎳電鍍，形成做為第2導電層15之鎳電鍍層。在電鍍處理中，藉調整電鍍處理時間，使第2導電層15的厚度T15做成下揭表1所示之厚度。本實施例中之鎳電鍍層(第2導電層15)的楊氏係數係200[GPa]。

如下揭表1所示，使原來厚度為22[μm]之第1導電層12的蝕刻量(厚度之減少量)，與藉電鍍處理所新形成之第2導電層15的厚度(厚度之增加量)係不同之各試片(比較例1~4，實施例1~19)，分別製作複數個。

針對各試片，使用上述公式(1)以算出第1評估值E1。同樣地，針對各試片，使用上述公式(2)以算出第2評估值E2。而且，算出對於第2評估值E2之第1評估值E1之比值(E1/E2)，表示在下揭表1。

又，針對製作後之各試片，實施彎曲實驗以量測彎曲保持次數，由其結果(彎曲保持次數)與各試片的剖面， 量測各層的厚度，算出對於第2評估值E2之第1評估值E1之比值(E1/E2)，表示在下揭表1。而且，在表1中，將彎曲保持次數之值當作基準，以分類各數據。

本實施例中之彎曲實驗係藉以下手法進行。

在既定方向配置有試片(印刷電路板10)。在試片的兩主面分別配置一對金屬塊。金屬塊係立方體。壓抵金屬塊的側面到試片的一邊主面，同時在相同位置中，壓抵另一金屬塊的側面到試片的另一邊主面。藉一對金屬塊，自兩面固定試片。

本實施例之試片，具有不與金屬塊相接之開放端部。開放端部係存在於沿著既定方向之試片的兩端。在此兩端之開放端部，可彼此導通，其中，設有可連接到外部電極之配線端部。此配線端部係被使用於下述之導通實驗。

在開放端部中，試片的主面與金屬塊的表面係直交。亦即，試片的開放端部係將金屬塊頂邊(角)當作旋轉軸，可在左右90度，合計180度之範圍轉動。在彎曲實驗中，使開放端部側的各試片的長度為共通。亦即，各試片的大小、金屬塊的大小、固定試片之金屬塊之位置(相對於試片之位置)係共通。

在被金屬塊固定後之狀態下，使試片的開放端部將金屬塊頂邊(角)當作旋轉軸，往右側(一邊主面側的金屬塊側)彎曲90度。接著，使試片的開放端部往左側(另一邊主面側的金屬塊側)彎曲90度。將此往左右之彎曲動作(往復動作)當作一次彎曲保持次數以計數之。在進行五次彎曲動作時，進行導通實驗。當藉導通實驗而導通被確認時，更繼續 進行彎曲動作。另外，當無法藉導通實驗而確認導通時，判斷試片的配線係已經斷線。

將試片的配線斷線後之做為彎曲動作次數「彎曲保持次數」，當作表示試片(印刷電路板10)彎曲耐性之結果，表示在表1。彎曲保持次數愈大，則可評估彎曲耐性較高。

在本實施例中，彎曲保持次數係10次以上之試片(印刷電路板10)之實施例，係評定為彎曲耐性很優良。在表 1中，係表示彎曲保持次數與試片評估值之比值(E1/E2)之關係。對於各試片之評估係如下。

當依據表1所示結果時，在實施例1~實施例19中，當對於第2評估值E2之第1評估值E1之比值(E1/E2)係大於0.85且小於1.23時，可知可獲得彎曲保持次數超過10次之優良彎曲耐性之印刷電路板10。

當依據表1所示之結果時，在實施例2~實施例19中，當對於第2評估值E2之第1評估值E1之比值(E1/E2)係大於0.85且小於1.14時，可知可獲得彎曲保持次數超過15次之優良彎曲耐性之印刷電路板。

當依據表1所示之結果時，在實施例7~實施例19中，當對於第2評估值E2之第1評估值E1之比值(E1/E2)比係大於0.85且小於1.08時，可知可獲得彎曲保持次數超過30次之優良彎曲耐性之印刷電路板。

又，在表1表示第1領域Q1第1導電層12及第2導電層15之合計厚度，與第2領域Q2第1導電層12厚度之差。此厚度之差，係在將被形成於第2領域Q2之第1導電層12的厚度(T12(Q2))當作基準時，與被形成於第1領域Q1之第1導電層12的厚度T12(Q1)及第2導電層15的厚度T15之合計(T12(Q1)+T15)之差。具體說來，表1所示之「厚度的差」，係自表1所示鎳電鍍實測厚度減去銅箔蝕刻量以求出。亦即，當表1所示「厚度之差」係負值時，第1領域Q1第1導電層12及第2導電層15厚度(T12(Q1)+T15)，係變得小於被形成於第2領域Q2之第1導電層12的厚度(T12 (Q2))。

當依據表1所示之結果時，在實施例8~實施例19中，當第1領域Q1第1導電層12及第2導電層15之合計厚度，小於第2領域Q2第1導電層12的厚度(差係負值)時，可知可獲得彎曲保持次數超過35次之優良彎曲耐性之印刷電路板。

又，由表1之結果可知：在實施例8~實施例19中，當第2領域Q2第2導電層15的厚度T15之值，係大於0[μm]且小於4.0[μm]時，可獲得彎曲保持次數超過35次之優良彎曲耐性之印刷電路板。

當依據表1所示之結果時，在第2導電層15厚度T15之值小於4.0[μm]時，其與第2導電層15厚度T15之值大於4.0[μm]之情形相比較下，可確認到其有彎曲保持次數之值變大之傾向。

以上說明過之實施形態，係為了容易理解本發明而記載者，其並非用於侷限本發明而記載者。因此，上述實施形態所開示之各要素，也包含屬於本發明技術性範圍之全部設計變更或均等物之旨趣。

10‧‧‧印刷電路板

11‧‧‧絕緣性基材

12‧‧‧第1導電層、銅箔

13‧‧‧接著層

14、14'‧‧‧絕緣層

15‧‧‧第2導電層、電鍍層

TL‧‧‧端子部

T11~T15‧‧‧厚度

T14'‧‧‧厚度

Q0‧‧‧基準面

Q1‧‧‧第1領域

Q2‧‧‧第2領域

QB1‧‧‧第1積層部

QB2‧‧‧第2積層部

Claims (4)

1. 一種印刷電路板，包括：絕緣性基材；第1導電層，其係在前述絕緣性基材的一邊主面上，被設於被設定在沿著前述絕緣性基材的主面之平面上之第1領域及與該第1領域不同之第2領域上；第2導電層，其係在前述第1導電層的一邊主面上，被形成在前述第1領域上；以及絕緣層，其係在前述第1導電層的一邊主面上，被形成在前述第2領域上，做為前述第1領域中之第1積層部之強度評估值之第1評估值E1之對於做為前述第2領域中之第2積層部之強度評估值之第2評估值E2之比值(E1/E2)，係大於0.91以上且小於0.99；其中，前述第1評估值E1係由以下公式(1)求出，前述第2評估值E2係由以下公式(2)求出；E1=(前述絕緣性基材的楊氏係數×該絕緣性基材的厚度)+(前述第1導電層的楊氏係數×該第1導電層的厚度)+(前述第2導電層的楊氏係數×該第2導電層的厚度)…公式(1) E2=(前述絕緣性基材的楊氏係數×該絕緣性基材的厚度)+(前述第1導電層的楊氏係數×該第1導電層的厚度)+(前述絕緣層的楊氏係數×該絕緣層的厚度)…公式(2)。
2. 如申請專利範圍第1項所述之印刷電路板，其中，前述第1評估值E1的對於前述第2評估值E2之比值(E1/E2)， 係大於0.91且小於0.97。
3. 如申請專利範圍第1項所述之印刷電路板，其中，被設於前述第2領域之前述絕緣層的前述第1領域側的端部，係在前述印刷電路板之俯視中，非直線。
4. 如申請專利範圍第2項所述之印刷電路板，其中，被設於前述第2領域之前述絕緣層的前述第1領域側的端部，係在前述印刷電路板之俯視中，非直線。