JPWO2019082714A1 - 多層基板、インターポーザおよび電子機器 - Google Patents

多層基板、インターポーザおよび電子機器 Download PDF

Info

Publication number
JPWO2019082714A1
JPWO2019082714A1 JP2019551017A JP2019551017A JPWO2019082714A1 JP WO2019082714 A1 JPWO2019082714 A1 JP WO2019082714A1 JP 2019551017 A JP2019551017 A JP 2019551017A JP 2019551017 A JP2019551017 A JP 2019551017A JP WO2019082714 A1 JPWO2019082714 A1 JP WO2019082714A1
Authority
JP
Japan
Prior art keywords
interlayer connecting
connecting conductor
external electrode
conductor
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019551017A
Other languages
English (en)
Other versions
JP7004004B2 (ja
Inventor
展正 小山
展正 小山
亮介 ▲高▼田
亮介 ▲高▼田
篤志 糟谷
篤志 糟谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019082714A1 publication Critical patent/JPWO2019082714A1/ja
Application granted granted Critical
Publication of JP7004004B2 publication Critical patent/JP7004004B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

多層基板（３０１）は、第１主面（ＭＳ１）を有する素体（１０）と、第１主面（ＭＳ１）に形成され、金属箔からなる第１外部電極（外部電極（Ｐ１１，Ｐ１２））と、第１層間接続導体（ＬＣ１１，ＬＣ１２）と、第１層間接続導体（ＬＣ１１，ＬＣ１２）よりも高い導電率を有する金属製の第２層間接続導体（ＬＣ２１，ＬＣ２２）と、を備える。素体（１０）は、複数の絶縁基材層（１１，１２，１３，１４，１５）を積層してなる。第１層間接続導体（ＬＣ１１，ＬＣ１２）は、少なくとも第１外部電極が形成される絶縁基材層（１１）に形成され、第１外部電極に接続されている。第２層間接続導体（ＬＣ２１，ＬＣ２２）は、素体（１０）の内部に配置され、第１層間接続導体（ＬＣ１１，ＬＣ１２）を介して第１外部電極に接続される。

Description

本発明は、複数の絶縁層が積層された素体に層間接続導体が形成された多層基板、インターポーザ、およびそのインターポーザを備える電子機器に関する。
従来、銅箔等による導体パターンが表面に設けられた複数の絶縁基材層を積層してなる多層基板が知られている。
例えば、特許文献１には、各絶縁基材層にそれぞれ形成した開口内に導電性ペーストを充填して焼成することにより形成される、層間接続導体を備えた多層基板が開示されている。上記多層基板の層間接続導体は、各絶縁基材層に形成された導体同士を、複数の絶縁基材層の積層方向に接合する接合材として機能する。
特開２００３−０８６９４８号公報
しかし、特許文献１に示される多層基板では、層間接続導体の材料に、接合材としての機能を満たす材料が選択されるため、選択できる材料が限定されてしまう。また、接合材としての機能を満たす材料は、金属単体に比べて導体抵抗の高いものが多いため、焼成後の層間接続導体の導体抵抗は高くなりやすい。
本発明の目的は、素体表面に形成された外部電極との接合性を保ちつつ、導体抵抗の低減が可能な層間接続導体を備えた多層基板、インターポーザ、およびそのインターポーザを備える電子機器を提供することにある。
（１）本発明の多層基板は、
複数の絶縁基材層を積層してなり、前記複数の絶縁基材層の積層方向に対して直交する第１主面を有する素体と、
前記第１主面に形成され、金属箔からなる第１外部電極と、
前記複数の絶縁基材層のうち、少なくとも前記第１外部電極が形成される絶縁基材層に形成され、前記第１外部電極に接続される第１層間接続導体と、
前記素体内に配置され、前記第１層間接続導体を介して前記第１外部電極に接続され、前記第１層間接続導体よりも高い導電率を有する金属製の第２層間接続導体と、
を備えることを特徴とする。
第１層間接続導体は、例えば、絶縁基材層に形成した貫通孔に導電性ペーストを充填し、加熱プレス処理により導電性ペーストを固化させることにより設けられるビア導体である。上記導電性ペーストには導体パターン等との接合性を重視した材料が用いられるため、ビア導体等の導電性はあまり高くない場合が多い。一方、この構成によれば、第１層間接続導体（例えば、ビア導体）および第２層間接続導体（金属部材）を併用して、複数の絶縁基材層の積層方向に延びて第１外部電極に接続される配線を形成している。そのため、上記配線を複数のビア導体のみで形成する場合に比べて、導体損失を低減できる。
この構成によれば、第１層間接続導体と第１外部電極との界面が、固相拡散接合により接続され、第１層間接続導体と第２層間接続導体との界面が、固相拡散接合により接続される。そのため、第１外部電極に接続される第１層間接続導体を、めっき法等を用いて形成する場合に比べて、容易な製法により、第１外部電極と第１層間接続導体との間の接合強度、および第１層間接続導体と第２層間接続導体との間の接合強度を高くできる。
（２）上記（１）において、前記第１層間接続導体は、前記第１外部電極が形成される絶縁基材層のみに形成されることが好ましい。この構成によれば、第１層間接続導体が複数のビア導体を互いに接続した構成である場合と比べて、積層方向に延びる配線の導体損失を低減でき、積層方向に延びる配線の電気的な接続信頼性を高めることができる。
（３）上記（１）または（２）において、前記素体は、前記第１主面に対向する第２主面を有し、前記第２主面に形成され、金属箔からなる第２外部電極と、前記複数の絶縁基材層のうち、少なくとも前記第２外部電極が形成される絶縁基材層に形成され、前記第２層間接続導体および前記第２外部電極にそれぞれ接続される第３層間接続導体と、をさらに備え、前記第２層間接続導体は、前記第３層間接続導体よりも高い導電性を有していてもよい。導電性ペーストが固化されてなるビア導体等は導電性があまり高くない場合が多い。一方、この構成によれば、第３層間接続導体（例えば、ビア導体）および第２層間接続導体（金属部材）を併用して、複数の絶縁基材層の積層方向に延びて第２外部電極に接続される配線を形成している。そのため、上記配線を複数のビア導体のみで形成する場合に比べて、導体損失を低減できる。
（４）上記（３）において、前記第３層間接続導体は、前記第２外部電極が形成される絶縁基材層のみに形成されることが好ましい。この構成によれば、第３層間接続導体が複数のビア導体を互いに接続した構成である場合と比べて、積層方向に延びる配線の導体損失を低減でき、積層方向に延びる配線の電気的な接続信頼性を高めることができる。
（５）上記（１）から（４）のいずれかにおいて、前記素体は、前記積層方向の厚みが、前記積層方向に直交する方向の長さよりも厚いことが好ましい。素体の積層方向の厚みが厚く、積層方向に延びて外部電極に接続される配線が長い場合、上記配線を複数のビア導体のみで形成すると、上記配線での導体損失が大きくなる。そのため、特に、素体の積層方向の厚みが厚く、上記配線が長い場合に、第１層間接続導体と第２層間接続導体とを併用することによる導体損失の低減効果は大きい。
（６）上記（１）から（５）のいずれかにおいて、前記素体は、前記第１主面に直交する端面を有し、前記端面に形成される面状導体を備えていてもよい。この構成によれば、面状導体によるシールド効果によって、第２層間接続導体等から外部への不要輻射を抑制できる、または第２層間接続導体等に対する外部からのノイズの影響を抑制できる。
（７）上記（１）から（６）のいずれかにおいて、前記第２層間接続導体は、前記複数の絶縁基材層のうち２以上の絶縁基材層に亘って配置されていることが好ましい。この構成によれば、積層方向に延びて外部電極に接続される配線を形成するのに必要な、ビア導体の数を少なくできるため、多層基板の製造工程を簡略化できる。また、この構成により、上記配線の電気的な接続信頼性が高まる。
（８）上記（１）から（７）のいずれかにおいて、前記第２層間接続導体の前記積層方向の長さは、前記第２層間接続導体と導通する層間接続導体の前記積層方向の長さよりも長いことが好ましい。この構成によれば、第２層間接続導体の積層方向の長さが、ビア導体等の積層方向の長さよりも短い場合に比べて、導体損失を低減できる。
（９）上記（１）から（８）のいずれかにおいて、高周波伝送線路の少なくとも一部を構成する信号線を備え、前記信号線は、前記第１層間接続導体および前記第２層間接続導体を含むことが好ましい。この構成によれば、第２層間接続導体を含まない信号線に比べて、信号線全体の導体抵抗は低減され、伝送損失を低減できる。
（１０）本発明のインターポーザは、
第１部材と第２部材との間に配置され、前記第１部材および前記第２部材を電気的に接続するインターポーザであって、
前記インターポーザは、
複数の絶縁基材層を積層してなり、前記複数の絶縁基材層の積層方向に対して直交し、互いに対向する第１主面および第２主面を有する素体と、
前記第１主面に形成され、金属箔からなる第１外部電極と、
前記第２主面に形成され、金属箔からなる第２外部電極と、
前記複数の絶縁基材層のうち、少なくとも前記第１外部電極が形成される絶縁基材層に形成され、前記第１外部電極に接続される第１層間接続導体と、
前記素体内に配置され、前記第１層間接続導体を介して前記第１外部電極に接続され、前記第１層間接続導体よりも高い導電率を有する金属製の第２層間接続導体と、
前記複数の絶縁基材層のうち、少なくとも前記第２外部電極が形成される絶縁基材層に形成され、前記第２層間接続導体および前記第２外部電極にそれぞれ接続される第３層間接続導体と、
を備え、
前記第２層間接続導体は、前記第３層間接続導体よりも高い導電性を有することを特徴とする。
この構成によれば、素体表面に形成される外部電極との接合性を保ちつつ、導体抵抗の低減が可能な層間接続導体を備えたインターポーザを実現できる。
（１１）上記（１０）において、前記第１外部電極と前記第２外部電極との間の配線は、前記第１層間接続導体、前記第２層間接続導体および前記第３層間接続導体のみで形成されることが好ましい。この構成によれば、第１外部電極と第２外部電極との間の配線に、第１層間接続導体および第３層間接続導体以外の他のビア導体が含まれていないため、上記配線に他のビア導体が含まれている場合に比べて、導体損失をさらに低減できる。
（１２）上記（１０）または（１１）において、前記素体は、前記第１主面に直交する端面を有し、前記端面に形成される面状導体をさらに備えることが好ましい。この構成によれば、面状導体によるシールド効果によって、第２層間接続導体等（信号線）から外部への不要輻射を抑制できる、または第２層間接続導体（信号線）に対する外部からのノイズの影響を抑制できる。
（１３）本発明の電子機器は、
第１部材と、
第２部材と、
前記第１部材と前記第２部材との間に配置され、前記第１部材と前記第２部材とを電気的に接続するインターポーザと、
を備え、
前記インターポーザは、
複数の絶縁基材層を積層してなり、前記複数の絶縁基材層の積層方向に対して直交し、互いに対向する第１主面および第２主面を有する素体と、
前記第１主面に形成され、金属箔からなる第１外部電極と、
前記第２主面に形成され、金属箔からなる第２外部電極と、
前記複数の絶縁基材層のうち、少なくとも前記第１外部電極が形成される絶縁基材層に形成され、前記第１外部電極に接続される第１層間接続導体と、
前記素体内に配置され、前記第１層間接続導体を介して前記第１外部電極に接続され、前記第１層間接続導体よりも高い導電率を有する金属製の第２層間接続導体と、
前記複数の絶縁基材層のうち、少なくとも前記第２外部電極が形成される絶縁基材層に形成され、前記第２層間接続導体および前記第２外部電極にそれぞれ接続される第３層間接続導体と、
を有し、
前記第２層間接続導体は、前記第３層間接続導体よりも高い導電性を有することを特徴とする。
この構成によれば、素体表面に形成される外部電極との接合性を保ちつつ、導体抵抗の低減が可能な層間接続導体を有するインターポーザを備えた、電子機器を実現できる。
（１４）上記（１３）において、前記第１部材または前記第２部材に実装され、前記第１部材と前記第２部材との間に配置される部品をさらに備えていてもよい。
（１５）上記（１４）において、前記素体は、前記第１主面に直交する端面を有し、前記インターポーザは、前記端面に形成される面状導体を有し、前記面状導体は、前記第２層間接続導体と前記部品との間に位置することが好ましい。この構成によれば、面状導体によるシールド効果によって、第２層間接続導体等（信号線）から部品に対する不要輻射を抑制できる、または信号線に対する部品からのノイズの影響を抑制できる。
本発明によれば、素体表面に形成される外部電極との接合性を保ちつつ、導体抵抗の低減が可能な層間接続導体を備えた多層基板、インターポーザ、およびそのインターポーザを備える電子機器を実現できる。
図１は、第１の実施形態に係る多層基板３０１の断面図である。 図２は、第１の実施形態に係る電子機器５０１の主要部を示す断面図である。 図３は、多層基板３０１の製造工程を順に示す断面図である。 図４は、第２の実施形態に係るインターポーザ４０２の断面図である。 図５は、第２の実施形態に係る電子機器５０２の主要部を示す断面図である。 図６は、インターポーザ４０２の製造工程を順に示す断面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
図１は、第１の実施形態に係る多層基板３０１の断面図である。
多層基板３０１は、素体１０、外部電極Ｐ１１，Ｐ１２，ＧＰ１１，ＧＰ１２，ＧＰ１３，ＧＰ１４、第１層間接続導体ＬＣ１１，ＬＣ１２、第２層間接続導体ＬＣ２１，ＬＣ２２、第４層間接続導体ＬＣ４１，ＬＣ４２、導体２１，３１，３２，４１，４２，４３，４４等を備える。
素体１０は、長手方向がＸ軸方向に一致する長尺状の絶縁体の平板であり、複数の絶縁基材層１１，１２，１３，１４，１５を積層し、加熱プレスしてなる。素体１０は、互いに対向する第１主面ＭＳ１および第２主面ＭＳ２を有する。第１主面ＭＳ１および第２主面ＭＳ２は、複数の絶縁基材層１１〜１５の積層方向（Ｚ軸方向）に対して直交する面である。素体１０は、例えば液晶ポリマー（ＬＣＰ）またはポリエーテルエーテルケトン（ＰＥＥＫ）を主材料とする平板である。なお、素体１０の第１主面ＭＳ１または第２主面ＭＳ２には、ソルダーレジスト膜やカバーレイフィルム等の保護層が形成されていてもよい。
外部電極Ｐ１１，Ｐ１２，ＧＰ１１，ＧＰ１２，ＧＰ１３，ＧＰ１４は、第１主面ＭＳ１に形成されるＣｕ箔等の金属箔からなる導体パターンである。なお、外部電極Ｐ１１，Ｐ１２，ＧＰ１１，ＧＰ１２，ＧＰ１３，ＧＰ１４には、例えばＮｉを下地としたＡｕめっき処理が施されていてもよい。また、外部電極Ｐ１１，Ｐ１２，ＧＰ１１，ＧＰ１２，ＧＰ１３，ＧＰ１４の表面に、はんだがプリコートされていてもよい。
本実施形態では、外部電極Ｐ１１，Ｐ１２が本発明における「第１外部電極」に相当する。
第１層間接続導体ＬＣ１１，ＬＣ１２は、第１外部電極（外部電極Ｐ１１，Ｐ１２）が形成される絶縁基材層１１のみに形成されるビア導体である。第１層間接続導体ＬＣ１１は第１外部電極（外部電極Ｐ１１）に接続され、第１層間接続導体ＬＣ１２は第１外部電極（外部電極Ｐ１２）に接続される。第１層間接続導体ＬＣ１１，ＬＣ１２は、例えば、絶縁基材層１１に設けた貫通孔にＣｕ，Ｓｎ等もしくはそれらの合金等の金属粉を含む導電性ペーストを配設した後、加熱プレス処理により固化させることにより形成されたビア導体である。なお、第１層間接続導体ＬＣ１１，ＬＣ１２は、例えば、はんだでもよい。
本発明における「第１層間接続導体」とは、第１外部電極と第２層間接続導体（後に詳述する）との間を接続するビア導体である。本実施形態に係る第１層間接続導体ＬＣ１１，ＬＣ１２は、第１外部電極が形成される絶縁基材層１１のみに形成される１つのビア導体であるが、この構成に限定されるものではない。第１層間接続導体は、例えば、絶縁基材層１１を含む複数の絶縁基材層１１，１２にそれぞれ形成される複数のビア導体を互いに接続したものでもよい。
第２層間接続導体ＬＣ２１，ＬＣ２２は、素体１０内に配置され、第１層間接続導体ＬＣ１１，ＬＣ１２よりも高い導電率を有する金属部材である。第２層間接続導体ＬＣ２１は、第１層間接続導体ＬＣ１１を介して第１外部電極（外部電極Ｐ１１）に接続されている。第２層間接続導体ＬＣ２２は、第１層間接続導体ＬＣ１２を介して第１外部電極（外部電極Ｐ１２）に接続されている。第２層間接続導体ＬＣ２１，ＬＣ２２は、例えば直径約０．１ｍｍ〜０．２ｍｍ程度のＣｕ製ピン、またはＣｕ製ワイヤーを所定長単位で切断したものである。
第１層間接続導体の導電率、および第２層間接続導体の導電率は、シミュレーションによって算出が可能である。例えば、第１層間接続導体および第２層間接続導体を有し、その両端に電極が形成された構造体と、第１層間接続導体のみ、または第２層間接続導体のみを有し、その両端に電極が形成された構造体と、を用意する。その後、それらの構造体の電極にプローバーを当ててマルチメーターによって測定し、その測定結果をシミュレーションすることで算出できる。
第４層間接続導体ＬＣ４１，ＬＣ４２は、第１外部電極（外部電極Ｐ１１，Ｐ１２）に接続されるビア導体である。第４層間接続導体ＬＣ４１は第２層間接続導体ＬＣ２１に接続され、第４層間接続導体ＬＣ４２は第２層間接続導体ＬＣ２２に接続される。第４層間接続導体ＬＣ４１，ＬＣ４２は、例えば、絶縁基材層１３に設けた貫通孔にＣｕ，Ｓｎもしくはそれらの合金等の金属粉を含む導電性ペーストを配設した後、加熱プレス処理により固化させることによって形成されたビア導体である。なお、第４層間接続導体ＬＣ４１，ＬＣ４２は、例えば、はんだでもよい。
「第４層間接続導体」とは、第２層間接続導体と他の導体（外部電極以外の導体パターン）との間、または、第２層間接続導体同士を接続するビア導体を言う。本実施形態に係る第４層間接続導体ＬＣ４１，ＬＣ４２は、絶縁基材層１３のみに形成される１つのビア導体であるが、この構成に限定されるものではない。第４層間接続導体は、例えば、複数の絶縁基材層にそれぞれ形成される複数のビア導体を互いに接続したものでもよい。
図１に示すように、接続された第１層間接続導体（ＬＣ１１，ＬＣ１２）、第２層間接続導体（ＬＣ２１，ＬＣ２２）および第４層間接続導体（ＬＣ４１，ＬＣ４２）は、１または複数の絶縁基材層（絶縁基材層１１，１２，１３）を貫通するように素体１０内に配置されている。
導体２１，３１，３２，４１，４２，４３，４４は、素体１０内に形成された導体パターンである。導体２１，３１，４１，４２，４３，４４は、例えばＣｕ箔等の導体パターンである。
図１に示すように、外部電極Ｐ１１は外部電極Ｐ１２に接続されている。具体的には、外部電極Ｐ１１は、第１層間接続導体ＬＣ１１、第２層間接続導体ＬＣ２１および第４層間接続導体ＬＣ４１を介して、導体２１の一端に接続される。導体２１の他端は、第１層間接続導体ＬＣ１２、第２層間接続導体ＬＣ２２および第４層間接続導体ＬＣ４２を介して、外部電極Ｐ１２に接続される。
また、外部電極ＧＰ１１は外部電極ＧＰ１２に接続されている。具体的には、外部電極ＧＰ１１は層間接続導体を介して導体３１の一端に接続され、導体３１の他端は層間接続導体を介して外部電極ＧＰ１２に接続される。外部電極ＧＰ１３は外部電極ＧＰ１４に接続されている。具体的には、外部電極ＧＰ１３は、導体４１，４２および複数の層間接続導体を介して、導体３２の一端に接続される。導体３２の他端は、導体４３，４４および複数の層間接続導体を介して、外部電極ＧＰ１４に接続される。なお、これらの層間接続導体は、例えば、絶縁基材層に設けた貫通孔に導電性ペーストを配設した後、加熱プレス処理により固化させることによって設けられたビア導体である。また、これらの層間接続導体は、例えばはんだでもよい。
本実施形態では、図１に示すように、導体２１、導体３１，３２（グランド導体）、導体２１と導体３１とで挟まれる絶縁基材層１２，１３、導体２１と導体３２とで挟まれる絶縁基材層１４、を含んだストリップライン構造の高周波伝送線路が構成される。
なお、本実施形態では、電気的に接続された外部電極Ｐ１１，Ｐ１２、第１層間接続導体ＬＣ１１，ＬＣ１２、第２層間接続導体ＬＣ２１，ＬＣ２２、第４層間接続導体ＬＣ４１，ＬＣ４２および導体２１が、本発明における「信号線」に相当する。
次に、本発明の多層基板３０１を備える電子機器について、図を参照して説明する。図２は、第１の実施形態に係る電子機器５０１の主要部を示す断面図である。
電子機器５０１は、多層基板３０１、回路基板１０１および部品９１等を備える。回路基板１０１は、例えばガラス／エポキシ基板である。
図２に示すように、回路基板１０１の上面Ｓ１には、多層基板３０１および部品９１が実装されている。素体１０の第１主面ＭＳ１は、回路基板１０１の上面Ｓ１に対向する。部品９１は、例えばチップ型インダクタやチップ型キャパシタ等のチップ部品である。
回路基板１０１の上面Ｓ１には、複数のランド６１，６２，７１，７２，７３，７４，７５，７６が形成されている。上記ランド７１〜７４は、回路基板１０１のグランドに接続されている。
外部電極Ｐ１１，Ｐ１２（第１外部電極）は、上記ランド６１，６２にそれぞれ直接はんだ付けされる。外部電極ＧＰ１１，ＧＰ１２，ＧＰ１３，ＧＰ１４は、上記ランド７１，７２，７３，７４にそれぞれ直接はんだ付けされ、回路基板１０１のグランドに電気的に接続される。これにより、多層基板３０１は回路基板１０１に電気的に接続される。また、部品９１は、上記ランド７５，７６にそれぞれ直接はんだ付けされる。
本実施形態に係る多層基板３０１によれば、次のような効果を奏する。
（ａ）上述したように、第１層間接続導体ＬＣ１１，ＬＣ１２等のビア導体は、例えば、絶縁基材層に形成した貫通孔に導電性ペーストを充填し、加熱プレス処理により導電性ペーストを固化させることにより設けられる。導電性ペーストには導体パターン等との接合性を重視した材料（例えば、導体パターンと固相拡散層を形成し得る材料）が用いられるため、ビア導体等の導電性はあまり高くない場合が多い。一方、本実施形態では、第１層間接続導体ＬＣ１１，ＬＣ１２（例えば、ビア導体）および第２層間接続導体ＬＣ２１，ＬＣ２２（金属部材）を併用して、複数の絶縁基材層１１〜１５の積層方向（Ｚ軸方向）に延びて第１外部電極（外部電極Ｐ１１，Ｐ１２）に接続される配線を形成している。そのため、上記配線を複数のビア導体のみで形成する場合に比べて、導体損失を低減できる。
また、本実施形態では、Ｚ軸方向に延びて第１外部電極に接続される配線の一部に、固相拡散層よりも剛性の高い金属からなる第２層間接続導体ＬＣ２１，ＬＣ２２を用いるため、上記配線の剛性が高まる。したがって、多層基板に曲げ応力が加わった場合でも、上記配線にクラックを生じ難くできる。
（ｂ）また、本実施形態では、貫通孔を利用して接合材として機能するビア導体（第１層間接続導体ＬＣ１１，ＬＣ１２および第４層間接続導体ＬＣ４１，ＬＣ４２）を形成するため、素体１０を形成する際に、接合材としての第１層間接続導体ＬＣ１１，ＬＣ１２の位置ずれは起こり難い。また、素体１０を形成する際に、接合材としての第４層間接続導体ＬＣ４１，ＬＣ４２の位置ずれは起こり難い。したがって、第１層間接続導体ＬＣ１１，ＬＣ１２（または、第４層間接続導体ＬＣ４１，ＬＣ４２）の位置ずれに伴う特性変化や、他の導体（第１外部電極、第２層間接続導体または導体３２）との短絡を起こり難くできる。
（ｃ）本実施形態では、第１外部電極（外部電極Ｐ１１，Ｐ１２）と第１層間接続導体ＬＣ１１，ＬＣ１２との界面が、固相拡散接合により接続される。この構成によれば、第１外部電極に接続される第１層間接続導体を、めっき法等を用いて形成する場合に比べて、容易な製法により、第１外部電極と第１層間接続導体との間の接合強度を高くできる。
（ｄ）また、本実施形態では、第１層間接続導体ＬＣ１１，ＬＣ１２と第２層間接続導体ＬＣ２１，ＬＣ２２との界面が、固相拡散接合により接続される。この構成によれば、第２層間接続導体に接続される第１層間接続導体を、めっき法等を用いて形成する場合と比べて、容易な製法により、第１層間接続導体と第２層間接続導体との間の接合強度を高くできる。
（ｅ）また、第１外部電極（外部電極Ｐ１１，Ｐ１２）に接続されるビア導体（第１層間接続導体ＬＣ１１，ＬＣ１２）は、導電性ペーストを加熱プレス処理により固化させて形成するものであるため、加熱プレス時に外部電極Ｐ１１，Ｐ１２を平坦化させやすい。そのため、はんだを用いて多層基板を回路基板１０１に実装する際に、外部電極Ｐ１１，Ｐ１２表面の凹凸に起因した回路基板１０１への接合不良を抑制でき、接合強度を高めることができる。
（ｆ）上述したように、本実施形態では、ビア導体（第１層間接続導体ＬＣ１１，ＬＣ１２）および金属部材（第２層間接続導体ＬＣ２１，ＬＣ２２）を併用して、Ｚ軸方向に延びる配線を形成している。導電性ペーストを固化してなる第１層間接続導体ＬＣ１１，ＬＣ１２（ビア導体）は、樹脂成分を含むため、単体金属である第２層間接続導体ＬＣ２１，ＬＣ２２に比べて、樹脂を主材料とする絶縁基材層との接合強度が高い。そのため、第２層間接続導体のみを用いてＺ軸方向に延びる配線を形成する場合に比べて、Ｚ軸方向に延びる配線と絶縁基材層との接合強度が高まる。この構成により、機械的強度と電気的な接続信頼性の高い多層基板を実現できる。
（ｇ）本実施形態によれば、上述したように（上記（ａ）（ｃ）（ｄ）（ｆ）を参照）、第１層間接続導体と外部電極との間、第１層間接続導体と第２層間接続導体との間の接合強度を高めることができ、積層方向（Ｚ軸方向）に延びて第１外部電極に接続される配線の、剛性を高めることができる。特に、本実施形態に係る電子機器５０１のように、多層基板３０１を回路基板１０１にはんだで直接接続する場合には、コネクタを用いて多層基板を回路基板に接続する場合に比べて、多層基板３０１と回路基板１０１の線膨張係数差に起因する応力が、多層基板３０１に加わりやすい。一方、本実施形態によれば、多層基板３０１と回路基板１０１の線膨張係数差に起因する応力が加わっても、上記配線にクラックを生じ難くできる。
（ｈ）本実施形態では、複数の絶縁基材層１１，１２，１３，１４，１５が熱可塑性樹脂からなる。この構成によれば、後に詳述するように、積層した複数の絶縁基材層１１，１２，１３，１４，１５を一括プレスすることにより、素体１０を容易に形成できるため、多層基板３０１の製造工程が削減され、コストを低く抑えることができる。
（ｉ）また、本実施形態では、高周波伝送線路部の信号線に、第１層間接続導体ＬＣ１１，ＬＣ１２（ビア導体）よりも高い導電率を有する第２層間接続導体ＬＣ２１，ＬＣ２２を用いている。この構成によれば、第２層間接続導体ＬＣ２１，ＬＣ２２を含まない信号線に比べて、信号線全体の導体抵抗は低減され、伝送損失を低減できる。
また、高周波伝送線路の信号線に、第１層間接続導体および第２層間接続導体を用いる場合、第２層間接続導体では、使用周波数帯における導体損失が小さいことが望ましい。第１層間接続導体の導体損失、および第２層間接続導体の導体損失は、シミュレーションによって算出が可能である。例えば、第１層間接続導体および第２層間接続導体を有し、その両端に電極が形成された構造体と、第１層間接続導体のみ、または第２層間接続導体のみを有し、その両端に電極が形成された構造体と、を用意する。その後、それらの構造体の電極にプローバーを当ててネットワークアナライザで測定し、その測定結果をシミュレーションすることで算出できる。
（ｊ）本実施形態では、外部電極Ｐ１１，Ｐ１２（第１外部電極）が、複数のランド６１，６２にそれぞれ直接はんだ付けされている。この構成によれば、コネクタを介して多層基板３０１を回路基板１０１に接続する場合と比較して、インピーダンス不整合が生じ難く、反射損失も抑えられる。また、この構成によれば、コネクタを介して多層基板３０１を回路基板１０１に接続する場合と比較して、不要な隙間が殆ど無く多層基板３０１と回路基板１０１とを接合できるため、電子機器内の狭いスペースにも配置できるようになる。
本実施形態に係る多層基板３０１は、例えば次のような工程で製造される。図３は、多層基板３０１の製造工程を順に示す断面図である。なお、図３では、説明の都合上ワンチップ（個片）での製造工程で説明するが、実際の多層基板の製造工程は集合基板状態で行われる。
まず、図３中の（１）に示すように、複数の絶縁基材層１１，１２，１３，１４，１５を準備する。絶縁基材層１１，１２，１３，１４，１５は、例えば液晶ポリマー（ＬＣＰ）またはポリエーテルエーテルケトン（ＰＥＥＫ）等の熱可塑性樹脂を主材料とするシートである。
その後、複数の絶縁基材層１１，１２，１３，１４に、外部電極Ｐ１１，Ｐ１２，ＧＰ１１，ＧＰ１２，ＧＰ１３，ＧＰ１４および導体２１，３１，３２，４１，４２，４３，４４等を形成する。具体的には、集合基板状態の絶縁基材層１１，１３，１４の片面に、金属箔（例えばＣｕ箔）をラミネートし、その後、その金属箔をフォトリソグラフィでパターニングする。また、集合基板状態の絶縁基材層１２の両面に、金属箔（例えばＣｕ箔）をラミネートし、その後、その金属箔をフォトリソグラフィでパターンニングする。
これにより、集合基板状態の絶縁基材層１１に外部電極Ｐ１１，Ｐ１２，ＧＰ１１，ＧＰ１２，ＧＰ１３，ＧＰ１４を形成し、集合基板状態の絶縁基材層１２に導体３１，４１，４４を形成し、集合基板状態の絶縁基材層１３に導体２１，４２，４３を形成し、集合基板状態の絶縁基材層１４に導体３２を形成する。
また、複数の絶縁基材層１１，１２，１３，１４には、第１層間接続導体ＬＣ１１，ＬＣ１２および層間接続導体が形成される。第１層間接続導体ＬＣ１１，ＬＣ１２および層間接続導体は、絶縁基材層１１，１２，１３，１４にレーザー等で貫通孔を設けた後、Ｃｕ，Ｓｎもしくはそれらの合金等の金属粉を含む導電性ペーストを配設（充填）し、後の加熱プレス処理により固化させることによって設けられる。そのため、第１層間接続導体ＬＣ１１，ＬＣ１２および層間接続導体は、後の加熱プレス時の温度よりも融点（溶融温度）の低い材料とする。なお、第１層間接続導体ＬＣ１１，ＬＣ１２は、例えばはんだでもよい。
さらに、絶縁基材層１２に開口ＡＰ１，ＡＰ２を形成する。開口ＡＰ１，ＡＰ２は、平面形状が、第２層間接続導体ＬＣ２１，ＬＣ２２の平面形状に合わせた貫通孔である。開口ＡＰ１，ＡＰ２は、例えばレーザー加工、またはパンチング等による型抜きによって形成される。
次に、図３中の（２）に示すように、第２層間接続導体ＬＣ２１，ＬＣ２２を準備する。その後、絶縁基材層１１，１２，１３，１４，１５の順に積層すると同時に、積層した複数の絶縁基材層１１〜１５の内部に形成された２つの空洞部内に第２層間接続導体ＬＣ２１，ＬＣ２２をそれぞれ収納（埋設）する。具体的に説明すると、開口ＡＰ１，ＡＰ２によって、積層した複数の絶縁基材層１１〜１５の内部に２つの空洞部が形成される。第２層間接続導体ＬＣ２１，Ｌ２２は、例えば直径約０．１ｍｍ〜０．２ｍｍ程度のＣｕ製ピン、またはＣｕ製ワイヤーを所定長単位で切断したものである。
その後、積層した複数の絶縁基材層１１〜１５を加熱プレスすることにより、集合基板状態の素体１０を形成する。本実施形態では、複数の絶縁基材層１１，１２，１３，１４，１５がそれぞれ熱可塑性樹脂を主材料とするシートであり、加熱プレス時に樹脂が上記空洞部内に回り込むため、加熱プレス後の素体内には隙間が殆ど残らない。なお、加熱プレスする際に、プレス機の平滑な面を外部電極Ｐ１１，Ｐ１２（第１外部電極）に押し当ててプレスを行うことにより、第１外部電極Ｐ１１，Ｐ１２の表面を平坦化できる。
最後に集合基板から個々の個片に分離して、図３中の（３）に示す多層基板３０１を得る。
上記製造方法によれば、積層した複数の絶縁基材層１１〜１５を一括プレスすることにより、多層基板３０１（素体１０）を容易に形成できるため、製造工程の工数が削減され、コストを低く抑えることができる。
《第２の実施形態》
第２の実施形態では、素体の第２主面にも外部電極が形成された例を示す。
図４は、第２の実施形態に係るインターポーザ４０２の断面図である。なお、本実施形態では、第１部材と第２部材との間に配置され（挟まれ）、第１部材と第２部材とを電気的に接続するインターポーザを例として説明するが、第１の実施形態で示した多層基板であってもよい。
インターポーザ４０２は、素体１０Ａ、外部電極Ｐ１１，Ｐ１２，Ｐ２１，Ｐ２２、面状導体１，２、第１層間接続導体ＬＣ１１，ＬＣ１２、第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａ、第３層間接続導体ＬＣ３１，ＬＣ３２等を備える。
以下、第１の実施形態に係る多層基板３０１と異なる部分について説明する。
素体１０Ａは、直方体状の絶縁体であり、複数の絶縁基材層１１ａ，１２ａ，１３ａ，１４ａ，１５ａを積層し、加熱プレスしてなる。素体１０Ａは、互いに対向する第１主面ＭＳ１および第２主面ＭＳ２を有する。また、素体１０Ａは、第１主面ＭＳ１および第２主面ＭＳ２に直交する端面ＳＳ１，ＳＳ２を有する。
外部電極Ｐ１１，Ｐ１２は、第１主面ＭＳ１に形成されるＣｕ箔等からなる導体パターンであり、Ｐ２１，Ｐ２２は、第２主面ＭＳ２に形成されるＣｕ箔等からなる導体パターンである。
本実施形態では、外部電極Ｐ１１，Ｐ１２が本発明における「第１外部電極」に相当し、外部電極Ｐ２１，Ｐ２２が本発明における「第２外部電極」に相当する。
面状導体１は素体１０Ａの端面ＳＳ１に形成される導体膜であり、面状導体２は素体１０Ａの端面ＳＳ２に形成される導体膜である。面状導体１，２は、例えば無電界めっき等によって形成されるＣｕ等のめっき膜である。
第１層間接続導体ＬＣ１１，ＬＣ１２は、第１外部電極（外部電極Ｐ１１，Ｐ１２）が形成される絶縁基材層１１ａのみに形成されるビア導体である。第１層間接続導体ＬＣ１１は外部電極Ｐ１１に接続され、第１層間接続導体ＬＣ１２は外部電極Ｐ１２に接続される。
第３層間接続導体ＬＣ３１，ＬＣ３２は、第２外部電極（外部電極Ｐ２１，Ｐ２２）が形成される絶縁基材層１５ａのみに形成されるビア導体である。第３層間接続導体ＬＣ３１は、外部電極Ｐ２１および第２層間接続導体ＬＣ２１Ａにそれぞれ接続される。また、第３層間接続導体ＬＣ３２は、外部電極Ｐ２２および第２層間接続導体ＬＣ２２Ａにそれぞれ接続される。第３層間接続導体ＬＣ３１，ＬＣ３２は、例えば、絶縁基材層１５ａに設けた貫通孔にＣｕ，Ｓｎもしくはそれらの合金等の金属粉を含む導電性ペーストを配設した後、加熱プレス処理により固化させることによって形成されたビア導体である。なお、第３層間接続導体ＬＣ３１，ＬＣ３２は、例えばはんだでもよい。
本発明における「第３層間接続導体」とは、第２外部電極と第２層間接続導体との間を接続するビア導体である。本実施形態に係る第３層間接続導体ＬＣ３１，ＬＣ３２は、第２外部電極が形成される絶縁基材層１５ａのみに形成される１つのビア導体であるが、この構成に限定されるものではない。第３層間接続導体は、例えば、絶縁基材層１５ａを含む複数の絶縁基材層１５ａ，１４ａにそれぞれ形成される複数のビア導体を互いに接続したものでもよい。
第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａは、素体１０Ａ内に配置され、第１層間接続導体ＬＣ１１，ＬＣ１２および第３層間接続導体ＬＣ３１，ＬＣ３２よりも高い導電率を有する金属部材である。第２層間接続導体ＬＣ２１Ａは、第１層間接続導体ＬＣ１１を介して外部電極Ｐ１１に接続され、第３層間接続導体ＬＣ３１を介して外部電極Ｐ２１に接続されている。第２層間接続導体ＬＣ２２Ａは、第１層間接続導体ＬＣ１１を介して外部電極Ｐ１２に接続され、第３層間接続導体ＬＣ３２を介して外部電極Ｐ２２に接続されている。
なお、本実施形態に係る第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａは、第１の実施形態で説明した第２層間接続導体ＬＣ２１，ＬＣ２２よりもＺ軸方向の長さが長い。
図４に示すように、外部電極Ｐ１１は外部電極Ｐ２１に接続され、外部電極Ｐ１２は外部電極Ｐ２２に接続されている。具体的には、外部電極Ｐ１１は、第１層間接続導体ＬＣ１１、第２層間接続導体ＬＣ２１Ａおよび第３層間接続導体ＬＣ３１を介して、外部電極Ｐ２１に接続される。外部電極Ｐ１２は、第１層間接続導体ＬＣ１２、第２層間接続導体ＬＣ２２Ａおよび第３層間接続導体ＬＣ３２を介して、外部電極Ｐ２２に接続される。
本実施形態では、電気的に接続された外部電極Ｐ１１，Ｐ２１、第１層間接続導体ＬＣ１１、第２層間接続導体ＬＣ２１Ａおよび第３層間接続導体ＬＣ３１が、本発明における「信号線」に相当する。また、電気的に接続された外部電極Ｐ１２，Ｐ２２、第１層間接続導体ＬＣ１２、第２層間接続導体ＬＣ２２Ａおよび第３層間接続導体ＬＣ３２が、本発明における「信号線」に相当する。
なお、本実施形態では、図４に示すように、第１外部電極（外部電極Ｐ１１，Ｐ１２）と第２外部電極（外部電極Ｐ２１，Ｐ２２）との間の配線は、第１層間接続導体（ＬＣ１１，ＬＣ１２）、第２層間接続導体（ＬＣ２１Ａ，ＬＣ２２Ａ）および第３層間接続導体（ＬＣ３１，ＬＣ３２）のみで形成されている。言い換えると、本実施形態に係る「信号線」は、第１層間接続導体および第３層間接続導体以外のビア導体（例えば、第４層間接続導体）を含んでいない。
図４に示すように、本実施形態では、第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａが、複数の絶縁基材層１２ａ，１３ａ，１４ａに亘って配置されている。また、素体１０Ａは、積層方向（Ｚ軸方向）の厚みＬａが、積層方向に直交する方向（Ｘ軸方向またはＹ軸方向）の長さＬｂよりも厚い（Ｌａ＞Ｌｂ）。また、本実施形態では、第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａの積層方向（Ｚ軸方向）の長さが、ビア導体（第１層間接続導体および第３層間接続導体）のＺ軸方向の長さよりも長い。
次に、本発明のインターポーザ４０２を備える電子機器について、図を参照して説明する。図５は、第２の実施形態に係る電子機器５０２の主要部を示す断面図である。
電子機器５０２は、インターポーザ４０２、回路基板１０２，２０１および部品９２等を備える。インターポーザ４０２および部品９２は、全体が回路基板１０２と回路基板２０１との間に配置されている（挟まれている）。回路基板１０２，２０１は、例えばガラス／エポキシ基板である。部品９２は、例えばチップ型インダクタやチップ型キャパシタ等のチップ部品、ＲＦＩＣ素子、インピーダンス整合回路等である。
本実施形態では、回路基板１０２が本発明における「第１部材」に相当し、回路基板２０１が本発明における「第２部材」に相当する。
図５に示すように、回路基板１０２の上面Ｓ１には、インターポーザ４０２および部品９２が実装されている。素体１０Ａの第１主面ＭＳ１は、回路基板１０２の上面Ｓ１に対向し、素体１０Ａの第２主面ＭＳ２は、回路基板２０１の下面Ｓ２に対向する。
回路基板１０２の上面Ｓ１には、複数のランド６１，６２，７１，７２が形成されている。外部電極Ｐ１１，Ｐ１２（第１外部電極）は、上記ランド６１，６２にそれぞれ直接はんだ付けされる。これにより、インターポーザ４０２が回路基板１０２に電気的に接続される。また、部品９２の端子は、上記ランド７１，７２にそれぞれ直接はんだ付けされる。
また、回路基板２０１の下面には、複数のランド８１，８２が形成されている。外部電極Ｐ２１，Ｐ２２（第２外部電極）は、上記ランド８１，８２にそれぞれ直接はんだ付けされる。これにより、インターポーザ４０２は、回路基板２０１に電気的に接続される。
図５に示すように、電子機器５０２では、面状導体１が、信号線（例えば、第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａ）と部品９２との間に位置している。
本実施形態に係るインターポーザ４０２および電子機器５０２によれば、第１の実施形態で述べた効果以外に、次のような効果を奏する。
（ｋ）本実施形態では、第１部材（回路基板１０２）と第２部材（回路基板２０１）との間にインターポーザ４０２が挟まれ、第１部材および第２部材がインターポーザ４０２を介して電気的に接続されている。この構成によれば、第１部材の表面（回路基板１０２の上面Ｓ１）または第２部材の表面（回路基板２０１の下面Ｓ２）に部品９２を実装する空間を確保しつつ、第１部材と第２部材とが離間した状態で電気的に接続できる。
（ｌ）上述したように、導電性ペーストを固化させてなるビア導体等の導電性はあまり高くない場合が多い。一方、本実施形態では、第３層間接続導体ＬＣ３１，ＬＣ３２（ビア導体）および第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａ（金属部材）を併用して、複数の絶縁基材層１１ａ〜１５ａの積層方向（Ｚ軸方向）に延びて第２外部電極（外部電極Ｐ２１，Ｐ２２）に接続される配線を形成している。そのため、上記配線を複数のビア導体のみで形成する場合に比べて、導体損失を低減できる。
（ｍ）本実施形態では、第２外部電極（外部電極Ｐ２１，Ｐ２２）と第３層間接続導体ＬＣ３１，ＬＣ３２との界面が、固相拡散接合により接続される。この構成によれば、第２外部電極に接続される第３層間接続導体を、めっき法等を用いて形成する場合に比べて、容易な製法により、第３層間接続導体と第２外部電極との間の接合強度を高くできる。
（ｎ）また、本実施形態では、第３層間接続導体ＬＣ３１，ＬＣ３２と第２層間接続導体ＬＣ２１，ＬＣ２２との界面が、固相拡散接合により接続される。この構成によれば、第２層間接続導体に接続される第３層間接続導体を、めっき法等を用いて形成する場合と比べて、容易な製法により、第２層間接続導体と第３層間接続導体との間の接合強度を高くできる。
（ｏ）上述したように、第２外部電極（外部電極Ｐ２１，Ｐ２２）に接続される第３層間接続導体ＬＣ３１，ＬＣ３２（ビア導体）は、導電性ペーストを加熱プレス処理により固化させて形成するものであるため、加熱プレス時に外部電極Ｐ２１，Ｐ２２を平坦化させやすい。特に、インターポーザは、第１部材と第２部材との間の距離に対して高精度に配置する必要があるが、外部電極の表面に凹凸がある場合には、インターポーザを高精度に配置することは困難となる。しかし、上記構成によれば、第１外部電極の表面と同様に、第２外部電極の表面を容易に平坦化できるため、インターポーザを高精度に配置でき、外部電極表面の凹凸に起因した接合不良も抑制できる。
（ｐ）また、絶縁基材層の積層数が多い素体の場合に、積層方向（Ｚ軸方向）に延びて外部電極（第１外部電極または第２外部電極）に接続される上記配線を全て上記ビア導体で形成すると、必要なビア導体の数が多くなって、ビア導体の接続箇所が多くなることにより電気的接続の信頼性が低くなる。一方、本実施形態では、第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａが複数の絶縁基材層１２ａ，１３ａ，１４ａに亘って配置されている。この構成によれば、上記配線を形成するのに必要な、ビア導体の数を少なくできるため、インターポーザ４０２の製造工程を簡略化できる。また、この構成によれば、上記配線の電気的な接続信頼性が高まる。
なお、本実施形態では、例えばＣｕ製ワイヤーを切断して第２層間接続導体を成形しているため、Ｚ軸方向に長い形状（長尺状）の第２層間接続導体を容易に得ることができる。
（ｑ）本実施形態では、図４に示すように、第１外部電極（外部電極Ｐ１１，Ｐ１２）が形成される絶縁基材層１１ａのみに第１層間接続導体ＬＣ１１，ＬＣ１２が形成されている。この構成によれば、第１層間接続導体が複数のビア導体を互いに接続した構成である場合と比べて、積層方向（Ｚ軸方向）に延びて第１外部電極に接続される配線の導体損失を低減でき、上記配線の電気的な接続信頼性を高めることができる。
なお、第１層間接続導体は、１つの絶縁基材層（第１外部電極が形成される絶縁基材層）に形成される１つのビア導体に限定されるものではなく、複数のビア導体を互いに接続したものでもよい。具体的に説明すると、第１層間接続導体は、複数の絶縁基材層（例えば、図４に示す複数の絶縁基材層１１ａ，１２ａ）にそれぞれ形成される複数のビア導体を互いに接続したものでもよい。但し、導体損失を低減するという作用効果の点では、第１層間接続導体が、第１外部電極が形成される絶縁基材層のみに形成される構成が好ましい。
（ｒ）本実施形態では、図４に示すように、第２外部電極（外部電極Ｐ２１，Ｐ２２）が形成される絶縁基材層１５ａのみに第３層間接続導体ＬＣ３１，ＬＣ３２が形成されている。この構成によれば、第３層間接続導体が複数のビア導体を互いに接続した構成である場合と比べて、積層方向（Ｚ軸方向）に延びて第２外部電極に接続される配線の導体損失を低減でき、上記配線の電気的な接続信頼性を高めることができる。
なお、第３層間接続導体は、１つの絶縁基材層（第２外部電極が形成される絶縁基材層）に形成される１つのビア導体に限定されるものではなく、複数のビア導体を互いに接続したものでもよい。具体的に説明すると、第３層間接続導体は、複数の絶縁基材層（例えば、図４に示す複数の絶縁基材層１５ａ，１４ａ）にそれぞれ形成される複数のビア導体を互いに接続したものでもよい。但し、導体損失を低減するという作用効果の点では、第３層間接続導体が、第２外部電極が形成される絶縁基材層のみに形成される構成が好ましい。
（ｓ）本実施形態に係る素体１０Ａは、積層方向（Ｚ軸方向）の厚みＬａが、積層方向に直交する方向（Ｘ軸方向またはＹ軸方向）の長さＬｂよりも厚い（Ｌａ＞Ｌｂ）。素体の積層方向（Ｚ軸方向）の厚みが厚く、積層方向（Ｚ軸方向）に延伸して外部電極に接続される配線が長い場合、上記配線を複数のビア導体のみで形成すると、上記配線での導体損失が大きくなる。そのため、特に、素体のＺ軸方向の厚みが厚く、上記配線が長い場合に、第１層間接続導体と第２層間接続導体とを併用することによる導体損失の低減効果は大きい。
（ｔ）さらに、本実施形態では、第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａの積層方向（Ｚ軸方向）の長さが、第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａに導通する層間接続導体（例えば、第１層間接続導体および第３層間接続導体等のビア導体）のＺ軸方向の長さよりも長い。この構成によれば、第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａの積層方向の長さが、上記層間接続導体（例えば、第１層間接続導体および第３層間接続導体等のビア導体）のＺ軸方向の長さよりも短い場合に比べて、導体損失を低減できる。
（ｕ）また、本実施形態では、図４に示すように、第１外部電極と第２外部電極との間の配線（外部電極Ｐ１１と外部電極Ｐ２１との間の配線、または、外部電極Ｐ１２と外部電極Ｐ２２との間の配線）が、第１層間接続導体、第２層間接続導体および第３層間接続導体のみで形成されている。この構成によれば、第１外部電極と第２外部電極との間の配線に、第１層間接続導体および第３層間接続導体以外の他のビア導体（例えば、第４層間接続導体）が含まれていないため、上記配線に他のビア導体が含まれる場合に比べて、導体損失をさらに低減できる。
（ｖ）本実施形態に係るインターポーザ４０２は、素体１０Ａの端面ＳＳ１，ＳＳ２に形成される面状導体１，２を備える。また、本実施形態では、面状導体１が、信号線（第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａ等）と部品９２との間に位置している。この構成によれば、面状導体によるシールド効果によって、信号線から外部への（部品９２に対する）不要輻射を抑制できる、または信号線に対する外部（部品９２）からのノイズの影響を抑制できる。なお、本実施形態で示した面状導体１，２は、回路基板１０２または回路基板２０１のグランドに接続されていてもよい。
また、この構成によれば、信号線（第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａ等）と端面ＳＳ１，ＳＳ２との間に層間接続導体を配置する構成に比べて、信号線と外部（部品９２）とのアイソレーションを高めることができる。
本実施形態に係るインターポーザ４０２は、例えば次のような工程で製造される。図６は、インターポーザ４０２の製造工程を順に示す断面図である。なお、図６では、説明の都合上ワンチップ（個片）での製造工程で説明するが、実際のインターポーザの製造工程は集合基板状態で行われる。
まず、図６中の（１）に示すように、複数の絶縁基材層１１ａ，１２ａ，１３ａ，１４ａ，１５ａを準備する。絶縁基材層１１ａ，１２ａ，１３ａ，１４ａ，１５ａの構成は、第１の実施形態で説明したものと同じである。
その後、複数の絶縁基材層１１ａ，１５ａに、外部電極Ｐ１１，Ｐ１２，Ｐ２１，Ｐ２２を形成する。具体的には、集合基板状態の絶縁基材層１１ａ，１５ａの片面に、金属箔（例えばＣｕ箔）をラミネートし、その後、その金属箔をフォトリソグラフィでパターニングする。これにより、集合基板状態の絶縁基材層１１ａに外部電極Ｐ１１，Ｐ１２を形成し、集合基板状態の絶縁基材層１５ａに外部電極Ｐ２１，Ｐ２２を形成する。
また、複数の絶縁基材層１１ａ，１５ａには、第１層間接続導体ＬＣ１１，ＬＣ１２および第３層間接続導体ＬＣ３１，ＬＣ３２が形成される。第１層間接続導体ＬＣ１１，ＬＣ１２および第３層間接続導体ＬＣ３１，ＬＣ３２は、絶縁基材層１１ａ，１５ａにレーザー等で貫通孔を設けた後、Ｃｕ，Ｓｎもしくはそれらの合金等の金属粉を含む導電性ペーストを配設（充填）し、後の加熱プレス処理により固化させることによって設けられる。そのため、第１層間接続導体ＬＣ１１，ＬＣ１２および第３層間接続導体ＬＣ３１，ＬＣ３２は、後の加熱プレス時の温度よりも融点（溶融温度）の低い材料とする。なお、第３層間接続導体ＬＣ３１，ＬＣ３２は、例えばはんだでもよい。
さらに、絶縁基材層１２ａに開口ＡＰ１，ＡＰ２を形成し、絶縁基材層１３ａに開口ＡＰ３，ＡＰ４を形成し、絶縁基材層１４ａに開口ＡＰ５，ＡＰ６する。開口ＡＰ１，ＡＰ３，ＡＰ５は、平面形状が、第２層間接続導体ＬＣ２１Ａの平面形状に合わせた貫通孔である。開口ＡＰ２，ＡＰ４，ＡＰ６は、平面形状が第２層間接続導体ＬＣ２２Ａの平面形状に合わせた貫通孔である。開口ＡＰ１，ＡＰ２，ＡＰ３，ＡＰ４，ＡＰ５，ＡＰ６は、例えばレーザー加工、またはパンチング等による型抜きによって形成される。
次に、図６中の（２）に示すように、第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａを準備する。その後、絶縁基材層１１ａ，１２ａ，１３ａ，１４ａ，１５ａの順に積層すると同時に、積層した複数の絶縁基材層１１ａ〜１５ａの内部に形成された２つの空洞部内に第２層間接続導体ＬＣ２１Ａ，ＬＣ２２Ａをそれぞれ収納（埋設）する。具体的に説明すると、開口ＡＰ１，ＡＰ２，ＡＰ３，ＡＰ４，ＡＰ５，ＡＰ６によって、積層した複数の絶縁基材層１１ａ〜１５ａの内部に２つの空洞部が形成される。
その後、積層した複数の絶縁基材層１１ａ〜１５ａを加熱プレスすることにより、集合基板状態の素体１０Ａを形成した後、集合基板から個々の個片に分離する。
最後に、素体１０Ａの端面ＳＳ１，ＳＳ２に、面状導体１，２をそれぞれ形成して、図６中の（３）に示すインターポーザ４０２を得る。面状導体１，２は、例えば無電界めっき等によって形成されるＣｕ等のめっき膜である。
なお、本実施形態では、第１部材（回路基板１０２）のみに部品９２が実装された電子機器の例を示したが、この構成に限定されるものではない。部品は第２部材（回路基板２０１）のみに実装されていてもよく、部品が第１部材および第２部材の両方に実装されていてもよい。
本実施形態では、インターポーザ４０２と第１部材（回路基板１０２）とがはんだを介して直接的に接続される例を示したが、インターポーザと第１部材とは、コネクタを介して接続されていてもよい。例えば、インターポーザ４０２に第１外部電極に接続されたプラグを設け、第１部材（回路基板１０２）の上面Ｓ１にレセプタクルを実装し、プラグとレセプタクルとの嵌合により電気的・機械的に接続する構成でもよい。このことは、インターポーザと第２部材との間の接続についても同様である。
《その他の実施形態》
なお、以上に示した各実施形態では、素体の形状が長尺状または直方体状である例を示したが、素体の形状は本発明の作用効果を奏する範囲において適宜変更可能である。素体の平面形状は、例えば多角形、円形、楕円形、Ｌ字形、クランク形、Ｔ字形、Ｙ字形、リング状等であってもよい。
以上に示した各実施形態では、５つの絶縁基材層を積層してなる素体の例を示したが、素体を形成する絶縁基材層の積層数は、これに限定されるものではない。素体を形成する絶縁基材層の積層数は複数であれば、４以下でもよく、６以上でもよい。
また、以上に示した各実施形態では、素体を形成する複数の絶縁基材層が熱可塑性樹脂からなる例について示したが、この構成に限定されるものではない。複数の絶縁基材層は、熱硬化性樹脂であってもよい。但し、複数の絶縁基材層が熱可塑性樹脂である場合には、上述したように、絶縁基材を容易に形成できるため、多層基板の製造工程の工数が削減され、コストを低く抑えることができる。
また、第１外部電極および第２外部電極の形状、個数等については、以上に示した各実施形態での構成例に限定されるものではなく、本発明の作用効果を奏する範囲において適宜変更可能である。
なお、インターポーザに形成される高周波伝送線路は、上述した各実施形態で示す構成に限定されるものではない。インターポーザには、例えば他の伝送線路（マイクロストリップライン、コプレーナライン等）が形成されていてもよい。
また、以上に示した各実施形態では、高周波伝送線路のみ形成された多層基板（またはインターポーザ）の例を示したが、この構成に限定されるものではない。多層基板（またはインターポーザ）に形成される回路構成は、各実施形態で説明した構成に限定されるものではなく、本発明の作用・効果を奏する範囲において適宜変更可能である。例えば、多層基板（またはインターポーザ）には、各種フィルタ（ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、バンドエリミネーションフィルタ）等の周波数フィルタが設けられていてもよい。さらに、多層基板（またはインターポーザ）は、導体パターンで構成されるコイルや、導体パターンで形成されるキャパシタが形成されていてもよい。また、例えば、チップ型インダクタやチップ型キャパシタ等のチップ部品が、素体に実装されていてもよい。さらに、素体の内部に、上記チップ部品が埋設されていてもよい。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
ＡＰ１，ＡＰ２，ＡＰ３，ＡＰ４，ＡＰ５，ＡＰ６…開口
Ｌａ…素体の積層方向の厚み
Ｌｂ…素体の積層方向に直交する方向の長さ
ＬＣ１１，ＬＣ１２…第１層間接続導体
ＬＣ２１，ＬＣ２１Ａ，ＬＣ２２，ＬＣ２２Ａ…第２層間接続導体
ＬＣ３１，ＬＣ３２…第３層間接続導体
ＬＣ４１，ＬＣ４２…第４層間接続導体
ＭＳ１…素体の第１主面
ＭＳ２…素体の第２主面
ＧＰ１１，ＧＰ１２，ＧＰ１３，ＧＰ１４…外部電極
Ｐ１１，Ｐ１２…外部電極（第１外部電極）
Ｐ２１，Ｐ２２…外部電極（第２外部電極）
Ｓ１…回路基板の上面
Ｓ２…回路基板の下面
ＳＳ１，ＳＳ２…素体の端面
１，２…面状導体
１０，１０Ａ…素体
１１，１１ａ，１２，１２ａ，１３，１３ａ，１４，１４ａ，１５，１５ａ…絶縁基材層
２１，３１，３２，４１，４２，４３，４４…導体
６１，６２，７１，７２，７３，７４，７５，７６，８１，８２…ランド
９１…部品
９２…部品
１０１…回路基板
１０２…回路基板（第１部材）
２０１…回路基板（第２部材）
３０１…多層基板
４０２…インターポーザ
５０１，５０２…電子機器

Claims (15)

  1. 複数の絶縁基材層を積層してなり、前記複数の絶縁基材層の積層方向に対して直交する第１主面を有する素体と、
    前記第１主面に形成され、金属箔からなる第１外部電極と、
    前記複数の絶縁基材層のうち、少なくとも前記第１外部電極が形成される絶縁基材層に形成され、前記第１外部電極に接続される第１層間接続導体と、
    前記素体内に配置され、前記第１層間接続導体を介して前記第１外部電極に接続され、前記第１層間接続導体よりも高い導電率を有する金属製の第２層間接続導体と、
    を備えることを特徴とする多層基板。
  2. 前記第１層間接続導体は、前記第１外部電極が形成される絶縁基材層のみに形成される、請求項１に記載の多層基板。
  3. 前記素体は、前記第１主面に対向する第２主面を有し、
    前記第２主面に形成され、金属箔からなる第２外部電極と、
    前記複数の絶縁基材層のうち、少なくとも前記第２外部電極が形成される絶縁基材層に形成され、前記第２層間接続導体および前記第２外部電極にそれぞれ接続される第３層間接続導体と、
    をさらに備え、
    前記第２層間接続導体は、前記第３層間接続導体よりも高い導電性を有する、請求項１または２に記載の多層基板。
  4. 前記第３層間接続導体は、前記第２外部電極が形成される絶縁基材層のみに形成される、請求項３に記載の多層基板。
  5. 前記素体は、前記積層方向の厚みが、前記積層方向に直交する方向の長さよりも厚い、請求項１から４のいずれかに記載の多層基板。
  6. 前記素体は、前記第１主面に直交する端面を有し、
    前記端面に形成される面状導体を備える、請求項１から５のいずれかに記載の多層基板。
  7. 前記第２層間接続導体は、前記複数の絶縁基材層のうち２以上の絶縁基材層に亘って配置されている、請求項１から６のいずれかに記載の多層基板。
  8. 前記第２層間接続導体の前記積層方向の長さは、前記第２層間接続導体と導通する層間接続導体の前記積層方向の長さよりも長い、請求項１から７のいずれかに記載の多層基板。
  9. 高周波伝送線路の少なくとも一部を構成する信号線を備え、
    前記信号線は、前記第１層間接続導体および前記第２層間接続導体を含む、請求項１から８のいずれかに記載の多層基板。
  10. 第１部材と第２部材との間に配置され、前記第１部材および前記第２部材を電気的に接続するインターポーザであって、
    前記インターポーザは、
    複数の絶縁基材層を積層してなり、前記複数の絶縁基材層の積層方向に対して直交し、互いに対向する第１主面および第２主面を有する素体と、
    前記第１主面に形成され、金属箔からなる第１外部電極と、
    前記第２主面に形成され、金属箔からなる第２外部電極と、
    前記複数の絶縁基材層のうち、少なくとも前記第１外部電極が形成される絶縁基材層に形成され、前記第１外部電極に接続される第１層間接続導体と、
    前記素体内に配置され、前記第１層間接続導体を介して前記第１外部電極に接続され、前記第１層間接続導体よりも高い導電率を有する金属製の第２層間接続導体と、
    前記複数の絶縁基材層のうち、少なくとも前記第２外部電極が形成される絶縁基材層に形成され、前記第２層間接続導体および前記第２外部電極にそれぞれ接続される第３層間接続導体と、
    を備え、
    前記第２層間接続導体は、前記第３層間接続導体よりも高い導電性を有することを特徴とするインターポーザ。
  11. 前記第１外部電極と前記第２外部電極との間の配線は、前記第１層間接続導体、前記第２層間接続導体および前記第３層間接続導体のみで形成される、請求項１０に記載のインターポーザ。
  12. 前記素体は、前記第１主面に直交する端面を有し、
    前記端面に形成される面状導体をさらに備える、請求項１０または１１に記載のインターポーザ。
  13. 第１部材と、
    第２部材と、
    前記第１部材と前記第２部材との間に配置され、前記第１部材と前記第２部材とを電気的に接続するインターポーザと、
    を備え、
    前記インターポーザは、
    複数の絶縁基材層を積層してなり、前記複数の絶縁基材層の積層方向に対して直交し、互いに対向する第１主面および第２主面を有する素体と、
    前記第１主面に形成され、金属箔からなる第１外部電極と、
    前記第２主面に形成され、金属箔からなる第２外部電極と、
    前記複数の絶縁基材層のうち、少なくとも前記第１外部電極が形成される絶縁基材層に形成され、前記第１外部電極に接続される第１層間接続導体と、
    前記素体内に配置され、前記第１層間接続導体を介して前記第１外部電極に接続され、前記第１層間接続導体よりも高い導電率を有する金属製の第２層間接続導体と、
    前記複数の絶縁基材層のうち、少なくとも前記第２外部電極が形成される絶縁基材層に形成され、前記第２層間接続導体および前記第２外部電極にそれぞれ接続される第３層間接続導体と、
    を有し、
    前記第２層間接続導体は、前記第３層間接続導体よりも高い導電性を有する、電子機器。
  14. 前記第１部材または前記第２部材に実装され、前記第１部材と前記第２部材との間に配置される部品をさらに備える、請求項１３に記載の電子機器。
  15. 前記素体は、前記第１主面に直交する端面を有し、
    前記インターポーザは、前記端面に形成される面状導体を有し、
    前記面状導体は、前記第２層間接続導体と前記部品との間に位置する、請求項１４に記載の電子機器。
JP2019551017A 2017-10-26 2018-10-15 多層基板、インターポーザおよび電子機器 Active JP7004004B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017206733 2017-10-26
JP2017206733 2017-10-26
PCT/JP2018/038278 WO2019082714A1 (ja) 2017-10-26 2018-10-15 多層基板、インターポーザおよび電子機器

Publications (2)

Publication Number Publication Date
JPWO2019082714A1 true JPWO2019082714A1 (ja) 2020-09-10
JP7004004B2 JP7004004B2 (ja) 2022-01-21

Family

ID=66247853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019551017A Active JP7004004B2 (ja) 2017-10-26 2018-10-15 多層基板、インターポーザおよび電子機器

Country Status (4)

Country Link
US (2) US11089680B2 (ja)
JP (1) JP7004004B2 (ja)
CN (1) CN211831340U (ja)
WO (1) WO2019082714A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021176166A (ja) * 2020-05-01 2021-11-04 株式会社村田製作所 インダクタ部品及びインダクタ構造体
JP7287343B2 (ja) * 2020-05-13 2023-06-06 株式会社村田製作所 インダクタ部品及びインダクタ構造体
CN113194369B (zh) * 2021-03-25 2022-10-14 闻泰通讯股份有限公司 一种麦克风
TWI810728B (zh) * 2021-11-29 2023-08-01 貿聯國際股份有限公司 電路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236979A (ja) * 1995-02-24 1996-09-13 Nec Corp 混成集積回路装置およびその製造方法
JP2001015929A (ja) * 1999-06-29 2001-01-19 Sony Chem Corp 多層基板
JP2014146650A (ja) * 2013-01-28 2014-08-14 Murata Mfg Co Ltd 配線基板およびその製造方法
JP2014207462A (ja) * 2012-03-22 2014-10-30 株式会社村田製作所 半導体装置および半導体モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5456778A (en) * 1992-08-21 1995-10-10 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
JP3407737B2 (ja) 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
US7652213B2 (en) * 2004-04-06 2010-01-26 Murata Manufacturing Co., Ltd. Internal conductor connection structure and multilayer substrate
JP2007088356A (ja) * 2005-09-26 2007-04-05 Matsushita Electric Ind Co Ltd 層間接続用導電体およびその製造方法
WO2007007451A1 (ja) * 2005-07-12 2007-01-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
WO2011058938A1 (ja) * 2009-11-10 2011-05-19 株式会社村田製作所 多層基板およびその製造方法
JP5749235B2 (ja) 2012-09-25 2015-07-15 パナソニック株式会社 回路部品内蔵基板の製造方法
CN204498488U (zh) * 2012-10-03 2015-07-22 株式会社村田制作所 元器件内置基板
CN205093051U (zh) * 2013-05-14 2016-03-16 株式会社村田制作所 部件内置基板以及通信模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236979A (ja) * 1995-02-24 1996-09-13 Nec Corp 混成集積回路装置およびその製造方法
JP2001015929A (ja) * 1999-06-29 2001-01-19 Sony Chem Corp 多層基板
JP2014207462A (ja) * 2012-03-22 2014-10-30 株式会社村田製作所 半導体装置および半導体モジュール
JP2014146650A (ja) * 2013-01-28 2014-08-14 Murata Mfg Co Ltd 配線基板およびその製造方法

Also Published As

Publication number Publication date
CN211831340U (zh) 2020-10-30
US20200245460A1 (en) 2020-07-30
WO2019082714A1 (ja) 2019-05-02
US20210345487A1 (en) 2021-11-04
US11089680B2 (en) 2021-08-10
JP7004004B2 (ja) 2022-01-21
US11510315B2 (en) 2022-11-22

Similar Documents

Publication Publication Date Title
JP7004004B2 (ja) 多層基板、インターポーザおよび電子機器
JP6156610B2 (ja) 電子機器、およびアンテナ素子
JP5967290B2 (ja) 高周波伝送線路
JP7001101B2 (ja) インターポーザおよび電子機器
JP7120294B2 (ja) 電子機器
US9673501B2 (en) Laminated flat cable and method for producing same
JP6137360B2 (ja) 高周波線路及び電子機器
JP6090480B2 (ja) 高周波信号伝送線路及び電子機器
WO2019098011A1 (ja) 樹脂多層基板、電子部品およびその実装構造
US9444126B2 (en) High-frequency signal line
JP6547833B2 (ja) 多層基板、電子機器および多層基板の製造方法
CN210899888U (zh) 多层基板以及电子设备
JP6870751B2 (ja) インターポーザおよび電子機器
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP2015185550A (ja) 多層高周波基板、アンテナ装置
CN211828497U (zh) 树脂多层基板以及电子设备
JP2005019730A (ja) 配線基板およびそれを用いた電子装置
JP7095739B2 (ja) 電気素子の製造方法
JP7400821B2 (ja) 伝送線路の製造方法及び伝送線路
WO2021020019A1 (ja) 伝送線路基板および電子機器
WO2015186537A1 (ja) 伝送線路部材
WO2018139048A1 (ja) インターポーザおよび電子機器
JP2016181349A (ja) コネクタ装置及びその組立方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211213

R150 Certificate of patent or registration of utility model

Ref document number: 7004004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150