KR20180026499A - 프린트 배선판 - Google Patents

프린트 배선판 Download PDF

Info

Publication number
KR20180026499A
KR20180026499A KR1020187003243A KR20187003243A KR20180026499A KR 20180026499 A KR20180026499 A KR 20180026499A KR 1020187003243 A KR1020187003243 A KR 1020187003243A KR 20187003243 A KR20187003243 A KR 20187003243A KR 20180026499 A KR20180026499 A KR 20180026499A
Authority
KR
South Korea
Prior art keywords
conductive layer
region
thickness
layer
evaluation value
Prior art date
Application number
KR1020187003243A
Other languages
English (en)
Other versions
KR102086073B1 (ko
Inventor
야스오 후쿠다
타카유키 오카무라
Original Assignee
가부시키가이샤후지쿠라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤후지쿠라 filed Critical 가부시키가이샤후지쿠라
Publication of KR20180026499A publication Critical patent/KR20180026499A/ko
Application granted granted Critical
Publication of KR102086073B1 publication Critical patent/KR102086073B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • H05K1/0281Reinforcement details thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/147Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10128Display
    • H05K2201/10136Liquid Crystal display [LCD]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0594Insulating resist or coating with special shaped edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

절연성 기재(11)와, 절연성 기재(11)의 주면을 따른 평면 상의 제1 영역(Q1) 및 제2 영역(Q2)에 마련된 제1 도전층(12)과, 제1 영역(Q1)에 형성된 제2 도전층(15)과, 제2 영역(Q2)에 형성된 절연층(14)을 구비하고, 제1 영역(Q1)에서의 제1 적층부(QB1)의 강도의 평가치인 제1 평가치(E1)의, 제2 영역(Q2)에서의 제2 적층부(QB2)의 강도의 평가치인 제2 평가치(E2)에 대한 비(E1/E2)가 0.91 이상, 0.99 이하인 프린트 배선판을 제공한다. 단, E1=(절연성 기재(11)의 영률×두께(T11))+(제1 도전층(12)의 영률×두께(T12))+(제2 도전층(15)의 영률×두께(T15)), E2=(절연성 기재(11)의 영률×두께(T11))+(제1 도전층(12)의 영률×두께(T12))+(절연층(14')의 영률×두께(T14'))로 한다.

Description

프린트 배선판
본 발명은 프린트 배선판에 관한 것이다.
ZIF 커넥터 등의 전자부품에 접속되는 단자부의 도전 패턴의 평균 두께를 배선부의 도전 패턴의 평균 두께보다도 얇게 한 접속 구조를 구비하는 프린트 배선판이 알려져 있다(특허문헌 1).
일본 공개특허공보 2014-212272호
그러나, 단자부의 도전 패턴의 두께를 얇게 하면 굴곡 내성이 불충분해질 가능성이 있다는 문제가 있다.
본 발명이 해결하고자 하는 과제는 굴곡 내성이 뛰어난 프린트 배선판을 제공하는 것이다.
[1] 본 발명은 절연성 기재와, 상기 절연성 기재의 한쪽 주면(主面) 상이며, 상기 절연성 기재의 주면을 따른 평면 상에 설정된 제1 영역 및 해당 제1 영역과는 다른 제2 영역에 마련된 제1 도전층과, 상기 제1 도전층의 한쪽 주면 상이며, 상기 제1 영역에 형성된 제2 도전층과, 상기 제1 도전층의 한쪽 주면 상이며, 상기 제2 영역에 형성된 절연층을 구비하고, 상기 제1 영역에서의 제1 적층부 강도의 평가치인 제1 평가치(E1)의, 상기 제2 영역에서의 제2 적층부 강도의 평가치인 제2 평가치(E2)에 대한 비(E1/E2)가 0.91 이상, 0.99 이하인 프린트 배선판을 제공함으로써 상기 과제를 해결한다.
단, 상기 제1 평가치(E1)는 이하의 식(1)에 의해 구하고, 상기 제2 평가치(E2)는 이하의 식(2)에 의해 구한다.
E1=(상기 절연성 기재의 영률(Young's modulus)×해당 절연성 기재의 두께(T11))+(상기 제1 도전층의 영률×해당 제1 도전층의 두께(T12))+(상기 제2 도전층의 영률×해당 제2 도전층의 두께(T15))…식(1)
E2=(상기 절연성 기재의 영률×해당 절연성 기재의 두께(T11))+(상기 제1 도전층의 영률×해당 제1 도전층의 두께(T12))+(상기 절연층의 영률×해당 절연층의 두께(T14'))…식(2)
[2] 상기 발명에 있어서, 상기 제1 평가치(E1)의 상기 제2 평가치(E2)에 대한 비(E1/E2)는 0.91 이상, 0.97 이하로 할 수 있다.
[3] 상기 발명에 있어서, 상기 제2 영역에 마련된 상기 절연층의 상기 제1 영역 측의 단부(端部)가 상기 프린트 배선판의 평면에서 보아 직선이 되지 않도록 구성할 수 있다.
본 발명에 의하면 굴곡 내성이 뛰어난 프린트 배선판을 제공할 수 있다.
도 1은 본 발명의 한 실시형태에서의 프린트 배선판이다.
도 2는 도 1에 파선으로 나타내는 II영역의 II-II선을 따른 부분 단면도이다.
도 3은 도 1에 도시하는 프린트 배선판을 절곡시켰을 때의 도 2에 대응하는 단면도이다.
도 4(A)는 도 1에 도시하는 IV(A)영역을 확대한 부분 확대도이며, 도 4(B)는 도 4(A)에 도시하는 IV(B)영역을 확대한 부분 확대도이다.
이하, 본 발명의 실시형태를 도면에 기초하여 설명한다.
본 실시형태의 프린트 배선판(10)의 외관의 일례를 도 1에 나타낸다. 본 실시형태의 프린트 배선판(10)은 전자 기기에 이용되는, 유연성을 구비한 플렉시블 프린트 배선판(FPC)이다.
또한, 본 실시형태의 프린트 배선판(10)은 다른 전자 기기의 커넥터에 전기적으로 접속되는 단자부(TL)를 구비한다. 본 실시형태의 프린트 배선판(10)의 단자부(TL)는 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 통하여 액정 패널에 접속되는 단자이다.
도 2는 도 1에 도시하는 파선으로 나타내는 영역 II의 프린트 배선판(10)에 대응하며, 도 1에 도시하는 II-II선을 따른 부분 단면도이다.
도 2에 도시하는 바와 같이, 본 실시형태의 프린트 배선판(10)은 절연성 기재(11)와, 절연성 기재(11)의 한쪽 주면(도면 중 +z측의 주면)에 형성된 제1 도전층(12)과, 제1 도전층(12)의 한쪽 주면(도면 중 +z측의 주면)의 제1 영역(Q1)에 형성된 제2 도전층(15)과, 제1 도전층(12)의 한쪽 주면(도면 중 +z측의 주면)의 제2 영역(Q2)에 형성된 절연층(14')을 구비한다. 본 실시형태에서는 절연층(14')을, 접착층(13)과 절연층(14)을 포함하도록 구성한다. 본 실시형태에서는 접착층(13)을 형성하고, 그 한쪽 주면(도면 중 +z측의 주면)에 절연층(14)을 마련하는 구성으로 했지만, 접착층(13)과 절연층(14)은 일체로 하여 형성해도 된다.
도 2에 도시하는 형태에서는, 접착층(13)은 제1 도전층(12)의 한쪽 주면(도면 중 +z측의 주면)의 제2 영역(Q2)에 형성된다. 절연층(14)은 접착층(13)의 한쪽 주면(도면 중 +z측의 주면)을 덮도록 형성된다. 이에 비하여, 접착층(13)을 형성하지 않을 경우에는, 제1 도전층(12)의 한쪽 주면(도면 중 +z측의 주면)의 제2 영역(Q2)에는 절연층(14')이 형성된다. 절연층(14')은 접착층(13)을 개재시키지 않고 제1 도전층(12)의 한쪽 주면(도면 중 +z측의 주면)의 제2 영역(Q2)에 형성된 절연층(14)에 대응한다. 절연층(14')은 하나의 재질로 형성되며, 그 높이가 T14'이다.
특별히 한정되지 않지만, 본 실시형태의 프린트 배선판(10)의 라인/스페이스(L/S)는 50[㎛]/50[㎛] 내지 200[㎛]/200[㎛]이다.
이하, 각 구성에 대해서 설명한다.
절연성 기재(11)는 가요성을 가지는 절연성 필름이다. 절연성 기재(11)의 재료로서 예를 들면 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리이미드 수지(PI)나 폴리에테르이미드 수지(PEI) 등을 이용할 수 있다. 특별히 한정되지 않지만, 절연성 기재(11)의 두께는 10[㎛] 이상 120[㎛] 이하로 할 수 있다. 바람직하게는 15[㎛] 이상 75[㎛] 이하로 할 수 있다. 본 실시형태에 있어서는 25[㎛]의 폴리이미드 수지제의 절연성 기재(11)를 이용한다.
한편, 절연성 기재(11)와 제1 도전층(12) 사이에 접착재층을 형성해도 된다. 절연성 기재(11)와 제1 도전층(12) 사이에 접착재층을 형성한 프린트 배선판도 본 실시형태의 프린트 배선판(10)의 한 양태이다.
본 실시형태에서는 절연성 기재(11)의 주면을 따른 평면(도 2 중 xy평면) 상에 제1 영역(Q1) 및 제2 영역(Q2)을 설정한다. 프린트 배선판(10)의 폭 방향(커넥터에 대한 접속 방향에 대하여 대략 수직 방향, 도 2의 예에 있어서는 +/-y방향)과 높이 방향(도 2의 예에 있어서는 +/-z방향)으로 설정된 기준면(Q0)에 대하여, 도면 중의 -x측(왼쪽)의 xy면에 제1 영역(Q1)을 설정하고, 기준면(Q0)의 +x측(오른쪽)의 xy면에 제2 영역(Q2)을 설정한다. 제2 영역(Q2)은 제1 영역(Q1)과는 다른 영역이다. 제1 영역(Q1) 및 제2 영역(Q2)의 z축 방향의 위치(z좌표값)는 임의로 설정할 수 있다.
제1 영역(Q1)은 기준면(Q0)에 대하여 외부의 커넥터와 접하는 단자부(TL) 측(도면 중 -x측)에 설정된다. 제2 영역(Q2)은 기준면(Q0)에 대하여 단자부(TL) 측과는 반대측(도면 중 +x측)에 설정된다. 제1 영역(Q1)과 제2 영역(Q2)은 다른 영역이며, 양 영역은 중복되지 않는다. 제1 영역(Q1)은 xy좌표에 의해 정의할 수 있다. 제1 영역(Q1)은 xy좌표가 공통되는 영역이다. 제1 영역(Q1)은 높이를 가지는 삼차원 영역으로서 정의해도 된다. 이 경우, xy좌표와 더불어 z축을 따른 임의의 높이를 설정하고, xyz좌표에 의해 그 영역을 설정할 수 있다. 마찬가지로, 제2 영역(Q2)은 xy좌표에 의해 정의할 수 있다. 제2 영역(Q2)도 xy좌표가 공통되는 영역이다. 제2 영역(Q2)은 높이를 가지는 삼차원 영역으로서 정의해도 된다. 이 경우, xy좌표와 더불어 z축을 따른 임의의 높이를 설정하고, xyz좌표에 의해 그 영역을 설정할 수 있다.
제1 도전층(12)은 절연성 기재(11)의 한쪽 주면 상(도면 중 +z측의 주면 상)이며, 제1 영역(Q1) 내의 적어도 일부의 영역 및 제2 영역(Q2) 내의 적어도 일부의 영역에 마련된다. 제1 도전층(12)은 구리, 은, 금, 카본 등의 도전성 재료에 의해 구성된다. 본 실시형태의 제1 도전층(12)은 구리 또는 구리를 포함하는 재료에 의해 구성된다. 제1 도전층(12)은 제1 영역(Q1) 및/또는 제2 영역(Q2)의 전체 면에 마련될 필요는 없고, 원하는 배선 패턴에 따라서 적어도 일부의 영역에 형성된다. 제1 도전층(12)의 배선 패턴은 절연성 기재(11)에 미리 붙여진 동박 그 외의 금속박의 소정 영역을 포토리소그래피 기술을 이용해서 제거하여 형성할 수 있다. 제1 도전층(12)의 배선 패턴은 스크린 인쇄 기술을 이용하여 도전성 페이스트 재료에 의해 형성해도 된다. 절연성 기재(11)에 미리 붙여진 동박은 압연 동박인 것이 바람직하다.
제1 도전층(12)은 도금으로 형성해도 된다. 제1 도전층(12)은 이른바 세미어디티브법에 의해 형성해도 된다.
특별히 한정되지 않지만, 제1 도전층(12)의 두께(z방향을 따른 높이)는 3[㎛] 이상 25[㎛] 이하로 할 수 있다. 바람직하게는 10[㎛] 이상 20[㎛] 이하로 할 수 있다. 본 실시형태의 제1 도전층(12)의 두께는 22[㎛]이다. 한편, 본 실시형태에서의 제1 도전층(12)의 기능은 신호선에 한정되지 않고, 접점 또는 그라운드층으로서 기능하는 것을 포함한다.
본 실시형태의 제1 도전층(12)의 두께(도면 중 z방향을 따른 높이)는 영역마다 달라도 된다. 본 실시형태에서는 제1 영역(Q1)의 제1 도전층(12)의 두께(T12(Q1))의 값은 제2 영역(Q2)의 제1 도전층(12)(T12(Q2))의 두께의 값보다도 작다. 즉, 제1 도전층(12)의 단자부(TL)에 가까운 제1 영역(Q1)의 두께(T12(Q1))는 단자부(TL)로부터 먼 제2 영역(Q2)의 두께(T12(Q2))보다도 얇다. 한편, 본 실시형태의 제1 영역(Q1)의 제1 도전층(12)과 제2 영역(Q2)의 제1 도전층(12)은 제1 영역(Q1)과 제2 영역(Q2)의 경계(Q0)에 있어서 연속되고 있다.
제1 영역(Q1) 이외의 영역에 레지스트층을 형성하여 에칭 처리를 실시함으로써 제1 영역(Q1)의 제1 도전층(12)의 두께(T12(Q1))를 제2 영역(Q2)의 제1 도전층(12)의 두께(T12(Q2))보다도 얇게 할 수 있다. 한편, 접착층(13), 절연층(14)을 형성하고 나서 에칭 처리해도 된다. 이 경우에는 에칭 처리용 레지스트층을 형성하는 공정을 생략할 수 있다.
또한, 제1 영역(Q1)의 영역에 레지스트층을 형성하여 도금 처리를 실시함으로써 제2 영역(Q2)의 제1 도전층(12)의 두께(T12(Q2))를 제1 영역(Q1)의 제1 도전층(12)의 두께(T12(Q1))보다도 두껍게 할 수 있다.
에칭 처리에 이용하는 에칭액의 농도, 온도, 반응 속도, 처리 시간 등의 에칭 조건을 설정함으로써 제1 도전층(12)의 에칭량을 제어할 수 있다. 이로 인해, 제1 영역(Q1)에서의 제1 도전층(12)의 두께(T12(Q1))를 원하는 두께로 할 수 있다.
제2 도전층(15)은 제1 도전층(12)의 한쪽 주면 상(도면 중 +z측의 면 위)이며 제1 영역(Q1)에 형성된다. 제2 도전층(15)은 도금층이다. 제2 도전층(15)은 니켈 도금 처리, 금 도금 처리, Ni/Au(니켈/금) 도금 처리에 의해 형성된다. 제2 도전층(15)은 전해 도금 처리에 의해 형성해도 되고, 무전해 도금 처리에 의해 형성해도 된다. 제2 도전층(15)은 외부의 전자 기기와의 접점으로서 기능한다. 제2 도전층(15)의 두께(z방향을 따른 높이)는 2[㎛] 이상 20[㎛] 이하로 할 수 있다. 바람직하게는 2[㎛] 이상 5[㎛] 이하로 할 수 있다. 본 실시형태의 제2 도전층(15)의 두께는 2~4[㎛]이다.
접착층(13)은 제1 도전층(12)의 한쪽 주면 상(도면 중 +z측의 면 위)이며 제2 영역(Q2)에 형성된다. 즉, 접착층(13)은 제2 도전층(15)이 형성되어 있지 않은 제2 영역(Q2)에 형성된다. 본 실시형태에서 이용하는 접착제는 아크릴계 수지나, 스티렌 고무, 폴리페닐렌에테르 등을 이용할 수 있다. 본 실시형태에서 이용하는 접착제는 특별히 한정되지 않고, 폴리아미드계의 열 용융형 접착제, 폴리우레탄계 열 용융형 접착제, 폴리에스테르계 열 용융형 접착제, 올레핀계 열 용융형 접착제를 이용할 수 있다. 특별히 한정되지 않지만, 접착층(13)의 두께는 3[㎛] 이상 25[㎛] 이하로 할 수 있다. 바람직하게는 5[㎛] 이상 15[㎛] 이하로 할 수 있다. 본 실시형태에 있어서는 접착층(13)의 두께(s)를 7.5[㎛]로 한다.
절연층(14)은 접착층(13)의 적어도 일부를 덮는다. 절연층(14)은 보호층(커버레이)으로서 기능한다. 접착층(13)은 제2 영역(Q2)에 마련되어 있으므로 그 한쪽 주면에 마련되는 절연층(14)도 제2 영역(Q2)에 형성된다. 절연층(14)의 재료로서 예를 들면 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리이미드 수지(PI)나 폴리에테르이미드 수지(PEI) 등을 이용할 수 있다. 절연층(14)은 절연성 기재(11)과 동일한 재료로 구성하는 것이 바람직하다. 특별히 한정되지 않지만, 절연층(14)의 두께는 7.5[㎛] 이상 35[㎛] 이하로 할 수 있다. 바람직하게는 10[㎛] 이상 15[㎛] 이하로 할 수 있다. 본 실시형태에 있어서는 12.5[㎛]의 폴리이미드 수지제의 절연층(14)을 이용한다.
본 실시형태에서는 접착층(13)과 절연층(14)을 마련하는 양태를 설명하지만, 상술한 바와 같이, 접착층(13)을 마련하지 않고 절연층(14')을 마련해도 된다. 이 경우는 액상 레지스트를 이용하여 절연층(14')을 구성한다.
본 실시형태의 프린트 배선판(10)의 제작 방법은 이하와 같다.
우선, 적어도 한쪽 주면에 제1 도전층(12)이 형성된 절연성 기재(11)를 준비한다. 제1 도전층(12)의 소정 영역을 에칭 처리에 의해 제거하여 원하는 패턴의 제1 도전층(12)을 형성한다. 제1 도전층(12)의 한쪽 주면 측(도면 중 +z측)의 제2 영역(Q2)에 임의의 두께의 접착층(13)을 형성한다. 이 접착층(13)을 덮도록 임의의 두께의 절연층(14)을 적층한다. 접착층(13)을 형성하지 않을 경우에는 제1 도전층(12)의 한쪽 주면 측(도면 중 +z측)의 제2 영역(Q2)에 임의의 두께의 절연층(14')을 형성한다. 이 경우는 액상 레지스트를 이용하는 것이 바람직하다. 이 상태로 제1 도전층(12)의 제1 영역(Q1)(접착층(13) 및 절연층(14)이 형성되어 있지 않은 영역)에 에칭액을 작용시킨다. 에칭액을 작용시키는 시간을 조정하여 제1 영역(Q1)의 제1 도전층(12)의 두께가 소정의 두께가 되도록 에칭 처리를 실시한다.
그 후, 제1 영역(Q1)의 제1 도전층(12)의 한쪽 주면 측(도면 중 +z측)에 도금액을 작용시킨다. 제1 영역(Q1)의 제2 도전층(15)의 두께가 소정의 두께가 되도록 도금액을 작용시키는 시간을 조정하여 도금 처리를 실시한다. 이 도금 처리에 의해 형성된 제1 영역(Q1)의 제2 도전층(15)은 외부의 전자부품 커넥터와의 접점으로서 기능한다. 즉, 본 실시형태의 프린트 배선판(10)에 있어서 제1 영역(Q1)의 최상면에는 제2 도전층(15)이 형성되고, 제2 영역(Q2)의 최상면에는 접착층(13) 및 절연층(14)(또는 절연층(14'))이 형성된다. 즉, 본 실시형태의 프린트 배선판(10)에 있어서, 제1 영역(Q1)에는 접착층(13) 및 절연층(14)은 존재하지 않고, 제2 영역(Q2)에는 제2 도전층(15)이 존재하지 않는다. 본 실시형태의 프린트 배선판(10)에 있어서, 제1 영역(Q1)에서는 제2 도전층(15)이 노출되지만, 제2 영역(Q2)의 제1 도전층(12)은 절연층(14)(또는 14')에 덮여 있기 때문에 노출되지 않는다.
이들의 공정을 거침으로써 제1 영역(Q1)의 제1 도전층(12)의 두께, 제2 영역(Q2)의 제1 도전층(12)의 두께, 제1 영역(Q1)의 제2 도전층(15)의 두께, 제2 영역(Q2)의 접착층(13)의 두께, 제2 영역(Q2)의 절연층(14)의 두께에 대해서 다양한 조합의 프린트 배선판(10)을 얻을 수 있다.
도 1에 도시하는 바와 같이, 본 실시형태의 프린트 배선판(10)에 있어서, 외부 커넥터와 전기적으로 접속하는 단자부(TL)는 프린트 배선판(10)의 단부(선단 또는 말단)가 아니며, 한쪽 단부와 다른 쪽 단부 사이에 형성된다. 즉, 외부 커넥터와 전기적으로 접속하는 단자부(TL)는 프린트 배선판(10)의 단부(선단 또는 말단)에 형성되는 것이 아니다. 즉, 본 실시형태의 프린트 배선판(10)은 ZIF(Zero insertion Force) 커넥터용과 같이 상대방 쪽의 전자부품에 실장할 때에 선단 또는 말단의 단자부를 전자부품의 커넥터에 찔러넣어 접속하는 형태의 프린트 배선판이 아니다.
본 실시형태의 프린트 배선판(10)의 단자부(TL)는 도 1, 도 2에 도시하는 바와 같이 xy좌표를 따른 면에 있어서 다른 전자부품과 전기적으로 접속된다. 본 실시형태의 프린트 배선판(10)의 단자부(TL)가 이방성 도전 필름(ACF: Anisotropic Conductive Film) 등의 도전성 접착 매체를 통하여 다른 전자부품에 접속된다. 즉, 본 실시형태의 프린트 배선판(10)의 단자부(TL)는 다른 전자부품과의 접속 시에 있어서 ACF, ACP(Anisotropic Conductive Paste) 등의 접착 기능을 구비한 도전성 재료를 개재시킨 상태로 압착에 의해 접속되는 단자이다.
본 실시형태의 프린트 배선판(10)에서는 제1 영역(Q1)의 제2 도전층(15)의 한쪽 주면 측(도면 중 +z측)에 ACF 또는 ACP가 배치되며, ACF 또는 ACP를 통하여 제2 도전층(15)이 다른 전자부품의 커넥터와 전기적으로 접속한다.
특별히 한정되지 않지만, 본 실시형태에 있어서, 제1 영역(Q1)의 제1 도전층(12)과 제2 도전층(15)의 합계의 높이(T12(Q1)+T15)와, 제2 영역(Q2)의 제1 도전층(12)의 높이(T12(Q2))의 차이를 0.1[㎛] 이하로 한다. 더욱 바람직하게는 제1 영역(Q1)의 제1 도전층(12)과 제2 도전층(15)의 합계의 높이(T12(Q1)+T15)와, 제2 영역(Q2)의 제1 도전층(12)의 높이(T12(Q2))의 차이를 제로, 즉 양자의 높이를 대략 동일하게 내지 동일하게 할 수 있다.
제1 영역(Q1)의 단자부(TL)를 형성하기 위해서 제2 도전층(15)을 형성하면, 제1 영역(Q1)의 도전층의 높이는 형성하지 않는 경우보다도 높아진다. 단자부(TL)를 다른 커넥터에 압착시킬 경우에는 ACF 또는 ACP를 위해서 이용되는 도전성 필러를 제2 도전층(15)의 주면에 배치한다. 제1 영역(Q1)의 도전층의 높이가 높으면 압착 시에 있어서 도전성 필러가 압출되어 제1 영역(Q1)의 도전층과 도전층 사이로 달아나버리는 경우가 있다. 도전성 필러가 압출되면 제2 도전층(15)과 다른 전자부품의 커넥터 사이에 필요한 도전성 필러의 수(량)가 부족할 가능성이 있다. 도전성 필러의 수(량)가 불충분할 경우에는 접속 저항이 매우 높아질 우려가 있고, 또한 접속 불량이 발생할 우려가 있다.
본 실시형태에서는 구조적인 강도와의 밸런스를 고려하면서, 제1 영역(Q1)의 제1 도전층(12)과 제2 도전층(15)의 합계의 높이(T12(Q1)+T15)와, 제2 영역(Q2)의 제1 도전층(12)의 높이(T12(Q2))의 차이를 약간 내지 제로로 한다. 한편, 제2 도전층(15)의 높이가 제2 영역(Q2)의 제1 도전층(12)의 높이보다도 낮을 경우에는 접속되는 전자부품의 커넥터와의 거리가 멀어져버린다. 이 경우에는 충분한 전기 도전성을 확보할 수 없어서 도전 불량을 일으킬 가능성이 있다. 이러한 이유들로부터 제1 영역(Q1)의 제2 도전층(15)의 표면의 높이의 값과, 제2 영역(Q2)의 제1 도전층(12)의 표면의 높이의 값의 차분을 작게 하는 것, 또한 양자의 높이를 일치시키는(차분이 제로가 됨) 것이 바람직하다. 이 결과, 프린트 배선판(10)과 다른 전자부품의 전기 접속성을 향상시킬 수 있다.
그런데, 본 실시형태의 프린트 배선판(10)은 전자 기기의 하우징에 접어서 수용되는 경우가 있다. 이 때, 프린트 배선판(10)은 굴곡된다. 절곡시키는 힘을 받음으로써 생긴 굴곡 부분에는 다양한 응력이 가해진다. 특히, 하우징 내에 수용된 프린트 배선판(10)은 장시간에 걸쳐서 굴곡 상태가 된다.
도 3은 도 2에 도시하는 프린트 배선판(10)을 절곡시킨 상태를 나타낸다. 도 3은 프린트 배선판(10)이 굽혀지는 경우의 응력이 가해지는 법의 일례를 모식적으로 나타내는 도면이다. 도 3의 프린트 배선판은 절연성 기재(11), 제1 도전층(12), 제2 도전층(15), 접착층(13), 절연층(14)의 다층 구조를 가진다. 이러한 다층 구조의 프린트 배선판(10)이 절곡되면, 그 안쪽에서는 압축 응력(S1)이 가해지고, 그 바깥 쪽에서는 인장 응력(S2)이 가해진다. 그리고, 압축 응력(S1)과 인장 응력(S2)의 균형을 이루는 중심(파선(N)으로 나타냄)에서는 응력이 최소가 된다. 응력이 최소가 되는 위치에 제1 도전층(12)을 배치할 수 있으면 프린트 배선판(10)의 굴곡 내성을 향상시킬 수 있다.
그러나, 본 실시형태의 프린트 배선판(10)과 같이 프린트 배선판(10)의 한쪽 단부와 다른 쪽 단부 사이에 단자부(TL)를 형성하기 때문에, 일부 영역에 있어서 외부에 노출되고 접점으로서 기능하는 도전층을 가지는 구조를 가질 경우, 즉, 물리적으로 하나의 프린트 배선판(10)이면서 일부에 다른 적층 구조를 가질 경우에는 응력이 최소가 되는 위치를 획일적으로 판단할 수 없다. 본 실시형태의 프린트 배선판(10)과 같이 제1 영역(Q1)에 형성된 제1 적층부(QB1)의 적층 구조와, 제2 영역(Q2)(제1 영역(Q1)과는 다른 영역)에 형성된 제2 적층부(QB2)의 적층 구조가 다른 경우에는 제1 적층부(QB1)와 제2 적층부(QB2)의 적층 구조에서의 압축 응력(S1)과 인장 응력(S2)이 다르다.
본 실시형태의 프린트 배선판(10)과 같이 제1 영역(Q1)에서의 제1 적층부(QB1)의 적층 구조와, 제2 영역(Q2)에서의 제2 적층부(QB2)의 적층 구조가 다른 구조가 채용될 경우에는 제1 적층부(QB1)와 제2 적층부(QB2)의 경계(B)에서 균열이 생길 가능성도 부정할 수 없다.
한편, 강도를 향상시키기 위해서 각 재료의 두께를 두껍게 하는 것도 생각할 수 있는데, 그러면 전자부품의 소형화·박형화의 요청에 어긋난다.
이와 같이, 프린트 배선판(10)의 한쪽 단부로부터 다른 쪽 단부까지의 사이에(단부와 다른 위치에) 다른 전자부품과 전기적으로 접속되는 단자부(TL)로서 기능하는 제2 도전층(15)이 마련됨으로써, 적층 구조가 다른 제1 적층부(QB1)와 제2 적층부(QB2)를 구비하는 프린트 배선판(10)에 있어서는 박형화의 요청에 응하는 것과, 그 굴곡 내성을 향상시키는 것을 양립시키는 것이 곤란하였다.
이 과제에 대하여, 본 실시형태에서는 제1 적층부(QB1)에 대한 강도의 평가치인 제1 평가치(E1)를 산출하고, 제2 적층부(QB2)에 대한 강도의 평가치인 제2 평가치(E2)를 산출한다. 여기서, 제1 적층부(QB1)는 제1 영역(Q1)에 형성된 제2 도전층(15)을 포함하고, 접착층(13), 절연층(14), 절연층(14')을 포함하지 않는다. 제2 적층부(QB2)는 제2 영역(Q2)에 형성된 절연층(14')(접착층(13), 절연층(14))을 포함하고, 제2 도전층(15)을 포함하지 않는다. 제1 적층부(QB1)는 제1 영역(Q1)에 대응하는 영역의 절연성 기재(11)와, 그 한쪽 주면에 형성된 제1 도전층(12)과, 그 제1 도전층(12)의 한쪽 주면에 형성된 제2 도전층(15)을 포함한다. 즉, 제1 적층부(QB1)는 xy좌표에 의해 제1 영역(Q1)의 평면 상의 외연(外延)을 정의하고, 제1 도전층(12)과 제2 도전층(15)의 두께의 합계 값에 의해 z좌표를 정의할 수 있다. 제1 적층부(QB1)는 xyz좌표에 의해 입체 구조로서 정의된다.
제2 적층부(QB2)는 제2 영역(Q2)에 대응하는 영역의 절연성 기재(11)와, 그 한쪽 주면에 형성된 제1 도전층(12)과, 그 제1 도전층(12)의 한쪽 주면에 형성된 절연층(14')을 포함한다. 제2 적층부(QB2)에 있어서 접착재를 사용하는 경우에는, 제1 도전층(12)의 한쪽 주면에 형성된 접착층(13)과, 그 접착층(13)의 한쪽 주면에 형성된 절연층(14)을 포함한다. 즉, 제2 적층부(QB2)는 xy좌표에 의해 제2 영역(Q2)의 평면 상의 외연을 정의하고, 제1 도전층(12)과 절연층(14')의 두께의 합계 값(제1 도전층(12)과 접착층(13)과 절연층(14)의 두께의 합계 값)에 의해 z좌표를 정의할 수 있다. 제2 적층부(QB2)는 xyz좌표에 의해 입체 구조로서 정의된다.
본 실시형태에서는 제1 영역(Q1)에서의 적층 구조와 제1 영역(Q1)과는 다른 제2 영역(Q2)에서의 적층 구조가 다른 프린트 배선판(10)에 있어서, 제1 영역(Q1)에서의 제1 적층부의 강도와 제2 영역(Q2)에서의 제2 적층부의 강도의 관계를 고려함으로써 박형화를 도모하면서도 그 굴곡 내성을 향상시킨다.
구체적으로, 본 실시형태에서는 도 2에 도시하는 제1 영역(Q1)에서의 제1 적층부(QB1)에 대한 강도의 평가치인 제1 평가치(E1)를 산출함과 함께, 제2 적층부(QB2)에 대한 강도의 평가치인 제2 평가치(E2)를 산출한다.
여기서, 제1 평가치(E1)는 하기의 식(1)을 이용하여 구하고, 제2 평가치(E2)는 하기의 식(2)를 이용하여 구한다.
제1 평가치(E1)=(절연성 기재(11)의 영률×절연성 기재(11)의 두께(T11))+(제1 도전층(12)의 영률×제1 도전층(12)의 두께(T12))+(제2 도전층(15)의 영률×제2 도전층(15)의 두께(T15))…식(1)
제2 평가치(E2)=(절연성 기재(11)의 영률×절연성 기재(11)의 두께(T11))+(제1 도전층(12)의 영률×제1 도전층(12)의 두께(T12))+(절연층(14')의 영률×절연층(14')의 두께(T14'))…식(2)
한편, 제2 적층부(QB2)에 있어서 절연층(14')이 접착층(13)을 포함하지 않을 경우에 접착층(13)의 두께(T13)는 제로가 되므로, 상기 식(2)의 (절연층(14')의 영률×절연층(14')의 두께(T14'))=(절연층(14)의 영률×절연층(14)의 두께(T14))가 된다.
제2 적층부(QB2)에 있어서 절연층(14')이 접착층(13)을 포함하는 경우에는 절연층(14')의 제2 평가치(E2)를 구하는데 있어서 하기 식(2a)를 이용한다.
제2 평가치(E2)=(절연성 기재(11)의 영률×절연성 기재(11)의 두께(T11))+(제1 도전층(12)의 영률×제1 도전층(12)의 두께(T12))+(접착층(13)의 영률×접착층(13)의 두께(T13))+(절연층(14)의 영률×절연층(14)의 두께(T14))…식(2a)
본 실시형태에 있어서, 영률(인장 탄성율)의 계측 수법은 ISO 527-1, JIS K 7127, JIS K 7161 등의 규격에 따라서 출원 시에 알려진 수법에 의해 측정한다. 상기의 식(1) 및 식(2)에 있어서 이용하는 각 재료의 영률은 공통의 측정 수법에 의해 계측되는 것이 바람직하다.
그리고, 제2 평가치(E2)에 대한 제1 평가치(E1)의 비(E1/E2)를 산출한다. 이 평가치의 비(E1/E2)가 0.85 이상, 1.23 이하인 것이 바람직하다. 본 실시형태에서는 평가치의 비(E1/E2)가 0.85 이상, 1.23 이하의 범위가 되도록 각 부재인 절연성 기재(11)의 두께, 제1 도전층(12)의 두께, 제2 도전층(15)의 두께, 절연층(14')의 두께(또는 접착층(13)의 두께 및 절연층(14)의 두께)를 조정한다.
이로 인해, 프린트 배선판(10)의 각 구성 부재의 영률과 두께를 고려하면서 프린트 배선판(10) 전체의 굴곡 강도를 향상시킬 수 있다. 이 결과, 굴곡 내성이 뛰어나고, 신뢰성이 높은 프린트 배선판(10)을 제공할 수 있다.
제2 평가치(E2)에 대한 제1 평가치(E1)의 비(E1/E2)가 0.85 이상, 1.14 이하인 것이 바람직하다. 이로 인해, 상기 작용 및 효과를 더욱 발휘할 수 있다.
제2 평가치(E2)에 대한 제1 평가치(E1)의 비(E1/E2)가 0.85 이상, 1.04 이하인 것이 바람직하다. 이로 인해, 상기 작용 및 효과를 더욱 발휘할 수 있다.
본 실시형태에서는 제2 영역(Q2)에 마련된 절연층(14')의 제1 영역(Q1) 측의 단부(에지)의 형상이 프린트 배선판(10)의 평면에서 보아 직선이 되지 않도록 형성한다.
도 4(A)는 도 1에 있어서 파선으로 나타내는 IV(A)영역을 확대하여 도시하는 부분 확대도이다. 도 4(A)는 평면에서 본 제1 영역(Q1)과 제2 영역(Q2)의 경계 영역을 나타낸다. 도 4(A)는 제2 영역(Q2)의 표면에 형성된 절연층(14')과 제1 영역(Q1)의 표면에 형성되어 있는 제2 도전층(15)의 경계 부분을 나타낸다. 동 도면에 도시하는 바와 같이, 제2 영역(Q2)에 마련된 절연층(14')의 제1 영역(Q1) 측의 단부를 구성하는 에지(14E)의 형상이 프린트 배선판(10)의 평면에서 보아 직선형상이 아니다.
도 4(B)는 도 4(A)에 있어서 파선으로 나타내는 IV(B) 영역을 확대하여 도시하는 부분 확대도이다. 도 4(B)에 도시하는 바와 같이, 제2 영역(Q2)에 마련된 절연층(14'(14))의 제1 영역(Q1) 측의 단부를 형성하는 에지(14E)의 형상은 직선이 아니다. 즉, 에지(14E)의 도면 중 X방향의 위치는 동일하지 않다. 에지(14E)의 도면 중 X방향의 위치는 +X측으로 시프트하는 위치와 -X방향 측으로 시프트하는 위치를 포함한다. 본 실시형태의 에지(14E)는 정점을 가지는 선형이 되도록 형성하는 것이 바람직하다. 정점의 위치는 소정의 규칙에 따른 위치인 것이 바람직하다. 특별히 한정되지 않지만, 본 실시형태의 에지(14E)의 형상은 파형(波形)이 되도록 형성하는 것이 바람직하다. 파형은 상현(上弦) 측의 정점과 하현(下弦) 측의 정점을 가지는 형상인 것이 바람직하다. 도면 중 +X방향으로 볼록한 정점(극대)과 도면 중 -X방향으로 볼록한 정점(극소)이 번갈아 나타나는 파형으로 하는 것이 바람직하다. 도 4(B)는 도 4(A)에 도시하는 절연성 기재(14'(14)) 예에서는 상현 측(도면 중 +X측)의 정점과 하한 측(도면 중 -X측)의 정점을 가지고, 이들이 이웃이 하는 파형으로 했다. 파형의 형상은 특별히 한정되지 않고, 주파수, 주기, 위상, 파장, 진폭을 임의로 설정할 수 있다. 예를 들면, 에지(14E)의 형상을 정현 함수로 하여, 적절히 진폭, 각주파수, 위상을 설정해도 된다.
이와 같이, 절연층(14')의 제2 도전층(15)에 접하는 에지(14E)의 형상을 직선이 되지 않도록 함으로써 절곡시켰을 때에 절연층(14)의 에지(14E)에 가해지는 응력을 분산할 수 있다. 특히, 에지(14E)의 형상을 상현 측의 정점과 하현 측의 정점을 가지는 파형으로 함으로써 절곡시켰을 때에 절연층(14)의 에지(14E)에 가해지는 응력을 균등하게 분산할 수 있다. 이 결과, 본 실시형태의 프린트 배선판(10)의 굴곡 유지 횟수를 더욱 향상시킬 수 있다.
특별히 한정되지 않지만, 시트 형상의 절연층(14')의 단부를 파형 등의 직선이 아닌 형상으로 자름으로써 절연층(14')의 에지(14E)를 파형 등의 직선이 아닌 형상으로 할 수 있다. 상술한 절연층(14')이 접착층(13) 및 절연층(14)으로 구성되는 경우도 마찬가지이다.
이하, 본 발명의 본 실시형태에서의 실시예를 설명한다.
<실시예>
이하에 본 발명을 더욱 구체화한 테스트 피스를 이용한 실시예에 대해서 설명한다.
본 실시형태의 프린트 배선판(10)의 성능을 확인하기 위해서, 도 2에 도시하는 구조를 구비하고, 이하의 표 1에 나타내는 동박 에칭량과 Ni도금의 두께를 구비하는 테스트 피스를 각각 5개씩 제작했다. 각 테스트 피스에 대해서 절곡 시험을 실시하여 각 테스트 피스의 굴곡 내성에 대해서 평가했다.
테스트 피스를 이하의 수법으로 제작했다.
소정의 크기로 두께 25[㎛]의 폴리이미드 수지제의 절연성 기재(11)의 한쪽 주면에 두께 22[㎛]의 제1 도전층(12)(동박)이 형성된 편면(片面) 동장(銅張) 기재를 준비했다. 기지(旣知)의 포토리소그래피 기술을 이용하여 제1 도전층(12)(동박)의 소정 영역을 제거하고, 소정의 배선을 형성했다.
본 실시예에 있어서 이용한 폴리이미드 수지(PI)제의 절연성 기재(11)의 영률은 7.5[㎬]였다. 또한, 동제(銅製)의 제1 도전층(12)의 영률은 130[㎬]였다.
계속해서, 미리 설정한 기준면(Q0)(도 2 참조)의 오른쪽/왼쪽 중 한쪽 측의 소정 영역을 제1 영역(Q1)으로 하고, 다른 쪽 측의 소정 영역을 제2 영역(Q2)으로 정의했다. 제1 영역(Q1)과 제2 영역(Q2)은 동일한 면적으로 했다.
그리고, 제2 영역(Q2)에 커버레이 필름(가부시키가이샤 아리사와 세이사쿠쇼 제품 CVA0525)을 접합하여 접착층(13), 절연층(14)을 성형했다. 본 실시예에 있어서 이용한 접착층(13)의 두께(T13)는 7.5[㎛], 영률은 1.3[㎬]였다. 절연층(14)의 두께(T14)는 12.5[㎛]였다. 본 실시예에 있어서 이용한 폴리이미드 수지제의 절연층(14)의 영률은 4.1[㎬]였다. 본 예에 있어서 절연층(14')은 접착층(13)과 절연층(14)을 포함한다.
그 후, 황산과 과산화수소수를 혼합한 에칭액으로 제1 도전층(12)(동박)의 표면을 에칭 처리했다. 에칭 처리의 시간을 제어함으로써 제1 도전층(12)(동박)의 두께를 조정했다. 구체적으로는 에칭량이 많을 수록 에칭 처리 시간을 연장하고, 에칭량이 작을 수록 에칭 처리 시간을 단축하여 이하의 표 1에 나타내는 에칭량을 실현했다. 한편, 에칭액은 제1 도전층(12)의 금속종에 따라서 적절히 선택하면 된다. 예를 들면, 제1 도전층(12)이 니켈로 형성되어 있는 경우에는 질산과 황산을 혼합한 에칭액을 이용할 수 있다.
계속해서, 제1 도전층(12)의 제1 영역(Q1)에 니켈 도금을 하고, 제2 도전층(15)으로서의 니켈 도금층을 형성했다. 도금 처리에 있어서는 도금 처리 시간을 조정함으로써 제2 도전층(15)의 두께(T15)를 이하의 표 1에 나타내는 두께로 했다. 본 실시예에서의 니켈 도금층(제2 도전층(15))의 영률은 200[㎬]였다.
이하의 표 1에 나타내는 바와 같이 원래의 두께가 22[㎛]인 제1 도전층(12)의 에칭량(두께의 감소량)과, 도금 처리에 의해 새롭게 형성한 제2 도전층(15)의 두께(두께의 증가량)가 다른 각 테스트 피스(비교예 1~4, 실시예 1~19)를 각각 여러개씩 제작했다.
각 테스트 피스에 대해서 상기 (1)식을 이용하여 제1 평가치(E1)를 산출했다. 마찬가지로, 각 테스트 피스에 대해서 상기 (2)식을 이용하여 제2 평가치(E2)를 산출했다. 또한 제2 평가치(E2)에 대한 제1 평가치(E1)의 비(E1/E2)를 산출하여 하기 표 1에 나타냈다.
또한, 제작한 각 테스트 피스에 대해서 절곡 시험을 실시하여 굴곡 유지 횟수를 계측하고, 그 결과(굴곡 유지 횟수)와 각각의 테스트 피스의 절단면으로부터 각 층의 두께를 계측하여, 제2 평가치(E2)에 대한 제1 평가치(E1)의 비(E1/E2)를 산출해서 하기 표 1에 나타냈다. 한편, 표 1에서는 굴곡 유지 횟수의 값을 기준으로 하여 각 데이터를 정렬했다.
본 실시예에서의 절곡 시험은 이하의 수법으로 실시한다.
소정의 방향으로 테스트 피스(프린트 배선판(10))를 배치했다. 테스트 피스의 양 주면에 한 쌍의 금속 블록을 각각 배치했다. 금속 블록은 직방체이다. 금속 블록의 측면을 테스트 피스의 한쪽 주면으로 누름과 함께, 동일한 위치에 있어서 다른 금속 블록의 측면을 테스트 피스의 다른 쪽 주면으로 누른다. 한 쌍의 금속 블록에 의해 테스트 피스를 양면으로부터 고정한다.
본 실시예의 테스트 피스는 금속 블록에 접하고 있지 않은 개방 단부를 가진다. 개방 단부는 소정의 방향을 따른 테스트 피스의 양단에 존재한다. 이 양단의 개방 단부에는 서로 도통 가능하며, 외부전극에 접속 가능한 배선 단부가 마련되어 있다. 이 배선 단부는 후술하는 도통 시험에 이용된다.
개방 단부에 있어서 테스트 피스의 주면과 금속 블록의 면은 직교한다. 즉, 테스트 피스의 개방 단부는 금속 블록의 꼭대기(모서리)를 회전축으로 하여 좌우 90도, 합계 180도의 범위에서 가동한다. 절곡 시험에 있어서 개방 단부 측의 각 테스트 피스의 길이는 공통시킨다. 즉, 각 테스트 피스의 크기, 금속 블록의 크기, 테스트 피스를 고정하는 금속 블록의 위치(테스트 피스에 대한 위치)는 공통된다.
금속 블록에 의해 고정된 상태로 테스트 피스의 개방 단부를 금속 블록의 꼭대기(모서리: 모퉁이)를 회전축으로 하여 오른쪽(한쪽 주면 측의 금속 블록 측)으로 90도 절곡시킨다. 계속해서, 테스트 피스의 개방 단부를 왼쪽(다른 쪽 주면 측의 금속 블록 측)으로 90도 절곡시킨다. 이 좌우에 대한 절곡 동작(왕복 동작)을 1회의 굴곡 유지 횟수로서 카운트한다. 절곡 동작을 5회 실시할 때 마다 도통 시험을 실시한다. 도통 시험에 의해 도통이 확인되면 절곡 동작을 더욱 속행한다. 한편, 도통 시험에 의해 도통을 확인할 수 없으면 테스트 피스의 배선은 단선되었고 판단한다.
테스트 피스의 배선이 단선되었을 때의 절곡 동작의 횟수인 "굴곡 유지 횟수"를 테스트 피스(프린트 배선판(10))의 굴곡 내성을 나타내는 결과로서 표 1에 나타냈다. 굴곡 유지 횟수가 클 수록 굴곡 내성이 높다고 평가할 수 있다.
Figure pct00001
본 실시예에서는 굴곡 유지 횟수가 10회 이상인 테스트 피스(프린트 배선판(10))의 실시예는 굴곡 내성이 뛰어나다고 평가했다. 표 1에, 굴곡 유지 횟수와 테스트 피스의 평가치의 비(E1/E2)의 관계를 나타냈다. 각 테스트 피스에 대한 평가는 이하와 같다.
표 1에 나타내는 결과에 의하면, 실시예 1~실시예 19에 있어서 제2 평가치(E2)에 대한 제1 평가치(E1)의 비(E1/E2)가 0.85 이상, 1.23 이하일 때에, 굴곡 유지 횟수가 10회 이상이라는 뛰어난 굴곡 내성의 프린트 배선판(10)이 얻어지는 것을 알 수 있었다.
표 1에 나타내는 결과에 의하면, 실시예 2~실시예 19에 있어서 제2 평가치(E2)에 대한 제1 평가치(E1)의 비(E1/E2)가 0.85 이상, 1.14 이하일 때에, 굴곡 유지 횟수가 15회 이상이라는 뛰어난 굴곡 내성의 프린트 배선판이 얻어지는 것을 알 수 있었다.
표 1에 나타내는 결과에 의하면, 실시예 7~실시예 19에 있어서 제2 평가치(E2)에 대한 제1 평가치(E1)의 비(E1/E2)가 0.85 이상, 1.08 이하일 때에, 굴곡 유지 횟수가 30회 이상이라는 뛰어난 굴곡 내성의 프린트 배선판이 얻어지는 것을 알 수 있었다.
또한, 표 1에 제1 영역(Q1)의 제1 도전층(12) 및 제2 도전층(15)의 합계의 두께에 대한 제2 영역(Q2)의 제1 도전층(12)의 두께의 차를 나타낸다. 이 두께의 차는 제2 영역(Q2)에 형성된 제1 도전층(12)의 두께(T12(Q2))를 기준으로 했을 때의 제1 영역(Q1)에 형성된 제1 도전층(12)의 두께(T12(Q1)) 및 제2 도전층(15)의 두께(T15)의 합계(T12(Q1)+T15)의 차이다. 구체적으로, 표 1에 나타내는 "두께의 차"는 동 표에 나타내는 니켈 도금 실측 두께로부터 동박 에칭량을 빼서 구했다. 즉, 표 1에 나타내는 "두께의 차"가 마이너스의 값인 경우에는, 제1 영역(Q1)의 제1 도전층(12) 및 제2 도전층(15)의 두께(T12(Q1)+T15) 쪽이 제2 영역(Q2)에 형성된 제1 도전층(12)의 두께(T12(Q2))보다도 얇다는 것이 된다.
표 1에 나타내는 결과에 의하면, 실시예 8~실시예 19에 있어서 제1 영역(Q1)의 제1 도전층(12) 및 제2 도전층(15)의 합계의 두께가 제2 영역(Q2)의 제1 도전층(12)의 두께보다도 얇은(차가 마이너스의 값) 경우에는 굴곡 유지 횟수 35회 이상이라는 뛰어난 굴곡 내성의 프린트 배선판이 얻어지는 것을 알 수 있었다.
또한 표 1의 결과로부터, 실시예 8~실시예 19에 있어서 제2 영역(Q2)의 제2 도전층(15)의 두께(T15)의 값은 0[㎛]보다도 큰 값이면서, 4.0[㎛] 이하일 때에 굴곡 유지 횟수가 35회 이상이라는 뛰어난 굴곡 내성의 프린트 배선판이 얻어지는 것을 알 수 있었다.
표 1에 나타내는 결과에 의하면, 제2 도전층(15)의 두께(T15)의 값이 4.0[㎛] 이하일 때에는 제2 도전층(15)의 두께(T15)의 값이 4.0[㎛]보다도 큰 경우와 비교하여 굴곡 유지 횟수의 값이 커지는 경향이 있는 것을 확인할 수 있었다.
이상 설명한 실시형태는 본 발명의 이해를 용이하게 하기 위해서 기재된 것으로서 본 발명을 한정하기 위해서 기재된 것이 아니다. 따라서, 상기의 실시형태에 개시된 각 요소는 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물도 포함하는 취지이다.
10: 프린트 배선판
11: 절연성 기재
12: 제1 도전층, 동박
13: 접착층
14: 절연층
15: 제2 도전층, 도금층

Claims (4)

  1. 절연성 기재와,
    상기 절연성 기재의 한쪽 주면(主面) 상이며, 상기 절연성 기재의 주면을 따른 평면 상에 설정된 제1 영역 및 해당 제1 영역과는 다른 제2 영역에 마련된 제1 도전층과,
    상기 제1 도전층의 한쪽 주면 상이며, 상기 제1 영역에 형성된 제2 도전층과,
    상기 제1 도전층의 한쪽 주면 상이며, 상기 제2 영역에 형성된 절연층을 구비하고,
    상기 제1 영역에서의 제1 적층부 강도의 평가치인 제1 평가치(E1)의, 상기 제2 영역에서의 제2 적층부 강도의 평가치인 제2 평가치(E2)에 대한 비(E1/E2)가 0.91 이상, 0.99 이하인 것을 특징으로 하는 프린트 배선판.
    단, 상기 제1 평가치(E1)는 이하의 식(1)에 의해 구하고, 상기 제2 평가치(E2)는 이하의 식(2)에 의해 구한다.
    E1=(상기 절연성 기재의 영률(Young's modulus)×해당 절연성 기재의 두께)+(상기 제1 도전층의 영률×해당 제1 도전층의 두께)+(상기 제2 도전층의 영률×해당 제2 도전층의 두께)…식(1)
    E2=(상기 절연성 기재의 영률×해당 절연성 기재의 두께)+(상기 제1 도전층의 영률×해당 제1 도전층의 두께)+(상기 절연층의 영률×해당 절연층의 두께)…식(2)
  2. 제1항에 있어서,
    상기 제1 평가치(E1)의 상기 제2 평가치(E2)에 대한 비(E1/E2)는 0.91 이상, 0.97 이하인 것을 특징으로 하는 프린트 배선판.
  3. 제1항에 있어서,
    상기 제2 영역에 마련된 상기 절연층의 상기 제1 영역 측의 단부(端部)가 상기 프린트 배선판의 평면에서 보아 직선이 아닌 것을 특징으로 하는 프린트 배선판.
  4. 제2항에 있어서,
    상기 제2 영역에 마련된 상기 절연층의 상기 제1 영역 측의 단부가 상기 프린트 배선판의 평면에서 보아 직선이 아닌 것을 특징으로 하는 프린트 배선판.
KR1020187003243A 2015-11-05 2016-10-12 프린트 배선판 KR102086073B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-217472 2015-11-05
JP2015217472A JP5968514B1 (ja) 2015-11-05 2015-11-05 プリント配線板
PCT/JP2016/080233 WO2017077828A1 (ja) 2015-11-05 2016-10-12 プリント配線板

Publications (2)

Publication Number Publication Date
KR20180026499A true KR20180026499A (ko) 2018-03-12
KR102086073B1 KR102086073B1 (ko) 2020-03-06

Family

ID=56689540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187003243A KR102086073B1 (ko) 2015-11-05 2016-10-12 프린트 배선판

Country Status (6)

Country Link
US (1) US10492294B2 (ko)
JP (1) JP5968514B1 (ko)
KR (1) KR102086073B1 (ko)
CN (1) CN108141956B (ko)
TW (1) TWI629921B (ko)
WO (1) WO2017077828A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7357436B2 (ja) * 2017-04-10 2023-10-06 日東電工株式会社 撮像素子実装基板、その製造方法、および、実装基板集合体
WO2018190215A1 (ja) * 2017-04-10 2018-10-18 日東電工株式会社 撮像素子実装基板、その製造方法、および、実装基板集合体
JP7056354B2 (ja) * 2018-04-26 2022-04-19 ブラザー工業株式会社 記録装置、配線部材及び配線部材の製造方法
CN114187841B (zh) * 2019-07-24 2023-06-27 友达光电股份有限公司 可挠式显示装置
CN111668622A (zh) * 2020-06-18 2020-09-15 京东方科技集团股份有限公司 电连接结构、显示面板及显示装置
JPWO2022102779A1 (ko) * 2020-11-16 2022-05-19

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033597A (ja) * 2010-07-29 2012-02-16 Tokai Rubber Ind Ltd 配線体接続構造体
JP2014170849A (ja) * 2013-03-04 2014-09-18 Funai Electric Co Ltd フレキシブル基板および表示装置
JP2014212272A (ja) 2013-04-19 2014-11-13 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその接続構造
US20150027752A1 (en) * 2013-07-25 2015-01-29 Nitto Denko Corporation Printed circuit board and method of manufacturing same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW453449U (en) 1995-11-16 2001-09-01 Hitachi Ltd LCD display panel with buckling driving multi-layer bendable PCB
JP3576294B2 (ja) * 1995-11-16 2004-10-13 株式会社 日立ディスプレイズ 液晶表示装置
JP2006186273A (ja) * 2004-12-28 2006-07-13 Japan Aviation Electronics Industry Ltd 配線基板、その製造方法、及びコネクタ
JP4607612B2 (ja) * 2005-02-09 2011-01-05 日東電工株式会社 配線回路基板およびその製造方法
US20070148997A1 (en) 2005-12-22 2007-06-28 Steven Feldman Flexible circuit
JP4841272B2 (ja) * 2006-03-14 2011-12-21 日東電工株式会社 配線回路基板および配線回路基板の接続構造
JP4786461B2 (ja) 2006-08-18 2011-10-05 日本メクトロン株式会社 配線基板のコネクタ接続用端子の製造方法
JP5134580B2 (ja) * 2009-05-01 2013-01-30 日東電工株式会社 配線回路基板およびそれを備えた磁気ヘッド駆動装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033597A (ja) * 2010-07-29 2012-02-16 Tokai Rubber Ind Ltd 配線体接続構造体
JP2014170849A (ja) * 2013-03-04 2014-09-18 Funai Electric Co Ltd フレキシブル基板および表示装置
JP2014212272A (ja) 2013-04-19 2014-11-13 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその接続構造
US20150027752A1 (en) * 2013-07-25 2015-01-29 Nitto Denko Corporation Printed circuit board and method of manufacturing same

Also Published As

Publication number Publication date
US10492294B2 (en) 2019-11-26
US20180324943A1 (en) 2018-11-08
TWI629921B (zh) 2018-07-11
JP5968514B1 (ja) 2016-08-10
CN108141956A (zh) 2018-06-08
TW201729652A (zh) 2017-08-16
WO2017077828A1 (ja) 2017-05-11
KR102086073B1 (ko) 2020-03-06
CN108141956B (zh) 2020-05-22
JP2017092134A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
KR20180026499A (ko) 프린트 배선판
US8834183B2 (en) Housingless connector
JP4276883B2 (ja) 多層プリント配線板の接続構造
US20140034366A1 (en) Rigid-flexible substrate and method for manufacturing the same
JP2014086246A (ja) バスバー付きフレキシブルプリント配線板およびその製造方法、並びにバッテリシステム
JP2013171685A (ja) コネクタ
CN111034371A (zh) 柔性印刷电路板
US9847171B2 (en) Flexible cable and electronic device
CN104919907A (zh) 印刷布线基板
CN108811523B (zh) 柔性印刷电路板、连接体的制造方法和连接体
JP2011134681A (ja) オス型コネクタブロック及びメス型コネクタブロック及びコネクタ
JP5342341B2 (ja) プリント配線基板
CN109565136B (zh) 电子元器件
JP2017022139A (ja) バスバー付きフレキシブルプリント配線板の製造方法
US7419387B2 (en) Electric connection member utilizing ansiotropically conductive sheets
JP7478732B2 (ja) フレキシブルプリント配線板及び電池配線モジュール
WO2022080067A1 (ja) 回路基板及び回路基板の製造方法
JP2012119497A (ja) フレキシブルプリント配線板、電子回路モジュール、電子機器
KR101038979B1 (ko) 적층 구조의 탄성 전기접촉단자
JP6121258B2 (ja) 接続装置
US20150064971A1 (en) Connector and manufacturing method thereof
JP2020136303A (ja) 配線構造及び配線構造を生産する方法
CN111479381A (zh) 柔性印刷电路板及显示装置
JP2015082589A (ja) 圧着金具
JPS6177288A (ja) 回路基板の表裏面接続方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant