TW201729393A - 熔斷器結構及包含其之半導體裝置 - Google Patents

熔斷器結構及包含其之半導體裝置 Download PDF

Info

Publication number
TW201729393A
TW201729393A TW105126085A TW105126085A TW201729393A TW 201729393 A TW201729393 A TW 201729393A TW 105126085 A TW105126085 A TW 105126085A TW 105126085 A TW105126085 A TW 105126085A TW 201729393 A TW201729393 A TW 201729393A
Authority
TW
Taiwan
Prior art keywords
fuse
dummy
line
air
air gap
Prior art date
Application number
TW105126085A
Other languages
English (en)
Other versions
TWI702708B (zh
Inventor
金宰弘
南瑞祐
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201729393A publication Critical patent/TW201729393A/zh
Application granted granted Critical
Publication of TWI702708B publication Critical patent/TWI702708B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種熔斷器結構包括：熔斷線，其包括第一部分、第二部分和在所述第一部分與所述第二部分之間的中間部分；以及虛設熔斷器，其相鄰於所述熔斷線，所述虛設熔斷器包括：第一空氣虛設熔斷器，其包括沿著平行於所述熔斷線的第一方向延伸的多個第一空氣間隙；以及第二空氣虛設熔斷器，其包括沿著與所述熔斷線相交的第二方向延伸的第二空氣間隙。

Description

熔斷器結構及包含其之半導體裝置
示例性實施例涉及半導體裝置，更具體地，涉及包括熔斷器結構的半導體裝置。
相關申請的交叉引用
本申請要求於2016年2月4日向韓國智慧財產權局提交的申請號為10-2016-0014089的韓國專利申請的優先權，其全部內容通過引用合併於此。
近來，隨著電子裝置趨向於微型化、低功耗、高性能、多功能性等，現有技術中已經需求能夠在各種電子裝置(例如，電腦、可攜式通信設備等)中存儲資訊的半導體裝置。這種半導體裝置包括電子熔斷器(e-fuse)。
各種實施例致力於能夠提高切斷良品率(cutting yield)的熔斷器(fuse)結構及其製造方法。
此外，各種實施例致力於能夠提高可靠性的半導體裝置及其製造方法。
在一個實施例中，一種熔斷器結構可以包括：熔斷線(fusing line)，其包括第一部分、第二部分和在所述第一部分與所述第二部分之間的中間部分；以及虛設熔斷器，其相鄰於所述熔斷線，所述虛設熔斷器可以包括：第一空氣虛設熔斷器，其包括沿著平行於所述熔斷線的第一方向延伸的多個第一空氣間隙；以及第二空氣虛設熔斷器，其包括沿著與所述熔斷線相交的第二方向延伸的第二空氣間隙。所述虛設熔斷器可以設置在與所述熔斷線相同的位準處，並且可以設置在所述熔斷線的兩側上。所述虛設熔斷器可以設置在比所述熔斷線低的位準處，並且可以與所述熔斷線重疊。所述虛設熔斷器可以設置在比所述熔斷線的位準高的位準處，並且可以與所述熔斷線重疊。所述第二空氣間隙可以與所述熔斷線的所述中心部分設置在相同的直線上。所述第一空氣虛設熔斷器還可以包括在所述多個第一空氣間隙之間的多個第一非空氣間隙。所述第二空氣虛設熔斷器還可以包括可以排列在所述第二空氣間隙中的多個第二非空氣間隙。所述第一非空氣間隙和所述第二非空氣間隙可以具有比所述第一空氣間隙和所述第二空氣間隙高的介電常數。所述第一非空氣間隙和所述第二非空氣間隙可以包括介電質材料。所述第一非空氣間隙和所述第二非空氣間隙可以包括超低k材料。所述第一空氣間隙和所述第二空氣間隙可以分別具有細長(線)元件。所述第一空氣間隙和所述第二空氣間隙可以具有比所述熔斷線小的寬度。所述第二空氣間隙可以具有比所述第一空氣間隙大的寬度。所述第二空氣虛設熔斷器可以具有比所述第一空氣虛設熔斷器小的面積。所述熔斷線可以包括銅。所述虛設熔斷器可以形成為超低k材料。
在一個實施例中，一種熔斷器結構可以包括：熔斷線，其包 括第一部分、第二部分和在所述第一部分與所述第二部分之間的中心部分；第一虛設熔斷器，其可以設置在比所述熔斷線低的位準處，並且與所述熔斷線重疊；第二虛設熔斷器，其可以設置在所述熔斷線的兩側上，並且設置在與所述熔斷線相同的位準處；以及第三虛設熔斷器，其可以設置在可以比所述熔斷線的位準高的位準處，並且與所述熔斷線重疊，所述第一虛設熔斷器至所述第三虛設熔斷器中的每個可以包括：第一空氣虛設熔斷器，其包括沿著平行於所述熔斷線的第一方向延伸的多個第一空氣間隙；以及第二空氣虛設熔斷器，其包括沿著與所述熔斷線相交的第二方向延伸的第二空氣間隙。所述第二空氣間隙可以與所述熔斷線的所述中心部分設置在相同的直線上。所述第一虛設熔斷器至所述第三虛設熔斷器中的每個還可以包括在所述多個第一空氣間隙之間的多個第一非空氣間隙以及可以排列在所述第二空氣間隙中的多個第二非空氣間隙。所述第一非空氣間隙和所述第二非空氣間隙可以具有比所述第一空氣間隙和所述第二空氣間隙高的介電常數。所述第一非空氣間隙和所述第二非空氣間隙可以包括介電質材料。所述第一非空氣間隙和所述第二非空氣間隙可以包括超低k材料。所述第一空氣間隙和所述第二空氣間隙可以分別具有細長(線)元件。所述第一空氣間隙和所述第二空氣間隙可以具有比所述熔斷線小的寬度。所述第二空氣虛設熔斷器可以具有比所述第一空氣虛設熔斷器小的面積。所述熔斷線可以包括電可程式化材料。所述熔斷線可以包括銅。所述第一虛設熔斷器至所述第三虛設熔斷器中的每個可以形成為超低k材料。
在一個實施例中，半導體裝置可以包括：熔斷器結構，其包括銅電子熔斷器；以及電晶體，其與所述熔斷器結構的任何一部分耦接， 熔斷器結構包括：熔斷線，其包括第一部分、第二部分以及在所述第一部分與所述第二部分之間的中間部分；以及虛設熔斷器，其相鄰於熔斷線，虛設熔斷器包括：第一空氣虛設熔斷器，其包括沿著平行於所述熔斷線的第一方向延伸的多個第一空氣間隙；以及第二空氣虛設熔斷器，其包括沿著與所述熔斷線相交的第二方向延伸的第二空氣間隙。
在一個實施例中，用於製造熔斷器結構的方法可以包括：在基板之上形成熔斷線；以及形成相鄰於所述熔斷線的虛設熔斷器，所述虛設熔斷器的形成可以包括：形成第一空氣虛設熔斷器，所述第一空氣虛設熔斷器包括沿著平行於所述熔斷線的第一方向延伸的多個第一空氣間隙；以及形成第二空氣虛設熔斷器，所述第二空氣虛設熔斷器可以包括沿著與所述熔斷線相交的第二方向延伸的第二空氣間隙。所述虛設熔斷器的形成可以包括：形成介電質層；通過蝕刻所述介電質層的部分來形成虛設溝槽；在所述虛設溝槽之上形成障壁層，所述障壁層可以具有位於所述虛設溝槽的上邊緣之上的懸垂(overhang)；在所述障壁層之上形成金屬層，以在所述虛設溝槽中形成第一空氣間隙和第二空氣間隙；去除所述金屬層，以開放所述第一空氣間隙和所述第二空氣間隙；以及形成覆蓋所述第一空氣間隙和所述第二空氣間隙的覆蓋層。所述虛設溝槽可以形成為包括沿著平行於所述熔斷線的第一方向延伸的多個第一部分和沿著與所述熔斷線相交的第二方向延伸的第二部分，並且所述第一空氣間隙可以形成在所述第一部分中，以及所述第二空氣間隙可以形成在所述第二部分中。所述虛設溝槽和所述空氣虛設熔斷器可以形成在與所述熔斷線相同的位準處且在所述熔斷線的兩側上。所述虛設溝槽和所述空氣虛設熔斷器可以形成在比所述熔斷 線低的位準處，由此在垂直方向上與所述熔斷線重疊。所述虛設溝槽和所述空氣虛設熔斷器可以形成在比所述熔斷線的位準高的位準處，由此在垂直方向上與所述熔斷線重疊。所述虛設熔斷器的形成可以包括：形成介電質層；通過蝕刻所述介電質層的部分來形成虛設溝槽，所述虛設溝槽包括第一部分和具有比所述第一部分大的寬度的第二部分；在所述虛設溝槽之上形成障壁層，所述障壁層可以具有位於所述虛設溝槽的上邊緣之上的懸垂；在所述障壁層之上形成金屬層，由此在所述虛設溝槽的所述第一部分中形成第一空氣間隙；去除所述金屬層，以在所述虛設溝槽的所述第二部分中保留虛設金屬層，並且開放所述第一空氣間隙；形成覆蓋所述第一空氣間隙和所述虛設金屬層的覆蓋層；在所述覆蓋層中形成部分地暴露出所述虛設金屬層的開口；以及經由所述開口去除所述虛設金屬層以形成所述第二空氣間隙。所述開口可以形成為位於所述虛設金屬層的中心部分處。可以通過濕式蝕刻來去除所述虛設金屬層。可以執行所述虛設溝槽的形成，使得所述第一部分沿著平行於所述熔斷線的第一方向延伸而所述第二部分沿著與所述熔斷線相交的第二方向延伸。所述虛設熔斷器的形成可以包括：在比所述熔斷線低的位準處形成第一虛設熔斷器；在與所述熔斷線相同的位準處形成第二虛設熔斷器；以及在可以比所述熔斷線的位準高的位準處形成第三虛設熔斷器。
在一個實施例中，用於製造半導體裝置的方法可以包括：製備基板，所述基板包括驅動器區和熔斷器區；在所述基板之上且驅動器區中形成驅動元件；在所述驅動元件之上形成與所述驅動元件耦接的多層金屬線；形成熔斷線，所述熔斷線可以位於所述基板之上且熔斷器區中，並 且可以設置在與所述多層金屬線之中的任何一個金屬線相同的位準處；以及形成相鄰於所述熔斷線的虛設熔斷器，所述虛設熔斷器的形成可以包括：形成第一空氣虛設熔斷器，所述第一空氣虛設熔斷器包括沿著平行於所述熔斷線的第一方向延伸的多個第一空氣間隙；以及形成第二空氣虛設熔斷器，所述第二空氣虛設熔斷器包括沿著與所述熔斷線相交的第二方向延伸的第二空氣間隙。所述虛設熔斷器的形成可以包括：形成介電質層；通過蝕刻所述介電質層的部分來形成虛設溝槽；在所述虛設溝槽之上形成障壁層，所述障壁層可以具有位於所述虛設溝槽的上邊緣之上的懸垂；在所述障壁層之上形成金屬層，由此在所述虛設溝槽中形成第一空氣間隙和第二空氣間隙；去除所述金屬層，以開放所述第一空氣間隙和所述第二空氣間隙；以及形成覆蓋所述第一空氣間隙和所述第二空氣間隙的覆蓋層。所述虛設溝槽可以形成為包括沿著平行於所述熔斷線的第一方向延伸的多個第一部分和沿著與所述熔斷線相交的第二方向延伸的第二部分，並且所述第一空氣間隙可以形成在所述第一部分中，而所述第二空氣間隙可以形成在所述第二部分中。所述虛設溝槽和所述空氣虛設熔斷器可以形成在與所述熔斷線相同的位準處且所述熔斷線的兩側上。所述虛設溝槽和所述空氣虛設熔斷器可以形成在比所述熔斷線低的位準處，由此在垂直方向上與所述熔斷線重疊。所述虛設溝槽和所述空氣虛設熔斷器可以形成在比所述熔斷線的位準高的位準處，由此在垂直方向上與所述熔斷線重疊。所述虛設熔斷器的形成可以包括：形成介電質層；通過蝕刻所述介電質層的部分來形成虛設溝槽，虛設溝槽包括第一部分和具有比第一部分大的寬度的第二部分；在所述虛設溝槽之上形成障壁層，所述障壁層具有位於所述虛設 溝槽的上邊緣之上的懸垂；在所述障壁層之上形成金屬層，由此在所述虛設溝槽的所述第一部分中形成第一空氣間隙；去除所述金屬層，以在所述虛設溝槽的所述第二部分中保留虛設金屬層，並且開放所述第一空氣間隙；形成覆蓋所述第一空氣間隙和所述虛設金屬層的覆蓋層；在所述覆蓋層中形成部分地暴露出所述虛設金屬層的開口；以及經由所述開口去除所述虛設金屬層以形成所述第二空氣間隙。所述開口可以形成為位於所述虛設金屬層的中心部分處。可以通過濕式蝕刻來去除所述虛設金屬層。可以執行虛設溝槽的形成，使得所述第一部分沿著平行於所述熔斷線的第一方向延伸而所述第二部分沿著與所述熔斷線相交的第二方向延伸。所述虛設熔斷器的形成可以包括：在比所述熔斷線低的位準處形成第一虛設熔斷器；在與所述熔斷線相同的位準處形成第二虛設熔斷器；以及在可以比所述熔斷線的位準高的位準處形成第三虛設熔斷器。所述多層金屬線的形成可以包括：在與所述第一虛設熔斷器相同的位準處形成第一金屬線；在與所述第二虛設熔斷器和所述熔斷線相同的位準處形成第二金屬線；以及在與所述第三虛設熔斷器相同的位準處形成第三金屬線。
11‧‧‧基板
12‧‧‧隔離層
13‧‧‧層間介電質層
13A‧‧‧第一層間介電質層
14‧‧‧熔斷器溝槽
15‧‧‧虛設溝槽
15A‧‧‧第一部分
15B‧‧‧第二部分
15P‧‧‧柱體
15T‧‧‧虛設溝槽
15TA‧‧‧第一部分
15TB‧‧‧第二部分
16‧‧‧障壁層
16A‧‧‧懸垂
16F‧‧‧熔斷器障壁
16F’‧‧‧虛設障壁
17‧‧‧金屬層
17D‧‧‧金屬層
17F‧‧‧熔斷線
18‧‧‧空氣間隙
18G1‧‧‧第一空氣間隙
18G2‧‧‧第二空氣間隙
18NG1‧‧‧第一非空氣間隙
18NG2‧‧‧第二非空氣間隙
19‧‧‧覆蓋層
19A‧‧‧開口
21‧‧‧虛設溝槽
21A‧‧‧第一部分
21B‧‧‧第二部分
21P‧‧‧柱體
21T‧‧‧虛設溝槽
21TA‧‧‧第一部分
21TB‧‧‧第二部分
22‧‧‧第一障壁層
22A‧‧‧懸垂
22F’‧‧‧虛設障壁
23‧‧‧第一金屬層
23D‧‧‧虛設金屬層
24‧‧‧空氣間隙
24G1‧‧‧第一空氣間隙
24G2‧‧‧第二空氣間隙
24NG1‧‧‧第一非空氣間隙
24NG2‧‧‧第二非空氣間隙
25‧‧‧第一覆蓋層
25A‧‧‧開口
26‧‧‧第二層間介電質層
27‧‧‧熔斷器溝槽
28F‧‧‧熔斷器障壁
29F‧‧‧熔斷線
30‧‧‧第二覆蓋層
31‧‧‧熔斷器溝槽
32F‧‧‧熔斷器障壁
33F‧‧‧熔斷線
34‧‧‧第一覆蓋層
35‧‧‧第二層間介電質層
36‧‧‧虛設溝槽
36A‧‧‧第一部分
36B‧‧‧第二部分
36T‧‧‧虛設溝槽
36TA‧‧‧第一部分
36TB‧‧‧第二部分
37F’‧‧‧虛設障壁
38‧‧‧空氣間隙
38G1‧‧‧第一空氣間隙
38G2‧‧‧第二空氣間隙
38NG1‧‧‧第一非空氣間隙
38NG2‧‧‧第二非空氣間隙
39‧‧‧第二覆蓋層
39D‧‧‧虛設金屬層
40‧‧‧第二覆蓋層
40A‧‧‧開口
51‧‧‧基板
51D‧‧‧驅動器區
51F‧‧‧熔斷器區
52‧‧‧隔離層
53‧‧‧主動區
54‧‧‧源極/汲極區
55‧‧‧閘極電極
56‧‧‧閘極介電質層
57‧‧‧第一層間介電質層
58‧‧‧接觸插塞
59‧‧‧第二層間介電質層
60‧‧‧第一溝槽
61‧‧‧第一虛設溝槽
62‧‧‧第一覆蓋層
63‧‧‧第三層間介電質層
64‧‧‧第二溝槽
65‧‧‧熔斷器溝槽
66‧‧‧第二虛設溝槽
67‧‧‧熔斷線
68‧‧‧第二覆蓋層
69‧‧‧第四層間介電質層
70‧‧‧第三溝槽
71‧‧‧第三虛設溝槽
72‧‧‧陰極
73‧‧‧陽極
74‧‧‧第三覆蓋層
81‧‧‧第一障壁層
81A‧‧‧懸垂
81D‧‧‧第一障壁
81F’‧‧‧第一虛設障壁
82‧‧‧第一金屬層
83‧‧‧第二障壁層
83A‧‧‧懸垂
83D‧‧‧第二障壁
83F‧‧‧熔斷器障壁
83F’‧‧‧第二虛設障壁
84‧‧‧第二金屬層
85‧‧‧第三障壁層
85A‧‧‧懸垂
85D‧‧‧第三障壁
85F’‧‧‧第三虛設障壁
86‧‧‧第三金屬層
100‧‧‧熔斷器結構
101‧‧‧第一電極
102‧‧‧第二電極
103‧‧‧熔斷線
104‧‧‧介電質層
105‧‧‧虛設熔斷器
106‧‧‧第一空氣虛設熔斷器
107‧‧‧第二空氣虛設熔斷器
200‧‧‧熔斷器結構
204‧‧‧介電質層
205‧‧‧虛設熔斷器
206‧‧‧第一空氣虛設熔斷器
207‧‧‧第二空氣虛設熔斷器
300‧‧‧熔斷器結構
304‧‧‧介電質層
305‧‧‧空氣虛設熔斷器/虛設熔斷器
306‧‧‧第一空氣虛設熔斷器
307‧‧‧第二空氣虛設熔斷器
400‧‧‧熔斷器結構
404L‧‧‧第一層間介電質層
404M‧‧‧第二層間介電質層
404U‧‧‧第三層間介電質層
405‧‧‧虛設熔斷器
405L‧‧‧第一虛設熔斷器
405M‧‧‧第二虛設熔斷器
405U‧‧‧第三虛設熔斷器
500‧‧‧熔斷器結構
504‧‧‧介電質層
505‧‧‧虛設熔斷器
506‧‧‧第一空氣虛設熔斷器
507‧‧‧第二空氣虛設熔斷器
600‧‧‧熔斷器結構
604‧‧‧介電質層
605‧‧‧虛設熔斷器
606‧‧‧第一空氣虛設熔斷器
607‧‧‧第二空氣虛設熔斷器
700‧‧‧熔斷器結構
704‧‧‧介電質層
705‧‧‧虛設熔斷器
706‧‧‧第一空氣虛設熔斷器
707‧‧‧第二空氣虛設熔斷器
800‧‧‧熔斷器結構
804L‧‧‧第一層間介電質層
804M‧‧‧第二層間介電質層
804U‧‧‧第三層間介電質層
805‧‧‧虛設熔斷器
805L‧‧‧第一虛設熔斷器
805M‧‧‧第二虛設熔斷器
805U‧‧‧第三虛設熔斷器
1000‧‧‧電子熔斷器電路
1001‧‧‧閘極陣列驅動器
1002‧‧‧熔斷器部分
1003‧‧‧陽極
1004‧‧‧陰極
1005‧‧‧熔斷線
1006‧‧‧層間介電質層
1007‧‧‧熔斷空間
1008‧‧‧再次結合
1009‧‧‧裂縫
A-A’‧‧‧線
ADF1‧‧‧第一空氣虛設熔斷器
ADF2‧‧‧第二空氣虛設熔斷器
B-B’‧‧‧線
C-C’‧‧‧線
DF‧‧‧虛設熔斷器
DF1‧‧‧第一虛設熔斷器/虛設熔斷器
DF2‧‧‧第二虛設熔斷器/虛設熔斷器
DF3‧‧‧第三虛設熔斷器/虛設熔斷器
F1‧‧‧第一部分
F2‧‧‧第二部分
FC‧‧‧中心部分
G1‧‧‧第一空氣間隙
G2‧‧‧第二空氣間隙
L1‧‧‧寬度
L2‧‧‧寬度
L3‧‧‧寬度
L4‧‧‧寬度
M1‧‧‧第一金屬線/金屬線
M2‧‧‧第二金屬線/金屬線
M3‧‧‧第三金屬線/金屬線
NG1‧‧‧第一非空氣間隙
NG2‧‧‧第二非空氣間隙
S100‧‧‧半導體裝置
V1‧‧‧第一通孔
V2‧‧‧第二通孔
V3‧‧‧第三通孔
V4‧‧‧第四通孔
圖1為圖示了現有的電子熔斷器電路的簡化圖。
圖2為現有的電子熔斷器的平面圖。
圖3A至圖3C為圖示了電子熔斷器的熔斷狀態的示例的平面圖。
圖4A為圖示了根據本發明的第一實施例的熔斷器結構的平面圖。
圖4B為圖4A的虛設熔斷器的細節圖。
圖4C為沿著圖4A的線A-A’、B-B’和C-C’截取的截面圖。
圖5A為圖示了根據本發明的第二實施例的熔斷器結構的平面圖。
圖5B為沿著圖5A的線A-A’、B-B’和C-C’截取的截面圖。
圖6A為圖示了根據本發明的第三實施例的熔斷器結構的平面圖。
圖6B為沿著圖6A的線A-A’、B-B’和C-C’截取的截面圖。
圖7為圖示了根據本發明的第四實施例的熔斷器結構的截面圖。
圖8為圖示了根據本發明的第五實施例的熔斷器結構的平面圖。
圖9為圖示了根據本發明的第六實施例的熔斷器結構的平面圖。
圖10為圖示了根據本發明的第七實施例的熔斷器結構的平面圖。
圖11為圖示了根據本發明的第八實施例的熔斷器結構的截面圖。
圖12A至圖12D為圖示了用於製造圖4A的熔斷器結構的方 法的視圖。
圖13A至圖13F為圖示了用於製造圖6A的熔斷器結構的方法的視圖。
圖14A和圖14B為圖示了用於製造圖5A的熔斷器結構的方法的視圖。
圖15A至圖15E為圖示了用於製造圖8的熔斷器結構的方法的視圖。
圖16A至圖16G為圖示了用於製造圖10的熔斷器結構的方法的視圖。
圖17A和圖17B為圖示了用於製造圖9的熔斷器結構的方法的視圖。
圖18A和圖18B為圖示了包括根據本發明的實施例的熔斷器結構的半導體裝置的視圖。
圖19A至圖19G為圖示了用於製造圖18A和圖18B的半導體裝置的方法的視圖。
以下將參照附圖來更具體地描述本發明的各種實施例。然而，本發明可以採用不同的方式實施，而不應解釋為限制於本文所列的實施例。確切地說，提供這些實施例，使得本發明充分與完整，並向本領域技術人員充分傳達本發明的範圍。在本發明中，相同的元件符號在本發明的不同附圖和實施例中表示相同的部件。
附圖並非一定按比例繪製，並且在一些情況下，可以誇大比 例以清楚地圖示本發明的實施例的特徵。當第一層被稱為在第二層“上”或者在基板“上”時，其不僅指的是第一層直接形成在第二層或基板上的情況，還指的是在第一層與第二層之間或者第一層與基板之間存在第三層的情況。
在本文中，將參照為本發明的理想化實施例的示意性圖示的截面圖、平面圖和方塊簡化圖來描述本發明的實施例。這樣，將預料到圖示的形狀變化是源於例如製造技術和/或公差。因而，本發明的實施例不應被解釋為局限於本文圖示的特定形狀、而是可以包括由例如製造工藝造成的形狀差異。因而，附圖中所示的區域在本質上是示意性的，並且它們的形狀不意圖在圖示裝置的區域的實際形狀，也不意圖在限制本發明的範圍。
在將預定熔斷電壓(Vfsource)施加至在後段製製程(BEOL)工藝中所使用的金屬線的狀態下，通過將電脈衝程式化施加至閘極陣列來切斷電子熔斷器。通常必須在包括使用超精確熔斷電壓(Vfsource)和閘極脈衝程式化的精確條件下切斷電子熔斷器。
圖1為圖示了現有的電子熔斷器電路1000的簡化圖。
參見圖1，電子熔斷器電路1000可以包括電可程式化的熔斷線1005。電子熔斷器電路1000可以包括閘極陣列驅動器1001和熔斷器部分1002。熔斷器部分1002可以由陽極1003、陰極1004和熔斷線1005構建。
在將指定的電壓Vfsource施加至陽極1003的狀態下，將閘極脈衝程式化施加至閘極陣列驅動器1001。因此，電流I突然從熔斷線1005流至接地。由於因電流I而在熔斷線1005中產生焦耳熱和電子遷移(EM)，所以可能發生熔斷線1005熔斷的現象。流經閘極陣列驅動器1001的電流通 過閘極脈衝程式化來控制，並且可以與施加至陽極1003的電壓Vfsource協調，用於引起熔斷線1005熔斷。
圖2為現有的電子熔斷器的平面圖。圖3A至圖3C為現有的電子熔斷器的熔斷狀態的示例的平面圖。
參見圖2，電子熔斷器可以包括與熔斷線1005連接的陽極1003和陰極1004。電子熔斷器可以被層間介電質層1006包圍。
熔斷線1005可以根據熔斷條件而被切斷成具有各種形狀。熔斷線1005應當在用於適當而穩定的熔斷的標準熔斷條件下被切斷。
圖3A示出了通過應用與標準熔斷條件相比不充足的熔斷條件來切斷熔斷線1005的狀態。由於熔斷線1005在不充足的熔斷條件下被切斷，所以熔斷線1005的切斷部分之間的熔斷空間1007基本上是窄的。由於這個事實，在熔斷線1005被切斷之後隨著時間的推移，重新連接(即再次結合1008)可以通過銅的遷移等而發生。因此，會降低切斷良品率。
圖3B示出了通過應用標準熔斷條件來切斷熔斷線1005的狀態。如上所述，需要超精確地計算包括熔斷電壓Vfsource和閘極脈衝程式化的條件。此外，應當根據熔斷線1005的狀態來應用標準熔斷條件。例如，晶圓內非均勻性和晶圓間非均勻性，難以實現標準熔斷條件。
因而，為了在保證充分的熔斷空間1007的情況下切斷熔斷線1005，應當通過使用有些過量的切斷條件來保證切斷良品率。
圖3C示出了通過應用過量的熔斷條件來切斷熔斷線1005的狀態。由於使用了過量的熔斷條件，所以會發生爆炸性切斷，並且周圍的層間介電質層1006的一部分也會被去除，導致形成基本上比應用標準熔 斷條件時更大的熔斷空間1007。在這種情況下，難以保證熔斷線1005僅在其中心部分處被切斷。因此，被切斷的熔斷線1005會具有差的外觀。另外，在爆炸性切斷嚴重的情況下，裂縫1009會形成在剩餘的層間介電質層1006中。
在本發明的以下實施例中，在熔斷線的附近形成空氣虛設。空氣虛設允許熔斷線採用比存在的現有設計更可預測的和穩定的方式來切斷。因此，也會大體上增加切斷良品率。
圖4A為圖示了根據本發明的第一實施例的包括虛設熔斷器105的熔斷器結構100的平面圖。圖4B為圖4A的虛設熔斷器105的更詳細的圖。圖4C示出了沿著圖4A的線A-A’、B-B’和C-C’截取的虛設熔斷器105的截面圖。
參見圖4A至圖4C，熔斷器結構100可以包括：第一電極101、第二電極102以及連接第一電極101和第二電極102的熔斷線103。第一電極101可以為陰極，而第二電極102可以為陽極。熔斷線103可以包括導電材料。熔斷線103可以為電可程式化材料。熔斷線103可以簡單地被稱為電子熔斷器。熔斷線103可以例如包括銅(Cu)。第一電極101、第二電極102以及熔斷線103可以為整體結構。第一電極101、第二電極102和熔斷線103可以由相同的材料形成。例如，第一電極101、第二電極102和熔斷線103全部都可以為或者包括例如銅。熔斷線103可以為沿著第一方向Y延伸的細長元件。然而，我們注意到熔斷線103可以沿著任何一個方向延伸。熔斷線103可以包括第一部分F1、第二部分F2和設置在第一部分F1與第二部分F2之間的中心部分FC。熔斷線103可以被介電質層104包圍。 介電質層104可以具有低於3.9的超低介電常數。例如，介電質層104可以由超低k材料形成。
熔斷器結構100還可以包括相鄰於熔斷線103的虛設熔斷器105。虛設熔斷器105可以形成在介電質層104中。虛設熔斷器105可以包括第一空氣虛設熔斷器106和第二空氣虛設熔斷器107。
第一空氣虛設熔斷器106可以包括多個第一空氣細長間隙G1(線間隙)，第一空氣細長間隙G1沿著平行於熔斷線103的第一方向Y延伸，並且在第二方向X上以規則的間距間隔開。第一空氣間隙G1可以各自在第二方向X上具有比熔斷線103的寬度小的寬度。例如，如圖4B所示，熔斷線103可以在第二方向X上具有第一寬度L1，第一空氣間隙G1可以在第二方向X上具有第二寬度L2，並且第二寬度L2比第一寬度L1小。第一空氣間隙G1在俯視時可以具有矩形細長形狀。多個第一空氣間隙G1可以相鄰於熔斷線103的第一部分F1和第二部分F2。第一空氣虛設熔斷器106還可以包括形成在多個第一空氣間隙G1之間的多個第一非空氣間隙NG1。第一非空氣間隙NG11可以具有比第一空氣間隙G1高的介電常數。第一非空氣間隙NG1可以具有低於3.9的超低介電常數。第一非空氣間隙NG1可以是介電質層104的部分。第一非空氣間隙NG1可以由超低k材料形成。第一非空氣間隙可以具有與第一空氣間隙G1相同的形狀。
第二空氣虛設熔斷器107可以包括第二空氣間隙G2，第二空氣間隙G2可以為在第二方向X上延伸的細長元件。第二空氣間隙G2可以具有比第一空氣間隙G1的寬度大的寬度。例如，第二空氣間隙G2可以具有第三寬度L3，其中，第三寬度L3比第二寬度L2大。第二空氣間隙G2 可以具有矩形形狀。第二空氣間隙G2可以佈置在與熔斷線103的中心部分FC相同的直線上。也就是說，第二空氣間隙G2可以相鄰於熔斷線103的中心部分FC。第二空氣虛設熔斷器107還可以包括多個第二非空氣間隙NG2，例如，第二非空氣間隙NG2佈置成在第二空氣間隙G2內的兩列間隔開的正方形形狀的柱體的陣列。第二非空氣間隙NG2可以具有比第二空氣間隙G2高的介電常數。第二非空氣間隙NG2可以具有低於3.9的超低介電常數。第二非空氣間隙NG2可以是介電質層104的部分。第二非空氣間隙NG2可以由超低k材料形成。第二空氣虛設熔斷器107可以具有比第一空氣虛設熔斷器106小的面積。第一空氣虛設熔斷器106和第二空氣虛設熔斷器107可以如圖4A所示彼此耦接，以形成具有類似於雙端、齒梳狀結構的整體形狀的空氣虛設熔斷器105，其中，第二空氣虛設熔斷器107設置在兩個對稱相同的第一空氣虛設熔斷器106之間。
虛設熔斷器105可以設置在熔斷線103的兩側上且在與陽極102和陰極101之間的熔斷線103相同的位準處。
根據以上描述，在第一空氣虛設熔斷器106中，第一空氣間隙G1和第一非空氣間隙NG1沿著X方向交替地設置。因此，當與僅由第一非空氣間隙NG1構建的區域相比時，熱傳遞速度減慢。當熱傳遞速度減慢時，由於自焦耳加熱大，所以會容易發生熔斷。以這種方式，由於第一空氣虛設熔斷器106，所以即使通過小的焦耳加熱和電子遷移(EM)現象也會更容易切斷熔斷線103。
在第二空氣虛設熔斷器107中，第二空氣間隙G2和第二非空氣間隙NG2被混合。第二空氣間隙G2形成在與第一空氣間隙G1相交的 第二方向X上。因此，在第二方向X上，第二空氣虛設熔斷器107的空氣流率比第一空氣虛設熔斷器106的空氣流率高。因而，通過利用第二空氣虛設熔斷器107，來形成具有低熱傳導性的區域。該區域起到增加熱密度和熱容量的作用。換言之，通過在與熔斷線103相交的方向上設置第二空氣間隙G2，可以調節熔斷線103的熔斷位置。
通過第一空氣虛設熔斷器106和第二空氣虛設熔斷器107，能夠防止在熔斷器的熔斷期間由於熔斷器材料(例如，銅)的移動引起的再結合的發生。因此，可以提高熔斷器熔斷的可靠性。此外，第一空氣虛設熔斷器106和第二空氣虛設熔斷器107可以在熔斷期間用作裂縫停止器，降低或者防止在介電質層104中形成裂縫。
通過調節第一空氣虛設熔斷器106和第二空氣虛設熔斷器107的面積和密度，可以提高熔斷效率。
因此，通過形成第一空氣虛設熔斷器106和第二空氣虛設熔斷器107，可以優化熔斷條件。
圖5A為圖示了根據本發明的第二實施例的熔斷器結構的平面圖。圖5B示出了沿著圖5A的線A-A’、B-B’和C-C’截取的截面圖。根據第二實施例的熔斷器結構200的一些部件類似於熔斷器結構100的一些部件，因此不再具體地描述。
參見圖5A和圖5B，熔斷器結構200可以包括：第一電極101、第二電極102以及在第一電極101和第二電極102之間的熔斷線103。第一電極101可以為陰極，而第二電極102可以為陽極。熔斷線103可以包括導電材料。熔斷線103可以為電可程式化材料。例如，熔斷線103可以包 括銅(Cu)。第一電極101、第二電極102以及熔斷線103可以為整體結構。第一電極101、第二電極102和熔斷線103可以由相同的材料形成。例如，第一電極101、第二電極102和熔斷線103全部都可以為或者包括例如銅。熔斷線103可以為細長元件。熔斷線103可以沿著任何一個方向延伸。例如，在如圖5A中所示的實施例中，熔斷線103可以沿著第一方向Y延伸，並且可以包括第一部分F1、第二部分F2以及在第一部分F1與第二部分F2之間的中心部分FC。
熔斷器結構200還可以包括相鄰於熔斷線103的虛設熔斷器205。與第一實施例不同，虛設熔斷器205可以設置在比熔斷線103的位準高的位準處。根據圖5A的圖示示例，虛設熔斷器205可以形成在熔斷線103之上。虛設熔斷器205的部分可以在垂直方向上部分地或者全部地與熔斷線103重疊。虛設熔斷器205可以形成在介電質層204中。介電質層204可以形成在熔斷線103之上。介電質層204可以具有低於3.9的超低介電常數。例如，介電質層204可以由超低k材料形成。虛設熔斷器205可以包括第一空氣虛設熔斷器206和第二空氣虛設熔斷器207。
第一空氣虛設熔斷器206可以包括多個第一空氣間隙G1。第一空氣間隙G1可以沿著平行於熔斷線103的第一方向Y延伸。第一空氣間隙G1可以為細長元件。第一空氣間隙G1可以具有比熔斷線103小的寬度。第一空氣間隙G1可以為具有矩形形狀的細長元件。多個第一空氣間隙G1可以形成在熔斷線103的第一部分F1和第二部分F2之上。第一空氣虛設熔斷器206還可以包括設置在多個第一空氣間隙G1之間的多個第一非空氣間隙NG1。第一非空氣間隙NG1可以具有比第一空氣間隙G1高的介電 常數。第一非空氣間隙NG1可以具有低於3.9的超低介電常數。第一非空氣間隙NG1可以是介電質層204的部分。第一非空氣間隙NG1可以由超低k材料形成。第一非空氣間隙可以具有與第一空氣間隙G1相同的形狀。
第二空氣虛設熔斷器207可以包括第二空氣間隙G2。第二空氣間隙G2可以沿著與熔斷線103相交的第二方向X延伸。第二空氣間隙G2可以為沿著X方向延伸的細長元件。第二空氣間隙G2可以具有比第一空氣間隙G1大的寬度。第二空氣間隙G2在俯視時可以具有矩形形狀。第二空氣間隙G2可以形成在熔斷線103的中心部分FC之上。第二空氣虛設熔斷器207還可以包括多個第二非空氣間隙NG2。如圖5A中所示的第二非空氣間隙NG2從俯視平面圖觀察時具有正方形形狀，並且在沿著X方向延伸的兩個平行列內以規則的間距間隔開。應當注意的是，可以改變第二非空氣間隙NG2的形狀以及間距和列數目。第二非空氣間隙NG2可以具有比第二空氣間隙G2高的介電常數。第二非空氣間隙NG2可以具有低於3.9的超低介電常數。第二非空氣間隙NG2可以是介電質層204的部分。第二非空氣間隙NG2可以由超低k材料形成。第二空氣虛設熔斷器207可以具有比第一空氣虛設熔斷器206小的面積。第一空氣虛設熔斷器206和第二空氣虛設熔斷器207可以彼此耦接。由於第一空氣虛設熔斷器206和第二空氣虛設熔斷器207彼此耦接，所以它們形成具有與圖4A的虛設熔斷器105相同的形狀的虛設熔斷器205。
圖6A為圖示了根據本發明的第三實施例的熔斷器結構的平面圖。圖6B示出了沿著圖6A的線A-A’、B-B’和C-C’截取的截面圖。根據第三實施例的熔斷器結構300的一些部件類似於根據本發明的第一實 施例的熔斷器結構100的一些部件和根據本發明的第二實施例的熔斷器結構200的一些部件。實際上，熔斷器結構300類似於熔斷器結構200，除了空氣虛設熔斷器305不同於空氣虛設熔斷器205之外，空氣虛設熔斷器205位於熔斷器結構200的熔斷線103之上，而空氣虛設熔斷器305位於熔斷器結構300的熔斷線103以下。
參見圖6A和圖6B，熔斷器結構300可以包括：第一電極101、第二電極102以及在第一電極101和第二電極102之間的熔斷線103。第一電極101可以為陰極，而第二電極102可以為陽極。熔斷線103可以包括導電材料。熔斷線103可以為電可程式化材料。例如，熔斷線103可以包括銅(Cu)。第一電極101、第二電極102以及熔斷線103可以為整體結構。第一電極101、第二電極102和熔斷線103可以由相同的材料形成。例如，第一電極101、第二電極102和熔斷線103全部都可以為或者包括例如銅。熔斷線103可以為細長元件。熔斷線103可以沿著第一方向Y延伸。然而，我們注意到，熔斷線可以沿著使其連接第一電極101和第二電極102的任何方向延伸。熔斷線103可以包括：第一部分F1、第二部分F2以及在第一部分F1與第二部分F2之間的中心部分FC。
熔斷器結構300還可以包括相鄰於熔斷線103的虛設熔斷器305。與第一實施例和第二實施例不同，虛設熔斷器305可以設置在比熔斷線103低的位準處。虛設熔斷器305可以形成在熔斷線103之下。虛設熔斷器305的部分可以在垂直方向上部分地或者全部地與熔斷線103重疊。虛設熔斷器305可以形成在介電質層304中。介電質層304可以形成在熔斷線103之下。介電質層304可以具有低於3.9的超低介電常數。例如，介電質 層304可以由超低k材料形成。虛設熔斷器305可以包括第一空氣虛設熔斷器306和第二空氣虛設熔斷器307。
第一空氣虛設容器306可以包括多個第一空氣間隙G1。第一空氣間隙G1可以沿著平行於熔斷線103的第一方向Y延伸。第一空氣間隙G1可以為細長(線)元件。第一空氣間隙G1可以具有比熔斷線103小的寬度。第一空氣間隙G1可以在俯視時具有矩形細長的形狀。多個第一空氣間隙G1可以形成在熔斷線103的第一部分F1和第二部分F2之下。第一空氣虛設熔斷器306還可以包括設置在多個第一空氣間隙G1之間的多個第一非空氣間隙NG1。第一非空氣間隙NG1可以具有比第一空氣間隙G1高的介電常數。第一非空氣間隙NG1可以具有低於3.9的超低介電常數。第一非空氣間隙NG1可以是介電質層304的部分。第一非空氣間隙NG1可以由超低k材料形成。第一非空氣間隙可以具有與第一空氣間隙G1相同的形狀。
第二空氣虛設熔斷器307可以包括第二空氣間隙G2。第二空氣間隙G2可以沿著與熔斷線103相交的第二方向X延伸。第二空氣間隙G2可以為細長元件。第二空氣間隙G2可以具有比第一空氣間隙G1大的寬度。第二空氣間隙G2可以具有矩形形狀。第二空氣間隙G2可以形成在熔斷線103的中心部分FC之下。第二空氣虛設熔斷器307還可以包括多個第二非空氣間隙NG2。第二非空氣間隙NG2可以具有比第二空氣間隙G2高的介電常數。第二非空氣間隙NG2可以具有低於3.9的超低介電常數。第二非空氣間隙NG2可以是介電質層304的部分。第二非空氣間隙NG2可以由超低k材料形成。第二空氣虛設熔斷器307可以具有比第一空氣虛設熔斷 器306小的面積。第一空氣虛設熔斷器306和第二空氣虛設熔斷器307可以彼此耦接。由於第一空氣虛設熔斷器306和第二空氣虛設熔斷器307彼此耦接，所以它們形成具有與圖4A的虛設熔斷器105相同的形狀的虛設熔斷器305。
圖7為圖示了根據本發明的第四實施例的熔斷器結構400的截面圖。熔斷器結構400的一些部件類似於根據本發明第一實施例至第三實施例的熔斷器結構100、熔斷器結構200和熔斷器結構300的一些部件。
參見圖4A、5A、6A和7，熔斷器結構400可以包括：第一電極101、第二電極102以及在第一電極101和第二電極102之間的熔斷線103。第一電極101可以為陰極，而第二電極102可以為陽極。熔斷線103可以包括導電材料。熔斷線103可以為電可程式化材料。例如，熔斷線103可以包括銅(Cu)。第一電極101、第二電極102以及熔斷線103可以為整體結構。第一電極101、第二電極102和熔斷線103可以由相同的材料形成。例如，第一電極101、第二電極102和熔斷線103全部都可以為或者包括例如銅。熔斷線103可以為細長元件。熔斷線103可以沿著第一方向Y延伸。然而，我們注意到，熔斷線可以沿著使其連接第一電極101和第二電極102的任何方向延伸。熔斷線103可以包括：第一部分F1、第二部分F2以及在第一部分F1與第二部分F2之間的中心部分FC。
熔斷器結構400還可以包括相鄰於熔斷線103的虛設熔斷器405。第四實施例的虛設熔斷器405可以包括：第一虛設熔斷器405L、第二虛設熔斷器405M和第三虛設熔斷器405U。第一虛設熔斷器405L可以設置在比熔斷線103低的位準處。第二虛設熔斷器405M可以設置在與熔斷線103 相同的位準處。第三虛設熔斷器405U可以設置在比熔斷線103的位準高的位準處。例如，第一虛設熔斷器405L可以形成在熔斷線103之下，而第三虛設熔斷器405U可以形成在熔斷線103之上。第二虛設熔斷器405M可以形成在熔斷線103的兩側上。第一虛設熔斷器405L和第三虛設熔斷器405U可以在垂直方向上與熔斷線103部分地或全部地重疊。第二虛設熔斷器405M可以在垂直方向上不與熔斷線103重疊。
第二虛設熔斷器405M相當於本發明的第一實施例的虛設熔斷器105。例如，第二虛設熔斷器405M可以包括第一實施例中的第一空氣虛設熔斷器106和第二空氣虛設熔斷器107(參見圖4A)。第一空氣虛設熔斷器106和第二空氣虛設熔斷器107可以彼此耦接。由於第一空氣虛設熔斷器106和第二空氣虛設熔斷器107彼此耦接，所以它們形成具有與圖4A的虛設熔斷器105相同的形狀的第二虛設熔斷器405M。
第一虛設熔斷器405L相當於本發明的第三實施例的虛設熔斷器305。例如，第一虛設熔斷器405L可以包括第三實施例中的第一空氣虛設熔斷器306和第二空氣虛設熔斷器307(參見圖6A)。第一空氣虛設熔斷器306和第二空氣虛設熔斷器307可以彼此耦接。由於第一空氣虛設熔斷器306和第二空氣虛設熔斷器307彼此耦接，所以它們形成具有與圖6A的虛設熔斷器305相同的形狀的第一虛設熔斷器405L。
第三虛設熔斷器405U相當於本發明的第二實施例的虛設熔斷器205。例如，第三虛設熔斷器405U可以包括第二實施例中的第一空氣虛設熔斷器206和第二空氣虛設熔斷器207(參見圖5A)。第一空氣虛設熔斷器206和第二空氣虛設熔斷器207可以彼此耦接。由於第一空氣虛設熔斷 器206和第二空氣虛設熔斷器207彼此耦接，所以它們形成具有與圖5A的空氣虛設熔斷器205相同的形狀的虛設熔斷器405U。
第一虛設熔斷器405L至第三虛設熔斷器405U可以分別形成在第一層間介電質層404L、第二層間介電質層404M和第三層間介電質層404U中。第一層間介電質層404L至第三層間介電質層404U可以為超低k材料。
圖8為圖示了根據本發明的第五實施例的熔斷器結構500的平面圖。
參見圖8，熔斷器結構500可以包括：第一電極101、第二電極102以及在第一電極101和第二電極102之間的熔斷線103。第一電極101可以為陰極，而第二電極102可以為陽極。熔斷線103可以包括導電材料。熔斷線103可以為電可程式化材料。例如，熔斷線103可以包括銅(Cu)。第一電極101、第二電極102以及熔斷線103可以為整體結構。第一電極101、第二電極102和熔斷線103可以由相同的材料形成。例如，第一電極101、第二電極102和熔斷線103全部都可以為或者包括例如銅。熔斷線103可以為細長元件。如所圖示的，熔斷線103可以沿著第一方向Y延伸。然而，我們注意到，熔斷線可以沿著使其連接第一電極101和第二電極102的任何方向延伸。熔斷線103可以包括：第一部分F1、第二部分F2以及在第一部分F1與第二部分F2之間的中心部分FC。熔斷線103可以被介電質層504包圍。介電質層504可以具有低於3.9的超低介電常數。例如，介電質層504可以由超低k材料形成。
熔斷器結構500還可以包括相鄰於熔斷線103的虛設熔斷器 505。虛設熔斷器505可以形成在介電質層504中。虛設熔斷器505可以包括第一空氣虛設熔斷器506和第二空氣虛設熔斷器507。
第一空氣虛設熔斷器506可以包括多個第一空氣間隙G1。第一空氣間隙G1可以沿著平行於熔斷線103的第一方向Y延伸。第一空氣間隙G1可以為細長(線)元件。第一空氣間隙G1可以具有比熔斷線103小的寬度(參見圖4B)。第一空氣間隙G1可以在俯視時具有矩形細長形狀。多個第一空氣間隙G1可以相鄰於熔斷線103的第一部分F1和第二部分F2。第一空氣虛設熔斷器506還可以包括設置在多個第一空氣間隙G1之間的多個第一非空氣間隙NG1。第一非空氣間隙NG1可以具有比第一空氣間隙G1高的介電常數。第一非空氣間隙NG1可以具有低於3.9的超低介電常數。第一非空氣間隙NG1可以是介電質層504的部分。第一非空氣間隙NG1可以由超低k材料形成。第一非空氣間隙可以具有與第一空氣間隙G1相同的形狀。
第二空氣虛設熔斷器507可以包括第二空氣間隙G2。第二空氣間隙G2可以沿著與熔斷線103相交的第二方向X延伸。第二空氣間隙G2可以為細長元件。第二空氣間隙G2可以具有比熔斷線103大的寬度(參見圖4B)。第二空氣間隙G2可以具有矩形形狀。第二空氣間隙G2可以佈置在與熔斷線103的中心部分FC相同的直線上。也就是說，第二空氣間隙G2可以相鄰於熔斷線103的中心部分。與第一實施例不同，第二空氣虛設熔斷器507不形成為具有任何第二非空氣間隙NG2。也就是說，第二空氣虛設熔斷器507可以僅由第二空氣間隙G2來構建。因此，第二空氣虛設熔斷器507的第二空氣間隙G2可以具有比本發明的第一實施例的第二空氣間 隙G2大的面積。第一空氣虛設熔斷器506和第二空氣虛設熔斷器507可以彼此耦接。
虛設熔斷器505可以設置在與熔斷線103相同的位準處。虛設熔斷器505可以形成在熔斷線103的兩側上。
根據以上描述，在第一空氣虛設熔斷器506中，第一空氣間隙G1和第一非空氣間隙NG1可以混合。因此，當與僅由第一非空氣間隙NG1構建的區域相比時，熱傳遞速度減慢。當熱傳遞速度減慢時，由於自焦耳加熱大，所以會容易發生熔斷。以這種方式，由於第一空氣虛設熔斷器506的存在，所以通過小的焦耳加熱和EM現象可以更均勻地切斷熔斷線103。
第二空氣間隙虛設熔斷器507可以僅由第二空氣間隙G2來構建。第二空氣間隙G2可以形成在與第一空氣間隙G1相交的第二方向X上。在第二方向X上，第二空氣虛設熔斷器507的空氣流率比第一空氣虛設熔斷器506的空氣流率高。因而，通過利用第二空氣虛設熔斷器507，可以形成具有較低熱傳導性的區域。該區域起到增加熱密度和熱容量的作用。換言之，通過在與熔斷線103相交的方向上設置第二空氣間隙G2，可以調節熔斷線103的熔斷位置。
通過第一空氣虛設熔斷器506和第二空氣虛設熔斷器507，能夠防止在熔斷器的熔斷期間由於熔斷器材料(例如，銅)的移動引起的再結合的發生。因此，可以提高熔斷的可靠性。此外，第一空氣虛設熔斷器506和第二空氣虛設熔斷器507可以在熔斷期間用作裂縫停止件，降低或者防止在介電質層504中形成裂縫。
通過調節第一空氣虛設熔斷器506和第二空氣虛設熔斷器507的面積和密度，可以提高熔斷器的熔斷效率。
結果，通過形成第一空氣虛設熔斷器506和第二空氣虛設熔斷器507，可以優化熔斷器的熔斷條件。
圖9為圖示了根據本發明的第六實施例的熔斷器結構的平面圖。根據第六實施例的熔斷器結構600的一些部件類似於根據本發明的第二實施例的熔斷器結構200的一些部件。
參見圖9，熔斷器結構600可以包括：第一電極101、第二電極102以及在第一電極101和第二電極102之間的熔斷線103。第一電極101可以為陰極，而第二電極102可以為陽極。熔斷線103可以包括導電材料。熔斷線103可以為電可程式化材料。例如，熔斷線103可以包括銅(Cu)。第一電極101、第二電極102以及熔斷線103可以為整體結構。第一電極101、第二電極102和熔斷線103可以由相同的材料形成。例如，第一電極101、第二電極102和熔斷線103全部都可以為或者包括例如銅。熔斷線103可以為細長元件。熔斷線103可以沿著第一方向Y延伸。然而，我們注意到，熔斷線可以沿著使其連接第一電極101和第二電極102的任何方向延伸。熔斷線103可以包括：第一部分F1、第二部分F2以及在第一部分F1與第二部分F2之間的中心部分FC。
熔斷器結構600還可以包括相鄰於熔斷線103的虛設熔斷器605。虛設熔斷器605可以設置在比熔斷線103的位準高的位準處。虛設熔斷器605可以形成在熔斷線103之上。虛設熔斷器605的部分可以與熔斷線103部分地或者全部地重疊。虛設熔斷器605可以形成在介電質層604中。 介電質層604可以形成在熔斷線103之上。介電質層604可以具有低於3.9的超低介電常數。例如，介電質層604可以由超低k材料形成。虛設熔斷器605可以包括第一空氣虛設熔斷器606和第二空氣虛設熔斷器607。
第一空氣虛設熔斷器606可以包括多個第一空氣間隙G1。第一空氣間隙G1可以沿著平行於熔斷線103的第一方向Y延伸。第一空氣間隙G1可以為細長(線)元件。第一空氣間隙G1可以具有比熔斷線103小的寬度。第一空氣間隙G1可以在俯視時具有矩形細長形狀。多個第一空氣間隙G1可以形成在熔斷線103的第一部分F1和第二部分F2之上。第一空氣虛設熔斷器606還可以包括設置在多個第一空氣間隙G1之間的多個第一非空氣間隙NG1。第一非空氣間隙NG1可以具有比第一空氣間隙G1高的介電常數。第一非空氣間隙NG1可以具有低於3.9的超低介電常數。第一非空氣間隙NG1可以是介電質層604的部分。第一非空氣間隙NG1可以由超低k材料形成。第一非空氣間隙可以具有與第一空氣間隙G1相同的形狀。
第二空氣虛設熔斷器607可以包括第二空氣間隙G2。第二空氣間隙G2可以沿著與熔斷線103相交的第二方向X延伸。第二空氣間隙G2可以為細長元件。第二空氣間隙G2可以具有等於或大於熔斷線103的寬度。第二空氣間隙G2可以具有矩形形狀。第二空氣間隙G2可以形成在熔斷線103的中心部分FC之上。第二空氣虛設熔斷器607可以僅包括第二空氣間隙G2。換言之，第二空氣虛設熔斷器607可以不包括本發明的第二實施例的任何第二非空氣間隙NG2。第二空氣虛設熔斷器607可以具有比第一空氣虛設熔斷器606大的面積。第一空氣虛設熔斷器606和第二空氣虛 設熔斷器607可以彼此耦接。由於第一空氣虛設熔斷器606和第二空氣虛設熔斷器607彼此耦接，所以它們形成具有與圖8的虛設熔斷器505相同的形狀的虛設熔斷器605。
圖10為圖示了根據本發明的第七實施例的熔斷器結構的平面圖。根據第七實施例的熔斷器結構700的一些部件類似於根據本發明的第三實施例的熔斷器結構300的一些部件。
參見圖10，熔斷器結構700可以包括：第一電極101、第二電極102以及在第一電極101和第二電極102之間的熔斷線103。第一電極101可以為陰極，而第二電極102可以為陽極。熔斷線103可以包括導電材料。熔斷線103可以為電可程式化材料。例如，熔斷線103可以包括銅(Cu)。第一電極101、第二電極102以及熔斷線103可以為整體結構。第一電極101、第二電極102和熔斷線103可以由相同的材料形成。例如，第一電極101、第二電極102和熔斷線103全部都可以為或者包括例如銅。熔斷線103可以為細長元件。熔斷線103可以沿著第一方向Y延伸。然而，我們注意到，熔斷線可以沿著使其連接第一電極101和第二電極102的任何方向延伸。熔斷線103可以包括：第一部分F1、第二部分F2以及在第一部分F1與第二部分F2之間的中心部分FC。
熔斷器結構700還可以包括相鄰於熔斷線103的虛設熔斷器705。虛設熔斷器705可以設置在比熔斷線103低的位準處。虛設熔斷器705可以形成在熔斷線103之下。虛設熔斷器705的部分可以與熔斷線103部分地或者全部地重疊。虛設熔斷器705可以形成在介電質層704中。介電質層704可以形成在熔斷線103之下。介電質層704可以具有低於3.9的超低介 電常數。例如，介電質層704可以由超低k材料形成。虛設熔斷器705可以包括第一空氣虛設熔斷器706和第二空氣虛設熔斷器707。
第一空氣虛設熔斷器706可以包括多個第一空氣間隙G1。第一空氣間隙G1可以沿著平行於熔斷線103的第一方向Y延伸。第一空氣間隙G1可以為細長(線)元件。第一空氣間隙G1可以具有比熔斷線103小的寬度。第一空氣間隙G1可以在俯視時具有矩形細長形狀。多個第一空氣間隙G1可以形成在熔斷線103的第一部分F1和第二部分F2之下。第一空氣虛設熔斷器706還可以包括設置在多個第一空氣間隙G1之間的多個第一非空氣間隙NG1。第一非空氣間隙NG1可以具有比第一空氣間隙G1高的介電常數。第一非空氣間隙NG1可以具有低於3.9的超低介電常數。第一非空氣間隙NG1可以是介電質層704的部分。第一非空氣間隙NG1可以由超低k材料形成。第一非空氣間隙NG1可以具有與第一空氣間隙G1相同的形狀。
第二空氣虛設熔斷器707可以包括第二空氣間隙G2。第二空氣間隙G2可以沿著與熔斷線103相交的第二方向X延伸。第二空氣間隙G2可以為細長元件。第二空氣間隙G2可以等於或大於熔斷線103的寬度。第二空氣間隙G2可以具有矩形形狀。第二空氣間隙G2可以形成在熔斷線103的中心部分FC之下。第二空氣虛設熔斷器707可以僅由第二空氣間隙G2來構建。換言之，第二空氣虛設熔斷器707可以不包括本發明的第三實施例的多個第二非空氣間隙NG2。第二空氣虛設熔斷器707可以具有比第一空氣虛設熔斷器706大的面積。第一空氣虛設熔斷器706和第二空氣虛設熔斷器707可以彼此耦接。由於第一空氣虛設熔斷器706和第二空氣虛設熔 斷器707彼此耦接，所以它們形成具有與圖9的虛設熔斷器605相同的形狀的虛設熔斷器705。
圖11為圖示了根據本發明的第八實施例的熔斷器結構800的截面圖。熔斷器結構800的一些部件類似於根據本發明的第四實施例的熔斷器結構400的一些部件。此外，熔斷器結構800的一些部件類似於根據本發明的第五實施例至第七實施例的熔斷器結構400、熔斷器結構500和熔斷器結構600的一些部件。
參見圖8、9、10和11，熔斷器結構800可以包括：第一電極101、第二電極102以及在第一電極101和第二電極102之間的熔斷線103。第一電極101可以為陰極，而第二電極102可以為陽極。熔斷線103可以包括導電材料。熔斷線103可以為電可程式化材料。例如，熔斷線103可以包括銅(Cu)。第一電極101、第二電極102以及熔斷線103可以為整體結構。第一電極101、第二電極102和熔斷線103可以由相同的材料形成。例如，第一電極101、第二電極102和熔斷線103全部都可以為或者包括例如銅。熔斷線103可以為細長元件。熔斷線103可以沿著第一方向Y延伸。然而，我們注意到，熔斷線可以沿著使其連接第一電極101和第二電極102的任何方向延伸。熔斷線103可以包括：第一部分F1、第二部分F2以及在第一部分F1與第二部分F2之間的中心部分FC。
熔斷器結構800還可以包括相鄰於熔斷線103的虛設熔斷器805。第八實施例的虛設熔斷器805可以包括：第一虛設熔斷器805L、第二虛設熔斷器805M和第三虛設熔斷器805U。第一虛設熔斷器805L可以設置在比熔斷線103低的位準處。第二虛設熔斷器805M可以設置在與熔斷線103 相同的位準處。第三虛設熔斷器805U可以設置在比熔斷線103的位準高的位準處。例如，第一虛設熔斷器805L可以形成在熔斷線103之下，而第三虛設熔斷器805U可以形成在熔斷線103之上。第二虛設熔斷器805M可以形成在熔斷線103的兩側上。第一虛設熔斷器805L和第三虛設熔斷器805U可以在垂直方向上與熔斷線103部分地或全部地重疊。第二虛設熔斷器805M可以在垂直方向上不與熔斷線103重疊。
第二虛設熔斷器805M相當於本發明的第五實施例的虛設熔斷器505。例如，第二虛設熔斷器805M可以包括第五實施例的第一空氣虛設熔斷器506和第二空氣虛設熔斷器507(參見圖8)。第一空氣虛設熔斷器506和第二空氣虛設熔斷器507可以彼此耦接。第二空氣虛設熔斷器507可以僅由第二空氣間隙G2來構建。由於第一空氣虛設熔斷器506和第二空氣虛設熔斷器507彼此耦接，所以它們形成具有與圖8的虛設熔斷器505相同的形狀的虛設熔斷器805M。
第一虛設熔斷器805L相當於本發明的第七實施例的虛設熔斷器705。例如，第一虛設熔斷器805L可以包括第七實施例的第一空氣虛設熔斷器706和第二空氣虛設熔斷器707(參見圖10)。第一空氣虛設熔斷器706和第二空氣虛設熔斷器707可以彼此耦接。第二空氣虛設熔斷器707可以僅由第二空氣間隙G2來構建。由於第一空氣虛設熔斷器706和第二空氣虛設熔斷器707彼此耦接，所以它們形成具有與圖10的虛設熔斷器705相同的形狀的第一虛設熔斷器805L。
第三虛設熔斷器805U相當於本發明的第六實施例的虛設熔斷器605。例如，第三虛設熔斷器805U可以包括第六實施例的第一空氣虛 設熔斷器606和第二空氣虛設熔斷器607(參見圖9)。第一空氣虛設熔斷器606和第二空氣虛設熔斷器607可以彼此耦接。第二空氣虛設熔斷器607可以僅由第二空氣間隙G2來構建。由於第一空氣虛設熔斷器606和第二空氣虛設熔斷器607彼此耦接，所以它們形成具有與圖9的虛設熔斷器605相同的形狀的第三虛設熔斷器805U。
第一虛設熔斷器805L至第三虛設熔斷器805U可以分別形成在第一層間介電質層804L、第二層間介電質層804M和第三層間介電質層804U中。第一層間介電質層804L至第三層間介電質層804U可以為超低k材料。
根據實施例的熔斷器結構100、200、300、400、500、600、700和800可以在後段製程(BEOL)工藝中形成。
圖12A至圖12D為沿著圖4A的線A-A’、B-B’和C-C’截取的視圖，它們圖示了用於製造圖4A的熔斷器結構100的方法。
如圖12A所示，製備基板11。基板11可以為適合於半導體工藝的材料。基板11可以為或者包括半導體基板。基板11可以由含矽材料形成。基板11可以為或者包括矽、單晶矽、多晶矽、非晶矽、矽鍺、單晶矽鍺、多晶矽鍺、摻雜碳的矽、它們的組合或者它們的多個層。基板11可以為或者包括另一種半導體材料，例如鍺。基板11可以為或者包括III/V族半導體基板。基板11可以為或者包括化合物半導體基板，例如，GaAS。基板11可以為或者包括絕緣體上矽(SOI)基板。
可以在基板11中形成隔離層12。隔離層12可以為淺溝槽隔離(STI)區。可以通過將介電質材料填充在淺溝槽(例如利用STI技術 的隔離溝槽)中來形成隔離層12。隔離層12可以包括氧化矽、氮化矽或者它們的組合。
可以在基板11上形成層間介電質層13。層間介電質層13可以包括低k材料。層間介電質層13可以包括超低k(ULK)材料。
然後，例如，可以通過蝕刻層間介電質層13來形成熔斷器溝槽14。熔斷器溝槽14可以為沿著第一方向Y延伸的細長元件，其具有如圖4A和如圖4B所示的第一寬度L1。熔斷器溝槽14可以為單個溝槽。
可以形成多個虛設溝槽15。虛設溝槽15可以與形成熔斷器溝槽14同時形成，或者在形成熔斷器溝槽14之後形成。例如，可以通過蝕刻層間介電質層13的部分來形成虛設溝槽15。可以在熔斷器溝槽14的兩側上形成虛設溝槽15。虛設溝槽15可以包括多個第一部分15A，多個第一部分15A為沿著第一方向Y延伸的細長元件，並且在第二方向X上以規則的間距間隔開(參見圖4A)。多個細長的第一部分15A中的每個可以具有寬度L2(參見圖4B)。虛設溝槽15還包括沿著第二方向X延伸並具有寬度L3的第二部分15B。第一部分15A和第二部分15B可以彼此相通。虛設溝槽15可以形成為比熔斷器溝槽14高的密度。當在第一方向Y觀察時，虛設溝槽15的第一部分15A可以具有比熔斷器溝槽14的寬度窄的寬度。虛設溝槽15的第一部分15A為要形成圖4A的第一空氣間隙G1的部分，而虛設溝槽15的第二部分15B為要形成圖4A的第二空氣間隙G2的部分。當形成虛設溝槽15時，可以在第二部分15B中形成多個柱體15P。多個柱體15P相當於圖4A中的第二非空氣間隙NG2。因此，由於柱體15P的存在而減小在虛設溝槽15的第二部分15B中要被後續的金屬層17間隙填充的空間。 例如，如圖4B中所示，由於柱體15P的存在，而虛設溝槽15的第二部分15B提供了具有第四寬度L4的窄的間隙填充空間。
熔斷器溝槽14和虛設溝槽15可以設置在相同的位準處。熔斷器溝槽14和虛設溝槽15可以具有相同的深度。
如圖12B所示，可以形成障壁層16。可以在熔斷器溝槽14和虛設溝槽15上形成障壁層16。障壁層16可以包括懸垂16A。
金屬層17可以形成為在障壁層16上填充熔斷器溝槽14。在金屬層17的部分可以形成在虛設溝槽15之上時，金屬層不填充虛設溝槽15，因為虛設溝槽15的寬度太窄，因而防止金屬層進入虛設溝槽15的內部。因此，將虛設溝槽15的內部保持空的，以當形成金屬層17時形成空氣間隙18。空氣間隙18的入口可以被金屬層17覆蓋。金屬層17可以包括任何適合的金屬。金屬層17可以為或者包括例如過渡金屬。金屬層17可以為或者包括例如銅。可以通過例如電鍍來形成金屬層17。在添加金屬層17之後，形成包括多個第一空氣間隙18G1和一個第二空氣間隙18G2的多個空氣間隙18。第一空氣間隙18G1形成在虛設溝槽15的第一部分15A中，而第二空氣間隙18G2形成在虛設溝槽15的第二部分15B中。
障壁層16可以為或者包括例如，鈦、氮化鈦、氮化鎢或者它們的組合。可以通過例如物理氣相沉積(PVD)來形成障壁層16。在使用物理氣相沉積的情況下，障壁層16具有差的臺階覆蓋。因此，由於障壁層16可以過量地沉積在熔斷器溝槽14和虛設溝槽15的上邊緣上，所以可以形成懸垂16A。為了促進空氣間隙18的形成，將虛設溝槽15的寬度設計成足夠小，以使得虛設溝槽15的入口被在障壁層16的沉積過程期間所形成 的懸垂16A閉合。這種方式，虛設溝槽不被後續的銅的電鍍所間隙填充，以由此形成空氣間隙18。因此，虛設溝槽15的寬度在形成空氣間隙18時是重要的。
如圖12C所示，可以平坦化金屬層17。因此，可以在熔斷器溝槽14中形成熔斷線17F。在虛設溝槽15中不形成熔斷線17F。此外，繼金屬層17的平坦化之後，可以打開空氣間隙18。在平坦化金屬層17之後，也可以從層間介電質層13的上表面去除障壁層16，使得熔斷器障壁16F保留在熔斷器溝槽14中。虛設障壁16F’也可以保留在虛設溝槽15中。
空氣間隙18可以包括多個第一空氣間隙18G1和一個第二空氣間隙18G2。多個第一非空氣間隙18NG1可以形成在多個第一空氣間隙18G1之間。具有柱體形狀的多個第二非空氣間隙18NG2可以排列在第二空氣間隙18G2中。多個第一非空氣間隙18NG1和第二非空氣間隙18NG2為層間介電質層13的部分。第二非空氣間隙18NG2相當於圖12A的柱體15P。
多個第一空氣間隙18G1和第一非空氣間隙18NG1可以形成第一空氣虛設熔斷器ADF1。第二空氣間隙18G2和第二非空氣間隙18NG2可以形成第二空氣虛設熔斷器ADF2。第一空氣虛設熔斷器ADF1和第二空氣虛設熔斷器ADF2分別相當於圖4A的第一空氣虛設熔斷器106和第二空氣虛設熔斷器107。
如上所述，可以在熔斷線17F的兩側上形成虛設熔斷器DF。熔斷線17F和虛設熔斷器DF可以形成在相同的位準處。虛設熔斷器DF可以包括第一空氣虛設熔斷器ADF1和第二空氣虛設熔斷器ADF2。第一空氣虛設熔斷器ADF1可以包括第一空氣間隙18G1和第一非空氣間隙 18NG1。第二空氣虛設熔斷器ADF2可以包括第二空氣間隙18G2和第二非空氣間隙18NG2。
如圖12D所示，可以形成覆蓋層19。覆蓋層19可以形成在包括熔斷線17F和虛設熔斷器DF的層間介電質層13上。覆蓋層19可以包括例如氮化物。虛設熔斷器DF(即，空氣間隙18的上部)可以被覆蓋層19閉合。覆蓋層19可以覆蓋熔斷線17F和空氣間隙18的上部。覆蓋層19可以用作防止空氣間隙18在後續的工藝期間被暴露出的蝕刻停止層。
圖13A至圖13F為的沿著圖6A的線A-A’、B-B’和C-C’截取的視圖，它們圖示了用於製造圖6A的熔斷器結構300的方法。
如圖13A所示，可以在基板11中形成隔離層12，並且可以在隔離層12上形成第一層間介電質層13A。第一層間介電質層13A可以包括低k材料。第一層間介電質層13A可以包括超低k材料。
可以形成多個虛設溝槽21。例如，可以通過蝕刻第一層間介電質層13A的部分來形成虛設溝槽21。虛設溝槽21可以位於熔斷線之下，以在後續被形成。
虛設溝槽21可以包括沿著第一方向Y延伸的多個第一部分21A(參見圖6A)。虛設溝槽21的多個第一部分21A可以沿著第二方向X以規則的間距間隔開(參見圖6A)。虛設溝槽21還可以包括沿著第二方向X延伸的21B。第一部分21A和第二部分21B可以彼此相通。再次參見圖6A，虛設溝槽21的第一部分21A為要形成第一空氣間隙G1的部分，而虛設溝槽21的第二部分21B為要形成第二空氣間隙G2的部分。當在圖6A的第二方向X觀察時，可以在虛設溝槽21的第二部分21B中形成多個柱體 21P。因此，第二空氣間隙24G2可以在沉積後續的第一金屬層23時通過柱體21P而形成在第二部分21B中。
如圖13B所示，可以形成第一障壁層22。第一障壁層22可以形成在虛設溝槽21上。第一障壁層22可以包括懸垂22A。
可以形成第一金屬層23。當可以在虛設溝槽21中形成第一金屬層23的部分的同時，金屬層不填充虛設溝槽21，因為虛設溝槽21的寬度不足夠窄，以使得在第一金屬層23形成時虛設溝槽21的內部可以保持空的而成為空氣間隙24。空氣間隙24的入口可以被第一金屬層23覆蓋。第一金屬層23可以為或者包括任何適合的金屬，例如，過渡金屬。第一金屬層23可以為或者包括銅。可以通過例如電鍍來形成第一金屬層23。可以形成多個空氣間隙24。例如，空氣間隙24可以包括多個第一空氣間隙24G1和一個第二空氣間隙24G2。第一空氣間隙24G1可以形成在虛設溝槽21的第一部分21A中。第二空氣間隙24G2可以形成在虛設溝槽21的第二部分21B中。
第一障壁層22可以為或者包括：例如，鈦、氮化鈦、氮化鎢或者它們的組合。可以通過例如物理氣相沉積(PVD)來形成第一障壁層22。在使用物理氣相沉積的情況下，第一障壁層22具有差的臺階覆蓋。因此，由於第一障壁層22過度地沉積在虛設溝槽21的上邊緣上，所以可以形成懸垂22A。為了促進空氣間隙24的形成，虛設溝槽21的寬度被設計成足夠小，使得虛設溝槽21的入口被在第一障壁層22的沉積過程期間所形成的懸垂22A閉合。因而，虛設溝槽21的入口可以不被後續的銅層的電鍍而間隙填充，由此形成空氣間隙24。因此，虛設溝槽21的寬度在形成空氣間隙 24時是重要的。
如圖13C所示，可以平坦化第一金屬層23。因此，可以在虛設溝槽21中保留空氣間隙24。在平坦化第一金屬層23之後，可以從第一層間介電質層13A的上表面去除第一障壁層22。因此，可以在虛設溝槽21中保留虛設障壁22F’。
空氣間隙24可以包括多個第一空氣間隙24G1和一個第二空氣間隙24G2。多個第一非空氣間隙24NG1可以形成在多個第一空氣間隙24G1之間。具有柱體形狀的多個第二非空氣間隙24NG2可以排列在第二空氣間隙24G2中。多個第一非空氣間隙24NG1和第二非空氣間隙24NG2可以為第一層間介電質層13A的部分。第二非空氣間隙24NG2相當於圖13A的柱體21P。
多個第一空氣間隙24G1和第一非空氣間隙24NG1可以形成第一空氣虛設熔斷器ADF1。第二空氣間隙24G2和第二非空氣間隙24NG2可以形成第二空氣虛設熔斷器ADF2。第一空氣虛設熔斷器ADF1和第二空氣虛設熔斷器ADF2分別相當於圖6A的第一空氣虛設熔斷器306和第二空氣虛設熔斷器307。
如上所述，可以形成虛設熔斷器DF。虛設熔斷器DF可以包括第一空氣虛設熔斷器ADF1和第二空氣虛設熔斷器ADF2。
如圖13D所示，可以形成第一覆蓋層25。第一覆蓋層25可以形成在包括虛設熔斷器DF的第一層間介電質層13A上。第一覆蓋層25可以為或者包括例如氮化物。虛設熔斷器DF的上部可以被第一覆蓋層25閉合。第一覆蓋層25可以覆蓋空氣間隙24的上部。第一覆蓋層25可以用 作防止空氣間隙24在後續的工藝期間被暴露出的蝕刻停止層。
如圖13E所示，可以在第一覆蓋層25上形成第二層間介電質層26。第二層間介電質層26可以包括低k材料。第二層間介電質層26可以包括超低k材料。
可以形成熔斷器溝槽27。可以通過例如蝕刻第二層間介電質層26來形成熔斷器溝槽27。熔斷器溝槽27可以為沿著第一方向Y延伸的細長元件。熔斷器溝槽27可以沿著與虛設溝槽21的第一部分21A相同的方向延伸。熔斷器溝槽27可以為單個溝槽。熔斷器溝槽27可以具有比虛設溝槽的第一部分21A大的寬度。
如圖13F所示，可以在熔斷器溝槽27中形成熔斷器障壁28F和熔斷線29F。可以通過例如經由化學機械拋光(CMP)而沉積、然後平坦化第二障壁層和第二金屬層來形成熔斷線29F和熔斷器障壁28F。
熔斷線29F可以在垂直方向上與虛設熔斷器DF部分地或者全部地重疊。因此，虛設熔斷器DF可以位於比熔斷線29F低的位準處。
接著，可以在熔斷線29F、熔斷器障壁28F和第二層間介電質層26上形成第二覆蓋層30。第二覆蓋層30和第一覆蓋層25可以由例如相同的材料形成。
圖14A和圖14B為沿著圖5A的線A-A’、B-B’和C-C’截取的視圖，它們圖示了用於製造圖5A的熔斷器結構200的方法。
如圖14A所示，可以在基板11中形成隔離層12，並且可以在隔離層12上形成第一層間介電質層13B。第一層間介電質層13B可以包括低k材料。第一層間介電質層13B可以包括超低k材料。
可以形成熔斷器溝槽31。例如，可以通過蝕刻第一層間介電質層13B來形成熔斷器溝槽31。熔斷器溝槽31可以為沿著任何一個方向延伸的細長元件。熔斷器溝槽31可以為單個溝槽。參見圖5A，熔斷器溝槽31可以沿著第一方向Y延伸。
可以在熔斷器溝槽31中形成熔斷器障壁32F和熔斷線33F。可以通過例如經由CMP而沉積、然後平坦化阻擋層和金屬層來形成熔斷線33F和熔斷器障壁32F。
接著，可以在熔斷線33F、熔斷器障壁32F和第一層間介電質層13B上形成第一覆蓋層34。第一覆蓋層34可以為或者包括例如氮化物。
如圖14B所示，可以在第一覆蓋層34上形成第二層間介電質層35。
可以形成多個虛設溝槽36。例如，可以通過蝕刻第二層間介電質層35的部分來形成虛設溝槽36。虛設溝槽36可以位於熔斷線33F之上。
虛設溝槽36可以包括沿著第一方向Y延伸的多個第一部分36A。虛設溝槽36的多個第一部分36A可以在第二方向X上以規則的間距間隔開(參見圖5A)。虛設溝槽36還可以包括第二部分36B。第二部分36B可以沿著第二方向X延伸。第一部分36A和第二部分36B可以彼此相通。
可以在虛設溝槽36中形成虛設障壁37F’和虛設熔斷器DF。可以通過例如經由CMP而沉積、然後平坦化障壁層和金屬層來形成虛設障壁37F’和虛設熔斷器DF。虛設熔斷器DF可以包括空氣間隙38。可以如上所述來形成空氣間隙38。虛設熔斷器DF可以包括第一空氣虛設熔斷 器ADF1和第二空氣虛設熔斷器ADF2。第一空氣虛設熔斷器ADF1可以包括第一空氣間隙38G1和第一非空氣間隙38NG1。第二空氣虛設熔斷器ADF2可以包括第二空氣間隙38G2和第二非空氣間隙38NG2。第一空氣虛設熔斷器ADF1和第二空氣虛設熔斷器ADF2分別相當於圖5A的第一空氣虛設熔斷器206和第二空氣虛設熔斷器207。虛設熔斷器DF可以設置在比熔斷線33F的位準高的位準處。熔斷線33F可以在垂直方向上與虛設熔斷器DF部分地或者全部地重疊。
接著，可以在包括虛設熔斷器DF的第二層間介電質層35上形成第二覆蓋層39。
可以通過將參照圖12A至圖12D、圖13至圖13F以及圖14A和圖14B所述的方法組合來形成圖7的熔斷器結構400。例如，可以通過圖13A至圖13F的方法來形成比熔斷線低的位準處的虛設熔斷器。接著，可以通過圖12A至圖12D的方法而將虛設熔斷器形成在與熔斷線相同的位準處。最後，可以通過圖14A和圖14B的方法來形成在比熔斷線的位準高的位準處的虛設熔斷器。
圖15A至圖15E為沿著圖8的線A-A’、B-B’和C-C’截取的視圖，它們圖示了用於製造圖8的熔斷器結構500的方法。圖15A至圖15E的方法類似於圖12A至圖12D的方法。
如圖15A所示，可以在基板11中形成隔離層12。隔離層12可以為STI區。
可以在基板11上形成層間介電質層13。層間介電質層13可以包括低k材料。層間介電質層13可以包括超低k材料。
可以形成熔斷器溝槽14。可以通過例如蝕刻層間介電質層13來形成熔斷器溝槽14。熔斷器溝槽14可以為沿著任何一個方向(例如，圖8的第一方向Y)延伸的細長元件。熔斷器溝槽14可以為單個溝槽。
可以形成多個虛設溝槽15T。虛設溝槽15T可以在形成熔斷器溝槽14同時形成，或者在形成熔斷器溝槽14之後形成。可以通過例如蝕刻層間介電質層13的部分來形成虛設溝槽15T。虛設溝槽15T可以形成在熔斷器溝槽14的兩側上。虛設溝槽15T可以具有比熔斷器溝槽14窄的寬度。虛設溝槽15T可以包括沿著第一方向Y延伸的多個第一部分15TA。虛設溝槽15T的多個第一部分15TA可以在第二方向X上以規則的間距間隔開(參見圖8)。虛設溝槽15T還可以包括沿著第二方向X延伸的第二部分15TB。第一部分15TA和第二部分15TB可以彼此相通。虛設溝槽15可以形成為具有比熔斷器溝槽14高的密度。當在第一方向Y觀察時，虛設溝槽15T的第一部分15TA可以具有比熔斷器溝槽14窄的寬度。與圖12A不同，當形成虛設溝槽15T時，不在第二部分15TB中形成多個柱體。因此，虛設溝槽15T的第二部分15TB可以為具有矩形形狀的單個溝槽。此外，虛設溝槽15T的第二部分15TB可以具有比圖12A的第二部分15B寬的面積。
熔斷器溝槽14和虛設溝槽15T可以設置在相同的位準處。熔斷器溝槽14和虛設溝槽15T可以具有相同的深度。
如圖15B所示，可以形成障壁層16。可以在熔斷器溝槽14和虛設溝槽15T上形成障壁層16。障壁層16可以包括懸垂16A。
可以形成金屬層17。金屬層17可以在障壁層16上填充熔斷器溝槽14。在金屬層17的部分可以形成在虛設溝槽15T的同時，金屬層 不填充虛設溝槽15T的第一部分15TA，因為虛設溝槽15T的第一部分15TA的寬度是窄的，當形成金屬層17時，將虛設溝槽15T的第一部分15TA的內部保持空的，以成為第一空氣間隙18G1。第一空氣間隙18G1的入口可以被金屬層17覆蓋。金屬層17可以為或者包括例如銅。可以通過例如電鍍來形成金屬層17。可以在虛設溝槽15T的第一部分15TA中形成第一空氣間隙18G1。由於虛設溝槽15T的第二部分15TB具有比第一部分15TA大的寬度，所以金屬層17可以在障壁層16上填充虛設溝槽15T的第二部分15TB。
障壁層16可以為或者包括例如，鈦、氮化鈦、氮化鎢或者它們的組合。可以通過例如物理氣相沉積(PVD)來形成障壁層16。在使用物理氣相沉積的情況下，障壁層16會具有差的臺階覆蓋。因此，由於障壁層16過量地沉積在熔斷器溝槽14和虛設溝槽15的上邊緣上，所以可以形成懸垂16A。虛設溝槽15T的第一部分15TA的入口可以被障壁層16的懸垂16A閉合，並且可以在形成金屬層17時形成第一空氣間隙18G1。因此，虛設溝槽15T的第一部分15TA的寬度在形成第一空氣間隙18G1時是重要的。
如圖15C所示，可以平坦化金屬層17。因此，可以在熔斷器溝槽14中形成熔斷線17F。可以在虛設溝槽15T的第一部分15TA中不保留金屬層17，並且可以打開第一空氣間隙18G1。可以在虛設溝槽15T的第二部分15TB中保留虛設金屬層17D。在平坦化金屬層17之後，可以從層間介電質層13的上表面去除障壁層16。因此，可以在熔斷器溝槽14中保留熔斷器障壁16F。也可以在虛設溝槽15T的第一部分15TA中保留虛設障 壁16F’。
可以在多個第一空氣間隙18G1之間形成多個第一非空氣間隙18NG1。多個第一非空氣間隙18NG1可以為層間介電質層13的部分。
多個第一空氣間隙18G1和第一非空氣間隙18NG1可以形成第一空氣虛設熔斷器ADF1。第一空氣虛設熔斷器ADF1相當於圖8的第一空氣虛設熔斷器506。
如上所述，可以在熔斷線17F的兩側上形成第一空氣虛設熔斷器ADF1。熔斷線17F和第一空氣虛設熔斷器ADF1可以形成在相同的位準處。
如圖15D所示，可以形成覆蓋層19。可以在包括熔斷線17F和第一空氣虛設熔斷器ADF1的層間介電質層13上形成覆蓋層19。覆蓋層19可以為或者包括例如氮化物。第一空氣虛設熔斷器ADF1的上部可以被覆蓋層19閉合。覆蓋層19可以覆蓋熔斷線17F和第一空氣間隙18G1的上部。覆蓋層19可以用作防止第一空氣間隙18G1在後續的工藝期間被暴露出的蝕刻停止層。
如圖15E所示，可以在覆蓋層19中形成開口19A。可以調節開口19A的尺寸和位置，以增強虛設金屬層17D的去除效率。開口19A可以暴露出虛設金屬層17D的中心部分。
可以去除虛設金屬層17D。對於去除虛設金屬層17D，例如，可以應用濕法蝕刻。例如，可以通過使用SC1化學製品來去除虛設金屬層17D。SC1化學製品為包括氨(NH4OH)、過氧化氫(H2O2)和水(H2O)以合適的比例混合的溶液。從其中去除了虛設金屬層17D的空間可以保留為 第二空氣間隙18G2。
第二空氣間隙18G2可以構建第二空氣虛設熔斷器ADF2。
以這種方式，第一空氣虛設熔斷器ADF1和第二空氣虛設熔斷器ADF2可以形成雙齒、類似梳形狀的空氣虛設熔斷器。
圖16A至圖16G為沿著圖10的線A-A’、B-B’和C-C’截取的視圖，它們圖示了用於製造圖10的熔斷器結構700的方法。圖16A至圖16G的方法類似於圖13A至圖13F的方法。
如圖16A所示，可以在基板11中形成隔離層12。可以在基板11上形成第一層間介電質層13A。第一層間介電質層13A可以包括低k材料。第一層間介電質層13A可以包括超低k材料。
可以形成多個虛設溝槽21T。可以通過例如蝕刻第一層間介電質層13A的部分來形成虛設溝槽21T。虛設溝槽21T可以位於後續的熔斷線之下。
虛設溝槽21T可以包括沿著第一方向Y延伸的多個第一部分21A(參見圖10)。虛設溝槽21T的多個第一部分21TA可以沿著第二方向X以規則的間距間隔開(參見圖10)。虛設溝槽21T還可以包括沿著第二方向X延伸的第二部分21TB。第一部分21TA和第二部分21TB可以彼此相通。與圖13A不同，當形成虛設溝槽21T時，在第二部分21TB中不形成多個柱體。因此，虛設溝槽21T的第二部分21TB可以為具有矩形形狀的單個溝槽。此外，虛設溝槽21T的第二部分21TB可以具有比圖13A的第二部分21B寬的面積。
如圖16B所示，可以形成第一障壁層22。可以在虛設溝槽 21T上形成第一障壁層22。第一障壁層22可以包括懸垂22A。
可以形成第一金屬層23。在第一金屬層23的部分可以形成在虛設溝槽21T中的同時，金屬層不填充虛設溝槽21T，因為虛設溝槽21T的寬度是窄的，當形成第一金屬層23時，將虛設溝槽21T的第一部分21TA的內部保持空的，以成為第一空氣間隙24G1。第一空氣間隙24G1的入口可以被第一金屬層23覆蓋。第一金屬層23可以為或者包括例如銅。可以通過例如電鍍來形成第一金屬層23。第一空氣間隙24G1可以形成在虛設溝槽21T的第一部分21TA中。由於虛設溝槽21T的第二部分21TB具有比第一部分21TA大的寬度，所以第一金屬層23可以在第一障壁層22上填充虛設溝槽21T的第二部分21TB。
第一障壁層22可以為或者包括例如，鈦、氮化鈦、氮化鎢或者它們的組合。可以通過例如物理氣相沉積(PVD)來形成第一障壁層22。在使用物理氣相沉積的情況下，第一障壁層22具有差的臺階覆蓋。因此，由於第一障壁層22過度地沉積在虛設溝槽21T的上邊緣上，所以可以形成懸垂22A。虛設溝槽21T的第一部分21TA的入口可以被在第一障壁層22的沉積過程期間形成的懸垂22A閉合，並且可以在形成第一金屬層23時形成第一空氣間隙24G1。因此，虛設溝槽21T的第一部分21TA的寬度在形成第一空氣間隙24G1時是重要的。
如圖16C所示，可以平坦化第一金屬層23。因此，可以在虛設溝槽21T的第一部分21TA中打開第一空氣間隙24G1。在平坦化第一金屬層23之後，可以從第一層間介電質層13A的上表面去除第一障壁層22。因此，可以在虛設溝槽21T的第二部分21TB中保留虛設障壁22F’和 虛設金屬層23D。在虛設溝槽21T的第一部分21TA中，可以保留虛設障壁22F’，而可以不保留第一金屬層23。
多個第一非空氣間隙24NG1可以形成在多個第一空氣間隙24G1之間。多個第一非空氣間隙24NG1可以為第一層間介電質層13A的部分。
多個第一空氣間隙24G1和第一非空氣間隙24NG1可以形成第一空氣虛設熔斷器ADF1。第一空氣虛設熔斷器ADF1相當於圖10的第一空氣虛設熔斷器706。
如圖16D所示，可以形成第一覆蓋層25。可以在包括第一空氣虛設熔斷器ADF1的第一層間介電質層13A上形成第一覆蓋層25。第一覆蓋層25可以為或者包括例如氮化物。第一空氣虛設熔斷器ADF1的上部可以被第一覆蓋層25閉合。第一覆蓋層25可以覆蓋第一空氣間隙24G1的上部。第一覆蓋層25可以用作防止第一空氣間隙24G1在後續的工藝期間被暴露出的蝕刻停止層。
如圖16E所示，可以在第一覆蓋層25中形成開口25A。可以調節開口25A的尺寸和位置，以增強虛設金屬層23D的去除效率。開口25A可以暴露出虛設金屬層23D的中心部分。
可以去除虛設金屬層23D。對於去除虛設金屬層23D，例如，可以應用濕法蝕刻。例如，可以通過使用SC1化學製品來去除虛設金屬層23D。如本領域所周知的，SC1化學製品為包括氨(NH4OH)、過氧化氫(H2O2)和水(H2O)以合適的比例混合的溶液。從其中去除了虛設金屬層23D的空間可以保留為第二空氣間隙24G2。
第二空氣間隙24G2可以構建第二空氣虛設熔斷器ADF2。
以這種方式，第一空氣虛設熔斷器ADF1和第二空氣虛設熔斷器ADF2可以形成虛設熔斷器DF，並且虛設熔斷器DF可以形成雙齒、類似梳形狀的空氣虛設熔斷器。
如圖16F所示，第二層間介電質層26可以形成在包括第二空氣虛設熔斷器ADF2的第一覆蓋層25上。第二層間介電質層26可以包括低k材料。第二層間介電質層26可以包括超低k材料。第二層間介電質層26的一部分可以填充開口25A。由於開口25A的寬度是窄的，所以第二空氣間隙24G2不填充有第二層間介電質層26。
可以形成熔斷器溝槽27。可以通過例如蝕刻第二層間介電質層26來形成熔斷器溝槽27。熔斷器溝槽27可以為沿著任何一個方向延伸的細長元件。熔斷器溝槽27可以為單個溝槽。
如圖16G所示，可以在熔斷器溝槽27中形成熔斷器障壁28F和熔斷線29F。可以通過例如經由CMP而沉積、然後平坦化第二障壁層和第二金屬層來形成熔斷線29F和熔斷器障壁28F。
熔斷線29F可以在垂直方向上與虛設熔斷器DF部分地或者全部地重疊。因此，虛設熔斷器DF可以位於比熔斷線29F低的位準處。
接著，可以在熔斷線29F、熔斷器障壁28F和第二層間介電質層26上形成第二覆蓋層30。第二覆蓋層30和第一覆蓋層25可以由例如相同的材料形成。
圖17A和圖17B為沿著圖9的線A-A’、B-B’和C-C’截取的視圖，它們圖示了用於製造圖9的熔斷器結構600的方法。圖17A和 圖17B的方法類似於圖14A和圖14B的方法。
如圖17A所示，可以在基板11中形成隔離層12。可以在基板11上形成第一層間介電質層13B。第一層間介電質層13B可以包括低k材料。第一層間介電質層13B可以包括超低k材料。
可以形成熔斷器溝槽31。可以通過例如蝕刻第一層間介電質層13B來形成熔斷器溝槽31。熔斷器溝槽31可以為沿著任何一個方向(例如，Y方向)延伸的細長元件。熔斷器溝槽31可以為單個溝槽。
可以在熔斷器溝槽31中形成熔斷器障壁32F和熔斷線33F。可以通過例如經由CMP而沉積、然後平坦化障壁層和金屬層來形成熔斷線33F和熔斷器障壁32F。熔斷線33F可以為或者包括例如銅。
接著，可以在熔斷線33F、熔斷器障壁32F和第一層間介電質層13B上形成第一覆蓋層34。第一覆蓋層34可以為或者包括例如氮化物。
可以在第一覆蓋層34上形成第二層間介電質層35。
可以形成多個虛設溝槽36T。可以通過例如蝕刻第二層間介電質層35的部分來形成虛設溝槽36T。虛設溝槽36T可以位於熔斷線33F之上。
虛設溝槽36T可以包括沿著第一方向Y延伸的多個第一部分36TA(參見圖9)。虛設溝槽36T的多個第一部分36TA可以沿著第二方向X以規則的間距間隔開(參見圖9)。虛設溝槽36T還可以包括沿著第二方向X延伸的第二部分36TB。虛設溝槽36T的第一部分36TA和第二部分36TB可以彼此相通。虛設溝槽36T的第二部分36TB可以具有比第一部分36TA大的寬度。在虛設溝槽36T的第二部分36TB中不形成多個柱體。
可以在虛設溝槽36T的第一部分36TA中形成虛設障壁37F’和第一空氣間隙38G1。可以在虛設溝槽36T的第二部分36TB中形成虛設障壁37F'和虛設金屬層39D。可以通過例如經由CMP而沉積、然後平坦化障壁層和金屬層來形成虛設障壁37F’、第一空氣間隙38G1和虛設金屬層39D。因此，在虛設溝槽36T的第二部分36TB中不形成空氣間隙。多個第一非空氣間隙38NG1可以形成在多個第一空氣間隙38G1之間。第一空氣間隙38G1和第一非空氣間隙38NG1可以形成第一空氣虛設熔斷器ADF1。第一空氣虛設熔斷器ADF1相當於圖9的第一空氣虛設熔斷器606。
第一空氣虛設熔斷器ADF1可以設置在比熔斷線33F的位準高的位準處。熔斷線33F可以在垂直方向上與第一空氣虛設熔斷器ADF1部分地或者全部地重疊。
接著，可以在包括第一虛設熔斷器ADF1的第二層間介電質層35上形成第二覆蓋層40。
如圖17B所示，可以在第二覆蓋層40中形成開口40A。可以調節開口40A的尺寸和位置，以增強虛設金屬層39D的去除效率。開口40A可以暴露出虛設金屬層39D的中心部分。
可以去除虛設金屬層39D。對於去除虛設金屬層39D，例如，可以使用濕法蝕刻。例如，可以通過使用SC1化學製品來去除虛設金屬層39D。SC1化學製品為包括氨(NH4OH)、過氧化氫(H2O2)和水(H2O)以合適的比例混合的溶液。從其中去除了虛設金屬層39D的空間可以保留為第二空氣間隙38G2。
第二空氣間隙38G2可以構建第二空氣虛設熔斷器ADF2。 第二空氣虛設熔斷器ADF2相當於圖9的第二空氣虛設熔斷器607。
以這種方式，第一空氣虛設熔斷器ADF1和第二空氣虛設熔斷器ADF2可以形成虛設熔斷器DF，並且虛設熔斷器DF可以形成雙齒、類似梳形狀的空氣虛設熔斷器。
圖18A和圖18B為圖示了包括根據本發明的實施例的熔斷器結構的半導體裝置的視圖。圖18B為沿著圖18A的線A-A'截取的熔斷器區的細節圖。
如圖18A和圖18B所示，半導體裝置S100可以包括多層金屬線M1至M3以及多層虛設熔斷器DF1至DF3。半導體裝置S100還可以包括熔斷線67和與熔斷線67耦接的多個電晶體。
基板51可以包括驅動器區51D和熔斷器區51F。可以在驅動器區51D中形成用於驅動熔斷器區51F的熔斷器的驅動元件。例如，可以在驅動器區51D中形成閘極陣列驅動器。
可以在驅動器區51D中形成多層金屬線M1至M3。例如，金屬線可以包括：第一金屬線M1、第二金屬線M2和第三金屬線M3。第一金屬線M1和第二金屬線M2可以經由第一通孔V1電耦接。第二金屬線M2和第三金屬線M3可以經由第二通孔V2電耦接。
可以在熔斷器區51F中形成熔斷線67和多層虛設熔斷器DF1至DF3。熔斷線67和多層虛設熔斷器DF1至DF3可以設置在隔離層52之上。例如，虛設熔斷器可以包括：第一虛設熔斷器DF1、第二虛設熔斷器DF2和第三虛設熔斷器DF3。
第一虛設熔斷器DF1和第一金屬線M1可以設置在相同的位 準處。第一虛設熔斷器DF1可以為圖6A和圖6B的虛設熔斷器305。因此，第一虛設熔斷器DF1可以包括第一空氣虛設熔斷器306和第二空氣虛設熔斷器307。第一空氣虛設熔斷器306可以包括多個第一空氣間隙G1和多個第一非空氣間隙NG1。第二空氣虛設熔斷器307可以包括第二空氣間隙G2和第二非空氣間隙NG2。在另一個實施例中，第一虛設熔斷器DF1可以為圖10的虛設熔斷器705。因此，第一虛設熔斷器DF1可以包括第一空氣虛設熔斷器706和第二空氣虛設熔斷器707。第一空氣虛設熔斷器706可以包括多個第一空氣間隙G1和多個第一非空氣間隙NG1。第二空氣虛設熔斷器707可以包括第二空氣間隙G2。
熔斷線67、第二虛設熔斷器DF2和第二金屬線M2可以設置在相同的位準處。第二虛設熔斷器DF2可以為圖4A和圖4B的虛設熔斷器105。因此，第二虛設熔斷器DF2可以包括第一空氣虛設熔斷器106和第二空氣虛設熔斷器107。第一空氣虛設熔斷器106可以包括多個第一空氣間隙G1和多個第一非空氣間隙NG1。第二空氣虛設熔斷器107可以包括第二空氣間隙G2和第二非空氣間隙NG2。在另一個實施例中，第二虛設熔斷器DF2可以為圖8的虛設熔斷器505。因此，第二虛設熔斷器DF2可以包括第一空氣虛設熔斷器506和第二空氣虛設熔斷器507。第一空氣虛設熔斷器506可以包括多個第一空氣間隙G1和多個第一非空氣間隙NG1。第二空氣虛設熔斷器507可以包括第二空氣間隙G2。
第三虛設熔斷器DF3和第三金屬線M3可以設置在相同的位準處。第三虛設熔斷器DF3可以為圖5A和圖5B的虛設熔斷器205。因此，第三虛設熔斷器DF3可以包括第一空氣虛設熔斷器206和第二空氣虛設熔 斷器207。第一空氣虛設熔斷器206可以包括多個第一空氣間隙G1和多個第一非空氣間隙NG1。第二空氣虛設熔斷器207可以包括第二空氣間隙G2和第二非空氣間隙NG2。在另一個實施例中，第三虛設熔斷器DF3可以為圖9的虛設熔斷器605。因此，第三虛設熔斷器DF3可以包括第一空氣虛設熔斷器606和第二空氣虛設熔斷器607。第一空氣虛設熔斷器606可以包括多個第一空氣間隙G1和多個第一非空氣間隙NG1。第二空氣虛設熔斷器607可以包括第二空氣間隙G2。
第二虛設熔斷器DF2可以設置在熔斷線67的兩側上、與熔斷線67相同的位準處。第一虛設熔斷器DF1可以設置在比熔斷線67低的位準處，並且第一虛設熔斷器DF1和熔斷線67可以在垂直方向上部分地或者全部地彼此重疊。第三虛設熔斷器DF3可以設置在比熔斷線67高的位準處，並且第三虛設熔斷器DF3和熔斷線67可以在垂直方向上部分地或者全部地彼此重疊。
第三金屬線M3的部分(即，延伸部)可以用作陰極72和陽極73。陰極72和陽極73可以分別經由第三通孔V3和第四通孔V4與熔斷線67的兩個端部耦接。如以上所述的實施例所示，熔斷線67可以包括：第一部分F1、第二部分F2和中心部分FC。
基板51可以為適合於半導體工藝的材料。基板51可以為或者包括半導體基板。基板51可以由含矽材料形成。基板51可以為或者包括矽、單晶矽、多晶矽、非晶矽、矽鍺、單晶矽鍺、多晶矽鍺、摻雜碳的矽、它們的組合或者它們的多層。基板51可以包括另一種半導體材料，例如鍺。基板51可以包括III/V族半導體基板。基板51可以為或者包括例如化合物 半導體基板，例如砷化鎵(GaAs)。基板51可以包括絕緣體上矽(SOI)基板。
可以在基板51中形成限定主動區53的隔離層52。隔離層52可以為STI區。可以通過將介電質材料填充在淺溝槽(例如，隔離溝槽)中來形成隔離層52。隔離層52可以包括氧化矽、氮化矽或者它們的組合。可以在驅動器區51D中形成主動區53。可以在熔斷器區51F中形成隔離層52。
可以在驅動器區51D中形成多個驅動元件。在本實施例中，驅動元件可以包括電晶體。在另一個實施例中，驅動元件可以包括能夠用作開關的其它元件。驅動元件可以包括MOSFET。驅動元件可以包括電晶體，例如FINFET。每個驅動元件可以包括源極/汲極區54和閘極電極55。源極/汲極區54可以形成在主動區53中。閘極電極55可以形成在主動區53上、源極/汲極區54之間。每個驅動元件還可以包括閘極介電質層56。閘極介電質層56可以形成在閘極電極55與主動區53之間。儘管未示出，但是每個驅動元件還可以包括形成在閘極電極55的兩個側壁上的閘極間隔物。閘極介電質層56可以包括氧化矽、氮化矽、氮氧化矽、高k材料或者它們的組合。高k材料可以包括具有比氧化矽的介電常數高的介電常數的材料。例如，高k材料可以包括具有比3.9高的介電常數的材料。又例如，高k材料可以包括具有比10高的介電常數的材料。再例如，高k材料可以包括具有10至70的介電常數的材料。高k材料可以包括至少一種金屬元素。高k材料可以包括含鉿材料。含鉿材料可以包括：氧化鉿、鉿矽氧化物、鉿矽氮氧化物或者它們的組合。在另一個實施例中，高k材料可以包括：氧化 鑭、鑭鋁氧化物、氧化鋯、鋯矽氧化物、鋯矽氮氧化物、氧化鋁或者它們的組合。可以選擇性地使用本領域已知的其它高k材料作為高k材料。閘極電極55可以包括：多晶矽、金屬、金屬矽化物或者它們的組合。源極/汲極區54可以為摻雜有導電型摻雜劑的區域。例如，導電型摻雜劑可以包括：磷(P)、砷(As)、銻(Sb)或者硼(B)。
可以在形成有驅動元件的基板51上形成第一層間介電質層57。第一層間介電質層57可以包括低k材料。第一層間介電質層57可以覆蓋驅動器區51D和熔斷器區51F二者。
接觸插塞58可以形成在第一層間介電質層57中。可以在接觸孔中填充接觸插塞58。例如，可以通過例如蝕刻第一層間介電質層57的部分來形成暴露出源極/汲極區54的接觸孔。接著，通過將金屬層填充在接觸孔中，然後執行平坦化(例如，CMP)，可以形成接觸插塞58。接觸插塞58可以包括例如鎢。在另一個實施例中，接觸插塞58還可以包括障壁層。障壁層可以為或者包括例如，鈦、氮化鈦或者它們的組合。在形成鎢層之前，可以保形地形成障壁層。可以在驅動器區51D中形成接觸插塞58。
可以在形成有接觸插塞58的第一層間介電質層57上形成第二層間介電質層59。第二層間介電質層59可以包括低k材料。第二層間介電質層59可以包括超低k(ULK)材料。
可以形成第一溝槽60。可以通過例如蝕刻第二層間介電質層59來形成第一溝槽60。可以通過第一溝槽60暴露出接觸插塞58。第一溝槽60可以為沿著任何一個方向(例如，Y方向)延伸的細長元件。第一溝槽60可以形成在驅動器區51D中。可以形成多個第一溝槽60。
可以形成第一虛設溝槽61。第一虛設溝槽61可以在形成第一溝槽60同時形成，或者在形成第一溝槽60之後形成。可以通過例如蝕刻第二層間介電質層59的部分來形成第一虛設溝槽61。可以在熔斷器區51F中形成第一虛設溝槽61。第一虛設溝槽61和第一溝槽60可以具有不同的寬度。第一溝槽60和第一虛設溝槽61可以設置在相同的位準處。第一溝槽60和第一虛設溝槽61可以具有相同的深度。第一溝槽60可以形成在驅動器區51D中，並且第一虛設溝槽61可以形成在熔斷器區51F中。
可以在第一溝槽60中形成第一金屬線M1。可以在第一虛設溝槽61中形成第一虛設熔斷器DF1。第一金屬線M1和第一虛設熔斷器DF1可以設置在相同的位準處。以這種方式，第一虛設熔斷器DF1可以形成在第一金屬線M1的位準處。
可以形成第一覆蓋層62。可以在包括第一金屬線M1和第一虛設熔斷器DF1的第二層間介電質層59上形成第一覆蓋層62。第一虛設熔斷器DF1的上部可以被第一覆蓋層62閉合。
可以在第一覆蓋層62上形成第三層間介電質層63。第三層間介電質層63可以包括低k材料。第三層間介電質層63可以包括超低k材料。
可以形成第二溝槽64、熔斷器溝槽65和第二虛設溝槽66。可以通過例如蝕刻第三層間介電質層63來形成第二溝槽64、熔斷器溝槽65和第二虛設溝槽66。第二溝槽64可以形成在驅動器區51D中，而熔斷器溝槽65和第二虛設溝槽66可以形成在熔斷器區51F中。
可以在第二溝槽64中形成第二金屬線M2。可以在熔斷器溝 槽65中形成熔斷線67。可以在第二虛設溝槽66中形成第二虛設熔斷器DF2。第二金屬線M2、熔斷線67和第二虛設熔斷器DF2可以設置在相同的位準處。以這種方式，熔斷線67和第二虛設熔斷器DF2可以形成在第二金屬線M2的位準處。
此外，可以在第二溝槽64之下額外地形成穿通孔，並且可以在穿通孔中形成第一通孔V1。
可以形成第二覆蓋層68。第二覆蓋層68可以形成在包括第二金屬線M2、熔斷線67和第二虛設熔斷器DF2的第三層間介電質層63上。第二虛設熔斷器DF2的上部可以通過使用第二覆蓋層68來閉合。第一金屬線M1和第二金屬線M2可以經由第一通孔V1而電耦接。例如，可以通過雙鑲嵌工藝來形成第三金屬線M3和第二通孔V2。雙鑲嵌工藝如下：可以首先形成穿通孔和溝槽，然後，可以通過例如經由CMP間隙填充、然後平坦化金屬層來同時形成通孔和金屬線。可以通過通孔優先工藝來實現雙鑲嵌工藝。可以通過溝槽優先工藝來實現雙鑲嵌工藝。
可以在第二覆蓋層68上形成第四層間介電質層69。第四層間介電質層69可以包括低k材料。第四層間介電質層69可以包括超低k材料。
可以形成第三溝槽70和第三虛設溝槽71。例如，可以通過蝕刻第四層間介電質層69來形成第三溝槽70和第三虛設溝槽71。第三溝槽70可以形成在驅動器區51D中，而第三虛設溝槽71可以形成在熔斷器區51F中。
第三金屬線M3可以形成在第三溝槽70中。第三虛設熔斷 器DF3可以形成在第三虛設溝槽71中。第三金屬線M3和第三虛設熔斷器DF3可以設置在相同的位準處。以這種方式，第三虛設熔斷器DF3可以形成在第三金屬線M3的位準處。
此外，可以在第三溝槽70之下額外地形成穿通孔，並且可以在穿通孔中形成第二通孔V2。例如，可以通過例如雙鑲嵌工藝來形成第三金屬線M3和第二通孔V2。第二金屬線M2和第三金屬線M3可以經由第二通孔V2電耦接。
第三金屬線M3的部分可以用作與熔斷線67的兩個端部耦接的陰極72和陽極73。熔斷線67和陰極72可以經由第三通孔V3而電耦接。熔斷線67和陽極73可以經由第四通孔V4而電耦接。例如，可以由相同的材料並且同時形成第二通孔V2、第三通孔V3和第四通孔V4。可以通過例如雙鑲嵌工藝來形成陰極72和第三通孔V3。可以通過例如雙鑲嵌工藝來形成陽極73和第四通孔V4。
可以形成第三覆蓋層74。第三覆蓋層74可以形成在包括第三金屬線M3、第三虛設熔斷器DF3、陰極72和陽極73的第四層間介電質層69上。第三虛設熔斷器DF3的上部可以被第三覆蓋層74閉合。
圖18A和圖18B的半導體裝置S100包括第一虛設熔斷器DF1至第三虛設熔斷器DF3。也就是說，半導體裝置S100包括多層虛設熔斷器。在另一個實施例中，半導體裝置可以包括選自第一虛設熔斷器DF1至第三虛設熔斷器DF3的單層虛設熔斷器。在又一個實施例中，半導體裝置可以包括選自第一虛設熔斷器DF1至第三虛設熔斷器DF3的雙層虛設熔斷器。
圖19A至圖19G為圖示了用於製造圖18A和圖18B的半導體裝置的方法的視圖的示例。在下文中，除了驅動元件之外，將對製造金屬線M1至M3、熔斷線67和虛設熔斷器DF1至DF3的方法進行具體的描述。將參照圖13A至圖13F來描述用於製造第一虛設熔斷器DF1的方法。將參照圖12A至圖12D來描述用於製造第二虛設熔斷器DF2和熔斷線67的方法。將參照圖14A和圖14B來描述用於製造第三虛設熔斷器DF3的方法。
首先，可以在第一層間介電質層57上形成第二層間介電質層59，所述第一層間介電質層57形成有電晶體和接觸插塞58(參見圖18A)。
如圖19A所示，可以在第二層間介電質層59中形成多個第一溝槽60和多個第一虛設溝槽61。第一溝槽60可以形成在驅動器區51D中，而第一虛設溝槽61可以形成在熔斷器區51F中。可以通過例如蝕刻第二層間介電質層59的部分來形成第一溝槽60和第一虛設溝槽61。第一虛設溝槽61相當於圖13A的虛設溝槽21。
如圖19B所示，可以形成第一障壁層81。第一障壁層81可以形成在第一溝槽60和第一虛設溝槽61上並且具有懸垂81A。第一障壁層81可以為或者包括例如鈦、氮化鈦、氮化鎢或者它們的組合。可以通過例如物理氣相沉積(PVD)來形成第一障壁層81。在使用物理氣相沉積的情況下，第一障壁層81會具有差的臺階覆蓋。因此，由於第一障壁層81過度地沉積在第一虛設溝槽61的上邊緣上，所以可以形成懸垂81A。
可以在第一障壁層81上形成第一金屬層82。第一金屬層82可以無空隙地填充第一溝槽60。在第一金屬層82的部分可以形成在第一虛 設溝槽61中的同時，金屬層不填充第一虛設溝槽61，因為第一虛設溝槽61的寬度是窄的，當形成第一金屬層82時，第一虛設溝槽61的內部會保持空的，以成為第一虛設熔斷器DF1。第一虛設熔斷器DF1的入口可以被第一金屬層82覆蓋。第一金屬層82可以為或者包括例如銅。可以通過例如電鍍來形成第一金屬層82。
如圖19C所示，可以平坦化第一金屬層82。因此，可以在第一溝槽60中形成第一金屬線M1。隨後，可以平坦化第一障壁層81，因此，可以在第一溝槽60中形成第一障壁81D。第一虛設熔斷器DF1可以在第一虛設溝槽61中被開放，並且第一虛設障壁81F’可以形成在第一虛設溝槽61的底部和側壁上。第一虛設熔斷器DF1的上部可以開放。為了形成第一金屬線M1，可以從第二層間介電質層59的上表面去除第一金屬層82。為了形成第一障壁81D和第一虛設障壁81F’，第一可以從第二層間介電質層59的上表面去除障壁層81。
第一虛設熔斷器DF1相當於圖13C的虛設熔斷器DF。因此，第一虛設熔斷器DF1可以包括第一空氣虛設熔斷器ADF1和第二空氣虛設熔斷器ADF2。
如圖19D所示，可以形成第一覆蓋層62。第一覆蓋層62可以形成在包括第一金屬線M1和第一虛設熔斷器DF1的第二層間介電質層59上。第一覆蓋層62可以為或者包括例如氮化物。第一虛設熔斷器DF1的上部可以被第一覆蓋層62閉合。
可以在第一覆蓋層62上形成第三層間介電質層63。第三層間介電質層63可以包括低k材料。第三層間介電質層63可以包括超低k 材料。
可以形成第二溝槽64、熔斷器溝槽65和第二虛設溝槽66。可以通過例如蝕刻第三層間介電質層63來形成第二溝槽64、熔斷器溝槽65和第二虛設溝槽66。第二溝槽64可以形成在驅動器區51D中，而熔斷器溝槽65和第二虛設溝槽66可以形成在熔斷器區51F中。熔斷器溝槽65和第二虛設溝槽66相當於圖12A的熔斷器溝槽14和虛設溝槽15。
可以形成第二障壁層83。第二障壁層83可以形成在第二溝槽64、第一溝槽65和第二虛設溝槽66上，並且具有懸垂83A。第二障壁層83可以為或者包括例如鈦、氮化鈦、氮化鎢或者它們的組合。可以通過例如物理氣相沉積(PVD)來形成第二障壁層83。在使用物理氣相沉積的情況下，第二障壁層83會具有差的臺階覆蓋。因此，由於第二障壁層83過度地沉積在第二虛設溝槽66的上邊緣上，所以可以形成懸垂83A。
可以在第二障壁層83上形成第二金屬層84。第二金屬層84可以無空隙地填充第二溝槽64和熔斷器溝槽65。在第二金屬層84的部分可以形成在第二虛設溝槽66中的同時，金屬層不填充第二虛設溝槽66，因為第二虛設溝槽66的寬度是窄的，當形成第二金屬層84時，第二虛設溝槽66的內部會保持空的，以成為第二虛設熔斷器DF2。可以使用第二金屬層84來覆蓋第二虛設熔斷器DF2的入口。第二金屬層84可以為或者包括例如銅。可以通過例如電鍍來形成第二金屬層84。
如圖19E所示，可以平坦化第二金屬層84。因此，可以在第二溝槽64中形成第二金屬線M2。隨後，可以平坦化第二障壁層83，因此，可以在第二溝槽64中形成第二障壁83D。可以在熔斷器溝槽65中形成 熔斷線67和熔斷器障壁83F。第二虛設熔斷器DF2可以在第二虛設溝槽66中開放，並且第二虛設障壁83F’可以形成在第二虛設溝槽66的底部和側壁。第二虛設熔斷器DF2的上部可以開放。為了形成第二金屬線M2，可以從第三層間介電質層63的上表面去除第二金屬層84。為了形成第二障壁83D、熔斷器障壁83F和第二虛設障壁83F'，可以從第三層間介電質層63的上表面去除第二障壁層83。儘管未示出，但再次參見圖18A，第二金屬線M2和第一金屬線M1可以經由第一通孔V1而電耦接。第一通孔V1可以在形成第二溝槽64之前形成。否則，穿通孔會在形成第二溝槽64的同時形成，而第二金屬層84會在形成第二金屬線M2時填充穿通孔。這樣，可以通過使用第二金屬層84來形成第一通孔V1。
第二虛設熔斷器DF2相當於圖12C的虛設熔斷器DF。因此，第二虛設熔斷器DF2可以包括第一空氣虛設熔斷器ADF1和第二空氣虛設熔斷器ADF2。
如圖19F所示，可以形成第二覆蓋層68。第二覆蓋層68可以形成在包括第二金屬線M2、熔斷線67和第二虛設熔斷器DF2的第三層間介電質層63上。第二覆蓋層68可以為或者包括例如氮化物。可以通過使用第二覆蓋層68來閉合第二虛設熔斷器DF2的上部。
可以在第二覆蓋層68上形成第四層間介電質層69。第四層間介電質層69可以包括低k材料。第四層間介電質層69可以包括超低k材料。
可以在第四層間介電質層69中形成第三溝槽70和第三虛設溝槽71。第三溝槽70可以形成在驅動器區51D中，而第三虛設溝槽71可 以形成在熔斷器區51F中。可以通過例如蝕刻第四層間介電質層69的部分來形成第三溝槽70和第三虛設溝槽71。當俯視時，第三虛設溝槽71可以為S形狀(參見圖5A和圖5B)或者T形狀(參見圖9)。第三虛設溝槽71相當於圖14B的虛設溝槽36。因此，第三虛設溝槽71可以包括第一部分36A和第二部分36B。
可以形成第三障壁層85。第三障壁層85可以形成在第三溝槽70和第三虛設溝槽71上，並且具有懸垂85A。第三障壁層85可以為或者包括例如鈦、氮化鈦、氮化鎢或者它們的組合。可以通過例如物理氣相沉積(PVD)來形成第三障壁層85。在使用物理氣相沉積的情況下，第三障壁層85會具有差的臺階覆蓋。因此，由於第三障壁層85過度地沉積在第三虛設溝槽71的上邊緣上，所以可以形成懸垂85A。
可以在第三障壁層85上形成第三金屬層86。第三金屬層86可以無空隙地填充第三溝槽70。在第三金屬層86的部分可以形成在第三虛設溝槽71中的同時，金屬層不填充第三虛設溝槽71，因為第三虛設溝槽71的寬度是窄的，當形成第三金屬層86時，第三虛設溝槽61的內部可以保持空的，以成為第三虛設熔斷器DF3。第三虛設熔斷器DF3的入口可以被第三金屬層86覆蓋。第三金屬層86可以為或者包括例如銅。可以通過例如電鍍形成第三金屬層86。
第三虛設熔斷器DF3相當於圖14B的虛設熔斷器DF。因此，第三虛設熔斷器DF3可以包括第一空氣虛設熔斷器ADF1和第二空氣虛設熔斷器ADF2。
如圖19G所示，可以平坦化第三金屬層86。因此，第三金 屬線M3可以形成在第三溝槽70中。隨後，可以平坦化第三障壁層85，因此，第三障壁85D可以形成在第三溝槽70中。第三虛設熔斷器DF3可以在第三虛設溝槽71中開放，而第三虛設障壁85F’可以形成在第三虛設溝槽71的底部和側壁上。第三虛設熔斷器DF3的上部可以打開。為了形成第三金屬線M3，可以從第四層間介電質層69的上表面去除第三金屬層86。為了形成第三障壁85D和第三虛設障壁85F’，可以從第四層間介電質層69的上表面去除第三障壁層85。儘管未示出，但再次參見圖18A，第三金屬線M3的部分(即，延伸部)可以用作陰極72和陽極73。陰極72和陽極73可以分別經由第三通孔V3和第四通孔V4而與熔斷線67的兩個端部耦接。第三通孔V3和第四通孔V4可以在形成第三溝槽70之前形成。否則，穿通孔會在形成第三溝槽70的同時形成，並且第三金屬層86會在形成第三金屬線M3時填充穿通孔。基於該事實，可以通過第三金屬層86來形成第三通孔V3和第四通孔V4。第二金屬線M2和第三金屬線M3可以經由第二通孔V2而電耦接。第二通孔V2可以在形成第三溝槽70之前形成。否則，穿通孔會在形成第三槽70的同時形成，並且第三金屬層86會在形成第三金屬線M3時填充穿通孔。基於該事實，可以通過第三金屬層86來形成第二通孔V2。可以同時形成第二通孔V2、第三通孔V3和第四通孔V4。
可以形成第三覆蓋層74。第三覆蓋層74可以形成在包括第三金屬線M3和第三虛設熔斷器DF3的第四層間介電質層69上。第三覆蓋層74可以為或者包括例如氮化物。第三虛設熔斷器DF3的上部可以被第三覆蓋層74閉合。
根據第五實施例至第八實施例的熔斷器結構500、600、700 和800可以在後段製程(BEOL)工藝中形成。對於包括根據第五實施例至第八實施例的熔斷器結構500、600、700和800的半導體裝置及其製造方法，可以參照圖19A至圖19G。另外，對於用於去除虛設金屬層的方法，可以參照圖15A至圖15E、圖16A至圖16G以及圖17A和圖17B。
由於本技術將空氣虛設熔斷器添加至銅電子熔斷器，所以可以改善半導體裝置的特性，並且可以實現以下效果。
本技術可以獲得穩定的熔斷器的切斷良品率。考慮晶圓的狀態，可以使用比標準切斷條件更難的切斷條件，並且由於該事實，不僅可以防止對電子熔斷器的破壞，還防止對電子熔斷器周圍的破壞，由此可以保證穩定的切斷良品率。
本技術可以控制焦耳熱。當使用空氣虛設熔斷器時，由於空氣的低熱導性而可以降低焦耳熱擴散的速度，所以可以在低電壓條件下保證穩定的切斷良品率。
本技術可以基本上防止對層間介電質層的破壞和層間介電質層的裂縫形成。由於空氣虛設熔斷器提供了體積膨脹的空間，所以可以基本上防止對層間介電質層的破壞。此外，即使裂縫發生，由於空氣虛設熔斷器起到停止件的作用，所以可以最小化對層間介電質層的破壞。
儘管出於說明性的目的已經描述了各種實施例，但是對於本領域的技術人員顯然的是，在不脫離所附申請專利範圍所限定的本發明的精神和範圍的情況下，可以進行各種改變和修改。
100‧‧‧熔斷器結構
101‧‧‧第一電極
102‧‧‧第二電極
103‧‧‧熔斷線
104‧‧‧介電質層
105‧‧‧虛設熔斷器
106‧‧‧第一空氣虛設熔斷器
107‧‧‧第二空氣虛設熔斷器
F1‧‧‧第一部分
F2‧‧‧第二部分
FC‧‧‧中心部分
G1‧‧‧第一空氣間隙
G2‧‧‧第二空氣間隙
NG1‧‧‧第一非空氣間隙
NG2‧‧‧第二非空氣間隙
A-A’‧‧‧線
B-B’‧‧‧線
C-C’‧‧‧線

Claims (33)

  1. 一種半導體裝置，包括：熔斷線，包括第一部分、第二部分以及在所述第一部分與所述第二部分之間的中心部分；以及虛設熔斷器，相鄰於所述熔斷線，其中，所述虛設熔斷器包括：第一空氣虛設熔斷器，包括沿著平行於所述熔斷線的第一方向延伸的多個第一空氣間隙；以及第二空氣虛設熔斷器，包括沿著與所述熔斷線相交的第二方向延伸的第二空氣間隙。
  2. 根據申請專利範圍第1項所述的半導體裝置，其中，所述虛設熔斷器設置在與所述熔斷線相同的位準處，並且設置在所述熔斷線的兩側上。
  3. 根據申請專利範圍第1項所述的半導體裝置，其中，所述虛設熔斷器設置在比所述熔斷線低的位準處，並且與所述熔斷線重疊。
  4. 根據申請專利範圍第1項所述的半導體裝置，其中，所述虛設熔斷器設置在比所述熔斷線的位準高的位準處，並且與所述熔斷線重疊。
  5. 根據申請專利範圍第1項所述的半導體裝置，其中，所述虛設熔斷器包括：第一虛設熔斷器，設置在比所述熔斷線低的位準處，並且與所述熔斷線重疊；第二虛設熔斷器，設置在所述熔斷線的兩側上，並且設置在與所述熔斷線相同的位準處；以及 第三虛設熔斷器，設置在比所述熔斷線的位準高的位準處，並且與所述熔斷線重疊。
  6. 根據申請專利範圍第1項所述的半導體裝置，其中，所述第二空氣間隙與所述熔斷線的所述中心部分設置在相同的直線上。
  7. 根據申請專利範圍第1項所述的半導體裝置，其中，所述第一空氣虛設熔斷器還包括在所述多個第一空氣間隙之間的多個第一非空氣間隙。
  8. 根據申請專利範圍第7項所述的半導體裝置，其中，所述第二空氣虛設熔斷器還包括排列在所述第二空氣間隙中的多個第二非空氣間隙。
  9. 根據申請專利範圍第8項所述的半導體裝置，其中，所述第一非空氣間隙和所述第二非空氣間隙包括超低k材料。
  10. 根據申請專利範圍第1項所述的半導體裝置，其中，所述第一空氣間隙和所述第二空氣間隙分別具有細長(線)元件。
  11. 根據申請專利範圍第1項所述的半導體裝置，其中，所述熔斷線包括電可程式化的材料。
  12. 根據申請專利範圍第1項所述的半導體裝置，其中，所述熔斷線包括銅。
  13. 根據申請專利範圍第1項所述的半導體裝置，其中，所述虛設熔斷器形成為超低k材料。
  14. 根據申請專利範圍第1項所述的半導體裝置，還包括：電晶體；以及在所述電晶體之上的多層金屬線，其中，所述熔斷線和所述電晶體經由所述多層金屬線耦接。
  15. 根據申請專利範圍第14項所述的半導體裝置，其中，所述多層金屬線包括：第一金屬線，形成在所述電晶體之上；第二金屬線，形成在所述第一金屬線之上；以及第三金屬線，形成在所述第二金屬線之上，其中，所述第一金屬線和所述第二金屬線經由第一通孔耦接，所述第二金屬線和所述第三金屬線經由第二通孔耦接，以及所述電晶體和所述第一金屬線經由接觸插塞耦接。
  16. 根據申請專利範圍第15項所述的半導體裝置，其中，所述虛設熔斷器設置在與所述熔斷線和所述第二金屬線相同的位準處，並且設置在所述熔斷線的兩側上。
  17. 根據申請專利範圍第15項所述的半導體裝置，其中，設置在與所述第一金屬線相同位準處的所述虛設熔斷器設置在所述熔斷線之下，並且在垂直方向上與所述熔斷線重疊。
  18. 根據申請專利範圍第15項所述的半導體裝置，其中，設置在與所述第三金屬線相同位準處的所述虛設熔斷器設置在所述熔斷線之上，並且在垂直方向上與所述熔斷線重疊。
  19. 根據申請專利範圍第14項所述的半導體裝置，其中，所述虛設熔斷器包括：第一虛設熔斷器，設置在與所述第一金屬線相同的位準處；第二虛設熔斷器，設置在與所述第二金屬線和所述熔斷線相同的位準處；以及 第三虛設熔斷器，設置在與所述第三金屬線相同的位準處。
  20. 一種用於製造半導體裝置的方法，包括：在基板之上形成熔斷線；以及形成相鄰於所述熔斷線的虛設熔斷器，其中，所述虛設熔斷器的形成包括：形成第一空氣虛設熔斷器，所述第一空氣虛設熔斷器包括沿著平行於所述熔斷線的第一方向延伸的多個第一空氣間隙；以及形成第二空氣虛設熔斷器，所述第二空氣虛設熔斷器包括沿著與所述熔斷線相交的第二方向延伸的第二空氣間隙。
  21. 根據申請專利範圍第20項所述的方法，其中，所述虛設熔斷器形成在與所述熔斷線相同的位準處且在所述熔斷線的兩側上。
  22. 根據申請專利範圍第20項所述的方法，其中，所述虛設熔斷器形成在比所述熔斷線低的位準處，由此在垂直方向上與所述熔斷線重疊。
  23. 根據申請專利範圍第20項所述的方法，其中，所述虛設熔斷器形成在比所述熔斷線高的位準處，由此在垂直方向上與所述熔斷線重疊。
  24. 根據申請專利範圍第20項所述的方法，其中，所述虛設熔斷器的形成包括：在比所述熔斷線低的位準處形成第一虛設熔斷器；在與所述熔斷線相同的位準處形成第二虛設熔斷器；以及在比所述熔斷線高的位準處形成第三虛設熔斷器。
  25. 根據申請專利範圍第20項所述的方法，其中，所述虛設熔斷器的形成包括： 形成介電質層；通過蝕刻所述介電質層的部分來形成虛設溝槽；在所述虛設溝槽之上形成障壁層，所述障壁層具有位於所述虛設溝槽的上邊緣之上的懸垂；在所述障壁層之上形成金屬層，以在所述虛設溝槽中形成所述第一空氣間隙和所述第二空氣間隙；去除所述金屬層，以開放所述第一空氣間隙和所述第二空氣間隙；以及形成覆蓋所述第一空氣間隙和所述第二空氣間隙的覆蓋層。
  26. 根據申請專利範圍第25項所述的方法，其中，所述虛設溝槽形成為包括沿著平行於所述熔斷線的第一方向延伸的多個第一部分和沿著與所述熔斷線相交的第二方向延伸的第二部分，以及其中，所述第一空氣間隙形成在所述第一部分中，而所述第二空氣間隙形成在所述第二部分中。
  27. 根據申請專利範圍第20項所述的方法，其中，所述虛設熔斷器的形成包括：形成介電質層；通過蝕刻所述介電質層的部分來形成虛設溝槽，所述虛設溝槽包括第一部分和具有比所述第一部分大的寬度的第二部分；在所述虛設溝槽之上形成障壁層，所述障壁層具有位於所述虛設溝槽的上邊緣之上的懸垂； 在所述障壁層之上形成金屬層，由此在所述虛設溝槽的所述第一部分中形成所述第一空氣間隙；去除所述金屬層，以在所述虛設溝槽的所述第二部分中保留虛設金屬層，並且開放所述第一空氣間隙；形成覆蓋所述第一空氣間隙和所述虛設金屬層的覆蓋層；在所述覆蓋層中形成部分地暴露出所述虛設金屬層的開口；以及經由所述開口去除所述虛設金屬層，以形成所述第二空氣間隙。
  28. 根據申請專利範圍第27項所述的方法，其中，所述開口形成為位於所述虛設金屬層的中心部分處。
  29. 根據申請專利範圍第27項所述的方法，其中，通過濕式蝕刻來去除所述虛設金屬層。
  30. 根據申請專利範圍第27項所述的方法，其中，執行所述虛設溝槽的形成，使得所述第一部分沿著平行於所述熔斷線的第一方向延伸而所述第二部分沿著與所述熔斷線相交的第二方向延伸。
  31. 根據申請專利範圍第20項所述的方法，還包括：在所述基板的驅動器區之上形成驅動元件；以及在所述驅動元件之上形成與所述驅動元件耦接的多層金屬線，其中，所述熔斷線和所述驅動元件經由所述多層金屬線耦接。
  32. 根據申請專利範圍第31項所述的方法，其中，所述熔斷線形成在與所述多層金屬線之中的任何一個金屬線相同的位準處。
  33. 根據申請專利範圍第31項所述的方法，其中，所述多層金屬線的形成包括： 在比所述熔斷線低的位準處形成第一金屬線；在與所述熔斷線相同的位準處形成第二金屬線；以及在比所述熔斷線高的位準處形成第三金屬線。
TW105126085A 2016-02-04 2016-08-16 熔斷器結構及包含其之半導體裝置 TWI702708B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160014089A KR102471641B1 (ko) 2016-02-04 2016-02-04 퓨즈구조 및 그를 포함하는 반도체장치
KR10-2016-0014089 2016-02-04

Publications (2)

Publication Number Publication Date
TW201729393A true TW201729393A (zh) 2017-08-16
TWI702708B TWI702708B (zh) 2020-08-21

Family

ID=59498053

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105126085A TWI702708B (zh) 2016-02-04 2016-08-16 熔斷器結構及包含其之半導體裝置

Country Status (4)

Country Link
US (3) US9735104B1 (zh)
KR (1) KR102471641B1 (zh)
CN (1) CN107039404B (zh)
TW (1) TWI702708B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666528B1 (en) * 2016-02-23 2017-05-30 International Business Machines Corporation BEOL vertical fuse formed over air gap
US10453778B1 (en) 2017-08-09 2019-10-22 Facebook Technologies, Llc Fine-scale interconnect with micro-air bridge
US10490378B1 (en) * 2017-08-09 2019-11-26 Facebook Technologies, Llc Fine-scale micro-air bridge fuse
US10811353B2 (en) * 2018-10-22 2020-10-20 International Business Machines Corporation Sub-ground rule e-Fuse structure
US11101175B2 (en) * 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
KR102634459B1 (ko) * 2018-12-24 2024-02-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN111435650B (zh) * 2019-01-11 2022-11-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10971447B2 (en) * 2019-06-24 2021-04-06 International Business Machines Corporation BEOL electrical fuse
JP7425566B2 (ja) * 2019-09-09 2024-01-31 日清紡マイクロデバイス株式会社 半導体装置およびそのトリミング方法
US11257757B2 (en) * 2019-09-17 2022-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having fuse array and method of making the same
US11600707B2 (en) * 2020-05-12 2023-03-07 Micron Technology, Inc. Methods of forming conductive pipes between neighboring features, and integrated assemblies having conductive pipes between neighboring features
US11984397B2 (en) * 2021-11-24 2024-05-14 Nanya Technology Corporation Semiconductor structure

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256626B2 (ja) * 1994-05-15 2002-02-12 株式会社東芝 半導体装置
US5608257A (en) * 1995-06-07 1997-03-04 International Business Machines Corporation Fuse element for effective laser blow in an integrated circuit device
JP3474415B2 (ja) * 1997-11-27 2003-12-08 株式会社東芝 半導体装置
FR2778791B1 (fr) * 1998-05-14 2002-10-25 Sgs Thomson Microelectronics Fusible de circuit integre a point de claquage localise
JP3466929B2 (ja) * 1998-10-05 2003-11-17 株式会社東芝 半導体装置
US6486526B1 (en) 1999-01-04 2002-11-26 International Business Machines Corporation Crack stop between neighboring fuses for protection from fuse blow damage
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
JP2001230325A (ja) * 2000-02-16 2001-08-24 Oki Electric Ind Co Ltd メタルヒューズ、その製造方法及びマスク
US20040159906A1 (en) * 2002-05-01 2004-08-19 Shingo Hashimoto Semiconductor device and blowout method of fuse
JP3986940B2 (ja) * 2002-10-31 2007-10-03 富士通株式会社 半導体装置
US6806107B1 (en) * 2003-05-08 2004-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse element test structure and method
KR100709434B1 (ko) * 2005-06-27 2007-04-18 주식회사 하이닉스반도체 반도체 소자의 퓨즈 박스
US8242576B2 (en) * 2005-07-21 2012-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Protection layer for preventing laser damage on semiconductor devices
US7462894B2 (en) * 2006-03-02 2008-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical fuse device with dummy cells for ESD protection
JP4886353B2 (ja) * 2006-04-28 2012-02-29 株式会社東芝 抵抗変化型ヒューズ回路
US7651894B2 (en) * 2006-10-02 2010-01-26 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
US7566593B2 (en) * 2006-10-03 2009-07-28 International Business Machines Corporation Fuse structure including cavity and methods for fabrication thereof
JP2009004565A (ja) * 2007-06-21 2009-01-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2009123743A (ja) * 2007-11-12 2009-06-04 Panasonic Corp 半導体装置の製造方法
CN101814491B (zh) * 2009-02-20 2011-10-12 台湾积体电路制造股份有限公司 具有熔丝的集成电路与其系统
JP5510862B2 (ja) * 2009-03-10 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2010251499A (ja) * 2009-04-15 2010-11-04 Toshiba Corp 半導体装置
US7892926B2 (en) * 2009-07-24 2011-02-22 International Business Machines Corporation Fuse link structures using film stress for programming and methods of manufacture
JP5561668B2 (ja) * 2009-11-16 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置
US8592941B2 (en) 2010-07-19 2013-11-26 International Business Machines Corporation Fuse structure having crack stop void, method for forming and programming same, and design structure
US8716831B2 (en) * 2011-09-29 2014-05-06 Broadcom Corporation One time programmable structure using a gate last high-K metal gate process
US8962467B2 (en) 2012-02-17 2015-02-24 International Business Machines Corporation Metal fuse structure for improved programming capability
KR20140007191A (ko) * 2012-07-09 2014-01-17 에스케이하이닉스 주식회사 반도체 소자의 퓨즈 및 그 형성 방법
JP6150997B2 (ja) * 2012-10-03 2017-06-21 エスアイアイ・セミコンダクタ株式会社 半導体集積回路装置
US9099469B2 (en) * 2013-10-11 2015-08-04 Samsung Electronics Co., Ltd. E-fuse structure of semiconductor device
US9385079B2 (en) * 2014-01-29 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming stacked capacitors with fuse protection
US10366921B2 (en) * 2014-08-15 2019-07-30 United Microelectronics Corp. Integrated circuit structure including fuse and method thereof
US20160064173A1 (en) * 2014-08-26 2016-03-03 Cooper Technologies Company Fuse for high-voltage applications
KR20160068212A (ko) * 2014-12-05 2016-06-15 삼성전자주식회사 이퓨즈 장치 및 그 제조 방법

Also Published As

Publication number Publication date
TWI702708B (zh) 2020-08-21
US20170309567A1 (en) 2017-10-26
US20170229395A1 (en) 2017-08-10
US10163782B2 (en) 2018-12-25
KR20170092870A (ko) 2017-08-14
US10727181B2 (en) 2020-07-28
US20190109089A1 (en) 2019-04-11
CN107039404B (zh) 2020-03-03
KR102471641B1 (ko) 2022-11-29
CN107039404A (zh) 2017-08-11
US9735104B1 (en) 2017-08-15

Similar Documents

Publication Publication Date Title
TWI702708B (zh) 熔斷器結構及包含其之半導體裝置
CN108074975B (zh) 半导体器件以及用于制造该半导体器件的方法
CN107919357B (zh) 半导体装置及制造半导体装置的方法
TWI638441B (zh) 積體電路及其製造方法
CN107919358B (zh) 半导体器件及其制造方法
CN112041986B (zh) 用于形成具有用于阶梯区域的支持结构的三维存储器件的方法
CN106298670A (zh) 集成电路器件及其制造方法
CN109427791B (zh) 半导体器件
US10861860B2 (en) Method of manufacturing a semiconductor device
US10396205B2 (en) Integrated circuit device
US20190043804A1 (en) Semiconductor devices
TW201743406A (zh) 製造半導體結構的方法
US12009346B2 (en) Semiconductor device and method of fabricating the same
KR102458311B1 (ko) 집적회로 소자
CN108573969B (zh) 集成电路器件
CN112635483A (zh) 包括具有硅化物层的串选择线栅电极的三维存储器件
US20240055493A1 (en) Semiconductor device
CN108987276B (zh) 用于形成自对准接触物的扩大牺牲栅极覆盖物
TW202218104A (zh) 積體電路裝置
KR20210018650A (ko) 반도체 장치
TWI851586B (zh) 半導體裝置
KR20160070666A (ko) 핀 커패시터를 포함하는 반도체 소자
KR20230028615A (ko) 반도체 장치 및 그 제조 방법
CN117063236A (zh) 带有杯状绝缘体的反熔丝器件
CN115312492A (zh) 半导体结构及其制作方法