CN107039404B - 熔丝结构和包括熔丝结构的半导体器件 - Google Patents

熔丝结构和包括熔丝结构的半导体器件 Download PDF

Info

Publication number
CN107039404B
CN107039404B CN201610949412.9A CN201610949412A CN107039404B CN 107039404 B CN107039404 B CN 107039404B CN 201610949412 A CN201610949412 A CN 201610949412A CN 107039404 B CN107039404 B CN 107039404B
Authority
CN
China
Prior art keywords
fuse
dummy
line
air
air gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610949412.9A
Other languages
English (en)
Other versions
CN107039404A (zh
Inventor
金宰弘
南瑞佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107039404A publication Critical patent/CN107039404A/zh
Application granted granted Critical
Publication of CN107039404B publication Critical patent/CN107039404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种熔丝结构包括：熔丝线，其包括第一部分、第二部分和在第一部分与第二部分之间的中间部分；以及虚设熔丝，其相邻于熔丝线，虚设熔丝包括：第一空气虚设熔丝，其包括沿着平行于熔丝线的第一方向延伸的多个第一空气间隙；以及第二空气虚设熔丝，其包括沿着与熔丝线相交的第二方向延伸的第二空气间隙。

Description

熔丝结构和包括熔丝结构的半导体器件
相关申请的交叉引用
本申请要求于2016年2月4日向韩国知识产权局提交的申请号为10-2016-0014089的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
示例性实施例涉及半导体器件，更具体地，涉及包括熔丝结构的半导体器件。
背景技术
近来，随着电子装置趋向于微型化、低功耗、高性能、多功能性等，现有技术中已经需求能够在各种电子装置(例如，计算机、便携式通信设备等)中存储信息的半导体器件。这种半导体器件包括电熔丝。
发明内容
各种实施例致力于能够提高切断良品率(cutting yield)的熔丝结构及其制造方法。
此外，各种实施例致力于能够提高可靠性的半导体器件及其制造方法。
在一个实施例中，一种熔丝结构可以包括：熔丝线，其包括第一部分、第二部分和在第一部分与第二部分之间的中间部分；以及虚设熔丝，其相邻于熔丝线，虚设熔丝可以包括：第一空气虚设熔丝，其包括沿着平行于熔丝线的第一方向延伸的多个第一空气间隙；以及第二空气虚设熔丝，其包括沿着与熔丝线相交的第二方向延伸的第二空气间隙。虚设熔丝可以设置在与熔丝线相同的水平处，并且可以设置在熔丝线的两侧上。虚设熔丝可以设置在比熔丝线低的水平处，并且可以与熔丝线重叠。虚设熔丝可以设置在比熔丝线的水平高的水平处，并且可以与熔丝线重叠。第二空气间隙可以与熔丝线的中心部分设置在相同的直线上。第一空气虚设熔丝还可以包括在多个第一空气间隙之间的多个第一非空气间隙。第二空气虚设熔丝还可以包括可以排列在第二空气间隙中的多个第二非空气间隙。第一非空气间隙和第二非空气间隙可以具有比第一空气间隙和第二空气间隙高的介电常数。第一非空气间隙和第二非空气间隙可以包括电介质材料。第一非空气间隙和第二非空气间隙可以包括超低k材料。第一空气间隙和第二空气间隙可以分别具有细长(线)元件。第一空气间隙和第二空气间隙可以具有比熔丝线小的宽度。第二空气间隙可以具有比第一空气间隙大的宽度。第二空气虚设熔丝可以具有比第一空气虚设熔丝小的面积。熔丝线可以包括铜。虚设熔丝可以形成为超低k材料。
在一个实施例中，一种熔丝结构可以包括：熔丝线，其包括第一部分、第二部分和在第一部分与第二部分之间的中心部分；第一虚设熔丝，其可以设置在比熔丝线低的水平处，并且与熔丝线重叠；第二虚设熔丝，其可以设置在熔丝线的两侧上，并且设置在与熔丝线相同的水平处；以及第三虚设熔丝，其可以设置在可以比熔丝线的水平高的水平处，并且与熔丝线重叠，第一虚设熔丝至第三虚设熔丝中的每个可以包括：第一空气虚设熔丝，其包括沿着平行于熔丝线的第一方向延伸的多个第一空气间隙；以及第二空气虚设熔丝，其包括沿着与熔丝线相交的第二方向延伸的第二空气间隙。第二空气间隙可以与熔丝线的中心部分设置在相同的直线上。第一虚设熔丝至第三虚设熔丝中的每个还可以包括在多个第一空气间隙之间的多个第一非空气间隙以及可以排列在第二空气间隙中的多个第二非空气间隙。第一非空气间隙和第二非空气间隙可以具有比第一空气间隙和第二空气间隙高的介电常数。第一非空气间隙和第二非空气间隙可以包括电介质材料。第一非空气间隙和第二非空气间隙可以包括超低k材料。第一空气间隙和第二空气间隙可以分别具有细长(线)元件。第一空气间隙和第二空气间隙可以具有比熔丝线小的宽度。第二空气虚设熔丝可以具有比第一空气虚设熔丝小的面积。熔丝线可以包括电可编程材料。熔丝线可以包括铜。第一虚设熔丝至第三虚设熔丝中的每个可以形成为超低k材料。
在一个实施例中，半导体器件可以包括：熔丝结构，其包括铜熔丝；以及晶体管，其与熔丝结构的任何一部分耦接，熔丝结构包括：熔丝线，其包括第一部分、第二部分以及在第一部分与第二部分之间的中间部分；以及虚设熔丝，其相邻于熔丝线，虚设熔丝包括：第一空气虚设熔丝，其包括沿着平行于熔丝线的第一方向延伸的多个第一空气间隙；以及第二空气虚设熔丝，其包括沿着与熔丝线相交的第二方向延伸的第二空气间隙。
在一个实施例中，用于制造熔丝结构的方法可以包括：在衬底之上形成熔丝线；以及形成相邻于熔丝线的虚设熔丝，虚设熔丝的形成可以包括：形成第一空气虚设熔丝，第一空气虚设熔丝包括沿着平行于熔丝线的第一方向延伸的多个第一空气间隙；以及形成第二空气虚设熔丝，第二空气虚设熔丝可以包括沿着与熔丝线相交的第二方向延伸的第二空气间隙。虚设熔丝的形成可以包括：形成电介质层；通过刻蚀电介质层的部分来形成虚设沟槽；在虚设沟槽之上形成阻挡层，阻挡层可以具有位于虚设沟槽的上边缘之上的悬垂；在阻挡层之上形成金属层，以在虚设沟槽中形成第一空气间隙和第二空气间隙；去除金属层，以开放第一空气间隙和第二空气间隙；以及形成覆盖第一空气间隙和第二空气间隙的覆盖层。虚设沟槽可以形成为包括沿着平行于熔丝线的第一方向延伸的多个第一部分和沿着与熔丝线相交的第二方向延伸的第二部分，并且第一空气间隙可以形成在第一部分中，以及第二空气间隙可以形成在第二部分中。虚设沟槽和空气虚设熔丝可以形成在与熔丝线相同的水平处、熔丝线的两侧上。虚设沟槽和空气虚设沟槽可以形成在比熔丝线低的水平处，由此在垂直方向上与熔丝线重叠。虚设沟槽和空气虚设熔丝可以形成在比熔丝线的水平高的水平处，由此在垂直方向上与熔丝线重叠。虚设熔丝的形成可以包括：形成电介质层；通过刻蚀电介质层的部分来形成虚设沟槽，虚设沟槽包括第一部分和具有比第一部分大的宽度的第二部分；在虚设沟槽之上形成阻挡层，阻挡层可以具有位于虚设沟槽的上边缘之上的悬垂；在阻挡层之上形成金属层，由此在虚设沟槽的第一部分中形成第一空气间隙；去除金属层，以在虚设沟槽的第二部分中保留虚设金属层，并且开放第一空气间隙；形成覆盖第一空气间隙和虚设金属层的覆盖层；在覆盖层中形成部分地暴露出虚设金属层的开口；以及经由开口去除虚设金属层以形成第二空气间隙。所述开口可以形成为位于虚设金属层的中心部分处。可以通过湿法刻蚀来去除虚设金属层。可以执行虚设沟槽的形成，使得第一部分沿着平行于熔丝线的第一方向延伸而第二部分沿着与熔丝线相交的第二方向延伸。虚设熔丝的形成可以包括：在比熔丝线低的水平处形成第一虚设熔丝；在与熔丝线相同的水平处形成第二虚设熔丝；以及在可以比熔丝线的水平高的水平处形成第三虚设熔丝。
在一个实施例中，用于制造半导体器件的方法可以包括：制备衬底，衬底包括驱动区和熔丝区；在衬底之上、驱动区中形成驱动元件；在驱动元件之上形成与驱动元件耦接的多层金属线；形成熔丝线，熔丝线可以位于衬底之上、熔丝区中，并且可以设置在与多层金属线之中的任何一个金属线相同的水平处；以及形成相邻于熔丝线的虚设熔丝，虚设熔丝的形成可以包括：形成第一空气虚设熔丝，第一空气虚设熔丝包括沿着平行于熔丝线的第一方向延伸的多个第一空气间隙；以及形成第二空气虚设熔丝，第二空气虚设熔丝包括沿着与熔丝线相交的第二方向延伸的第二空气间隙。虚设熔丝的形成可以包括：形成电介质层；通过刻蚀电介质层的部分来形成虚设沟槽；在虚设沟槽之上形成阻挡层，阻挡层可以具有位于虚设沟槽的上边缘之上的悬垂；在阻挡层之上形成金属层，由此在虚设沟槽中形成第一空气间隙和第二空气间隙；去除金属层，以开放第一空气间隙和第二空气间隙；以及形成覆盖第一空气间隙和第二空气间隙的覆盖层。虚设沟槽可以形成为包括沿着平行于熔丝线的第一方向延伸的多个第一部分和沿着与熔丝线相交的第二方向延伸的第二部分，并且第一空气间隙可以形成在第一部分中，而第二空气间隙可以形成在第二部分中。虚设沟槽和空气虚设熔丝可以形成在与熔丝线相同的水平处、熔丝线的两侧上。虚设沟槽和空气虚设沟槽可以形成在比熔丝线低的水平处，由此在垂直方向上与熔丝线重叠。虚设沟槽和空气虚设熔丝可以形成在比熔丝线的水平高的水平处，由此在垂直方向上与熔丝线重叠。虚设熔丝的形成可以包括：形成电介质层；通过刻蚀电介质层的部分来形成虚设沟槽，虚设沟槽包括第一部分和具有比第一部分大的宽度的第二部分；在虚设沟槽之上形成阻挡层，阻挡层具有位于虚设沟槽的上边缘之上的悬垂；在阻挡层之上形成金属层，由此在虚设沟槽的第一部分中形成第一空气间隙；去除金属层，以在虚设沟槽的第二部分中保留虚设金属层，并且开放第一空气间隙；形成覆盖第一空气间隙和虚设金属层的覆盖层；在覆盖层中形成部分地暴露出虚设金属层的开口；以及经由开口去除虚设金属层以形成第二空气间隙。所述开口可以形成为位于虚设金属层的中心部分处。可以通过湿法刻蚀来去除虚设金属层。可以执行虚设沟槽的形成，使得第一部分沿着平行于熔丝线的第一方向延伸而第二部分沿着与熔丝线相交的第二方向延伸。虚设熔丝的形成可以包括：在比熔丝线低的水平处形成第一虚设熔丝；在与熔丝线相同的水平处形成第二虚设熔丝；以及在可以比熔丝线的水平高的水平处形成第三虚设熔丝。多层金属线的形成可以包括：在与第一虚设熔丝相同的水平处形成第一金属线；在与第二虚设熔丝和熔丝线相同的水平处形成第二金属线；以及在与第三虚设熔丝相同的水平处形成第三金属线。
附图说明
图1为图示了现有的电熔丝电路的简化图。
图2为现有的电熔丝的平面图。
图3A至图3C为图示了电熔丝的熔断状态的示例的平面图。
图4A为图示了根据本发明的第一实施例的熔丝结构的平面图。
图4B为图4A的虚设熔丝的具体图。
图4C为沿着图4A的线A-A’、B-B’和C-C’截取的截面图。
图5A为图示了根据本发明的第二实施例的熔丝结构的平面图。
图5B为沿着图5A的线A-A’、B-B’和C-C’截取的截面图。
图6A为图示了根据本发明的第三实施例的熔丝结构的平面图。
图6B为沿着图6A的线A-A’、B-B’和C-C’截取的截面图。
图7为图示了根据本发明的第四实施例的熔丝结构的截面图。
图8为图示了根据本发明的第五实施例的熔丝结构的平面图。
图9为图示了根据本发明的第六实施例的熔丝结构的平面图。
图10为图示了根据本发明的第七实施例的熔丝结构的平面图。
图11为图示了根据本发明的第八实施例的熔丝结构的截面图。
图12A至图12D为图示了用于制造图4A的熔丝结构的方法的视图。
图13A至图13F为图示了用于制造图6A的熔丝结构的方法的视图。
图14A和图14B为图示了用于制造图5A的熔丝结构的方法的视图。
图15A至图15E为图示了用于制造图8的熔丝结构的方法的视图。
图16A至图16G为图示了用于制造图10的熔丝结构的方法的视图。
图17A和图17B为图示了用于制造图9的熔丝结构的方法的视图。
图18A和图18B为图示了包括根据本发明的实施例的熔丝结构的半导体器件的视图。
图19A至图19G为图示了用于制造图18A和图18B的半导体器件的方法的视图。
具体实施方式
以下将参照附图来更具体地描述本发明的各种实施例。然而，本发明可以采用不同的方式实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施例，使得本发明充分与完整，并向本领域技术人员充分传达本发明的范围。在本发明中，相同的附图标记在本发明的不同附图和实施例中表示相同的部件。
附图并非一定按比例绘制，并且在一些情况下，可以夸大比例以清楚地图示本发明的实施例的特征。当第一层被称为在第二层“上”或者在衬底“上”时，其不仅指的是第一层直接形成在第二层或衬底上的情况，还指的是在第一层与第二层之间或者第一层与衬底之间存在第三层的情况。
在本文中，将参照为本发明的理想化实施例的示意性图示的截面图、平面图和块简化图来描述本发明的实施例。这样，将预料到图示的形状变化是缘于例如制造技术和/或公差。因而，本发明的实施例不应被解释为局限于本文图示的特定形状、而是可以包括由例如制造工艺造成的形状差异。因而，附图中所示的区域在本质上是示意性的，并且它们的形状不旨在图示器件的区域的实际形状，也不旨在限制本发明的范围。
在将预定熔断电压(Vfsource)施加至在后段制程(BEOL)工艺中所使用的金属线的状态下，通过将电脉冲编程施加至栅阵列来切断电熔丝。通常必须在包括使用超精度熔断电压(Vfsource)和栅脉冲编程的精确条件下切断电熔丝。
图1为图示了现有的电熔丝电路1000的简化图。
参见图1，电熔丝电路1000可以包括电可编程的熔丝线1005。电熔丝电路1000可以包括栅阵列驱动器1001和熔丝部分1002。熔丝部分1002可以由阳极1003、阴极1004 和熔丝线1005构建。
在将指定的电压Vfsource施加至阳极1003的状态下，将栅脉冲编程施加至栅阵列驱动器1001。因此，电流I突然从熔丝线1005流至接地。由于因电流I而在熔丝线1005 中产生焦耳热和电子迁移(EM)，所以可能发生熔丝线1005熔断的现象。流经栅阵列驱动器1001的电流通过栅脉冲编程来控制，并且可以与施加至阳极1003的电压Vfsource 协调，用于引起熔丝线1005熔断。
图2为现有的电熔丝的平面图。图3A至图3C为现有的电熔丝的熔断状态的示例的平面图。
参见图2，电熔丝可以包括与熔丝线1005连接的阳极1003和阴极1004。电熔丝可以被层间电介质层1006包围。
熔丝线1005可以根据熔断条件而被切断成具有各种形状。熔丝线1005应当在用于适当而稳定的熔断的标准熔断条件下被切断。
图3A示出了通过应用与标准熔断条件相比不充足的熔断条件来切断熔丝线1005的状态。由于熔丝线1005在不充足的熔断条件下被切断，所以熔丝线1005的切断部分之间的熔断空间1007基本上是窄的。由于这个事实，在熔丝线1005被切断之后随着时间的推移，重新连接(即再次结合1008)可以通过铜的迁移等而发生。因此，会降低切断良品率。
图3B示出了通过应用标准熔断条件来切断熔丝线1005的状态。如上所述，需要超精确地计算包括熔断电压Vfsource和栅脉冲编程的条件。此外，应当根据熔丝线1005 的状态来应用标准熔断条件。例如，晶片内非均匀性和晶片间非均匀性，难以实现标准熔断条件。
因而，为了在保证充分的熔断空间1007的情况下切断熔丝线1005，应当通过使用有些过量的切断条件来保证切断良品率。
图3C示出了通过应用过量的熔断条件来切断熔丝线1005的状态。由于使用了过量的熔断条件，所以会发生爆炸性切断，并且周围的层间电介质层1006的一部分也会被去除，导致形成基本上比应用标准熔断条件时更大的熔断空间1007。在这种情况下，难以保证熔丝线1005仅在其中心部分处被切断。因此，被切断的熔丝线1005会具有差的外观。另外，在爆炸性切断严重的情况下，裂缝1009会形成在剩余的层间电介质层1006 中。
在本发明的以下实施例中，在熔丝线的附近形成空气虚设。空气虚设允许熔丝线采用比存在的现有设计更可预测的和稳定的方式来切断。因此，也会大体上增加切断良品率。
图4A为图示了根据本发明的第一实施例的包括虚设熔丝105的熔丝结构100的平面图。图4B为图4A的虚设熔丝105的更具体的图。图4C示出了沿着图4A的线A-A’、 B-B’和C-C’截取的虚设熔丝105的截面图。
参见图4A至图4C，熔丝结构100可以包括：第一电极101、第二电极102以及连接第一电极101和第二电极102的熔丝线103。第一电极101可以为阴极，而第二电极 102可以为阳极。熔丝线103可以包括导电材料。熔丝线103可以为电可编程材料。熔丝线103可以简单地被称为电熔丝。熔丝线103可以例如包括铜(Cu)。第一电极101、第二电极102以及熔丝线103可以为整体结构。第一电极101、第二电极102和熔丝线 103可以由相同的材料形成。例如，第一电极101、第二电极102和熔丝线103全部都可以为或者包括例如铜。熔丝线103可以为沿着第一方向Y延伸的细长元件。然而，我们注意到熔丝线103可以沿着任何一个方向延伸。熔丝线103可以包括第一部分F1、第二部分F2和设置在第一部分F1与第二部分F2之间的中心部分FC。熔丝线103可以被电介质层104包围。电介质层104可以具有低于3.9的超低介电常数。例如，电介质层104 可以由超低k材料形成。
熔丝结构100还可以包括相邻于熔丝线103的虚设熔丝105。虚设熔丝105可以形成在电介质层104中。虚设熔丝105可以包括第一空气虚设熔丝106和第二空气虚设熔丝107。
第一空气虚设熔丝106可以包括多个第一空气细长间隙G1(线间隙)，第一空气细长间隙G1沿着平行于熔丝线103的第一方向Y延伸，并且在第二方向X上以规则的间隔间隔开。第一空气间隙G1可以各自在第二方向X上具有比熔丝线103的宽度小的宽度。例如，如图4B所示，熔丝线103可以在第二方向X上具有第一宽度L1，第一空气间隙G1可以在第二方向X上具有第二宽度L2，并且第二宽度L2比第一宽度L1小。第一空气间隙G1在俯视时可以具有矩形细长形状。多个第一空气间隙G1可以相邻于熔丝线103的第一部分F1和第二部分F2。第一空气虚设熔丝106还可以包括形成在多个第一空气间隙G1之间的多个第一非空气间隙NG1。第一非空气间隙NG11可以具有比第一空气间隙G1高的介电常数。第一非空气间隙NG1可以具有低于3.9的超低介电常数。第一非空气间隙NG1可以是电介质层104的部分。第一非空气间隙NG1可以由超低k材料形成。第一非空气间隙可以具有与第一空气间隙G1相同的形状。
第二空气虚设熔丝107可以包括第二空气间隙G2，第二空气间隙G2可以为在第二方向X上延伸的细长元件。第二空气间隙G2可以具有比第一空气间隙G1的宽度大的宽度。例如，第二空气间隙G2可以具有第三宽度L3，其中，第三宽度L3比第二宽度 L2大。第二空气间隙G2可以具有矩形形状。第二空气间隙G2可以布置在与熔丝线103 的中心部分FC相同的直线上。也就是说，第二空气间隙G2可以相邻于熔丝线103的中心部分FC。第二空气虚设熔丝107还可以包括多个第二非空气间隙NG2,例如，第二非空气间隙NG2布置成在第二空气间隙G2内的两行间隔开的正方形形状的柱体的阵列。第二非空气间隙NG2可以具有比第二空气间隙G2高的介电常数。第二非空气间隙NG2 可以具有低于3.9的超低介电常数。第二非空气间隙NG2可以是电介质层104的部分。第二非空气间隙NG2可以由超低k材料形成。第二空气虚设熔丝107可以具有比第一空气虚设熔丝106小的面积。第一空气虚设熔丝106和第二空气虚设熔丝107可以如图4A 所示彼此耦接，以形成具有类似于双端、齿梳状结构的整体形状的空气虚设熔丝105，其中，第二空气虚设熔丝107设置在两个对称相同的第一空气虚设熔丝106之间。
虚设熔丝105可以设置在熔丝线103的两侧上、在与阳极102和阴极101之间的熔丝线103相同的水平处。
根据以上描述，在第一空气虚设熔丝106中，第一空气间隙G1和第一非空气间隙NG1沿着X方向交替地设置。因此，当与仅由第一非空气间隙NG1构建的区域相比时，热传递速度减慢。当热传递速度减慢时，由于自焦耳加热大，所以会容易发生熔断。以这种方式，由于第一空气虚设熔丝106，所以即使通过小的焦耳加热和电子迁移(EM) 现象也会更容易切断熔丝线103。
在第二空气虚设熔丝107中，第二空气间隙G2和第二非空气间隙NG2被混合。第二空气间隙G2形成在与第一空气间隙G1相交的第二方向X上。因此，在第二方向X 上，第二空气虚设熔丝107的空气流率比第一空气虚设熔丝106的空气流率高。因而，通过利用第二空气虚设熔丝107，来形成具有低热传导性的区域。该区域起到增加热密度和热容量的作用。换言之，通过在与熔丝线103相交的方向上设置第二空气间隙G2，可以调节熔丝线103的熔断位置。
通过第一空气虚设熔丝106和第二空气虚设熔丝107，能够防止在熔丝的熔断期间由于熔丝材料(例如，铜)的移动引起的再结合的发生。因此，可以提高熔丝熔断的可靠性。此外，第一空气虚设熔丝106和第二空气虚设熔丝107可以在熔断期间用作裂缝停止件，降低或者防止在电介质层104中形成裂缝。
通过调节第一空气虚设熔丝106和第二空气虚设熔丝107的面积和密度，可以提高熔断效率。
因此，通过形成第一空气虚设熔丝106和第二空气虚设熔丝107，可以优化熔断条件。
图5A为图示了根据本发明的第二实施例的熔丝结构的平面图。图5B示出了沿着图5A的线A-A’、B-B’和C-C’截取的截面图。根据第二实施例的熔丝结构200的一些部件类似于熔丝结构100的一些部件，因此不再具体地描述。
参见图5A和图5B，熔丝结构200可以包括：第一电极101、第二电极102以及在第一电极101和第二电极102之间的熔丝线103。第一电极101可以为阴极，而第二电极102可以为阳极。熔丝线103可以包括导电材料。熔丝线103可以为电可编程材料。例如，熔丝线103可以包括铜(Cu)。第一电极101、第二电极102以及熔丝线103可以为整体结构。第一电极101、第二电极102和熔丝线103可以由相同的材料形成。例如，第一电极101、第二电极102和熔丝线103全部都可以为或者包括例如铜。熔丝线103 可以为细长元件。熔丝线103可以沿着任何一个方向延伸。例如，在如图5A中所示的实施例中，熔丝线103可以沿着第一方向Y延伸，并且可以包括第一部分F1、第二部分 F2以及在第一部分F1与第二部分F2之间的中心部分FC。
熔丝结构200还可以包括相邻于熔丝线103的虚设熔丝205。与第一实施例不同，虚设熔丝205可以设置在比熔丝线103的水平高的水平处。根据图5A的图示示例，虚设熔丝205可以形成在熔丝线103之上。虚设熔丝205的部分可以在垂直方向上部分地或者全部地与熔丝线103重叠。虚设熔丝205可以形成在电介质层204中。电介质层204 可以形成在熔丝线103之上。电介质层204可以具有低于3.9的超低介电常数。例如，电介质层204可以由超低k材料形成。虚设熔丝205可以包括第一空气虚设熔丝206和第二空气虚设熔丝207。
第一空气虚设熔丝206可以包括多个第一空气间隙G1。第一空气间隙G1可以沿着平行于熔丝线103的第一方向Y延伸。第一空气间隙G1可以为细长元件。第一空气间隙G1可以具有比熔丝线103小的宽度。第一空气间隙G1可以为具有矩形形状的细长元件。多个第一空气间隙G1可以形成在熔丝线103的第一部分F1和第二部分F2之上。第一空气虚设熔丝206还可以包括设置在多个第一空气间隙G1之间的多个第一非空气间隙NG1。第一非空气间隙NG1可以具有比第一空气间隙G1高的介电常数。第一非空气间隙NG1可以具有低于3.9的超低介电常数。第一非空气间隙NG1可以是电介质层 204的部分。第一非空气间隙NG1可以由超低k材料形成。第一非空气间隙可以具有与第一空气间隙G1相同的形状。
第二空气虚设熔丝207可以包括第二空气间隙G2。第二空气间隙G2可以沿着与熔丝线103相交的第二方向X延伸。第二空气间隙G2可以为沿着X方向延伸的细长元件。第二空气间隙G2可以具有比第一空气间隙G1大的宽度。第二空气间隙G2在俯视时可以具有矩形形状。第二空气间隙G2可以形成在熔丝线103的中心部分FC之上。第二空气虚设熔丝207还可以包括多个第二非空气间隙NG2。如图5A中所示的第二非空气间隙NG2从俯视平面图观察时具有正方形形状，并且在沿着X方向延伸的两个平行行内以规则的间隔间隔开。应当注意的是，可以改变第二非空气间隙NG2的形状以及间隔和行数目。第二非空气间隙NG2可以具有比第二空气间隙G2高的介电常数。第二非空气间隙NG2可以具有低于3.9的超低介电常数。第二非空气间隙NG2可以是电介质层204 的部分。第二非空气间隙NG2可以由超低k材料形成。第二空气虚设熔丝207可以具有比第一空气虚设熔丝206小的面积。第一空气虚设熔丝206和第二空气虚设熔丝207可以彼此耦接。由于第一空气虚设熔丝206和第二空气虚设熔丝207彼此耦接，所以它们形成具有与图4A的虚设熔丝105相同的形状的虚设熔丝205。
图6A为图示了根据本发明的第三实施例的熔丝结构的平面图。图6B示出了沿着图6A的线A-A’、B-B’和C-C’截取的截面图。根据第三实施例的熔丝结构300的一些部件类似于根据本发明的第一实施例的熔丝结构100的一些部件和根据本发明的第二实施例的熔丝结构200的一些部件。实际上，熔丝结构300类似于熔丝结构200，除了空气虚设熔丝305不同于空气虚设熔丝205之外，空气虚设熔丝205位于熔丝结构200的熔丝线103之上，而空气虚设熔丝305位于熔丝结构300的熔丝线103以下。
参见图6A和图6B，熔丝结构300可以包括：第一电极101、第二电极102以及在第一电极101和第二电极102之间的熔丝线103。第一电极101可以为阴极，而第二电极102可以为阳极。熔丝线103可以包括导电材料。熔丝线103可以为电可编程材料。例如，熔丝线103可以包括铜(Cu)。第一电极101、第二电极102以及熔丝线103可以为整体结构。第一电极101、第二电极102和熔丝线103可以由相同的材料形成。例如，第一电极101、第二电极102和熔丝线103全部都可以为或者包括例如铜。熔丝线103 可以为细长元件。熔丝线103可以沿着第一方向Y延伸。然而，我们注意到，熔丝线可以沿着使其连接第一电极101和第二电极102的任何方向延伸。熔丝线103可以包括：第一部分F1、第二部分F2以及在第一部分F1与第二部分F2之间的中心部分FC。
熔丝结构300还可以包括相邻于熔丝线103的虚设熔丝305。与第一实施例和第二实施例不同，虚设熔丝305可以设置在比熔丝线103低的水平处。虚设熔丝305可以形成在熔丝线103之下。虚设熔丝305的部分可以在垂直方向上部分地或者全部地与熔丝线103重叠。虚设熔丝305可以形成在电介质层304中。电介质层304可以形成在熔丝线103之下。电介质层304可以具有低于3.9的超低介电常数。例如，电介质层304可以由超低k材料形成。虚设熔丝305可以包括第一空气虚设熔丝306和第二空气虚设熔丝307。
第一空气虚设容器306可以包括多个第一空气间隙G1。第一空气间隙G1可以沿着平行于熔丝线103的第一方向Y延伸。第一空气间隙G1可以为细长(线)元件。第一空气间隙G1可以具有比熔丝线103小的宽度。第一空气间隙G1可以在俯视时具有矩形细长的形状。多个第一空气间隙G1可以形成在熔丝线103的第一部分F1和第二部分 F2之下。第一空气虚设熔丝306还可以包括设置在多个第一空气间隙G1之间的多个第一非空气间隙NG1。第一非空气间隙NG1可以具有比第一空气间隙G1高的介电常数。第一非空气间隙NG1可以具有低于3.9的超低介电常数。第一非空气间隙NG1可以是电介质层304的部分。第一非空气间隙NG1可以由超低k材料形成。第一非空气间隙可以具有与第一空气间隙G1相同的形状。
第二空气虚设熔丝307可以包括第二空气间隙G2。第二空气间隙G2可以沿着与熔丝线103相交的第二方向X延伸。第二空气间隙G2可以为细长元件。第二空气间隙G2 可以具有比第一空气间隙G1大的宽度。第二空气间隙G2可以具有矩形形状。第二空气间隙G2可以形成在熔丝线103的中心部分FC之下。第二空气虚设熔丝307还可以包括多个第二非空气间隙NG2。第二非空气间隙NG2可以具有比第二空气间隙G2高的介电常数。第二非空气间隙NG2可以具有低于3.9的超低介电常数。第二非空气间隙NG2 可以是电介质层304的部分。第二非空气间隙NG2可以由超低k材料形成。第二空气虚设熔丝307可以具有比第一空气虚设熔丝306小的面积。第一空气虚设熔丝306和第二空气虚设熔丝307可以彼此耦接。由于第一空气虚设熔丝306和第二空气虚设熔丝307 彼此耦接，所以它们形成具有与图4A的虚设熔丝105相同的形状的虚设熔丝305。
图7为图示了根据本发明的第四实施例的熔丝结构400的截面图。熔丝结构400的一些部件类似于根据本发明第一实施例至第三实施例的熔丝结构100、熔丝结构200和熔丝结构300的一些部件。
参见图4A、5A、6A和7，熔丝结构400可以包括：第一电极101、第二电极102 以及在第一电极101和第二电极102之间的熔丝线103。第一电极101可以为阴极，而第二电极102可以为阳极。熔丝线103可以包括导电材料。熔丝线103可以为电可编程材料。例如，熔丝线103可以包括铜(Cu)。第一电极101、第二电极102以及熔丝线 103可以为整体结构。第一电极101、第二电极102和熔丝线103可以由相同的材料形成。例如，第一电极101、第二电极102和熔丝线103全部都可以为或者包括例如铜。熔丝线103可以为细长元件。熔丝线103可以沿着第一方向Y延伸。然而，我们注意到，熔丝线可以沿着使其连接第一电极101和第二电极102的任何方向延伸。熔丝线103可以包括：第一部分F1、第二部分F2以及在第一部分F1与第二部分F2之间的中心部分FC。
熔丝结构400还可以包括相邻于熔丝线103的虚设熔丝405。第四实施例的虚设熔丝405可以包括：第一虚设熔丝405L、第二虚设熔丝405M和第三虚设熔丝405U。第一虚设熔丝405L可以设置在比熔丝线103低的水平处。第二虚设熔丝405M可以设置在与熔丝线103相同的水平处。第三虚设熔丝405U可以设置在比熔丝线103的水平高的水平处。例如，第一虚设熔丝405L可以形成在熔丝线103之下，而第三虚设熔丝405U 可以形成在熔丝线103之上。第二虚设熔丝405M可以形成在熔丝线103的两侧上。第一虚设熔丝405L和第三虚设熔丝405U可以在垂直方向上与熔丝线103部分地或全部地重叠。第二虚设熔丝405M可以在垂直方向上不与熔丝线103重叠。
第二虚设熔丝405M相当于本发明的第一实施例的虚设熔丝105。例如，第二虚设熔丝405M可以包括第一实施例中的第一空气虚设熔丝106和第二空气虚设熔丝107(参见图4A)。第一空气虚设熔丝106和第二空气虚设熔丝107可以彼此耦接。由于第一空气虚设熔丝106和第二空气虚设熔丝107彼此耦接，所以它们形成具有与图4A的虚设熔丝105相同的形状的第二虚设熔丝405M。
第一虚设熔丝405L相当于本发明的第三实施例的虚设熔丝305。例如，第一虚设熔丝405L可以包括第三实施例中的第一空气虚设熔丝306和第二空气虚设熔丝307(参见图6A)。第一空气虚设熔丝306和第二空气虚设熔丝307可以彼此耦接。由于第一空气虚设熔丝306和第二空气虚设熔丝307彼此耦接，所以它们形成具有与图6A的虚设熔丝305相同的形状的第一虚设熔丝405L。
第三虚设熔丝405U相当于本发明的第二实施例的虚设熔丝205。例如，第三虚设熔丝405U可以包括第二实施例中的第一空气虚设熔丝206和第二空气虚设熔丝207(参见图5A)。第一空气虚设熔丝206和第二空气虚设熔丝207可以彼此耦接。由于第一空气虚设熔丝206和第二空气虚设熔丝207彼此耦接，所以它们形成具有与图5A的空气虚设熔丝205相同的形状的虚设熔丝405U。
第一虚设熔丝405L至第三虚设熔丝405U可以分别形成在第一层间电介质层404L、第二层间电介质层404M和第三层间电介质层404U中。第一层间电介质层404L 至第三层间电介质层404U可以为超低k材料。
图8为图示了根据本发明的第五实施例的熔丝结构500的平面图。
参见图8，熔丝结构500可以包括：第一电极101、第二电极102以及在第一电极 101和第二电极102之间的熔丝线103。第一电极101可以为阴极，而第二电极102可以为阳极。熔丝线103可以包括导电材料。熔丝线103可以为电可编程材料。例如，熔丝线103可以包括铜(Cu)。第一电极101、第二电极102以及熔丝线103可以为整体结构。第一电极101、第二电极102和熔丝线103可以由相同的材料形成。例如，第一电极101、第二电极102和熔丝线103全部都可以为或者包括例如铜。熔丝线103可以为细长元件。如所图示的，熔丝线103可以沿着第一方向Y延伸。然而，我们注意到，熔丝线可以沿着使其连接第一电极101和第二电极102的任何方向延伸。熔丝线103可以包括：第一部分F1、第二部分F2以及在第一部分F1与第二部分F2之间的中心部分FC。熔丝线 103可以被电介质层504包围。电介质层504可以具有低于3.9的超低介电常数。例如，电介质层504可以由超低k材料形成。
熔丝结构500还可以包括相邻于熔丝线103的虚设熔丝505。虚设熔丝505可以形成在电介质层504中。虚设熔丝505可以包括第一空气虚设熔丝506和第二空气虚设熔丝507。
第一空气虚设容器506可以包括多个第一空气间隙G1。第一空气间隙G1可以沿着平行于熔丝线103的第一方向Y延伸。第一空气间隙G1可以为细长(线)元件。第一空气间隙G1可以具有比熔丝线103小的宽度(参见图4B)。第一空气间隙G1可以在俯视时具有矩形细长形状。多个第一空气间隙G1可以相邻于熔丝线103的第一部分F1和第二部分F2。第一空气虚设熔丝506还可以包括设置在多个第一空气间隙G1之间的多个第一非空气间隙NG1。第一非空气间隙NG1可以具有比第一空气间隙G1高的介电常数。第一非空气间隙NG1可以具有低于3.9的超低介电常数。第一非空气间隙NG1可以是电介质层504的部分。第一非空气间隙NG1可以由超低k材料形成。第一非空气间隙可以具有与第一空气间隙G1相同的形状。
第二空气虚设熔丝507可以包括第二空气间隙G2。第二空气间隙G2可以沿着与熔丝线103相交的第二方向X延伸。第二空气间隙G2可以为细长元件。第二空气间隙G2 可以具有比熔丝线103大的宽度(参见图4B)。第二空气间隙G2可以具有矩形形状。第二空气间隙G2可以布置在与熔丝线103的中心部分FC相同的直线上。也就是说，第二空气间隙G2可以相邻于熔丝线103的中心部分。与第一实施例不同，第二空气虚设熔丝507不形成为具有任何第二非空气间隙NG2。也就是说，第二空气虚设熔丝507可以仅由第二空气间隙G2来构建。因此，第二空气虚设熔丝507的第二空气间隙G2可以具有比本发明的第一实施例的第二空气间隙G2大的面积。第一空气虚设熔丝506和第二空气虚设熔丝507可以彼此耦接。
虚设熔丝505可以设置在与熔丝线103相同的水平处。虚设熔丝505可以形成在熔丝线103的两侧上。
根据以上描述，在第一空气虚设熔丝506中，第一空气间隙G1和第一非空气间隙NG1可以混合。因此，当与仅由第一非空气间隙NG1构建的区域相比时，热传递速度减慢。当热传递速度减慢时，由于自焦耳加热大，所以会容易发生熔断。以这种方式，由于第一空气虚设熔丝506的存在，所以通过小的焦耳加热和EM现象可以更均匀地切断熔丝线103。
第二空气间隙虚设熔丝507可以仅由第二空气间隙G2来构建。第二空气间隙G2 可以形成在与第一空气间隙G1相交的第二方向X上。在第二方向X上，第二空气虚设熔丝507的空气流率比第一空气虚设熔丝506的空气流率高。因而，通过利用第二空气虚设熔丝507，可以形成具有较低热传导性的区域。该区域起到增加热密度和热容量的作用。换言之，通过在与熔丝线103相交的方向上设置第二空气间隙G2，可以调节熔丝线103的熔断位置。
通过第一空气虚设熔丝506和第二空气虚设熔丝507，能够防止在熔丝的熔断期间由于熔丝材料(例如，铜)的移动引起的再结合的发生。因此，可以提高熔断的可靠性。此外，第一空气虚设熔丝506和第二空气虚设熔丝507可以在熔断期间用作裂缝停止件，降低或者防止在电介质层504中形成裂缝。
通过调节第一空气虚设熔丝506和第二空气虚设熔丝507的面积和密度，可以提高熔丝的熔断效率。
结果，通过形成第一空气虚设熔丝506和第二空气虚设熔丝507，可以优化熔丝的熔断条件。
图9为图示了根据本发明的第六实施例的熔丝结构的平面图。根据第六实施例的熔丝结构600的一些部件类似于根据本发明的第二实施例的熔丝结构200的一些部件。
参见图9，熔丝结构600可以包括：第一电极101、第二电极102以及在第一电极 101和第二电极102之间的熔丝线103。第一电极101可以为阴极，而第二电极102可以为阳极。熔丝线103可以包括导电材料。熔丝线103可以为电可编程材料。例如，熔丝线103可以包括铜(Cu)。第一电极101、第二电极102以及熔丝线103可以为整体结构。第一电极101、第二电极102和熔丝线103可以由相同的材料形成。例如，第一电极101、第二电极102和熔丝线103全部都可以为或者包括例如铜。熔丝线103可以为细长元件。熔丝线103可以沿着第一方向Y延伸。然而，我们注意到，熔丝线可以沿着使其连接第一电极101和第二电极102的任何方向延伸。熔丝线103可以包括：第一部分F1、第二部分F2以及在第一部分F1与第二部分F2之间的中心部分FC。
熔丝结构600还可以包括相邻于熔丝线103的虚设熔丝605。虚设熔丝605可以设置在比熔丝线103的水平高的水平处。虚设熔丝605可以形成在熔丝线103之上。虚设熔丝605的部分可以与熔丝线103部分地或者全部地重叠。虚设熔丝605可以形成在电介质层604中。电介质层604可以形成在熔丝线103之上。电介质层604可以具有低于 3.9的超低介电常数。例如，电介质层604可以由超低k材料形成。虚设熔丝605可以包括第一空气虚设熔丝606和第二空气虚设熔丝607。
第一空气虚设熔丝606可以包括多个第一空气间隙G1。第一空气间隙G1可以沿着平行于熔丝线103的第一方向Y延伸。第一空气间隙G1可以为细长(线)元件。第一空气间隙G1可以具有比熔丝线103小的宽度。第一空气间隙G1可以在俯视时具有矩形细长形状。多个第一空气间隙G1可以形成在熔丝线103的第一部分F1和第二部分F2 之上。第一空气虚设熔丝606还可以包括设置在多个第一空气间隙G1之间的多个第一非空气间隙NG1。第一非空气间隙NG1可以具有比第一空气间隙G1高的介电常数。第一非空气间隙NG1可以具有低于3.9的超低介电常数。第一非空气间隙NG1可以是电介质层604的部分。第一非空气间隙NG1可以由超低k材料形成。第一非空气间隙可以具有与第一空气间隙G1相同的形状。
第二空气虚设熔丝607可以包括第二空气间隙G2。第二空气间隙G2可以沿着与熔丝线103相交的第二方向X延伸。第二空气间隙G2可以为细长元件。第二空气间隙G2 可以具有等于或大于熔丝线103的宽度。第二空气间隙G2可以具有矩形形状。第二空气间隙G2可以形成在熔丝线103的中心部分FC之上。第二空气虚设熔丝607可以仅包括第二空气间隙G2。换言之，第二空气虚设熔丝607可以不包括本发明的第二实施例的任何第二非空气间隙NG2。第二空气虚设熔丝607可以具有比第一空气虚设熔丝606大的面积。第一空气虚设熔丝606和第二空气虚设熔丝607可以彼此耦接。由于第一空气虚设熔丝606和第二空气虚设熔丝607彼此耦接，所以它们形成具有与图8的虚设熔丝 505相同的形状的虚设熔丝605。
图10为图示了根据本发明的第七实施例的熔丝结构的平面图。根据第七实施例的熔丝结构700的一些部件类似于根据本发明的第三实施例的熔丝结构300的一些部件。
参见图10，熔丝结构700可以包括：第一电极101、第二电极102以及在第一电极101和第二电极102之间的熔丝线103。第一电极101可以为阴极，而第二电极102可以为阳极。熔丝线103可以包括导电材料。熔丝线103可以为电可编程材料。例如，熔丝线103可以包括铜(Cu)。第一电极101、第二电极102以及熔丝线103可以为整体结构。第一电极101、第二电极102和熔丝线103可以由相同的材料形成。例如，第一电极101、第二电极102和熔丝线103全部都可以为或者包括例如铜。熔丝线103可以为细长元件。熔丝线103可以沿着第一方向Y延伸。然而，我们注意到，熔丝线可以沿着使其连接第一电极101和第二电极102的任何方向延伸。熔丝线103可以包括：第一部分F1、第二部分F2以及在第一部分F1与第二部分F2之间的中心部分FC。
熔丝结构700还可以包括相邻于熔丝线103的虚设熔丝705。虚设熔丝705可以设置在比熔丝线103低的水平处。虚设熔丝705可以形成在熔丝线103之下。虚设熔丝705 的部分可以与熔丝线103部分地或者全部地重叠。虚设熔丝705可以形成在电介质层704 中。电介质层704可以形成在熔丝线103之下。电介质层704可以具有低于3.9的超低介电常数。例如，电介质层704可以由超低k材料形成。虚设熔丝705可以包括第一空气虚设熔丝706和第二空气虚设熔丝707。
第一空气虚设容器706可以包括多个第一空气间隙G1。第一空气间隙G1可以沿着平行于熔丝线103的第一方向Y延伸。第一空气间隙G1可以为细长(线)元件。第一空气间隙G1可以具有比熔丝线103小的宽度。第一空气间隙G1可以在俯视时具有矩形细长形状。多个第一空气间隙G1可以形成在熔丝线103的第一部分F1和第二部分F2 之下。第一空气虚设熔丝706还可以包括设置在多个第一空气间隙G1之间的多个第一非空气间隙NG1。第一非空气间隙NG1可以具有比第一空气间隙G1高的介电常数。第一非空气间隙NG1可以具有低于3.9的超低介电常数。第一非空气间隙NG1可以是电介质层704的部分。第一非空气间隙NG1可以由超低k材料形成。第一非空气间隙NG1 可以具有与第一空气间隙G1相同的形状。
第二空气虚设熔丝707可以包括第二空气间隙G2。第二空气间隙G2可以沿着与熔丝线103相交的第二方向X延伸。第二空气间隙G2可以为细长元件。第二空气间隙G2 可以等于或大于熔丝线103的宽度。第二空气间隙G2可以具有矩形形状。第二空气间隙G2可以形成在熔丝线103的中心部分FC之下。第二空气虚设熔丝707可以仅由第二空气间隙G2来构建。换言之，第二空气虚设熔丝707可以不包括本发明的第三实施例的多个第二非空气间隙NG2。第二空气虚设熔丝707可以具有比第一空气虚设熔丝706 大的面积。第一空气虚设熔丝706和第二空气虚设熔丝707可以彼此耦接。由于第一空气虚设熔丝706和第二空气虚设熔丝707彼此耦接，所以它们形成具有与图9的虚设熔丝605相同的形状的虚设熔丝705。
图11为图示了根据本发明的第八实施例的熔丝结构800的截面图。熔丝结构800的一些部件类似于根据本发明的第四实施例的熔丝结构400的一些部件。此外，熔丝结构800的一些部件类似于根据本发明的第五实施例至第七实施例的熔丝结构400、熔丝结构500和熔丝结构600的一些部件。
参见图8、9、10和11，熔丝结构800可以包括：第一电极101、第二电极102以及在第一电极101和第二电极102之间的熔丝线103。第一电极101可以为阴极，而第二电极102可以为阳极。熔丝线103可以包括导电材料。熔丝线103可以为电可编程材料。例如，熔丝线103可以包括铜(Cu)。第一电极101、第二电极102以及熔丝线103 可以为整体结构。第一电极101、第二电极102和熔丝线103可以由相同的材料形成。例如，第一电极101、第二电极102和熔丝线103全部都可以为或者包括例如铜。熔丝线103可以为细长元件。熔丝线103可以沿着第一方向Y延伸。然而，我们注意到，熔丝线可以沿着使其连接第一电极101和第二电极102的任何方向延伸。熔丝线103可以包括：第一部分F1、第二部分F2以及在第一部分F1与第二部分F2之间的中心部分FC。
熔丝结构800还可以包括相邻于熔丝线103的虚设熔丝805。第八实施例的虚设熔丝805可以包括：第一虚设熔丝805L、第二虚设熔丝805M和第三虚设熔丝805U。第一虚设熔丝805L可以设置在比熔丝线103低的水平处。第二虚设熔丝805M可以设置在与熔丝线103相同的水平处。第三虚设熔丝805U可以设置在比熔丝线103的水平高的水平处。例如，第一虚设熔丝805L可以形成在熔丝线103之下，而第三虚设熔丝805U 可以形成在熔丝线103之上。第二虚设熔丝805M可以形成在熔丝线103的两侧上。第一虚设熔丝805L和第三虚设熔丝805U可以在垂直方向上与熔丝线103部分地或全部地重叠。第二虚设熔丝805M可以在垂直方向上不与熔丝线103重叠。
第二虚设熔丝805M相当于本发明的第五实施例的虚设熔丝505。例如，第二虚设熔丝805M可以包括第五实施例的第一空气虚设熔丝506和第二空气虚设熔丝507(参见图8)。第一空气虚设熔丝506和第二空气虚设熔丝507可以彼此耦接。第二空气虚设熔丝507可以仅由第二空气间隙G2来构建。由于第一空气虚设熔丝506和第二空气虚设熔丝507彼此耦接，所以它们形成具有与图8的虚设熔丝505相同的形状的虚设熔丝 805M。
第一虚设熔丝805L相当于本发明的第七实施例的虚设熔丝705。例如，第一虚设熔丝805L可以包括第七实施例的第一空气虚设熔丝706和第二空气虚设熔丝707(参见图10)。第一空气虚设熔丝706和第二空气虚设熔丝707可以彼此耦接。第二空气虚设熔丝707可以仅由第二空气间隙G2来构建。由于第一空气虚设熔丝706和第二空气虚设熔丝707彼此耦接，所以它们形成具有与图10的虚设熔丝705相同的形状的第一虚设熔丝805L。
第三虚设熔丝805U相当于本发明的第六实施例的虚设熔丝605。例如，第三虚设熔丝805U可以包括第六实施例的第一空气虚设熔丝606和第二空气虚设熔丝607(参见图9)。第一空气虚设熔丝606和第二空气虚设熔丝607可以彼此耦接。第二空气虚设熔丝607可以仅由第二空气间隙G2来构建。由于第一空气虚设熔丝606和第二空气虚设熔丝607彼此耦接，所以它们形成具有与图9的虚设熔丝605相同的形状的第三虚设熔丝805U。
第一虚设熔丝805L至第三虚设熔丝805U可以分别形成在第一层间电介质层804L、第二层间电介质层804M和第三层间电介质层804U中。第一层间电介质层804L 至第三层间电介质层804U可以为超低k材料。
根据实施例的熔丝结构100、200、300、400、500、600、700和800可以在后段制程(BEOL)工艺中形成。
图12A至图12D为沿着图4A的线A-A’、B-B’和C-C’截取的视图，它们图示了用于制造图4A的熔丝结构100的方法。
如图12A所示，制备衬底11。衬底11可以为适合于半导体工艺的材料。衬底11 可以为或者包括半导体衬底。衬底11可以由含硅材料形成。衬底11可以为或者包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗、掺杂碳的硅、它们的组合或者它们的多个层。衬底11可以为或者包括另一种半导体材料，例如锗。衬底11可以为或者包括III/V族半导体衬底。衬底11可以为或者包括化合物半导体衬底，例如，GaAS。衬底11可以为或者包括绝缘体上硅(SOI)衬底。
可以在衬底11中形成隔离层12。隔离层12可以为浅沟槽隔离(STI)区。可以通过将电介质材料填充在浅沟槽(例如利用STI技术的隔离沟槽)中来形成隔离层12。隔离层12可以包括氧化硅、氮化硅或者它们的组合。
可以在衬底11上形成层间电介质层13。层间电介质层13可以包括低k材料。层间电介质层13可以包括超低k(ULK)材料。
然后，例如，可以通过刻蚀层间电介质层13来形成熔丝沟槽14。熔丝沟槽14可以为沿着第一方向Y延伸的细长元件，其具有如图4A和如图4B所示的第一宽度L1。熔丝沟槽14可以为单个沟槽。
可以形成多个虚设沟槽15。虚设沟槽15可以与形成熔丝沟槽14同时形成，或者在形成熔丝沟槽14之后形成。例如，可以通过刻蚀层间电介质层13的部分来形成虚设沟槽15。可以在熔丝沟槽14的两侧上形成虚设沟槽15。虚设沟槽15可以包括多个第一部分15A，多个第一部分15A为沿着第一方向Y延伸的细长元件，并且在第二方向X上以规则的间隔间隔开(参见图4A)。多个第一细长部分15A中的每个可以具有宽度L2(参见图4B)。虚设沟槽15还包括沿着第二方向X延伸并具有宽度L3的第二部分15B。第一部分15A和第二部分15B可以彼此相通。虚设沟槽15可以形成为比熔丝沟槽14高的密度。当在第一方向Y观察时，虚设沟槽15的第一部分15A可以具有比熔丝沟槽14的宽度窄的宽度。虚设沟槽15的第一部分15A为要形成图4A的第一空气间隙G1的部分，而虚设沟槽15的第二部分15B为要形成图4A的第二空气间隙G2的部分。当形成虚设沟槽15时，可以在第二部分15B中形成多个柱体15P。多个柱体15P相当于图4A中的第二非空气间隙NG2。因此，由于柱体15P的存在而减小在虚设沟槽15的第二部分15B 中要被后续的金属层17间隙填充的空间。例如，如图4B中所示，由于柱体15P的存在，而虚设沟槽15的第二部分15B提供了具有第四宽度L4的窄的间隙填充空间。
熔丝沟槽14和虚设沟槽15可以设置在相同的水平处。熔丝沟槽14和虚设沟槽15可以具有相同的深度。
如图12B所示，可以形成阻挡层16。可以在熔丝沟槽14和虚设沟槽15上形成阻挡层16。阻挡层16可以包括悬垂16A。
金属层17可以形成为在阻挡层16上填充熔丝沟槽14。在金属层17的部分可以形成在虚设沟槽15之上时，金属层不填充虚设沟槽15，因为虚设沟槽15的宽度太窄，因而防止金属层进入虚设沟槽15的内部。因此，将虚设沟槽15的内部保持空的，以当形成金属层17时形成空气间隙18。空气间隙18的入口可以被金属层17覆盖。金属层17 可以包括任何适合的金属。金属层17可以为或者包括例如过渡金属。金属层17可以为或者包括例如铜。可以通过例如电镀来形成金属层17。在添加金属层17之后，形成包括多个第一空气间隙18G1和一个第二空气间隙18G2的多个空气间隙18。第一空气间隙18G1形成在虚设沟槽15的第一部分15A中，而第二空气间隙18G2形成在虚设沟槽 15的第二部分15B中。
阻挡层16可以为或者包括例如，钛、氮化钛、氮化钨或者它们的组合。可以通过例如物理气相沉积(PVD)来形成阻挡层16。在使用物理气相沉积的情况下，阻挡层16 具有差的台阶覆盖。因此，由于阻挡层16可以过量地沉积在熔丝沟槽14和虚设沟槽15 的上边缘上，所以可以形成悬垂16A。为了促进空气间隙18的形成，将虚设沟槽15的宽度设计成足够小，以使得虚设沟槽15的入口被在阻挡层16的沉积过程期间所形成的悬垂16A闭合。这种方式，虚设沟槽不被后续的铜的电镀所间隙填充，以由此形成空气间隙18。因此，虚设沟槽15的宽度在形成空气间隙18时是重要的。
如图12C所示，可以平坦化金属层17。因此，可以在熔丝沟槽14中形成熔丝线17F。在虚设沟槽15中不形成熔丝线17F。此外，继金属层17的平坦化之后，可以打开空气间隙18。在平坦化金属层17之后，也可以从层间电介质层13的上表面去除阻挡层16，使得熔丝阻挡16F保留在熔丝沟槽14中。虚设阻挡16F’也可以保留在虚设沟槽15中。
空气间隙18可以包括多个第一空气间隙18G1和一个第二空气间隙18G2。多个第一非空气间隙18NG1可以形成在多个第一空气间隙18G1之间。具有柱体形状的多个第二非空气间隙18NG2可以排列在第二空气间隙18G2中。多个第一非空气间隙18NG1 和第二非空气间隙18NG2为层间电介质层13的部分。第二非空气间隙18NG2相当于图 12A的柱体15P。
多个第一空气间隙18G1和第一非空气间隙18NG1可以形成第一空气虚设熔丝ADF1。第二空气间隙18G2和第二非空气间隙18NG2可以形成第二空气虚设熔丝ADF2。第一空气虚设熔丝ADF1和第二空气虚设熔丝ADF2分别相当于图4A的第一空气虚设熔丝106和第二空气虚设熔丝107。
如上所述，可以在熔丝线17F的两侧上形成虚设熔丝DF。熔丝线17F和虚设熔丝 DF可以形成在相同的水平处。虚设熔丝DF可以包括第一空气虚设熔丝ADF1和第二空气虚设熔丝ADF2。第一空气虚设熔丝ADF1可以包括第一空气间隙18G1和第一非空气间隙18NG1。第二空气虚设熔丝ADF2可以包括第二空气间隙18G2和第二非空气间隙 18NG2。
如图12D所示，可以形成覆盖层19。覆盖层19可以形成在包括熔丝线17F和虚设熔丝DF的层间电介质层13上。覆盖层19可以包括例如氮化物。虚设熔丝DF(即，空气间隙18的上部)可以被覆盖层19闭合。覆盖层19可以覆盖熔丝线17F和空气间隙 18的上部。覆盖层19可以用作防止空气间隙18在后续的工艺期间被暴露出的刻蚀停止层。
图13A至图13F为的沿着图6A的线A-A’、B-B’和C-C’截取的视图，它们图示了用于制造图6A的熔丝结构300的方法。
如图13A所示，可以在衬底11中形成隔离层12，并且可以在隔离层12上形成第一层间电介质层13A。第一层间电介质层13A可以包括低k材料。第一层间电介质层13A 可以包括超低k材料。
可以形成多个虚设沟槽21。例如，可以通过刻蚀第一层间电介质层13A的部分来形成虚设沟槽21。虚设沟槽21可以位于熔丝线之下，以在后续被形成。
虚设沟槽21可以包括沿着第一方向Y延伸的多个第一部分21A(参见图6A)。虚设沟槽21的多个第一部分21A可以沿着第二方向X以规则的间隔间隔开(参见图6A)。虚设沟槽21还可以包括沿着第二方向X延伸的第二部分21B。第一部分21A和第二部分21B可以彼此相通。再次参见图6A，虚设沟槽21的第一部分21A为要形成第一空气间隙G1的部分，而虚设沟槽21的第二部分21B为要形成第二空气间隙G2的部分。当在图6A的第二方向X观察时，可以在虚设沟槽21的第二部分21B中形成多个柱体21P。因此，第二空气间隙24G2可以在沉积后续的第一金属层23时通过柱体21P而形成在第二部分21B中。
如图13B所示，可以形成第一阻挡层22。第一阻挡层22可以形成在虚设沟槽21 上。第一阻挡层22可以包括悬垂22A。
可以形成第一金属层23。当可以在虚设沟槽21中形成第一金属层23的部分的同时，金属层不填充虚设沟槽21，因为虚设沟槽21的宽度不足够窄，以使得在第一金属层23形成时虚设沟槽21的内部可以保持空的而成为空气间隙24。空气间隙24的入口可以被第一金属层23覆盖。第一金属层23可以为或者包括任何适合的金属，例如，过渡金属。第一金属层23可以为或者包括铜。可以通过例如电镀来形成第一金属层23。可以形成多个空气间隙24。例如，空气间隙24可以包括多个第一空气间隙24G1和一个第二空气间隙24G2。第一空气间隙24G1可以形成在虚设沟槽21的第一部分21A中。第二空气间隙24G2可以形成在虚设沟槽21的第二部分21B中。
第一阻挡层22可以为或者包括：例如，钛、氮化钛、氮化钨或者它们的组合。可以通过例如物理气相沉积(PVD)来形成第一阻挡层22。在使用物理气相沉积的情况下，第一阻挡层22具有差的台阶覆盖。因此，由于第一阻挡层22过度地沉积在虚设沟槽21 的上边缘上，所以可以形成悬垂22A。为了促进空气间隙24的形成，虚设沟槽21的宽度被设计成足够小，使得虚设沟槽21的入口被在第一阻挡层22的沉积过程期间所形成的悬垂22A闭合。因而，虚设沟槽21的入口可以不被后续的铜层的电镀而间隙填充，由此形成空气间隙24。因此，虚设沟槽21的宽度在形成空气间隙24时是重要的。
如图13C所示，可以平坦化第一金属层23。因此，可以在虚设沟槽21中保留空气间隙24。在平坦化第一金属层23之后，可以从第一层间电介质层13A的上表面去除第一阻挡层22。因此，可以在虚设沟槽21中保留虚设阻挡22F’。
空气间隙24可以包括多个第一空气间隙24G1和一个第二空气间隙24G2。多个第一非空气间隙24NG1可以形成在多个第一空气间隙24G1之间。具有柱体形状的多个第二非空气间隙24NG2可以排列在第二空气间隙24G2中。多个第一非空气间隙24NG1 和第二非空气间隙24NG2可以为第一层间电介质层13A的部分。第二非空气间隙24NG2 相当于图13A的柱体21P。
多个第一空气间隙24G1和第一非空气间隙24NG1可以形成第一空气虚设熔丝ADF1。第二空气间隙24G2和第二非空气间隙24NG2可以形成第二空气虚设熔丝ADF2。第一空气虚设熔丝ADF1和第二空气虚设熔丝ADF2分别相当于图6A的第一空气虚设熔丝306和第二空气虚设熔丝307。
如上所述，可以形成虚设熔丝DF。虚设熔丝DF可以包括第一空气虚设熔丝ADF1 和第二空气虚设熔丝ADF2。
如图13D所示，可以形成第一覆盖层25。第一覆盖层25可以形成在包括虚设熔丝DF的第一层间电介质层13A上。第一覆盖层25可以为或者包括例如氮化物。虚设熔丝 DF的上部可以被第一覆盖层25闭合。第一覆盖层25可以覆盖空气间隙24的上部。第一覆盖层25可以用作防止空气间隙24在后续的工艺期间被暴露出的刻蚀停止层。
如图13E所示，可以在第一覆盖层25上形成第二层间电介质层26。第二层间电介质层26可以包括低k材料。第二层间电介质层26可以包括超低k材料。
可以形成熔丝沟槽27。可以通过例如刻蚀第二层间电介质层26来形成熔丝沟槽27。熔丝沟槽27可以为沿着第一方向Y延伸的细长元件。熔丝沟槽27可以沿着与虚设沟槽21的第一部分21A相同的方向延伸。熔丝沟槽27可以为单个沟槽。熔丝沟槽27可以具有比虚设沟槽的第一部分21A大的宽度。
如图13F所示，可以在熔丝沟槽27中形成熔丝阻挡28F和熔丝线29F。可以通过例如经由化学机械抛光(CMP)而沉积、然后平坦化第二阻挡层和第二金属层来形成熔丝线29F和熔丝阻挡28F。
熔丝线29F可以在垂直方向上与虚设熔丝DF部分地或者全部地重叠。因此，虚设熔丝DF可以位于比熔丝线29F低的水平处。
接着，可以在熔丝线29F、熔丝阻挡28F和第二层间电介质层26上形成第二覆盖层30。第二覆盖层30和第一覆盖层25可以由例如相同的材料形成。
图14A和图14B为沿着图5A的线A-A’、B-B’和C-C’截取的视图，它们图示了用于制造图5A的熔丝结构200的方法。
如图14A所示，可以在衬底11中形成隔离层12，并且可以在隔离层12上形成第一层间电介质层13B。第一层间电介质层13B可以包括低k材料。第一层间电介质层13B 可以包括超低k材料。
可以形成熔丝沟槽31。例如，可以通过刻蚀第一层间电介质层13B来形成熔丝沟槽31。熔丝沟槽31可以为沿着任何一个方向延伸的细长元件。熔丝沟槽31可以为单个沟槽。参见图5A，熔丝沟槽31可以沿着第一方向Y延伸。
可以在熔丝沟槽31中形成熔丝阻挡32F和熔丝线33F。可以通过例如经由CMP而沉积、然后平坦化阻挡层和金属层来形成熔丝线33F和熔丝阻挡32F。
接着，可以在熔丝线33F、熔丝阻挡32F和第一层间电介质层13B上形成第一覆盖层34。第一覆盖层34可以为或者包括例如氮化物。
如图14B所示，可以在第一覆盖层34上形成第二层间电介质层35。
可以形成多个虚设沟槽36。例如，可以通过刻蚀第二层间电介质层35的部分来形成虚设沟槽36。虚设沟槽36可以位于熔丝线33F之上。
虚设沟槽36可以包括沿着第一方向Y延伸的多个第一部分36A。虚设沟槽36的多个第一部分36A可以在第二方向X上以规则的间隔间隔开(参见图5A)。虚设沟槽36 还可以包括第二部分36B。第二部分36B可以沿着第二方向X延伸。第一部分36A和第二部分36B可以彼此相通。
可以在虚设沟槽36中形成虚设阻挡37F’和虚设熔丝DF。可以通过例如经由CMP 而沉积、然后平坦化阻挡层和金属层来形成虚设阻挡37F’和虚设熔丝DF。虚设熔丝DF 可以包括空气间隙38。可以如上所述来形成空气间隙38。虚设熔丝DF可以包括第一空气虚设熔丝ADF1和第二空气虚设熔丝ADF2。第一空气虚设熔丝ADF1可以包括第一空气间隙38G1和第一非空气间隙38NG1。第二空气虚设熔丝ADF2可以包括第二空气间隙38G2和第二非空气间隙38NG2。第一空气虚设熔丝ADF1和第二空气虚设熔丝 ADF2分别相当于图5A的第一空气虚设熔丝206和第二空气虚设熔丝207。虚设熔丝 DF可以设置在比熔丝线33F的水平高的水平处。熔丝线33F可以在垂直方向上与虚设熔丝DF部分地或者全部地重叠。
接着，可以在包括虚设熔丝DF的第二层间电介质层35上形成第二覆盖层39。
可以通过将参照图12A至图12D、图13A至图13F以及图14A和图14B所述的方法组合来形成图7的熔丝结构400。例如，可以通过图13A至图13F的方法来形成比熔丝线低的水平处的虚设熔丝。接着，可以通过图12A至图12D的方法而将虚设熔丝形成在与熔丝线相同的水平处。最后，可以通过图14A和图14B的方法来形成在比熔丝线的水平高的水平处的虚设熔丝。
图15A至图15E为沿着图8的线A-A’、B-B’和C-C’截取的视图，它们图示了用于制造图8的熔丝结构500的方法。图15A至图15E的方法类似于图12A至图12D的方法。
如图15A所示，可以在衬底11中形成隔离层12。隔离层12可以为STI区。
可以在衬底11上形成层间电介质层13。层间电介质层13可以包括低k材料。层间电介质层13可以包括超低k材料。
可以形成熔丝沟槽14。可以通过例如刻蚀层间电介质层13来形成熔丝沟槽14。熔丝沟槽14可以为沿着任何一个方向(例如，图8的第一方向Y)延伸的细长元件。熔丝沟槽14可以为单个沟槽。
可以形成多个虚设沟槽15T。虚设沟槽15T可以在形成熔丝沟槽14同时形成，或者在形成熔丝沟槽14之后形成。可以通过例如刻蚀层间电介质层13的部分来形成虚设沟槽15T。虚设沟槽15T可以形成在熔丝沟槽14的两侧上。虚设沟槽15T可以具有比熔丝沟槽14窄的宽度。虚设沟槽15T可以包括沿着第一方向Y延伸的多个第一部分 15TA。虚设沟槽15T的多个第一部分15TA可以在第二方向X上以规则的间隔间隔开(参见图8)。虚设沟槽15T还可以包括沿着第二方向X延伸的第二部分15TB。第一部分15TA 和第二部分15TB可以彼此相通。虚设沟槽15可以形成为具有比熔丝沟槽14高的密度。当在第一方向Y观察时，虚设沟槽15T的第一部分15TA可以具有比熔丝沟槽14窄的宽度。与图12A不同，当形成虚设沟槽15T时，不在第二部分15TB中形成多个柱体。因此，虚设沟槽15T的第二部分15TB可以为具有矩形形状的单个沟槽。此外，虚设沟槽15T的第二部分15TB可以具有比图12A的第二部分15B宽的面积。
熔丝沟槽14和虚设沟槽15T可以设置在相同的水平处。熔丝沟槽14和虚设沟槽15T可以具有相同的深度。
如图15B所示，可以形成阻挡层16。可以在熔丝沟槽14和虚设沟槽15T上形成阻挡层16。阻挡层16可以包括悬垂16A。
可以形成金属层17。金属层17可以在阻挡层16上填充熔丝沟槽14。在金属层17 的部分可以形成在虚设沟槽15T的同时，金属层不填充虚设沟槽15T的第一部分15TA，因为虚设沟槽15T的第一部分15TA的宽度是窄的，当形成金属层17时，将虚设沟槽 15T的第一部分15TA的内部保持空的，以成为第一空气间隙18G1。第一空气间隙18G1 的入口可以被金属层17覆盖。金属层17可以为或者包括例如铜。可以通过例如电镀来形成金属层17。可以在虚设沟槽15T的第一部分15TA中形成第一空气间隙18G1。由于虚设沟槽15T的第二部分15TB具有比第一部分15TA大的宽度，所以金属层17可以在阻挡层16上填充虚设沟槽15T的第二部分15TB。
阻挡层16可以为或者包括例如，钛、氮化钛、氮化钨或者它们的组合。可以通过例如物理气相沉积(PVD)来形成阻挡层16。在使用物理气相沉积的情况下，阻挡层16 会具有差的台阶覆盖。因此，由于阻挡层16过量地沉积在熔丝沟槽14和虚设沟槽15 的上边缘上，所以可以形成悬垂16A。虚设沟槽15T的第一部分15TA的入口可以被阻挡层16的悬垂16A闭合，并且可以在形成金属层17时形成第一空气间隙18G1。因此，虚设沟槽15T的第一部分15TA的宽度在形成第一空气间隙18G1时是重要的。
如图15C所示，可以平坦化金属层17。因此，可以在熔丝沟槽14中形成熔丝线17F。可以在虚设沟槽15T的第一部分15TA中不保留金属层17，并且可以打开第一空气间隙18G1。可以在虚设沟槽15T的第二部分15TB中保留虚设金属层17D。在平坦化金属层 17之后，可以从层间电介质层13的上表面去除阻挡层16。因此，可以在熔丝沟槽14 中保留熔丝阻挡16F。也可以在虚设沟槽15T的第一部分15TA中保留虚设阻挡16F’。
可以在多个第一空气间隙18G1之间形成多个第一非空气间隙18NG1。多个第一非空气间隙18NG1可以为层间电介质层13的部分。
多个第一空气间隙18G1和第一非空气间隙18NG1可以形成第一空气虚设熔丝ADF1。第一空气虚设熔丝ADF1相当于图8的第一空气虚设熔丝506。
如上所述，可以在熔丝线17F的两侧上形成第一空气虚设熔丝ADF1。熔丝线17F 和第一空气虚设熔丝ADF1可以形成在相同的水平处。
如图15D所示，可以形成覆盖层19。可以在包括熔丝线17F和第一空气虚设熔丝ADF1的层间电介质层13上形成覆盖层19。覆盖层19可以为或者包括例如氮化物。第一空气虚设熔丝ADF1的上部可以被覆盖层19闭合。覆盖层19可以覆盖熔丝线17F和第一空气间隙18G1的上部。覆盖层19可以用作防止第一空气间隙18G1在后续的工艺期间被暴露出的刻蚀停止层。
如图15E所示，可以在覆盖层19中形成开口19A。可以调节开口19A的尺寸和位置，以增强虚设金属层17D的去除效率。开口19A可以暴露出虚设金属层17D的中心部分。
可以去除虚设金属层17D。对于去除虚设金属层17D，例如，可以应用湿法刻蚀。例如，可以通过使用SC1化学制品来去除虚设金属层17D。SC1化学制品为包括氨 (NH4OH)、过氧化氢(H2O2)和水(H2O)以合适的比例混合的溶液。从其中去除了虚设金属层17D的空间可以保留为第二空气间隙18G2。
第二空气间隙18G2可以构建第二空气虚设熔丝ADF2。
以这种方式，第一空气虚设熔丝ADF1和第二空气虚设熔丝ADF2可以形成双齿、类似梳形状的空气虚设熔丝。
图16A至图16G为沿着图10的线A-A’、B-B’和C-C’截取的视图，它们图示了用于制造图10的熔丝结构700的方法。图16A至图16G的方法类似于图13A至图13F的方法。
如图16A所示，可以在衬底11中形成隔离层12。可以在衬底11上形成第一层间电介质层13A。第一层间电介质层13A可以包括低k材料。第一层间电介质层13A可以包括超低k材料。
可以形成多个虚设沟槽21T。可以通过例如刻蚀第一层间电介质层13A的部分来形成虚设沟槽21T。虚设沟槽21T可以位于后续的熔丝线之下。
虚设沟槽21T可以包括沿着第一方向Y延伸的多个第一部分21A(参见图10)。虚设沟槽21T的多个第一部分21TA可以沿着第二方向X以规则的间隔间隔开(参见图10)。虚设沟槽21T还可以包括沿着第二方向X延伸的第二部分21TB。第一部分21TA和第二部分21TB可以彼此相通。与图13A不同，当形成虚设沟槽21T时，在第二部分21TB 中不形成多个柱体。因此，虚设沟槽21T的第二部分21TB可以为具有矩形形状的单个沟槽。此外，虚设沟槽21T的第二部分21TB可以具有比图13A的第二部分21B宽的面积。
如图16B所示，可以形成第一阻挡层22。可以在虚设沟槽21T上形成第一阻挡层22。第一阻挡层22可以包括悬垂22A。
可以形成第一金属层23。在第一金属层23的部分可以形成在虚设沟槽21T中的同时，金属层不填充虚设沟槽21T，因为虚设沟槽21T的宽度是窄的，当形成第一金属层 23时，将虚设沟槽21T的第一部分21TA的内部保持空的，以成为第一空气间隙24G1。第一空气间隙24G1的入口可以被第一金属层23覆盖。第一金属层23可以为或者包括例如铜。可以通过例如电镀来形成第一金属层23。第一空气间隙24G1可以形成在虚设沟槽21T的第一部分21TA中。由于虚设沟槽21T的第二部分21TB具有比第一部分21TA 大的宽度，所以第一金属层23可以在第一阻挡层22上填充虚设沟槽21T的第二部分 21TB。
第一阻挡层22可以为或者包括例如，钛、氮化钛、氮化钨或者它们的组合。可以通过例如物理气相沉积(PVD)来形成第一阻挡层22。在使用物理气相沉积的情况下，第一阻挡层22具有差的台阶覆盖。因此，由于第一阻挡层22过度地沉积在虚设沟槽21T 的上边缘上，所以可以形成悬垂22A。虚设沟槽21T的第一部分21TA的入口可以被在第一阻挡层22的沉积过程期间形成的悬垂22A闭合，并且可以在形成第一金属层23时形成第一空气间隙24G1。因此，虚设沟槽21T的第一部分21TA的宽度在形成第一空气间隙24G1时是重要的。
如图16C所示，可以平坦化第一金属层23。因此，可以在虚设沟槽21T的第一部分21TA中打开第一空气间隙24G1。在平坦化第一金属层23之后，可以从第一层间电介质层13A的上表面去除第一阻挡层22。因此，可以在虚设沟槽21T的第二部分21TB 中保留虚设阻挡22F’和虚设金属层23D。在虚设沟槽21T的第一部分21TA中，可以保留虚设阻挡22F’，而可以不保留第一金属层23。
多个第一非空气间隙24NG1可以形成在多个第一空气间隙24G1之间。多个第一非空气间隙24NG1可以为第一层间电介质层13A的部分。
多个第一空气间隙24G1和第一非空气间隙24NG1可以形成第一空气虚设熔丝ADF1。第一空气虚设熔丝ADF1相当于图10的第一空气虚设熔丝706。
如图16D所示，可以形成第一覆盖层25。可以在包括第一空气虚设熔丝ADF1的第一层间电介质层13A上形成第一覆盖层25。第一覆盖层25可以为或者包括例如氮化物。第一空气虚设熔丝ADF1的上部可以被第一覆盖层25闭合。第一覆盖层25可以覆盖第一空气间隙24G1的上部。第一覆盖层25可以用作防止第一空气间隙24G1在后续的工艺期间被暴露出的刻蚀停止层。
如图16E所示，可以在第一覆盖层25中形成开口25A。可以调节开口25A的尺寸和位置，以增强虚设金属层23D的去除效率。开口25A可以暴露出虚设金属层23D的中心部分。
可以去除虚设金属层23D。对于去除虚设金属层23D，例如，可以应用湿法刻蚀。例如，可以通过使用SC1化学制品来去除虚设金属层23D。如本领域所周知的，SC1化学制品为包括氨(NH4OH)、过氧化氢(H2O2)和水(H2O)以合适的比例混合的溶液。从其中去除了虚设金属层23D的空间可以保留为第二空气间隙24G2。
第二空气间隙24G2可以构建第二空气虚设熔丝ADF2。
以这种方式，第一空气虚设熔丝ADF1和第二空气虚设熔丝ADF2可以形成虚设熔丝DF，并且虚设熔丝DF可以形成双齿、类似梳形状的空气虚设熔丝。
如图16F所示，第二层间电介质层26可以形成在包括第二空气虚设熔丝ADF2的第一覆盖层25上。第二层间电介质层26可以包括低k材料。第二层间电介质层26可以包括超低k材料。第二层间电介质层26的一部分可以填充开口25A。由于开口25A的宽度是窄的，所以第二空气间隙24G2不填充有第二层间电介质层26。
可以形成熔丝沟槽27。可以通过例如刻蚀第二层间电介质层26来形成熔丝沟槽27。熔丝沟槽27可以为沿着任何一个方向延伸的细长元件。熔丝沟槽27可以为单个沟槽。
如图16G所示，可以在熔丝沟槽27中形成熔丝阻挡28F和熔丝线29F。可以通过例如经由CMP而沉积、然后平坦化第二阻挡层和第二金属层来形成熔丝线29F和熔丝阻挡28F。
熔丝线29F可以在垂直方向上与虚设熔丝DF部分地或者全部地重叠。因此，虚设熔丝DF可以位于比熔丝线29F低的水平处。
接着，可以在熔丝线29F、熔丝阻挡28F和第二层间电介质层26上形成第二覆盖层30。第二覆盖层30和第一覆盖层25可以由例如相同的材料形成。
图17A和图17B为沿着图9的线A-A’、B-B’和C-C’截取的视图，它们图示了用于制造图9的熔丝结构600的方法。图17A和图17B的方法类似于图14A和图14B的方法。
如图17A所示，可以在衬底11中形成隔离层12。可以在衬底11上形成第一层间电介质层13B。第一层间电介质层13B可以包括低k材料。第一层间电介质层13B可以包括超低k材料。
可以形成熔丝沟槽31。可以通过例如刻蚀第一层间电介质层13B来形成熔丝沟槽31。熔丝沟槽31可以为沿着任何一个方向(例如，Y方向)延伸的细长元件。熔丝沟槽 31可以为单个沟槽。
可以在熔丝沟槽31中形成熔丝阻挡32F和熔丝线33F。可以通过例如经由CMP而沉积、然后平坦化阻挡层和金属层来形成熔丝线33F和熔丝阻挡32F。熔丝线33F可以为或者包括例如铜。
接着，可以在熔丝线33F、熔丝阻挡32F和第一层间电介质层13B上形成第一覆盖层34。第一覆盖层34可以为或者包括例如氮化物。
可以在第一覆盖层34上形成第二层间电介质层35。
可以形成多个虚设沟槽36T。可以通过例如刻蚀第二层间电介质层35的部分来形成虚设沟槽36T。虚设沟槽36T可以位于熔丝线33F之上。
虚设沟槽36T可以包括沿着第一方向Y延伸的多个第一部分36TA(参见图9)。虚设沟槽36T的多个第一部分36TA可以沿着第二方向X以规则的间隔间隔开(参见图9)。虚设沟槽36T还可以包括沿着第二方向X延伸的第二部分36TB。虚设沟槽36T的第一部分36TA和第二部分36TB可以彼此相通。虚设沟槽36T的第二部分36TB可以具有比第一部分36TA大的宽度。在虚设沟槽36T的第二部分36TB中不形成多个柱体。
可以在虚设沟槽36T的第一部分36TA中形成虚设阻挡37F’和第一空气间隙38G1。可以在虚设沟槽36T的第二部分36TB中形成虚设阻挡37F'和虚设金属层39D。可以通过例如经由CMP而沉积、然后平坦化阻挡层和金属层来形成虚设阻挡37F’、第一空气间隙38G1和虚设金属层39D。因此，在虚设沟槽36T的第二部分36TB中不形成空气间隙。多个第一非空气间隙38NG1可以形成在多个第一空气间隙38G1之间。第一空气间隙38G1和第一非空气间隙38NG1可以形成第一空气虚设熔丝ADF1。第一空气虚设熔丝ADF1相当于图9的第一空气虚设熔丝606。
第一空气虚设熔丝ADF1可以设置在比熔丝线33F的水平高的水平处。熔丝线33F可以在垂直方向上与第一空气虚设熔丝ADF1部分地或者全部地重叠。
接着，可以在包括第一虚设熔丝ADF1的第二层间电介质层35上形成第二覆盖层40。
如图17B所示，可以在第二覆盖层40中形成开口40A。可以调节开口40A的尺寸和位置，以增强虚设金属层39D的去除效率。开口40A可以暴露出虚设金属层39D的中心部分。
可以去除虚设金属层39D。对于去除虚设金属层39D，例如，可以使用湿法刻蚀。例如，可以通过使用SC1化学制品来去除虚设金属层39D。SC1化学制品为包括氨 (NH4OH)、过氧化氢(H2O2)和水(H2O)以合适的比例混合的溶液。从其中去除了虚设金属层39D的空间可以保留为第二空气间隙38G2。
第二空气间隙38G2可以构建第二空气虚设熔丝ADF2。第二空气虚设熔丝ADF2 相当于图9的第二空气虚设熔丝607。
以这种方式，第一空气虚设熔丝ADF1和第二空气虚设熔丝ADF2可以形成虚设熔丝DF，并且虚设熔丝DF可以形成双齿、类似梳形状的空气虚设熔丝。
图18A和图18B为图示了包括根据本发明的实施例的熔丝结构的半导体器件的视图。图18B为沿着图18A的线A-A'截取的熔丝区的具体图。
如图18A和图18B所示，半导体器件S100可以包括多层金属线M1至M3以及多层虚设熔丝DF1至DF3。半导体器件S100还可以包括熔丝线67和与熔丝线67耦接的多个晶体管。
衬底51可以包括驱动区51D和熔丝区51F。可以在驱动区51D中形成用于驱动熔丝区51F的熔丝的驱动元件。例如，可以在驱动区51D中形成栅阵列驱动器。
可以在驱动区51D中形成多层金属线M1至M3。例如，金属线可以包括：第一金属线M1、第二金属线M2和第三金属线M3。第一金属线M1和第二金属线M2可以经由第一通孔V1电耦接。第二金属线M2和第三金属线M3可以经由第二通孔V2电耦接。
可以在熔丝区51F中形成熔丝线67和多层虚设熔丝DF1至DF3。熔丝线67和多层虚设熔丝DF1至DF3可以设置在隔离层52之上。例如，虚设熔丝可以包括：第一虚设熔丝DF1、第二虚设熔丝DF2和第三虚设熔丝DF3。
第一虚设熔丝DF1和第一金属线M1可以设置在相同的水平处。第一虚设熔丝DF1可以为图6A和图6B的虚设熔丝305。因此，第一虚设熔丝DF1可以包括第一空气虚设熔丝306和第二空气虚设熔丝307。第一空气虚设熔丝306可以包括多个第一空气间隙 G1和多个第一非空气间隙NG1。第二空气虚设熔丝307可以包括第二空气间隙G2和第二非空气间隙NG2。在另一个实施例中，第一虚设熔丝DF1可以为图10的虚设熔丝705。因此，第一虚设熔丝DF1可以包括第一空气虚设熔丝706和第二空气虚设熔丝707。第一空气虚设熔丝706可以包括多个第一空气间隙G1和多个第一非空气间隙NG1。第二空气虚设熔丝707可以包括第二空气间隙G2。
熔丝线67、第二虚设熔丝DF2和第二金属线M2可以设置在相同的水平处。第二虚设熔丝DF2可以为图4A和图4B的虚设熔丝105。因此，第二虚设熔丝DF2可以包括第一空气虚设熔丝106和第二空气虚设熔丝107。第一空气虚设熔丝106可以包括多个第一空气间隙G1和多个第一非空气间隙NG1。第二空气虚设熔丝107可以包括第二空气间隙G2和第二非空气间隙NG2。在另一个实施例中，第二虚设熔丝DF2可以为图 8的虚设熔丝505。因此，第二虚设熔丝DF2可以包括第一空气虚设熔丝506和第二空气虚设熔丝507。第一空气虚设熔丝506可以包括多个第一空气间隙G1和多个第一非空气间隙NG1。第二空气虚设熔丝507可以包括第二空气间隙G2。
第三虚设熔丝DF3和第三金属线M3可以设置在相同的水平处。第三虚设熔丝DF3可以为图5A和图5B的虚设熔丝205。因此，第三虚设熔丝DF3可以包括第一空气虚设熔丝206和第二空气虚设熔丝207。第一空气虚设熔丝206可以包括多个第一空气间隙 G1和多个第一非空气间隙NG1。第二空气虚设熔丝207可以包括第二空气间隙G2和第二非空气间隙NG2。在另一个实施例中，第三虚设熔丝DF3可以为图9的虚设熔丝605。因此，第三虚设熔丝DF3可以包括第一空气虚设熔丝606和第二空气虚设熔丝607。第一空气虚设熔丝606可以包括多个第一空气间隙G1和多个第一非空气间隙NG1。第二空气虚设熔丝607可以包括第二空气间隙G2。
第二虚设熔丝DF2可以设置在熔丝线67的两侧上、与熔丝线67相同的水平处。第一虚设熔丝DF1可以设置在比熔丝线67低的水平处，并且第一虚设熔丝DF1和熔丝线 67可以在垂直方向上部分地或者全部地彼此重叠。第三虚设熔丝DF3可以设置在比熔丝线67高的水平处，并且第三虚设熔丝DF3和熔丝线67可以在垂直方向上部分地或者全部地彼此重叠。
第三金属线M3的部分(即，延伸部)可以用作阴极72和阳极73。阴极72和阳极 73可以分别经由第三通孔V3和第四通孔V4与熔丝线67的两个端部耦接。如以上所述的实施例所示，熔丝线67可以包括：第一部分F1、第二部分F2和中心部分FC。
衬底51可以为适合于半导体工艺的材料。衬底51可以为或者包括半导体衬底。衬底51可以由含硅材料形成。衬底51可以为或者包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗、掺杂碳的硅、它们的组合或者它们的多层。衬底51可以包括另一种半导体材料，例如锗。衬底51可以包括III/V族半导体衬底。衬底51可以为或者包括例如化合物半导体衬底，例如砷化镓(GaAs)。衬底51可以包括绝缘体上硅(SOI) 衬底。
可以在衬底51中形成限定有源区53的隔离层52。隔离层52可以为STI区。可以通过将电介质材料填充在浅沟槽(例如，隔离沟槽)中来形成隔离层52。隔离层52可以包括氧化硅、氮化硅或者它们的组合。可以在驱动区51D中形成有源区53。可以在熔丝区51F中形成隔离层52。
可以在驱动区51D中形成多个驱动元件。在本实施例中，驱动元件可以包括晶体管。在另一个实施例中，驱动元件可以包括能够用作开关的其它元件。驱动元件可以包括MOSFET。驱动元件可以包括晶体管，例如FINFET。每个驱动元件可以包括源极/漏极区54和栅电极55。源极/漏极区54可以形成在有源区53中。栅电极55可以形成在有源区53上、源极/漏极区54之间。每个驱动元件还可以包括栅电介质层56。栅电介质层 56可以形成在栅电极55与有源区53之间。尽管未示出，但是每个驱动元件还可以包括形成在栅电极55的两个侧壁上的栅间隔件。栅电介质层56可以包括氧化硅、氮化硅、氮氧化硅、高k材料或者它们的组合。高k材料可以包括具有比氧化硅的介电常数高的介电常数的材料。例如，高k材料可以包括具有比3.9高的介电常数的材料。又例如，高k材料可以包括具有比10高的介电常数的材料。再例如，高k材料可以包括具有10 至70的介电常数的材料。高k材料可以包括至少一种金属元素。高k材料可以包括含铪材料。含铪材料可以包括：氧化铪、铪硅氧化物、铪硅氮氧化物或者它们的组合。在另一个实施例中，高k材料可以包括：氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、锆硅氮氧化物、氧化铝或者它们的组合。可以选择性地使用本领域已知的其它高k材料作为高k材料。栅电极55可以包括：多晶硅、金属、金属硅化物或者它们的组合。源极/漏极区54可以为掺杂有导电型掺杂剂的区域。例如，导电型掺杂剂可以包括：磷(P)、砷(As)、锑(Sb)或者硼(B)。
可以在形成有驱动元件的衬底51上形成第一层间电介质层57。第一层间电介质层57可以包括低k材料。第一层间电介质层57可以覆盖驱动区51D和熔丝区51F二者。
接触插塞58可以形成在第一层间电介质层57中。可以在接触孔中填充接触插塞58。例如，可以通过例如刻蚀第一层间电介质层57的部分来形成暴露出源极/漏极区54的接触孔。接着，通过将金属层填充在接触孔中，然后执行平坦化(例如，CMP)，可以形成接触插塞58。接触插塞58可以包括例如钨。在另一个实施例中，接触插塞58还可以包括阻挡层。阻挡层可以为或者包括例如，钛、氮化钛或者它们的组合。在形成钨层之前，可以保形地形成阻挡层。可以在驱动区51D中形成接触插塞58。
可以在形成有接触插塞58的第一层间电介质层57上形成第二层间电介质层59。第二层间电介质层59可以包括低k材料。第二层间电介质层59可以包括超低k(ULK) 材料。
可以形成第一沟槽60。可以通过例如刻蚀第二层间电介质层59来形成第一沟槽60。可以通过第一沟槽60暴露出接触插塞58。第一沟槽60可以为沿着任何一个方向(例如，Y方向)延伸的细长元件。第一沟槽60可以形成在驱动区51D中。可以形成多个第一沟槽60。
可以形成第一虚设沟槽61。第一虚设沟槽61可以在形成第一沟槽60同时形成，或者在形成第一沟槽60之后形成。可以通过例如刻蚀第二层间电介质层59的部分来形成第一虚设沟槽61。可以在熔丝区51F中形成第一虚设沟槽61。第一虚设沟槽61和第一沟槽60可以具有不同的宽度。第一沟槽60和第一虚设沟槽61可以设置在相同的水平处。第一沟槽60和第一虚设沟槽61可以具有相同的深度。第一沟槽60可以形成在驱动区 51D中，并且第一虚设沟槽61可以形成在熔丝区51F中。
可以在第一沟槽60中形成第一金属线M1。可以在第一虚设沟槽61中形成第一虚设熔丝DF1。第一金属线M1和第一虚设熔丝DF1可以设置在相同的水平处。以这种方式，第一虚设熔丝DF1可以形成在第一金属线M1的水平处。
可以形成第一覆盖层62。可以在包括第一金属线M1和第一虚设熔丝DF1的第二层间电介质层59上形成第一覆盖层62。第一虚设熔丝DF1的上部可以被第一覆盖层62 闭合。
可以在第一覆盖层62上形成第三层间电介质层63。第三层间电介质层63可以包括低k材料。第三层间电介质层63可以包括超低k材料。
可以形成第二沟槽64、熔丝沟槽65和第二虚设沟槽66。可以通过例如刻蚀第三层间电介质层63来形成第二沟槽64、熔丝沟槽65和第二虚设沟槽66。第二沟槽64可以形成在驱动区51D中，而熔丝沟槽65和第二虚设沟槽66可以形成在熔丝区51F中。
可以在第二沟槽64中形成第二金属线M2。可以在熔丝沟槽65中形成熔丝线67。可以在第二虚设沟槽66中形成第二虚设熔丝DF2。第二金属线M2、熔丝线67和第二虚设熔丝DF2可以设置在相同的水平处。以这种方式，熔丝线67和第二虚设熔丝DF2 可以形成在第二金属线M2的水平处。
此外，可以在第二沟槽64之下额外地形成穿通孔，并且可以在穿通孔中形成第一通孔V1。
可以形成第二覆盖层68。第二覆盖层68可以形成在包括第二金属线M2、熔丝线 67和第二虚设熔丝DF2的第三层间电介质层63上。第二虚设熔丝DF2的上部可以通过使用第二覆盖层68来闭合。第一金属线M1和第二金属线M2可以经由第一通孔V1而电耦接。例如，可以通过双镶嵌工艺来形成第三金属线M3和第二通孔V2。双镶嵌工艺如下：可以首先形成穿通孔和沟槽，然后，可以通过例如经由CMP间隙填充、然后平坦化金属层来同时形成通孔和金属线。可以通过通孔优先工艺来实现双镶嵌工艺。可以通过沟槽优先工艺来实现双镶嵌工艺。
可以在第二覆盖层68上形成第四层间电介质层69。第四层间电介质层69可以包括低k材料。第四层间电介质层69可以包括超低k材料。
可以形成第三沟槽70和第三虚设沟槽71。例如，可以通过刻蚀第四层间电介质层69来形成第三沟槽70和第三虚设沟槽71。第三沟槽70可以形成在驱动区51D中，而第三虚设沟槽71可以形成在熔丝区51F中。
第三金属线M3可以形成在第三沟槽70中。第三虚设熔丝DF3可以形成在第三虚设沟槽71中。第三金属线M3和第三虚设熔丝DF3可以设置在相同的水平处。以这种方式，第三虚设熔丝DF3可以形成在第三金属线M3的水平处。
此外，可以在第三沟槽70之下额外地形成穿通孔，并且可以在穿通孔中形成第二通孔V2。例如，可以通过例如双镶嵌工艺来形成第三金属线M3和第二通孔V2。第二金属线M2和第三金属线M3可以经由第二通孔V2电耦接。
第三金属线M3的部分可以用作与熔丝线67的两个端部耦接的阴极72和阳极73。熔丝线67和阴极72可以经由第三通孔V3而电耦接。熔丝线67和阳极73可以经由第四通孔V4而电耦接。例如，可以由相同的材料并且同时形成第二通孔V2、第三通孔 V3和第四通孔V4。可以通过例如双镶嵌工艺来形成阴极72和第三通孔V3。可以通过例如双镶嵌工艺来形成阳极73和第四通孔V4。
可以形成第三覆盖层74。第三覆盖层74可以形成在包括第三金属线M3、第三虚设熔丝DF3、阴极72和阳极73的第四层间电介质层69上。第三虚设熔丝DF3的上部可以被第三覆盖层74闭合。
图18A和图18B的半导体器件S100包括第一虚设熔丝DF1至第三虚设熔丝DF3。也就是说，半导体器件S100包括多层虚设熔丝。在另一个实施例中，半导体器件可以包括选自第一虚设熔丝DF1至第三虚设熔丝DF3的单层虚设熔丝。在又一个实施例中，半导体器件可以包括选自第一虚设熔丝DF1至第三虚设熔丝DF3的双层虚设熔丝。
图19A至图19G为图示了用于制造图18A和图18B的半导体器件的方法的视图的示例。在下文中，除了驱动元件之外，将对制造金属线M1至M3、熔丝线67和虚设熔丝DF1至DF3的方法进行具体的描述。将参照图13A至图13F来描述用于制造第一虚设熔丝DF1的方法。将参照图12A至图12D来描述用于制造第二虚设熔丝DF2和熔丝线67的方法。将参照图14A和图14B来描述用于制造第三虚设熔丝DF3的方法。
首先，可以在第一层间电介质层57上形成第二层间电介质层59，所述第一层间电介质层57形成有晶体管和接触插塞58(参见图18A)。
如图19A所示，可以在第二层间电介质层59中形成多个第一沟槽60和多个第一虚设沟槽61。第一沟槽60可以形成在驱动区51D中，而第一虚设沟槽61可以形成在熔丝区51F中。可以通过例如刻蚀第二层间电介质层59的部分来形成第一沟槽60和第一虚设沟槽61。第一虚设沟槽61相当于图13A的虚设沟槽21。
如图19B所示，可以形成第一阻挡层81。第一阻挡层81可以形成在第一沟槽60 和第一虚设沟槽61上并且具有悬垂81A。第一阻挡层81可以为或者包括例如钛、氮化钛、氮化钨或者它们的组合。可以通过例如物理气相沉积(PVD)来形成第一阻挡层81。在使用物理气相沉积的情况下，第一阻挡层81会具有差的台阶覆盖。因此，由于第一阻挡层81过度地沉积在第一虚设沟槽61的上边缘上，所以可以形成悬垂81A。
可以在第一阻挡层81上形成第一金属层82。第一金属层82可以无空隙地填充第一沟槽60。在第一金属层82的部分可以形成在第一虚设沟槽61中的同时，金属层不填充第一虚设沟槽61，因为第一虚设沟槽61的宽度是窄的，当形成第一金属层82时，第一虚设沟槽61的内部会保持空的，以成为第一虚设熔丝DF1。第一虚设熔丝DF1的入口可以被第一金属层82覆盖。第一金属层82可以为或者包括例如铜。可以通过例如电镀来形成第一金属层82。
如图19C所示，可以平坦化第一金属层82。因此，可以在第一沟槽60中形成第一金属线M1。随后，可以平坦化第一阻挡层81，因此，可以在第一沟槽60中形成第一阻挡81D。第一虚设熔丝DF1可以在第一虚设沟槽61中被开放，并且第一虚设阻挡81F’可以形成在第一虚设沟槽61的底部和侧壁上。第一虚设熔丝DF1的上部可以开放。为了形成第一金属线M1，可以从第二层间电介质层59的上表面去除第一金属层82。为了形成第一阻挡81D和第一虚设阻挡81F’，第一可以从第二层间电介质层59的上表面去除阻挡层81。
第一虚设熔丝DF1相当于图13C的虚设熔丝DF。因此，第一虚设熔丝DF1可以包括第一空气虚设熔丝ADF1和第二空气虚设熔丝ADF2。
如图19D所示，可以形成第一覆盖层62。第一覆盖层62可以形成在包括第一金属线M1和第一虚设熔丝DF1的第二层间电介质层59上。第一覆盖层62可以为或者包括例如氮化物。第一虚设熔丝DF1的上部可以被第一覆盖层62闭合。
可以在第一覆盖层62上形成第三层间电介质层63。第三层间电介质层63可以包括低k材料。第三层间电介质层63可以包括超低k材料。
可以形成第二沟槽64、熔丝沟槽65和第二虚设沟槽66。可以通过例如刻蚀第三层间电介质层63来形成第二沟槽64、熔丝沟槽65和第二虚设沟槽66。第二沟槽64可以形成在驱动区51D中，而熔丝沟槽65和第二虚设沟槽66可以形成在熔丝区51F中。熔丝沟槽65和第二虚设沟槽66相当于图12A的熔丝沟槽14和虚设沟槽15。
可以形成第二阻挡层83。第二阻挡层83可以形成在第二沟槽64、第一沟槽65和第二虚设沟槽66上，并且具有悬垂83A。第二阻挡层83可以为或者包括例如钛、氮化钛、氮化钨或者它们的组合。可以通过例如物理气相沉积(PVD)来形成第二阻挡层83。在使用物理气相沉积的情况下，第二阻挡层83会具有差的台阶覆盖。因此，由于第二阻挡层83过度地沉积在第二虚设沟槽66的上边缘上，所以可以形成悬垂83A。
可以在第二阻挡层83上形成第二金属层84。第二金属层84可以无空隙地填充第二沟槽64和熔丝沟槽65。在第二金属层84的部分可以形成在第二虚设沟槽66中的同时，金属层不填充第二虚设沟槽66，因为第二虚设沟槽66的宽度是窄的，当形成第二金属层84时，第二虚设沟槽66的内部会保持空的，以成为第二虚设熔丝DF2。可以使用第二金属层84来覆盖第二虚设熔丝DF2的入口。第二金属层84可以为或者包括例如铜。可以通过例如电镀来形成第二金属层84。
如图19E所示，可以平坦化第二金属层84。因此，可以在第二沟槽64中形成第二金属线M2。随后，可以平坦化第二阻挡层83，因此，可以在第二沟槽64中形成第二阻挡83D。可以在熔丝沟槽65中形成熔丝线67和熔丝阻挡83F。第二虚设熔丝DF2可以在第二虚设沟槽66中开放，并且第二虚设阻挡83F’可以形成在第二虚设沟槽66的底部和侧壁。第二虚设熔丝DF2的上部可以开放。为了形成第二金属线M2，可以从第三层间电介质层63的上表面去除第二金属层84。为了形成第二阻挡83D、熔丝阻挡83F 和第二虚设阻挡83F'，可以从第三层间电介质层63的上表面去除第二阻挡层83。尽管未示出，但再次参见图18A，第二金属线M2和第一金属线M1可以经由第一通孔V1 而电耦接。第一通孔V1可以在形成第二沟槽64之前形成。否则，穿通孔会在形成第二沟槽64的同时形成，而第二金属层84会在形成第二金属线M2时填充穿通孔。这样，可以通过使用第二金属层84来形成第一通孔V1。
第二虚设熔丝DF2相当于图12C的虚设熔丝DF。因此，第二虚设熔丝DF2可以包括第一空气虚设熔丝ADF1和第二空气虚设熔丝ADF2。
如图19F所示，可以形成第二覆盖层68。第二覆盖层68可以形成在包括第二金属线M2、熔丝线67和第二虚设熔丝DF2的第三层间电介质层63上。第二覆盖层68可以为或者包括例如氮化物。可以通过使用第二覆盖层68来闭合第二虚设熔丝DF2的上部。
可以在第二覆盖层68上形成第四层间电介质层69。第四层间电介质层69可以包括低k材料。第四层间电介质层69可以包括超低k材料。
可以在第四层间电介质层69中形成第三沟槽70和第三虚设沟槽71。第三沟槽70可以形成在驱动区51D中，而第三虚设沟槽71可以形成在熔丝区51F中。可以通过例如刻蚀第四层间电介质层69的部分来形成第三沟槽70和第三虚设沟槽71。当俯视时，第三虚设沟槽71可以为S形状(参见图5A和图5B)或者T形状(参见图9)。第三虚设沟槽71相当于图14B的虚设沟槽36。因此，第三虚设沟槽71可以包括第一部分36A 和第二部分36B。
可以形成第三阻挡层85。第三阻挡层85可以形成在第三沟槽70和第三虚设沟槽71上，并且具有悬垂85A。第三阻挡层85可以为或者包括例如钛、氮化钛、氮化钨或者它们的组合。可以通过例如物理气相沉积(PVD)来形成第三阻挡层85。在使用物理气相沉积的情况下，第三阻挡层85会具有差的台阶覆盖。因此，由于第三阻挡层85过度地沉积在第三虚设沟槽71的上边缘上，所以可以形成悬垂85A。
可以在第三阻挡层85上形成第三金属层86。第三金属层86可以无空隙地填充第三沟槽70。在第三金属层86的部分可以形成在第三虚设沟槽71中的同时，金属层不填充第三虚设沟槽71，因为第三虚设沟槽71的宽度是窄的，当形成第三金属层86时，第三虚设沟槽61的内部可以保持空的，以成为第三虚设熔丝DF3。第三虚设熔丝DF3的入口可以被第三金属层86覆盖。第三金属层86可以为或者包括例如铜。可以通过例如电镀形成第三金属层86。
第三虚设熔丝DF3相当于图14B的虚设熔丝DF。因此，第三虚设熔丝DF3可以包括第一空气虚设熔丝ADF1和第二空气虚设熔丝ADF2。
如图19G所示，可以平坦化第三金属层86。因此，第三金属线M3可以形成在第三沟槽70中。随后，可以平坦化第三阻挡层85，因此，第三阻挡85D可以形成在第三沟槽70中。第三虚设熔丝DF3可以在第三虚设沟槽71中开放，而第三虚设阻挡85F’可以形成在第三虚设沟槽71的底部和侧壁上。第三虚设熔丝DF3的上部可以打开。为了形成第三金属线M3，可以从第四层间电介质层69的上表面去除第三金属层86。为了形成第三阻挡85D和第三虚设阻挡85F’，可以从第四层间电介质层69的上表面去除第三阻挡层85。尽管未示出，但再次参见图18A，第三金属线M3的部分(即，延伸部) 可以用作阴极72和阳极73。阴极72和阳极73可以分别经由第三通孔V3和第四通孔 V4而与熔丝线67的两个端部耦接。第三通孔V3和第四通孔V4可以在形成第三沟槽 70之前形成。否则，穿通孔会在形成第三沟槽70的同时形成，并且第三金属层86会在形成第三金属线M3时填充穿通孔。基于该事实，可以通过第三金属层86来形成第三通孔V3和第四通孔V4。第二金属线M2和第三金属线M3可以经由第二通孔V2而电耦接。第二通孔V2可以在形成第三沟槽70之前形成。否则，穿通孔会在形成第三槽70 的同时形成，并且第三金属层86会在形成第三金属线M3时填充穿通孔。基于该事实，可以通过第三金属层86来形成第二通孔V2。可以同时形成第二通孔V2、第三通孔V3 和第四通孔V4。
可以形成第三覆盖层74。第三覆盖层74可以形成在包括第三金属线M3和第三虚设熔丝DF3的第四层间电介质层69上。第三覆盖层74可以为或者包括例如氮化物。第三虚设熔丝DF3的上部可以被第三覆盖层74闭合。
根据第五实施例至第八实施例的熔丝结构500、600、700和800可以在后段制程(BEOL)工艺中形成。对于包括根据第五实施例至第八实施例的熔丝结构500、600、 700和800的半导体器件及其制造方法，可以参照图19A至图19G。另外，对于用于去除虚设金属层的方法，可以参照图15A至图15E、图16A至图16G以及图17A和图17B。
由于本技术将空气虚设熔丝添加至铜电熔丝，所以可以改善半导体器件的特性，并且可以实现以下效果。
本技术可以获得稳定的熔丝的切断良品率。考虑晶片的状态，可以使用比标准切断条件更难的切断条件，并且由于该事实，不仅可以防止对电熔丝的破坏，还防止对电熔丝周围的破坏，由此可以保证稳定的切断良品率。
本技术可以控制焦耳热。当使用空气虚设熔丝时，由于空气的低热导性而可以降低焦耳热扩散的速度，所以可以在低电压条件下保证稳定的切断良品率。
本技术可以基本上防止对层间电介质层的破坏和层间电介质层的裂缝形成。由于空气虚设熔丝提供了体积膨胀的空间，所以可以基本上防止对层间电介质层的破坏。此外，即使裂缝发生，由于空气虚设熔丝起到停止件的作用，所以可以最小化对层间电介质层的破坏。
尽管出于说明性的目的已经描述了各种实施例，但是对于本领域的技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (33)

1.一种半导体器件，包括：
熔丝线，包括第一部分、第二部分以及在第一部分与第二部分之间的中心部分；以及
虚设熔丝，相邻于熔丝线，
其中，虚设熔丝包括：
第一空气虚设熔丝，包括沿着平行于熔丝线的第一方向延伸的多个第一空气间隙；以及
第二空气虚设熔丝，包括沿着与熔丝线相交的第二方向延伸的第二空气间隙。
2.根据权利要求1所述的半导体器件，其中，虚设熔丝设置在与熔丝线相同的水平处，并且设置在熔丝线的两侧上。
3.根据权利要求1所述的半导体器件，其中，虚设熔丝设置在比熔丝线低的水平处，并且与熔丝线重叠。
4.根据权利要求1所述的半导体器件，其中，虚设熔丝设置在比熔丝线的水平高的水平处，并且与熔丝线重叠。
5.根据权利要求1所述的半导体器件，其中，虚设熔丝包括：
第一虚设熔丝，设置在比熔丝线低的水平处，并且与熔丝线重叠；
第二虚设熔丝，设置在熔丝线的两侧上，并且设置在与熔丝线相同的水平处；以及
第三虚设熔丝，设置在比熔丝线的水平高的水平处，并且与熔丝线重叠。
6.根据权利要求1所述的半导体器件，其中，第二空气间隙与熔丝线的中心部分设置在相同的直线上。
7.根据权利要求1所述的半导体器件，其中，第一空气虚设熔丝还包括在多个第一空气间隙之间的多个第一非空气间隙。
8.根据权利要求7所述的半导体器件，其中，第二空气虚设熔丝还包括排列在第二空气间隙中的多个第二非空气间隙。
9.根据权利要求8所述的半导体器件，其中，第一非空气间隙和第二非空气间隙包括超低k材料。
10.根据权利要求1所述的半导体器件，其中，第一空气间隙和第二空气间隙分别具有细长元件。
11.根据权利要求1所述的半导体器件，其中，熔丝线包括电可编程的材料。
12.根据权利要求1所述的半导体器件，其中，熔丝线包括铜。
13.根据权利要求1所述的半导体器件，其中，虚设熔丝形成为超低k材料。
14.根据权利要求1所述的半导体器件，还包括：
晶体管；以及
在晶体管之上的多层金属线，
其中，熔丝线和晶体管经由多层金属线耦接。
15.根据权利要求14所述的半导体器件，其中，多层金属线包括：
第一金属线，形成在晶体管之上；
第二金属线，形成在第一金属线之上；以及
第三金属线，形成在第二金属线之上，
其中，第一金属线和第二金属线经由第一通孔耦接，第二金属线和第三金属线经由第二通孔耦接，以及晶体管和第一金属线经由接触插塞耦接。
16.根据权利要求15所述的半导体器件，其中，虚设熔丝设置在与熔丝线和第二金属线相同的水平处，并且设置在熔丝线的两侧上。
17.根据权利要求15所述的半导体器件，其中，设置在与第一金属线相同水平处的虚设熔丝设置在熔丝线之下，并且在垂直方向上与熔丝线重叠。
18.根据权利要求15所述的半导体器件，其中，设置在与第三金属线相同水平处的虚设熔丝设置在熔丝线之上，并且在垂直方向上与熔丝线重叠。
19.根据权利要求14所述的半导体器件，其中，虚设熔丝包括：
第一虚设熔丝，设置在与第一金属线相同的水平处；
第二虚设熔丝，设置在与第二金属线和熔丝线相同的水平处；以及
第三虚设熔丝，设置在与第三金属线相同的水平处。
20.一种用于制造半导体器件的方法，包括：
在衬底之上形成熔丝线；以及
形成相邻于熔丝线的虚设熔丝，
其中，虚设熔丝的形成包括：
形成第一空气虚设熔丝，第一空气虚设熔丝包括沿着平行于熔丝线的第一方向延伸的多个第一空气间隙；以及
形成第二空气虚设熔丝，第二空气虚设熔丝包括沿着与熔丝线相交的第二方向延伸的第二空气间隙。
21.根据权利要求20所述的方法，其中，虚设熔丝形成在与熔丝线相同的水平处、熔丝线的两侧上。
22.根据权利要求20所述的方法，其中，虚设熔丝形成在比熔丝线低的水平处，由此在垂直方向上与熔丝线重叠。
23.根据权利要求20所述的方法，其中，虚设熔丝形成在比熔丝线高的水平处，由此在垂直方向上与熔丝线重叠。
24.根据权利要求20所述的方法，其中，虚设熔丝的形成包括：
在比熔丝线低的水平处形成第一虚设熔丝；
在与熔丝线相同的水平处形成第二虚设熔丝；以及
在比熔丝线高的水平处形成第三虚设熔丝。
25.根据权利要求20所述的方法，其中，虚设熔丝的形成包括：
形成电介质层；
通过刻蚀电介质层的部分来形成虚设沟槽；
在虚设沟槽之上形成阻挡层，阻挡层具有位于虚设沟槽的上边缘之上的悬垂；
在阻挡层之上形成金属层，以在虚设沟槽中形成第一空气间隙和第二空气间隙；
去除金属层，以开放第一空气间隙和第二空气间隙；以及
形成覆盖第一空气间隙和第二空气间隙的覆盖层。
26.根据权利要求25所述的方法，
其中，虚设沟槽形成为包括沿着平行于熔丝线的第一方向延伸的多个第一部分和沿着与熔丝线相交的第二方向延伸的第二部分，以及
其中，第一空气间隙形成在第一部分中，而第二空气间隙形成在第二部分中。
27.根据权利要求20所述的方法，其中，虚设熔丝的形成包括：
形成电介质层；
通过刻蚀电介质层的部分来形成虚设沟槽，虚设沟槽包括第一部分和具有比第一部分大的宽度的第二部分；
在虚设沟槽之上形成阻挡层，阻挡层具有位于虚设沟槽的上边缘之上的悬垂；
在阻挡层之上形成金属层，由此在虚设沟槽的第一部分中形成第一空气间隙；
去除金属层，以在虚设沟槽的第二部分中保留虚设金属层，并且开放第一空气间隙；
形成覆盖第一空气间隙和虚设金属层的覆盖层；
在覆盖层中形成部分地暴露出虚设金属层的开口；以及
经由开口去除虚设金属层，以形成第二空气间隙。
28.根据权利要求27所述的方法，其中，开口形成为位于虚设金属层的中心部分处。
29.根据权利要求27所述的方法，其中，通过湿法刻蚀来去除虚设金属层。
30.根据权利要求27所述的方法，其中，执行虚设沟槽的形成，使得第一部分沿着平行于熔丝线的第一方向延伸而第二部分沿着与熔丝线相交的第二方向延伸。
31.根据权利要求20所述的方法，还包括：
在衬底的驱动区之上形成驱动元件；以及
在驱动元件之上形成与驱动元件耦接的多层金属线，
其中，熔丝线和驱动元件经由多层金属线耦接。
32.根据权利要求31所述的方法，其中，熔丝线形成在与多层金属线之中的任何一个金属线相同的水平处。
33.根据权利要求31所述的方法，其中，多层金属线的形成包括：
在比熔丝线低的水平处形成第一金属线；
在与熔丝线相同的水平处形成第二金属线；以及
在比熔丝线高的水平处形成第三金属线。
CN201610949412.9A 2016-02-04 2016-10-26 熔丝结构和包括熔丝结构的半导体器件 Active CN107039404B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160014089A KR102471641B1 (ko) 2016-02-04 2016-02-04 퓨즈구조 및 그를 포함하는 반도체장치
KR10-2016-0014089 2016-02-04

Publications (2)

Publication Number Publication Date
CN107039404A CN107039404A (zh) 2017-08-11
CN107039404B true CN107039404B (zh) 2020-03-03

Family

ID=59498053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610949412.9A Active CN107039404B (zh) 2016-02-04 2016-10-26 熔丝结构和包括熔丝结构的半导体器件

Country Status (4)

Country Link
US (3) US9735104B1 (zh)
KR (1) KR102471641B1 (zh)
CN (1) CN107039404B (zh)
TW (1) TWI702708B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666528B1 (en) * 2016-02-23 2017-05-30 International Business Machines Corporation BEOL vertical fuse formed over air gap
US10453778B1 (en) 2017-08-09 2019-10-22 Facebook Technologies, Llc Fine-scale interconnect with micro-air bridge
US10490378B1 (en) * 2017-08-09 2019-11-26 Facebook Technologies, Llc Fine-scale micro-air bridge fuse
US10811353B2 (en) * 2018-10-22 2020-10-20 International Business Machines Corporation Sub-ground rule e-Fuse structure
US11101175B2 (en) * 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
KR102634459B1 (ko) * 2018-12-24 2024-02-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN111435650B (zh) * 2019-01-11 2022-11-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10971447B2 (en) * 2019-06-24 2021-04-06 International Business Machines Corporation BEOL electrical fuse
US11257757B2 (en) * 2019-09-17 2022-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having fuse array and method of making the same
US11600707B2 (en) * 2020-05-12 2023-03-07 Micron Technology, Inc. Methods of forming conductive pipes between neighboring features, and integrated assemblies having conductive pipes between neighboring features
US11984397B2 (en) * 2021-11-24 2024-05-14 Nanya Technology Corporation Semiconductor structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159258A (zh) * 2006-10-03 2008-04-09 国际商业机器公司 包括空腔的熔丝结构及其制造方法
CN101814491A (zh) * 2009-02-20 2010-08-25 台湾积体电路制造股份有限公司 具有熔丝的集成电路与其系统
CN102104043B (zh) * 2009-11-16 2015-09-02 瑞萨电子株式会社 半导体器件

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256626B2 (ja) * 1994-05-15 2002-02-12 株式会社東芝 半導体装置
US5608257A (en) * 1995-06-07 1997-03-04 International Business Machines Corporation Fuse element for effective laser blow in an integrated circuit device
JP3474415B2 (ja) * 1997-11-27 2003-12-08 株式会社東芝 半導体装置
FR2778791B1 (fr) * 1998-05-14 2002-10-25 Sgs Thomson Microelectronics Fusible de circuit integre a point de claquage localise
JP3466929B2 (ja) * 1998-10-05 2003-11-17 株式会社東芝 半導体装置
US6486526B1 (en) 1999-01-04 2002-11-26 International Business Machines Corporation Crack stop between neighboring fuses for protection from fuse blow damage
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
JP2001230325A (ja) * 2000-02-16 2001-08-24 Oki Electric Ind Co Ltd メタルヒューズ、その製造方法及びマスク
US20040159906A1 (en) * 2002-05-01 2004-08-19 Shingo Hashimoto Semiconductor device and blowout method of fuse
JP3986940B2 (ja) * 2002-10-31 2007-10-03 富士通株式会社 半導体装置
US6806107B1 (en) * 2003-05-08 2004-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse element test structure and method
KR100709434B1 (ko) * 2005-06-27 2007-04-18 주식회사 하이닉스반도체 반도체 소자의 퓨즈 박스
US8242576B2 (en) * 2005-07-21 2012-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Protection layer for preventing laser damage on semiconductor devices
US7462894B2 (en) * 2006-03-02 2008-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical fuse device with dummy cells for ESD protection
JP4886353B2 (ja) * 2006-04-28 2012-02-29 株式会社東芝 抵抗変化型ヒューズ回路
US7651894B2 (en) * 2006-10-02 2010-01-26 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
JP2009004565A (ja) * 2007-06-21 2009-01-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2009123743A (ja) * 2007-11-12 2009-06-04 Panasonic Corp 半導体装置の製造方法
JP5510862B2 (ja) 2009-03-10 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2010251499A (ja) 2009-04-15 2010-11-04 Toshiba Corp 半導体装置
US7892926B2 (en) * 2009-07-24 2011-02-22 International Business Machines Corporation Fuse link structures using film stress for programming and methods of manufacture
US8592941B2 (en) 2010-07-19 2013-11-26 International Business Machines Corporation Fuse structure having crack stop void, method for forming and programming same, and design structure
US8716831B2 (en) * 2011-09-29 2014-05-06 Broadcom Corporation One time programmable structure using a gate last high-K metal gate process
US8962467B2 (en) 2012-02-17 2015-02-24 International Business Machines Corporation Metal fuse structure for improved programming capability
KR20140007191A (ko) * 2012-07-09 2014-01-17 에스케이하이닉스 주식회사 반도체 소자의 퓨즈 및 그 형성 방법
JP6150997B2 (ja) * 2012-10-03 2017-06-21 エスアイアイ・セミコンダクタ株式会社 半導体集積回路装置
US9099469B2 (en) * 2013-10-11 2015-08-04 Samsung Electronics Co., Ltd. E-fuse structure of semiconductor device
US9385079B2 (en) * 2014-01-29 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming stacked capacitors with fuse protection
US10366921B2 (en) * 2014-08-15 2019-07-30 United Microelectronics Corp. Integrated circuit structure including fuse and method thereof
US20160064173A1 (en) * 2014-08-26 2016-03-03 Cooper Technologies Company Fuse for high-voltage applications
KR20160068212A (ko) * 2014-12-05 2016-06-15 삼성전자주식회사 이퓨즈 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159258A (zh) * 2006-10-03 2008-04-09 国际商业机器公司 包括空腔的熔丝结构及其制造方法
CN101814491A (zh) * 2009-02-20 2010-08-25 台湾积体电路制造股份有限公司 具有熔丝的集成电路与其系统
CN102104043B (zh) * 2009-11-16 2015-09-02 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
US20170309567A1 (en) 2017-10-26
US20170229395A1 (en) 2017-08-10
US20190109089A1 (en) 2019-04-11
CN107039404A (zh) 2017-08-11
US10163782B2 (en) 2018-12-25
US10727181B2 (en) 2020-07-28
TWI702708B (zh) 2020-08-21
TW201729393A (zh) 2017-08-16
KR20170092870A (ko) 2017-08-14
KR102471641B1 (ko) 2022-11-29
US9735104B1 (en) 2017-08-15

Similar Documents

Publication Publication Date Title
CN107039404B (zh) 熔丝结构和包括熔丝结构的半导体器件
CN108074975B (zh) 半导体器件以及用于制造该半导体器件的方法
CN113410243B (zh) 用于形成三维存储器件的方法
CN112041986B (zh) 用于形成具有用于阶梯区域的支持结构的三维存储器件的方法
CN111801798B (zh) 三维存储器件
CN109427791B (zh) 半导体器件
KR20180037765A (ko) 반도체 장치 및 반도체 장치의 제조방법
CN106298670A (zh) 集成电路器件及其制造方法
CN111801799B (zh) 用于形成三维存储器件的方法
CN111801800B (zh) 三维存储器件
US10186485B2 (en) Planarized interlayer dielectric with air gap isolation
KR20210011214A (ko) 도핑 영역을 갖는 저항 소자 및 이를 포함하는 반도체 소자
US11705435B2 (en) Semiconductor device and method of fabricating the same
CN108573969B (zh) 集成电路器件
CN108987276B (zh) 用于形成自对准接触物的扩大牺牲栅极覆盖物
KR102368594B1 (ko) 핀 커패시터를 포함하는 반도체 소자
US12009346B2 (en) Semiconductor device and method of fabricating the same
US20240055493A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant