CN101159258A - 包括空腔的熔丝结构及其制造方法 - Google Patents

Abstract

本发明公开了一种熔丝结构，该熔丝结构包括插入在基板和熔丝材料层之间的空腔。所述空腔不形成于所述熔丝材料层的侧壁，或与所述基板相对的熔丝材料的表面。当所述熔丝材料层包括突出的端部和较窄的中间区时，在使用自对准蚀刻法时，空腔可以形成插入所述基板和熔丝材料层之间。所述空腔通过支撑所述熔丝材料层的一对牺牲层基座而被隔离。包封所述空腔从而通过使用包封介电层而形成空腔。作为替代，当形成插入所述基板和熔丝材料层之间的空腔时，可以使用阻挡掩模。

Description

包括空腔的熔丝结构及其制造方法

技术领域

本发明通常涉及微电子结构中的熔丝。更具体地，本发明涉及微电子结构中改进性能的熔丝。

背景领域

除了晶体管、电阻器、二极管和电容器之外，半导体结构和半导体电路还经常包括熔丝。至今为止，半导体结构中的熔丝是期望的，因为熔丝提供了切断否则有缺陷和不可工作的半导体电路的部分的有效装置。具体地，熔丝经常在用于切断有缺陷和不可工作的存储器阵列的有缺陷部分时是有用的。

尽管在半导体电路的制造中熔丝是必须的，但是熔丝并非完全没有问题。具体地，当提供用于切断有缺陷和不可工作的半导体电路的部分的装置时，熔丝可能不在所有条件下其自身无缺陷地有效工作。在一些情形，熔丝不总是容易切断。在一些其他情形，看上去被切断的熔丝仍然可以允许减小的、但是残留的电流的流动。

在半导体制造领域中熔丝和熔丝结构是已知的。

例如，Arndt等在美国专利No.6,274,440教导了具有较高工作可靠性的熔丝结构。该具体的熔丝结构包括由半导体结构内的栅极导体叠层制造并且位于半导体结构内的空腔内的熔丝层。

半导体结构和装置的尺寸一定不断减小，并且因此希望具有提高的可靠性的熔丝和熔丝结构。此外还希望具有提高的可靠性的这样的熔丝和熔丝结构的制造方法。

发明内容

本发明提供了一种熔丝结构和该熔丝结构的制造方法。熔丝结构包括熔丝结构内的熔丝材料层下面的空腔(例如空气间隙)。如果恰当地选择制造熔丝结构的材料，则当使用自对准蚀刻法时，可以部分形成空腔。

一种根据本发明的熔丝结构，包括：通过空腔从基板分离的熔丝材料层，空腔不延伸至与基板相对的熔丝材料层侧。

一种形成根据本发明的熔丝结构的方法，包括：形成包括基板层、在基板层上形成的牺牲层和在牺牲层上形成的熔丝材料的层叠结构。所述方法还包括蚀刻牺牲层从而形成一对牺牲层基座，其支撑熔丝材料层的一对端部。所述方法进一步包括在熔丝材料层和牺牲层基座上方形成包封介电层，从而形成插入在熔丝材料层和基板层之间的空腔。

另一形成根据本发明的熔丝结构的方法，还包括：形成包括基板层、在基板层上形成的牺牲层和在所述牺牲层上形成的熔丝材料的层叠结构。该具体方法还包括遮挡熔丝材料层的一对端部。该具体方法还包括蚀刻牺牲层从而在熔丝材料层的该对端部形成一对支撑牺牲层基座。最后，该具体方法还包括在熔丝材料层和牺牲层基座上方形成包封介电层，从而形成插入在熔丝材料层和基板层之间的空腔。

附图说明

在下面所述的优选实施例的描述的内容中，将理解本发明的目标、特征和优点。优选实施例的描述通过附图的内容而被理解，附图形成了本公开的一实质部分，其中：

图1至图9示出了制造根据本发明一实施例的熔丝结构的渐进阶段的结果的一系列示意截面图和平面图。

图10至图15示出了制造根据本发明另一实施例的熔丝结构的渐进阶段的结果的一系列示意截面图和平面图。

图16至图21示出了将熔丝结构集成入半导体结构的一系列示意截面图。

具体实施方式

下面将在上述附图内容的范围内详细披露本发明，本发明包括一熔丝结构和熔丝结构的制造方法。由于附图是示意性的，所以不必按比例绘制附图。

图1至图9示出了制造根据本发明一实施例的熔丝结构的渐进阶段的结果的一系列示意截面图和平面图。包括熔丝结构和熔丝结构的制造方法的本发明的该实施例包括本发明的第一实施例。

图1示出了基板10，其中基板层12位于基板10上、并且牺牲层14位于基板层12上。熔丝材料层16位于牺牲层14上并且盖层18位于熔丝材料层16上。掩模层20位于盖层18上。

各个前述的基板10和覆盖层12、14、16、18和20可以包括在半导体制造领域中传统的材料并且具有传统的尺寸。可以使用半导体制造领域中的传统的方法制造各个前述基板10和覆盖层12、14、16、18和20。

基板10可以包括选自以下组的一或多种材料，该组包括但不局限于导电材料、半导体材料和介电材料。如同将在下面进一步讨论的更具体的实施例的内容所示出的，基板10通常至少部分包括半导体材料，通常是以半导体基板的方式。此外，这样的半导体基板还将通常包括半导体装置，例如但不局限于晶体管、电阻器、二极管和电容器。

各个基板层12(在当前实施例中可以是可选的，取决于制造基板10的材料)，牺牲层14和盖层18将通常包括介电材料。但是，牺牲层14可以替代地包括其它材料(即例如导电材料和半导体材料)，假设相对于前述层12、14、16和18控制恰当的蚀刻选择性性能，如同下面将详细描述的。

基板层12、牺牲层14和盖层18的候选介电材料可以选自以下的组，所述组包括但不局限于硅的氧化物、氮化物和氮氧化物。不排除其它元素的氧化物、氮化物和氮氧化物。此外基板层12、牺牲层14和盖层18的候选介电材料还包括也可以包括碳掺杂剂或氢掺杂剂的各种含硅的介电材料。

通常，基板层12和盖层18包括相同的介电材料，尽管当前实施例并不局限于此。相似地，由于在下面进一步的描述中将变得更为清晰的原因，牺牲层14包括与基板层12和盖层18相比具有不同蚀刻选择性性能的不同的介电材料。

各个基板层12、牺牲层14和盖层18可以使用在半导体制造领域中传统的方法制造。非限制性的实例包括热或等离子体氧化或氮化法、化学气相沉积法(包括原子层化学气相沉积法)和物理气相沉积法(包括溅射法)。

基板层12有利地包括具有从大约300至大约500埃的厚度的掺碳的氮化硅材料。相似地，牺牲层14有利地包括具有从大约200至大约700埃厚度的掺碳和氢的氧化硅材料(即SiCOH)，一种通常使用的低介电常数(低k)材料。最后，盖层18还有利地包括具有从大约300至大约500埃厚度的掺碳氮化硅材料(即SiCN)。

熔丝材料层16可以包括任意的几种熔丝材料。非限制性的实例包括钽、钛和钨熔丝材料，以及氮化钽、氮化钨和氮化钛熔丝材料。熔丝材料可以使用半导体制造领域中的任意几种传统方法。非限制性的实例包括化学气相沉积法(包括原子层化学气相沉积法)和物理气相沉积法(包括溅射法)，以及热或等离子体氮化法。通常，熔丝材料层16包括具有从大约300至大约700埃厚度的氮化钽熔丝材料。

掩模层20可以包括任意几种掩模材料。包括但不局限于硬掩模材料以及光致抗蚀剂掩模材料。光致抗蚀剂掩模材料的非限制性的实例包括正光致抗蚀剂材料、负光致抗蚀剂材料和混合光致抗蚀剂材料。掩模层20可以使用半导体制造领域中的任意几种传统方法形成，所述方法取决于掩模层20的材料的成份。光致抗蚀剂掩模材料通常使用旋涂法沉积。硬掩模材料通常使用化学气相沉积法或物理气相沉积法形成。通常，掩模层20包括具有从大约2000至大约5000埃厚度的正光致抗蚀剂材料或负光致抗蚀剂材料。

图2示出了对应于在图1中示出了示意截面图的熔丝结构的示意平面图。

图2示出了位于盖层18上的掩模层20。如同在图2中所示出的，掩模层20包括具有比隔开突出的端部的中心部宽的突出的端部的“狗骨”形状。通常，突出的端部具有从大约5至大约20微米的线宽并且中心部具有从大约0.1至大约1微米的线宽。

图3示出了当使用掩模层20作为蚀刻掩模层，并且使用基板层12作为蚀刻停止层时顺序蚀刻盖层18、熔丝材料层16和牺牲层14的结果。从前述蚀刻产生的结果是：(1)牺牲层14’、(2)位于牺牲层14’上对准的熔丝材料层16’、和(3)位于熔丝材料层16’上对准的盖层18’。

前述蚀刻可以使用半导体制造领域中传统的方法和材料进行。非限制性的实例包括湿化学蚀刻法和材料，以及干等离子体法和材料。迄今通常优选干等离子体法和材料，因为干等离子体蚀刻法通常对盖层18’、熔丝材料层16’和牺牲层14’提供基本直的侧壁。也可以使用某些湿化学蚀刻法。

图4示出了对应于图3的截面图的示意平面图。具体地，图4示出了位于基板层12上方的掩模层20。

图5首先示出了从在图3的熔丝结构内的盖层18’剥离掩模层20的结果。可以使用半导体制造领域中通常使用的传统方法和材料剥离掩模层20。非限制性的实例包括湿化学剥离法、干等离子体剥离法和其集成剥离法。

图5还示出了蚀刻牺牲层14’和钻蚀熔丝材料层16’下面的牺牲层14’从而提供一对牺牲层基座14”，其在熔丝材料层16’的一对接触区端部支撑熔丝材料层16’。该牺牲层基座14”对通过在熔丝材料层16’下面的空腔15被隔离。因而，在当前实施例中，牺牲层14’的中心部被完全蚀刻掉。

在当前实施例中有利地：在单个工序中按顺序(1)可以剥离掩模20(当包括光致抗蚀剂掩模材料时)；和(2)可以蚀刻牺牲层14’(当包括掺碳和氢的氧化硅材料时)从而提供牺牲层基座14”。这样的单个工序可以包括，但不必局限于：(1)使用含氧蚀刻气体成份的干等离子体蚀刻法(用于剥离掩模层20并且氧化牺牲层14’内的碳和氢掺杂剂材料)；跟随着(2)使用氢氟酸蚀刻剂材料的湿化学蚀刻法去除牺牲层14’的被氧化的部分，同时留下该结构中的牺牲层基座14”。

如上所述，在前述两步蚀刻法中，含氧等离子体主要用于剥离掩模层20(当包括光致抗蚀剂材料时)，但是当牺牲层14’包含掺碳和氢的氧化硅材料时，含氧等离子体还氧化牺牲层14’的部分。可以用于形成基板12和盖层18’的掺碳氮化硅材料也可以易于在含氧等离子体中进一步氧化。在牺牲层14’的含氧等离子体氧化之后，氢氟酸蚀刻剂材料可以有效地去除并且钻蚀牺牲层14’的含氧等离子体氧化的部分从而形成牺牲层基座14”。由于其氮含量，进一步氧化的掺碳氮化硅材料通常不易于用氢氟酸蚀刻剂蚀刻。

在前述披露的内容中，含氧等离子体氧化主要用于剥离掩模层20，使用(1)大于100标准立方厘米每分钟(sccm)的氧气(O₂)流量；和(2)大于200W的射频(RF)功率。相似地，使用低于0.1M浓度的氢氟酸蚀刻剂。

图6示出了对应于图5的示意平面图。具体地，图6示出了基板层12和盖层18’，以及牺牲层基座14”的轮廓线。

图7首先示出了位于图5的熔丝结构上的封装的介电层22。图7还示出了贯穿封装的介电层22，以及由进一步构图介电盖层18’而获得的贯穿介电盖层18”的接触柱24对。接触柱24在其牺牲层基座14”上方的接触区部接触熔丝层16’。

封装的介电层22可以包括一种选自在图1中示出的可以形成盖层18、牺牲层14和基板12的相同的介电材料组的介电材料。通常，当牺牲层14包括介电材料时，包封介电层22包括与牺牲层14相同的材料。因而，包封介电层22通常包括掺碳和氢的氧化硅材料。通常，包封介电层22具有从大约3000至大约5000埃的厚度。

接触柱24可以包括任意几种导电材料。非限制性的实例包括某些金属、金属合金、金属氮化物和金属硅化物。此外还包括掺杂的多晶硅材料和多晶硅硅化物材料(即掺杂多晶硅/金属硅化物层叠材料)。钨、铜和铝是具体的通常的接触柱的导电材料。通常在要制造熔丝结构的半导体结构内的位置上经常规定使用接触柱的具体的导电材料。

图8示出了对应于图7的示意平面图。具体地，图8示出了具有贯穿包封介电层22的接触柱24对的包封介电层22。在图8的示意平面图中示出了盖层18’和牺牲层基座14”的轮廓线。

图9示出了另外的截面图，其截面的位置在图8中示出。图9示出了基板10、以及位于基板10上的可选的基板层12。图9还示出了熔丝材料层16’，和位于熔丝材料层16’上的盖层18”。封装介电材料层22位于盖层18”上并且完成包围位于熔丝材料层16’下面的空腔15的空腔15’的侧壁。

图7至图9示出了包括本发明第一实施例的根据本发明的实施例的熔丝结构的一系列示意截面图和平面图(即熔丝结构和熔丝结构的制造方法)。

熔丝结构包括插入在介电10/12(即基板10和可选的基板层12)和熔丝材料层16’之间的空腔15’。空腔15’被包封介电层22包围。空腔15’不延伸到熔丝材料层16’的侧壁或熔丝材料层16’的对侧(即层叠盖层18”的熔丝材料层16’侧)。空腔15’提供了包括熔丝材料层16’的本实施例的熔丝结构的改进的性能。由于空腔15’的存在，熔丝材料层16’被更好地热绝缘并且因而可以被更可靠地切断。另外，当熔丝材料层16’被切断时，空腔15’允许滞留较少的熔丝材料层16’碎片。因而，根据本发明的熔丝结构提供了根据本实施例切断熔丝材料层16’之后减小的残余电流。

图10至图15示出了制造根据本发明另一实施例的熔丝结构的渐进阶段的结果的一系列示意截面图和平面图。该另一方法实施例包括本发明的第二实施例。

图10示出了通常与图3的熔丝结构相关的熔丝结构，但是在第一实例中缺少掩模层20。图10与图3的区别还在于在图10中牺牲层14还没有被蚀刻以形成在图3中所示出的牺牲层14’。

图11示出了对应于图10的示意平面图。图11示出了位于牺牲层14的被暴露的部分上方的盖层18’。

图12示出了位于盖层18’的相对的端部上并且还覆盖盖层18’和熔丝材料层层16’的侧壁的一对阻挡掩模26。

图13更具体地示出了覆盖盖层18’的突出形状的接触焊盘端部和在盖层18’下面对准的熔丝材料层16’的阻挡掩模26对。

阻挡掩模26可以包括任意几种阻挡掩模材料。包括硬掩模材料和光致抗蚀剂掩模材料。光致抗蚀剂掩模材料通常更普通。通常，阻挡掩模26具有从大约2000至大约5000埃的厚度。

图14和15示出了其示意截面图和示意平面图在图12和图13中示出的熔丝结构的进一步工艺的结果的示意截面图和示意平面图。

图14具体示出了当使用阻挡掩模26作为蚀刻掩模时蚀刻牺牲层14的结果，以提供支撑熔丝材料层16’的一对牺牲层基座14”。与第一实施例相似，在熔丝材料层16’下面形成空腔15。

可以根据在图7至图9的示意截面图和平面图进一步制造图14和图15的熔丝结构(即加入包封介电层22)从而形成具有与第一实施例相似的特征和性能的熔丝结构。所述特征和性能主要包括在熔丝材料层16’下面但是不另外包围熔丝材料层16’(即不在熔丝材料层16’的侧表面或顶表面)的空腔15’。

图16至图21示出了根据本发明又一实施例的制造半导体结构的渐进阶段的结果的一系列示意截面图。本发明的该实施例包括本发明的第三实施例。该第三实施例示出了将第一实施例或第二实施例的熔丝结构引入使用根据第一实施例的方法的半导体结构。

图16示出了半导体基板40。多个隔离区42位于半导体基板40内从而隔离半导体基板40内的有源区。一对晶体管T位于用隔离区42隔离的有源区内。盖层52盖住晶体管T，并且盖层52作为位于一个特定隔离区42上方的电阻器54的基底。

半导体基板40，和在其上方设计的保留结构可以包含在半导体制造领域传统的材料并且具有传统的尺寸。半导体基板40，和在其上方设计的保留结构，还可以使用在半导体制造领域传统的方法形成。

半导体基板40包括半导体材料。半导体材料非限制性的实例包括硅、锗、硅锗合金、碳化硅、碳化硅锗合金和化合物半导体材料。化合物半导体材料的非限制性实例包括砷化镓、砷化铟和磷化铟半导体材料。

半导体基板40可以包括体半导体材料，如通常在图16的示意截面图中所示出的。作为替代，半导体基板40可以包括绝缘体上半导体基板或混合取向基板。绝缘体上半导体基板包括基底半导体基板、位于其上的埋藏介电层和位于其上的表面半导体层。混合取向半导体基板包括具有不同晶体取向的多个半导体区。绝缘体上半导体基板和混合取向基板可以使用任意几种方法而形成。非限制性的实例包括转移法、其它层叠法和氧注入分离法(SIMOX)。

隔离区42包括作为典型介电隔离材料的隔离材料。介电隔离材料可以包括任意几种介电材料。介电材料的非限制性实例包括硅的氧化物、氮化物和氮氧化物。不排除其它元素的氧化物、氮化物和氮氧化物。还预期前述介电隔离材料的层叠体和复合物。相似地，介电隔离材料还可以是晶体材料或非晶材料。

隔离区42可以使用任意几种方法形成。非限制性的实例包括热或等离子体氧化或氮化法、化学气相沉积法(包括原子层化学气相沉积法)和物理气相沉积法(包括溅射法)。通常，隔离区42至少部分包括具有从大约2000至大约6000埃厚度(即沟道深度)的氧化硅介电材料。

各个晶体管T包括栅极介电质44。栅极46位于栅极介电质44上。间隔层48(在平面图上的单层，但是在截面图上示出为多层)毗连栅极46的侧壁。一对源极/漏极区50位于半导体基板40内并且被栅极46下面的沟道区隔离。

各个包括晶体管T的前述结构可以包括在半导体制造领域的传统材料并且具有传统尺寸。各个包括晶体管T的前述结构可以使用半导体制造领域传统的方法制造。

栅极介电质44通常可以包括在真空中测量的具有从大约4至大约20的介电常数的传统栅极介电材料。这些栅极介电材料的非限制性的实例包括氧化硅、氮化硅和氮氧化硅栅极介电材料。栅极介电质44通常还可以包括也是在真空中测量的具有从大约20到至少大约100的较高的介电常数的栅极介电材料。这些栅极介电材料的非限制性的实例包括氧化铪、硅化铪、氧化钛、氧化镧、钛酸钡锶(BST)和钛酸铅锌(PZT)。

栅极介电质44可以使用半导体制造领域中传统的并且适合其材料成份的方法形成。非限制性的实例包括热或等离子体氧化或氮化法、化学气相沉积法(包括原子层化学气相沉积法)和物理气相沉积法(包括溅射法)。通常，栅极介电质包括具有从大约10至大约60埃厚度的热氧化硅栅极介电材料。

相似地，栅极46可以包括半导体制造领域中传统的栅极材料。包括但不局限于某些金属、金属合金、金属氮化物和金属硅化物。还包括但不局限于掺杂的多晶硅和多晶硅硅化物栅极材料。栅极材料可以使用适合其材料成份的方法沉积。非限制性的实例包括镀覆法、化学气相沉积法和物理气相沉积溅射法。通常，栅极46包括具有从大约1000至大约2000埃厚度的金属栅极材料、多晶硅硅化物栅极材料或多晶硅栅极材料。

间隔层48(也是在截面图中示出为多层而在平面图上是完全包围栅极46的单层)通常包括介电间隔材料，尽管导电间隔材料也是已知的。介电间隔材料可以包括与隔离区42相同的材料。导电间隔材料可以使用与栅极46相同的材料。通常，间隔层48至少包括部分介电间隔材料。间隔层48使用在半导体制造领域中通常是传统的毯层沉积和各向异性回蚀刻法而形成。

源极/漏极区50包括适于希望形成的晶体管T的极性的极性的掺杂剂。通常，源极/漏极区50使用两步离子注入工艺而形成。在两步离子注入工艺中的第一步使用没有间隔层48的栅极46作为掩模从而形成进入半导体基板40的延伸区。在两步离子注入工艺中的第二步使用栅极46和间隔层48作为掩模从而形成结合延伸区的源极/漏极区50的接触区部。通常，延伸区具有从1e15至1e16的掺杂剂原子每立方厘米的掺杂量，而接触区具有从大约1e18至1e21的掺杂剂原子每立方厘米的掺杂量。

盖层52通常包括介电覆盖材料。介电覆盖材料可以选自与隔离区42相同的材料组。还可以使用与上述公开相同的方法对于隔离区42沉积介电覆盖材料。通常，盖层52具有从大约300至大约700埃的厚度。

根据本发明，电阻器54包括电阻材料，但是电阻器54不必作为熔丝。通常电阻54是通常可以包括传统电阻材料，例如多晶硅电阻材料的较低电阻的电阻。通常，电阻器54具有从大约200至大约2000埃的厚度。

图16还示出了置为钝化晶体管T和电阻器54的钝化层56。钝化层56可以包括任意几种钝化材料。钝化材料可以选自与隔离区42相同的介电材料组。钝化层56可以使用与形成隔离区42相同的方法组而形成。通常，钝化层56至少部分包括具有从大约5000至大约8000埃厚度的氧化硅材料。

图16还示出了位于钝化层56内的一系列接触通路孔内的一系列接触柱58。为了在图16的半导体结构内制造接触柱58，首先构图钝化层56的毯式钝化层前驱体从而形成钝化层56。在构图形成钝化层56之后，接触柱58被定位并且形成于接触通路孔之内。通常接触柱58使用毯层沉积和平坦化法形成。接触柱58可以包括任意几种导电材料。包括但不局限于金属、金属合金、掺杂的多晶硅和多晶硅硅化物导电材料。具体地包括金属，例如但不局限于钨、铜和铝金属，但是前述选择不限制本实施例或本发明。作为接触柱材料钨金属尤其常用。

图16最后示出了隔离多个互连层62的介电钝化层60。钝化层60可以包括用于形成钝化层56的材料并且使用用于形成钝化层56的方法形成。通常，介电钝化层60具有从大约2000至大约4000埃的厚度。

互连层62可以使用通常相似于用于形成接触柱58的方法和材料的方法和材料而形成。铜导电金属更为普遍地用于形成例如互连层62的互连层。互连层62通常使用与用于形成接触柱58的毯层沉积和平坦化法相似的毯层沉积和平坦化法制造。

图17示出了位于图16的半导体结构上的基板层12。图17还示出了：(1)位于基板层12上的牺牲层14；(2)位于牺牲层14上的熔丝材料层16；和(3)位于熔丝材料层16上的盖层18。图20最终示出了位于盖层18上的一对掩模层20。

就材料成份、厚度和制造方法而言，基板层12、牺牲层14、熔丝层16、盖层18和掩模层20旨在代表在图1中相似标号的层。

图18示出了当使用掩模层20作为蚀刻掩模时，构图盖层18、熔丝材料层16和牺牲层14的结果。

前述构图对应于在图3和图4中示出的构图。前述构图还产生盖层18’、熔丝材料层16’和牺牲层14’。

图19示出了剥离掩模层20并且蚀刻牺牲层14’从而提供通过空腔15隔离牺牲层基座14”对的结果。

前述剥离掩模层20和后续蚀刻牺牲层14’从而提供隔离牺牲层基座14”和空腔15与在图5和图6中示出的熔丝结构工艺对应。

图20示出了在图19的半导体结构上形成包封介电层64的结果。

包封介电层64与图7至图9中示出的包封介电层22对应。包封介电层64提供空腔15的封装从而提供一对空腔15’。

图21首先示出了在图20中示出的从包封介电层64导出的包封介电层64’内的一系列双金属镶嵌孔。一些双金属镶嵌孔贯穿基板层12从而提供基板层12’。其它的双金属镶嵌孔贯穿盖层18’从而提供盖层18”。

双金属镶嵌孔可以使用半导体制造领域中传统的蚀刻方法形成。所述方法可以包括首先形成通孔，以及首先形成沟槽的方法。

图21还示出了形成连续导体柱和导体互连层66进入双金属镶嵌孔的结果。

连续导体柱和导体互连层66可以包括与图7至图9中所示出的形成接触柱24到包封介电层22所使用的材料、尺寸和方法相似的材料、尺寸和使用的方法形成。

图21示出了根据包括本发明的第三实施例的本发明的另外的实施例的集成入半导体结构的熔丝结构。熔丝结构与根据在图7至图9中示出的第一实施例的熔丝结构对应。为此，熔丝结构包括在熔丝材料层16’的一侧而不在另一侧或的侧壁的空腔15’。空腔15’提供改善了的热绝缘并且因而当用作熔丝时改善了熔丝材料的性能。

尽管前述第三实施例与第一实施例对应，其以新的方式结合到半导体结构中，但是本发明还考虑了至少一个附加的实施例，其中根据第二实施例的方法制造的熔丝结构也被类似地结合到半导体结构中。

前述实施例是本发明的示例而非限制本发明。可以对根据前述实施例的熔丝结构的方法、材料、结构和尺寸进行修订和改进，仍然提供了一种根据本发明，进而根据所附权利要求的熔丝结构。

Claims (20)

1.一种熔丝结构，包括：

通过空腔从基板分离的熔丝材料层，所述空腔不延伸至与所述基板相对的熔丝材料层侧。

2.根据权利要求1的熔丝结构，其中所述空腔也不延伸从而暴露所述熔丝材料层的侧壁。

3.根据权利要求1的熔丝结构，其中所述熔丝材料层包括选自由钽、钛、钨、氮化钽、氮化钨和氮化钛熔丝材料组成的组的一种熔丝材料。

4.根据权利要求1的熔丝结构，其中所述熔丝材料层具有从大约300至大约700埃的厚度。

5.根据权利要求1的熔丝结构，其中所述熔丝材料层具有“狗骨”形状。

6.根据权利要求5的熔丝结构，其中所述狗骨形状包括：

具有线宽从大约5至大约20微米的较宽的突出的端部；和

具有线宽从大约0.1至大约1微米的较窄的中心部。

7.根据权利要求6的熔丝结构，还包括分离所述基板和所述熔丝材料层的突出的端部的至少一基座层。

8.一种形成熔丝结构的方法，包括：

形成层叠结构，其包括基板层、在基板层上形成的牺牲层和在所述牺牲层上形成的熔丝材料；

蚀刻所述牺牲层从而形成支撑所述熔丝材料层的一对端部的一对牺牲层基座；并且

在所述熔丝材料层和牺牲层基座上方形成包封介电层从而形成插入在所述熔丝材料层和基板层之间的空腔。

9.根据权利要求8的方法，其中所述层叠结构还包括在熔丝材料层上对准形成的盖层。

10.根据权利要求8的方法，其中所述封装的介电层的形成不在与所述基板层相对的熔丝材料层侧上形成空腔。

11.根据权利要求8的方法，其中所述封装的介电层的形成不在所述熔丝材料层的侧壁上形成空腔。

12.根据权利要求8的方法，其中蚀刻所述牺牲层至少使用所述熔丝材料层作为自对准掩模。

13.根据权利要求9的方法，其中蚀刻所述牺牲层使用所述盖层和熔丝材料层作为自对准掩模。

14.一种形成熔丝结构的方法，包括：

形成层叠结构，其包括基板层、在基板层上形成的牺牲层和在所述牺牲层上形成的熔丝材料的；

遮蔽所述熔丝材料层的一对端部；

蚀刻所述牺牲层从而在所述熔丝材料层的所述端部对形成一对牺牲层基座；并且

在所述熔丝材料层和牺牲层基座上方形成包封介电层从而形成插入在所述熔丝材料层和基板层之间的空腔。

15.根据权利要求14的方法，还包括在蚀刻所述牺牲层之后和形成所述包封介电层之前去除所述熔丝材料层的端部对的掩模。

16.根据权利要求14的方法，其中所述层叠结构还包括在熔丝材料层上对准形成的盖层。

17.根据权利要求14的方法，其中所述封装的介电层的形成不在所述熔丝材料层的侧壁上形成空腔。

18.根据权利要求14的方法，其中蚀刻所述牺牲层至少使用所述熔丝材料层作为自对准掩模。

19.根据权利要求14的方法，其中蚀刻所述牺牲层使用所述盖层和熔丝材料层作为自对准掩模。

20.根据权利要求14的方法，其中蚀刻所述牺牲层还使用所述盖层和熔丝材料层作为自对准掩模。

Images