TW202218104A - 積體電路裝置 - Google Patents

積體電路裝置 Download PDF

Info

Publication number
TW202218104A
TW202218104A TW110134243A TW110134243A TW202218104A TW 202218104 A TW202218104 A TW 202218104A TW 110134243 A TW110134243 A TW 110134243A TW 110134243 A TW110134243 A TW 110134243A TW 202218104 A TW202218104 A TW 202218104A
Authority
TW
Taiwan
Prior art keywords
gate
gate line
insulating layer
cut
region
Prior art date
Application number
TW110134243A
Other languages
English (en)
Inventor
李寅烈
金辰昱
金東彬
裵德漢
徐正壎
嚴命允
尹鍾密
鄭鏞琦
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202218104A publication Critical patent/TW202218104A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種積體電路裝置包括：基板，包括在與基板的上表面平行的第一方向上在基板上延伸的鰭型主動區域；第一閘極線，與位於基板上的鰭型主動區域相交且在與第一方向垂直的第二方向上延伸；切割閘極線，在第二方向上延伸且藉由位於切割閘極線與第一閘極線之間的第一閘極切割區域與第一閘極線間隔開；第二閘極線，在第二方向上延伸且藉由位於第二閘極線與切割閘極線之間的第二閘極切割區域與切割閘極線間隔開；以及電力配線，設置於切割閘極線上。

Description

積體電路裝置
[相關申請案的相交參考]
本申請案基於且主張2020年9月16日於韓國智慧財產局提出申請的韓國專利申請案第10-2020-0119311號的優先權，所述韓國專利申請案的揭露內容全部併入本案供參考。
本發明概念是有關於一種積體電路裝置，且更確切而言是有關於一種包括多個單元區域的積體電路裝置。
由於電子產品的發展趨勢是輕薄，因而對高度整合的電路裝置的需求越來越大。可需要開發根據積體電路裝置的按比例縮小而在相對小的裝置面積內穩定地保證配線（wiring）與接觸件之間的絕緣距離的積體電路裝置。可需要開發能夠將積體電路裝置的效能最佳化的積體電路裝置。
本發明概念提供一種裝置面積減小及/或效能得以最佳化的積體電路裝置。
根據示例性實施例，一種積體電路裝置可包括：基板，包括在與所述基板的上表面平行的第一方向上在所述基板上延伸的鰭型主動區域（fin-type active area）；第一閘極線，與位於所述基板上的所述鰭型主動區域相交且在與所述第一方向垂直的第二方向上延伸；切割閘極線，在所述第二方向上延伸且與所述第一閘極線間隔開，所述切割閘極線與所述第一閘極線之間具有第一閘極切割區域；第二閘極線，在所述第二方向上延伸且與所述切割閘極線間隔開，所述第二閘極線與所述切割閘極線之間具有第二閘極切割區域；以及電力配線，位於所述切割閘極線上。
根據示例性實施例，一種積體電路裝置可包括：基板，包括第一主動區域、第二主動區域及鰭型主動區域，所述鰭型主動區域在與所述基板的上表面平行的第一方向上在所述基板上延伸；第一閘極線，與位於所述第一主動區域及所述第二主動區域上的所述鰭型主動區域相交，所述第一閘極線在與所述第一方向垂直的第二方向上延伸；第一切割閘極線，與所述第一閘極線間隔開，所述第一切割閘極線與所述第一閘極線之間具有第一閘極分隔絕緣層，所述第一切割閘極線在所述第二方向上延伸；第二切割閘極線，與所述第一閘極線間隔開，所述第二切割閘極線與所述第一閘極線之間具有第二閘極分隔絕緣層，所述第二切割閘極線在所述第二方向上延伸；第一配線線（wiring line），位於所述第一切割閘極線上且在所述第一方向上延伸；以及第二配線線，位於所述第二切割閘極線上且在所述第一方向上延伸。
根據示例性實施例，一種積體電路裝置可包括基板，所述基板包括鰭型主動區域，所述鰭型主動區域在與所述基板的上表面平行的第一方向上延伸。所述基板可界定多個單元區域。所述多個單元區域可包括第一單元區域及第二單元區域，所述第二單元區域與所述第一單元區域相鄰。所述第一單元區域可包括：第一閘極線，在與所述第一方向垂直的第二方向上在所述基板上延伸；切割閘極線，在所述第二方向上延伸且與所述第一閘極線間隔開，所述切割閘極線與所述第一閘極線之間具有第一閘極切割區域；以及第二閘極線，在所述第二方向上延伸且與所述切割閘極線間隔開，所述第二閘極線與所述切割閘極線之間具有第二閘極切割區域。所述第二單元區域可包括：第三閘極線，在與所述第一方向垂直的所述第二方向上在所述基板上延伸；以及第四閘極線，在所述第二方向上延伸且與所述第三閘極線間隔開，所述第四閘極線與所述第三閘極線之間具有第三閘極切割區域。
在後文中，將參考附圖詳細闡述本發明概念的實施例。
圖1是說明根據示例性實施例的積體電路裝置100的佈局圖。圖2是圖1的區CX1的佈局圖。圖3是沿著圖2的線A1-A1'截取的剖視圖，圖4是沿著圖2的線B1-B1'截取的剖視圖，且圖5是沿著圖2的線B2-B2'的剖視圖。圖6是圖4的區CX2的放大剖視圖。在圖1及圖2中，為方便說明省略積體電路裝置100的一些組件。
參考圖1至圖4，積體電路裝置100可包括基板110，基板110上界定有多個單元區域LC。所述多個單元區域LC可以是形成有具有各種功能的邏輯電路區塊的區域。舉例而言，邏輯電路區塊可包括及（AND）、反及（NAND）、或（OR）、反或（NOR）、互斥或（exclusive OR，XOR）、互斥反或（exclusive NOR，XNOR）、反相器（inverter，INV）、加法器（adder，ADD）、緩衝器（buffer，BUF）、延遲器（delay，DLY）、濾波器（filter，FIL）、多工器（multiplexer，MXT/MXIT）、或/及/反相器（OR/AND/INVERTER，OAI）、及/或（AND/OR，AO）、及/或/反相器（AND/OR/INVERTER，AOI）、D正反器（D flip-flop）、重設正反器（reset flip-flop）、主從正反器（master-slave flip-flop）、鎖存器等。
在圖1至圖4中所說明的實施例中，積體電路裝置100可構成包括鰭場效電晶體（fin field effect transistor，finFET）元件的邏輯單元。然而，本發明概念的實施例並不僅限於此，且積體電路裝置100可包括平面FET裝置、全環繞閘極型FET（gate-all-around type FET）裝置、多橋通道FET（multi-bridge channel FET，MBCFET）裝置、二維材料系FET裝置，例如MoS 2半導體裝置等。
如圖1中所說明，多個單元區域LC可在第一方向X及第二方向Y上以矩陣形式排列於基板110上，且電源線VDD及接地線VSS可在第一方向X上延伸且可交替地設置。在此，電源線VDD及接地線VSS可被統稱為電力配線。電源線VDD可由在第二方向Y上的兩個相鄰單元區域LC（例如，第一單元區域LC1A及第三單元區域LC1C）共享，且接地線VSS可由在第二方向Y上的兩個相鄰單元區域LC（例如，第一單元區域LC1A及第二單元區域LC1B）共享。
基板110可包括第一主動區域RX1、第二主動區域RX2及深溝渠區域DTA。第一主動區域RX1與第二主動區域RX2可彼此間隔開，深溝渠區域DTA位於第一主動區域RX1與第二主動區域RX2之間。
在示例性實施例中，第一主動區域RX1可以是用於N型金屬氧化物半導體（N-type metal oxide semiconductor，NMOS）電晶體的主動區域，且第二主動區域RX2可以是用於P型金屬氧化物半導體（P-type metal oxide semiconductor，PMOS）電晶體的主動區域。在其他實施例中，第一主動區域RX1可以是用於具有第一臨限電壓的NMOS電晶體的主動區域，且第二主動區域RX2可以是用於具有第二臨限電壓的NMOS電晶體的主動區域，所述第二臨限電壓不同於所述第一臨限電壓。
多個鰭型主動區域FA可自基板110的上表面突出且可設置於第一主動區域RX1及第二主動區域RX2上，且所述多個鰭型主動區域FA可在第一方向（X方向）上延伸。所述多個鰭型主動區域FA的兩個側壁可被隔離層112覆蓋。深溝渠114T可在深溝渠區域DTA中被形成為與基板110的上表面相距所期望深度及/或作為另一選擇相距預定深度，且深溝渠絕緣層114可填充深溝渠114T的內部。
在示例性實施例中，基板110可包含IV族半導體，例如Si或Ge；IV-IV族化合物半導體，例如SiGe或SiC；或III-V族化合物半導體，例如GaAs、InAs或InP。基板110可包括導電區域，例如摻雜有雜質的阱或摻雜有雜質的結構。
閘極線GL可在第二方向（Y方向）上延伸以與位於第一主動區域RX1及第二主動區域RX2上的所述多個鰭型主動區域FA交叉。所述多個單元區域LC中的每一者的閘極線GL可被設置成與和所述單元區域LC相鄰的單元區域LC的閘極線GL間隔開。舉例而言，第一單元區域LC1A的第一閘極線GLA可被設置成在第二方向Y上與第二單元區域LC1B的第二閘極線GLB間隔開，且第一單元區域LC1A中的第一閘極線GLA可被設置成與第三單元區域LC1C中的第三閘極線GLC間隔開。第一閘極線GLA、第二閘極線GLB及第三閘極線GLC可設置於直線上。
閘極線GL可包括閘極絕緣層122及閘極電極124。閘極間隔件126可設置於閘極線GL的側壁上，且閘極頂蓋層128可設置於閘極線GL及閘極間隔件126上。
閘極電極124可包含經摻雜的多晶矽、金屬、導電金屬氮化物、導電金屬碳化物、導電金屬矽化物或其組合。舉例而言，閘極電極124可由Al、Cu、Ti、Ta、W、Mo、TaN、NiSi、CoSi、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN或其組合形成，但並不僅限於此。在示例性實施例中，閘極電極124可包括含功函數金屬的層124M1及間隙填充金屬膜124M2。含功函數金屬的層124M1可包含自Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er及Pd選擇的至少一種金屬。間隙填充金屬膜124M2可包括W膜或Al膜。在示例性實施例中，閘極電極124可包括TiAlC/TiN/W的堆疊結構、TiN/TaN/TiAlC/TiN/W的堆疊結構或TiN/TaN/TiN/TiAlC/TiN/W的堆疊結構，但並不僅限於此。
閘極絕緣層122可被設置成在第二方向上在閘極電極124的底表面及側壁上延伸。閘極絕緣層122可位於閘極電極124與鰭型主動區域FA之間且位於閘極電極124與隔離層112的上表面之間。閘極絕緣層122可包括氧化矽膜、氮氧化矽膜、所具有的介電常數高於氧化矽膜的介電常數的高介電常數介電膜或其組合。高介電常數介電膜可由金屬氧化物或金屬氮氧化物製成。舉例而言，可用作閘極絕緣層122的高介電常數介電膜可由HfO 2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO 2、Al 2O 3、BN或其組合形成，但並不僅限於此。
閘極間隔件126覆蓋閘極線GL的兩個側壁且可在第二方向Y上延伸。閘極間隔件126可包含氧化矽（SiO x）、氮化矽（SiN x）、氮氧化矽（SiO xN y）、氮碳化矽（SiC xN y）、氮碳氧化矽（SiO xC yN z）或其組合。
在示例性實施例中，閘極間隔件126可包括由不同的材料製成的多個層。圖3說明閘極間隔件126被配置成單個層，但作為另一選擇，閘極間隔件126可包括依序堆疊於閘極電極124的側壁上的第一間隔件層（未示出）、第二間隔件層（未示出）及第三間隔件層（未示出）。在示例性實施例中，第一間隔件層及第三間隔件層可包含氮化矽、氧化矽或氮氧化矽。第二間隔件層可包含所具有的介電常數低於第一間隔件層的絕緣材料。在一些實施例中，第二間隔件層可包括空氣空間。
閘極頂蓋層128可覆蓋閘極線GL的上表面及閘極間隔件126的上表面，且可在第二方向Y上延伸。在示例性實施例中，閘極頂蓋層128可包含氮化矽或氮氧化矽。如圖3中所示，閘極頂蓋層128的至少一部分可具有不平整的上表面。舉例而言，閘極頂蓋層128的至少一部分可具有向上突出的凸上表面，且閘極頂蓋層128的設置於閘極電極124上的部分的上表面水平高度可高於閘極頂蓋層128的設置於閘極間隔件126上的部分的上表面水平高度。
如圖2中所說明，第一單元區域LC1A包括第一閘極線GLA、第一切割閘極線GLR1及第二切割閘極線GLR2，第一切割閘極線GLR1及第二切割閘極線GLR2設置於第一閘極線GLA的兩側上。第一切割閘極線GLR1及第二切割閘極線GLR2可被設置成分別與接地線VSS及電源線VDD在垂直方向上交疊。
第一閘極線GLA與第一切割閘極線GLR1可被設置成在第二方向Y上間隔開，第一閘極線GLA與第一切割閘極線GLR1之間具有下部閘極切割區域CR1A，且下部閘極分隔絕緣層134可設置於下部閘極切割區域CR1A中。第一閘極線GLA與第二切割閘極線GLR2可被設置成在第二方向Y上間隔開，第一閘極線GLA與第二切割閘極線GLR2之間具有上部閘極切割區域CR2A，且上部閘極分隔絕緣層132可設置於上部閘極切割區域CR2A中。
在示例性實施例中，上部閘極分隔絕緣層132及下部閘極分隔絕緣層134可包含氧化矽（SiO x）、氮化矽（SiN x）、氮氧化矽（SiO xN y）及氮碳化矽（SiC xN y）、氮碳氧化矽（SiO xC yN z）或其組合。上部閘極分隔絕緣層132及下部閘極分隔絕緣層134可具有與閘極頂蓋層128的上表面設置於相同水平高度處的上表面，且上部閘極分隔絕緣層132的底表面及下部閘極分隔絕緣層134的底表面可接觸深溝渠絕緣層114。
上部閘極切割區域CR2A可以是與藉由移除犧牲閘極線DGL（參考圖14B）的一部分而形成的第一犧牲閘極接觸孔DGH1對應的區域，且舉例而言，上部閘極切割區域CR2A的橫截面形狀可對應於用於形成第一犧牲閘極接觸孔DGH1的第一遮罩圖案M10的形狀（確切而言，第一遮罩圖案M10的開口部分M10H）（參見圖15B）。此外，下部閘極切割區域CR1A可以是與藉由移除犧牲閘極線DGL（參考圖14B）的一部分而形成的第二犧牲閘極接觸孔DGH2對應的區域，且舉例而言，下部閘極切割區域CR1A的橫截面形狀可對應於用於形成第二犧牲閘極接觸孔DGH2的第二遮罩圖案M20的形狀（確切而言，第二遮罩圖案M20的開口部分M20H）。
第一單元區域LC1A的下部閘極切割區域CR1A、第一切割閘極線GLR1、及第二單元區域LC1B的上部閘極切割區域CR2B可在第二方向Y上按次序設置於第一單元區域LC1A的第一閘極線GLA與第二單元區域LC1B的第二閘極線GLB之間，且第一閘極線GLA、第一切割閘極線GLR1及第二閘極線GLB可設置於直線上。
同樣地，第一單元區域LC1A的上部閘極切割區域CR2A、第二切割閘極線GLR2、及第三單元區域LC1C的下部閘極切割區域CR1C可在第二方向Y上按次序設置於第一單元區域LC1A的第一閘極線GLA與第三單元區域LC1C的第三閘極線GLC之間，且第一閘極線GLA、第二切割閘極線GLR2及第三閘極線GLC可設置於直線上。
類似於閘極線GL，第一切割閘極線GLR1及第二切割閘極線GLR2可包括閘極絕緣層122及閘極電極124。閘極絕緣層122可環繞閘極電極124的側壁且可接觸上部閘極分隔絕緣層132的側壁132S及下部閘極分隔絕緣層134的側壁134S，且閘極電極124可不直接接觸上部閘極分隔絕緣層132及下部閘極分隔絕緣層134。
在示例性實施例中，第一切割閘極線GLR1及第二切割閘極線GLR2可以是金屬島狀區，其不電性連接至配線層186。在其他實施例中，第一切割閘極線GLR1及第二切割閘極線GLR2上更形成有閘極接觸件CB，且第一切割閘極線GLR1及第二切割閘極線GLR2可經由閘極接觸件CB連接至單元區域LC的邏輯電路區塊的一些節點。
在示例性實施例中，上部閘極分隔絕緣層132可在第二方向Y上具有第一寬度w11，且下部閘極分隔絕緣層134可在第二方向Y上具有第二寬度w12。舉例而言，第一寬度w11及第二寬度w12可介於約10奈米至約120奈米的範圍內，但並不僅限於此。在一些實例中，第一寬度w11及第二寬度w12可介於約10奈米至約60奈米的範圍內。上部閘極分隔絕緣層132與下部閘極分隔絕緣層134之間在第二方向Y上的距離可介於約10奈米至約120奈米的範圍內，但並不僅限於此。在一些實例中，上部閘極分隔絕緣層132與下部閘極分隔絕緣層134之間在第二方向Y上的距離可介於約20奈米至約60奈米的範圍內。
在一些實施例中，上部閘極切割區域CR2A及下部閘極切割區域CR1A可以是藉由遮罩圖案同時圖案化而成的區域，所述遮罩圖案是藉由暴露於極紫外線射線（extreme ultraviolet ray）而形成。舉例而言，可使用光阻劑材料來形成遮罩圖案，所述光阻劑材料是在暴露於波長為約13.5奈米或小於約11奈米的極紫外線射線時化學性質發生改變的感光性聚合物材料，且可使用所述遮罩圖案將上部閘極切割區域CR2A及下部閘極切割區域CR1A圖案化。在此種情形中，上部閘極切割區域CR2A與下部閘極切割區域CR1A可相對於彼此以相同的距離對齊，且在其整個長度上皆對齊。因此，上部閘極分隔絕緣層132與下部閘極分隔絕緣層134可被設置成在第一方向X上在單元區域LC的整個寬度上彼此間隔開相同的距離。另外，當使用極紫外線（extreme ultraviolet，EUV）曝光形成遮罩圖案時，可限制及/或防止圖案化製程之製程缺陷。
可在第一主動區域RX1及第二主動區域RX2上形成凹口區域RS，凹口區域RS延伸至位於閘極線GL的兩側上的鰭型主動區域FA中，且可在凹口區域RS內部形成源極/汲極區域SD。
源極/汲極區域SD形成於凹口區域RS中且可具有多個傾斜側壁（未示出）。源極/汲極區域SD可由經摻雜的SiGe膜、經摻雜的Ge膜、經摻雜的SiC膜或經摻雜的InGaAs膜形成，但並不僅限於此。藉由移除位於閘極線GL的兩側上的鰭型主動區域FA的一部分形成凹口區域RS，且可藉由磊晶製程生長填充凹口區域RS的半導體層來形成源極/汲極區域SD。
在示例性實施例中，當鰭型主動區域FA是用於NMOS電晶體的主動區域時，源極/汲極區域SD可包括經摻雜的SiC，且當鰭型主動區域FA是用於PMOS電晶體的主動區域時，源極/汲極區域SD可包括經摻雜的SiGe。然而，本發明概念的實施例並不僅限於此。
在示例性實施例中，源極/汲極區域SD可由具有不同的組成的多個半導體層形成。舉例而言，源極/汲極區域SD可包括依序填充凹口區域RS的下部半導體層（未示出）、上部半導體層（未示出）及頂蓋半導體層（未示出）。舉例而言，下部半導體層、上部半導體層及頂蓋半導體層可各自包含SiC且可具有不同的Si含量及C含量。
儘管圖式中未示出，但源極/汲極區域SD的側壁及隔離層112的上表面上更可形成有蝕刻停止層（未示出）。所述蝕刻停止層可包含氮化矽、氮氧化矽、氮碳氧化矽及氧化矽中的至少一種。
可在閘極線GL之間形成閘極間絕緣層142以覆蓋源極/汲極區域SD。閘極間絕緣層142可包含氧化矽或氮氧化矽。
可在源極/汲極區域SD上在穿透閘極間絕緣層142的源極/汲極接觸孔CAH中設置源極/汲極接觸件CA。可進一步在源極/汲極接觸孔CAH中設置接觸襯層144，接觸襯層144環繞源極/汲極接觸件CA的側壁。接觸襯層144可包含金屬材料，所述金屬材料包括Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er及Pd中的至少一種。在示例性實施例中，可進一步在接觸襯層144與閘極間隔件126之間或在接觸襯層144與閘極間絕緣層142之間形成包含氮化矽的絕緣襯層（未示出）。
源極/汲極接觸件CA可包括：導電阻障層152，設置於源極/汲極接觸孔CAH的內壁上；及接觸插塞154，被導電阻障層152環繞且填充源極/汲極接觸孔CAH的內部。導電阻障層152可包含釕（Ru）、鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）、鎢（W）、氮化鈦矽（TiSiN）及矽化鈦（TiSi）以及矽化鎢（WSi）中的至少一種。接觸插塞154可包含鎢（W）、鈷（Co）、鎳（Ni）、釕（Ru）、銅（Cu）、鋁（Al）及其矽化物或其合金中的至少一種。可進一步在源極/汲極接觸件CA與源極/汲極區域SD之間設置金屬矽化物層156。
源極/汲極接觸件CA可包括第一部分CAU及第二部分CAL，且第二部分CAL的上表面可位於較第一部分CAU的上表面低的水平高度處。如圖5中所說明，第一部分CAU及第二部分CAL各自具有平坦上表面且可彼此連接成一個整體。然而，源極/汲極接觸件CA的形狀並不僅限於此，且在其他實施例中，源極/汲極接觸件CA可具有在其整個長度上設置於相同水平高度處的上表面。
隱埋式絕緣層160可覆蓋源極/汲極接觸件CA的第一部分CAU的側壁、源極/汲極接觸件CA的第二部分CAL的上表面及閘極頂蓋層128。在示例性實施例中，隱埋式絕緣層160可包含SiOC、SiON、SiCN、SiN、東燃矽氮烷（Tonen silazane，TOSZ）、原矽酸四乙酯（tetraethyl orthosilicate，TEOS）、原子層沈積（atomic layer deposition，ALD）氧化物、可流動化學氣相沈積（flowable chemical vapor deposition，FCVD）氧化物、高密度電漿（high density plasma，HDP）氧化物及電漿增強氧化（plasma enhanced oxidation，PEOX）氧化物中的至少一種。
閘極接觸件CB可被設置成在第一主動區域RX1及第二主動區域RX2上連接至閘極電極124。舉例而言，閘極接觸件CB可設置於穿透隱埋式絕緣層160及閘極頂蓋層128的閘極接觸孔CBH中，且閘極接觸件CB的底部部分可連接至閘極電極124。閘極接觸件CB可包括：導電阻障層172，設置於閘極接觸孔CBH的內壁上；及接觸插塞174，被導電阻障層172環繞且填充閘極接觸孔CBH的內部。
可在源極/汲極接觸件CA、隱埋式絕緣層160及閘極接觸件CB上設置蝕刻停止層180及層間絕緣膜182。蝕刻停止層180可由碳化矽（SiC）、SiN、摻雜氮的碳化矽（SiC:N）、SiOC、AlN、AlON、AlO、AlOC或其組合形成。層間絕緣膜182包括氧化物膜、氮化物膜、具有約2.2至約2.4的超低介電常數k的超低介電常數（ultra low-k，ULK）膜或其組合。
導電通路184可穿過層間絕緣膜182及蝕刻停止層180而連接至源極/汲極接觸件CA的第一部分CAU及閘極接觸件CB。
可在導電通路184上設置配線層186。舉例而言，配線層186可包括：電源線VDD，被配置成經由源極/汲極接觸件CA對源極/汲極區域SD施加電源電壓；接地線VSS，被配置成經由源極/汲極接觸件CA對源極/汲極區域SD施加接地電壓；以及訊號線，被排列成與電源線VDD及接地線VSS平行且連接至源極/汲極接觸件CA及閘極接觸件CB中的至少一者。
根據上述實施例，下部閘極切割區域CR1A、第一切割閘極線GLR1及上部閘極切割區域CR2B依序設置於第一閘極線GLA與第二閘極線GLB之間。因此，可保證第一單元區域LC1A與第二單元區域LC1B之間具有相對寬的分隔面積（或相對寬的分隔距離）。因此，可顯著減小可在源極/汲極接觸件CA靠近第一閘極線GLA排列時出現的寄生電容，且因此積體電路裝置100可具有出色的電性特性。另外，根據上述實施例，具有相對小的寬度的下部閘極切割區域CR1A形成於第一切割閘極線GLR1與第一閘極線GLA之間，且具有相對小的寬度的上部閘極切割區域CR2B形成於第一切割閘極線GLR1與第二閘極線GLB之間。因此，可限制及/或防止絕緣材料填充不足（或不充分填充），而所述絕緣材料填充不足可能會在形成一個閘極分隔層以填充在第一閘極線GLA與第二閘極線GLB之間具有相對大的寬度的一個閘極分隔區域時發生。
圖7是說明根據示例性實施例的積體電路裝置100A的剖視圖。圖7是與圖2的線B1-B1'對應的一部分的剖視圖。在圖7中，與圖1至圖6中相同的參考編號標示相同的組件。
參考圖7，上部閘極分隔絕緣層132A可在第二方向Y上具有第一寬度w11a，且下部閘極分隔絕緣層134A可在第二方向Y上具有第二寬度w12a。第二寬度w12a可不同於第一寬度w11a。
舉例而言，第一寬度w11及第二寬度w12可介於約10奈米至約120奈米的範圍內，但並不僅限於此。在一些實例中，第一寬度w11及第二寬度w12可介於約10奈米至約60奈米的範圍內。
在示例性實施例中，藉由使用第一遮罩圖案M10（參見圖15B）移除犧牲閘極線DGL（參見圖15B）的一部分形成第一犧牲閘極接觸孔DGH1，且此後，可使用第二遮罩圖案M20（參考圖16B）移除犧牲閘極線DGL的一部分以形成第二犧牲閘極接觸孔DGH2。此後，可藉由利用絕緣材料填充第一犧牲閘極接觸孔DGH1及第二犧牲閘極接觸孔DGH2來形成上部閘極分隔絕緣層132A及下部閘極分隔絕緣層134A。
在一些實施例中，形成於第一主動區域RX1中的電晶體所需的電性效能可不同於形成於第二主動區域RX2中的電晶體的電性效能，且在此種情形中，當上部閘極分隔絕緣層132A及下部閘極分隔絕緣層134A形成有不同的寬度時，積體電路裝置100A的電性效能可得以最佳化。
圖8是說明根據示例性實施例的積體電路裝置100B的剖視圖。圖8是與圖2的線B1-B1'對應的一部分的剖視圖。在圖8中，與圖1至圖7中相同的參考編號標示相同的組件。
參考圖8，上部閘極分隔絕緣層132B可包含第一絕緣材料，且下部閘極分隔絕緣層134B可包含第二絕緣材料，所述第二絕緣材料不同於所述第一絕緣材料。第一絕緣材料及第二絕緣材料可包括氧化矽（SiO x）、氮化矽（SiN x）、氮氧化矽（SiO xN y）、氮碳化矽（SiC xN y）、氮碳氧化矽（SiO xC yN z）或其組合。
在示例性實施例中，藉由使用第一遮罩圖案M10（參見圖15B）移除犧牲閘極線DGL（參見圖15B）的一部分形成第一犧牲閘極接觸孔DGH1，且可藉由利用第一絕緣材料填充第一犧牲閘極接觸孔DGH1的內部來形成上部閘極分隔絕緣層132B。此後，使用第二遮罩圖案M20（參見圖16B）移除犧牲閘極線DGL的一部分以形成第二犧牲閘極接觸孔DGH2，且可藉由利用第二絕緣材料填充第二犧牲閘極接觸孔DGH2的內部形成下部閘極分隔絕緣層134B。
在一些實施例中，形成於第一主動區域RX1中的電晶體所需的電性效能可不同於形成於第二主動區域RX2中的電晶體的電性效能，且在此種情形中，當上部閘極分隔絕緣層132B與下部閘極分隔絕緣層134B由不同的材料形成時，積體電路裝置100B的電性效能可得以最佳化。在一些實例中，當在第一主動區域RX1中形成PMOS電晶體且在第二主動區域RX2中形成NMOS電晶體時，下部閘極分隔絕緣層134B包含氮化矽，且上部閘極分隔絕緣層132B可包含氧化矽及氮化矽雙層。
圖9是說明根據示例性實施例的積體電路裝置100C的剖視圖。圖9是與圖2的線B1-B1'對應的一部分的剖視圖。在圖9中，與圖1至圖8中相同的參考編號標示相同的組件。
參考圖9，上部閘極分隔絕緣層132C及下部閘極分隔絕緣層134C可進一步設置於第一主動區域RX1與第二主動區域RX2之間的深溝渠區域DTA中。因此，第一閘極線GLA（參見圖2）中的一些第一閘極線可由設置於第一主動區域RX1上的第一分隔閘極線GLA1及設置於第二主動區域RX2上的第二分隔閘極線GLA2取代。第三切割閘極線GLR3可設置於第一分隔閘極線GLA1與第二分隔閘極線GLA2之間。
在一些實施例中，第三切割閘極線GLR3可以是金屬島狀區，其不電性連接至配線層186。在其他實施例中，第三切割閘極線GLR3上可進一步形成有閘極接觸件CB，且第三切割閘極線GLR3可經由閘極接觸件CB連接至單元區域LC的邏輯電路區塊的一些節點。
圖10是說明根據示例性實施例的積體電路裝置100D的剖視圖。圖11是圖10的區CX2的放大剖視圖。在圖10及圖11中，與圖1至圖9中相同的參考編號標示相同的組件。
參考圖10及圖11，可在對閘極線GL進行取代製程之後形成下部閘極切割區域CR1A及上部閘極切割區域CR2A。舉例而言，首先，在鰭型主動區域FA、隔離層112及深溝渠絕緣層114上形成在第二方向Y上延伸的閘極線GL，且移除閘極線GL的一部分以形成下部閘極切割區域CR1A及上部閘極切割區域CR2A，且可藉由在下部閘極切割區域CR1A及上部閘極切割區域CR2A內部填充絕緣材料來形成上部閘極分隔絕緣層132及下部閘極分隔絕緣層134。
上部閘極分隔絕緣層132的側壁132S可接觸閘極絕緣層122及閘極電極124兩者，且下部閘極分隔絕緣層134的側壁134S可接觸閘極絕緣層122及閘極電極124兩者。第一切割閘極線GLR1及第二切割閘極線GLR2可包括依序設置於深溝渠絕緣層114上的閘極絕緣層122及閘極電極124。
圖12是說明根據示例性實施例的積體電路裝置200的佈局圖。在圖12中，與圖1至圖11中相同的參考編號標示相同的組件。
參考圖12，第一單元區域LC2A與第二單元區域LC2B可被設置成在第一方向X上彼此相鄰。在一些實例中，第一單元區域LC2A可在第一方向X上具有第一高度HA，且第二單元區域LC2B可在第一方向X上具有第二高度HB，且第二高度HB可不同於第一高度HA。
第一單元區域LC2A可具有與參考圖1至圖11所述的所述多個單元區域LC類似的特性。舉例而言，閘極線GL在第二方向Y上延伸，且在第一單元區域LC2A的兩個邊緣部分處，第一閘極切割區域CR1與第二閘極切割區域CR2可間隔開所期望的距離及/或作為另一選擇間隔開預定的距離，以在第一方向X上延伸。如上文參考圖1至圖11所述，第一切割閘極線GLR1及第二切割閘極線GLR2可設置於第一閘極切割區域CR1與第二閘極切割區域CR2之間。另外，上部閘極分隔絕緣層132及下部閘極分隔絕緣層134可分別設置於第一閘極切割區域CR1及第二閘極切割區域CR2中。
在第二單元區域LC2B中，第三閘極切割區域CR3可在第一方向X上延伸。第三閘極切割區域CR3可將第二單元區域LC2B中的閘極線GL與在第二單元區域LC2B外部的閘極線GL分隔開。
在平面圖中，第三閘極切割區域CR3可連接至第一閘極切割區域CR1。舉例而言，在第一單元區域LC2A與第二單元區域LC2B之間的邊界處，第一閘極切割區域CR1可連接至第三閘極切割區域CR3，且第一閘極切割區域CR1與第三閘極切割區域CR3之間的連接部分CRT可具有平滑的彎曲形狀。在一些實例中，第三閘極切割區域CR3在第一方向X上的延伸線可與第一閘極切割區域CR1及第二閘極切割區域CR2的中心線CL交疊，但本發明概念的實施例並不僅限於此。
在圖12中，已闡述第一單元區域LC2A與第二單元區域LC2B具有不同的高度HA及HB的情形，但本發明概念的實施例並不僅限於此。在其他實施例中，第一單元區域LC2A與第二單元區域LC2B具有相同的高度，但第一單元區域LC2A與第一主動區域RX1的單元邊界之間的距離可不同於第二單元區域LC2B與第一主動區域RX1的單元邊界之間的距離。在其他實施例中，邏輯單元可形成於第一單元區域LC2A中且靜態隨機存取記憶體（Static Random Access Memory，SRAM）單元可設置於第二單元區域LC2B中。在其他實施例中，第一單元區域LC2A及第二單元區域LC2B構成一個邏輯電路的一些部分，但形成於第一單元區域LC2A中的一部分所需的電性效能可不同於形成於第二單元區域LC2B中的一部分所需的電性效能。
圖13A至圖24C是說明製造根據示例性實施例的積體電路裝置100的方法的剖視圖。具體而言，圖13A、圖14A、圖15A、圖16A、圖19A、圖20A、圖21A、圖22A、圖23A及圖24A是與圖2的線A1-A1'對應的剖視圖，且圖13B、圖14B、圖15B、圖16B、圖17、圖18、圖19B、圖20B、圖21B及圖24B是與圖2的線B1-B1'對應的剖視圖，且圖14C、圖22B、圖23B及圖24C是與圖2的線B2-B2'對應的剖視圖。
參考圖13A及圖13B，在基板110的上表面上形成遮罩圖案（未示出），且可藉由使用所述遮罩圖案作為蝕刻遮罩將基板110移除所期望的厚度及/或作為另一選擇移除預定厚度來形成隔離溝渠112T，藉此形成鰭型主動區域FA。
然後，可在基板110上形成隔離層112，所述隔離層112覆蓋鰭型主動區域FA的兩個側壁。儘管圖式中未示出，但可進一步在隔離層112與鰭型主動區域FA之間形成界面層（未示出）以共形地覆蓋鰭型主動區域FA的側壁。
在示例性實施例中，隔離層112可包括氧化物膜，所述氧化物膜是藉由可流動化學氣相沈積（FCVD）製程或旋轉塗佈製程形成。舉例而言，隔離層112可包含氟矽酸鹽玻璃（fluoride silicate glass，FSG）、未經摻雜的矽酸鹽玻璃（undoped silicate glass，USG）、硼磷矽酸鹽玻璃（boro-phospho-silicate glass，BPSG）、磷矽酸鹽玻璃（phospho-silicate glass，PSG）、可流動氧化物（flowable oxide，FOX）、電漿增強原矽酸四乙酯（plasma enhanced tetra-ethyl-ortho-silicate，PE-TEOS）或東燃矽氮烷（TOSZ），但並不僅限於此。
此後，可移除隔離層112的及基板110的在深溝渠區域DTA中的一部分以形成深溝渠114T，且可利用絕緣材料填充深溝渠114T的內部以形成深溝渠絕緣層114。
此後，可藉由開凹口製程將隔離層112的上部部分及深溝渠絕緣層114的上部部分移除達所期望的高度及/或作為另一選擇移除預定高度。
參考圖14A至圖14C，於在基板110上依序形成犧牲閘極絕緣層（未示出）、犧牲閘極導電層（未示出）及硬遮罩圖案326之後，使用硬遮罩圖案326作為蝕刻遮罩將犧牲閘極導電層及犧牲閘極絕緣層圖案化，且因此可形成犧牲閘極324及犧牲閘極絕緣層圖案322。在此，犧牲閘極絕緣層圖案322、犧牲閘極324及硬遮罩圖案326被稱為犧牲閘極線DGL。
此後，使用原子層沈積（ALD）製程或化學氣相沈積（CVD）製程來形成絕緣層（未示出），所述絕緣層覆蓋犧牲閘極線DGL，且可藉由對所述絕緣層執行非等向性蝕刻製程來在犧牲閘極線DGL的側壁上形成閘極間隔件126。閘極間隔件126可包含氮化矽，但並不僅限於此。
可藉由蝕刻位於犧牲閘極線DGL的兩側上的鰭型主動區域FA的一部分來形成凹口區域RS。此後，可在凹口區域RS中形成源極/汲極區域SD。在示例性實施例中，可藉由磊晶製程使用鰭型主動區域FA的在凹口區域RS的內壁上暴露出的側壁及基板110的上表面作為晶種層來形成源極/汲極區域SD。磊晶製程可以是氣相磊晶（vapor-phase epitaxy，VPE）、化學氣相沈積（CVD）製程（例如，超高真空（ultra-high vacuum，UHV）-CVD）、分子束磊晶或其組合。在磊晶製程中，液體前驅物或氣體前驅物可用作形成源極/汲極區域SD所需的前驅物。
此後，可藉由以下方式形成閘極間絕緣層142：在基板110上形成覆蓋犧牲閘極線DGL的絕緣層（未示出），且將所述絕緣層平坦化以暴露出硬遮罩圖案326的上表面。
參考圖15A及圖15B，可在犧牲閘極線DGL及閘極間絕緣層142上形成第一遮罩圖案M10。第一遮罩圖案M10可包括緩衝層M12及硬遮罩層M14，且可包括第一開口部分M10H。第一開口部分M10H可具有與參考圖2所述的上部閘極切割區域CR2A對應的形狀。
此後，可藉由使用第一遮罩圖案M10作為蝕刻遮罩來移除犧牲閘極線DGL的暴露於第一開口部分M10H的一部分，以形成第一犧牲閘極接觸孔DGH1。第一犧牲閘極接觸孔DGH1的底部部分處可暴露出深溝渠絕緣層114的上表面，且可藉由形成第一犧牲閘極接觸孔DGH1將犧牲閘極線DGL分隔成多個部分。
在一些示例性實施例中，第一開口部分M10H可具有在第一方向X上延伸的線形狀，且犧牲閘極線DGL的上表面及閘極間絕緣層142的上表面可一起由第一開口部分M10H暴露出。在此種情形中，可使用對犧牲閘極線DGL的蝕刻速率相對高的蝕刻氣氛來移除犧牲閘極線DGL的一部分。在此蝕刻氣氛中，可幾乎不會移除閘極間絕緣層142，或可移除一些厚度以使得可在閘極間絕緣層142的上側中形成具有相對小的高度的凹口。
舉例而言，第一犧牲閘極接觸孔DGH1可在第二方向Y上具有第一寬度w11（參考圖6），且舉例而言第一寬度w11可處於約10奈米至約120奈米的範圍中，但並不僅限於此。
此後，可移除第一遮罩圖案M10且可形成保護層330，所述保護層330填充第一犧牲閘極接觸孔DGH1的內部。
參考圖16A及圖16B，可在犧牲閘極線DGL及閘極間絕緣層142上形成第二遮罩圖案M20。第二遮罩圖案M20可包括緩衝層M22及硬遮罩層M24，且可包括第二開口部分M20H。第二開口部分M20H可具有與參考圖2所述的下部閘極切割區域CR1A對應的形狀。
此後，可藉由使用第二遮罩圖案M20作為蝕刻遮罩來移除犧牲閘極線DGL的暴露於第二開口部分M20H的一部分，以形成第二犧牲閘極接觸孔DGH2。第二犧牲閘極接觸孔DGH2的底部部分上可暴露出深溝渠絕緣層114的上表面，且可藉由形成第二犧牲閘極接觸孔DGH2來將犧牲閘極線DGL分隔成多個部分。
在一些示例性實施例中，第二開口部分M20H可具有在第一方向X上延伸的線形狀，且犧牲閘極線DGL的上表面及閘極間絕緣層142的上表面可一起由第二開口部分M20H暴露出。在此種情形中，可使用對犧牲閘極線DGL的蝕刻速率高的蝕刻氣氛來移除犧牲閘極線DGL的一部分。在此蝕刻氣氛中，可幾乎不會移除閘極間絕緣層142，或可移除一些厚度以使得可在閘極間絕緣層142的上側上形成具有相對小的高度的凹口。
舉例而言，第二犧牲閘極接觸孔DGH2可在第二方向Y上具有第一寬度w12（參考圖6），且舉例而言第二寬度w12可處於約10奈米至約120奈米的範圍中，但並不僅限於此。
參考圖17，可移除填充第一犧牲閘極接觸孔DGH1的內部的保護層330。
此後，可使用絕緣材料在犧牲閘極線DGL及閘極間絕緣層142上形成分隔絕緣層130L。舉例而言，分隔絕緣層130L可完全填充第一犧牲閘極接觸孔DGH1及第二犧牲閘極接觸孔DGH2，或完全填充第一犧牲閘極接觸孔DGH1及第二犧牲閘極接觸孔DGH2的設置於較犧牲閘極324的上表面低的水平高度處的內部，且可部分地填充第一犧牲閘極接觸孔DGH1的入口部分及第二犧牲閘極接觸孔DGH2的入口部分。
在根據比較實例的製造方法中，在於犧牲閘極線DGL的分隔製程中形成單個犧牲閘極接觸孔以使得犧牲閘極接觸孔具有相對大的寬度的情形中，絕緣材料可不完全填充犧牲閘極接觸孔的內部，且若未完全填充犧牲閘極接觸孔，則後續的源極/汲極接觸件CA中可能會發生製程失效。
相比之下，根據示例性實施例，由於將具有相對小的寬度的第一犧牲閘極接觸孔DGH1及第二犧牲閘極接觸孔DGH2被形成為彼此間隔開，因此絕緣材料可充分地填充於第一犧牲閘極接觸孔DGH1及第二犧牲閘極接觸孔DGH2中。
參考圖18，可移除硬遮罩圖案326、及分隔絕緣層130L的上側以暴露出犧牲閘極324的上表面，且因此，可分別在第一犧牲閘極接觸孔DGH1及第二犧牲閘極接觸孔DGH2中形成上部閘極分隔絕緣層132及下部閘極分隔絕緣層134。
已參考圖15A至圖16B舉例闡述了方法，在所述方法中，藉由移除由第一遮罩圖案M10的第一開口部分M10H暴露出的犧牲閘極線DGL的整個高度（例如，犧牲閘極絕緣層圖案322、犧牲閘極324及硬遮罩圖案326）來形成第一犧牲閘極接觸孔DGH1，且此後，移除第二遮罩圖案M20的第二開口部分M20H暴露出的犧牲閘極線DGL的整個高度以形成第二犧牲閘極接觸孔DGH2。然而，根據其他實施例，僅移除硬遮罩圖案326的由第一遮罩圖案M10的第一開口部分M10H暴露出的部分，且此後，僅移除硬遮罩圖案326的由第二遮罩圖案M20的第二開口部分M20H暴露出的部分，且隨後，將犧牲閘極324的未被硬遮罩圖案326覆蓋的部分及犧牲閘極絕緣層圖案322的未被硬遮罩圖案326覆蓋的部分一起移除，以使得可同時形成第一犧牲閘極接觸孔DGH1及第二犧牲閘極接觸孔DGH2。在此種情形中，可省略形成保護層330的製程。
另外，參考圖15A至圖16B闡述藉由兩種微影圖案化製程使用第一遮罩圖案M10及第二遮罩圖案M20來形成第一犧牲閘極接觸孔DGH1及第二犧牲閘極接觸孔DGH2的方法。然而，可藉由暴露於其他極紫外線射線而形成的遮罩圖案來同時形成第一犧牲閘極接觸孔DGH1及第二犧牲閘極接觸孔DGH2。舉例而言，可藉由使用光阻劑材料形成遮罩圖案，所述遮罩圖案包括與第一犧牲閘極接觸孔DGH1對應的第一開口部分及與第二犧牲閘極接觸孔DGH2對應的第二開口部分，所述光阻劑材料是在暴露於波長為約13.5奈米或小於約11奈米的極紫外線射線時化學性質發生改變的感光性聚合物材料。可藉由使用所述遮罩圖案同時形成第一犧牲閘極接觸孔DGH1及第二犧牲閘極接觸孔DGH2。
參考圖19A及圖19B，可移除犧牲閘極324及犧牲閘極絕緣層圖案322以形成閘極空間GS，所述閘極空間GS界定於一對閘極間隔件126的側壁之間。亦一起移除設置於上部閘極分隔絕緣層132與下部閘極分隔絕緣層134之間的犧牲閘極324及犧牲閘極絕緣層圖案322，以使得可在上部閘極分隔絕緣層132與下部閘極分隔絕緣層134之間形成切割閘極空間CSG。
參考圖20A及圖20B，可在閘極空間GS的內壁及切割閘極空間CSG的內壁上形成絕緣層122L。此後，可在絕緣層122L上形成導電層124L，導電層124L填充閘極空間GS的內部。可藉由依序形成參考圖1至圖6所述的含功函數金屬的層124M1及間隙填充金屬膜124M2來形成導電層124L。
參考圖21A及圖21B，可藉由將導電層124L的上部部分平坦化以暴露出閘極間絕緣層142的上表面來形成閘極電極124。此時，亦可移除形成於閘極間絕緣層142的上表面上的絕緣層122L的一部分，且可形成閘極絕緣層122。
此後，對閘極電極124的上部部分及閘極間隔件126的上部部分進行回蝕以在側向上擴大閘極空間GS的上部入口及切割閘極空間CSG的上部入口，且形成閘極頂蓋層128，閘極頂蓋層128填充閘極空間GS的上部入口及切割閘極空間CSG的上部入口。
參考圖22A及圖22B，在閘極頂蓋層128及閘極間絕緣層142上形成遮罩圖案（未示出），且使用所述遮罩圖案作為蝕刻遮罩蝕刻閘極間絕緣層142的一部分，以使得可形成源極/汲極接觸孔CAH，源極/汲極接觸孔CAH暴露出源極/汲極區域SD的上表面。
此後，可在閘極頂蓋層128及閘極間絕緣層142上形成接觸襯層144以共形地覆蓋源極/汲極接觸孔CAH的內壁，且可在源極/汲極接觸孔CAH的內壁上形成導電阻障層152。
對所得的導電阻障層152進行熱處理以引發接觸襯層144中所包含的金屬材料與源極/汲極區域SD中所包含的半導體材料之間的反應，以使得可形成金屬矽化物層156以覆蓋源極/汲極區域SD的上表面。
此後，可在導電阻障層152上形成金屬膜，所述金屬膜填充源極/汲極接觸孔CAH的內部，且可藉由將金屬膜的上部部分平坦化以暴露出閘極間絕緣層142的上表面及閘極頂蓋層128的上表面來形成接觸插塞154。
參考圖23A及圖23B，可形成遮罩圖案340以覆蓋源極/汲極接觸件CA的一部分。在一些實施例中，在源極/汲極接觸件CA的一部分上形成蝕刻停止層（未示出），所述蝕刻停止層由SiOC、SiN或其組合製成，且可在所述蝕刻停止層上形成遮罩圖案340。遮罩圖案340可由氧化矽膜、旋塗硬遮罩（spin on hardmask，SOH）膜、光阻劑膜或其組合形成，但並不僅限於此。
藉由使用遮罩圖案340作為蝕刻遮罩，執行開凹口製程以蝕刻源極/汲極接觸件CA，以使得可移除源極/汲極接觸件CA的未被遮罩圖案340覆蓋的一部分的上側。藉由所述開凹口製程，可形成包括第一部分CAU及第二部分CAL的源極/汲極接觸件CA，所述第一部分CAU與所述第二部分CAL具有不同的上表面水平高度。第一部分CAU是被遮罩圖案340覆蓋以使得在開凹口製程中高度不會減小的一部分，且第二部分CAL可對應於因在開凹口製程中暴露於蝕刻氣氛而高度減小的一部分。可藉由所述開凹口製程一起移除閘極頂蓋層128的上側的一部分，以使得可形成具有凸上表面的閘極頂蓋層128。
另外，可在所述開凹口製程中一起移除閘極間絕緣層142的一些高度。然而，在一些實施例中，與圖23B中所示的不同，對閘極間絕緣層142的蝕刻量不明顯，且閘極間絕緣層142的上表面可設置於與第一部分CAU的上表面實質上相同或類似的水平高度處。
參考圖24A至圖24C，在源極/汲極接觸件CA的暴露表面、閘極頂蓋層128的暴露表面及閘極間絕緣層142的暴露表面上形成隱埋式絕緣層160，且可將隱埋式絕緣層160的上側平坦化以暴露出源極/汲極接觸件CA的第一部分CAU及源極/汲極接觸件CA的第一部分CAU。隱埋式絕緣層160可被形成為完全填充在源極/汲極接觸件CA的第二部分CAL上暴露出的源極/汲極接觸孔CAH的上側。
此後，可穿過隱埋式絕緣層160及閘極頂蓋層128形成閘極接觸孔CBH，閘極接觸孔CBH暴露出閘極電極124的上表面，且可在閘極接觸孔CBH的內壁上形成導電阻障層172。可在導電阻障層172上形成金屬膜，所述金屬膜填充源極/汲極接觸孔CAH的內部，且可藉由將所述金屬膜平坦化來在閘極接觸孔CBH中形成接觸插塞174，以暴露出源極/汲極接觸件CA的第一部分CAU。
此後，再次參考圖1至圖6，在隱埋式絕緣層160、源極/汲極接觸件CA及閘極接觸件CB上形成蝕刻停止層180，且在蝕刻停止層180上形成層間絕緣膜182。
此後，形成穿透層間絕緣膜182及蝕刻停止層180的通路孔（未示出），且利用金屬材料填充所述通路孔的內部，藉此形成導電通路184。可在導電通路184上形成配線層186。
藉由上述製造方法完成積體電路裝置100。根據以上製造方法，依序形成第一犧牲閘極接觸孔DGH1及第二犧牲閘極接觸孔DGH2，且可在第一犧牲閘極接觸孔DGH1及第二犧牲閘極接觸孔DGH2中形成上部閘極分隔絕緣層132及下部閘極分隔絕緣層134。因此，可保證第一單元區域LC1A與第二單元區域LC1B之間具有相對寬的分隔面積（或相對大的分隔距離）。因此，可顯著減小可在源極/汲極接觸件CA靠近第一閘極線GLA排列時而出現的寄生電容，且因此積體電路裝置100可具有出色的電性特性。
另外，根據上述實施例，在第一切割閘極線GLR1與第一閘極線GLA之間形成具有相對小的寬度的下部閘極切割區域CR1A，且在第一切割閘極線GLR1與第二閘極線GLB之間形成具有相對小的寬度的上部閘極切割區域CR2B。因此，可限制及/或防止絕緣材料填充不足（或不充分填充），所述絕緣材料填充不足可能會在形成具有相對寬的寬度的一個閘極隔離層以填充位於第一閘極線GLA與第二閘極線GLB之間具有相對大的寬度的一個閘極分隔區域時發生。
與此同時，在圖17中，已闡述了形成填充第一犧牲閘極接觸孔DGH1及第二犧牲閘極接觸孔DGH2兩者的分隔絕緣層130L，但與此不同，使用第一絕緣材料在第一犧牲閘極接觸孔DGH1中形成上部閘極分隔絕緣層132B，且可使用第二絕緣材料在第二犧牲閘極接觸孔DGH2中形成下部閘極分隔絕緣層134B。在此種情形中，可形成參考圖8所述的積體電路裝置100B。
根據其他示例性實施例，在形成閘極電極124之後且在形成閘極頂蓋層128之前，移除閘極電極124的一些部分及閘極絕緣層122的一些部分以形成下部閘極切割區域CR1A（參見圖2）及上部閘極切割區域CR2A（參見圖2），且可藉由將絕緣材料填充於下部閘極切割區域CR1A及上部閘極切割區域CR2A內部來形成上部閘極分隔絕緣層132及下部閘極分隔絕緣層134。在此種情形中，可形成參考圖10及圖11所述的積體電路裝置100D。
雖然已特定地示出且闡述本發明概念的一些實施例，但將理解可對本發明概念的一些實施例做出形式及細節上的各種改變，而此並不背離以下申請專利範圍的精神及範疇。
100、100A、100B、100C、100D、200:積體電路裝置 110:基板 112:隔離層 112T:隔離溝渠 114:深溝渠絕緣層 114T:深溝渠 122:閘極絕緣層 122L:絕緣層 124:閘極電極 124L:導電層 124M1:含功函數金屬的層 124M2:間隙填充金屬膜 126:閘極間隔件 128:閘極頂蓋層 130L:分隔絕緣層 132、132A、132B、132C:上部閘極分隔絕緣層 132S、134S:側壁 134、134A、134B、134C:下部閘極分隔絕緣層 142:閘極間絕緣層 144:接觸襯層 152、172:導電阻障層 154、174:接觸插塞 156:金屬矽化物層 160:隱埋式絕緣層 180:蝕刻停止層 182:層間絕緣膜 184:導電通路 186:配線層 322:犧牲閘極絕緣層圖案 324:犧牲閘極 326:硬遮罩圖案 340:遮罩圖案 A1-A1'、B1-B1'、B2-B2':線 CA:源極/汲極接觸件 CAH:源極/汲極接觸孔 CAL:第二部分 CAU:第一部分 CB:閘極接觸件 CBH:閘極接觸孔 CL:中心線 CR1:第一閘極切割區域 CR2:第二閘極切割區域 CR1A、CR1C:下部閘極切割區域 CR2A、CR2B:上部閘極切割區域 CR3:第三閘極切割區域 CRT:連接部分 CX1、CX2:區 DGH1:第一犧牲閘極接觸孔 DGH2:第二犧牲閘極接觸孔 DGL:犧牲閘極線 DTA:深溝渠區域 FA:鰭型主動區域 GL:閘極線 GLA:第一閘極線 GLA1:第一分隔閘極線 GLA2:第二分隔閘極線 GLB:第二閘極線 GLC:第三閘極線 GLR1:第一切割閘極線 GLR2:第二切割閘極線 GLR3:第三切割閘極線 GS:閘極空間 HA:第一高度/高度 HB:第二高度/高度 LC:單元區域 LC1A、LC2A:第一單元區域 LC1B、LC2B:第二單元區域 LC1C:第三單元區域 M10:第一遮罩圖案 M10H:開口部分/第一開口部分 M12、M22:緩衝層 M14、M24:硬遮罩層 M20:第二遮罩圖案 M20H:開口部分/第二開口部分 RS:凹口區域 RX1:第一主動區域 RX2:第二主動區域 SD:源極/汲極區域 VDD:電源線 VSS:接地線 w11、w11a:第一寬度 w12、w12a:第二寬度 X:第一方向 Y:第二方向
結合附圖閱讀以下詳細說明，將更清楚地理解本發明概念的實施例，在附圖中： 圖1是說明根據示例性實施例的積體電路裝置的佈局圖。 圖2是圖1的區CX1的佈局圖。 圖3是沿著圖2的線A1-A1'截取的剖視圖。 圖4是沿著圖2的線B1-B1'截取的剖視圖。 圖5是沿著圖2的線B2-B2'截取的剖視圖。 圖6是圖4的區CX2的放大剖視圖。 圖7是說明根據示例性實施例的積體電路裝置的剖視圖。 圖8是說明根據示例性實施例的積體電路裝置的剖視圖。 圖9是說明根據示例性實施例的積體電路裝置的剖視圖。 圖10是說明根據示例性實施例的積體電路裝置的剖視圖。 圖11是圖10的區CX2的放大剖視圖。 圖12是說明根據示例性實施例的積體電路裝置的佈局圖。 圖13A至圖24C是說明根據示例性實施例的積體電路裝置的製造方法的剖視圖，其中圖13A、圖14A、圖15A、圖16A、圖19A、圖20A、圖21A、圖22A、圖23A及圖24A是與圖2的線A1-A1'對應的剖視圖，且圖13B、圖14B、圖15B、圖16B、圖17、圖18、圖19B、圖20B、圖21B及圖24B是與圖2的線B1-B1'對應的剖視圖，且圖14C、圖22B、圖23B及圖24C是與圖2的線B2-B2'對應的剖視圖。
100:積體電路裝置
110:基板
CX1:區
LC:單元區域
LC1A:第一單元區域
LC1B:第二單元區域
LC1C:第三單元區域
RX1:第一主動區域
RX2:第二主動區域
VDD:電源線
VSS:接地線
X:第一方向
Y:第二方向

Claims (10)

  1. 一種積體電路裝置，包括： 基板，包括在與所述基板的上表面平行的第一方向上在所述基板上延伸的鰭型主動區域； 第一閘極線，與位於所述基板上的所述鰭型主動區域相交且在與所述第一方向垂直的第二方向上延伸； 切割閘極線，在所述第二方向上延伸且與所述第一閘極線間隔開，所述切割閘極線與所述第一閘極線之間具有第一閘極切割區域； 第二閘極線，在所述第二方向上延伸且與所述切割閘極線間隔開，所述第二閘極線與所述切割閘極線之間具有第二閘極切割區域；以及 電力配線，位於所述切割閘極線上。
  2. 如請求項1所述的積體電路裝置，其中所述第一閘極線、所述切割閘極線及所述第二閘極線設置於直線上。
  3. 如請求項1所述的積體電路裝置，更包括： 第一閘極分隔絕緣層，位於所述第一閘極切割區域中且位於所述基板上；以及 第二閘極分隔絕緣層，設置於所述第二閘極切割區域中且位於所述基板上。
  4. 如請求項3所述的積體電路裝置，其中 所述第一閘極分隔絕緣層在所述第二方向上具有第一寬度， 所述第二閘極分隔絕緣層在所述第二方向上具有第二寬度，且 所述第二寬度不同於所述第一寬度。
  5. 如請求項3所述的積體電路裝置，其中 所述第一閘極分隔絕緣層包含第一絕緣材料， 所述第二閘極分隔絕緣層包含第二絕緣材料，且 所述第二絕緣材料不同於所述第一絕緣材料。
  6. 如請求項3所述的積體電路裝置，其中 所述第一閘極線包括閘極絕緣層、第一閘極電極及第二閘極電極，且 所述閘極絕緣層環繞所述第一閘極分隔絕緣層的側壁。
  7. 如請求項3所述的積體電路裝置，其中 所述第一閘極線包括閘極絕緣層、第一閘極電極及第二閘極電極，且 所述閘極絕緣層、所述第一閘極電極及所述第二閘極電極接觸所述第一閘極分隔絕緣層的側壁。
  8. 如請求項1所述的積體電路裝置，更包括： 閘極接觸件，位於所述第一閘極線上； 源極/汲極區域，在所述鰭型主動區域上與所述第一閘極線的側壁相鄰；以及 源極/汲極接觸件，連接至所述源極/汲極區域，其中 所述源極/汲極接觸件包括第一部分及第二部分，且 所述第二部分的上表面位於較所述第一部分的上表面低的水平高度處。
  9. 一種積體電路裝置，包括： 基板，包括第一主動區域、第二主動區域及鰭型主動區域，所述鰭型主動區域位於所述第一主動區域及所述第二主動區域上， 所述鰭型主動區域在與所述基板的上表面平行的第一方向上在所述基板上延伸； 第一閘極線，與位於所述第一主動區域及所述第二主動區域上的所述鰭型主動區域相交，所述第一閘極線在與所述第一方向垂直的第二方向上延伸； 第一切割閘極線，與所述第一閘極線間隔開，所述第一切割閘極線與所述第一閘極線之間具有第一閘極分隔絕緣層，所述第一切割閘極線在所述第二方向上延伸； 第二切割閘極線，與所述第一閘極線間隔開，所述第二切割閘極線與所述第一閘極線之間具有第二閘極分隔絕緣層，所述第二切割閘極線在所述第二方向上延伸； 第一配線線，位於所述第一切割閘極線上且在所述第一方向上延伸；以及 第二配線線，位於所述第二切割閘極線上且在所述第一方向上延伸。
  10. 一種積體電路裝置，包括： 基板，包括在與所述基板的上表面平行的第一方向上延伸的鰭型主動區域， 所述基板界定多個單元區域， 所述多個單元區域包括第一單元區域及第二單元區域，所述第二單元區域與所述第一單元區域相鄰， 所述第一單元區域包括：第一閘極線，在與所述第一方向垂直的第二方向上在所述基板上延伸；切割閘極線，在所述第二方向上延伸且與所述第一閘極線間隔開，所述切割閘極線與所述第一閘極線之間具有第一閘極切割區域；以及第二閘極線，在所述第二方向上延伸且與所述切割閘極線間隔開，所述第二閘極線與所述切割閘極線之間具有第二閘極切割區域，且 所述第二單元區域包括：第三閘極線，在與所述第一方向垂直的所述第二方向上在所述基板上延伸；以及第四閘極線，在所述第二方向上延伸且與所述第三閘極線間隔開，所述第四閘極線與所述第三閘極線之間具有第三閘極切割區域。
TW110134243A 2020-09-16 2021-09-14 積體電路裝置 TW202218104A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0119311 2020-09-16
KR1020200119311A KR20220036750A (ko) 2020-09-16 2020-09-16 집적회로 장치

Publications (1)

Publication Number Publication Date
TW202218104A true TW202218104A (zh) 2022-05-01

Family

ID=80627023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110134243A TW202218104A (zh) 2020-09-16 2021-09-14 積體電路裝置

Country Status (3)

Country Link
US (1) US20220085011A1 (zh)
KR (1) KR20220036750A (zh)
TW (1) TW202218104A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240113105A1 (en) * 2022-09-30 2024-04-04 Intel Corporation Forming metal gate cuts using multiple passes for depth control

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102518811B1 (ko) * 2018-06-25 2023-04-06 삼성전자주식회사 멀티-하이트 스탠다드 셀을 포함하는 집적 회로 및 그 설계 방법

Also Published As

Publication number Publication date
US20220085011A1 (en) 2022-03-17
KR20220036750A (ko) 2022-03-23

Similar Documents

Publication Publication Date Title
US11069685B2 (en) Semiconductor device
US10396205B2 (en) Integrated circuit device
KR20180076056A (ko) 집적회로 소자 및 그 제조 방법
KR102458311B1 (ko) 집적회로 소자
KR20200012242A (ko) 집적회로 소자
US10854608B2 (en) Integrated circuit device
US11575044B2 (en) Integrated circuit device
US11315926B2 (en) Integrated circuit devices and methods of manufacturing the same
US11251306B2 (en) Integrated circuit device
KR20190021102A (ko) 집적회로 장치
KR20200027817A (ko) 집적회로 장치
TW202218104A (zh) 積體電路裝置
US10672890B2 (en) Integrated circuit device
US20240088263A1 (en) Manufacturing method of integrated circuit device
US20220415782A1 (en) Integrated circuit device
US20230129825A1 (en) Integrated circuit device
US11888039B2 (en) Integrated circuit device
US20240145544A1 (en) Semiconductor device
KR20240072745A (ko) 집적회로 소자
JP2024073393A (ja) 集積回路素子
KR20240071836A (ko) 집적회로 소자