TW201621988A - 非揮發性記憶體的製造方法 - Google Patents

非揮發性記憶體的製造方法 Download PDF

Info

Publication number
TW201621988A
TW201621988A TW103143659A TW103143659A TW201621988A TW 201621988 A TW201621988 A TW 201621988A TW 103143659 A TW103143659 A TW 103143659A TW 103143659 A TW103143659 A TW 103143659A TW 201621988 A TW201621988 A TW 201621988A
Authority
TW
Taiwan
Prior art keywords
layer
region
gate
forming
volatile memory
Prior art date
Application number
TW103143659A
Other languages
English (en)
Other versions
TWI555065B (zh
Inventor
施凱僥
王思婷
馮祺凱
應宗樺
尹德源
Original Assignee
力晶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶科技股份有限公司 filed Critical 力晶科技股份有限公司
Priority to TW103143659A priority Critical patent/TWI555065B/zh
Priority to CN201410839660.9A priority patent/CN105810636B/zh
Priority to US14/601,232 priority patent/US9466605B2/en
Publication of TW201621988A publication Critical patent/TW201621988A/zh
Application granted granted Critical
Publication of TWI555065B publication Critical patent/TWI555065B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明提供一種非揮發性記憶體的製造方法。提供包括第一區與第二區的基底，並對第一區進行第一圖案化步驟以在第一區中形成多個閘極堆疊結構。之後，形成覆蓋每一閘極堆疊結構的側壁與上表面之第一側壁氧化層，並於第一側壁氧化層上形成保護層。接著，對第二區進行離子植入製程，再對第二區進行第二圖案化步驟以在第二區中形成多個閘極結構。然後，形成覆蓋每一閘極結構的側壁之第二側壁氧化層。

Description

非揮發性記憶體的製造方法
本發明是有關於一種半導體元件的製造方法，且特別是有關於一種非揮發性記憶體的製造方法。
非揮發性記憶體具有存入之資料在斷電後也不會消失之優點，因此，許多電器產品中必須具備此類記憶體，以維持電器產品開機時的正常操作。特別受到矚目的是快閃記憶體(flash memory)，由於具有可多次進行資料之存入、讀取、抹除等操作之特質，因此，已成為個人電腦和電子設備所廣泛採用的一種記憶體元件。在快閃記憶體製程中，如何降低熱預算(thermal budget)並提高記憶胞的可靠度，以進一步提升元件效能並節省製程成本，為本領域技術人員亟欲發展的目標。
本發明提供一種非揮發性記憶體的製造方法，能夠避免周邊電路區的熱衝擊作用並降低熱預算，更可提供具有良好電特 性的側壁氧化層，以進一步提升記憶胞的可靠度。
本發明的非揮發性記憶體的製造方法如下。提供包括第一區與第二區的基底，並對第一區進行第一圖案化步驟以在第一區中形成多個閘極堆疊結構。之後，形成覆蓋每一閘極堆疊結構的側壁與上表面之第一側壁氧化層，並於第一側壁氧化層上形成保護層。接著，對第二區進行離子植入製程，再對第二區進行第二圖案化步驟以在第二區中形成多個閘極結構。然後，形成覆蓋每一閘極結構的側壁之第二側壁氧化層。
在本發明的一實施例中，其中第一區為記憶胞區，第二區為周邊電路區。在本發明的一實施例中，在該第一區中，每一閘極堆疊結構由下而上依序包括穿隧介電層、浮置閘極、閘間介電層以及至少一控制閘極。在該第二區中，每一閘極結構由下而上依序包括圖案化的閘極氧化層以及閘極。
在本發明的一實施例中，所述非揮發性記憶體的製造方法更包括在第一側壁氧化層與保護層之間形成第一高溫沉積層。
在本發明的一實施例中，所述非揮發性記憶體的製造方法，其中在對第二區進行離子植入製程之後，在第二區中形成閘極材料層。接著，移除第一區中的保護層，以裸露出下方的第一高溫沉積層。之後，蝕刻第一高溫沉積層，以在覆蓋有第一側壁氧化層的閘極堆疊結構之側壁形成第一間隙壁，並裸露出覆蓋於閘極堆疊結構上表面的部分第一側壁氧化層。然後，對第二區進行第二圖案化步驟以在第二區中形成多個閘極結構，並形成第二 側壁氧化層。
在本發明的一實施例中，所述非揮發性記憶體的製造方法更包括在第二區中形成閘極材料層之後，於閘極材料層上形成第二高溫沉積層。
在本發明的一實施例中，所述非揮發性記憶體的製造方法更包括在移除第一區中的保護層之前，移除第二高溫沉積層。
在本發明的一實施例中，在形成第二側壁氧化層之後，更包括在第一間隙壁的外側形成第二間隙壁，以及在第二側壁氧化層的外側形成介電層。
在本發明的一實施例中，所述非揮發性記憶體的製造方法，其中保護層的材料為氮化矽或多晶矽。
在本發明的一實施例中，所述非揮發性記憶體的製造方法，其中內層的材料為氮化矽，外層的材料為氮氧化矽。
在本發明的一實施例中，所述非揮發性記憶體的製造方法，其中形成該第一側壁氧化層所需溫度高於形成該第二側壁氧化層所需溫度。
在本發明的一實施例中，所述非揮發性記憶體的製造方法，其中形成第一側壁氧化層的方法包括原位蒸汽生成製程或濕式氧化製程，形成第二側壁氧化層的方法包括快速熱氧化製程。
基於上述，本發明所提出之非揮發性記憶體的製造方法，可先形成第一側壁氧化層以覆蓋記憶胞區中的閘極堆疊結構，並於第一側壁氧化層上形成保護層。之後，才對周邊電路區 進行離子植入製程，並形成第二側壁氧化層以覆蓋周邊電路區中的閘極結構。因此，能夠有效地避免對周邊電路區造成熱衝擊作用並降低熱預算，更可提供具有良好氧化品質的側壁氧化層，以進一步提升記憶胞的可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200‧‧‧基底
102、202‧‧‧第一區
104、204‧‧‧第二區
106、206‧‧‧穿隧介電材料層
106a、106b、206a‧‧‧穿隧介電層
108、209‧‧‧閘極氧化層
108a、209a‧‧‧圖案化的閘極氧化層
110、210‧‧‧浮置閘極材料層
110a、110b、210a‧‧‧浮置閘極
111‧‧‧開口
112、212‧‧‧閘間介電材料層
112a、112b、212a‧‧‧閘間介電層
114‧‧‧第一控制閘極材料層
114a、114b‧‧‧第一控制閘極
116‧‧‧第二控制閘極材料層
116a、116b‧‧‧第二控制閘極
118、218‧‧‧第一高溫沉積層
118a、218a‧‧‧第一間隙壁
119‧‧‧孔隙
120、216‧‧‧第一側壁氧化層
122、220‧‧‧保護層
124、224‧‧‧閘極材料層
124a、224a‧‧‧閘極
126、226‧‧‧第二高溫沉積層
128、228‧‧‧第二側壁氧化層
130、230‧‧‧第二間隙壁
132、232‧‧‧介電層
140、150、240‧‧‧閘極堆疊結構
160、260‧‧‧閘極結構
214‧‧‧控制閘極材料層
214a‧‧‧控制閘極
圖1A至圖1F為依照本發明之一實施例所繪示的非揮發性記憶體之製造流程剖面示意圖。
圖2A至圖2F為依照本發明之另一實施例所繪示的非揮發性記憶體之製造流程剖面示意圖。
圖1A至圖1F為依照本發明之一實施例所繪示的非揮發性記憶體之製造流程剖面示意圖。
請參照圖1A，提供基底100，基底100例如為半導體基底、半導體化合物基底或是絕緣層上有半導體基底(Semiconductor Over Insulator，SOI)。半導體例如是IVA族的原子，例如矽或鍺。半導體化合物例如是IVA族的原子所形成之半導體化合物，例如是碳化矽或是矽化鍺，或是IIIA族原子與VA族原子所形成之半 導體化合物，例如是砷化鎵。基底100包括第一區102與第二區104。在本實施例中，第一區102例如是記憶胞區，而第二區104例如是周邊電路區。此實施例之製造流程可用於製造2T-NOR式記憶體。
請繼續參照圖1A，在第一區102及第二區104中形成穿隧介電材料層106。穿隧介電材料層106可以由單材料層構成。單材料層例如是低介電常數材料或是高介電常數材料。低介電常數材料為介電常數低於4的介電材料，例如是氧化矽或氮氧化矽。高介電常數材料為介電常數高於4的介電材料，例如是HfAlO、HfO2、Al2O3或Si3N4。穿隧介電材料層106的形成方法例如是化學氣相沉積法、低壓自由基氧化法(LPRO)或爐管氧化法等來形成。
接著，請繼續參照圖1A，形成浮置閘極材料層110以覆蓋第一區102及第二區104中的穿隧介電材料層106。浮置閘極材料層110的材料例如是多晶矽、摻雜多晶矽或是其他合適之材料。另外，如圖1A所示，第一區102中的浮置閘極材料層110上更包括由下而上依序配置的閘間介電材料層112與第一控制閘極材料層114。閘間介電材料層112例如是氧化矽或是氧化矽/氮化矽/氧化矽堆疊材料。第一控制閘極材料層114的材質例如是摻雜多晶矽。其中，閘間介電材料層112與第一控制閘極材料層114更具有開口111，以暴露出部分第一區102中的浮置閘極材料層110。
請參照圖1A與圖1B，在第二區104中形成第二控制閘 極材料層116以覆蓋第二區104中的浮置閘極材料層110。在第一區102中所述第二控制閘極材料層116(未繪示)亦覆蓋第一控制閘極材料層114，並填滿開口111。第二控制閘極材料層116的材質例如是摻雜多晶矽。接著，圖案化第一區102中的第二控制閘極材料層116、第一控制閘極材料層114、閘間介電材料層112、浮置閘極材料層110與穿隧介電材料層106，以形成多個閘極堆疊結構140、150。其中，如圖1B所示，閘極堆疊結構140由下而上依序包括穿隧介電層106a、浮置閘極110a、閘間介電層112a、第一控制閘極114a與第二控制閘極116a，而閘極堆疊結構150包括穿隧介電層106b、浮置閘極110b、第一控制閘極114b、第二控制閘極116b與閘間介電層112b。接著，形成第一側壁氧化層120以覆蓋第一區102中之閘極堆疊結構140、150的側壁與上表面，並覆蓋第二區104中的第二控制閘極材料層116。第一側壁氧化層120的形成方法包括原位蒸汽生成製程或爐管濕式氧化製程。第一側壁氧化層120例如是氧化矽層。一般而言，形成第一側壁氧化層120的製程所需溫度較高，例如可能採用溫度高至1000℃之原位蒸汽生成製程。
請參照圖1C，形成第一高溫沉積層118以覆蓋第一區102與第二區104中的第一側壁氧化層120，且閘極堆疊結構140與150之間的第一高溫沉積層118具有孔隙119。第一高溫沉積層118的材料例如是四乙氧基矽烷(tetraethyl orthosilicate，TEOS)。接著，再在第一高溫沉積層118上形成保護層122。在本發明中，保 護層122對於第一高溫沉積層118具有高蝕刻選擇比，較佳情況保護層122之材質應選擇為具有相對於氧化矽30倍以上的蝕刻選擇比，並且具有容易以濕式蝕刻移除之特性。保護層122可以是單層結構。單層結構的材料例如是氮化矽或多晶矽。保護層122也可以是包括內層與外層的雙層結構，其中內層的材料例如是氮化矽，該外層的材料例如是氮氧化矽。保護層122的形成方法例如是化學氣相沉積法(Chemical Vapor Deposition，CVD)。形成第一高溫沉積層118與後續保護層122的製程所需溫度一般在600~800℃之間。
請參照圖1C與圖1D，移除第二區104中的保護層122、第一高溫沉積層118、第一側壁氧化層120、第二控制閘極材料層116與浮置閘極材料層110。然後，對第二區104中的穿隧介電材料層106進行離子植入製程以形成摻雜區。接下來，如圖1D所示，移除穿隧介電材料層106並於第二區104中形成閘極氧化層108及閘極材料層124，同時覆蓋第一區102中的保護層122與第二區104中的閘極氧化層108。閘極材料層124的材質例如是摻雜多晶矽。之後，再形成第二高溫沉積層126，以覆蓋第一區102中與第二區104中的閘極材料層124。第二高溫沉積層126的材料例如是四乙氧基矽烷。
請參照圖1D與圖1E，移除第一區102中的第二高溫沉積層126及閘極材料層124，再移除保護層122，此時第二區104的第二高溫沉積層126未移除，故此時第二區104為第二高溫沉 積層126所保護。移除保護層122將裸露出第一區102中的第一高溫沉積層118。移除保護層122的方法例如是濕式蝕刻製程。當保護層122的材料是氮化矽時，可在例如160℃下以磷酸作為蝕刻劑移除。當保護層122的材料是多晶矽時，可以高溫APM(ammonium hydrogen peroxide mixture)作為蝕刻劑移除。之後，如圖1E所示，對第一區102中第一高溫沉積層118與第二區104中的第二高溫沉積層126進行非等向性蝕刻，以在覆蓋有第一側壁氧化層120的閘極堆疊結構140與150之側壁形成第一間隙壁118a，並裸露出覆蓋於閘極堆疊結構140與150上表面的部分第一側壁氧化層120。
請參照圖1E與圖1F，圖案化第二區104中的閘極氧化層108與閘極材料層124，以形成多個閘極結構160。其中，如圖1F所示，每一閘極結構160由下而上依序包括圖案化的閘極氧化層108a以及閘極124a。接著，形成第二側壁氧化層128覆蓋第二區104中之閘極結構160的側壁。第二側壁氧化層128的形成方法包括快速熱氧化製程。第二側壁氧化層128例如是氧化矽層。形成第二側壁氧化層128的製程所需溫度約在例如800℃左右。之後，在第一區102中之第一間隙壁118a的外側形成一第二間隙壁130，並在第二側壁氧化層128的外側形成介電層132。在本實施例中，第二間隙壁130與介電層132的材料相同，例如是氮化矽。第二間隙壁130與介電層132的形成方法，例如是先以原子層沉積(atomic layer deposition，ALD)製程形成介電材料層(未繪示) 以覆蓋第一間隙壁118a、位於閘極堆疊結構140與150上表面的部分第一側壁氧化層120、第二側壁氧化層128與閘極結構160的上表面，再對介電材料層進行非等向性蝕刻，以形成第二間隙壁130與介電層132。
圖2A至圖2F為依照本發明之另一實施例所繪示的非揮發性記憶體之製造流程剖面示意圖。此實施例之製造流程可用於製造1T-NOR式記憶體。
請參照圖2A，提供基底200。基底200的材質與上述實施例之基底100的材質類似，故在此不再贅述。基底200包括第一區202與第二區204。在本實施例中，第一區202例如是記憶胞區，而第二區204例如是周邊電路區。如圖2A所示，在第一區202及第二區204中形成穿隧介電材料層206。穿隧介電材料層206的材料與形成方法與上述實施例之穿隧介電材料層106類似，故在此不再贅述。
接著，請繼續參照圖2A，依序形成浮置閘極材料層210、閘間介電材料層212與控制閘極材料層214以覆蓋第一區202以及第二區204中的穿隧介電材料層206。其中，浮置閘極材料層210以及閘間介電材料層212的材料分別與上述實施例之浮置閘極材料層110以及閘間介電材料層112類似，故在此不再贅述。控制閘極材料層214的材質例如是摻雜多晶矽。
請參照圖2A與圖2B，圖案化第一區202中的穿隧介電材料層206、浮置閘極材料層210、閘間介電材料層212與控制閘 極材料層214，以形成多個閘極堆疊結構240。其中，如圖2B所示，閘極堆疊結構240由下而上依序包括穿隧介電層206a、浮置閘極210a、閘間介電層212a與控制閘極214a。同時，移除第二區204中的浮置閘極材料層210、閘間介電材料層212與控制閘極材料層214，裸露出穿隧介電材料層206。接下來，如圖2B所示，形成第一側壁氧化層216以覆蓋第一區202中之閘極堆疊結構240的側壁與上表面。第一側壁氧化層216的形成方法包括原位蒸汽生成製程或濕式氧化製程。
請參照圖2C，形成第一高溫沉積層218以覆蓋第一區202中的第一側壁氧化層216以及第二區204中的穿隧介電材料層206。接著，再在第一高溫沉積層218上形成保護層220。在本發明中，保護層220對於第一高溫沉積層218具有高蝕刻選擇比，並具有容易移除之特性。第一高溫沉積層218以及保護層220的組成以及形成方法分別與上述實施例之第一高溫沉積層118以及保護層122類似，故在此不在贅述。
請參照圖2C與圖2D，移除第二區204中的保護層220、第一高溫沉積層218，並對穿隧介電材料層206進行離子植入製程，如圖2D所示，移除穿隧介電材料層206並在第二區204中形成閘極氧化層209，接著形成閘極材料層224，同時覆蓋第一區202中的保護層220與第二區204中的閘極氧化層209。閘極材料層224的材質例如是摻雜多晶矽。接著，再形成第二高溫沉積層226，以覆蓋第一區202中與第二區204中的閘極材料層224。第 二高溫沉積層226的材料例如是四乙氧基矽烷。
請參照圖2D與圖2E，移除第一區202中的第二高溫沉積層226及閘極材料層224，再移除保護層220，此時第二區204的第二高溫沉積層226未移除，故此時第二區204為第二高溫沉積層226所保護，移除保護層220將裸露出第一區202中的第一高溫沉積層218。移除保護層220的方法與上述實施例中移除保護層122的方法類似，故在此不再贅述。之後，如圖2E所示，對第一區202中第一高溫沉積層218與第二區204中的第二高溫沉積層226進行非等向性蝕刻，以在覆蓋有第一側壁氧化層216的閘極堆疊結構240之側壁形成第一間隙壁218a，並裸露出覆蓋於閘極堆疊結構240上表面的部分第一側壁氧化層216。
請參照圖2E與圖2F，圖案化第二區204中的閘極氧化層209與閘極材料層224，以形成多個閘極結構260。其中，如圖2F所示，每一閘極結構260由下而上依序包括圖案化的閘極氧化層209a以及閘極224a。接著，形成第二側壁氧化層228覆蓋第一區204中之閘極結構260的側壁。第二側壁氧化層228的形成方法包括快速熱氧化製程。之後，在第一間隙壁218a的外側形成一第二間隙壁230，並在第二側壁氧化層228的外側形成介電層232。第二間隙壁230與介電層232的材料以及形成方法與上述實施例之第二間隙壁130與介電層132類似，故在此不再贅述。
綜上所述，本發明所提出之非揮發性記憶體的製造方法，可先利用較高溫度製程在記憶胞區來形成第一側壁氧化層以 覆蓋記憶胞區中的閘極堆疊結構，並在記憶胞區之第一側壁氧化層上形成保護層。之後，才對周邊電路區進行離子植入製程，並形成第二側壁氧化層以覆蓋周邊電路區中的閘極結構。本發明所提出之非揮發性記憶體的製造方法中形成該第一側壁氧化層所需溫度高於形成該第二側壁氧化層所需溫度。
由於先針對記憶胞區進行較高溫度之製程，然後才在周邊電路區進行離子植入製程，可以避免植入離子的摻雜區因高溫趨入效應而導致摻雜區輪廓改變。因此，能夠有效地避免對周邊電路區造成熱衝擊作用並降低熱預算，更無須因為擔心影響周邊電路區，而可以在記憶胞區進行較高溫度製程，故能提供具有良好氧化品質的側壁氧化層，進一步提升記憶胞的效能。本發明之方法中，可以針對不同區域分別進行側壁氧化層之製程，並且周邊電路區之形成第二側壁氧化層之製程可以不同於記憶胞區之形成第一側壁氧化層之製程，故可以視其電性需求，採用不同製程形成厚薄與特性不同的氧化層，進一步提升記憶胞的可靠度。此外，由於先在記憶胞區之第一側壁氧化層上形成保護層，然後才對周邊電路區進行離子植入製程，可以避免因離子植入造成損傷。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
200‧‧‧基底
202‧‧‧第一區
204‧‧‧第二區
206a‧‧‧穿隧介電層
209‧‧‧閘極氧化層
210a‧‧‧浮置閘極
212a‧‧‧閘間介電層
214a‧‧‧控制閘極
216‧‧‧第一側壁氧化層
218‧‧‧第一高溫沉積層
220‧‧‧保護層
224‧‧‧閘極材料層
226‧‧‧第二高溫沉積層
240‧‧‧閘極堆疊結構

Claims (15)

  1. 一種非揮發性記憶體的製造方法，包括：提供一基底，該基底包括一第一區與一第二區；對該第一區進行一第一圖案化步驟以在該第一區中形成多個閘極堆疊結構，形成該些閘極堆疊結構之後，形成一第一側壁氧化層，以覆蓋每一閘極堆疊結構的側壁與上表面；形成該第一側壁氧化層之後，於該第一側壁氧化層上形成一保護層；形成該保護層之後，對該第二區進行一離子植入製程；對該第二區進行該離子植入製程之後，對該第二區進行一第二圖案化步驟以在該第二區中形成多個閘極結構；以及形成一第二側壁氧化層，以覆蓋每一閘極結構的側壁。
  2. 如申請專利範圍第1項所述的非揮發性記憶體的製造方法，其中該第一區為記憶胞區，該第二區為周邊電路區。
  3. 如申請專利範圍第1項所述的非揮發性記憶體的製造方法，其中每一閘極堆疊結構包括一穿隧介電層、一浮置閘極、一閘間介電層以及至少一控制閘極。
  4. 如申請專利範圍第1項所述的非揮發性記憶體的製造方法，其中每一閘極結構包括一圖案化的閘極氧化層以及一閘極。
  5. 如申請專利範圍第1項所述的非揮發性記憶體的製造方法，更包括在該第一側壁氧化層與該保護層之間形成一第一高溫沉積層。
  6. 如申請專利範圍第5項所述的非揮發性記憶體的製造方法，其中在對該第二區進行該離子植入製程之後，形成該第二側壁氧化層之前，更包括以下步驟：在該第二區中形成一閘極材料層；在該第二區中形成該閘極材料層之後，移除該第一區中的該保護層，以裸露出下方的該第一高溫沉積層；蝕刻該第一高溫沉積層，以在覆蓋有該第一側壁氧化層的該些閘極堆疊結構之側壁形成一第一間隙壁，並裸露出覆蓋於該些閘極堆疊結構上表面的部分該第一側壁氧化層；以及形成該第一間隙壁之後，對該第二區進行該第二圖案化步驟以在該第二區中形成多個閘極結構，並形成該第二側壁氧化層。
  7. 如申請專利範圍第6項所述的非揮發性記憶體的製造方法，更包括在該第二區中形成該閘極材料層之後，於該閘極材料層上形成一第二高溫沉積層。
  8. 如申請專利範圍第7項所述的非揮發性記憶體的製造方法，更包括在移除該第一區中的該保護層之前，移除該第二高溫沉積層。
  9. 如申請專利範圍第6項所述的非揮發性記憶體的製造方法，其中在形成該第二側壁氧化層之後，更包括在該第一間隙壁的外側形成一第二間隙壁，以及在該第二側壁氧化層的外側形成一介電層。
  10. 如申請專利範圍第1項所述的非揮發性記憶體的製造方 法，其中該保護層的材料為氮化矽或多晶矽。
  11. 如申請專利範圍第1項所述的非揮發性記憶體的製造方法，其中該保護層為一雙層結構，該雙層結構包括一內層與一外層。
  12. 如申請專利範圍第11項所述的非揮發性記憶體的製造方法，其中該內層的材料為氮化矽，該外層的材料為氮氧化矽。
  13. 如申請專利範圍第1項所述的非揮發性記憶體的製造方法，其中形成該第一側壁氧化層所需溫度高於形成該第二側壁氧化層所需溫度。
  14. 如申請專利範圍第13項所述的非揮發性記憶體的製造方法，其中形成該第一側壁氧化層的方法包括原位蒸汽生成製程或濕式氧化製程。
  15. 如申請專利範圍第13項所述的非揮發性記憶體的製造方法，其中形成該第二側壁氧化層的方法包括快速熱氧化製程。
TW103143659A 2014-12-15 2014-12-15 非揮發性記憶體的製造方法 TWI555065B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103143659A TWI555065B (zh) 2014-12-15 2014-12-15 非揮發性記憶體的製造方法
CN201410839660.9A CN105810636B (zh) 2014-12-15 2014-12-30 非挥发性存储器的制造方法
US14/601,232 US9466605B2 (en) 2014-12-15 2015-01-21 Manufacturing method of non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103143659A TWI555065B (zh) 2014-12-15 2014-12-15 非揮發性記憶體的製造方法

Publications (2)

Publication Number Publication Date
TW201621988A true TW201621988A (zh) 2016-06-16
TWI555065B TWI555065B (zh) 2016-10-21

Family

ID=56111931

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143659A TWI555065B (zh) 2014-12-15 2014-12-15 非揮發性記憶體的製造方法

Country Status (3)

Country Link
US (1) US9466605B2 (zh)
CN (1) CN105810636B (zh)
TW (1) TWI555065B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645546B (zh) * 2016-07-13 2018-12-21 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044844A (ja) * 2003-07-23 2005-02-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7138323B2 (en) * 2004-07-28 2006-11-21 Intel Corporation Planarizing a semiconductor structure to form replacement metal gates
TWI261919B (en) * 2004-07-29 2006-09-11 Macronix Int Co Ltd Method of manufacturing a non-volatile memory device
US7495279B2 (en) 2005-09-09 2009-02-24 Infineon Technologies Ag Embedded flash memory devices on SOI substrates and methods of manufacture thereof
TW200913167A (en) * 2007-09-10 2009-03-16 Powerchip Semiconductor Corp Method for fabricating non-volatile memory
US8455923B2 (en) 2010-07-01 2013-06-04 Aplus Flash Technology, Inc. Embedded NOR flash memory process with NAND cell and true logic compatible low voltage device
JP5621381B2 (ja) * 2010-07-28 2014-11-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
TWI467745B (zh) * 2012-05-07 2015-01-01 Ememory Technology Inc 非揮發性記憶體及其製作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645546B (zh) * 2016-07-13 2018-12-21 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US10269818B2 (en) 2016-07-13 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11004858B2 (en) 2016-07-13 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11812608B2 (en) 2016-07-13 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN105810636A (zh) 2016-07-27
CN105810636B (zh) 2019-10-11
TWI555065B (zh) 2016-10-21
US9466605B2 (en) 2016-10-11
US20160172367A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
US9899413B2 (en) Integrated structures and methods of forming vertically-stacked memory cells
US9543313B2 (en) Nonvolatile memory device and method for fabricating the same
US8435877B2 (en) Methods of manufacturing semiconductor devices
JP2009027161A (ja) フラッシュメモリ素子の製造方法
KR20150083426A (ko) 반도체 장치의 제조방법
US20160284719A1 (en) Integrated Structures and Methods of Forming Vertically-Stacked Memory Cells
US9293360B2 (en) Manufacturing method of semiconductor memory device with air gap isolation layers
US7888208B2 (en) Method of fabricating non-volatile memory device
KR100833437B1 (ko) 낸드 플래시 메모리 소자의 제조방법
KR20090036850A (ko) 플래시 메모리 소자 및 그 제조 방법
US9337208B2 (en) Semiconductor memory array with air gaps between adjacent gate structures and method of manufacturing the same
TWI555065B (zh) 非揮發性記憶體的製造方法
TWI615949B (zh) 三維記憶體元件及其製造方法
US20090053881A1 (en) Method of forming dielectric layer of semiconductor memory device
KR100880341B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
CN101393896A (zh) 快闪存储器的制造方法
TWI565035B (zh) 記憶單元及其製造方法
KR20110128468A (ko) 패턴 형성 방법, 게이트 구조물 형성 방법 및 이를 이용한 반도체 장치 제조 방법
TWI559455B (zh) 非揮發性記憶體的製造方法
TW201635445A (zh) 半導體裝置的製作方法
JP5545809B2 (ja) 半導体装置の製造方法
JP2015035547A (ja) 不揮発性半導体記憶装置及びその製造方法
KR101132363B1 (ko) 반도체 메모리 소자 및 그 형성방법
KR20100019633A (ko) 반도체 소자의 제조 방법
KR20090036852A (ko) 플래시 메모리 소자의 제조 방법