TW201539983A - 比較電路 - Google Patents

比較電路 Download PDF

Info

Publication number
TW201539983A
TW201539983A TW103136293A TW103136293A TW201539983A TW 201539983 A TW201539983 A TW 201539983A TW 103136293 A TW103136293 A TW 103136293A TW 103136293 A TW103136293 A TW 103136293A TW 201539983 A TW201539983 A TW 201539983A
Authority
TW
Taiwan
Prior art keywords
voltage
switch
input terminal
comparator
input
Prior art date
Application number
TW103136293A
Other languages
English (en)
Other versions
TWI637600B (zh
Inventor
Minoru Ariyama
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201539983A publication Critical patent/TW201539983A/zh
Application granted granted Critical
Publication of TWI637600B publication Critical patent/TWI637600B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H03F3/45937—Measuring at the loading circuit of the differential amplifier
    • H03F3/45941—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本發明係一種比較電路，其中，提供去除在比較電路之比較器的偏移電壓的影響，在高溫中，亦可得到高精確度之比較判定結果的比較電路。 具備：備有藉由第一電容而加以輸入第一輸入電壓之第一輸入端子，與藉由第二電容而加以輸入第二輸入電壓之第二輸入端子，與輸出端子之比較器，和一端加以連接於第一輸入端子，以取樣相位而開啟，將第一輸入端子之電壓，作為輸出端子之電壓的第一開關，和一端加以連接於第二輸入端子，以取樣相位而開啟，將第二輸入端子之電壓，作為基準電壓之第二開關，和以比較相位而開啟，將第一開關之另一端與第二開關之另一端的電壓作為均等之第三開關者。

Description

比較電路
本發明係有關比較電壓大小之比較電路，特別是有關抑制高溫時之電路元件之洩漏電流或經由雜訊的影響，進行高精確度之電壓的電路。
在電子電路一般中，作為比較複數之電壓，而判定其大小之電路，加以使用比較電路(例如，參照專利文獻1)。
將以往的比較電路之一例的電路圖，示於圖9。以往之比較電路係使用比較器(比較器)，判定2個輸入電壓的差分之電壓是較特定的電壓為大或小。在此比較中，比較器所具有之偏移電壓(輸入偏移電壓)或雜訊則成為誤差的要因，而有精確度下降的問題。上述之輸入偏移電壓係作為一例，係經由構成比較器之輸入電路之元件的特性不均而產生。另外，上述之雜訊係經由構成電路之單體電晶體所具有之閃爍雜訊，或單體電晶體或阻抗元件所具有之熱雜訊而產生。
為了降低前述比較器所具有之偏移電壓的影響，而圖9所示之比較電路係成為以下的構成。具有比較器5，和加以連接於比較器5之反轉輸入端子N3與輸出端子之間的開關S3，和加以連接於比較器5之反轉輸入端子N3與輸入端子N1之間的電容3，和加以連接於比較器5之非反轉輸入端子N4與比較電壓輸入端子Nref之間的開關S4，和加以連接於比較器5之非反轉輸入端子N4與連接點N41之間的開關S1，和加以連接於輸入端子N2與連接點N41之間的電容4，和連接點N41與比較電壓輸入端子N0之間的開關S2。在此，將比較電壓輸入端子N0之電壓作為V0，將比較電壓輸入端子Nref之電壓作為Vref，將輸入端子N1之電壓作為V1，將輸入端子N2之電壓作為V2，將比較器5之反轉輸入端子N3之電壓作為V3，將比較器5之非反轉輸入端子N4之電壓作為V4，將比較器5之輸出端子的電壓作為Vo。另外，將比較器5之輸入偏移電壓作為Voa。
圖9之比較電路係如圖10所示，控制開關S1~S4而進行動作。動作之一周期係由取樣相位 1與比較相位 2所成。在取樣相位 1中，開關S1則關閉，而開關S2~S4則開啟。在比較相位 2中，開關S1則開啟，而開關S2~S4則關閉。另外，各連接點或附於端子的電壓末尾之 1或 2，係作為顯示在取樣相位 1或比較相位 2之電壓者。
在取樣相位 1中，開關S1則關閉，而開關 S2則開啟，對於電容4加以充電有△VC4 1=V0-V2 1。因開關S4開啟之故而成為V4 1=Vref。比較器5係因開關S3開啟之故，作為電壓伴隨氣電路而進行動作，而具有輸入偏移電壓Voa之故而成為Vo 1=V4 1+Voa。另外，因開關S3開啟之故而為V3 1=Vo 1，即，成為V3 1=Vref+Voa，對於電容3加以充電有△VC3 1=V3 1-V1 1=Vref+Voa-V1 1。彙整在取樣相位 1之電容3與加以存積於電容4之電荷時，而成為如以下。
在比較相位 2中，開關S2~S4則關閉，而開關S1則開啟。對於電容3係因加以保持有在式(43)所示之△VC3 1之故，而電壓V3係誠如以下。
另一方面，對於電容4係因加以保持有在式(44)所示之△VC4 1之故，而電壓V4係誠如以下。
最終，在式(45)所示之電壓V3與式(46)所示之電壓V4則在比較器5中加以比較，從輸出端子，加以輸出高位準或低位準。
當考慮比較器5之輸入偏移電壓Voa時，在比較器5所比較之電壓係誠如以下。
對於式(47)係加以顯示有未包含有比較器5之輸入偏移電壓Voa，而加以相抵偏移電壓者。隨之，以比較相位 2，在比較器5中，加以比較輸入電壓成分{(V2 2-V1 2)-(V2 1-V1 1)}與基準電壓成分(Vref-V0)。經由以上，去除成為誤差要因之比較器之偏移電壓成分之影響，可實現誤差少之高精確度的輸出之比較電路者。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本特開2008-236737號公報
但在搭載於汽車等之電路中，近年，有更要求在高溫下的動作，又要求更高精確度化之傾向。在如前述之以往的比較電路中，有著在比較相位中，經由在高溫時更為顯著之開關的截止漏電電流而加以注入電荷於電容，對於比較之結果而產生誤差之課題。具體而言，在圖 9之比較電路中，在比較相位 2，對於僅流入有開關S3之洩漏電流於電容3之情況而言，對於容量4係流入有開關S2及S4之洩漏電流之故，在比較器之輸入的電壓之變動量則在反轉輸入端子N3側與非反轉輸入端子N4側而成為不同，而對於比較結果產生誤差。一般而言，構成開關的電晶體之洩漏電流係隨著變為高溫而增加之故，誤差係越變為高溫而越顯著。另外，電晶體為MOS電晶體之情況，通道間之洩漏電流係依存於汲極-源極之間的電壓差之故，而在關閉中的開關，經由未加以連接於電容側之電壓，開關的洩漏電流之流向或大小則不同，而對於比較結果產生誤差。
另外，在以往的比較電路中，對於構成開關之電晶體元件則從開啟遷移至關閉時而產生之雜訊成分(例如，通道電荷注入或時脈饋通)的影響，亦有對於各電容之開關的連接為非對稱之故，而在經由開關的雜訊成分之比較器的輸入之電壓的變動量則反轉輸入端子N3側與非反轉輸入端子N4側而成為不同，成為誤差產生的要因之課題。
本發明係有鑑於如此的點而作為之構成，其目的為提供：以簡便的電路構成而除去比較器之輸入偏移電壓之影響的同時，抑制經由開關的截止漏電電流或經由雜訊成分之誤差的影響，而可得到高精確度之比較判定結果之比較電路者。
為了解決以往如此之問題點，本發明之比較電路係做成如下之構成。
一種比較電路，其中，具備：備有藉由第一電容而加以輸入第一輸入電壓之第一輸入端子，與藉由第二電容而加以輸入第二輸入電壓之第二輸入端子，與輸出端子之比較器，和一端加以連接於第一輸入端子，以取樣相位而開啟，將第一輸入端子之電壓，作為輸出端子之電壓的第一開關，和一端加以連接於第二輸入端子，以取樣相位而開啟，將第二輸入端子之電壓，作為基準電壓之第二開關，和以比較相位而開啟，將第一開關之另一端與第二開關之另一端的電壓作為均等之第三開關者。
如根據本發明之比較電路，經由有效地活用開關與電容與比較器之時，成為可以簡便的電路構成而去除在比較器而產生之偏移成分或開關之截止漏電電流成分或開關的雜訊成分而產生之誤差，而遍佈於廣泛之溫度範圍進行高精確之比較者。
11、12‧‧‧比較器
111、112‧‧‧差動放大器
113‧‧‧加算器
I1‧‧‧定電流電路
圖1係第1實施形態之比較電路的電路圖。
圖2係顯示第1實施形態之各開關的動作的圖。
圖3係顯示使用於本發明之比較電路之比較器之一例的電路圖。
圖4係顯示使用於本發明之比較電路之比較器之其他例的電路圖。
圖5係第2實施形態之比較電路的電路圖。
圖6係顯示第2實施形態之各開關的動作的圖。
圖7係第3實施形態之比較電路的電路圖。
圖8係第4實施形態之比較電路的電路圖。
圖9係以往之比較電路的電路圖。
圖10係顯示以往的比較電路之各開關的動作的圖。
本發明之比較電路係可作為在半導體電路之高精確度之比較電路而廣泛加以利用。以下，對於本發明之比較電路，參照圖面加以說明。
<第1實施形態>
圖1係第1實施形態之比較電路的電路圖。第1實施形態之比較電路係具備：比較器11，和電容C1，C2，和開關S11，S12，S13，S21。
比較器11係具有4個輸入端子和1個輸出端子，詳細係具有：第一差動輸入對之第一輸入端子N3，和第一差動輸入對之第二輸入端子N4，和第二差動輸入對之第一輸入端子N5，和第二差動輸入對之第二輸入端 子N6和輸出端子OUT。電容C1係具有2個端子，一方的端子係加以連接於比較器11之第一差動輸入對之第一輸入端子N3，而另一方的端子係加以連接於輸入端子N1。電容C2係具有2個端子，一方的端子係加以連接於比較器11之第一差動輸入對之第二輸入端子N4，而另一方的端子係加以連接於輸入端子N2。開關S11係具有2個端子，一方的端子係加以連接於比較器11之第一差動輸入對之第一輸入端子N3，而另一方的端子係加以連接於比較器11之輸出端子OUT。開關S12係具有2個端子，一方的端子係加以連接於比較器11之第一差動輸入對之第二輸入端子N4。開關S13係具有2個端子，一方的端子係加以連接於基準電壓輸入端子Nref0。開關S21係具有2個端子，一方的端子係加以連接於比較器11之輸出端子OUT。各開關S12，S13，S21之另一方的端子係共通地加以連接。開關S11，S12，S13，S21係經由開關控制信號(對於電路圖係未圖示)，而控制開啟或關閉。對於比較器11之第二差動輸入對之第一輸入端子N5係加以連接有第一基準電壓輸入端子Nref1，而對於比較器11之第二差動輸入對之第二輸入端子N6係加以連接有第二基準電壓輸入端子Nref2。
接著，說明第1實施形態之比較電路的動作。
首先，說明比較器11之動作。比較器11係具有輸出放大一對之輸入電壓的差的值，和放大另一對之輸入電壓 的差的值之和的機能。將概念性地顯示此放大機能的圖，示於圖3。
圖3係顯示比較器11之機能的概念圖。
圖3之比較器11係具有差動放大器111，112與加算器113，而如以下加以連接而構成。比較器11之第一差動輸入對之第一輸入端子N3則加以連接於差動放大器111之反轉輸入端子，而第一差動輸入對之第二輸入端子N4則加以連接於差動放大器111之非反轉輸入端子，第二差動輸入對之第一輸入端子N5則加以連接於差動放大器112之反轉輸入端子，第二差動輸入對之第二輸入端子N6則加以連接於差動放大器112之非反轉輸入端子。差動放大器111之輸出與差動放大器112之輸出係各加以連接於加算器113之輸入，而加算器113之輸出則加以連接於比較器11的輸出端子OUT。
比較器11係如以上加以連接，誠如以下進行動作。
差動放大器111係放大2個輸入端子N3與N4的電壓的差而輸入至加算器113，而差動放大器112係放大2個輸入端子N5與N6的電壓的差而輸入至加算器113。加算器113係輸出差動放大器111與差動放大器112之輸出的和。以式子來顯示此放大機能時，成為Vo=A1×(V4-V3)+A2×(V6-V5)．．．(1)。
在此，A1及A2係各為差動放大器111及112之放大 率。另外，將各端子N3~N6及OUT之電壓，各做成V3~V6及Vo。
在圖1之比較電路中，圖3所示之比較器11之第一差動輸入對之第一輸入端子N3與輸出端子OUT係加以連接於開關S11之兩端。在開關S11開啟之狀態中，Vo與V3係成為略相等之電壓之故，Vo係從式(1)，誠如以下所示。
Vo=A1/(1+A1)×V4+A2/(1+A1)×(V6-V5)．．．(2)說明之方便上，放大率A1及A2係作為充分大時，得到下式。
Vo=V4+(A2/A1)×(V6-V5)．．．(3)
即，在開關S11開啟時之狀態中，與比較器11之輸出端子OUT，加以電性連接有第一差動輸入對之第一輸入端子N3，即差動放大器111之反轉輸入端子，而加以形成反饋電路，而輸出電壓Vo係不僅跟隨於輸入電壓V4，而亦輸出以放大率A2與A1的比而放大輸入V6與V5之電壓的差分之電壓的和，作為如一種電壓跟隨器。
另一方面，在開關S11開啟之狀態中，因於比較器11未形成有反饋電路之故，而比較器11係作為比較器(比較器)其構成而進行動作。從式(1)成為Vo=A1×{(V4-V3)+(A2/A1)×(V6-V5)}．．．(4)之故，即比較器11係在開關S11為關閉之狀態中，以充分大的放大率A1，放大V4與V3之差分的電壓，和以放 大率A2與A1的比而放大V6與V5之差分的電壓的和之電壓，進行從輸出端子OUT輸出高位準信號(一般為正的電源電壓位準)或低位準信號(一般為負的電源電壓位準，或GND位準)之比較動作。
在此，將比較器11之輸入偏移電壓，在第一差動輸入對之第二輸入端子N4中，作為Voa1、而在第二差動輸入對之第二輸入端子N6中，作為Voa2時，表示考慮輸入偏移電壓之比較器11的動作係在開關S11開啟與關閉時，從各式(3)，式(4)成為如以下。
開關S11開啟時Vo=(V4+Voa1)+(A2/A1)×(V6+Voa2-V5)．．．(5)
開關S11關閉時Vo=A1×{(V4+Voa1-V3)+(A2/A1)×(V6+Voa2-V5)}．．．(6)
以上則為圖3所示之比較器11之動作說明。
圖2係顯示各開關之動作的圖。
比較動作之一周期係由取樣相位 1與比較相位 2之2個相位所成。開關S11，S12，S13，S21係經由圖2之開關控制信號而加以控制。開關S11，S12，S13係經由開關控制信號係由取樣相位 1而開啟，而由比較相位 2而關閉。另外，開關S21係由取樣相位 1而關閉，由比較相位 2而開啟。
說明在圖1之比較電路之各相位的動作之概略。取樣相位 1係將輸入端子N1之電壓V1，輸入端子N2之電壓V2，第一基準電壓輸入端子Nref1之電壓 Vref1、第二基準電壓輸入端子Nref2之電壓Vref2，和比較器11之偏移電壓，記憶於電容C1及C2的相位。比較相位 2係相抵在取樣相位 1之比較器11之偏移成分同時，進行輸入端子N1與輸入端子N2之間的電壓差，和第一基準電壓Vref1和第二基準電壓Vref2之間的電壓差之相位。
於以下，對於取樣相位 1與比較相位 2，加以詳細說明。
在取樣相位 1中，開關S11，S12，S13係開啟，而開關S21係關閉。隨之，對於比較器11之各輸入端子係加以供給接下來的電壓。對於比較器11之第一差動輸入對之第一輸入端子N3係賦予輸出端子OUT之電壓Vo，而對於第一差動輸入對之第二輸入端子N4係賦予基準電壓Vref0，對於第二差動輸入對之第一輸入端子N5係賦予第一基準電壓Vref1，對於第二差動輸入對之第二輸入端子N6係賦予第二基準電壓Vref2。開關S11係開啟時，比較器11係如式(5)所示地進行動作之故，第一差動輸入對之第一輸入端子N3之電壓係如下所顯示。
各電壓之末尾之 1係顯示為在取樣相位 1之電壓情況。在此之後係對於其他的電壓，或在比較相位 2亦為同樣地表記。
對於電容C1係加以充電有電壓V3與電壓V1 之差分△VC1 1
當代入式(7)於上式時，得到下式。
另一方面，對於電容C2係加以充電有電壓V4與電壓V2之差分△VC2 1
對於第一差動輸入對之第二輸入端子N4係賦予基準電壓Vref0之故，而從式(10)得到下式。
另一方面，在比較相位 2中，開關S11，S12，S13係關閉，而開關S21係開啟。開關S11則關閉，對於電容C1係因加以充電有△VC1 1之故，電壓V3係以電壓V1與△VC1 1而訂定，由下式所表示。
當對於上式，代入加以充電於電容C1之△VC1 1之式(9)時，成為如以下。
另外，開關S12則關閉，對於電容C2係因加以充電 有△VC2 1之故，電壓V4係以電壓V2與△VC2 1而訂定，由下式所表示。
當對於上式，代入加以充電於電容C2之△VC2 1之式(11)時，成為如以下。
另外，開關S11係關閉時，比較器11係如式(6)所示地進行動作之故，比較器11之輸出端子OUT之電壓Vo係如下所顯示。
當對於上式代入由式(13)所示之V3 2、由式(15)所示之V4 2時，得到下式。
為了容易理解式(17)，而將從輸入端子N1及輸入端子N2所供給之電壓成分作為△Vin，而將第一基準電壓輸入端子Nref1及第二基準電壓輸入端子Nref2所供給之電壓成分作為△Vref時，式(17)係如以下所表示。
在此為
在此，比較器11之輸入偏移電壓Voa1、Voa2係為了嚴密顯示經時變化或溫度變化(溫度漂移)，而並非一定的值，但取樣相位 1及比較相位 2的時間則對於輸入偏移電壓之經時變化或溫度變化而言，如為充分短的時間，輸入偏移電壓的值係可看作在取樣相位 1與比較相位 2為略相等的值。隨之，在式(18)中，Voa1 2-Voa1 1、Voa2 2-Voa2 1係略成為零的值，在比較相位 2之比較器11的比較動作時，比較器11之偏移成分係被加以去除。因而，式(18)係如以下所示。
隨之，比較從輸入端子N1及輸入端子N2所供給之電壓成分△Vin，和從第一基準電壓輸入端子Nref1及第二基準電壓輸入端子Nref2所供給之電壓成分△Vref之結果則以充分大之放大率A1所放大，最終成為從比較器11之輸出端子OUT，作為高位準信號或低位準信號而加以輸出者。作為例，當舉出施加於決定△Vin之輸入端子N1及輸入端子N2之電壓時，例如，對於呈成為V1 2= V2 1=V1’、V1 1=V2 2=V2’地，從外部輸入電壓之情況，自式(19)而成為△Vin=2×(V2’-V1’)，將V1’和V2’差作為2倍之電壓則成為作為輸入電壓成分而加以輸入至比較器11者。另外，另一方面，決定△Vref之第一基準電壓Vref1及第二基準電壓Vref2係例如，對於呈成為Vref2 1=Vref1 1=Vref2 2=Vref2’、Vref1 2=Vref1’地，從外部施加基準電壓之情況，自式(20)而成為△Vref=Vref1’-Vref2’，Vref1’與Vref2’的差之電壓則成為作為基準電壓成分而加以輸入至比較器11者。為了簡便，呈成為A1=A2地作為設計差動放大器111，112時，對於此例的情況，式(21)係成為 而成為得到輸入電壓成分2×(V2’-V1’)與基準電壓成分(Vref1’-Vref2’)之比較結果者。
在此，當著眼於式(17)時，對於此式係未含有Vref0的項。此係於加以充電於電容C1之電壓△VC1 1，和加以充電於電容C2之電壓△VC2 1雙方，含有Vref0 1的項，在導出Vo 2的過程中，加以相抵Vref0的項之故。此情況係在本實施形態的比較電路中，賦予至基準電壓輸入端子Nref0之電壓則即使為任何值，比較結果係亦顯示未根據Vref0之電壓者。在實際的電路中，對於可輸入至比較器11之電壓範圍，係有同相輸入電壓範圍之限制，對於脫離此電壓範圍之情況，係有無法正常地進行高精確度的比較之可能性。比較對象之輸入端 子N1及輸入端子N2之電壓則即使作為比較器11之同相輸入電壓範圍外的電壓，在本實施形態之比較電路磁性感測裝置中，由呈成為比較器11之同相輸入電壓範圍內地選擇基準電壓輸入端子Nref0之電壓者，有著可進行高精確度之比較的優點。當作為另外的表現時，可說是具有可顯著緩和由比較器11所要求之同相輸入電壓範圍的優點。
接著，說明經由開關S13與S21之效果。在比較相位 2中，由開關S13關閉，而開關S21開啟者，將開關S21之另一方的端子之電壓，呈相等於比較器11之輸出端子OUT之電壓Vo地使其動作。隨之，為關閉狀態之開關S11與S12之各另一方之端子的電壓係成為相等於比較器11之輸出端子OUT之電壓Vo。
假設，開關S13則以比較相位 2，與取樣相位 1相同而保持開啟，而開關S21則以比較相位 2，與取樣相位 1相同而保持關閉之情況，換言之，開關S13與S21未存在，而認為開關S12之另一方的端子則加以直接連接於基準電壓輸入端子Nref0之情況。對於此情況，在比較相位 2中，開關S11之另一方的電壓係成為相等於比較器11之輸出端子OUT之電壓Vo，因應比較結果而成為高位準信號(一般係正的電源電壓位準)或低位準信號(一般係負的電源電壓位準，或GND位準)的電壓。另一方面，開關S12之另一方的電壓係成為相等於基準電壓輸入端子Nref0之電壓。如前述，基準電 壓輸入端子Nref0之電壓係呈成為比較器11之同相輸入電壓範圍內地選擇為佳，一般而言，係加以設定為正的電源電壓位準與負的電源電壓位準(或GND位準)之間的電壓，作為例，係中間的電壓。隨之，在比較相位 2中，開關S11之另一方的端子之電壓與開關S21之另一方的端子之電壓係成為差非常大的電壓。另一方面，開關S11與S12之一方的端子之電壓係由各式(13)及式(15)所示之電壓，並非相等之電壓，但成為均將在基準電壓輸入端子Nref0之取樣相位 1的電壓，作為基準之電壓，特別是在比較器11之比較判定結果切換的邊界條件附近中，成為大致接近之電壓(至少，單方成為正或負的電源電壓，而另一方成為正與負之電源電壓之中間電壓程度之電壓差係未產生)。從以上，為關閉狀態之開關S11之兩端子間之電壓差，和開關S12之兩端子間之電壓差係成為大不同。做為關閉狀態之開關的理想特性，係可舉出未根據兩端子間的電壓差而未流動有電流於端子間之情況，但在實際的電路中，對於開關之端子間係流動有洩漏電流，另外，經由兩端子間之電壓差而洩漏電流產生變化。因此，多舉出有使洩漏電流降低之開關電路的構成，但洩漏電流係未成為零而取得有限的值。在開關S12中，一方的端子之電壓係將在式(15)所表示之Vref0 1，作為基準之電壓，而另一方的端子之電壓係Vref0 1之電壓之故，而雖流動有洩漏電流，但成為比較小之洩漏電流。在開關S11中，一方的端子之電壓係將在式(13)所 表示之Vref0 1，作為基準之電壓，而另一方的端子之電壓係相等於比較器11之輸出端子OUT之電壓Vo，而為高位準信號(一般係正的電源電壓位準)或低位準信號(一般係負的電源電壓位準，或GND位準)的電壓之故，而成為流動有較開關S12之洩漏電流為大之洩漏電流者。隨之，流入於電容C1與電容C2之洩漏電流則為不同，而第一差動輸入對之第一輸入端子N3之電壓的變動量，和第一差動輸入對之第二輸入端子N4之電壓的變動量則為不同，作為結果而成為對於比較結果產生誤差的要因。一般而言，洩漏電流係越為高溫而有增加的傾向之故，而越成為高溫，比較電路之誤差係增大。
對於上述之假設情況而言，在本實施形態中，在比較相位 2中，由開關S13關閉，而開關S21開啟者，將開關S12之另一方的端子之電壓，呈作為相等於比較器11之輸出端子OUT之電壓Vo地進行控制之故，開關S11之兩端子間之電壓差，和開關S12之兩端子間之電壓差的差則呈變小地加以改善，而洩漏電流的差則變小，呈縮小流入於電容C1與電容C2之洩漏電流的差地加以改善，作為結果而成為可縮小對於比較結果產生誤差者。隨之，經由開關S13與S21，控制經由開關之洩漏電流而產生之誤差的影響，而成為可得到高精確度之比較判定結果者。
另外，作為開關的非理想成分，係可舉出於上述之洩漏電流之其他，構成開關之電晶體元件則從開啟 遷移至關閉時產生的雜訊成分，例如，通道電荷注入或時脈饋通。在本實施形態中，於電容C1之一方的端子與比較器11之第一差動輸入對之第一輸入端子N3的連接點，電容C2之一方的端子與比較器11之第一差動輸入對之第二輸入端子N4的連接點，各呈對稱地連接開關S11，S12之故，經由開關的雜訊成分而產生的電荷係略相等而加以注入至各連接點，第一差動輸入對之第一輸入端子N3之電壓與第一差動輸入對之第二輸入端子N4之電壓係雖各產生變動，但其變動量係呈相等地進行動作。隨之，控制經由開關從開啟遷移狀態至關閉狀態時產生的雜訊成分的誤差之影響，而成為可得到高精確度之比較判定結果者。
在此，對於構成圖1之磁性感測裝置的要素之比較器11的電路構成之一例而加以顯示。在圖3之概念圖所示之比較器11的機能係，對於更具體而言，係例如可由如圖4所示之電路構成而實現者。
圖4係比較器11之電路構成的一例。
比較器11係具有定電流電路I1，和NMOS電晶體M13、M14A、M14B、M15A、M16A、M15B、M16B，和PMOS電晶體M11、M12，而如以下地加以連接而所構成。定電流電路I1之一方係加以連接於電源電壓端子VDD，而另一方係加以連接於NMOS電晶體M13之汲極及閘極。將此連接點作為Nb。Nb係加以連接於NMOS電晶體M14A之閘極與NMOS電晶體M14B之閘極。NMOS電晶體M13、M14A、M14B之源極係加以連接於接地端 子VSS。NMOS電晶體M15A與M16A之源極係加以連接於M14A之汲極，而NMOS電晶體M15B與M16B之源極係加以連接於M14B的汲極。NMOS電晶體M15A與M15B之汲極係加以連接於PMOS電晶體M11之汲極。將此連接點作為Na。NMOS電晶體M16A與M16B之汲極係加以連接於PMOS電晶體M12之汲極。此連接點係加以連接於比較器11之輸出端子OUT。PMOS電晶體M11與M12的閘極係加以連接於連接點Na，而源極係加以連接於電源電壓端子VDD。NMOS電晶體M15A，M16A之閘極係各加以連接於第一差動輸入對之第二輸入端子N4，第一輸入端子N3，而NMOS電晶體M15B與M16B之閘極係各加以連接於第二差動輸入對之第二輸入端子N6，第一輸入端子N5。
比較器11係如以上加以連接，誠如以下進行動作。
定電流電路I1係產生定電流而供給至NMOS電晶體M13。NMOS電晶體M13、M14A、M14B係構成電流鏡電路，對於NMOS電晶體M14A、M14B之汲極-源極間，係流動有依據流動於M13之汲極-源極間的電流之電流。NMOS電晶體M14A、M15A、M16A、PMOS電晶體M11、M12所成之5個電晶體係構成差動放大器，而放大構成第一差動輸入對之NMOS電晶體M15A、M16A之閘極電極的差，即，第一差動輸入對之第二輸入端子N4與第一差動輸入對之第一輸入端子N3之電壓差，呈輸出於 輸出端子OUT地進行動作。將此放大率作為A1。在此，對於電流鏡電路構成及差動放大器構成的動作，係在CMOS類比電路之文獻等有加以詳細記載，在此係放棄詳細說明。另外，NMOS電晶體M14B、M15B、M16B、PMOS電晶體M11、M12所成之5個電晶體亦構成差動放大器，而放大構成第二差動輸入對之NMOS電晶體M15B、M16B之閘極電壓的差，即，第二差動輸入對之第二輸入端子N6與第二差動輸入對之第一輸入端子N5之電壓差，呈輸出於輸出端子OUT地進行動作。將此放大率作為A2。另外，經由以構成第一差動輸入對NMOS電晶體之M15A之汲極與構成第二差動輸入對NMOS電晶體之M15B之汲極則由連接點Na加以連接於PMOS電晶體M11之汲極，而構成第一差動輸入對NMOS電晶體之M16A之汲極和構成第二差動輸入對之NMOS電晶體M16B之汲極則以輸出端子OUT而加以連接於PMOS電晶體M12之汲極之時，由此連接點Na與輸出端子OUT，呈加算以第一差動輸入對與第二差動輸入對之各差動輸入對所放大之電壓地進行動作。以式子來顯示此動作時，成為Vo=A1×(V4-V3)+A2×(V6-V5)．．．(23)。
即，進行與式(1)同等之動作。
經由以上，說明第1實施形態之比較電路之動作，顯示以簡便的電路構成而除去比較器之輸入偏移電壓之影響的同時，抑制經由開關的截止漏電電流或經由雜 訊成分之誤差的影響，而可得到高精確度之比較判定結果者。
在本說明中，係顯示過對於比較器11之具體的電路構成及開關控制之時間圖，但如為進行在本說明內所記載之動作的構成，未必限制於此構成者。例如，在圖2中，從取樣相位 1對於比較相位 2之遷移時，或相反之遷移時，開關的開啟或關閉切換的時間則呈成為同時地加以記載，但在開關S11關閉之後，關閉開關S12，又在之後，呈關閉S13，關閉S21地將時間錯開而控制亦可。在比較器11之過渡回應特性為佳之情況，或比較器11之第一差動輸入對之第一輸入端子N3與第一差動輸入對之第二輸入端子N4之間的寄生電容則為無法無視之大小等之情況中，有著在關閉開關S12時所產生之開關雜訊則從第一差動輸入對之第二輸入端子N4，傳播至第一差動輸入對之第一輸入端子N3，產生對於充電至電容C1之電壓無法無視之誤差的情況。對於如此之情況，對於開關S11關閉之時間而言，使開關S12關閉之時間延遲時，為更佳。
另外，在本說明中，舉出過施加於輸入端子N1與輸入端子N2之輸入電壓之一例，及施加於第一基準電壓輸入端子Nref1與第二基準電壓輸入端子Nref2之電壓之一例，但未必限制與此例。例如，如以往技術所示，對於因應施加於感測元件之物理量的強度而進行邏輯輸出之信號檢測電路，適用本實施形態之比較電路的情況，輸 入電壓成分的例係誠如以下。
在此，Vcm係為感測元件之信號電壓的同相電壓成分，而Vsig係為感測元件之信號電壓成分，Voff係感測元件之偏移電壓成分(誤差要因)。當將以上之各輸入電壓代入至式(19)時，成為 感測元件之偏移電壓成分係在因在取樣相位 1與比較相位 2而顯示略相等的值之故而加以相抵。隨之，成為僅感測元件之信號電壓成分則作為輸入電壓成分而加以輸入至比較器11者。在如此之輸入電壓成分的情況，亦為本發明之內容，從取出比較器之輸入偏移電壓之影響同時，抑制經由開關之截止洩漏電流或經由雜訊成分之誤差的影響，得到高精確度之比較判定結果的點，並未脫離。
<第2實施形態>
圖5係第2實施形態之比較電路的電路圖。與圖1所示之第1實施形態的不同係削除開關S13與S21，而追加開關S14與S22的點。追加的要素係如以下所構成而加以 連接。另外，經由削除之要素，以下的連接則與第1實施形態不同。
開關S12之另一方的端子係加以連接於基準電壓輸入端子Nref0。開關S14係具有2個端子，一方的端子係加以連接於比較器11之輸出端子OUT，而另一方的端子係加以連接於開關S11之另一方的端子。開關S22係具有2個端子，一方的端子係加以連接於開關S11之另一方的端子，而另一方的端子係加以連接於開關S12之另一方的端子。對於此其他的連接及構成，係與第1實施形態相同。
接著，說明第2實施形態之比較電路的動作。
開關S14、S22係與該開關S11，S12同樣地，經由開關控制信號(對於電路圖係未圖示)，而控制開啟或關閉。
圖6係顯示第2實施形態之比較電路之各開關的動作的圖。開關S11，S12，S14係呈由取樣相位 1而開啟，而由比較相位 2而關閉地加以控制。開關S22係呈由取樣相位 1而關閉，由比較相位 2而開啟地加以控制。
在取樣相位 1中，開關S11，S12，S14係開啟，而開關S22係關閉。隨之，對於比較器11之各輸入端子係加以供給接下來的電壓。對於比較器11之第一差動輸入對之第一輸入端子N3係賦予輸出端子OUT之電 壓Vo，而對於第一差動輸入對之第二輸入端子N4係賦予基準電壓輸入端子Nref0的電壓，對於第二差動輸入對之第一輸入端子N5係賦予第一基準電壓輸入端子Nref1的電壓，對於第二差動輸入對之第二輸入端子N6係賦予第二基準電壓輸入端子Nref2的電壓。即，與第1實施形態的比較電路同樣之故，對於動作亦成為與第1實施形態之比較電路同樣。
在比較相位 2中，開關S11，S12，S14係關閉，而開關S22係開啟。因開關S11與S12關閉之故，電壓V3係由電壓V1與△VC1 1而訂定，另外，電壓V4係由電壓V2與△VC2 1而訂定。即，與第1實施形態的比較電路同樣之故，對於動作亦成為與第1實施形態之比較電路同樣。
在比較相位 2中，因開關S14關閉，而開關S22開啟之故，開關S11與S12之另一方的端子之電壓係相等於基準電壓輸入端子Nref0之電壓。對於第1實施形態之比較電路的情況，開關S11與S12之另一方的端子之電壓係因與比較器11之輸出端子OUT的電壓Vo相等之故，此點則與第1實施形態不同。在本實施形態中，在比較相位 2中，由開關S14關閉，而開關S22開啟者，開關S12之一方的端子之電壓係成為將以式(15)所示之Vref0 1作為基準的電壓，而另一方的端子之電壓係成為Vref0 1之電壓之故，雖流動有洩漏電流，但成為比較小之洩漏電流。在開關S11，係一方的端子之電壓係將在式 (13)所表示之Vref0 1，作為基準之電壓，而另一方端子的電壓係成為Vref0 1之電壓之故，而雖與開關S12同樣地流動有洩漏電流，但成為比較小之洩漏電流。隨之，開關S11之兩端子間的電壓差，和開關S12之兩端子間的電壓差之差則呈變小地加以改善，而與第1實施形態之比較電路的情況同樣地，作為結果而成為可縮小對於比較判定結果產生的誤差者。隨之，經由開關S14與S22，控制經由開關之洩漏電流而產生之誤差的影響，而成為可得到高精確度之比較判定結果者。
另外，作為開關的非理想成分，係可舉出於上述之洩漏電流之其他，構成開關之電晶體元件則從開啟遷移至關閉時產生的雜訊成分，例如，通道電荷注入或時脈饋通。在本實施形態中，於電容C1之一方的端子與比較器11之第一差動輸入對之第一輸入端子N3的連接點，電容C2之一方的端子與比較器11之第一差動輸入對之第二輸入端子N4的連接點，各呈對稱地連接開關S11，S12之故，經由開關的雜訊成分而產生的電荷係略相等而加以注入至各連接點，第一差動輸入對之第一輸入端子N3之電壓與第一差動輸入對之第二輸入端子N4之電壓係雖各產生變動，但其變動量係呈相等地進行動作。隨之，控制經由開關從開啟遷移至關閉時產生的雜訊成分的誤差之影響，而成為可得到高精確度之比較判定結果者。另外，在控制經由開關從開啟遷移至關閉時產生的雜訊成分的誤差之影響，而成為可得到高精確度之比較判定結果的點，亦 與第1實施形態之情況同樣。
經由以上，說明第2實施形態之比較電路之動作，顯示以和第1實施形態之情況同樣之簡便的電路構成而除去比較器之輸入偏移電壓之影響的同時，抑制經由開關的截止漏電電流或經由雜訊成分之誤差的影響，而可得到高精確度之比較判定結果者。
<第3實施形態>
圖7係第3實施形態之比較電路的電路圖。與圖1所示之第1實施形態的不同係以比較器12置換比較器11的點，削除連接於比較器11之輸入之第一基準電壓輸入端子Nref1與第二基準電壓輸入端子Nref2的點。置換的要素係如以下所構成而加以連接。
比較器12係具有2個輸入端子與1個輸入端子，詳細為具有差動輸入對之第一輸入端子N3，和差動輸入對之第二輸入端子N4，和輸出端子OUT。比較器12之差動輸入對之第一輸入端子N3係加以連接於電容C1之一方的端子，而差動輸入對之第二輸入端子N4係加以連接於電容C2之一方的端子，輸出端子OUT係加以連接於開關S11之另一方的端子。對於此其他的連接及構成，係與第1實施形態相同。開關S11，S12，S13，S21係與第1實施形態之比較電路同樣地，經由開關控制信號(對於電路圖係未圖示)，而控制開啟或關閉。
接著，說明第3實施形態之比較電路的動 作。
首先，說明比較器12之動作。比較器12係具有輸出放大輸入電壓的差的值之機能。以式子來顯示此放大機能時，成為Vo=A3×(V4-V3)．．．(25)。在此，A3係比較器12之放大率。
在圖7之比較電路中，差動輸入對之第一輸入端子N3與輸出端子OUT係加以連接於開關S11之兩端。在開關S11開啟之狀態中，Vo與V3係成為略相等之電壓之故，Vo係從式(25)，誠如以下所示。
Vo=A3/(1+A3)×V4．．．(26)
說明之方便上，放大率A3係作為充分大時，得到下式。
Vo=V4．．．(27)
即，在開關S11開啟之狀態中，比較器12之輸出端子OUT，和差動輸入對之第一輸入端子N3則加以電性連接，形成反饋電路，輸出電壓Vo係跟隨輸入電壓V4，進行電壓跟隨動作。
另一方面，在開關S11關閉之狀態中，因於比較器12未形成有反饋電路之故，而比較器11係作為比較器(比較器)其構成而進行動作。此時的動作係與式(25)相等，為 Vo=A3×(V4-V3)．．．(28)之故，即比較器12係在開關S11關閉之狀態中，以充分大之放大率A3而放大V4與V3之差分的電壓，進行從輸出端子OUT輸出高位準信號(一般而言為正的電源電壓位準)或低位準信號(一般而言為負的電源電壓位準，或GND位準)之比較動作。
在此，將比較器12之輸入偏移電壓，在差動輸入對之第二輸入端子N4中，作為Voa3、而考慮輸入偏移電壓之比較器12的動作的式係在開關S11開啟時與關閉時，從各式(27)，式(28)成為如以下。
開關S11開啟時Vo=V4+Voa3．．．(29)
開關S11關閉時Vo=A3×{(V4+Voa3-V3)}．．．(30)
以上則為圖7所示之比較器12之動作說明。
對於開關的動作，亦與第1實施形態同樣地加以控制，依照顯示圖2之各開關的動作的圖而加以動作。當說明在各相位之圖7的比較電路之動作的概略時，取樣相位 1係記憶輸入端子N1，輸入端子N2之各端子電壓，和比較器12之偏移電壓於電容C1及C2的相位，而比較相位 2係相抵在取樣相位 1之比較器12的偏移成分同時，進行輸入端子N1與輸入端子N2之間的電壓差之比較的相位。於以下，詳細說明。
在取樣相位 1中，開關S11，S12，S13係 開啟，而開關S21係關閉。隨之，對於比較器12之差動輸入對的第一輸入端子N3係賦予輸出端子OUT之電壓Vo，而對於差動輸入對的第二輸入端子N4係賦予基準電壓輸入端子Nref0的電壓。開關S11係開啟時，比較器12係如式(29)所示地進行動作之故，差動輸入對之第一輸入端子N3之電壓係如下所顯示。
對於電容C1係加以充電有電壓V3與電壓V1之差分△VC1 1
當代入式(31)於上式時，得到下式。
另一方面，對於電容C2係加以充電有電壓V4與電壓V2之差分△VC2 1
對於差動輸入對之第二輸入端子N4係賦予基準電壓輸入端子Nref0之故，而從式(34)得到下式。
另一方面，在比較相位 2中，開關S11，S12，S13係關閉，而開關S21係開啟。開關S11則關閉，對於電容C1係因加以充電有△VC1 1之故，電壓V3係以電壓V1 與△VC1 1而訂定，由下式所表示。
當對於上式，代入加以充電於電容C1之△VC1 1之式(33)時，成為如以下。
另外，開關S12則關閉，對於電容C2係因加以充電有△VC2 1之故，電壓V4係以電壓V2與△VC2 1而訂定，由下式所表示。
當對於上式，代入加以充電於電容C2之△VC2 1之式(35)時，成為如以下。
另外，開關S11係關閉時，比較器12係如式(30)所示地進行動作之故，比較器12之輸出端子OUT之電壓Vo係如下所顯示。
當對於上式代入由式(37)所示之V3 2、由式(39)所示之V4 2時，得到下式。
在此，比較器12之輸入偏移電壓Voa3係與第1實施形態同樣地，取樣相位 1及比較相位 2的時間則如對於輸入偏移電壓之經時變化或溫度變化而言為充分短的時間，可看作在取樣相位 1與比較相位 2為大致相等的值者。隨之，在式(41)中，Voa3 2-Voa3 1係略成為零的值，在比較相位 2之比較器12的比較動作時，比較器12之偏移成分係被加以去除。因而，式(41)係如以下所示。
隨之，比較輸入至輸入端子N1之電壓，和輸入至輸入端子N2之電壓的結果則由充分大之放大率A3所放大，最終成為從比較器12之輸出端子OUT，作為高位準信號或低位準信號而加以輸出者。
對於式(42)係未包含Vref0的項。此情況，與第1實施形態同樣地，輸入端子N1及輸入端子N2之電壓則即使為比較器12之同相輸入電壓範圍外，由呈成為比較器12之同相輸入電壓範圍內地選擇基準電壓輸入端子Nref0的電壓者，亦具有可進行高精確度之比較的優點。當作為另外的表現時，可說是具有可顯著緩和由比較器12所要求之同相輸入電壓範圍的優點。
另外，開關S13與S21係在比較相位 2中，由開關S13關閉，而開關S21開啟者，將開關S11及開關S12之另一方的端子之電壓，呈相等於比較器11之 輸出端子OUT之電壓Vo地使其動作。隨之，與第1實施形態同樣地，經由開關S13與S21，控制經由開關之洩漏電流而產生之誤差的影響，而成為可得到高精確度之比較判定結果者。
另外，對於開關S11，S12之非理想成分，亦與第1實施形態同樣地，在控制經由開關從開啟狀態遷移至關閉狀態時產生的雜訊成分的誤差之影響，而成為可得到高精確度之比較判定結果者。
經由以上，說明第3實施形態之比較電路之動作，顯示以簡便的電路構成而除去比較器之輸入偏移電壓之影響的同時，抑制經由開關的截止漏電電流或經由雜訊成分之誤差的影響，而可得到高精確度之比較判定結果者。
<第4實施形態>
圖8係第4實施形態之比較電路的電路圖。與圖7所示之第3實施形態的不同係削除開關S13與S21，而追加開關S14與S22的點。追加的要素係如以下所構成而加以連接。另外，經由削除之要素，以下的連接則與第3實施形態不同。
開關S12之另一方的端子係加以連接於基準電壓輸入端子Nref0。開關S14係具有2個端子，一方的端子係加以連接於比較器12之輸出端子OUT，而另一方的端子係加以連接於開關S11之另一方的端子。開關S22 係具有2個端子，一方的端子係加以連接於開關S11之另一方的端子，而另一方的端子係加以連接於開關S12之另一方的端子。對於此其他的連接及構成，係與第3實施形態相同。
另外，本實施形態與圖5所示之第2實施形態的不同，係與圖7所示之第3實施形態與圖1所示之第1實施形態之相異同樣地，以比較器12而置換比較器11的點，削除加以連接於比較器11之輸入的第一基準電壓輸入端子Nref1與第二基準電壓輸入端子Nref2的點。
接著，說明第4實施形態之比較電路的動作。
開關S14，S22係與該開關S11，S12同樣地，經由開關控制信號(對於電路圖係未圖示)，而控制開啟或關閉。對於開關的動作，係與第2實施形態同樣地加以控制，依照顯示圖6之各開關的動作的圖而加以動作。
在取樣相位 1中，開關S11，S12，S14係開啟，而開關S22係關閉。隨之，對於比較器12之各輸入端子係加以供給接下來的電壓。對於比較器12之差動輸入對的第一輸入端子N3係賦予輸出端子OUT之電壓Vo，而對於差動輸入對的第二輸入端子N4係賦予基準電壓輸入端子Nref0的電壓。即，與第3實施形態的比較電路同樣之故，對於動作亦成為與第3實施形態之比較電路同樣。
在比較相位 2中，開關S11，S12，S14係 關閉，而開關S22係開啟。因開關S11與S12關閉之故，電壓V3係由電壓V1與△VC1 1而訂定，另外，電壓V4係由電壓V2與△VC2 1而訂定。即，因與第3實施形態之比較電路同樣之故，對於動作，亦成為與第3實施形態之比較電路同樣，成為可得到具有去除比較器12之偏移成分，可顯著緩和由比較器12所要求之同相輸入電壓範圍之優點的高精確度的比較判定結果之比較電路。
另外，在比較相位 2中，因開關S14關閉，而開關S22開啟之故，開關S11與S12之另一方的端子之電壓係相等於基準電壓輸入端子Nref0之電壓。即，因與第2實施形態之比較電路同樣之故，控制經由開關S11與S12之洩漏電流的誤差之影響，而成為可得到高精確度之比較判定結果之比較電路。
經由以上，說明第4實施形態之比較電路之動作，顯示與3實施形態之情況同樣地，以簡便的電路構成而除去比較器之輸入偏移電壓之影響的同時，抑制經由開關的截止漏電電流或經由雜訊成分之誤差的影響，而可得到高精確度之比較判定結果者。
在本說明中，為了說明而顯示具體的例而加以說明過，但未必限制於此構成或開關控制時間者。此係對於第1，第2，第3實施形態之比較電路的情況，亦為同樣。
11‧‧‧比較器
OUT‧‧‧輸出端子
Nref0‧‧‧基準電壓輸入端子
Nref1‧‧‧第一基準電壓輸入端子
Nref2‧‧‧第二基準電壓輸入端子
C1、C2‧‧‧電容
S11、S12、S13、S21‧‧‧開關
N1、N2‧‧‧輸入端子
N3、N5‧‧‧第一輸入端子
N4、N6‧‧‧第二輸入端子

Claims (4)

  1. 一種比較電路，其特徵為具備：第一電容及第二電容，和備有隔著前述第一電容而加以輸入第一輸入電壓之第一輸入端子，與隔著前述第二電容而加以輸入第二輸入電壓之第二輸入端子，與輸出端子之比較器，和加以輸入基準電壓之基準電壓端子，和一端加以連接於前述第一輸入端子，以取樣相位而開啟，將前述第一輸入端子之電壓，作為前述輸出端子之電壓的第一開關，和一端加以連接於前述第二輸入端子，以前述取樣相位而開啟，將前述第二輸入端子之電壓，作為前述基準電壓之第二開關，和加以設置於前述第一開關之另一端與前述第二開關之另一端之間，以比較相位而開啟，將前述第一開關之另一端與前述第二開關之另一端的電壓作為均等之第三開關者。
  2. 如申請專利範圍第1項記載之比較電路，其中，具備加以設置於前述第二開關之另一端與前述基準電壓端子之間，以取樣相位而開啟之第四開關，前述第三開關係將前述第一開關之另一端與前述第二開關之另一端的電壓，作為前述輸出端子之電壓者。
  3. 如申請專利範圍第1項記載之比較電路，其中，具備加以設置於前述第一開關之另一端與前述輸出端子之 間，以取樣相位而開啟之第四開關，前述第三開關係將前述第一開關之另一端與前述第二開關之另一端的電壓，作為前述基準電壓者。
  4. 如申請專利範圍第1項至第3項任一項記載之比較電路，其中，前述比較器係具備：加以連接於前述第一輸入端子與前述第二輸入端子之第一放大器，和加以連接於前述第三輸入端子與第四輸入端子之第二放大器，於前述第三輸入端子，輸入有第二基準電壓，而於前述第四輸入端子，輸入有第三基準電壓者。
TW103136293A 2013-11-11 2014-10-21 比較電路 TWI637600B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013233408A JP6454065B2 (ja) 2013-11-11 2013-11-11 比較回路
JP2013-233408 2013-11-11

Publications (2)

Publication Number Publication Date
TW201539983A true TW201539983A (zh) 2015-10-16
TWI637600B TWI637600B (zh) 2018-10-01

Family

ID=53041300

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136293A TWI637600B (zh) 2013-11-11 2014-10-21 比較電路

Country Status (7)

Country Link
US (1) US9768758B2 (zh)
EP (1) EP3070845B1 (zh)
JP (1) JP6454065B2 (zh)
KR (1) KR102153872B1 (zh)
CN (1) CN105960757B (zh)
TW (1) TWI637600B (zh)
WO (1) WO2015068517A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6998741B2 (ja) * 2017-11-20 2022-01-18 エイブリック株式会社 センサ装置
JP2022146999A (ja) 2021-03-23 2022-10-06 エイブリック株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043520A (ja) * 1990-04-20 1992-01-08 Nec Corp 比較回路
JP3454689B2 (ja) * 1997-09-30 2003-10-06 三洋電機株式会社 電圧比較器、演算増幅器、アナログ−デジタル変換器およびアナログ−デジタル変換回路
KR100909925B1 (ko) * 2005-02-08 2009-07-29 로무 가부시키가이샤 자기 센서 회로 및 그 자기 센서 회로를 갖는 휴대 단말기
JP5334366B2 (ja) * 2006-12-15 2013-11-06 三菱電機株式会社 半導体集積回路
JP4922204B2 (ja) * 2007-02-19 2012-04-25 株式会社東芝 信号検出回路
US8242944B2 (en) * 2007-04-26 2012-08-14 Renesas Electronics Corporation Digital-to-analog converter circuit including adder drive circuit and display
CN101330284B (zh) * 2007-06-19 2011-05-04 智原科技股份有限公司 时间常数校正装置及其相关方法
CN101431233B (zh) * 2008-08-21 2012-05-23 艾默生网络能源有限公司 恒功率输出电源的检测保护电路
JP4956573B2 (ja) * 2009-03-19 2012-06-20 株式会社東芝 増幅回路及び磁気センサ
EP2343524B1 (en) * 2009-12-24 2013-02-13 Seiko Epson Corporation Infrared detection circuit, sensor device, and electronic instrument
TWI443969B (zh) * 2010-11-17 2014-07-01 Ind Tech Res Inst 以動態比較器為基礎的比較系統
CN102914734B (zh) * 2011-08-04 2015-04-08 台达电子企业管理（上海）有限公司 气体放电灯寿终检测电路及其所适用的安定器
JP5926081B2 (ja) * 2012-03-22 2016-05-25 エスアイアイ・セミコンダクタ株式会社 センサ装置
JP6180752B2 (ja) * 2012-04-27 2017-08-16 エスアイアイ・セミコンダクタ株式会社 センサ装置

Also Published As

Publication number Publication date
TWI637600B (zh) 2018-10-01
US9768758B2 (en) 2017-09-19
WO2015068517A1 (ja) 2015-05-14
EP3070845A1 (en) 2016-09-21
CN105960757A (zh) 2016-09-21
EP3070845A4 (en) 2017-11-22
EP3070845B1 (en) 2019-12-18
US20160241222A1 (en) 2016-08-18
JP6454065B2 (ja) 2019-01-16
KR102153872B1 (ko) 2020-09-09
JP2015095727A (ja) 2015-05-18
CN105960757B (zh) 2019-07-09
KR20160085262A (ko) 2016-07-15

Similar Documents

Publication Publication Date Title
KR101918338B1 (ko) 센서 장치
US9267818B2 (en) Magnetic sensor device
US9322672B2 (en) Magnetic sensor device
JP2010268350A (ja) 終端抵抗調整回路
EP3311178B1 (en) Voltage monitor circuit
Xu et al. Offset-corrected 5GHz CMOS dynamic comparator using bulk voltage trimming: Design and analysis
TWI637600B (zh) 比較電路
JP5765274B2 (ja) アナログスイッチ
KR101442302B1 (ko) 물리량 센서
TWI668964B (zh) 比較電路以及感測裝置
CN105391409A (zh) 一种低纹波开关电容共模反馈结构
CN114518486A (zh) 一种输入失调电压的测量方法及电路
JP2009159148A (ja) アナログスイッチ
WO2024090165A1 (ja) 電圧検出装置
US20210223115A1 (en) Temperature sensing circuit
JP5316093B2 (ja) 基準電圧発生回路及び温度検出回路
JP2013046207A (ja) チョッパ型コンパレータ
JP2010063072A (ja) 電圧電流変換回路
US20160344382A1 (en) Method and apparatus for charge transfer
Danchiv et al. An area efficient low offset autozero amplifier design

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees