KR20160085262A

KR20160085262A - 비교 회로

Info

Publication number: KR20160085262A
Application number: KR1020167012230A
Authority: KR
Inventors: 미노루 아리야마
Original assignee: 에스아이아이 세미컨덕터 가부시키가이샤
Priority date: 2013-11-11
Filing date: 2014-10-08
Publication date: 2016-07-15
Also published as: EP3070845A4; EP3070845B1; EP3070845A1; US20160241222A1; KR102153872B1; CN105960757B; US9768758B2; TW201539983A; WO2015068517A1; TWI637600B; JP2015095727A; CN105960757A; JP6454065B2

Abstract

비교 회로에 있어서의 비교기의 오프셋 전압의 영향을 제거하여, 고온에 있어서도 고정밀도의 비교 판정 결과를 얻는 것이 가능한 비교 회로를 제공한다.
제 1 입력 전압이 제 1 용량을 통하여 입력되는 제 1 입력 단자와, 제 2 입력 전압이 제 2 용량을 통하여 입력되는 제 2 입력 단자와, 출력 단자를 구비한 비교기와, 일단이 제 1 입력 단자에 접속되고, 샘플 페이즈에서 온되어 제 1 입력 단자의 전압을 출력 단자의 전압으로 하는 제 1 스위치와, 일단이 제 2 입력 단자에 접속되고, 샘플 페이즈에서 온되어 제 2 입력 단자의 전압을 기준 전압으로 하는 제 2 스위치와, 비교 페이즈에서 온되어 제 1 스위치의 타단과 제 2 스위치의 타단의 전압을 동등하게 하는 제 3 스위치를 구비하였다.

Description

비교 회로{COMPARISON CIRCUIT}

본 발명은, 전압의 대소를 비교하는 비교 회로에 관한 것으로, 특히 고온시의 회로 소자의 리크 전류나 노이즈에 의한 영향을 억제하여, 고정밀도의 전압 비교를 실시하는 회로에 관한 것이다.

전자 회로 일반에 있어서, 복수의 전압을 비교하여, 그 대소를 판정하는 회로로서 비교 회로가 사용되고 있다 (예를 들어, 특허문헌 1 참조).

종래의 비교 회로의 일례의 회로도를 도 9 에 나타낸다. 종래의 비교 회로는, 비교기 (콤퍼레이터) 를 사용하여, 2 개의 입력 전압의 차분의 전압이 소정의 전압보다 큰지 또는 작은지를 판정하고 있다. 이 비교에 있어서, 비교기가 갖는 오프셋 전압 (입력 오프셋 전압) 이나 노이즈가 오차의 요인이 되어, 정밀도가 저하된다는 문제가 있다. 상기 입력 오프셋 전압은, 일례로는 비교기의 입력 회로를 구성하는 소자의 특성 편차에 의해 발생한다. 또 상기 노이즈는, 회로를 구성하는 단체 트랜지스터가 갖는 플리커 잡음이나, 단체 트랜지스터나 저항 소자가 갖는 열잡음에 의해 발생한다.

전술한 비교기가 갖는 오프셋 전압의 영향을 저감시키기 위해, 도 9 에 나타낸 비교 회로는 이하의 구성으로 되어 있다. 비교기 (5) 와, 비교기 (5) 의 반전 입력 단자 (N3) 와 출력 단자 사이에 접속되는 스위치 (S3) 와, 비교기 (5) 의 반전 입력 단자 (N3) 와 입력 단자 (N1) 사이에 접속되는 용량 (3) 과, 비교기 (5) 의 비반전 입력 단자 (N4) 와 비교 전압 입력 단자 (Nref) 사이에 접속되는 스위치 (S4) 와, 비교기 (5) 의 비반전 입력 단자 (N4) 와 접속점 (N41) 사이에 접속되는 스위치 (S1) 와, 입력 단자 (N2) 와 접속점 (N41) 사이에 접속되는 용량 (4) 과, 접속점 (N41) 과 비교 전압 입력 단자 (N0) 사이에 접속되는 스위치 (S2) 를 갖는다. 여기서, 비교 전압 입력 단자 (N0) 의 전압을 V0, 비교 전압 입력 단자 (Nref) 의 전압을 Vref, 입력 단자 (N1) 의 전압을 V1, 입력 단자 (N2) 의 전압을 V2, 비교기 (5) 의 반전 입력 단자 (N3) 의 전압을 V3, 비교기 (5) 의 비반전 입력 단자 (N4) 의 전압을 V4, 비교기 (5) 의 출력 단자의 전압을 Vo 로 한다. 또, 비교기 (5) 의 입력 오프셋 전압을 Voa 로 한다.

도 9 의 비교 회로는, 도 10 에 나타내는 바와 같이 스위치 (S1 ∼ S4) 가 제어되어 동작한다. 동작의 일 주기는, 샘플 페이즈 (φ1) 와 비교 페이즈 (φ2) 로 이루어진다. 샘플 페이즈 (φ1) 에서는, 스위치 (S1) 가 오프, 스위치 (S2 ∼ S4) 가 온 (ON) 된다. 비교 페이즈 (φ2) 에서는, 스위치 (S1) 가 온, 스위치 (S2 ∼ S4) 가 오프 (OFF) 된다. 또, 각 접속점이나 단자의 전압의 말미에 붙는 φ1 또는 φ2 는, 각각 샘플 페이즈 (φ1) 또는 비교 페이즈 (φ2) 에 있어서의 전압을 나타내는 것으로 한다.

샘플 페이즈 (φ1) 에서는, 스위치 (S1) 가 오프, 스위치 (S2) 가 온되고, 용량 (4) 에 ΔVC4φ1 ＝ V0 － V2φ1 이 충전된다. 스위치 (S4) 가 온되어 있으므로, V4φ1 ＝ Vref 가 된다. 비교기 (5) 는, 스위치 (S3) 가 온되어 있으므로, 볼티지 폴로어 회로로서 동작하고, 입력 오프셋 전압 Voa 를 갖기 때문에 Voφ1 ＝ V4φ1 ＋ Voa 가 된다. 또, 스위치 (S3) 가 온되어 있으므로 V3φ1 ＝ Voφ1 이고, 즉 V3φ1 ＝ Vref ＋ Voa 가 되어, 용량 (3) 에 ΔVC3φ1 ＝ V3φ1 － V1φ1 ＝ Vref ＋ Voa － V1φ1 이 충전된다. 샘플 페이즈 (φ1) 에서의 용량 (3) 과 용량 (4) 에 축적되는 전하를 정리하면 다음과 같이 된다.

ΔVC3φ1 ＝ Vref ＋ Voa － V1φ1 … (43)

ΔVC4φ1 ＝ V0 － V2φ1 … (44)

비교 페이즈 (φ2) 에서는, 스위치 (S2 ∼ S4) 가 오프되고, 스위치 (S1) 가 온된다. 용량 (3) 에는 식 (43) 으로 나타내는 ΔVC3φ1 이 유지되고 있으므로, 전압 V3 은 다음과 같이 된다.

V3φ2 ＝ V1φ2 ＋ ΔVC3φ1 … (45)

한편, 용량 (4) 에는 식 (44) 로 나타내는 ΔVC4φ1 이 유지되고 있으므로, 전압 V4 는 다음과 같이 된다.

V4φ2 ＝ V2φ2 ＋ ΔVC4φ1 … (46)

최종적으로, 식 (45) 로 나타내는 전압 V3 과 식 (46) 으로 나타내는 전압 V4 가 비교기 (5) 에 있어서 비교되고, 출력 단자로부터 하이 레벨 또는 로 레벨이 출력된다.

비교기 (5) 의 입력 오프셋 전압 Voa 를 고려하면, 비교기 (5) 에서 비교되는 전압은 다음과 같이 된다.

(V4φ2 ＋ Voa) － V3φ2 ＝ {(V2φ2 － V1φ2) － (V2φ1 － V1φ1)} － (Vref － V0) … (47)

식 (47) 에는, 비교기 (5) 의 입력 오프셋 전압 Voa 가 포함되어 있지 않고, 오프셋 전압이 상쇄된 것이 나타나 있다. 따라서, 비교 페이즈 (φ2) 에서 비교기 (5) 에 있어서, 입력 전압 성분 {(V2φ2 － V1φ2) － (V2φ1 － V1φ1)} 과 기준 전압 성분 (Vref － V0) 이 비교된다. 이상에 의해, 오차 요인이 되는 비교기의 오프셋 전압 성분의 영향이 제거되어, 오차가 적은 고정밀도의 출력의 비교 회로를 실현할 수 있다.

일본 공개특허공보 2008-236737호

그러나, 자동차 등에 탑재되는 회로에 있어서는, 최근 보다 고온에서의 동작이 요구되고, 또 추가적인 고정밀도화가 요구되는 경향이 있다. 전술한 바와 같은 종래의 비교 회로에서는, 비교 페이즈에 있어서, 고온시에 현저해지는 스위치의 오프 리크 전류에 의해 용량에 전하가 주입되어, 비교의 결과에 오차를 발생시킨다는 과제가 있었다. 구체적으로는, 도 9 의 비교 회로에 있어서는, 비교 페이즈 (φ2) 에서, 용량 (3) 에는 스위치 (S3) 만의 리크 전류가 유입되는 반면, 용량 (4) 에는 스위치 (S2 및 S4) 의 리크 전류가 유입되기 때문에, 비교기의 입력에 있어서의 전압의 변동량이 반전 입력 단자 (N3) 측과 비반전 입력 단자 (N4) 측에서 상이하여, 비교 결과에 오차를 발생시켰다. 일반적으로, 스위치를 구성하는 트랜지스터의 리크 전류는 고온이 됨에 따라 증가하기 때문에, 오차는 고온이 될수록 현저해진다. 또, 트랜지스터가 MOS 트랜지스터인 경우, 채널 간의 리크 전류는 드레인-소스 간의 전압차에 의존하기 때문에, 오프되어 있는 스위치에 있어서 용량에 접속되지 않은 측의 전압에 의해, 스위치의 리크 전류가 흐르는 방향이나 크기가 상이하여, 비교 결과에 오차를 발생시켰다.

또, 종래의 비교 회로에서는, 스위치를 구성하는 트랜지스터 소자가 온에서 오프로 천이될 때에 발생하는 노이즈 성분 (예를 들어, 채널 차지 인젝션이나 클록 피드스루) 의 영향에 대해서도, 각 용량으로의 스위치의 접속이 비대칭이기 때문에, 스위치의 노이즈 성분에 의한 비교기의 입력에 있어서의 전압의 변동량이 반전 입력 단자 (N3) 측과 비반전 입력 단자 (N4) 측에서 상이하여, 오차 발생의 요인이라는 과제가 있었다.

본 발명은 이와 같은 점을 감안하여 이루어진 것으로서, 간편한 회로 구성으로 비교기의 입력 오프셋 전압의 영향을 제거함과 함께, 스위치의 오프 리크 전류나 노이즈 성분에 의한 오차의 영향을 억제하여, 고정밀도의 비교 판정 결과를 얻는 것이 가능한 비교 회로를 제공하는 것을 목적으로 한다.

종래의 이와 같은 문제점을 해결하기 위해, 본 발명의 비교 회로는 이하와 같은 구성으로 하였다.

제 1 입력 전압이 제 1 용량을 통하여 입력되는 제 1 입력 단자와, 제 2 입력 전압이 제 2 용량을 통하여 입력되는 제 2 입력 단자와, 출력 단자를 구비한 비교기와, 일단이 제 1 입력 단자에 접속되고, 샘플 페이즈에서 온되어 제 1 입력 단자의 전압을 출력 단자의 전압으로 하는 제 1 스위치와, 일단이 제 2 입력 단자에 접속되고, 샘플 페이즈에서 온되어 제 2 입력 단자의 전압을 기준 전압으로 하는 제 2 스위치와, 비교 페이즈에서 온되어 제 1 스위치의 타단과 제 2 스위치의 타단의 전압을 동등하게 하는 제 3 스위치를 구비한 비교 회로.

본 발명의 비교 회로에 의하면, 스위치와 용량과 비교기를 유효적으로 활용함으로써, 비교기에 있어서 발생하는 오프셋 성분이나 스위치의 오프 리크 전류 성분이나 스위치의 노이즈 성분에 의해 발생하는 오차를 간편한 회로 구성으로 제거하여, 광범위한 온도 영역에 걸쳐서 고정밀도의 비교를 실시하는 것이 가능해진다.

도 1 은 제 1 실시형태의 비교 회로의 회로도이다.
도 2 는 제 1 실시형태의 각 스위치의 동작을 나타내는 도면이다.
도 3 은 본 발명의 비교 회로에 사용하는 비교기의 일례를 나타내는 회로도이다.
도 4 는 본 발명의 비교 회로에 사용하는 비교기의 다른 예를 나타내는 회로도이다.
도 5 는 제 2 실시형태의 비교 회로의 회로도이다.
도 6 은 제 2 실시형태의 각 스위치의 동작을 나타내는 도면이다.
도 7 은 제 3 실시형태의 비교 회로의 회로도이다.
도 8 은 제 4 실시형태의 비교 회로의 회로도이다.
도 9 는 종래의 비교 회로의 회로도이다.
도 10 은 종래의 비교 회로의 각 스위치의 동작을 나타내는 도면이다.

본 발명의 비교 회로는, 반도체 회로에 있어서의 고정밀도의 비교 회로로서 폭넓게 이용될 수 있다. 이하, 본 발명의 비교 회로에 대해 도면을 참조하여 설명한다.

＜제 1 실시형태＞

도 1 은 제 1 실시형태의 비교 회로의 회로도이다. 제 1 실시형태의 비교 회로는, 비교기 (11) 와, 용량 (C1, C2) 과, 스위치 (S11, S12, S13, S21) 를 구비한다.

비교기 (11) 는, 4 개의 입력 단자와 1 개의 출력 단자를 갖고, 상세하게는, 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 와, 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 와, 제 2 차동 입력쌍의 제 1 입력 단자 (N5) 와, 제 2 차동 입력쌍의 제 2 입력 단자 (N6) 와, 출력 단자 (OUT) 를 갖는다. 용량 (C1) 은, 2 개의 단자를 갖고, 일방의 단자는 비교기 (11) 의 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 에 접속되고, 타방의 단자는 입력 단자 (N1) 에 접속된다. 용량 (C2) 은, 2 개의 단자를 갖고, 일방의 단자는 비교기 (11) 의 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 에 접속되고, 타방의 단자는 입력 단자 (N2) 에 접속된다. 스위치 (S11) 는, 2 개의 단자를 갖고, 일방의 단자는 비교기 (11) 의 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 에 접속되고, 타방의 단자는 비교기 (11) 의 출력 단자 (OUT) 에 접속된다. 스위치 (S12) 는, 2 개의 단자를 갖고, 일방의 단자는 비교기 (11) 의 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 에 접속된다. 스위치 (S13) 는, 2 개의 단자를 갖고, 일방의 단자는 기준 전압 입력 단자 (Nref0) 에 접속된다. 스위치 (S21) 는, 2 개의 단자를 갖고, 일방의 단자는 비교기 (11) 의 출력 단자 (OUT) 에 접속된다. 스위치 (S12, S13, S21) 의 각각의 타방의 단자는 공통으로 접속된다. 스위치 (S11, S12, S13, S21) 는, 스위치 제어 신호 (회로도에는 도시되지 않음) 에 의해, 온 또는 오프가 제어된다. 비교기 (11) 의 제 2 차동 입력쌍의 제 1 입력 단자 (N5) 에는 제 1 기준 전압 입력 단자 (Nref1) 가 접속되고, 비교기 (11) 의 제 2 차동 입력쌍의 제 2 입력 단자 (N6) 에는 제 2 기준 전압 입력 단자 (Nref2) 가 접속된다.

다음으로, 제 1 실시형태의 비교 회로의 동작을 설명한다.

먼저, 비교기 (11) 의 동작을 설명한다. 비교기 (11) 는, 1 쌍의 입력 전압의 차를 증폭시킨 값과, 다른 1 쌍의 입력 전압의 차를 증폭시킨 값의 합을 출력하는 기능을 갖는다. 이 증폭 기능을 개념적으로 나타낸 도면을 도 3 에 나타낸다.

도 3 은 비교기 (11) 의 기능을 나타내는 개념도이다.

도 3 의 비교기 (11) 는, 차동 증폭기 (111, 112) 와 가산기 (113) 를 갖고, 이하와 같이 접속되어 구성된다. 비교기 (11) 의 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 가 차동 증폭기 (111) 의 반전 입력 단자에 접속되고, 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 가 차동 증폭기 (111) 의 비반전 입력 단자에 접속되고, 제 2 차동 입력쌍의 제 1 입력 단자 (N5) 가 차동 증폭기 (112) 의 반전 입력 단자에 접속되고, 제 2 차동 입력쌍의 제 2 입력 단자 (N6) 가 차동 증폭기 (112) 의 비반전 입력 단자에 접속된다. 차동 증폭기 (111) 의 출력과 차동 증폭기 (112) 의 출력은 가산기 (113) 의 입력에 각각 접속되고, 가산기 (113) 의 출력이 비교기 (11) 의 출력 단자 (OUT) 에 접속된다.

비교기 (11) 는 이상과 같이 접속되어 있고, 다음과 같이 동작한다.

차동 증폭기 (111) 는 2 개의 입력 단자 (N3 과 N4) 의 전압의 차를 증폭시켜 가산기 (113) 에 입력하고, 차동 증폭기 (112) 는 2 개의 입력 단자 (N5 와 N6) 의 전압의 차를 증폭시켜 가산기 (113) 에 입력한다. 가산기 (113) 는 차동 증폭기 (111) 와 차동 증폭기 (112) 의 출력의 합을 출력한다. 이 증폭 기능을 식으로 나타내면,

Vo ＝ A1 × (V4 － V3) ＋ A2 × (V6 － V5) … (1)

이 된다. 여기에 A1 및 A2 는 각각 차동 증폭기 (111 및 112) 의 증폭률이다. 또, 각 단자 (N3 ∼ N6 및 OUT) 의 전압을 각각 V3 ∼ V6 및 Vo 로 하였다.

도 1 의 비교 회로에서는, 도 3 에 나타낸 비교기 (11) 의 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 와 출력 단자 (OUT) 는 스위치 (S11) 의 양단에 접속되어 있다. 스위치 (S11) 가 온되어 있는 상태에서는, Vo 와 V3 은 대체로 동등한 전압이 되므로, Vo 는 식 (1) 로부터 다음과 같이 나타낸다.

Vo ＝ A1/(1 ＋ A1) × V4 ＋ A2/(1 ＋ A1) × (V6 － V5) … (2)

설명의 편의상, 증폭률 A1 및 A2 는 충분히 크다고 하면, 하기 식을 얻는다.

Vo ＝ V4 ＋ (A2/A1) × (V6 － V5) … (3)

즉 스위치 (S11) 가 온되어 있는 상태에서는, 비교기 (11) 의 출력 단자 (OUT) 와 제 1 차동 입력쌍의 제 1 입력 단자 (N3), 즉 차동 증폭기 (111) 의 반전 입력 단자가 전기적으로 접속되어 있고, 피드백 루프가 형성되어, 출력 전압 Vo 는 입력 전압 V4 에 추종할 뿐만 아니라, 입력 V6 과 V5 의 전압의 차분을 증폭률 A2 와 A1 의 비로 증폭시킨 전압의 합도 출력하는, 일종의 볼티지 폴로어와 같은 동작을 한다.

한편, 스위치 (S11) 가 오프되어 있는 상태에서는 비교기 (11) 에 피드백 루프가 형성되지 않는 점에서, 비교기 (11) 는 비교기 (콤퍼레이터) 그 자체로서 동작한다. 식 (1) 로부터

Vo ＝ A1 × {(V4 － V3) ＋ (A2/A1) × (V6 － V5)} … (4)

이므로, 즉 비교기 (11) 는, 스위치 (S11) 가 오프되어 있는 상태에서는, V4 와 V3 의 차분의 전압과 V6 과 V5 의 차분을 증폭률 A2 와 A1 의 비로 증폭시킨 전압의 합의 전압을, 충분히 큰 증폭률 A1 로 증폭시키고, 출력 단자 (OUT) 로부터 하이 레벨 신호 (일반적으로 정 (正) 의 전원 전압 레벨) 또는 로 레벨 신호 (일반적으로 부 (負) 의 전원 전압 레벨, 또는 GND 레벨) 를 출력하는 비교 동작을 실시한다.

여기서, 비교기 (11) 의 입력 오프셋 전압을 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 에 있어서 Voa1, 제 2 차동 입력쌍의 제 2 입력 단자 (N6) 에 있어서 Voa2 로 하면, 입력 오프셋 전압을 고려한 비교기 (11) 의 동작을 나타내는 식은, 스위치 (S11) 가 온되어 있을 때와 오프되어 있을 때에서, 각각 식 (3), 식 (4) 로부터 다음과 같이 된다.

스위치 (S11) 가 온되어 있을 때

Vo ＝ (V4 ＋ Voa1) ＋ (A2/A1) × (V6 ＋ Voa2 － V5) … (5)

스위치 (S11) 가 오프되어 있을 때

Vo ＝ A1 × {(V4 ＋ Voa1 － V3) ＋ (A2/A1) × (V6 ＋ Voa2 － V5)} … (6)

이상이 도 3 에 나타낸 비교기 (11) 의 동작 설명이다.

도 2 는 각 스위치의 동작을 나타내는 도면이다.

비교 동작의 일 주기는, 샘플 페이즈 (φ1) 와 비교 페이즈 (φ2) 의 2 개의 페이즈로 이루어진다. 스위치 (S11, S12, S13, S21) 는, 도 2 의 스위치 제어 신호에 의해 제어된다. 스위치 (S11, S12, S13) 는, 샘플 페이즈 (φ1) 에서 온되고, 비교 페이즈 (φ2) 에서 오프된다. 또, 스위치 (S21) 는, 샘플 페이즈 (φ1) 에서 오프되고, 비교 페이즈 (φ2) 에서 온된다.

도 1 의 비교 회로의 각 페이즈에서의 동작의 개략을 설명한다. 샘플 페이즈 (φ1) 는, 입력 단자 (N1) 의 전압 V1, 입력 단자 (N2) 의 전압 V2, 제 1 기준 전압 입력 단자 (Nref1) 의 전압 Vref1, 제 2 기준 전압 입력 단자 (Nref2) 의 전압 Vref2 와, 비교기 (11) 의 오프셋 전압을 용량 (C1 및 C2) 에 기억하는 페이즈이다. 비교 페이즈 (φ2) 는, 샘플 페이즈 (φ1) 에 있어서의 비교기 (11) 의 오프셋 성분을 상쇄하면서, 입력 단자 (N1) 와 입력 단자 (N2) 사이의 전압차와, 제 1 기준 전압 Vref1 과 제 2 기준 전압 Vref2 사이의 전압차의 비교를 실시하는 페이즈이다.

이하에 샘플 페이즈 (φ1) 와 비교 페이즈 (φ2) 에 대해 상세하게 설명한다.

샘플 페이즈 (φ1) 에서는, 스위치 (S11, S12, S13) 는 온되어 있고, 스위치 (S21) 는 오프된다. 따라서, 비교기 (11) 의 각 입력 단자에는, 다음의 전압이 공급된다. 비교기 (11) 의 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 에는 출력 단자 (OUT) 의 전압 Vo 가 부여되고, 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 에는 기준 전압 Vref0 이 부여되고, 제 2 차동 입력쌍의 제 1 입력 단자 (N5) 에는 제 1 기준 전압 Vref1 이 부여되고, 제 2 차동 입력쌍의 제 2 입력 단자 (N6) 에는 제 2 기준 전압 Vref2 가 부여된다. 스위치 (S11) 가 온되어 있을 때, 비교기 (11) 는 식 (5) 로 나타낸 바와 같이 동작하므로, 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 의 전압은 다음과 같이 나타낸다.

V3φ1 ＝ Vref0φ1 ＋ Voa1φ1 ＋ (A2/A1) × (Vref2φ1 ＋ Voa2φ1 － Vref1φ1) … (7)

각 전압의 말미의 φ1 은, 샘플 페이즈 (φ1) 에 있어서의 전압인 것을 나타낸다. 이 이후에는, 다른 전압, 또 비교 페이즈 (φ2) 에 대해서도 동일하게 표기한다.

용량 (C1) 에는 전압 V3 과 전압 V1 의 차분 ΔVC1φ1 이 충전된다.

ΔVC1φ1 ＝ V3φ1 － V1φ1 … (8)

상기 식에 식 (7) 을 대입하면, 하기 식을 얻는다.

ΔVC1φ1 ＝ -V1φ1 ＋ Vref0φ1 ＋ Voa1φ1 ＋ (A2/A1) × (Vref2φ1 ＋Voa2φ1 － Vref1φ1) … (9)

한편, 용량 (C2) 에는 전압 V4 와 전압 V2 의 차분 ΔVC2φ1 이 충전된다.

ΔVC2φ1 ＝ V4φ1 － V2φ1 … (10)

제 1 차동 입력쌍의 제 2 입력 단자 (N4) 에는 기준 전압 Vref0 이 부여되어 있으므로, 식 (10) 으로부터 하기 식을 얻는다.

ΔVC2φ1 ＝ Vref0φ1 － V2φ1 … (11)

한편, 비교 페이즈 (φ2) 에서는, 스위치 (S11, S12, S13) 는 오프되어 있고, 스위치 (S21) 는 온된다. 스위치 (S11) 가 오프되고, 용량 (C1) 에는 ΔVC1φ1 이 충전되어 있으므로, 전압 V3 은 전압 V1 과 ΔVC1φ1 로 정해지며, 하기 식으로 나타낸다.

V3φ2 ＝ V1φ2 ＋ ΔVC1φ1 … (12)

상기 식에 용량 (C1) 에 충전된 ΔVC1φ1 을 나타내는 식 (9) 를 대입하면 다음과 같이 된다.

V3φ2 ＝ V1φ2 － V1φ1 ＋ Vref0φ1 ＋ Voa1φ1 ＋ (A2/A1) × (Vref2φ1 ＋ Voa2φ1 － Vref1φ1) … (13)

또, 스위치 (S12) 가 오프되고, 용량 (C2) 에는 ΔVC2φ1 이 충전되어 있으므로, 전압 V4 는 전압 V2 와 ΔVC2φ1 로 정해지며, 하기 식으로 나타낸다.

V4φ2 ＝ V2φ2 ＋ ΔVC2φ1 … (14)

상기 식에 용량 (C2) 에 충전된 ΔVC2φ1 을 나타내는 식 (11) 을 대입하면 다음과 같이 된다.

V4φ2 ＝ V2φ2 － V2φ1 ＋ Vref0φ1 … (15)

또, 스위치 (S11) 가 오프되어 있을 때, 비교기 (11) 는 식 (6) 으로 나타낸 바와 같이 동작하므로, 비교기 (11) 의 출력 단자 (OUT) 의 전압 Vo 는 다음과 같이 나타낸다.

Voφ2 ＝ A1 × {(V4φ2 ＋ Voa1φ2 － V3φ2) ＋ (A2/A1) × (Vref2φ2 ＋ Voa2φ2 － Vref1φ2)} … (16)

상기 식에 식 (13) 으로 나타내는 V3φ2, 식 (15) 로 나타내는 V4φ2 를 대입하면 하기 식을 얻는다.

Voφ2 ＝ A1 × [{(V2φ2 － V1φ2) － (V2φ1 － V1φ1) ＋ (Voa1φ2 － Voa1φ1)} － (A2/A1) × {(Vref2φ1 － Vref1φ1) － (Vref2φ2 － Vref1φ2) － (Voa2φ2 － Voa2φ1)}] … (17)

식 (17) 을 알기 쉽게 하기 위해, 입력 단자 (N1) 및 입력 단자 (N2) 로부터 공급되는 전압 성분을 ΔVin 으로 두고, 제 1 기준 전압 입력 단자 (Nref1) 및 제 2 기준 전압 입력 단자 (Nref2) 로부터 공급되는 전압 성분을 ΔVref 로 두면, 식 (17) 은 다음과 같이 나타낼 수 있다.

Voφ2 ＝ A1 × [{ΔVin ＋ (Voa1φ2 － Voa1φ1)} － (A2/A1) × {ΔVref － (Voa2φ2 － Voa2φ1)}] … (18)

여기에,

ΔVin ＝ (V2φ2 － V1φ2) － (V2φ1 － V1φ1) … (19)

ΔVref ＝ (Vref2φ1 － Vref1φ1) － (Vref2φ2 － Vref1φ2) … (20)

이다.

여기서, 비교기 (11) 의 입력 오프셋 전압 Voa1, Voa2 는, 엄밀하게는 시간 경과적 변화나 온도 변화 (온도 드리프트) 를 나타내기 때문에, 일정한 값은 아니지만, 샘플 페이즈 (φ1) 및 비교 페이즈 (φ2) 의 시간이 입력 오프셋 전압의 시간 경과적 변화나 온도 변화에 대하여 충분히 짧은 시간이면, 입력 오프셋 전압의 값은, 샘플 페이즈 (φ1) 와 비교 페이즈 (φ2) 에서 대체로 동등한 값인 것으로 간주할 수 있다. 따라서, 식 (18) 에 있어서, Voa1φ2 － Voa1φ1, Voa2φ2 － Voa2φ1 은 거의 제로의 값이 되고, 비교 페이즈 (φ2) 의 비교기 (11) 에 있어서의 비교 동작시에 비교기 (11) 의 오프셋 성분은 제거된다. 따라서 식 (18) 은 다음과 같이 나타낼 수 있다.

Voφ2 ＝ A1 × {ΔVin － (A2/A1) × ΔVref} … (21)

따라서, 입력 단자 (N1) 및 입력 단자 (N2) 로부터 공급되는 전압 성분 ΔVin 과, 제 1 기준 전압 입력 단자 (Nref1) 및 제 2 기준 전압 입력 단자 (Nref2) 로부터 공급되는 전압 성분 ΔVref 를 비교한 결과가, 충분히 큰 증폭률 A1 로 증폭되고, 최종적으로 비교기 (11) 의 출력 단자 (OUT) 로부터 하이 레벨 신호 또는 로 레벨 신호로서 출력되게 된다. 예로서 ΔVin 을 결정하는 입력 단자 (N1) 및 입력 단자 (N2) 에 인가하는 전압을 들면, 예를 들어, V1φ2 ＝ V2φ1 ＝ V1', V1φ1 ＝ V2φ2 ＝ V2' 가 되도록 외부로부터 전압을 입력한 경우에는, 식 (19) 로부터 ΔVin ＝ 2 × (V2' － V1') 가 되어, V1' 와 V2' 의 차를 2 배한 전압이 입력 전압 성분으로서 비교기 (11) 에 입력되게 된다. 또 한편으로, ΔVref 를 결정하는 제 1 기준 전압 Vref1 및 제 2 기준 전압 Vref2 는, 예를 들어, Vref2φ1 ＝ Vref1φ1 ＝ Vref2φ2 ＝ Vref2', Vref1φ2 ＝ Vref1' 가 되도록 외부로부터 기준 전압을 인가한 경우에는, 식 (20) 으로부터 ΔVref ＝ Vref1' － Vref2' 가 되어, Vref1' 와 Vref2' 의 차의 전압이 비교기 (11) 에 기준 전압 성분으로서 입력되게 된다. 간편을 위해, A1 ＝ A2 가 되도록 차동 증폭기 (111, 112) 를 설계하였다고 하면, 이 예의 경우에는 식 (21) 은,

Voφ2 ＝ A1 × {2 × (V2' － V1') － (Vref1' － Vref2')} … (22)

가 되어, 입력 전압 성분 2 × (V2' － V1') 와 기준 전압 성분 (Vref1' － Vref2') 의 비교 결과가 얻어지게 된다.

여기서, 식 (17) 에 주목하면, 이 식에는, Vref0 의 항은 포함되어 있지 않다. 이것은, 용량 (C1) 에 충전되어 있는 전압 ΔVC1φ1 과 용량 (C2) 에 충전되어 있는 전압 ΔVC2φ1 의 양방에 Vref0φ1 의 항이 포함되어 있어, Voφ2 를 도출하는 과정에 있어서 Vref0 의 항이 상쇄되었기 때문이다. 이 점은, 본 실시형태의 비교 회로에서는, 기준 전압 입력 단자 (Nref0) 에 부여되는 전압이 어떠한 값이어도, 비교 결과는 Vref0 의 전압에 상관없음을 나타내고 있다. 실제의 회로에 있어서는, 비교기 (11) 에 입력 가능한 전압의 범위에는 동상 입력 전압 범위라는 제약이 있으며, 이 전압 범위를 일탈한 경우에는, 고정밀도의 비교를 정상적으로 실시할 수 없을 가능성이 있다. 비교 대상인 입력 단자 (N1) 및 입력 단자 (N2) 의 전압이 비교기 (11) 의 동상 입력 전압 범위 외의 전압이었다고 하더라도, 본 실시형태의 비교 회로 자기 센서 장치에서는, 기준 전압 입력 단자 (Nref0) 의 전압을 비교기 (11) 의 동상 입력 전압 범위 내가 되도록 선택함으로써, 고정밀도의 비교가 가능하다는 이점을 갖는다. 다른 표현을 하면, 비교기 (11) 에 요구되는 동상 입력 전압 범위를 현저하게 완화시킬 수 있다는 이점을 갖고 있다고 할 수 있다.

다음으로, 스위치 (S13 과 S21) 에 의한 효과를 설명한다. 비교 페이즈 (φ2) 에서는, 스위치 (S13) 가 오프되고, 스위치 (S21) 가 온됨으로써, 스위치 (S12) 의 타방의 단자의 전압을 비교기 (11) 의 출력 단자 (OUT) 의 전압 Vo 에 동등하게 하도록 동작시키고 있다. 따라서, 오프 상태에 있는 스위치 (S11 과 S12) 의 각각의 타방의 단자의 전압은 비교기 (11) 의 출력 단자 (OUT) 의 전압 Vo 에 동등해진다.

만일, 스위치 (S13) 가 비교 페이즈 (φ2) 에서 샘플 페이즈 (φ1) 와 동일하게 온인 채이고, 스위치 (S21) 가 비교 페이즈 (φ2) 에서 샘플 페이즈 (φ1) 와 동일하게 오프인 채인 경우, 바꿔 말하면 스위치 (S13 과 S21) 가 존재하지 않고, 스위치 (S12) 의 타방의 단자가 기준 전압 입력 단자 (Nref0) 에 직접 접속되어 있다 경우를 생각한다. 이 경우에는, 비교 페이즈 (φ2) 에서는, 스위치 (S11) 의 타방의 전압은 비교기 (11) 의 출력 단자 (OUT) 의 전압 Vo 에 동등해지고, 비교 결과에 따라 하이 레벨 신호 (일반적으로 정의 전원 전압 레벨) 또는 로 레벨 신호 (일반적으로 부의 전원 전압 레벨, 또는 GND 레벨) 의 전압이 된다. 한편, 스위치 (S12) 의 타방의 전압은 기준 전압 입력 단자 (Nref0) 의 전압에 동등해진다. 전술한 바와 같이, 기준 전압 입력 단자 (Nref0) 의 전압은, 비교기 (11) 의 동상 입력 전압 범위 내가 되도록 선택하는 것이 바람직하고, 일반적으로는 정의 전원 전압 레벨과 부의 전원 전압 레벨 (또는 GND 레벨) 사이의 전압, 예로는, 중간의 전압으로 설정된다. 따라서, 비교 페이즈 (φ2) 에서는, 스위치 (S11) 의 타방의 단자의 전압과 스위치 (S21) 의 타방의 단자의 전압은, 매우 차가 큰 전압이 된다. 한편, 스위치 (S11 과 S12) 의 일방의 단자의 전압은, 각각 식 (13) 및 식 (15) 로 나타내는 전압으로서, 반드시 동등한 전압은 아니지만, 모두 기준 전압 입력 단자 (Nref0) 의 샘플 페이즈 (φ1) 에 있어서의 전압을 기준으로 한 전압이 되고, 특히 비교기 (11) 의 비교 판정 결과가 전환되는 경계 조건 근방에 있어서, 대체로 가까운 전압이 된다 (적어도, 편측이 정 또는 부의 전원 전압이 되고, 다른 편측이 정과 부의 전원 전압의 중간 전압이 될 정도의 전압차는 발생하지 않는다). 이상으로부터, 오프 상태에 있는 스위치 (S11) 의 양 단자 간의 전압차와 스위치 (S12) 의 양 단자 간의 전압차는 크게 상이해진다. 오프 상태의 스위치의 이상적인 특성으로는, 양 단자 간의 전압차에 상관없이 단자 사이에 전류가 흐르지 않는 것을 들 수 있지만, 실제의 회로에 있어서는, 스위치의 단자 사이에는 리크 전류가 흐르고, 또 양 단자 간의 전압차에 의해 리크 전류가 변화한다. 이 때문에 리크 전류를 저감시키는 스위치 회로의 구성이 많이 예시되어 있지만, 리크 전류는 제로로는 되지 않고 유한의 값을 취한다. 스위치 (S12) 에 있어서는, 일방의 단자의 전압은 식 (15) 로 나타내는 Vref0φ1 을 기준으로 한 전압이고, 타방의 단자의 전압은 Vref0φ1 의 전압이기 때문에, 리크 전류가 흐르기는 하지만, 비교적 작은 리크 전류가 된다. 스위치 (S11) 에 있어서는, 일방의 단자의 전압은 식 (13) 으로 나타내는 Vref0φ1 을 기준으로 한 전압이고, 타방의 단자의 전압은 비교기 (11) 의 출력 단자 (OUT) 의 전압 Vo 에 동등하고, 하이 레벨 신호 (일반적으로 정의 전원 전압 레벨) 또는 로 레벨 신호 (일반적으로 부의 전원 전압 레벨, 또는 GND 레벨) 의 전압이기 때문에, 스위치 (S12) 의 리크 전류보다 큰 리크 전류가 흐르게 된다. 따라서, 용량 (C1) 과 용량 (C2) 에 유입되는 리크 전류가 상이하고, 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 의 전압의 변동량과 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 의 전압의 변동량이 상이하여, 결과적으로 비교 결과에 오차를 발생시키는 요인이 된다. 일반적으로, 리크 전류는 고온일수록 증가하는 경향이 있기 때문에, 고온이 될수록 비교 회로의 오차는 증대된다.

상기 서술한 가정의 경우에 대하여, 본 실시형태에 있어서는, 비교 페이즈 (φ2) 에서는, 스위치 (S13) 가 오프되고, 스위치 (S21) 가 온됨으로써, 스위치 (S12) 의 타방의 단자의 전압을 비교기 (11) 의 출력 단자 (OUT) 의 전압 Vo 에 동등하게 하도록 제어하고 있기 때문에, 스위치 (S11) 의 양 단자 간의 전압차와 스위치 (S12) 의 양 단자 간의 전압차의 차가 작아지도록 개선되고, 리크 전류의 차가 작아지고, 용량 (C1) 과 용량 (C2) 에 유입되는 리크 전류의 차를 작게 하도록 개선되어, 결과적으로 비교 결과에 발생하는 오차를 작게 하는 것이 가능해진다. 따라서, 스위치 (S13 과 S21) 에 의해, 스위치의 리크 전류에 의해 발생하는 오차의 영향을 억제하여, 고정밀도의 비교 판정 결과를 얻는 것이 가능해진다.

또, 스위치의 비이상 성분으로는, 상기 서술한 리크 전류 외에, 스위치를 구성하는 트랜지스터 소자가 온에서 오프로 천이될 때에 발생하는 노이즈 성분, 예를 들어, 채널 차지 인젝션이나 클록 피드스루를 들 수 있다. 본 실시형태에 있어서는, 용량 (C1) 의 일방의 단자와 비교기 (11) 의 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 의 접속점, 용량 (C2) 의 일방의 단자와 비교기 (11) 의 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 의 접속점에 각각 대칭이 되도록 스위치 (S11, S12) 를 접속시키고 있기 때문에, 스위치의 노이즈 성분에 의해 발생하는 전하는 각 접속점에 거의 동등하게 주입되어, 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 의 전압과 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 의 전압은 각각 변동되기는 하지만, 그 변동량은 거의 동등해지도록 동작한다. 따라서, 스위치가 온 상태에서 오프 상태로 천이될 때에 발생하는 노이즈 성분에 의한 오차의 영향을 억제하여, 고정밀도의 비교 판정 결과를 얻는 것이 가능해진다.

여기서, 도 1 의 자기 센서 장치를 구성하는 요소인 비교기 (11) 의 회로 구성의 일례에 대해 나타내 둔다. 도 3 의 개념도로 나타낸 비교기 (11) 의 기능은, 더욱 구체적으로는, 예를 들어 도 4 에 나타내는 바와 같은 회로 구성으로 실현할 수 있다.

도 4 는 비교기 (11) 의 회로 구성의 일례이다.

비교기 (11) 는, 정전류 회로 (I1) 와, NMOS 트랜지스터 (M13, M14A, M14B, M15A, M16A, M15B, M16B) 와, PMOS 트랜지스터 (M11, M12) 를 갖고, 다음과 같이 접속되어 구성된다. 정전류 회로 (I1) 의 일방은 전원 전압 단자 (VDD) 에 접속되고, 다른 일방은 NMOS 트랜지스터 (M13) 의 드레인 및 게이트에 접속된다. 이 접속점을 Nb 로 한다. Nb 는 NMOS 트랜지스터 (M14A) 의 게이트와 NMOS 트랜지스터 (M14B) 의 게이트에 접속된다. NMOS 트랜지스터 (M13, M14A, M14B) 의 소스는 그라운드 단자 (VSS) 에 접속된다. NMOS 트랜지스터 (M15A 와 M16A) 의 소스는 M14A 의 드레인에 접속되고, NMOS 트랜지스터 (M15B 와 M16B) 의 소스는 M14B 의 드레인에 접속된다. NMOS 트랜지스터 (M15A 와 M15B) 의 드레인은 PMOS 트랜지스터 (M11) 의 드레인에 접속된다. 이 접속점을 Na 로 한다. NMOS 트랜지스터 (M16A 와 M16B) 의 드레인은 PMOS 트랜지스터 (M12) 의 드레인에 접속된다. 이 접속점은, 비교기 (11) 의 출력 단자 (OUT) 에 접속된다. PMOS 트랜지스터 (M11 과 M12) 의 게이트는 접속점 (Na) 에 접속되고, 소스는 전원 전압 단자 (VDD) 에 접속된다. NMOS 트랜지스터 (M15A, M16A) 의 게이트는, 각각 제 1 차동 입력쌍의 제 2 입력 단자 (N4), 제 1 입력 단자 (N3) 에 접속되고, NMOS 트랜지스터 (M15B, M16B) 의 게이트는, 각각 제 2 차동 입력쌍의 제 2 입력 단자 (N6), 제 1 입력 단자 (N5) 에 접속된다.

비교기 (11) 는 이상과 같이 접속되어 있으며, 다음과 같이 동작한다.

정전류 회로 (I1) 는, 정전류를 발생시켜 NMOS 트랜지스터 (M13) 에 공급한다. NMOS 트랜지스터 (M13, M14A, M14B) 는 커런트 미러 회로를 구성하고 있고, NMOS 트랜지스터 (M14A, M14B) 의 드레인-소스 간에는, M13 의 드레인-소스 간에 흐르는 전류에 기초한 전류가 흐른다. NMOS 트랜지스터 (M14A, M15A, M16A), PMOS 트랜지스터 (M11, M12) 로 이루어지는 5 개의 트랜지스터는, 차동 증폭기를 구성하고 있고, 제 1 차동 입력쌍을 구성하는 NMOS 트랜지스터 (M15A, M16A) 의 게이트 전압의 차, 즉, 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 와 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 의 전압차를 증폭시켜, 출력 단자 (OUT) 에 출력하도록 동작한다. 이 증폭률을 A1 로 한다. 여기서, 커런트 미러 회로 구성 및 차동 증폭기 구성의 동작에 대해서는, CMOS 아날로그 회로의 문헌 등에서 상세하게 기재되어 있으며, 여기서는 상세한 설명은 생략한다. 또, NMOS 트랜지스터 (M14B, M15B, M16B), PMOS 트랜지스터 (M11, M12) 로 이루어지는 5 개의 트랜지스터도, 차동 증폭기를 구성하고 있고, 제 2 차동 입력쌍을 구성하는 NMOS 트랜지스터 (M15B, M16B) 의 게이트 전압의 차, 즉, 제 2 차동 입력쌍의 제 2 입력 단자 (N6) 와 제 2 차동 입력쌍의 제 1 입력 단자 (N5) 의 전압차를 증폭시켜, 출력 단자 (OUT) 에 출력하도록 동작한다. 이 증폭률을 A2 로 한다. 또, 제 1 차동 입력쌍을 구성하는 NMOS 트랜지스터 (M15A) 의 드레인과 제 2 차동 입력쌍을 구성하는 NMOS 트랜지스터 (M15B) 의 드레인이 접속점 (Na) 에서 PMOS 트랜지스터 (M11) 의 드레인에 접속되고, 제 1 차동 입력쌍을 구성하는 NMOS 트랜지스터 (M16A) 의 드레인과 제 2 차동 입력쌍을 구성하는 NMOS 트랜지스터 (M16B) 의 드레인이 출력 단자 (OUT) 에서 PMOS 트랜지스터 (M12) 의 드레인에 접속되어 있음으로써, 이 접속점 (Na) 및 출력 단자 (OUT) 에서, 제 1 차동 입력쌍과 제 2 차동 입력쌍의 각 차동 입력쌍에서 증폭된 전압이 가산되도록 동작한다. 이들 동작을 식으로 나타내면,

Vo ＝ A1 × (V4 － V3) ＋ A2 × (V6 － V5) … (23)

이 된다. 즉, 식 (1) 과 동등한 동작을 실시한다.

이상에 의해, 제 1 실시형태의 비교 회로의 동작을 설명하며, 간편한 회로 구성으로 비교기의 입력 오프셋 전압의 영향을 제거함과 함께, 스위치의 오프 리크 전류나 노이즈 성분에 의한 오차의 영향을 억제하여, 고정밀도의 비교 판정 결과를 얻는 것이 가능함을 나타냈다.

본 설명에 있어서는, 비교기 (11) 에 대한 구체적인 회로 구성 및 스위치 제어의 타이밍 차트를 나타냈지만, 본 설명 내에서 기재한 동작을 실시하는 구성이면, 반드시 이 구성에 제한되는 것은 아니다. 예를 들어, 도 2 에서는, 샘플 페이즈 (φ1) 에서 비교 페이즈 (φ2) 로의 천이시, 또는 반대의 천이시에 스위치의 온 또는 오프가 전환되는 타이밍이 동시가 되도록 기재하고 있는데, 스위치 (S11) 가 오프되고 나서 스위치 (S12) 를 오프시키고, 추가로 그 후에 S13 을 오프, S21 을 온시키도록 타이밍을 어긋나게 하여 제어해도 된다. 비교기 (11) 의 과도 응답 특성이 양호한 경우나, 비교기 (11) 의 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 와 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 사이의 기생 용량을 무시할 수 없는 크기이거나 한 경우에는, 스위치 (S12) 를 오프시켰을 때에 발생하는 스위칭 노이즈가 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 로부터 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 에 전파되어, 용량 (C1) 에 충전되는 전압에 무시할 수 없는 오차를 발생시키는 경우가 있다. 이와 같은 경우에는, 스위치 (S11) 가 오프되는 타이밍에 대하여 스위치 (S12) 가 오프되는 타이밍을 늦추면 보다 바람직하다.

또 본 설명에 있어서는, 입력 단자 (N1) 와 입력 단자 (N2) 에 인가되는 입력 전압의 일례, 및 제 1 기준 전압 입력 단자 (Nref1) 와 제 2 기준 전압 입력 단자 (Nref2) 에 인가되는 전압의 일례를 들었지만, 반드시 이 예에 제한되는 것은 아니다. 예를 들어, 종래 기술에 개시되는 바와 같이, 센서 소자에 인가되는 물리량의 강도에 따라 논리 출력을 실시하는 신호 검출 회로에 본 실시형태의 비교 회로를 적용하는 경우, 입력 전압 성분의 예는 다음과 같이 된다.

V1φ1 ＝ Vcmφ1 ＋ Vsigφ1 ＋ Voffφ1

V2φ1 ＝ Vcmφ1 － Vsigφ1 － Voffφ1

V1φ2 ＝ Vcmφ2 － Vsigφ2 ＋ Voffφ2

V2φ2 ＝ Vcmφ2 ＋ Vsigφ2 － Voffφ2

여기서, Vcm 은 센서 소자의 신호 전압의 동상 전압 성분, Vsig 는 센서 소자의 신호 전압 성분, Voff 는 센서 소자의 오프셋 전압 성분 (오차 요인) 이다. 이상의 각 입력 전압을 식 (19) 에 대입하면,

ΔVin ＝ 2 × (Vsigφ2 ＋ Vsigφ1) － 2 × (Voffφ2 － Voffφ1) … (24)

가 된다. 센서 소자의 오프셋 전압 성분은 샘플 페이즈 (φ1) 와 비교 페이즈 (φ2) 에서 대체로 동등한 값을 나타내므로 상쇄된다. 따라서, 센서 소자의 신호 전압 성분만이 입력 전압 성분으로서 비교기 (11) 에 입력되게 된다. 이와 같은 입력 전압 성분의 경우에 있어서도, 본 발명의 취지인, 비교기의 입력 오프셋 전압의 영향을 제거함과 함께, 스위치의 오프 리크 전류나 노이즈 성분에 의한 오차의 영향을 억제하여, 고정밀도의 비교 판정 결과를 얻는다는 점으로부터 일탈하는 것은 아니다.

＜제 2 실시형태＞

도 5 는 제 2 실시형태의 비교 회로의 회로도이다. 도 1 에 나타낸 제 1 실시형태와의 차이는, 스위치 (S13 과 S21) 를 삭제하고, 스위치 (S14 와 S22) 를 추가한 점이다. 추가된 요소는 다음과 같이 구성되어 접속된다. 또 삭제된 요소에 의해 다음의 접속이 제 1 실시형태와 상이하다.

스위치 (S12) 의 타방의 단자는, 기준 전압 입력 단자 (Nref0) 에 접속된다. 스위치 (S14) 는 2 개의 단자를 갖고, 일방의 단자는 비교기 (11) 의 출력 단자 (OUT) 에 접속되고, 타방의 단자는 스위치 (S11) 의 타방의 단자에 접속된다. 스위치 (S22) 는 2 개의 단자를 갖고, 일방의 단자는 스위치 (S11) 의 타방의 단자에 접속되고, 타방의 단자는 스위치 (S12) 의 타방의 단자에 접속된다. 그 외의 접속 및 구성에 대해서는, 제 1 실시형태와 동일하다.

다음으로, 제 2 실시형태의 비교 회로의 동작을 설명한다.

스위치 (S14, S22) 는, 스위치 (S11, S12) 와 동일하게 스위치 제어 신호 (회로도에는 도시되지 않음) 에 의해 온 또는 오프가 제어된다.

도 6 은 제 2 실시형태의 비교 회로에 있어서의 각 스위치의 동작을 나타내는 도면이다. 스위치 (S11, S12, S14) 는, 샘플 페이즈 (φ1) 에서 온되고, 비교 페이즈 (φ2) 에서 오프되도록 제어된다. 스위치 (S22) 는, 샘플 페이즈 (φ1) 에서 오프되고, 비교 페이즈 (φ2) 에서 온되도록 제어된다.

샘플 페이즈 (φ1) 에서는, 스위치 (S11, S12, S14) 는 온되어 있고, 스위치 (S22) 는 오프된다. 따라서, 비교기 (11) 의 각 입력 단자에는, 다음의 전압이 공급된다. 비교기 (11) 의 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 에는 출력 단자 (OUT) 의 전압 Vo 가 부여되고, 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 에는 기준 전압 입력 단자 (Nref0) 의 전압이 부여되고, 제 2 차동 입력쌍의 제 1 입력 단자 (N5) 에는 제 1 기준 전압 입력 단자 (Nref1) 의 전압이 부여되고, 제 2 차동 입력쌍의 제 2 입력 단자 (N6) 에는 제 2 기준 전압 입력 단자 (Nref2) 의 전압이 부여된다. 즉, 제 1 실시형태의 비교 회로와 동일하므로, 동작에 대해서도 제 1 실시형태의 비교 회로와 동일해진다.

비교 페이즈 (φ2) 에서는, 스위치 (S11, S12, S14) 는 오프되어 있고, 스위치 (S22) 는 온된다. 스위치 (S11 과 S12) 가 오프되어 있으므로, 전압 V3 은 전압 V1 과 ΔVC1φ1 로 정해지고, 또, 전압 V4 는 전압 V2 와 ΔVC2φ1 로 정해진다. 즉, 제 1 실시형태의 비교 회로와 동일하므로, 동작에 대해서도 제 1 실시형태의 비교 회로와 동일해진다.

비교 페이즈 (φ2) 에서는 스위치 (S14) 가 오프되고, 스위치 (S22) 가 온되어 있으므로, 스위치 (S11 과 S12) 의 타방의 단자의 전압은 기준 전압 입력 단자 (Nref0) 의 전압에 동등해진다. 제 1 실시형태의 비교 회로의 경우에는, 스위치 (S11 과 S12) 의 타방의 단자의 전압은, 비교기 (11) 의 출력 단자 (OUT) 의 전압 Vo 와 동등하므로, 이 점이 제 1 실시형태와 상이하다. 본 실시형태에 있어서는, 비교 페이즈 (φ2) 에서는, 스위치 (S14) 가 오프되고, 스위치 (S22) 가 온됨으로써, 스위치 (S12) 의 일방의 단자의 전압은 식 (15) 로 나타내는 Vref0φ1 을 기준으로 한 전압이 되고, 타방의 단자의 전압은 Vref0φ1 의 전압이 되기 때문에, 리크 전류가 흐르기는 하지만, 비교적 작은 리크 전류가 된다. 스위치 (S11) 에 대해서는, 일방의 단자의 전압은 식 (13) 으로 나타내는 Vref0φ1 을 기준으로 한 전압이 되고, 타방의 단자의 전압은 Vref0φ1 의 전압이 되기 때문에, 스위치 (S12) 와 동일하게 리크 전류가 흐르기는 하지만, 비교적 작은 리크 전류가 된다. 따라서, 스위치 (S11) 의 양 단자 간의 전압차와 스위치 (S12) 의 양 단자 간의 전압차의 차가 작아지도록 개선되어, 제 1 실시형태의 비교 회로의 경우와 동일하게, 결과적으로 비교 판정 결과에 발생하는 오차를 작게 하는 것이 가능해진다. 따라서, 스위치 (S14 와 S22) 에 의해, 스위치의 리크 전류에 의해 발생하는 오차의 영향을 억제하여 고정밀도의 비교 판정 결과를 얻는 것이 가능해진다.

또, 스위치의 비이상 성분으로는, 상기 서술한 리크 전류 외에, 스위치를 구성하는 트랜지스터 소자가 온에서 오프로 천이될 때에 발생하는 노이즈 성분, 예를 들어, 채널 차지 인젝션이나 클록 피드스루를 들 수 있다. 본 실시형태에 있어서는, 용량 (C1) 의 일방의 단자와 비교기 (11) 의 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 의 접속점, 용량 (C2) 의 일방의 단자와 비교기 (11) 의 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 의 접속점에 각각 대칭이 되도록 스위치 (S11, S12) 를 접속시키고 있기 때문에, 스위치의 노이즈 성분에 의해 발생하는 전하는 각 접속점에 거의 동등하게 주입되어, 제 1 차동 입력쌍의 제 1 입력 단자 (N3) 의 전압과 제 1 차동 입력쌍의 제 2 입력 단자 (N4) 의 전압은 각각 변동되기는 하지만, 그 변동량은 거의 동등해지도록 동작한다. 따라서, 스위치가 온 상태에서 오프 상태로 천이될 때에 발생하는 노이즈 성분에 의한 오차의 영향을 억제하여 고정밀도의 비교 판정 결과를 얻는 것이 가능해진다. 또, 스위치가 온 상태에서 오프 상태로 천이될 때에 발생하는 노이즈 성분에 의한 오차의 영향을 억제하여 고정밀도의 비교 판정 결과를 얻는 것이 가능해지는 점에 있어서도, 제 1 실시형태의 경우와 동일하다.

이상에 의해, 제 2 실시형태의 비교 회로의 동작을 설명하며, 제 1 실시형태의 경우와 동일하게 간편한 회로 구성으로 비교기의 입력 오프셋 전압의 영향을 제거함과 함께, 스위치의 오프 리크 전류나 노이즈 성분에 의한 오차의 영향을 억제하여, 고정밀도의 비교 판정 결과를 얻는 것이 가능함을 나타냈다.

＜제 3 실시형태＞

도 7 은 제 3 실시형태의 비교 회로의 회로도이다. 도 1 에 나타낸 제 1 실시형태와의 차이는, 비교기 (11) 를 비교기 (12) 로 치환한 점, 비교기 (11) 의 입력에 접속되었던 제 1 기준 전압 입력 단자 (Nref1) 와 제 2 기준 전압 입력 단자 (Nref2) 를 삭제한 점이다. 치환된 요소는 다음과 같이 구성되어 접속된다.

비교기 (12) 는, 2 개의 입력 단자와 1 개의 출력 단자를 갖고, 상세하게는, 차동 입력쌍의 제 1 입력 단자 (N3) 와, 차동 입력쌍의 제 2 입력 단자 (N4) 와, 출력 단자 (OUT) 를 갖는다. 비교기 (12) 의 차동 입력쌍의 제 1 입력 단자 (N3) 는 용량 (C1) 의 일방의 단자에 접속되고, 차동 입력쌍의 제 2 입력 단자 (N4) 는 용량 (C2) 의 일방의 단자에 접속되고, 출력 단자 (OUT) 는 스위치 (S11) 의 타방의 단자에 접속된다. 그 외의 접속 및 구성에 대해서는, 제 1 실시형태와 동일하다. 스위치 (S11, S12, S13, S21) 는, 제 1 실시형태의 비교 회로와 동일하게 스위치 제어 신호 (회로도에는 도시되지 않음) 에 의해 온 또는 오프가 제어된다.

다음으로, 제 3 실시형태의 비교 회로의 동작을 설명한다.

먼저, 비교기 (12) 의 동작을 설명한다. 비교기 (12) 는, 입력 전압의 차를 증폭시킨 값을 출력하는 기능을 갖는다. 이 증폭 기능을 식으로 나타내면,

Vo ＝ A3 × (V4 － V3) … (25)

가 된다. 여기에 A3 은 비교기 (12) 의 증폭률이다.

도 7 의 비교 회로에서는, 차동 입력쌍의 제 1 입력 단자 (N3) 와 출력 단자 (OUT) 는 스위치 (S11) 의 양단에 접속되어 있다. 스위치 (S11) 가 온되어 있는 상태에서는, Vo 와 V3 은 대체로 동등한 전압이 되므로, Vo 는 식 (25) 로부터 다음과 같이 나타낸다.

Vo ＝ A3/(1 ＋ A3) × V4 … (26)

설명의 편의상, 증폭률 A3 은 충분히 크다고 하면, 하기 식을 얻는다.

Vo ＝ V4 … (27)

즉 스위치 (S11) 가 온되어 있는 상태에서는, 비교기 (12) 의 출력 단자 (OUT) 와 차동 입력쌍의 제 1 입력 단자 (N3) 가 전기적으로 접속되어 있고, 피드백 루프가 형성되어, 출력 전압 Vo 는 입력 전압 V4 에 추종하고, 볼티지 폴로어 동작을 한다.

한편, 스위치 (S11) 가 오프되어 있는 상태에서는 비교기 (12) 에 피드백 루프가 형성되지 않는 점에서, 비교기 (11) 는 비교기 (콤퍼레이터) 그 자체로서 동작한다. 이 때의 동작은 식 (25) 와 동등하게,

Vo ＝ A3 × (V4 － V3) … (28)

이므로, 즉 비교기 (12) 는, 스위치 (S11) 가 오프되어 있는 상태에서는, V4 와 V3 의 차분의 전압을 충분히 큰 증폭률 A3 으로 증폭시켜, 출력 단자 (OUT) 로부터 하이 레벨 신호 (일반적으로 정의 전원 전압 레벨) 또는 로 레벨 신호 (일반적으로 부의 전원 전압 레벨, 또는 GND 레벨) 를 출력하는 비교 동작을 실시한다.

여기서, 비교기 (12) 의 입력 오프셋 전압을 차동 입력쌍의 제 2 입력 단자 (N4) 에 있어서 Voa3 으로 하면, 입력 오프셋 전압을 고려한 비교기 (12) 의 동작을 나타내는 식은, 스위치 (S11) 가 온되어 있을 때와 오프되어 있을 때에서, 각각 식 (27), 식 (28) 로부터 다음과 같이 된다.

스위치 (S11) 가 온되어 있을 때

Vo ＝ V4 ＋ Voa3 … (29)

스위치 (S11) 가 오프되어 있을 때

Vo ＝ A3 × {(V4 ＋ Voa3 － V3)} … (30)

이상이 도 7 에 나타낸 비교기 (12) 의 동작 설명이다.

스위치의 동작에 대해서도 제 1 실시형태와 동일하게 제어되며, 도 2 의 각 스위치의 동작을 나타내는 도면에 따라 동작된다. 각 페이즈에서의 도 7 의 비교 회로의 동작의 개략을 설명하면, 샘플 페이즈 (φ1) 는, 입력 단자 (N1), 입력 단자 (N2) 의 각 단자 전압과 비교기 (12) 의 오프셋 전압을 용량 (C1 및 C2) 에 기억하는 페이즈이고, 비교 페이즈 (φ2) 는, 샘플 페이즈 (φ1) 에 있어서의 비교기 (12) 의 오프셋 성분을 상쇄하면서, 입력 단자 (N1) 와 입력 단자 (N2) 사이의 전압차의 비교를 실시하는 페이즈이다. 이하에 상세를 설명한다.

샘플 페이즈 (φ1) 에서는, 스위치 (S11, S12, S13) 는 온되어 있고, 스위치 (S21) 는 오프된다. 따라서, 비교기 (12) 의 차동 입력쌍의 제 1 입력 단자 (N3) 에는 출력 단자 (OUT) 의 전압 Vo 가 부여되고, 차동 입력쌍의 제 2 입력 단자 (N4) 에는 기준 전압 입력 단자 (Nref0) 의 전압이 부여된다. 스위치 (S11) 가 온되어 있을 때, 비교기 (12) 는 식 (29) 로 나타낸 바와 같이 동작하므로, 차동 입력쌍의 제 1 입력 단자 (N3) 의 전압은 다음과 같이 나타낸다.

V3φ1 ＝ Vref0φ1 ＋ Voa3φ1 … (31)

ΔVC1φ1 ＝ V3φ1 － V1φ1 … (32)

상기 식에 식 (31) 을 대입하면, 하기 식을 얻는다.

ΔVC1φ1 ＝ -V1φ1 ＋ Vref0φ1 ＋ Voa3φ1 … (33)

ΔVC2φ1 ＝ V4φ1 － V2φ1 … (34)

차동 입력쌍의 제 2 입력 단자 (N4) 에는 기준 전압 입력 단자 (Nref0) 의 전압이 부여되어 있으므로, 식 (34) 로부터 하기 식을 얻는다.

ΔVC2φ1 ＝ Vref0φ1 － V2φ1 … (35)

한편, 비교 페이즈 (φ2) 에서는, 스위치 (S11, S12, S13) 는 오프되어 있고, 스위치 (S21) 는 온된다. 스위치 (S11) 가 오프되고, 용량 (C1) 에는 ΔVC1φ1 이 충전되어 있으므로, 전압 V3 은 전압 V1 과 ΔVC1φ1 로 정해지고, 하기 식으로 나타낸다.

V3φ2 ＝ V1φ2 ＋ ΔVC1φ1 … (36)

상기 식에 용량 (C1) 에 충전된 ΔVC1φ1 을 나타내는 식 (33) 을 대입하면 다음과 같이 된다.

V3φ2 ＝ V1φ2 － V1φ1 ＋ Vref0φ1 ＋ Voa3φ1 … (37)

또, 스위치 (S12) 가 오프되고, 용량 (C2) 에는 ΔVC2φ1 이 충전되어 있으므로, 전압 V4 는 전압 V2 와 ΔVC2φ1 로 정해지고, 하기 식으로 나타낸다.

V4φ2 ＝ V2φ2 ＋ ΔVC2φ1 … (38)

상기 식에 용량 (C2) 에 충전된 ΔVC2φ1 을 나타내는 식 (35) 를 대입하면 다음과 같이 된다.

V4φ2 ＝ V2φ2 ＋ Vref0φ1 － V2φ1 … (39)

또, 스위치 (S11) 가 오프되어 있을 때, 비교기 (12) 는 식 (30) 으로 나타낸 바와 같이 동작하므로, 비교기 (12) 의 출력 단자 (OUT) 의 전압 Vo 는 다음과 같이 나타낸다.

Voφ2 ＝ A3 × {(V4φ2 ＋ Voa3φ2 － V3φ2)} … (40)

상기 식에 식 (37) 로 나타내는 V3φ2, 식 (39) 로 나타내는 V4φ2 를 대입하면 하기 식을 얻는다.

Voφ2 ＝ A3 × {(V2φ2 － V2φ1) － (V1φ2 － V1φ1) ＋ (Voa3φ2 － Voa3φ1)} … (41)

여기서, 비교기 (12) 의 입력 오프셋 전압 Voa3 은, 제 1 실시형태와 동일하게, 샘플 페이즈 (φ1) 및 비교 페이즈 (φ2) 의 시간이 입력 오프셋 전압의 시간 경과적 변화나 온도 변화에 대하여 충분히 짧은 시간이면, 샘플 페이즈 (φ1) 와 비교 페이즈 (φ2) 에서 대체로 동등한 값인 것으로 간주할 수 있다. 따라서, 식 (41) 에 있어서, Voa3φ2 － Voa3φ1 은 거의 제로의 값이 되어, 비교 페이즈 (φ2) 의 비교기 (12) 에 있어서의 비교 동작시에 비교기 (12) 의 오프셋 성분은 제거된다. 따라서 식 (41) 은 다음과 같이 나타낼 수 있다.

Voφ2 ＝ A3 × {(V2φ2 － V2φ1) － (V1φ2 － V1φ1)} … (42)

따라서, 입력 단자 (N1) 에 입력되는 전압과 입력 단자 (N2) 에 입력되는 전압을 비교한 결과가 충분히 큰 증폭률 A3 으로 증폭되어, 최종적으로 비교기 (12) 의 출력 단자 (OUT) 로부터 하이 레벨 신호 또는 로 레벨 신호로서 출력되게 된다.

식 (42) 에는, Vref0 의 항은 포함되어 있지 않다. 이러한 점은, 제 1 실시형태와 동일하게, 입력 단자 (N1) 및 입력 단자 (N2) 의 전압이 비교기 (12) 의 동상 입력 전압 범위 외여도, 기준 전압 입력 단자 (Nref0) 의 전압을 비교기 (12) 의 동상 입력 전압 범위 내가 되도록 선택함으로써, 고정밀도의 비교가 가능하다는 이점을 갖는다. 다른 표현을 하면, 비교기 (12) 에 요구되는 동상 입력 전압 범위를 현저하게 완화시킬 수 있다는 이점을 갖고 있다고 할 수 있다.

또, 스위치 (S13 과 S21) 는, 비교 페이즈 (φ2) 에서는, 스위치 (S13) 가 오프되고, 스위치 (S21) 가 온됨으로써, 스위치 (S11) 및 스위치 (S12) 의 타방의 단자의 전압을 비교기 (11) 의 출력 단자 (OUT) 의 전압 Vo 에 동등하게 하도록 동작시키고 있다. 따라서, 제 1 실시형태와 동일하게, 스위치 (S13 과 S21) 에 의해, 스위치의 리크 전류에 의해 발생하는 오차의 영향을 억제하여 고정밀도의 비교 판정 결과를 얻는 것이 가능해진다.

또, 스위치 (S11, S12) 의 비이상 성분에 대해서도, 제 1 실시형태와 동일하게, 스위치가 온 상태에서 오프 상태로 천이될 때에 발생하는 노이즈 성분에 의한 오차의 영향을 억제하여 고정밀도의 비교 판정 결과를 얻는 것이 가능해진다.

이상에 의해, 제 3 실시형태의 비교 회로의 동작을 설명하며, 간편한 회로 구성으로 비교기의 입력 오프셋 전압의 영향을 제거함과 함께, 스위치의 오프 리크 전류나 노이즈 성분에 의한 오차의 영향을 억제하여, 고정밀도의 비교 판정 결과를 얻는 것이 가능함을 나타냈다.

＜제 4 실시형태＞

도 8 은 제 4 실시형태의 비교 회로의 회로도이다. 도 7 에 나타낸 제 3 실시형태와의 차이는, 스위치 (S13 과 S21) 를 삭제하고, 스위치 (S14 와 S22) 를 추가한 점이다. 추가된 요소는 다음과 같이 구성되어 접속된다. 또 삭제된 요소에 의해 다음의 접속이 제 3 실시형태와 상이하다.

스위치 (S12) 의 타방의 단자는, 기준 전압 입력 단자 (Nref0) 에 접속된다. 스위치 (S14) 는 2 개의 단자를 갖고, 일방의 단자는 비교기 (12) 의 출력 단자 (OUT) 에 접속되고, 타방의 단자는 스위치 (S11) 의 타방의 단자에 접속된다. 스위치 (S22) 는 2 개의 단자를 갖고, 일방의 단자는 스위치 (S11) 의 타방의 단자에 접속되고, 타방의 단자는 스위치 (S12) 의 타방의 단자에 접속된다. 그 외의 접속 및 구성에 대해서는, 제 3 실시형태와 동일하다.

또, 본 실시형태와 도 5 에 나타낸 제 2 실시형태의 차이는, 도 7 에 나타낸 제 3 실시형태와 도 1 에 나타낸 제 1 실시형태의 차이와 동일하게, 비교기 (11) 를 비교기 (12) 로 치환한 점, 비교기 (11) 의 입력에 접속되었던 제 1 기준 전압 입력 단자 (Nref1) 와 제 2 기준 전압 입력 단자 (Nref2) 를 삭제한 점이다.

다음으로, 제 4 실시형태의 비교 회로의 동작을 설명한다.

스위치 (S14, S22) 는, 스위치 (S11, S12) 와 동일하게 스위치 제어 신호 (회로도에는 도시되지 않음) 에 의해 온 또는 오프가 제어된다. 스위치의 동작에 대해서는 제 2 실시형태와 동일하게 제어되며, 도 6 의 각 스위치의 동작을 나타내는 도면에 따라 동작한다.

샘플 페이즈 (φ1) 에서는, 스위치 (S11, S12, S14) 는 온되어 있고, 스위치 (S22) 는 오프된다. 따라서, 비교기 (12) 의 각 입력 단자에는, 다음의 전압이 공급된다. 비교기 (12) 의 차동 입력쌍의 제 1 입력 단자 (N3) 에는 출력 단자 (OUT) 의 전압 Vo 가 부여되고, 차동 입력쌍의 제 2 입력 단자 (N4) 에는 기준 전압 입력 단자 (Nref0) 의 전압이 부여된다. 즉, 제 3 실시형태의 비교 회로와 동일하므로, 동작에 대해서도 제 3 실시형태의 비교 회로와 동일해진다.

비교 페이즈 (φ2) 에서는, 스위치 (S11, S12, S14) 는 오프되어 있고, 스위치 (S22) 는 온된다. 스위치 (S11 과 S12) 가 오프되어 있으므로, 전압 V3 은 전압 V1 과 ΔVC1φ1 로 정해지고, 또, 전압 V4 는 전압 V2 와 ΔVC2φ1 로 정해진다. 즉, 제 3 실시형태의 비교 회로와 동일하므로, 동작에 대해서도 제 3 실시형태의 비교 회로와 동일해지며, 비교기 (12) 의 오프셋 성분을 제거하고, 비교기 (12) 에 요구되는 동상 입력 전압 범위를 현저하게 완화시킬 수 있다는 이점을 가진, 고정밀도의 비교 판정 결과를 얻는 것이 가능한 비교 회로가 된다.

또, 비교 페이즈 (φ2) 에서는 스위치 (S14) 가 오프되고, 스위치 (S22) 가 온되어 있으므로, 스위치 (S11 과 S12) 의 타방의 단자의 전압은 기준 전압 입력 단자 (Nref0) 의 전압에 동등해진다. 즉, 제 2 실시형태의 비교 회로와 동일하므로, 스위치 (S11 과 S12) 의 리크 전류에 의한 오차의 영향을 억제하여, 고정밀도의 비교 판정 결과를 얻는 것이 가능한 비교 회로가 된다.

이상에 의해, 제 4 실시형태의 비교 회로의 동작을 설명하며, 제 3 실시형태의 경우와 동일하게 간편한 회로 구성으로 비교기의 입력 오프셋 전압의 영향을 제거함과 함께, 스위치의 오프 리크 전류나 노이즈 성분에 의한 오차의 영향을 억제하여, 고정밀도의 비교 판정 결과를 얻는 것이 가능함을 나타냈다.

본 설명에 있어서는, 설명을 위해 구체적인 예를 나타내어 설명하였지만, 반드시 이 구성이나 스위치 제어 타이밍에 제한되는 것은 아니다. 이것은 제 1, 제 2, 제 3 실시형태의 비교 회로의 경우에 대해서도 동일하다.

11, 12 : 비교기
111, 112 : 차동 증폭기
113 : 가산기
I1 : 정전류 회로

Claims

제 1 용량 및 제 2 용량과,
제 1 입력 전압이 상기 제 1 용량을 통하여 입력되는 제 1 입력 단자와, 제 2 입력 전압이 상기 제 2 용량을 통하여 입력되는 제 2 입력 단자와, 출력 단자를 구비한 비교기와,
기준 전압이 입력되는 기준 전압 단자와,
일단이 상기 제 1 입력 단자에 접속되고, 샘플 페이즈에서 온되어 상기 제 1 입력 단자의 전압을 상기 출력 단자의 전압으로 하는 제 1 스위치와,
일단이 상기 제 2 입력 단자에 접속되고, 상기 샘플 페이즈에서 온되어 상기 제 2 입력 단자의 전압을 상기 기준 전압으로 하는 제 2 스위치와,
상기 제 1 스위치의 타단과 상기 제 2 스위치의 타단 사이에 형성되고, 비교 페이즈에서 온되어 상기 제 1 스위치의 타단과 상기 제 2 스위치의 타단의 전압을 동등하게 하는 제 3 스위치를 구비한 것을 특징으로 하는 비교 회로.
제 1 항에 있어서,
상기 제 2 스위치의 타단과 상기 기준 전압 단자 사이에 형성되고, 샘플 페이즈에서 온되는 제 4 스위치를 구비하고,
상기 제 3 스위치는, 상기 제 1 스위치의 타단과 상기 제 2 스위치의 타단의 전압을 상기 출력 단자의 전압으로 하는 것을 특징으로 하는 비교 회로.
제 1 항에 있어서,
상기 제 1 스위치의 타단과 상기 출력 단자 사이에 형성되고, 샘플 페이즈에서 온되는 제 4 스위치를 구비하고,
상기 제 3 스위치는, 상기 제 1 스위치의 타단과 상기 제 2 스위치의 타단의 전압을 상기 기준 전압으로 하는 것을 특징으로 하는 비교 회로.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 비교기는,
상기 제 1 입력 단자와 상기 제 2 입력 단자에 접속된 제 1 증폭기와,
제 3 입력 단자와 제 4 입력 단자에 접속된 제 2 증폭기를 구비하고,
상기 제 3 입력 단자에 제 2 기준 전압이 입력되고, 상기 제 4 입력 단자에 제 3 기준 전압이 입력된 것을 특징으로 하는 비교 회로.