JP6454065B2 - 比較回路 - Google Patents

Description

本発明は、電圧の大小を比較する比較回路に関し、特に高温時の回路素子のリーク電流やノイズによる影響を抑え、高精度な電圧比較を行う回路に関する。

電子回路一般において、複数の電圧を比較し、その大小を判定する回路として比較回路が用いられている（例えば、特許文献１参照）。

従来の比較回路の一例の回路図を図９に示す。従来の比較回路は、比較器（コンパレータ）を用い、２つの入力電圧の差分の電圧が所定の電圧よりも大きいかまたは小さいかを判定している。この比較において、比較器が持つオフセット電圧（入力オフセット電圧）やノイズが誤差の要因となり、精度が低下するという問題がある。上記の入力オフセット電圧は、一例としては比較器の入力回路を構成する素子の特性ばらつきにより発生する。また上記のノイズは、回路を構成する単体トランジスタが持つフリッカ雑音や、単体トランジスタや抵抗素子が持つ熱雑音により発生する。

前述の比較器が持つオフセット電圧の影響を低減するため、図９に示した比較回路は以下の構成となっている。比較器５と、比較器５の反転入力端子Ｎ３と出力端子との間に接続されるスイッチＳ３と、比較器５の反転入力端子Ｎ３と入力端子Ｎ１との間に接続される容量３と、比較器５の非反転入力端子Ｎ４と比較電圧入力端子Ｎｒｅｆとの間に接続されるスイッチＳ４と、比較器５の非反転入力端子Ｎ４と接続点Ｎ４１との間に接続されるスイッチＳ１と、入力端子Ｎ２と接続点Ｎ４１との間に接続される容量４と、接続点Ｎ４１と比較電圧入力端子Ｎ０との間に接続されるスイッチＳ２とを有する。ここで、比較電圧入力端子Ｎ０の電圧をＶ０、比較電圧入力端子Ｎｒｅｆの電圧をＶｒｅｆ、入力端子Ｎ１の電圧をＶ１、入力端子Ｎ２の電圧をＶ２、比較器５の反転入力端子Ｎ３の電圧をＶ３、比較器５の非反転入力端子Ｎ４の電圧をＶ４、比較器５の出力端子の電圧をＶｏとする。また、比較器５の入力オフセット電圧をＶｏａとする。

図９の比較回路は、図１０に示すようにスイッチＳ１〜Ｓ４が制御されて動作する。動作の一周期は、サンプルフェーズφ１と比較フェーズφ２からなる。サンプルフェーズφ１では、スイッチＳ１がオフ、スイッチＳ２〜Ｓ４がオンする。比較フェーズφ２では、スイッチＳ１がオン、スイッチＳ２〜Ｓ４がオフする。また、各接続点や端子の電圧の末尾に付するφ１またはφ２は、それぞれサンプルフェーズφ１または比較フェーズφ２における電圧を表すものとする。

サンプルフェーズφ１では、スイッチＳ１がオフ、スイッチＳ２がオンし、容量４にΔＶＣ４φ１＝Ｖ０−Ｖ２φ１が充電される。スイッチＳ４がオンしているのでＶ４φ１＝Ｖｒｅｆとなる。比較器５は、スイッチＳ３がオンしているので、ボルテージフォロワ回路として動作し、入力オフセット電圧Ｖｏａを有するためＶｏφ１＝Ｖ４φ１＋Ｖｏａとなる。また、スイッチＳ３がオンしているのでＶ３φ１＝Ｖｏφ１であり、すなわちＶ３φ１＝Ｖｒｅｆ＋Ｖｏａとなり、容量３にΔＶＣ３φ１＝Ｖ３φ１−Ｖ１φ１＝Ｖｒｅｆ＋Ｖｏａ−Ｖ１φ１が充電される。サンプルフェーズφ１での容量３と容量４に蓄積される電荷をまとめると次のようになる。

ΔＶＣ３φ１＝Ｖｒｅｆ＋Ｖｏａ−Ｖ１φ１・・・（４３）
ΔＶＣ４φ１＝Ｖ０−Ｖ２φ１・・・（４４）
比較フェーズφ２では、スイッチＳ２〜Ｓ４がオフし、スイッチＳ１がオンする。容量３には式（４３）で示すΔＶＣ３φ１が保持されているので、電圧Ｖ３は次のようになる。

Ｖ３φ２＝Ｖ１φ２＋ΔＶＣ３φ１・・・（４５）
一方、容量４には式（４４）で示すΔＶＣ４φ１が保持されているので、電圧Ｖ４は次のようになる。

Ｖ４φ２＝Ｖ２φ２＋ΔＶＣ４φ１・・・（４６）
最終的に、式（４５）で表される電圧Ｖ３と式（４６）で表される電圧Ｖ４が比較器５において比較され、出力端子からハイレベルまたはローレベルが出力される。
比較器５の入力オフセット電圧Ｖｏａを考慮すると、比較器５で比較される電圧は次のようになる。

（Ｖ４φ２＋Ｖｏａ）−Ｖ３φ２＝｛（Ｖ２φ２−Ｖ１φ２）−（Ｖ２φ１−Ｖ１φ１）｝−（Ｖｒｅｆ−Ｖ０）・・・（４７）
式（４７）には、比較器５の入力オフセット電圧Ｖｏａが含まれておらず、オフセット電圧が相殺されていることが示されている。従って、比較フェーズφ２で比較器５において、入力電圧成分｛（Ｖ２φ２−Ｖ１φ２）−（Ｖ２φ１−Ｖ１φ１）｝と基準電圧成分（Ｖｒｅｆ−Ｖ０）が比較される。以上により、誤差要因となる比較器のオフセット電圧成分の影響が取り除かれ、誤差の少ない高精度な出力の比較回路を実現することができる。

特開２００８−２３６７３７号公報

しかしながら、自動車等に搭載される回路においては、近年、より高温での動作が求められ、また更なる高精度化が求められる傾向にある。前述したような従来の比較回路では、比較フェーズにおいて、高温時に顕著になるスイッチのオフリーク電流により容量に電荷が注入され、比較の結果に誤差を生じるという課題があった。具体的には、図９の比較回路においては、比較フェーズφ２にて、容量３にはスイッチＳ３のみのリーク電流が流れ込むのに対して、容量４にはスイッチＳ２およびＳ４のリーク電流が流れ込むため、比較器の入力における電圧の変動量が反転入力端子Ｎ３側と非反転入力端子Ｎ４側で異なり、比較結果に誤差を生じていた。一般的に、スイッチを構成するトランジスタのリーク電流は高温になるに従い増加するため、誤差は高温になるほど顕著になる。また、トランジスタがＭＯＳトランジスタの場合、チャネル間のリーク電流はドレイン−ソース間の電圧差に依存するため、オフしているスイッチにおいて容量に接続されていない側の電圧により、スイッチのリーク電流の流れる向きや大きさが異なり、比較結果に誤差を生じていた。

また、従来の比較回路では、スイッチを構成するトランジスタ素子がオンからオフに遷移する際に発生するノイズ成分（例えば、チャネルチャージインジェクションやクロックフィードスルー）の影響についても、各容量へのスイッチの接続が非対称であるために、スイッチのノイズ成分による比較器の入力における電圧の変動量が反転入力端子Ｎ３側と非反転入力端子Ｎ４側で異なっており、誤差発生の要因であるという課題があった。

本発明はこのような点に鑑みてなされたものであり、簡便な回路構成で比較器の入力オフセット電圧の影響を取り除くと共に、スイッチのオフリーク電流やノイズ成分による誤差の影響を抑制し、高精度な比較判定結果を得ることが可能な比較回路を提供することを目的とする。

従来のこのような問題点を解決するために、本発明の比較回路は以下のような構成とした。

第一入力電圧が第一容量を介して入力される第一入力端子と、第二入力電圧が第二容量を介して入力される第二入力端子と、出力端子とを備えた比較器と、一端が第一入力端子に接続され、サンプルフェーズでオンして第一入力端子の電圧を出力端子の電圧にする第一スイッチと、一端が第二入力端子に接続され、サンプルフェーズでオンして第二入力端子の電圧を基準電圧にする第二スイッチと、比較フェーズでオンして第一スイッチの他端と第二スイッチの他端の電圧を等しくする第三スイッチを備えた比較回路。

本発明の比較回路によれば、スイッチと容量と比較器を有効的に活用することにより、比較器において発生するオフセット成分やスイッチのオフリーク電流成分やスイッチのノイズ成分によって生じる誤差を簡便な回路構成で取り除き、広範な温度領域にわたって高精度な比較を行うことが可能となる。

第１の実施形態の比較回路の回路図である。 第１の実施形態の各スイッチの動作を示す図である。 本発明の比較回路に用いる比較器の一例を示す回路図である。 本発明の比較回路に用いる比較器の他の例を示す回路図である。 第２の実施形態の比較回路の回路図である。 第２の実施形態の各スイッチの動作を示す図である。 第３の実施形態の比較回路の回路図である。 第４の実施形態の比較回路の回路図である。 従来の比較回路の回路図である。 従来の比較回路の各スイッチの動作を示す図である。

本発明の比較回路は、半導体回路における高精度な比較回路として幅広く利用されうる。以下、本発明の比較回路について図面を参照して説明する。
＜第１の実施形態＞
図１は、第１の実施形態の比較回路の回路図である。第１の実施形態の比較回路は、比較器１１と、容量Ｃ１、Ｃ２と、スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ２１を備える。

比較器１１は、４つの入力端子と１つの出力端子とを有し、詳しくは、第一差動入力対の第一入力端子Ｎ３と、第一差動入力対の第二入力端子Ｎ４と、第二差動入力対の第一入力端子Ｎ５と、第二差動入力対の第二入力端子Ｎ６と出力端子ＯＵＴを有する。容量Ｃ１は、２つの端子を有し、一方の端子は比較器１１の第一差動入力対の第一入力端子Ｎ３に接続され、他方の端子は入力端子Ｎ１に接続される。容量Ｃ２は、２つの端子を有し、一方の端子は比較器１１の第一差動入力対の第二入力端子Ｎ４に接続され、他方の端子は入力端子Ｎ２に接続される。スイッチＳ１１は、２つの端子を有し、一方の端子は比較器１１の第一差動入力対の第一入力端子Ｎ３に接続され、他方の端子は比較器１１の出力端子ＯＵＴに接続される。スイッチＳ１２は、２つの端子を有し、一方の端子は比較器１１の第一差動入力対の第二入力端子Ｎ４に接続される。スイッチＳ１３は、２つの端子を有し、一方の端子は基準電圧入力端子Ｎｒｅｆ０に接続される。スイッチＳ２１は、２つの端子を有し、一方の端子は比較器１１の出力端子ＯＵＴに接続される。スイッチＳ１２、Ｓ１３、Ｓ２１のそれぞれの他方の端子は共通に接続される。スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ２１は、スイッチ制御信号（回路図には図示しない）により、オンまたはオフが制御される。比較器１１の第二差動入力対の第一入力端子Ｎ５には第一基準電圧入力端子Ｎｒｅｆ１が接続され、比較器１１の第二差動入力対の第二入力端子Ｎ６には第二基準電圧入力端子Ｎｒｅｆ２が接続される。

次に、第１の実施形態の比較回路の動作を説明する。
まず、比較器１１の動作を説明する。比較器１１は、一対の入力電圧の差を増幅した値と、もう一対の入力電圧の差を増幅した値と、の和を出力する機能を有する。この増幅機能を概念的に表した図を図３に示す。

図３は、比較器１１の機能を表す概念図である。
図３の比較器１１は、差動増幅器１１１、１１２と加算器１１３を有し、以下のように接続されて構成される。比較器１１の第一差動入力対の第一入力端子Ｎ３が差動増幅器１１１の反転入力端子に接続され、第一差動入力対の第二入力端子Ｎ４が差動増幅器１１１の非反転入力端子に接続され、第二差動入力対の第一入力端子Ｎ５が差動増幅器１１２の反転入力端子に接続され、第二差動入力対の第二入力端子Ｎ６が差動増幅器１１２の非反転入力端子に接続される。差動増幅器１１１の出力と差動増幅器１１２の出力は加算器１１３の入力にそれぞれ接続され、加算器１１３の出力が比較器１１の出力端子ＯＵＴに接続される。

比較器１１は以上のように接続されており、次のように動作する。
差動増幅器１１１は２つの入力端子Ｎ３とＮ４の電圧の差を増幅して加算器１１３に入力し、差動増幅器１１２は２つの入力端子Ｎ５とＮ６の電圧の差を増幅して加算器１１３に入力する。加算器１１３は差動増幅器１１１と差動増幅器１１２の出力の和を出力する。この増幅機能を式で表すと、
Ｖｏ＝Ａ１×（Ｖ４−Ｖ３）＋Ａ２×（Ｖ６−Ｖ５）・・・（１）
となる。ここにＡ１およびＡ２はそれぞれ差動増幅器１１１および１１２の増幅率である。また、各端子Ｎ３〜Ｎ６およびＯＵＴの電圧をそれぞれＶ３〜Ｖ６およびＶｏとした。

図１の比較回路では、図３に示した比較器１１の第一差動入力対の第一入力端子Ｎ３と出力端子ＯＵＴはスイッチＳ１１の両端に接続されている。スイッチＳ１１がオンしている状態では、ＶｏとＶ３は概等しい電圧になるから、Ｖｏは式（１）から次のように表される。
Ｖｏ＝Ａ１／（１＋Ａ１）×Ｖ４＋Ａ２／（１＋Ａ１）×（Ｖ６−Ｖ５）・・・（２）
説明の便宜上、増幅率Ａ１およびＡ２は十分に大きいとすると、次式を得る。

Ｖｏ＝Ｖ４＋（Ａ２／Ａ１）×（Ｖ６−Ｖ５）・・・（３）
すなわちスイッチＳ１１がオンしている状態では、比較器１１の出力端子ＯＵＴと、第一差動入力対の第一入力端子Ｎ３すなわち差動比較器１１１の反転入力端子が電気的に接続されており、フィードバックループが形成され、出力電圧Ｖｏは入力電圧Ｖ４に追従するだけでなく、入力Ｖ６とＶ５の電圧の差分を増幅率Ａ２とＡ１の比で増幅した電圧との和をも出力する、一種のボルテージフォロワのような動作をする。

一方、スイッチＳ１１がオフしている状態では比較器１１にフィードバックループが形成されないことから、比較器１１は比較器（コンパレータ）そのものとして動作する。式（１）から
Ｖｏ＝Ａ１×｛（Ｖ４−Ｖ３）＋（Ａ２／Ａ１）×（Ｖ６−Ｖ５）｝・・・（４）
であるから、すなわち比較器１１は、スイッチＳ１１がオフしている状態では、Ｖ４とＶ３の差分の電圧と、Ｖ６とＶ５の差分を増幅率Ａ２とＡ１の比で増幅した電圧と、の和の電圧を、十分に大きな増幅率Ａ１で増幅して、出力端子ＯＵＴからハイレベル信号（一般に正の電源電圧レベル）またはローレベル信号（一般に負の電源電圧レベル、またはＧＮＤレベル）を出力する比較動作を行う。

ここで、比較器１１の入力オフセット電圧を第一差動入力対の第二入力端子Ｎ４においてＶｏａ１、第二差動入力対の第二入力端子Ｎ６においてＶｏａ２とすると、入力オフセット電圧を考慮した比較器１１の動作を表す式は、スイッチＳ１１がオンしているときとオフしているときで、それぞれ式（３）、式（４）から次のようになる。

スイッチＳ１１がオンしているとき
Ｖｏ＝（Ｖ４＋Ｖｏａ１）＋（Ａ２／Ａ１）×（Ｖ６＋Ｖｏａ２−Ｖ５）・・・（５）
スイッチＳ１１がオフしているとき
Ｖｏ＝Ａ１×｛（Ｖ４＋Ｖｏａ１−Ｖ３）＋（Ａ２／Ａ１）×（Ｖ６＋Ｖｏａ２−Ｖ５）｝・・・（６）
以上が図３に示した比較器１１の動作説明である。

図２は各スイッチの動作を示す図である。
比較動作の一周期は、サンプルフェーズφ１と比較フェーズφ２の２つのフェーズからなる。スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ２１は、図２のスイッチ制御信号により制御される。スイッチＳ１１、Ｓ１２、Ｓ１３は、サンプルフェーズφ１でオンし、比較フェーズφ２でオフする。また、スイッチＳ２１は、サンプルフェーズφ１でオフし、比較フェーズφ２でオンする。

図１の比較回路の各フェーズでの動作の概略を説明する。サンプルフェーズφ１は、入力端子Ｎ１の電圧Ｖ１、入力端子Ｎ２の電圧Ｖ２、第一基準電圧入力端子Ｎｒｅｆ１の電圧Ｖｒｅｆ１、第二基準電圧入力端子Ｎｒｅｆ２の電圧Ｖｒｅｆ２と、比較器１１のオフセット電圧とを容量Ｃ１およびＣ２に記憶するフェーズである。比較フェーズφ２は、サンプルフェーズφ１における比較器１１のオフセット成分を相殺しつつ、入力端子Ｎ１と入力端子Ｎ２の間の電圧差と、第一基準電圧Ｖｒｅｆ１と第二基準電圧Ｖｒｅｆ２の間の電圧差の比較を行うフェーズである。

以下に、サンプルフェーズφ１と比較フェーズφ２について、詳細に説明する。
サンプルフェーズφ１では、スイッチＳ１１、Ｓ１２、Ｓ１３はオンしており、スイッチＳ２１はオフする。従って、比較器１１の各入力端子には、次の電圧が供給される。比較器１１の第一差動入力対の第一入力端子Ｎ３には出力端子ＯＵＴの電圧Ｖｏが与えられ、第一差動入力対の第二入力端子Ｎ４には基準電圧Ｖｒｅｆ０が与えられ、第二差動入力対の第一入力端子Ｎ５には第一基準電圧Ｖｒｅｆ１が与えられ、第二差動入力対の第二入力端子Ｎ６には第二基準電圧Ｖｒｅｆ２が与えられる。スイッチＳ１１がオンしているとき、比較器１１は式（５）で示したように動作するから、第一差動入力対の第一入力端子Ｎ３の電圧は次のように表される。

Ｖ３φ１＝Ｖｒｅｆ０φ１＋Ｖｏａ１φ１＋（Ａ２／Ａ１）×（Ｖｒｅｆ２φ１＋Ｖｏａ２φ１−Ｖｒｅｆ１φ１）・・・（７）
各電圧の末尾のφ１は、サンプルフェーズφ１における電圧である事を示す。これ以降では、他の電圧、また比較フェーズφ２についても同様に表記する。

容量Ｃ１には電圧Ｖ３と電圧Ｖ１の差分ΔＶＣ１φ１が充電される
ΔＶＣ１φ１＝Ｖ３φ１−Ｖ１φ１・・・（８）
上式に式（７）を代入すると、次式を得る。

ΔＶＣ１φ１＝−Ｖ１φ１＋Ｖｒｅｆ０φ１＋Ｖｏａ１φ１＋（Ａ２／Ａ１）×（Ｖｒｅｆ２φ１＋Ｖｏａ２φ１−Ｖｒｅｆ１φ１）・・・（９）
一方、容量Ｃ２には電圧Ｖ４と電圧Ｖ２の差分ΔＶＣ２φ１が充電される
ΔＶＣ２φ１＝Ｖ４φ１−Ｖ２φ１・・・（１０）
第一差動入力対の第二入力端子Ｎ４には基準電圧Ｖｒｅｆ０が与えられているから、式（１０）から次式を得る。

ΔＶＣ２φ１＝Ｖｒｅｆ０φ１−Ｖ２φ１・・・（１１）
一方、比較フェーズφ２では、スイッチＳ１１、Ｓ１２、Ｓ１３はオフしており、スイッチＳ２１はオンする。スイッチＳ１１がオフし、容量Ｃ１にはΔＶＣ１φ１が充電されているので、電圧Ｖ３は電圧Ｖ１とΔＶＣ１φ１で定まり、次式で表される。
Ｖ３φ２＝Ｖ１φ２＋ΔＶＣ１φ１・・・（１２）
上式に容量Ｃ１に充電されたΔＶＣ１φ１を表す式（９）を代入すると次のようになる。

Ｖ３φ２＝Ｖ１φ２−Ｖ１φ１＋Ｖｒｅｆ０φ１＋Ｖｏａ１φ１＋（Ａ２／Ａ１）×（Ｖｒｅｆ２φ１＋Ｖｏａ２φ１−Ｖｒｅｆ１φ１）・・・（１３）
また、スイッチＳ１２がオフし、容量Ｃ２にはΔＶＣ２φ１が充電されているので、電圧Ｖ４は電圧Ｖ２とΔＶＣ２φ１で定まり、次式で表される。
Ｖ４φ２＝Ｖ２φ２＋ΔＶＣ２φ１・・・（１４）
上式に容量Ｃ２に充電されたΔＶＣ２φ１を表す式（１１）を代入すると次のようになる。

Ｖ４φ２＝Ｖ２φ２−Ｖ２φ１＋Ｖｒｅｆ０φ１・・・（１５）
また、スイッチＳ１１がオフしているとき、比較器１１は式（６）で示したように動作するから、比較器１１の出力端子ＯＵＴの電圧Ｖｏは次のように表される。

Ｖｏφ２＝Ａ１×｛（Ｖ４φ２＋Ｖｏａ１φ２−Ｖ３φ２）＋（Ａ２／Ａ１）×（Ｖｒｅｆ２φ２＋Ｖｏａ２φ２−Ｖｒｅｆ１φ２）｝・・・（１６）
上式に式（１３）で表されるＶ３φ２、式（１５）で表されるＶ４φ２を代入すると次式を得る。

Ｖｏφ２＝Ａ１×［｛（Ｖ２φ２−Ｖ１φ２）−（Ｖ２φ１−Ｖ１φ１）＋（Ｖｏａ１φ２−Ｖｏａ１φ１）｝−（Ａ２／Ａ１）×｛（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）−（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２）−（Ｖｏａ２φ２−Ｖｏａ２φ１）｝］・・・（１７）
式（１７）を分かりやすくするために、入力端子Ｎ１および入力端子Ｎ２から供給される電圧成分をΔＶｉｎとおき、第一基準電圧入力端子Ｎｒｅｆ１および第二基準電圧入力端子Ｎｒｅｆ２から供給される電圧成分をΔＶｒｅｆとおくと、式（１７）は次のように表せる。

Ｖｏφ２＝Ａ１×［｛ΔＶｉｎ＋（Ｖｏａ１φ２−Ｖｏａ１φ１）｝−（Ａ２／Ａ１）×｛ΔＶｒｅｆ−（Ｖｏａ２φ２−Ｖｏａ２φ１）｝］・・・（１８）
ここに、
ΔＶｉｎ＝（Ｖ２φ２−Ｖ１φ２）−（Ｖ２φ１−Ｖ１φ１）・・・（１９）
ΔＶｒｅｆ＝（Ｖｒｅｆ２φ１−Ｖｒｅｆ１φ１）−（Ｖｒｅｆ２φ２−Ｖｒｅｆ１φ２）・・・（２０）
である。

ここで、比較器１１の入力オフセット電圧Ｖｏａ１、Ｖｏａ２は、厳密には経時変化や温度変化（温度ドリフト）を示すため、一定の値ではないが、サンプルフェーズφ１および比較フェーズφ２の時間が、入力オフセット電圧の経時変化や温度変化に対して十分に短い時間であれば、入力オフセット電圧の値は、サンプルフェーズφ１と比較フェーズφ２で概等しい値であるとみなす事ができる。従って、式（１８）において、Ｖｏａ１φ２−Ｖｏａ１φ１、Ｖｏａ２φ２−Ｖｏａ２φ１は、ほぼゼロの値となり、比較フェーズφ２の比較器１１における比較動作時に、比較器１１のオフセット成分は取り除かれる。よって式（１８）は次のように表せる。

Ｖｏφ２＝Ａ１×｛ΔＶｉｎ−（Ａ２／Ａ１）×ΔＶｒｅｆ｝・・・（２１）
従って、入力端子Ｎ１および入力端子Ｎ２から供給される電圧成分ΔＶｉｎと、第一基準電圧入力端子Ｎｒｅｆ１および第二基準電圧入力端子Ｎｒｅｆ２から供給される電圧成分ΔＶｒｅｆを比較した結果が、十分に大きな増幅率Ａ１で増幅され、最終的に比較器１１の出力端子ＯＵＴからハイレベル信号またはローレベル信号として出力されることになる。例として、ΔＶｉｎを決める入力端子Ｎ１および入力端子Ｎ２に印加する電圧を挙げると、例えば、Ｖ１φ２＝Ｖ２φ１＝Ｖ１’、Ｖ１φ１＝Ｖ２φ２＝Ｖ２’となるように外部から電圧を入力した場合には、式（１９）からΔＶｉｎ＝２×（Ｖ２’−Ｖ１’）となり、Ｖ１’とＶ２’の差を２倍した電圧が入力電圧成分として比較器１１に入力されることになる。また一方で、ΔＶｒｅｆを決める第一基準電圧Ｖｒｅｆ１および第二基準電圧Ｖｒｅｆ２は、例えば、Ｖｒｅｆ２φ１＝Ｖｒｅｆ１φ１＝Ｖｒｅｆ２φ２＝Ｖｒｅｆ２’、Ｖｒｅｆ１φ２＝Ｖｒｅｆ１’となるように外部から基準電圧を印加した場合には、式（２０）からΔＶｒｅｆ＝Ｖｒｅｆ１’−Ｖｒｅｆ２’となり、Ｖｒｅｆ１’とＶｒｅｆ２’の差の電圧が比較器１１に基準電圧成分として入力されることになる。間便のため、Ａ１＝Ａ２となるように差動増幅器１１１、１１２を設計したとすると、この例の場合には式（２１）は、
Ｖｏφ２＝Ａ１×｛２×（Ｖ２’−Ｖ１’）−（Ｖｒｅｆ１’−Ｖｒｅｆ２’）｝・・・（２２）
となり、入力電圧成分２×（Ｖ２’−Ｖ１’）と基準電圧成分（Ｖｒｅｆ１’−Ｖｒｅｆ２’）の比較結果が得られることになる。

ここで、式（１７）に注目すると、この式には、Ｖｒｅｆ０の項は含まれていない。これは、容量Ｃ１に充電されている電圧ΔＶＣ１φ１と、容量Ｃ２に充電されている電圧ΔＶＣ２φ１の両方にＶｒｅｆ０φ１の項が含まれており、Ｖｏφ２を導出する過程においてＶｒｅｆ０の項が相殺されたためである。このことは、本実施形態の比較回路では、基準電圧入力端子Ｎｒｅｆ０に与えられる電圧が如何なる値でも、比較結果はＶｒｅｆ０の電圧によらないことを示している。実際の回路においては、比較器１１に入力可能な電圧の範囲には同相入力電圧範囲という制約があり、この電圧範囲を逸脱した場合には、高精度な比較を正常に行えない可能性がある。比較対象である入力端子Ｎ１および入力端子Ｎ２の電圧が、比較器１１の同相入力電圧範囲外の電圧であったとしても、本実施形態の比較回路磁気センサ装置では、基準電圧入力端子Ｎｒｅｆ０の電圧を比較器１１の同相入力電圧範囲内になるように選択することで、高精度な比較が可能であるという利点を有する。別の表現をすると、比較器１１に要求される同相入力電圧範囲を著しく緩和できるという利点を有しているといえる。

次に、スイッチＳ１３とＳ２１による効果を説明する。比較フェーズφ２では、スイッチＳ１３がオフし、スイッチＳ２１がオンすることで、スイッチＳ１２の他方の端子の電圧を比較器１１の出力端子ＯＵＴの電圧Ｖｏに等しくするように動作させている。従って、オフ状態にあるスイッチＳ１１とＳ１２のそれぞれの他方の端子の電圧は比較器１１の出力端子ＯＵＴの電圧Ｖｏに等しくなる。

仮に、スイッチＳ１３が比較フェーズφ２でサンプルフェーズφ１と同じくオンのままであり、スイッチＳ２１が比較フェーズφ２でサンプルフェーズφ１と同じくオフのままである場合、言い換えるとスイッチＳ１３とＳ２１が存在せず、スイッチＳ１２の他方の端子が基準電圧入力端子Ｎｒｅｆ０に直接接続されている場合、を考える。この場合には、比較フェーズφ２では、スイッチＳ１１の他方の電圧は比較器１１の出力端子ＯＵＴの電圧Ｖｏに等しくなり、比較結果に応じてハイレベル信号（一般に正の電源電圧レベル）またはローレベル信号（一般に負の電源電圧レベル、またはＧＮＤレベル）の電圧になる。一方、スイッチＳ１２の他方の電圧は基準電圧入力端子Ｎｒｅｆ０の電圧に等しくなる。前述のとおり、基準電圧入力端子Ｎｒｅｆ０の電圧は、比較器１１の同相入力電圧範囲内になるように選択することが好ましく、一般的には正の電源電圧レベルと負の電源電圧レベル（またはＧＮＤレベル）の間の電圧、例としては、中間の電圧に設定される。従って、比較フェーズφ２では、スイッチＳ１１の他方の端子の電圧とスイッチＳ２１の他方の端子の電圧は、非常に差の大きい電圧となる。一方、スイッチＳ１１とＳ１２の一方の端子の電圧は、それぞれ式（１３）および式（１５）で表される電圧であり、必ずしも等しい電圧ではないが、いずれも基準電圧入力端子Ｎｒｅｆ０のサンプルフェーズφ１における電圧を基準とした電圧となり、特に比較器１１の比較判定結果が切り替わる境界条件近傍において、概ね近い電圧となる（少なくとも、片方が正または負の電源電圧になり、もう片方が正と負の電源電圧の中間電圧となるほどの電圧差は生じない）。以上から、オフ状態にあるスイッチＳ１１の両端子間の電圧差と、スイッチＳ１２の両端子間の電圧差は大きく異なることになる。オフ状態のスイッチの理想的な特性としては、両端子間の電圧差によらず端子間に電流が流れないことが挙げられるが、実際の回路においては、スイッチの端子間にはリーク電流が流れ、また両端子間の電圧差によりリーク電流が変化する。このためにリーク電流を低減させるスイッチ回路の構成が多々挙げられているが、リーク電流はゼロにはならず有限の値をとる。スイッチＳ１２においては、一方の端子の電圧は式（１５）で表されるＶｒｅｆ０φ１を基準とした電圧であり、他方の端子の電圧はＶｒｅｆ０φ１の電圧であるため、リーク電流が流れるものの、比較的小さいリーク電流となる。スイッチＳ１１においては、一方の端子の電圧は式（１３）で表されるＶｒｅｆ０φ１を基準とした電圧であり、他方の端子の電圧は比較器１１の出力端子ＯＵＴの電圧Ｖｏに等しく、ハイレベル信号（一般に正の電源電圧レベル）またはローレベル信号（一般に負の電源電圧レベル、またはＧＮＤレベル）の電圧であるため、スイッチＳ１２のリーク電流よりも大きい電流リーク電流が流れることになる。従って、容量Ｃ１と容量Ｃ２に流れ込むリーク電流が異なり、第一差動入力対の第一入力端子Ｎ３の電圧の変動量と、第一差動入力対の第二入力端子Ｎ４の電圧の変動量が異なり、結果として比較結果に誤差を生じる要因となる。一般に、リーク電流は高温であるほど増加する傾向にあるため、高温になるほど比較回路の誤差は増大する。

上述した仮の場合に対して、本実施形態においては、比較フェーズφ２では、スイッチＳ１３がオフし、スイッチＳ２１がオンすることで、スイッチＳ１２の他方の端子の電圧を比較器１１の出力端子ＯＵＴの電圧Ｖｏに等しくするように制御しているため、スイッチＳ１１の両端子間の電圧差と、スイッチＳ１２の両端子間の電圧差と、の差が小さくなるように改善され、リーク電流の差が小さくなり、容量Ｃ１と容量Ｃ２に流れ込むリーク電流の差を小さくするよう改善され、結果として比較結果に生じる誤差を小さくすることが可能となる。従って、スイッチＳ１３とＳ２１により、スイッチのリーク電流によって発生する誤差の影響を抑制し、高精度な比較判定結果を得ることが可能となる。

また、スイッチの非理想成分としては、上述のリーク電流の他に、スイッチを構成するトランジスタ素子がオンからオフに遷移する際に発生するノイズ成分、例えば、チャネルチャージインジェクションやクロックフィードスルーが挙げられる。本実施形態においては、容量Ｃ１の一方の端子と比較器１１の第一差動入力対の第一入力端子Ｎ３の接続点、容量Ｃ２の一方の端子と比較器１１の第一差動入力対の第二入力端子Ｎ４の接続点、にそれぞれ対称となるようにスイッチＳ１１，Ｓ１２を接続しているため、スイッチのノイズ成分によって発生する電荷は各接続点にほぼ等しく注入され、第一差動入力対の第一入力端子Ｎ３の電圧と第一差動入力対の第二入力端子Ｎ４の電圧はそれぞれ変動するものの、その変動量はほぼ等しくなるように動作する。従って、スイッチがオン状態からオフ状態に遷移する際に発生するノイズ成分による誤差の影響を抑制し、高精度な比較判定結果を得ることが可能となる。

ここで、図１の磁気センサ装置を構成する要素である比較器１１の回路構成の一例について示しておく。図３の概念図で示した比較器１１の機能は、さらに具体的には、例えば図４に示すような回路構成で実現することができる。

図４は、比較器１１の回路構成の一例である。
比較器１１は、定電流回路Ｉ１と、ＮＭＯＳトランジスタＭ１３、Ｍ１４Ａ、Ｍ１４Ｂ、Ｍ１５Ａ、Ｍ１６Ａ、Ｍ１５Ｂ、Ｍ１６Ｂと、ＰＭＯＳトランジスタＭ１１、Ｍ１２を有し、次のように接続されて構成される。定電流回路Ｉ１の一方は電源電圧端子ＶＤＤに接続され、もう一方はＮＭＯＳトランジスタＭ１３のドレインおよびゲートに接続される。この接続点をＮｂとする。ＮｂはＮＭＯＳトランジスタＭ１４ＡのゲートとＮＭＯＳトランジスタＭ１４Ｂのゲートに接続される。ＮＭＯＳトランジスタＭ１３、Ｍ１４Ａ、Ｍ１４Ｂのソースはグランド端子ＶＳＳに接続される。ＮＭＯＳトランジスタＭ１５ＡとＭ１６ＡのソースはＭ１４Ａのドレインに接続され、ＮＭＯＳトランジスタＭ１５ＢとＭ１６ＢのソースはＭ１４Ｂのドレインに接続される。ＮＭＯＳトランジスタＭ１５ＡとＭ１５ＢのドレインはＰＭＯＳトランジスタＭ１１のドレインに接続される。この接続点をＮａとする。ＮＭＯＳトランジスタＭ１６ＡとＭ１６ＢのドレインはＰＭＯＳトランジスタＭ１２のドレインに接続される。この接続点は、比較器１１の出力端子ＯＵＴに接続される。ＰＭＯＳトランジスタＭ１１とＭ１２のゲートは接続点Ｎａに接続され、ソースは電源電圧端子ＶＤＤに接続される。ＮＭＯＳトランジスタＭ１５Ａ、Ｍ１６Ａのゲートは、それぞれ第一差動入力対の第二入力端子Ｎ４、第一入力端子Ｎ３に接続され、ＮＭＯＳトランジスタＭ１５Ｂ、Ｍ１６Ｂのゲートは、それぞれ第二差動入力対の第二入力端子Ｎ６、第一入力端子Ｎ５に接続される。

比較器１１は以上のように接続されており、次のように動作する。
定電流回路Ｉ１は、定電流を発生しＮＭＯＳトランジスタＭ１３に供給する。ＮＭＯＳトランジスタＭ１３、Ｍ１４Ａ、Ｍ１４Ｂはカレントミラー回路を構成しており、ＮＭＯＳトランジスタＭ１４Ａ、Ｍ１４Ｂのドレイン‐ソース間には、Ｍ１３のドレイン‐ソース間に流れる電流に基づいた電流が流れる。ＮＭＯＳトランジスタＭ１４Ａ、Ｍ１５Ａ、Ｍ１６Ａ、ＰＭＯＳトランジスタＭ１１、Ｍ１２からなる５つのトランジスタは、差動増幅器を構成しており、第一差動入力対を構成するＮＭＯＳトランジスタＭ１５Ａ、Ｍ１６Ａのゲート電圧の差、すなわち、第一差動入力対の第二入力端子Ｎ４と第一差動入力対の第一入力端子Ｎ３の電圧差を増幅して、出力端子ＯＵＴに出力するように動作する。この増幅率をＡ１とする。ここで、カレントミラー回路構成および差動増幅器構成の動作については、ＣＭＯＳアナログ回路の文献等にて詳細に記載されており、ここでは詳細な説明は割愛する。また、ＮＭＯＳトランジスタＭ１４Ｂ、Ｍ１５Ｂ、Ｍ１６Ｂ、ＰＭＯＳトランジスタＭ１１、Ｍ１２からなる５つのトランジスタも、差動増幅器を構成しており、第二差動入力対を構成するＮＭＯＳトランジスタＭ１５Ｂ、Ｍ１６Ｂのゲート電圧の差、すなわち、第二差動入力対の第二入力端子Ｎ６と第二差動入力対の第一入力端子Ｎ５の電圧差を増幅して、出力端子ＯＵＴに出力するように動作する。この増幅率をＡ２とする。また、第一差動入力対を構成するＮＭＯＳトランジスタＭ１５Ａのドレインと第二差動入力対を構成するＮＭＯＳトランジスタＭ１５Ｂのドレインが接続点ＮａにてＰＭＯＳトランジスタＭ１１のドレインに接続され、第一差動入力対を構成するＮＭＯＳトランジスタＭ１６Ａのドレインと第二差動入力対を構成するＮＭＯＳトランジスタＭ１６Ｂのドレインが出力端子ＯＵＴにてＰＭＯＳトランジスタＭ１２のドレインに接続されていることにより、この接続点Ｎａおよび出力端子ＯＵＴにて、第一差動入力対と第二差動入力対の各差動入力対で増幅された電圧が加算されるように動作する。これらの動作を式で表すと、
Ｖｏ＝Ａ１×（Ｖ４−Ｖ３）＋Ａ２×（Ｖ６−Ｖ５）・・・（２３）
となる。すなわち、式（１）と同等の動作を行う。

以上により、第１の実施形態の比較回路の動作を説明し、簡便な回路構成で比較器の入力オフセット電圧の影響を取り除くと共に、スイッチのオフリーク電流やノイズ成分による誤差の影響を抑制し、高精度な比較判定結果を得ることが可能であることを示した。

本説明においては、比較器１１についての具体的な回路構成およびスイッチ制御のタイミングチャートを示したが、本説明内で記載した動作を行う構成であれば、必ずしもこの構成に制限されるものではない。例えば、図２では、サンプルフェーズφ１から比較フェーズφ２への遷移時、または逆の遷移時にスイッチのオンまたはオフが切り替わるタイミングが同時になるように記載しているが、スイッチＳ１１がオフしてからスイッチＳ１２をオフし、さらにその後にＳ１３をオフ、Ｓ２１をオンするようにタイミングをずらして制御しても良い。比較器１１の過渡応答特性が良い場合や、比較器１１の第一差動入力対の第一入力端子Ｎ３と第一差動入力対の第二入力端子Ｎ４の間の寄生容量が無視できない大きさであるなどの場合では、スイッチＳ１２をオフした際に生じるスイッチングノイズが第一差動入力対の第二入力端子Ｎ４から第一差動入力対の第一入力端子Ｎ３に伝播し、容量Ｃ１に充電する電圧に無視できない誤差を発生させる場合がある。このような場合には、スイッチＳ１１がオフするタイミングに対してスイッチＳ１２がオフするタイミングを遅らせると、より好適である。

また本説明においては、入力端子Ｎ１と入力端子Ｎ２に印加される入力電圧の一例、および、第一基準電圧入力端子Ｎｒｅｆ１と第二基準電圧入力端子Ｎｒｅｆ２に印加する電圧の一例を挙げたが、必ずしも、この例に制限されるものではない。例えば、従来技術に示されるように、センサ素子に印加される物理量の強度に応じて論理出力を行う信号検出回路に本実施形態の比較回路を適用する場合、入力電圧成分の例は次のようになる。

Ｖ１φ１＝Ｖｃｍφ１＋Ｖｓｉｇφ１＋Ｖｏｆｆφ１
Ｖ２φ１＝Ｖｃｍφ１−Ｖｓｉｇφ１−Ｖｏｆｆφ１
Ｖ１φ２＝Ｖｃｍφ２−Ｖｓｉｇφ２＋Ｖｏｆｆφ２
Ｖ２φ２＝Ｖｃｍφ２＋Ｖｓｉｇφ２−Ｖｏｆｆφ２
ここで、Ｖｃｍはセンサ素子の信号電圧の同相電圧成分、Ｖｓｉｇはセンサ素子の信号電圧成分、Ｖｏｆｆはセンサ素子のオフセット電圧成分（誤差要因）である。以上の各入力電圧を式（１９）に代入すると、
ΔＶｉｎ＝２×（Ｖｓｉｇφ２＋Ｖｓｉｇφ１）−２×（Ｖｏｆｆφ２−Ｖｏｆｆφ１）・・・（２４）
となる。センサ素子のオフセット電圧成分はサンプルフェーズφ１と比較フェーズφ２で概等しい値を示すので相殺される。従って、センサ素子の信号電圧成分のみが入力電圧成分として比較器１１に入力されることになる。このような入力電圧成分の場合においても、本発明の趣旨である、比較器の入力オフセット電圧の影響を取り除くと共に、スイッチのオフリーク電流やノイズ成分による誤差の影響を抑制し、高精度な比較判定結果を得るという点から逸脱するものではない。

＜第２の実施形態＞
図５は、第２の実施形態の比較回路の回路図である。図１に示した第１の実施形態との違いは、スイッチＳ１３とＳ２１を削除し、スイッチＳ１４とＳ２２を追加した点である。追加した要素は次のように構成され接続される。また削除した要素により次の接続が第１の実施形態と異なる。

スイッチＳ１２の他方の端子は、基準電圧入力端子Ｎｒｅｆ０に接続される。スイッチＳ１４は、２つの端子を有し、一方の端子は比較器１１の出力端子ＯＵＴに接続され、他方の端子はスイッチＳ１１の他方の端子に接続される。スイッチＳ２２は、２つの端子を有し、一方の端子はスイッチＳ１１の他方の端子に接続され、他方の端子はスイッチＳ１２の他方の端子に接続される。この他の接続および構成については、第１の実施形態と同じである。

次に、第２の実施形態の比較回路の動作を説明する。
スイッチＳ１４、Ｓ２２は、スイッチＳ１１、Ｓ１２と同様にスイッチ制御信号（回路図には図示しない）により、オンまたはオフが制御される。

図６は、第２の実施形態の比較回路における各スイッチの動作を示す図である。スイッチＳ１１、Ｓ１２、Ｓ１４は、サンプルフェーズφ１でオンし、比較フェーズφ２でオフするように制御される。スイッチＳ２２は、サンプルフェーズφ１でオフし、比較フェーズφ２でオンするように制御される。

サンプルフェーズφ１では、スイッチＳ１１、Ｓ１２、Ｓ１４はオンしており、スイッチＳ２２はオフする。従って、比較器１１の各入力端子には、次の電圧が供給される。比較器１１の第一差動入力対の第一入力端子Ｎ３には出力端子ＯＵＴの電圧Ｖｏが与えられ、第一差動入力対の第二入力端子Ｎ４には基準電圧入力端子Ｎｒｅｆ０の電圧が与えられ、第二差動入力対の第一入力端子Ｎ５には第一基準電圧入力端子Ｎｒｅｆ１の電圧が与えられ、第二差動入力対の第二入力端子Ｎ６には第二基準電圧入力端子Ｎｒｅｆ２の電圧が与えられる。すなわち、第１の実施形態の比較回路と同様であるから、動作についても第１の実施形態の比較回路と同様になる。

比較フェーズφ２では、スイッチＳ１１、Ｓ１２、Ｓ１４はオフしており、スイッチＳ２２はオンする。スイッチＳ１１とＳ１２がオフしているので、電圧Ｖ３は電圧Ｖ１とΔＶＣ１φ１で定まり、また、電圧Ｖ４は電圧Ｖ２とΔＶＣ２φ１で定まる。すなわち、第１の実施形態の比較回路と同様であるから、動作についても第１の実施形態の比較回路と同様になる。

比較フェーズφ２ではスイッチＳ１４がオフし、スイッチＳ２２がオンしているので、スイッチＳ１１とＳ１２の他方の端子の電圧は、基準電圧入力端子Ｎｒｅｆ０の電圧に等しくなる。第１の実施形態の比較回路の場合には、スイッチＳ１１とＳ１２の他方の端子の電圧は、比較器１１の出力端子ＯＵＴの電圧Ｖｏと等しいので、この点が第１の実施形態と異なる。本実施形態においては、比較フェーズφ２では、スイッチＳ１４がオフし、スイッチＳ２２がオンすることで、スイッチＳ１２の一方の端子の電圧は式（１５）で表されるＶｒｅｆ０φ１を基準とした電圧となり、他方の端子の電圧はＶｒｅｆ０φ１の電圧となるため、リーク電流が流れるものの、比較的小さいリーク電流となる。スイッチＳ１１については、一方の端子の電圧は式（１３）で表されるＶｒｅｆ０φ１を基準とした電圧となり、他方の端子の電圧はＶｒｅｆ０φ１の電圧となるため、スイッチＳ１２と同様にリーク電流が流れるものの、比較的小さいリーク電流となる。従って、スイッチＳ１１の両端子間の電圧差と、スイッチＳ１２の両端子間の電圧差と、の差が小さくなるように改善され、第１の実施形態の比較回路の場合と同様に、結果として比較判定結果に生じる誤差を小さくすることが可能となる。従って、スイッチＳ１４とＳ２２により、スイッチのリーク電流によって発生する誤差の影響を抑制し高精度な比較判定結果を得ることが可能となる。

また、スイッチの非理想成分としては、上述のリーク電流の他に、スイッチを構成するトランジスタ素子がオンからオフに遷移する際に発生するノイズ成分、例えば、チャネルチャージインジェクションやクロックフィードスルーが挙げられる。本実施形態においては、容量Ｃ１の一方の端子と比較器１１の第一差動入力対の第一入力端子Ｎ３の接続点、容量Ｃ２の一方の端子と比較器１１の第一差動入力対の第二入力端子Ｎ４の接続点、にそれぞれ対称となるようにスイッチＳ１１，Ｓ１２を接続しているため、スイッチのノイズ成分によって発生する電荷は各接続点にほぼ等しく注入され、第一差動入力対の第一入力端子Ｎ３の電圧と第一差動入力対の第二入力端子Ｎ４の電圧はそれぞれ変動するものの、その変動量はほぼ等しくなるように動作する。従って、スイッチがオン状態からオフ状態に遷移する際に発生するノイズ成分による誤差の影響を抑制し高精度な比較判定結果を得ることが可能となる。また、スイッチがオン状態からオフ状態に遷移する際に発生するノイズ成分による誤差の影響を抑制し高精度な比較判定結果を得ることが可能となる点においても、第１の実施形態の場合と同様である。

以上により、第２の実施形態の比較回路の動作を説明し、第１の実施形態の場合と同様に簡便な回路構成で比較器の入力オフセット電圧の影響を取り除くと共に、スイッチのオフリーク電流やノイズ成分による誤差の影響を抑制し、高精度な比較判定結果を得ることが可能であることを示した。

＜第３の実施形態＞
図７は、第３の実施形態の比較回路の回路図である。図１に示した第１の実施形態との違いは、比較器１１を比較器１２で置き換えた点、比較器１１の入力に接続されていた第一基準電圧入力端子Ｎｒｅｆ１と第二基準電圧入力端子Ｎｒｅｆ２を削除した点である。置き換えた要素は次のように構成され接続される。

比較器１２は、２つの入力端子と１つの出力端子とを有し、詳しくは、差動入力対の第一入力端子Ｎ３と、差動入力対の第二入力端子Ｎ４と、出力端子ＯＵＴを有する。比較器１２の差動入力対の第一入力端子Ｎ３は容量Ｃ１の一方の端子に接続され、差動入力対の第二入力端子Ｎ４は容量Ｃ２の一方の端子に接続され、出力端子ＯＵＴはスイッチＳ１１の他方の端子に接続される。この他の接続および構成については、第１の実施形態と同じである。スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ２１は、第１の実施形態の比較回路と同様にスイッチ制御信号（回路図には図示しない）により、オンまたはオフが制御される。

次に、第３の実施形態の比較回路の動作を説明する。
まず、比較器１２の動作を説明する。比較器１２は、入力電圧の差を増幅した値を出力する機能を有する。この増幅機能を式で表すと、
Ｖｏ＝Ａ３×（Ｖ４−Ｖ３）・・・（２５）
となる。ここにＡ３は比較器１２の増幅率である。

図７の比較回路では、差動入力対の第一入力端子Ｎ３と出力端子ＯＵＴはスイッチＳ１１の両端に接続されている。スイッチＳ１１がオンしている状態では、ＶｏとＶ３は概等しい電圧になるから、Ｖｏは式（２５）から次のように表される。
Ｖｏ＝Ａ３／（１＋Ａ３）×Ｖ４・・・（２６）
説明の便宜上、増幅率Ａ３は十分に大きいとすると、次式を得る。

Ｖｏ＝Ｖ４・・・（２７）
すなわちスイッチＳ１１がオンしている状態では、比較器１２の出力端子ＯＵＴと、差動入力対の第一入力端子Ｎ３が電気的に接続されており、フィードバックループが形成され、出力電圧Ｖｏは入力電圧Ｖ４に追従し、ボルテージフォロワ動作をする。

一方、スイッチＳ１１がオフしている状態では比較器１２にフィードバックループが形成されないことから、比較器１１は比較器（コンパレータ）そのものとして動作する。このときの動作は式（２４）と等しく、
Ｖｏ＝Ａ３×（Ｖ４−Ｖ３）・・・（２８）
であるから、すなわち比較器１２は、スイッチＳ１１がオフしている状態では、Ｖ４とＶ３の差分の電圧を十分に大きな増幅率Ａ３で増幅して、出力端子ＯＵＴからハイレベル信号（一般に正の電源電圧レベル）またはローレベル信号（一般に負の電源電圧レベル、またはＧＮＤレベル）を出力する比較動作を行う。

ここで、比較器１２の入力オフセット電圧を差動入力対の第二入力端子Ｎ４においてＶｏａ３とすると、入力オフセット電圧を考慮した比較器１２の動作を表す式は、スイッチＳ１１がオンしているときとオフしているときで、それぞれ式（２７）、式（２８）から次のようになる。

スイッチＳ１１がオンしているとき
Ｖｏ＝Ｖ４＋Ｖｏａ３・・・（２９）
スイッチＳ１１がオフしているとき
Ｖｏ＝Ａ３×｛（Ｖ４＋Ｖｏａ３−Ｖ３）｝・・・（３０）
以上が図７に示した比較器１２の動作説明である。

スイッチの動作についても第１の実施形態と同様に制御され、図２の各スイッチの動作を示す図に従って動作される。各フェーズでの図７の比較回路の動作の概略を説明すると、サンプルフェーズφ１は、入力端子Ｎ１、入力端子Ｎ２の各端子電圧と、比較器１２のオフセット電圧とを容量Ｃ１およびＣ２に記憶するフェーズであり、比較フェーズφ２は、サンプルフェーズφ１における比較器１２のオフセット成分を相殺しつつ、入力端子Ｎ１と入力端子Ｎ２の間の電圧差の比較を行うフェーズである。以下に詳細を説明する。

サンプルフェーズφ１では、スイッチＳ１１、Ｓ１２、Ｓ１３はオンしており、スイッチＳ２１はオフする。従って、比較器１２の差動入力対の第一入力端子Ｎ３には出力端子ＯＵＴの電圧Ｖｏが与えられ、差動入力対の第二入力端子Ｎ４には基準電圧入力端子Ｎｒｅｆ０の電圧が与えられる。スイッチＳ１１がオンしているとき、比較器１２は式（２９）で示したように動作するから、差動入力対の第一入力端子Ｎ３の電圧は次のように表される。

Ｖ３φ１＝Ｖｒｅｆ０φ１＋Ｖｏａ３φ１・・・（３１）
容量Ｃ１には電圧Ｖ３と電圧Ｖ１の差分ΔＶＣ１φ１が充電される
ΔＶＣ１φ１＝Ｖ３φ１−Ｖ１φ１・・・（３２）
上式に式（３１）を代入すると、次式を得る。

ΔＶＣ１φ１＝−Ｖ１φ１＋Ｖｒｅｆ０φ１＋Ｖｏａ３φ１・・・（３３）
一方、容量Ｃ２には電圧Ｖ４と電圧Ｖ２の差分ΔＶＣ２φ１が充電される
ΔＶＣ２φ１＝Ｖ４φ１−Ｖ２φ１・・・（３４）
差動入力対の第二入力端子Ｎ４には基準電圧入力端子Ｎｒｅｆ０の電圧が与えられているから、式（３４）から次式を得る。

ΔＶＣ２φ１＝Ｖｒｅｆ０φ１−Ｖ２φ１・・・（３５）
一方、比較フェーズφ２では、スイッチＳ１１、Ｓ１２、Ｓ１３はオフしており、スイッチＳ２１はオンする。スイッチＳ１１がオフし、容量Ｃ１にはΔＶＣ１φ１が充電されているので、電圧Ｖ３は電圧Ｖ１とΔＶＣ１φ１で定まり、次式で表される。

Ｖ３φ２＝Ｖ１φ２＋ΔＶＣ１φ１・・・（３６）
上式に容量Ｃ１に充電されたΔＶＣ１φ１を表す式（３３）を代入すると次のようになる。
Ｖ３φ２＝Ｖ１φ２−Ｖ１φ１＋Ｖｒｅｆ０φ１＋Ｖｏａ３φ１・・・（３７）
また、スイッチＳ１２がオフし、容量Ｃ２にはΔＶＣ２φ１が充電されているので、電圧Ｖ４は電圧Ｖ２とΔＶＣ２φ１で定まり、次式で表される。

Ｖ４φ２＝Ｖ２φ２＋ΔＶＣ２φ１・・・（３８）
上式に容量Ｃ２に充電されたΔＶＣ２φ１を表す式（３５）を代入すると次のようになる。
Ｖ４φ２＝Ｖ２φ２＋Ｖｒｅｆ０φ１−Ｖ２φ１・・・（３９）
また、スイッチＳ１１がオフしているとき、比較器１２は式（３０）で示したように動作するから、比較器１２の出力端子ＯＵＴの電圧Ｖｏは次のように表される。

Ｖｏφ２＝Ａ３×｛（Ｖ４φ２＋Ｖｏａ３φ２−Ｖ３φ２）｝・・・（４０）
上式に式（３７）で表されるＶ３φ２、式（３９）で表されるＶ４φ２を代入すると次式を得る。

Ｖｏφ２＝Ａ３×｛（Ｖ２φ２−Ｖ２φ１）−（Ｖ１φ２−Ｖ１φ１）＋（Ｖｏａ３φ２−Ｖｏａ３φ１）｝・・・（４１）
ここで、比較器１２の入力オフセット電圧Ｖｏａ３は、第１の実施形態と同様に、サンプルフェーズφ１および比較フェーズφ２の時間が、入力オフセット電圧の経時変化や温度変化に対して十分に短い時間であれば、サンプルフェーズφ１と比較フェーズφ２で概等しい値であるとみなす事ができる。従って、式（４１）において、Ｖｏａ３φ２−Ｖｏａ３φ１は、ほぼゼロの値となり、比較フェーズφ２の比較器１２における比較動作時に、比較器１２のオフセット成分は取り除かれる。よって式（４１）は次のように表せる。

Ｖｏφ２＝Ａ３×｛（Ｖ２φ２−Ｖ２φ１）−（Ｖ１φ２−Ｖ１φ１）｝・・・（４２）

式（４２）には、Ｖｒｅｆ０の項は含まれていない。このことは、第１の実施形態と同様に、入力端子Ｎ１および入力端子Ｎ２の電圧が比較器１２の同相入力電圧範囲外であっても、基準電圧入力端子Ｎｒｅｆ０の電圧を比較器１２の同相入力電圧範囲内になるように選択することで、高精度な比較が可能であるという利点を有する。別の表現をすると、比較器１２に要求される同相入力電圧範囲を著しく緩和できるという利点を有しているといえる。

また、スイッチＳ１３とＳ２１は、比較フェーズφ２では、スイッチＳ１３がオフし、スイッチＳ２１がオンすることで、スイッチＳ１１およびスイッチＳ１２の他方の端子の電圧を比較器１１の出力端子ＯＵＴの電圧Ｖｏに等しくするように動作させている。従って、第１の実施形態と同様に、スイッチＳ１３とＳ２１により、スイッチのリーク電流によって発生する誤差の影響を抑制し高精度な比較判定結果を得ることが可能となる。

また、スイッチＳ１１、Ｓ１２の非理想成分についても、第１の実施形態と同様に、スイッチがオン状態からオフ状態に遷移する際に発生するノイズ成分による誤差の影響を抑制し高精度な比較判定結果を得ることが可能となる。

以上により、第３の実施形態の比較回路の動作を説明し、簡便な回路構成で比較器の入力オフセット電圧の影響を取り除くと共に、スイッチのオフリーク電流やノイズ成分による誤差の影響を抑制し、高精度な比較判定結果を得ることが可能であることを示した。

＜第４の実施形態＞
図８は、第４の実施形態の比較回路の回路図である。図７に示した第３の実施形態との違いは、スイッチＳ１３とＳ２１を削除し、スイッチＳ１４とＳ２２を追加した点である。追加した要素は次のように構成され接続される。また削除した要素により次の接続が第３の実施形態と異なる。

スイッチＳ１２の他方の端子は、基準電圧入力端子Ｎｒｅｆ０に接続される。スイッチＳ１４は、２つの端子を有し、一方の端子は比較器１２の出力端子ＯＵＴに接続され、他方の端子はスイッチＳ１１の他方の端子に接続される。スイッチＳ２２は、２つの端子を有し、一方の端子はスイッチＳ１１の他方の端子に接続され、他方の端子はスイッチＳ１２の他方の端子に接続される。この他の接続および構成については、第３の実施形態と同じである。

また、本実施形態と図５に示した第２の実施形態との違いは、図７に示した第３の実施形態と図１に示した第１の実施形態との違いと同様に、比較器１１を比較器１２で置き換えた点、比較器１１の入力に接続されていた第一基準電圧入力端子Ｎｒｅｆ１と第二基準電圧入力端子Ｎｒｅｆ２を削除した点である。

次に、第４の実施形態の比較回路の動作を説明する。
スイッチＳ１４、Ｓ２２は、スイッチＳ１１、Ｓ１２と同様にスイッチ制御信号（回路図には図示しない）により、オンまたはオフが制御される。スイッチの動作については第２の実施形態と同様に制御され、図６の各スイッチの動作を示す図に従って動作する。

サンプルフェーズφ１では、スイッチＳ１１、Ｓ１２、Ｓ１４はオンしており、スイッチＳ２２はオフする。従って、比較器１２の各入力端子には、次の電圧が供給される。比較器１２の差動入力対の第一入力端子Ｎ３には出力端子ＯＵＴの電圧Ｖｏが与えられ、差動入力対の第二入力端子Ｎ４には基準電圧入力端子Ｎｒｅｆ０の電圧が与えられる。すなわち、第３の実施形態の比較回路と同様であるから、動作についても第３の実施形態の比較回路と同様になる。

比較フェーズφ２では、スイッチＳ１１、Ｓ１２、Ｓ１４はオフしており、スイッチＳ２２はオンする。スイッチＳ１１とＳ１２がオフしているので、電圧Ｖ３は電圧Ｖ１とΔＶＣ１φ１で定まり、また、電圧Ｖ４は電圧Ｖ２とΔＶＣ２φ１で定まる。すなわち、第３の実施形態の比較回路と同様であるから、動作についても第３の実施形態の比較回路と同様になり、比較器１２のオフセット成分を取り除き、比較器１２に要求される同相入力電圧範囲を著しく緩和できるという利点を有した、高精度な比較判定結果を得ることが可能な比較回路となる。

また、比較フェーズφ２ではスイッチＳ１４がオフし、スイッチＳ２２がオンしているので、スイッチＳ１１とＳ１２の他方の端子の電圧は、基準電圧入力端子Ｎｒｅｆ０の電圧に等しくなる。すなわち、第２の実施形態の比較回路と同様であるから、スイッチＳ１１とＳ１２のリーク電流による誤差の影響を抑制し、高精度な比較判定結果を得ることが可能な比較回路となる。

以上により、第４の実施形態の比較回路の動作を説明し、第３実施形態の場合と同様に簡便な回路構成で比較器の入力オフセット電圧の影響を取り除くと共に、スイッチのオフリーク電流やノイズ成分による誤差の影響を抑制し、高精度な比較判定結果を得ることが可能であることを示した。

本説明においては、説明のために具体的な例を示して説明したが、必ずしもこの構成やスイッチ制御タイミングに制限されるものではない。これは第１，第２，第３の実施形態の比較回路の場合についても同様である。

１１、１２ 比較器
１１１、１１２ 差動増幅器
１１３ 加算器
Ｉ１ 定電流回路

Claims (4)

1. 第一容量及び第二容量と、
   第一入力電圧が前記第一容量を介して入力される第一入力端子と、第二入力電圧が前記第二容量を介して入力される第二入力端子と、出力端子とを備えた比較器と、
   基準電圧が入力される基準電圧端子と、
   一端が前記第一入力端子に接続され、サンプルフェーズでオンして前記第一入力端子の電圧を前記出力端子の電圧にする第一スイッチと、
   一端が前記第二入力端子に接続され、前記サンプルフェーズでオンして前記第二入力端子の電圧を前記基準電圧にする第二スイッチと、
   前記第一スイッチの他端と前記第二スイッチの他端の間に設けられ、比較フェーズでオンして前記第一スイッチの他端と前記第二スイッチの他端の電圧を等しくする第三スイッチと、
   を備えたことを特徴とする比較回路。
2. 前記第二スイッチの他端と前記基準電圧端子の間に設けられ、サンプルフェーズでオンする第四スイッチを備え、
   前記第三スイッチは、前記第一スイッチの他端と前記第二スイッチの他端の電圧を前記出力端子の電圧にする、
   ことを特徴とする請求項１に記載の比較回路。
3. 前記第一スイッチの他端と前記出力端子の間に設けられ、サンプルフェーズでオンする第四スイッチを備え、
   前記第三スイッチは、前記第一スイッチの他端と前記第二スイッチの他端の電圧を前記基準電圧にする、
   ことを特徴とする請求項１に記載の比較回路。
4. 前記比較器は、
   前記第一入力端子と前記第二入力端子に接続された第一増幅器と、
   第三入力端子と第四入力端子に接続された第二増幅器と、
   前記第一増幅器の出力端子と前記第二増幅器の出力端子に接続され、出力端子が前記比較器の出力端子に接続された加算器と、を備え、
   前記第三入力端子に第二の基準電圧が入力され、前記第四入力端子に第三の基準電圧が入力された、
   ことを特徴とする請求項１から３のいずれかに記載の比較回路。

Images