TW201424487A - 具有低熱敏電阻的低電感撓曲接合 - Google Patents

具有低熱敏電阻的低電感撓曲接合 Download PDF

Info

Publication number
TW201424487A
TW201424487A TW102133355A TW102133355A TW201424487A TW 201424487 A TW201424487 A TW 201424487A TW 102133355 A TW102133355 A TW 102133355A TW 102133355 A TW102133355 A TW 102133355A TW 201424487 A TW201424487 A TW 201424487A
Authority
TW
Taiwan
Prior art keywords
flex circuit
electronic device
circuit
electronic
conductive trace
Prior art date
Application number
TW102133355A
Other languages
English (en)
Other versions
TWI539873B (zh
Inventor
Donald R Laturell
Said E Abdelli
Peter Kiss
James F Macdonald
Ross S Wilson
Original Assignee
Lsi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi Corp filed Critical Lsi Corp
Publication of TW201424487A publication Critical patent/TW201424487A/zh
Application granted granted Critical
Publication of TWI539873B publication Critical patent/TWI539873B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

茲揭示一種具有低電感連接的電子電路。該電子電路係包含一個接地平面和一個撓曲電路。該撓曲電路係具大致上面對該接地平面之一個第一表面和對置於該第一表面之一個第二表面。該撓曲電路同樣具有被定義在其中的一個可撓曲橋接器。該電子電路係進一步包含一個第一電子裝置，一個第二電子裝置和至少一條傳導性跡線，該第一電子裝置在通訊上係被耦合至該撓曲電路之第二表面，該第二電子裝置在通訊上係被耦合至該撓曲電路之第二表面，以及該至少一條傳導性跡線係被定義在該撓曲電路之第二表面上並且延著該可撓曲橋接器延伸。該至少一條傳導性跡線之一個末端係經組態設定以用於接收來自該第一電子裝置的一個外傳電流，並且該至少一條傳導性跡線之另一個末端在通訊上係經由一個垂直互連存取件以被耦合至該第二電子裝置。

Description

具有低熱敏電阻的低電感撓曲接合
本發明係有關於銲線接合技術的領域，並且更特別是有關於一種用於對一個電子電路中之電晶體和其他元件提供低電感連接的方法。
銲線接合是一種在半導體元件的製造期間用於在一個積體電路(IC)和一個印刷電路板(PCB)之間建立互連的方法。電感是一個導體之一個特性，在該導體中由於該電感而造成電流上的一個改變係在該導體本身(自感)和鄰近導體(互感)兩者上感應出一個電壓。已經發現到：多條接合接線之自感以及在多條接合接線之間的互感係顯著地，且能限制一個電子/積體電路的電氣特性。在前述其中存在有的需求是提供一種用於對一個電子電路中之電晶體和其他元件提供低電感連接的方法。
據此，本揭示內容之一個實施例係指向一種電子電路。該電子電路係包含一個接地平面和一個撓曲電路。該撓曲電路係具有大致上面對該接地平面之一個第一表面，以及對置於該第一表面之一個第二表面。該撓曲電路同樣具有被定義在其中的一個可撓曲橋接器。該電子電路係進一步包含一個第一電子裝置，一個第二電子裝置和至少一條傳導性跡線，該第一電子裝置在通訊上係被耦合至該撓曲電路之第二表面，該第二電子裝置在通訊上係被耦合至該撓曲電路之第二表面，以及該至少一條傳導性跡線係被定義在該撓曲電路之第二表面上並且延著該可撓曲橋接器延伸。 該至少一條傳導性跡線之一個末端係經組態設定以用於接收來自該第一電子裝置的一個外傳電流，並且該至少一條傳導性跡線之另一個末端在通訊上係透過一個垂直互連存取件(通孔)以被耦合至該第二電子裝置。
本揭示內容之另一個實施例係指向一種用於降低一個電子電路中之電感的方法。該方法係包含：將一個第一電子裝置連接至一個撓曲電路之一個表面；將一個第二電子裝置連接至該撓曲電路之該表面；在該撓曲電路之該表面上提供至少一條傳導性跡線，該至少一條傳導性跡線係經組態設定以用於將來自該第一電子裝置之一個外傳電流連接至該第二電子裝置，其中該至少一條傳導性跡線之一個末端係經組態設定以用於接收來自該第一電子裝置的該外傳電流，並且該至少一條傳導性跡線之另一個末端在通訊上係透過一個垂直互連存取件(通孔)以被耦合至該第二電子裝置；以及在該撓曲電路之一個對置表面上提供連續的一個傳導性材料層，以允許該至少一條傳導性跡線遵循與在該撓曲電路之對置表面上的一個返回電流相同之一個路徑。
本揭示內容之一個額外實施例係指向一種製造一個電子電路之方法。該方法係包含：將一個撓曲電路之至少一個部分固接至一個接地平面，該撓曲電路係具有大致上面對該接地平面之一個第一表面，以及對置於該第一表面之一個第二表面，該撓曲電路係包含被定義在其第二表面上並且沿著一個可撓曲橋接器延伸之至少一條傳導性跡線；在通訊上將一個第一電子裝置耦合至該撓曲電路之第二表面並且位於該撓曲電路中被固接至該接地平面之該部分內；將該可撓曲橋接器向該第一電子裝置拉伸，並且在通訊上將該至少一條傳導性跡線之一個末端透過一個垂直互連存取件(通孔)而耦合至該第一電子裝置；將該撓曲電路之其餘部分固接至該接地平面；以及在通訊上將一個第二電子裝置耦合至該撓曲電路之第二表面，其中該至少一條傳導性跡線之另一個末端係經組態設定以用於接 收來自該第二電子裝置之一個外傳電流。
要理解到：前述的通用說明和後述的詳細說明兩者係僅作為示範性和解釋性用，並且未必作為限制所主張保護之發明。納入於本文中和構成說明書之一部分的後附圖式係例示本發明的多個實施例，並且和該通用說明一起用來解釋本發明的原理。
102‧‧‧銲線接合
600‧‧‧電子電路
602‧‧‧接地平面
604‧‧‧撓曲電路
604a‧‧‧撓曲電路
604b‧‧‧撓曲電路
604c‧‧‧波痕(R)
606‧‧‧第一裝置
608‧‧‧第二裝置
610‧‧‧訊號/傳導性跡線
612‧‧‧通孔/垂直互連存取件
614‧‧‧切口狹縫
d‧‧‧距離
藉由參考該些後附圖式，熟習該項技術人士係可更能理解本發明之許多優點，其中：圖1係用以描述一個習用銲線接合技術之一個等距視圖；圖2係用以描述一個變壓器電路之一個電路圖；圖3係用以描述在阻抗和以一個習用並行銲線接合組態進行的一對並行接線間的距離之間的關係之一個例示圖；圖4係用以描述以一個逆並行組態進行之多條接線的一個電路圖；圖5係用以描述在阻抗和以一個逆並行組態進行的一對並行接線間的距離之間的關係之一個例示圖；圖6係依據本揭示內容之一個電子電路的一個上視圖；圖7係如圖6中所描述之電子電路的一個橫截面視圖；圖8係如圖6中所描述之電子電路的另一個橫截面視圖；圖9係用以描述一種用於產生如圖6中所描述之電子電路的方法之一個流程圖；圖10係用以描述該電子電路之撓曲電路處於一個鬆弛狀態的一個例示圖；圖11係用以描述該電子電路之撓曲電路處於一個拉伸狀態的一個例示圖； 圖12A係依據本揭示內容之一個示範型撓曲電路的一個上視圖；以及圖12B係依據本揭示內容之一個替代型撓曲電路的一個上視圖。
現在將詳細地參考本發明目前的較佳實施例，其之實例係被例示在該些後附圖式中。
習用的銲線接合技術係嘗試使用多條接合以達成較低的電感。圖1係用以描述一個習用銲線接合技術之一個例示圖。銲線接合所具有之電感係限制許多設計的頻寬。存在有限制電感之機會，然而需要置放一個類似的銲線接合，其係具有以和原始訊號之相反方向流動的電流。此反相電流在許多實例上是不實際的，其係包含圖1中所描述的例示性接合。更具體來說，多項研究係指出在依據一個習用的銲線接合技術所組態的並行銲線接合102之間的互感係大於其用以取消該電感的能力。也就是說，在該等並行銲線接合102之間的互感係限制在電感上的總體可行降低。
掌管此電感降低之方程式係如下所給定。參考圖2中所描述之變壓器電路，該變壓器之方程式係如下述所定義： ，其中
在上述之方程式中，M係代表互感，L1和L2係分別代表導體之自感，並且k係用以代表兩個導體之間的距離之一個係數。
在一個習用的並行銲線接合組態中，L1=L2和v1=v2係意指i1=i2。下述方程式係能從該變壓器之方程式推倒出：
基於上述之方程式，該電路之總體阻抗係在Z1//Z2時經計算 為。該阻抗針對k之圖形表示方式係被描述於圖3中。如圖 式所指出，當k接近零值(亦即：兩個導體相隔甚遠)時，Z1=Z2=Lω，並 且。然而，當k接近1(亦即：該等兩個導體極度靠近彼此)時， Z1=Z2=2Lω，並且Zeq=Lω。此結果係展示在該等並行銲線接合之間的互感會限制在電感上的總體可行降低。也就是說，習用的並行銲線接合組態在降低該電感上不是有效的。
本揭示內容係指向用於對一個電子電路中之電晶體和其他電氣構件/元件提供低電感連接的方法。依據本揭示內容，該等接線/導體係以一個逆並行方式作組態設定，以提供反向電流來降低電感。也就是說，被定位在該電路之一個側邊(例如：上部側邊)上的導體係遵循與在對置側邊上之返回電路相同的路徑，因此i1=-i2，並且L1=L2。下述的方程式係能從該變壓器之方程式推倒出：
現在參考圖4，所示係以一個逆並行方式進行組態之兩個導體。為簡化討論，假設ZT=0，則能推倒出下述方程式：V DD -V SS =V 1-V 2
i in =i 1=-i 2
當該等接線以一個逆並行方式進行組態時，該阻抗針對k之圖形表示方式係被描述在圖5中。如圖5中所指出，當k接近零值(亦即：兩個導體相隔甚遠)時，|Zin|=2Lω。然而，當k接近1(亦即：該等兩個導體極度靠近彼此)時，|Zin|係接近零值。也就是說，以一個逆並行方式進行組態之接線係能降低近一步降低該電感，而不會有上述與一個習用的並行銲 線接合組態的限制。再者，即使ZT不等於零值，該阻抗係能被計算為Zin=2Z1+ZT，其仍然指出|Zin|在該兩個導體之間的耦合增加(亦即：更靠近彼此)時係能被降低。
依據本揭示內容所產生之方法和電子電路係取用上文所述之電感降低原則的優點。更具體來說，依據本揭示內容所產生之方法和電子電路係使用一個撓曲電路，以增加在訊號平面和影像平面之間的耦合。再者，以依據本揭示內容之方式使用該撓曲電路係允許位在該撓曲電路之一個表面(例如：該上部表面)上的導體遵循與在對置表面(例如：該下部表面)上之返回電流的相同路徑，從而如上述般地降低電感。
撓曲電路(同樣可被稱作為可撓曲電子器件)係指稱藉由將多個電子元件安裝在可撓曲基板上以對電子電路進行組裝的一種技術，該等可撓曲基板係諸如聚醯亞胺(polyimide)、透明傳導性聚酯薄膜或類似物。撓曲電路係可使用用於剛性印刷電路板的構件來製作，以允許該機板符合一個所欲形狀或在其運用期間進行撓曲。
現在參考圖6到8，所例示係依據本揭示內容之一個電子電路600。該電子電路600係包含一個連續的接地平面602(同樣可被稱作為一個影像平面)。該電子電路600同樣包含一個撓曲電路604，其係被固接至該接地平面602之一個表面。在圖式所描述之示範性電子電路600中，該撓曲電路604係被利用來將來自一個第一裝置606之外傳電流連接至一個第二裝置608。
在一個實施例中，該撓曲電路604之上部表面(以圖7中所描述之定向)係包含一條或更多訊號/傳導性跡線610，以用將來自該第一裝置606之外傳電流連接至該第二裝置608。如圖7中所例示，每條訊號/傳導性跡線610之一個末端係經組態設定為接收來自該第一裝置606之一個外傳電流，並且該訊號/傳導性跡線610之另一個末端係沿著橋接器延伸及在通訊上 被耦合至該上部表面之一個通孔(垂直互連存取件)612的一個銲墊。該通孔612之經定位於該下部表面上的對置銲墊在通訊上係被耦合至該第二裝置608，因此將來自該第一裝置606之外傳電流連接至該第二裝置608。
另一方面，該撓曲電路604之下部表面係包含一個連續的傳導性材料層(例如：銅或類似物)，其係被固接至該接地平面602。依此方式，只要通過該上部側邊之傳導性跡線610的外傳電流遵循與在該下部層上之影像平面中的電流之相同路徑，互耦係將降低串聯電感。可設想到：儘管在該上部表面和該下部表面之間具有零值距離是不可能的，然而假如在該上部表面和該下部表面之間的距離d足夠小到被視為緊密偶合，則在電感上係能達成非常顯著的降低。
在一個實施例中，假如距離d小於一個圓形接線/導體的2倍直徑、或者是小於或等於一個給定訊號/傳導性跡線的寬度，則在該上部表面和該下部表面之間的距離d係被視為足夠地小。另或者，假如該撓曲電路604之厚度小於或等於大約1密爾(亦即：1英吋的千分之一)，則在該上部表面和該下部表面之間的距離d係被視為足夠地小。然而可設想到：上述定義並非絕對必要。如實際上一樣細薄的一個撓曲電路係可被用來實施該電子電路，而不會悖離本揭內容的精神和範疇。
可設想到：各種技術係可被用來組裝上文所述的電子電路600。舉例來說：一個示範性拉伸(pullover)技術係被描述於圖9到圖11中。步驟902首先係將該撓曲電路604之一個側邊附接至該接地平面602。在圖10中所描述的定向中，該撓曲電路604A之右側首先係被附接至該接地平面602。步驟904接著係將一個電晶體(或其它的主動元件)608附接至該撓曲電路604A之經固接的右側部分。步驟906接著將該撓曲電路604B之左半側拉伸到右側的電晶體。更具體來說，該撓曲電路604A係具有一個切口狹縫614，其係定義在被拉伸時用於銜接該元件608之至少一個部份的一個可撓曲 橋接器。接下來，步驟908係將該撓曲橋接器對齊於該元件608之接合區域，並且在傳導性上將該撓曲橋接器固接(例如：施加熱壓縮接合或類似手段)於該元件608之接合區域。經固接至該元件608之接合區域的撓曲橋接器係被描述於圖11中，以及圖7中所示的橫截面視圖。
步驟910接著係將該撓曲電路604之其餘側邊附接至該接地平面602。在當前的實例中，該撓曲電路604B之左側如今係被附接至該接地平面602。步驟912接著係將另一個電晶體(或其它的主動元件)606附接至該撓曲電路604B之經固接的左半側部分。元件606如今在通訊上係被耦合至該撓曲電路604B之上部側邊上的傳導性跡線610，並且該些傳導性跡線610如今係將促進如上文所述在該等元件606和608之間的通訊。
要注意到：依據上文所呈現之拉伸技術進行組裝的電子電路係可在經固接的兩個部分604A和604B之間含有一個或更多波痕(ripple)。該些波痕係被指示為圖11中的604C，並且同樣被指示在圖6和8中。儘管該些波痕並未被直接固接至該接地平面602，然而該些波痕係僅在一個電路晶片上跨距一小部份，並且不會對該電路的運作有負面影響。此實施方式之優點在於該撓曲元件係能以一個單體方式來製作。舉例來說：撓曲電路係能經過衝切(die cut)以建立類似於上文所述之撓曲電路的所欲形狀。該電路之可撓曲性以及該拉伸技術係允許一個重疊狀況的建立，以促進在該等元件606和608之間的通訊耦合。
然而，可設想到：該拉伸技術係對建立重疊狀況不是必要的。舉例來說：假如對於該撓曲電路604之基板經過暴露(例如：當撓曲接合區域之右半側被抬起)，並且一個第二元件被置放在經暴露區中，具有相同低電感之一個重疊區域係被建立。另或者，如圖12中所示，該撓曲電路1200之橋接器1202係經組態設定以延伸超過該切口狹縫1204而進入該撓曲電路的右側。依此方式，此撓曲橋接器係經對齊於被定位在該撓曲電路之 右側上的元件之接合區域，而不需要實行該拉伸且因此避免建立多個波痕。可設想到：各種其它技術同樣可被用來建立如上文所述的重疊狀況，而不會悖離本揭內容的精神和範疇。
可設想到：在上述實例中所用的元件606和608係可包含各種類型的電子元件/構件，其係使用於產生電子電路。此等元件係可包含但不限制於覆晶，電晶體，以及其它的半導體元件和類似器件。再者，要理解到：示範性撓曲電路604和1200之描述係為例示性目的而加以簡化。除了該等圖式中所描述的一條或更多訊號/傳導性跡線610，該等撓曲電路還可包含其它的電路系統構件，而不會悖離本揭內容的精神和範疇。
同樣可設想到：允許熱壓縮接合以在傳導性上固接一個撓曲橋接器及一個元件之接合區域係可加以領會，特別是對於高速電路。依據本揭示內容所產生之電子電路的進一步優點係該電路之佈局將維持與低電感一致的一個低熱阻(例如：每瓦特在攝氏0.5度到攝氏1度下具有的一個範圍(Tj))。舉例來說：該撓曲電路係可在元件606及/或608下方提供一個或更多通孔(例如：銅質通孔)以充當多條熱管路。此一配置係提供改善的熱散逸，並且可在各種操作條件/環境中加以領會。
要理解到：在前述揭示方法中之多個步驟的特定順序或層級係示範姓方式的實例。基於設計偏好，要理解到：在該方法中之步驟的特定順序或層級係能經過重新安排，同時維持在本發明的範疇內。後附的方法請求項係呈現各種步驟以一個範例順序進行的多項元素，而不是意謂被限制成所呈現的特定順序或層級。
咸信：本發明及其伴隨的許多優勢係將通過前述發明說明而得到理解。同樣咸信：可在該等構件之形式、建構和配置上作出各種變化係將顯明的，而不會悖離本發明的範疇和精神，或不會犧牲其所有的材料優點。先前在本文中所述之形式僅作為一個解釋性實施例，而下述申請專 利範圍係傾向涵蓋並且包含此等變化。
600‧‧‧電子電路
602‧‧‧接地平面
604‧‧‧撓曲電路
606‧‧‧第一裝置
608‧‧‧第二裝置
610‧‧‧訊號/傳導性跡線
612‧‧‧通孔/垂直互連存取件
614‧‧‧切口狹縫

Claims (20)

  1. 一種電子電路，其係包括：一個接地平面；一個撓曲電路，其係定義一個可撓曲橋接器，所述撓曲電路係具有大致上面對所述接地平面之一個第一表面和對置於所述第一表面之一個第二表面；一個第一電子裝置，其在通訊上係被耦合至所述撓曲電路之第二表面；一個第二電子裝置，其在通訊上係被耦合至所述撓曲電路之第二表面；以及至少一條傳導性跡線，其係被定義在所述撓曲電路之第二表面上並且延著所述可撓曲橋接器延伸，所述至少一條傳導性跡線之一個末端係經組態設定以用於接收來自所述第一電子裝置的一個外傳電流，並且所述至少一條傳導性跡線之另一個末端在通訊上係透過一個垂直互連存取件(通孔)以被耦合至所述第二電子裝置。
  2. 如申請專利範圍第1項之電子電路，其中在所述撓曲電路的所述第一表面和所述第二表面之間的一個距離係小於一個圓形接線的2倍直徑。
  3. 如申請專利範圍第1項之電子電路，其中在所述撓曲電路的所述第一表面和所述第二表面之間的一個距離係小於或等於所述至少一條傳導性跡線的寬度。
  4. 如申請專利範圍第1項之電子電路，其中在所述撓曲電路的所述第一表面和所述第二表面之間的一個距離係小於或等於大約1密爾。
  5. 如申請專利範圍第1項之電子電路，其中所述撓曲電路的所述第一表面係包含連續的一個傳導性材料層。
  6. 如申請專利範圍第1項之電子電路，其中所述第一電子裝置和所述第二電子裝置各者係包含一個晶片或一個電晶體中的至少一者。
  7. 如申請專利範圍第1項之電子電路，其係進一步包括：複數個銅質通孔，其係被定義在所述撓曲電路內，並且作用為熱管路。
  8. 一種用於降低在一個電子電路中之電感的方法，所述方法係包括：將一個第一電子裝置連接至一個撓曲電路之一個表面；將一個第二電子裝置連接至所述撓曲電路之所述表面；在所述撓曲電路之所述表面上提供至少一條傳導性跡線，所述至少一條傳導性跡線係經組態設定以用於將來自所述第一電子裝置之一個外傳電流連接至所述第二電子裝置，其中所述至少一條傳導性跡線之一個末端係經組態設定以用於接收來自所述第一電子裝置的所述外傳電流，並且所述至少一條傳導性跡線之另一個末端在通訊上係透過一個垂直互連存取件(通孔)以被耦合至所述第二電子裝置；以及在所述撓曲電路之一個對置表面上提供連續的一個傳導性材料層，以允許所述至少一條傳導性跡線遵循與在所述撓曲電路之所述對置表面上的一個返回電流相同之一個路徑。
  9. 如申請專利範圍第8項之方法，其中在所述撓曲電路的所述對置表面之間的一個距離係小於一個圓形接線的2倍直徑。
  10. 如申請專利範圍第8項之方法，其中在所述撓曲電路的所述對置表面之間的一個距離係小於或等於所述至少一條傳導性跡線的寬度。
  11. 如申請專利範圍第8項之方法，其中在所述撓曲電路的所述對置表面之間的一個距離係小於或等於大約1密爾。
  12. 如申請專利範圍第8項之方法，其中所述第一電子裝置和所述第二電子裝置各者係包含一個晶片或一個電晶體中的至少一者。
  13. 如申請專利範圍第8項之方法，其係進一步包括：提供複數個銅質通孔，所述複數個銅質通孔係被定義在所述撓曲電路內，並且作用為熱管路。
  14. 一種用於製造一個電子電路之方法，所述方法係包括：將一個撓曲電路之至少一個部分固接至一個接地平面，所述撓曲電路係具有大致上面對所述接地平面之一個第一表面和對置於所述第一表面之一個第二表面，所述撓曲電路係包含被定義在其第二表面上並且沿著一個可撓曲橋接器延伸之至少一條傳導性跡線；在通訊上將一個第一電子裝置耦合至所述撓曲電路之所述第二表面，並且位於所述撓曲電路中被固接至所述接地平面之所述部分內；將所述可撓曲橋接器向所述第一電子裝置拉伸，並且在通訊上將所述至少一條傳導性跡線之一個末端透過一個垂直互連存取件(通孔)而耦合至所述第一電子裝置；將所述撓曲電路之其餘部分固接至所述接地平面；以及在通訊上將一個第二電子裝置耦合至所述撓曲電路之所述第二表面，其中所述至少一條傳導性跡線之另一個末端係經組態設定以用於接收來自所述第二電子裝置之一個外傳電流。
  15. 如申請專利範圍第14項之方法，其中在所述撓曲電路的所述第一表面和所述第二表面之間的一個距離係小於一個圓形接線的2倍直徑。
  16. 如申請專利範圍第14項之方法，其中在所述撓曲電路的所述第一表面和所述第二表面之間的一個距離係小於或等於所述至少一條傳導性跡線的寬度。
  17. 如申請專利範圍第14項之方法，其中在所述撓曲電路的所述第一表面和所述第二表面之間的一個距離係小於或等於大約1密爾。
  18. 如申請專利範圍第14項之方法，其中所述撓曲電路的所述第一表面係包含連續的一個傳導性材料層。
  19. 如申請專利範圍第14項之方法，其中所述第一電子裝置和所述第二電子裝置各者係包含一個晶片或一個電晶體中的至少一者。
  20. 如申請專利範圍第14項之方法，其係進一步包括：在所述撓曲電路內定義複數個銅質通孔，並且予以作用為熱管路。
TW102133355A 2012-10-29 2013-09-14 具有撓曲電路之電子電路及包含該電子電路之電子設備 TWI539873B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/662,659 US9078352B2 (en) 2012-10-29 2012-10-29 Low inductance flex bond with low thermal resistance

Publications (2)

Publication Number Publication Date
TW201424487A true TW201424487A (zh) 2014-06-16
TWI539873B TWI539873B (zh) 2016-06-21

Family

ID=49303749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133355A TWI539873B (zh) 2012-10-29 2013-09-14 具有撓曲電路之電子電路及包含該電子電路之電子設備

Country Status (6)

Country Link
US (1) US9078352B2 (zh)
EP (1) EP2725611A3 (zh)
JP (1) JP5855068B2 (zh)
KR (1) KR101594218B1 (zh)
CN (1) CN103796421B (zh)
TW (1) TWI539873B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9402303B2 (en) * 2013-06-03 2016-07-26 Apple Inc. Flexible printed circuit cables with slits
US10934727B2 (en) 2015-03-02 2021-03-02 Odin, Llc Deck hoist and basket for use in construction
WO2016209286A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Package assembly with gathered insulated wires
CN107732651B (zh) * 2016-08-12 2020-08-04 美国亚德诺半导体公司 光发射器封装件

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687695A (en) * 1985-09-27 1987-08-18 Hamby Bill L Flexible printed circuits and methods of fabricating and forming plated thru-holes therein
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US4755783A (en) * 1986-11-18 1988-07-05 Rogers Corporation Inductive devices for printed wiring boards
JPH05166867A (ja) * 1991-12-12 1993-07-02 Hitachi Ltd 半導体集積回路装置
US5198965A (en) * 1991-12-18 1993-03-30 International Business Machines Corporation Free form packaging of specific functions within a computer system
US5419038A (en) * 1993-06-17 1995-05-30 Fujitsu Limited Method for fabricating thin-film interconnector
BE1007618A3 (nl) * 1993-10-13 1995-08-22 Philips Electronics Nv Flexibel bevestigingsorgaan alsmede object voorzien van een dergelijk bevestigingsorgaan, drager voorzien van een object en een dergelijk bevestigingsorgaan en verpakking voorzien van een aantal van dergelijke bevestigingsorganen.
US5742484A (en) * 1997-02-18 1998-04-21 Motorola, Inc. Flexible connector for circuit boards
US6603079B2 (en) * 1999-02-05 2003-08-05 Mack Technologies Florida, Inc. Printed circuit board electrical interconnects
WO2002103848A2 (en) * 2001-06-14 2002-12-27 Paricon Technologies Corporation Apparatus and methods to pre-stress anisotropic conductive elastomer meterials
JP3936925B2 (ja) * 2003-06-30 2007-06-27 日本オプネクスト株式会社 光伝送モジュール
JP2005064129A (ja) * 2003-08-08 2005-03-10 Cmk Corp リジッドフレックスプリント配線板
WO2006050446A1 (en) * 2004-11-02 2006-05-11 Sun Microsystems, Inc. Structures and methods for proximity communication using bridge chips
US20060223227A1 (en) * 2005-04-04 2006-10-05 Tessera, Inc. Molding method for foldover package
US7649245B2 (en) * 2005-05-04 2010-01-19 Sun Microsystems, Inc. Structures and methods for a flexible bridge that enables high-bandwidth communication
US7671449B2 (en) * 2005-05-04 2010-03-02 Sun Microsystems, Inc. Structures and methods for an application of a flexible bridge
US20060289986A1 (en) * 2005-06-27 2006-12-28 Vadim Sherman In-package connection between integrated circuit dies via flex tape
US20080225476A1 (en) * 2006-01-11 2008-09-18 Chris Karabatsos Tab wrap foldable electronic assembly module and method of manufacture
JP2007287751A (ja) * 2006-04-12 2007-11-01 Toyoda Gosei Co Ltd 発光装置
US7388756B1 (en) * 2006-12-12 2008-06-17 The Boeing Company Method and system for angled RF connection using a flexible substrate
JP5256620B2 (ja) * 2007-02-26 2013-08-07 富士通オプティカルコンポーネンツ株式会社 光送信器および光受信器
JP2009081342A (ja) * 2007-09-27 2009-04-16 Sharp Corp 多層プリント配線板とその製造方法
JP2010123680A (ja) * 2008-11-18 2010-06-03 Toshiba Corp 半導体装置、接続導体及び半導体装置の製造方法
US8766099B2 (en) * 2009-09-29 2014-07-01 Apple Inc. Component mounting structures for electronic devices
US8508947B2 (en) * 2010-10-01 2013-08-13 Intel Corporation Flex cable and method for making the same
US9190720B2 (en) * 2012-03-23 2015-11-17 Apple Inc. Flexible printed circuit structures
US8998454B2 (en) * 2013-03-15 2015-04-07 Sumitomo Electric Printed Circuits, Inc. Flexible electronic assembly and method of manufacturing the same
US9402303B2 (en) * 2013-06-03 2016-07-26 Apple Inc. Flexible printed circuit cables with slits

Also Published As

Publication number Publication date
JP5855068B2 (ja) 2016-02-09
EP2725611A3 (en) 2018-01-24
US20140118966A1 (en) 2014-05-01
US9078352B2 (en) 2015-07-07
EP2725611A2 (en) 2014-04-30
CN103796421B (zh) 2017-04-12
KR20140056002A (ko) 2014-05-09
TWI539873B (zh) 2016-06-21
CN103796421A (zh) 2014-05-14
JP2014090170A (ja) 2014-05-15
KR101594218B1 (ko) 2016-02-15

Similar Documents

Publication Publication Date Title
CN105448864B (zh) 电子组件
TWI424799B (zh) 基板佈局與其形成方法
TWI539873B (zh) 具有撓曲電路之電子電路及包含該電子電路之電子設備
WO2013109340A1 (en) Integrated circuit connectivity using flexible circuitry
CN109075130B (zh) 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法
JP2010537397A (ja) 電気的回路装置及び電気的回路装置の製造方法
US8878305B2 (en) Integrated power module for multi-device parallel operation
JP6600353B2 (ja) プリント回路基板およびプリント回路基板配置
JP2770820B2 (ja) 半導体装置の実装構造
JP6544981B2 (ja) プリント配線基板
TW201603223A (zh) 於半導體裝置中形成為金屬線互連之凸塊連結
JP7124795B2 (ja) 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
KR102076893B1 (ko) 전자 제어 장치
JP2022088061A (ja) 光モジュール
TWI618459B (zh) 電子裝置
US20110278350A1 (en) Metal foil interconnection of electrical devices
CN111434198A (zh) 功率电子模块
JP3238791U (ja) パワーモジュール
US6476477B2 (en) Electronic assembly providing shunting of electrical current
CN111463187B (zh) 基于系统级封装的柔性装置及其制造方法
JP2005327903A (ja) 半導体装置
KR20230158860A (ko) 파워 모듈 및 그 제조 방법
TW201027689A (en) Substrate having optional circuits and structure of flip chip bonding
TW200405539A (en) Semiconductor device power interconnect striping
TWM591693U (zh) 用於積體電路元件的電感器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees