CN103796421B - 一种电子电路及其制造方法和用于降低电子电路中电感的方法 - Google Patents

一种电子电路及其制造方法和用于降低电子电路中电感的方法 Download PDF

Info

Publication number
CN103796421B
CN103796421B CN201310477213.9A CN201310477213A CN103796421B CN 103796421 B CN103796421 B CN 103796421B CN 201310477213 A CN201310477213 A CN 201310477213A CN 103796421 B CN103796421 B CN 103796421B
Authority
CN
China
Prior art keywords
flexible circuit
circuit
electronic equipment
electronic
conductive trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310477213.9A
Other languages
English (en)
Other versions
CN103796421A (zh
Inventor
唐纳德·R·拉特瑞尔
瑟德·E·阿得利
彼得·科斯
詹姆森·F·麦克唐纳
罗斯·S·威尔逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies Fiber IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies Fiber IP Singapore Pte Ltd filed Critical Avago Technologies Fiber IP Singapore Pte Ltd
Publication of CN103796421A publication Critical patent/CN103796421A/zh
Application granted granted Critical
Publication of CN103796421B publication Critical patent/CN103796421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种具有低电感连接的电子电路。该电子电路包括一个接地层和柔性电路。柔性电路具有一般面对着接地层的第一表面和与该第一表面相对的第二表面。柔性电路还限定一柔性桥。电子电路进一步包括：通信地耦合到所述柔性电路第二表面的第一电子设备，以及通信地耦合到所述柔性电路的第二表面上的第二电子设备，电子设备中的至少一个导电迹线限定在柔性电路的第二表面上并沿柔性桥延伸。所述至少一个导电迹线的一端被构形用以接收第一电子设备的出站电流，所述至少一个导电迹线的另一端通过垂直互连通路通信地耦合到第二电子设备。

Description

一种电子电路及其制造方法和用于降低电子电路中电感的 方法
技术领域
本发明涉及焊线技术领域，尤其涉及一种用于在电子电路中为晶体管和其它设备提供低电感连接的方法。
背景技术
焊线是一种在集成电路(IC)和印刷电路板(PCB)之间在半导体器件装配过程中形成互连的方法。电感是导体的属性，通过电感，导体中电流的变化使导体本身(自感)和附近的导体(互感)中产生电压。已经发现，接合线的自感和键合线之间的互感是显著的，并且可以限制电子/集成电路的电气性能。这就需要提供一种用于在电子电路中为晶体管和其它设备提供低电感连接的方法。
发明内容
本发明的实施例涉及一种电子电路。该电子电路包括一接地层和一柔性电路。所述柔性电路具有一般面向所述接地层的第一表面和与所述第一表面相对的第二表面。所述柔性电路也具有限定在其中的柔性桥。所述电子电路还包括：通信地耦合到所述柔性电路的所述第二表面的第一电子设备、通信地耦合到所述柔性电路的所述第二表面上的第二电子设备、以及限定在所述柔性电路的所述第二表面上并沿所述柔性桥延伸的至少一个导电迹线。所述至少一个导电迹线的一端被构形用以接收来自所述第一电子设备的出站电流，和所述至少一个导电迹线的另一端通过一垂直互连通路(via)通信地耦合到所述第二电子设备。
本发明进一步涉及一种用于降低电子电路中电感的方法。该方法包括：将第一电子设备连接到一柔性电路的一表面；连接一第二电子设备至所述柔性电路的所述表面；提供至少一个位于所述柔性电路表面的导电迹线，所述至少一个导电迹线被构形用以连接从所述第一电子设备至所述第二电子设备的出站电流，其中所述至少一个导电迹线的一端被构形用以接收来自所述第一电子设备的出站电流，和所述至少一个导电迹线的另一端被构形用以通过一垂直互连通路(via)通信地耦合到所述第二电子设备；以及在所述柔性电路的一相对表面提供导电材料的连续层，允许所述至少一个导电迹线在所述柔性电路的所述相对表面上跟随与所述返回电流相同的路径。
本公开的另外一个实施例涉及一种用于制造电子电路的方法。该方法包括：固定一柔性电路的至少一部分到接地层，所述柔性电路具有一般面向接地层的第一表面和相对所述第一表面的第二表面，所述柔性电路包括限定在所述第二表面上并一沿柔性桥延伸的至少一个导电迹线；通信地耦合第一电子装置至该柔性电路被固定至接地层的部分内的该柔性电路的所述第二表面；将所述柔性桥拉向所述第一电子装置并通过一垂直互连通路(via)通信地耦合所述至少一个导电迹线的一端至所述第一电子设备；固定所述柔性电路的剩余部分至所述接地层；以及通信地耦合一第二电子设备至所述柔性电路的所述第二表面，其中所述至少一个导电迹线的另一端被构形用以接收来自该第二电子设备的出站电流。
应注意的是，前面的一般描述和下面的详细描述只具有示例性和说明性，不一定用于对本发明进行限定。附图说明被并入说明书中并构成本说明书的一部分，说明本发明的实施例，并与一般性描述一起用于解释本发明原理。
附图说明
通过参考附图，本发明的众多优点可以更好地被本领域技术人员理解：
图1描绘了常规焊线技术的等轴侧视图；
图2是描绘变压器电路的电路图；
图3是在传统的并联焊线配置中一对平行导线之间的阻抗和距离关系的说明图；
图4是描绘反平行配置导线的电路图；
图5是阻抗和反平行配置的一对平行线之间的距离之间的关系说明图；
图6是根据本申请的电子电路的俯视图；
图7是图6所描绘电子电路的横截面视图；
图8是图6所描绘电子电路的另一横截面视图；
图9描述了用于制造图6所示电子电路的流程图；
图10是示出描绘处于松弛态的电子电路的柔性电路；
图11是描绘在拉过来状态的电子电路的柔性电路；
图12A-12B是根据本公开的2个示例性的柔性电路的俯视图。
具体实施方式
下面参考附图中本发明的优选实施例进行详细说明。
传统的焊线技术使用多重焊以企图获得较低的电感。图1用于说明传统的焊线技术。焊线具有限制许多设计带宽的电感。有机会限制电感，但是，它需要一个具有与原始信号的电流方向相反的相似焊线布置。这个相反的电流的流动在许多情况下是不实际的，包括图1中所示的示例。更具体地，研究表明，根据常规焊线技术进行配置时，平行的焊线102之间的互感大于其取消电感的能力。即平行的焊线102之间的互感限制了电感总的可能的减少。
该电感减少的方程在下面给出。参照如图所示的变压器电路。如图2所示，变压器方程定义如下：
其中
在上面的公式中，M代表互感，L1和L2分别表示导体的自感，以及k是表示两个导体之间距离的因素。
在常规的的平行焊线配置中，L1＝L2和v1＝v2意味着i1＝i2。从变压器方程可以导出下面的方程：
根据上述方程，对于Z1//Z2计算出该电路的总阻抗为相对于k阻抗的图形表示示于图3中。正如数字表明，当k接近0(即两个导体相距甚远)，Z1＝Z2＝Lω，然而，当k接近1(即两个导体都非常接近对方)，Z1＝Z2＝2Lω，以及Zeq＝Lω。结果表明，平行焊线之间的互感限制了电感总的可能减少。也就是说，传统的并行焊线的配置不能有效地降低电感。
本公开涉及一种用于在电子电路提供到晶体管及其他电器元件/设备的低电感连接。根据本公开，导线/导体以反平行的方式被配置，可提供相反的电流以减少电感。也就是说，位于电路一侧的导体(例如，顶面)沿着与相对侧的返回电流相同的路径(例如，底面)，从而i1＝-i2和L1＝L2。从变压器的方程可以导出下面的公式：
现在参考图4所示两个反平行的方式配置的导体。为了简化，假设ZT＝0，可以得出下面的公式：
vDD-vSS＝v1-v2
iin＝i1＝-i2
当以反平行的方式配置电线时相对k的阻抗的图形如图5中所示。如图5中箭头所示，当k接近0(即两个导体相距甚远)，|Zin|＝2Lω。然而，当k接近1(即两个导体彼此非常接近)，|Zin|接近0。也就是说，与传统的平行焊线配置相比，上述反平行的方式配置的焊线可以进一步降低电感的限制。此外，即使ZT≠0，可以计算出阻抗为Zin＝2Z1+ZT，它仍表示，可以减小耦合的两个导体之间增加的|Zin|(即更接近彼此)。
所述方法根据本公开的电子电路利用了上述的电感减少规则。更具体地，所述方法和电子电路，根据本公开使用柔性电路增加信号平面和图像平面之间的耦合。此外，根据本公开的方式，允许位于柔性电路一个表面上(例如，顶面)的导体沿着与相对表面的返回电流相同的路径(例如，底面)，以降低电感。
柔性电路(也可以被称为柔性电子产品)是指在诸如聚酰亚胺或透明导电性聚酯薄膜等的柔性基板上安装电子设备来装配电子电路的技术。可使用用于刚性印刷电路板组件制造柔性电路，允许板符合需要的形状或在使用过程中弯曲。
现在参照图6至图8，为根据本公开的一个电子电路600。电子电路600包括连续的接地层602(也可以被称为图像平面)。电子电路600还包括固定到接地层602的表面的柔性电路604。柔性电路604用于连接从第一设备606到第二设备608的出站电流。
在一个实施例中，柔性电路604的顶面(在图7中示出的方向)包括一个或多个用于连接从第一装置606到第二装置608出站电流的信号/导电迹线610。如图7所示，每个信号/导电迹线610的一端被构形用以接收来自第一设备606的出站电流，信号/导电迹线610的另一端沿着所述桥通信地耦合到顶面上垂直互联通路(via)612的衬垫。位于底面上垂直互联通路(via)612的相对的衬垫通信地耦合到所述第二设备608，从而连接从第一装置606到第二装置608的出站电流。
另一方面，柔性电路604的底面包括固定到接地层602上的连续导电材料层(例如，铜，等等)。以这种方式，只要穿过顶侧导电迹线610的电流遵循在底层的图像平面的电流的相同路径，相互耦合会降低串联电感。可以预想到，顶面和底面之间的距离为0是不可能的，如果能够实现顶面和底面之间的距离d足够小，以便它们被认为是紧密耦合，电感的降低是非常显著的。
在一个实施例中，如果d小于圆导线/导体直径的2倍，或小于或等于给定信号/导电迹线的宽度，则顶面和底面之间的距离d被认为是足够小的。或者，如果柔性电路604的厚度小于或等于约25.4微米(1密耳，即1/1000英寸)，则顶面和底面之间的距离d被认为是足够小的。然而，可以想到上述的定义并不是绝对的要求。实际的柔性电路可以是在不脱离本发明的实质和范围的情况下实施的电子电路。
可以预期的是，可以利用多种技术组装上述的电子电路600。例如，在图9至11中描述的一个示例性的套衫技术900。步骤902首先连接柔性电路604的一侧到接地层602。在图10中所示的方向，柔性电路右侧604a首先连接到接地层602。然后，步骤904中的晶体管(或其它有源器件)608附加到固定的柔性电路右侧部分604a。然后步骤906中，将柔性电路左半部604b拉过右侧晶体管。更具体地，柔性电路604有切槽614，其定义一柔性桥，用于接合拉过来的装置608的至少一部分。随后，在步骤908中，对齐柔性桥和装置608的接合区，并导电地固定(例如，应用热压接接合或类似的方式)柔性桥和装置608的接合区。柔性桥导电地固定在装置608的接合区的方式如图11所示，图7中所示的为横截面视图。
然后在步骤910中，连接柔性电路604的其余侧到接地层602。在当前的例子中，柔性电路左侧604b现在连接到接地层602。然后在步骤912中，再将另一个晶体管(或其他有源器件)606连接至柔性电路左半部604b。设备606现在通信地耦合到所述柔性电路604b的顶侧上的导电迹线610，以及导电迹线610现将促进上述的装置606和608之间的通信。
值得注意的是根据上述套衫技术，电子电路装配在可能包含两个固定部604a和604b之间一个或多个焊波。它们被表示为图11、图6和图8的604c。这些焊波不直接固定到接地层602，它们只跨越电路芯片上的一小部分，对电路运行无负面影响。此实施的优点是，柔性元件可以完整地制造。例如，可以模切柔性电路以创建类似上述柔性电路的期望形状。电路的灵活性和套衫技术允许创建重叠条件以便在设备606和608之间通信耦合。
然而，可以预期的是套衫技术不需要创建重叠条件。例如，如果柔性电路基板是暴露的(例如，当抬起柔性连接区域的左半部分)并且第二有源器件也放置于暴露区域，具有相同的低电感的类似重叠区域会被创建。或者，如图12A-12B中所示。柔性电路1200的桥1202被构形用以延伸到切槽1204外侧，并进入柔性电路的右侧。以这种方式，柔性桥与位于柔性电路右侧装置的接合区域对准，而无需执行套衫，以此避免造成焊波。可以设想，也可以在不脱离本发明的实质和范围的情况下利用各种其它技术来创建重叠条件。
可以设想，参考在上面的例子，设备606和608中可以包括各种类型的用于制造电子电路的电子设备/组件。这样的装置可以包括，但不限于：倒装芯片、晶体管、以及其它半导体器件，等等。此外，应该理解，为便于说明，示例性的柔性电路604和1200在描述上进行了简化。柔性电路可在不脱离本发明的实质和范围的情况下，包括一个或多个除了在附图中描述的信号/导电迹线610外的其它电路元件。
还可以设想，允许热压接接合以导电地固定柔性桥与设备的接合区是可以理解的，特别是对于高速电路。根据本公开的电子电路产生的另一优点是，该电路的布局保持与低电感一致的低热阻(例如，具有范围(Tj)范围为0.5℃～1℃每瓦特)。例如，柔性电路可在装置606和/或608下提供一个或多个垂直互连通路(例如，铜垂直互连通路)以作为热导管。这样的配置提供了更好的散热，并且可以在各种操作条件/环境应用。
据了解，在上述公开的方法步骤的特定顺序或层次是典型处理的例子。而根据设计偏好，在本发明的范围之内该方法中的其余步骤的特定顺序或层次可以重新排列。所附方法权利要求仅为各个步骤部分顺序的示例，不对具体顺序或层次进行限定。
由前面的描述中，可以了解本发明和许多相应的优点。在不脱离本发明的范围和实质的情况或不牺牲其所有材料优势的情况下，明显可针对部件的形式、结构和布置做出各种改变。在此之前描述的仅仅是一种实施例的说明，下述权利要求包含和包括此类更改。

Claims (20)

1.一种电子电路，包括：
一接地层；
一柔性电路，其限定一柔性桥，所述柔性电路具有面向所述接地层的一第一表面和与该第一表面相对的一第二表面；
一第一电子装置，其通信地耦合到所述柔性电路的所述第二表面；
一第二电子设备，其通信地耦合到所述柔性电路的所述第二表面；以及
至少一个导电迹线，其被限定在所述柔性电路的所述第二表面上并沿所述柔性桥延伸，所述至少一个导电迹线的一端被构形用以接收来自所述第一电子设备的出站电流，而所述至少一个的导电迹线的另一端通过一垂直互连通路via通信地耦合到所述第二电子设备。
2.根据权利要求1所述的电子电路，其中所述柔性电路的所述第一表面与所述第二表面之间的距离小于圆导线的直径的2倍。
3.根据权利要求1所述的电子电路，其中所述柔性电路的所述第一表面与所述第二表面之间的距离小于或等于所述至少一个导电迹线的宽度。
4.根据权利要求1所述的电子电路，其中所述柔性电路的所述第一表面与所述第二表面之间的距离小于或等于1密耳。
5.根据权利要求1所述的电子电路，其中所述柔性电路的所述第一表面包括一连续的导电材料层。
6.根据权利要求1所述的电子电路，其中所述第一电子设备和所述第二电子设备各包括芯片或晶体管中的至少一个。
7.根据权利要求1所述的电子电路，还包括：
限定在所述柔性电路内并用作热管的多个铜的垂直互联通路。
8.一种用于降低电子电路中电感的方法，所述方法包括：
连接一第一电子设备至一柔性电路的一表面；
连接一第二电子设备至所述柔性电路的所述表面；
提供至少一个导电迹线在所述柔性电路的所述表面上，所述至少一个导电迹线被构形用以连接从所述第一电子设备到所述第二电子设备的出站电流，其中所述至少一个导电迹线的一端被构形用以接收来自所述第一电子设备的所述出站电流，所述至少一个导电迹线的另一端通过一垂直互连通路via通信地耦合到所述第二电子设备；以及
提供一连续的导电材料层在所述柔性电路的一相对表面上，允许所述至少一个导电迹线遵循与所述柔性电路的所述相对表面上的返回电流相同的路径。
9.根据权利要求8所述的方法，其中所述柔性电路的相对的两个表面之间的距离小于圆导线的直径的2倍。
10.根据权利要求8所述的方法，其中所述柔性电路的相对的两个表面之间的距离小于或等于所述至少一个导电迹线的宽度。
11.根据权利要求8所述的方法，其中所述柔性电路的相对的两个表面之间的距离小于或等于1密耳。
12.根据权利要求8所述的方法，其中所述第一电子设备和所述第二电子设备各包括芯片或晶体管中的至少一个。
13.根据权利要求8所述的方法，还包括：
提供限定在所述柔性电路内并用作热管的多个铜的垂直互联通路。
14.一种用于制造电子电路的方法，该方法包括：
固定一柔性电路的至少一部分到一接地层，所述柔性电路具有面对所述接地层的一第一表面和与该第一表面相对的一第二表面，所述柔性电路包括至少一个导电迹线，所述至少一个导电迹线限定在所述柔性电路的所述第二表面上并沿一柔性桥延伸；
通信地耦合一第一电子设备到固定到所述接地层的所述柔性电路部分内的所述柔性电路的所述第二表面；
将所述柔性桥拉向所述第一电子设备并通过一垂直互连通路via通信地耦合所述至少一个导电迹线的一端到所述第一电子设备；
固定所述柔性电路的剩余部分到所述接地层；
通信地耦合一第二电子设备到所述柔性电路的所述第二表面，其中所述至少一个导电迹线的另一端被构形用以接收来自所述第二电子设备的出站电流。
15.根据权利要求14所述的方法，其中所述柔性电路的所述第一表面与所述第二表面之间的距离是小于圆导线直径的2倍。
16.根据权利要求14所述的方法，其中所述柔性电路的所述第一表面与所述第二表面之间的距离小于或等于所述至少一个导电迹线的宽度。
17.根据权利要求14所述的方法，其中所述柔性电路的所述第一表面与所述第二表面之间的距离小于或等于1密耳。
18.根据权利要求14所述的方法，其中所述柔性电路的所述第一表面包括一连续的导电材料层。
19.根据权利要求14的方法，其中所述第一电子设备和所述第二电子设备各包括芯片或晶体管中的至少一个。
20.根据权利要求14所述的方法，还包括：
在所述柔性电路内限定多个铜的垂直互联通路并用作热管。
CN201310477213.9A 2012-10-29 2013-10-14 一种电子电路及其制造方法和用于降低电子电路中电感的方法 Active CN103796421B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/662,659 US9078352B2 (en) 2012-10-29 2012-10-29 Low inductance flex bond with low thermal resistance
US13/662,659 2012-10-29

Publications (2)

Publication Number Publication Date
CN103796421A CN103796421A (zh) 2014-05-14
CN103796421B true CN103796421B (zh) 2017-04-12

Family

ID=49303749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310477213.9A Active CN103796421B (zh) 2012-10-29 2013-10-14 一种电子电路及其制造方法和用于降低电子电路中电感的方法

Country Status (6)

Country Link
US (1) US9078352B2 (zh)
EP (1) EP2725611A3 (zh)
JP (1) JP5855068B2 (zh)
KR (1) KR101594218B1 (zh)
CN (1) CN103796421B (zh)
TW (1) TWI539873B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9402303B2 (en) * 2013-06-03 2016-07-26 Apple Inc. Flexible printed circuit cables with slits
US10934727B2 (en) 2015-03-02 2021-03-02 Odin, Llc Deck hoist and basket for use in construction
SG11201708367SA (en) * 2015-06-26 2018-01-30 Intel Corp Package assembly with gathered insulated wires
US10459157B2 (en) 2016-08-12 2019-10-29 Analog Devices, Inc. Optical emitter packages

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278451C (zh) * 2001-06-14 2006-10-04 帕瑞康技术公司 用于对各向异性导电弹性材料预加应力的设备和方法
US7838409B2 (en) * 2005-05-04 2010-11-23 Oracle America, Inc. Structures and methods for an application of a flexible bridge

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687695A (en) * 1985-09-27 1987-08-18 Hamby Bill L Flexible printed circuits and methods of fabricating and forming plated thru-holes therein
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US4755783A (en) * 1986-11-18 1988-07-05 Rogers Corporation Inductive devices for printed wiring boards
JPH05166867A (ja) * 1991-12-12 1993-07-02 Hitachi Ltd 半導体集積回路装置
US5198965A (en) * 1991-12-18 1993-03-30 International Business Machines Corporation Free form packaging of specific functions within a computer system
US5419038A (en) * 1993-06-17 1995-05-30 Fujitsu Limited Method for fabricating thin-film interconnector
BE1007618A3 (nl) * 1993-10-13 1995-08-22 Philips Electronics Nv Flexibel bevestigingsorgaan alsmede object voorzien van een dergelijk bevestigingsorgaan, drager voorzien van een object en een dergelijk bevestigingsorgaan en verpakking voorzien van een aantal van dergelijke bevestigingsorganen.
US5742484A (en) * 1997-02-18 1998-04-21 Motorola, Inc. Flexible connector for circuit boards
US6603079B2 (en) * 1999-02-05 2003-08-05 Mack Technologies Florida, Inc. Printed circuit board electrical interconnects
JP3936925B2 (ja) * 2003-06-30 2007-06-27 日本オプネクスト株式会社 光伝送モジュール
JP2005064129A (ja) * 2003-08-08 2005-03-10 Cmk Corp リジッドフレックスプリント配線板
US20060095639A1 (en) * 2004-11-02 2006-05-04 Guenin Bruce M Structures and methods for proximity communication using bridge chips
US20060223227A1 (en) * 2005-04-04 2006-10-05 Tessera, Inc. Molding method for foldover package
US7649245B2 (en) * 2005-05-04 2010-01-19 Sun Microsystems, Inc. Structures and methods for a flexible bridge that enables high-bandwidth communication
US20060289986A1 (en) * 2005-06-27 2006-12-28 Vadim Sherman In-package connection between integrated circuit dies via flex tape
US20080225476A1 (en) * 2006-01-11 2008-09-18 Chris Karabatsos Tab wrap foldable electronic assembly module and method of manufacture
JP2007287751A (ja) * 2006-04-12 2007-11-01 Toyoda Gosei Co Ltd 発光装置
US7388756B1 (en) * 2006-12-12 2008-06-17 The Boeing Company Method and system for angled RF connection using a flexible substrate
JP5256620B2 (ja) * 2007-02-26 2013-08-07 富士通オプティカルコンポーネンツ株式会社 光送信器および光受信器
JP2009081342A (ja) * 2007-09-27 2009-04-16 Sharp Corp 多層プリント配線板とその製造方法
JP2010123680A (ja) * 2008-11-18 2010-06-03 Toshiba Corp 半導体装置、接続導体及び半導体装置の製造方法
US8766099B2 (en) * 2009-09-29 2014-07-01 Apple Inc. Component mounting structures for electronic devices
US8508947B2 (en) * 2010-10-01 2013-08-13 Intel Corporation Flex cable and method for making the same
US9190720B2 (en) * 2012-03-23 2015-11-17 Apple Inc. Flexible printed circuit structures
US8998454B2 (en) * 2013-03-15 2015-04-07 Sumitomo Electric Printed Circuits, Inc. Flexible electronic assembly and method of manufacturing the same
US9402303B2 (en) * 2013-06-03 2016-07-26 Apple Inc. Flexible printed circuit cables with slits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278451C (zh) * 2001-06-14 2006-10-04 帕瑞康技术公司 用于对各向异性导电弹性材料预加应力的设备和方法
US7838409B2 (en) * 2005-05-04 2010-11-23 Oracle America, Inc. Structures and methods for an application of a flexible bridge

Also Published As

Publication number Publication date
TW201424487A (zh) 2014-06-16
JP5855068B2 (ja) 2016-02-09
EP2725611A3 (en) 2018-01-24
EP2725611A2 (en) 2014-04-30
CN103796421A (zh) 2014-05-14
JP2014090170A (ja) 2014-05-15
KR20140056002A (ko) 2014-05-09
TWI539873B (zh) 2016-06-21
US9078352B2 (en) 2015-07-07
KR101594218B1 (ko) 2016-02-15
US20140118966A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
CN103796421B (zh) 一种电子电路及其制造方法和用于降低电子电路中电感的方法
US8199522B2 (en) Printed circuit board
JP2005183949A (ja) 低クロストークノイズのプリント回路ボード、及びその製造方法
TW200814865A (en) Printed wiring board and connection configuration of the same
US8418357B2 (en) Printed circuit board layout method
KR101405328B1 (ko) 연성 회로 기판
CN107210231A (zh) 具有集成无源组件的开关式功率级
CN109075130B (zh) 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法
CN208940272U (zh) 树脂多层基板以及电子设备
US7791210B2 (en) Semiconductor package having discrete non-active electrical components incorporated into the package
US20020066591A1 (en) Electronic assembly providing shunting of electrical current
CN103338590B (zh) 软性电路板及其制造方法
EP2832195A1 (en) Ball grid array systems for surface mounting an integrated circuit using a z-directed printed circuit board component
CN103763852B (zh) 电源板及具有电源板的主板
JP2003258510A (ja) 有線伝送路
TW201244577A (en) Printed circuit board
CN103906356B (zh) 用于印刷电路板结构中嵌入器件的系统和方法
CA2864731C (en) Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8077477B2 (en) Electronic component and circuit board
CN208835246U (zh) 多层基板
JP6425632B2 (ja) プリント基板
CN107958875A (zh) 半导体装置以及布线基板的设计方法
EP2832196A1 (en) Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US20140307391A1 (en) Three dimensional packaging
CN115424997A (zh) 集成基板及功率集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160721

Address after: Singapore Singapore

Applicant after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Milpitas, California

Applicant before: LSI Corp.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181019

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

TR01 Transfer of patent right