JP2014090170A - 低熱抵抗を有する低インダクタンスのフレックス・ボンド - Google Patents

Abstract

【課題】デバイス同士をワイヤ接続する際のインダクタンス成分を低減する。
【解決手段】デバイス６０６及び６０８を相互接続するためのフレックス回路６０４は、切り込み溝６１４により可撓性ブリッジが画成され、かつ、該可撓性ブリッジに沿って延びる導電トレース６１０を備えている。導電トレースの一方の端部は一方のデバイス６０６に接続され、他方の端部は、垂直ビアを介して他方のデバイス６０８に接続されている。可撓性ブリッジの裏面を流れるリターン電流の位置と導電トレースとが表裏の同一位置にあるようにすることにより、インダクタンス成分を低減させることができる。
【選択図】図１１

Description

本発明は、ワイヤ・ボンディングの技術分野に関し、更に特定すれば、電子回路においてトランジスタおよび他のデバイスに低インダクタンスの接続部を設ける方法に関する。

従来技術

ワイヤ・ボンディングは、半導体デバイス製造中に集積回路（ＩＣ）と印刷回路基板（ＰＣＢ）との間に相互接続を作成する方法である。インダクタンスは、導体の特性であり、この特性によって、この導体における電流変化が導体自体（自己インダクタンス）および近隣にある導体（相互インダクタンス）の双方に電圧を誘起する。ボンディング・ワイヤの自己インダクタンスおよびボンディング・ワイヤ間の相互インダクタンスにより、電子／集積回路の電気的性能が損なわれる可能性があることがわかっている。

上記した問題点に鑑み、ワイヤ・ボンディングの技術分野では、電子回路におけるトランジスタおよびその他のデバイスに低インダクタンスの接続部を設ける方法を提供することが求められており、本発明は、このような従来例の問題点を解決することができるようにすることである。

本発明の一実施形態は電子回路を対象とする。本発明の電子回路は、接地面と、フレックス(可撓性)回路(flex circuit)とを含む。フレックス回路は、全体的に接地面に面する第１表面と、第１表面の反対側にある第２表面とを有する。また、フレックス回路には可撓性ブリッジが画成されている。更に、この電子回路は、フレックス回路の第２表面に通信可能に結合されている第１電子デバイスと、フレックス回路の第２表面に通信可能に結合されている第２電子デバイスと、フレックス回路の第２表面上に画成され可撓性ブリッジに沿って延びる少なくとも１つの導電トレースとを含む。少なくとも１つの導電トレースの一端部は、第１電子デバイスからの出力電流を受けるように構成されており、少なくとも１つの導電トレースの他方の端部は、垂直な相互接続アクセス（ビア）を通じて、第２電子デバイスに通信可能に結合されている。

本発明の他の実施形態は、電子回路においてインダクタンスを低減する方法を対象とする。この方法は、フレックス回路の表面に第１電子デバイスを接続するステップと、フレックス回路の表面に第２電子デバイスを接続するステップと、フレックス回路の表面上に少なくとも１つの導電トレースを設けるステップであって、該少なくとも１つの導電トレースにより第１電子デバイスから第２電子デバイスに流出電流が流れるように構成し、少なくとも１つの導電トレースの一方の端部を、第１電子デバイスからの流出電流を受けるように構成し、少なくとも１つの導電トレースの他方の端部を、垂直相互接続アクセス（ビア）を通じて第２電子デバイスに通信可能に結合する、ステップと、フレックス回路の反対側の表面に導体の連続層を設け、少なくとも１つの導電トレースが、フレックス回路の反対側の表面上のリターン電流と同じ経路を辿らせるようにするステップとを含む。

本発明の更に他の実施形態は、電子回路の製造方法を対象とする。この方法は、フレックス回路の少なくとも一部を接地面に固定するステップであって、フレックス回路が、接地面に全体的に面する第１表面と、第１表面とは反対側の第２表面とを有し、フレックス回路が、当該フレックス回路の第２表面上に画成され可撓性ブリッジに沿って延びる少なくとも１つの導電トレースを含む、ステップと、接地面に固定されたフレックス回路の一部内において、第１電子デバイスをフレックス回路の第２表面に通信可能に結合するステップと、フレックス・ブリッジを第１電子デバイスに向けて引っ張り、少なくとも１つの導電トレースの一方の端部を第１電子デバイスに、垂直相互接続アクセス（ビア）を通じて通信可能に結合するステップと、フレックス回路の残りに部分を接地面に固定するステップと、第２電子デバイスをフレックス回路の第２表面に通信可能に結合するステップであって、少なくとも１つの導電トレースの他方の端部を、第２電子デバイスから流出電流を受けるように構成する、ステップとを含む。

尚、以上の概略的な説明、および以下の詳細な説明は、例示であり説明に使用するに過ぎず、特許請求の範囲に記載する発明を必ずしも限定するのではないことは言うまでもない。添付図面は、本明細書に組み込まれその一部を構成するが、本発明の実施形態を、概略的な説明と共に例示し、本発明の原理を説明する役割を果たすものである。また、本発明の多数の利点は、添付図面を参照することにより、当業者には一層深く理解することができよう。

図１は、従来のワイヤ・ボンド技術を示す図である。 図２は、変圧回路を示す回路図である。 図３は、従来の平行ワイヤ・ボンド構成における１対の平行ワイヤ間のインピーダンスと距離との間の関係を示す図である。 図４は、逆平行構成(antiparallel configuration)としたワイヤを示す回路図である。 図５は、逆平行構成とした１対の平行ワイヤ間におけるインピーダンスと距離との間の関係を示す図である。 図６は、本発明による電子回路の上面図である。 図７は、図６に示す電子回路の線７−７に沿った断面図である。 図８は、図６に示す電子回路の線８−８に沿った断面図である。 図９は、図６に示す電子回路を生産する方法を示すフロー図である。 図１０は、弛緩した状態にある電子回路のフレックス回路を示す図である。 図１１は、引き上げた状態にある電子回路のフレックス回路を示す図である。 図１２Ａは、本発明によるフレックス回路例の上面図である。 図１２Ｂは、本発明によるフレックス回路例の上面図である。

以下に、現在における本発明の好ましい実施形態について、図面を参照して詳細に説明する。
インダクタンスを低下させる試みにおいて、従来のワイヤ・ボンド技術は多数のボンドを使用する。図１は、従来のワイヤ・ボンド技術を示す図である。ワイヤ・ボンドはインダクタンス成分を有し、このインダクタンス成分が多くの設計の帯域幅を狭める。インダクタンスを制限する手段はあるが、そのためには、同様のワイヤ・ボンドを配し、元の信号とは逆方向に電流を流す必要がある。この逆方向の電流を流すことは、図１に示すようにボンディングを多数含む場合に実用的ではない。更に、従来のワイヤ・ボンド技術にしたがって構成された平行なワイヤ・ボンド１０２間の相互インダクタンスの方が、逆方向電流を流してインダクタンスを打ち消す能力よりも大きいことが、研究によって示されている。即ち、平行なワイヤ・ボンド１０２間の相互インダクタンスのために、低減可能な総インダクタンスが制限されることになる。

インダクタンス低減に関する式を以下に示す。図２に示す変圧器回路の場合、以下のように変圧器の式が定義される。
ｖ_１=ｊＬ_１ωｉ_１＋ｊＭωｉ_２
ｖ_２=ｊＭωｉ_１＋ｊＬ_２ωｉ_２
ただし、Ｍ＝ｋ√（Ｌ_１Ｌ_２）
上の式において、Ｍは相互インダクタンスを表し、Ｌ_１およびＬ_２は、それぞれ、導体の自己インダクタンスを表し、ｋは２つの導体間の距離を表す係数である。

従来の平行ワイヤ・ボンド構成では、Ｌ_１＝Ｌ_２であり、ｖ_１＝ｖ_２はｉ_１＝ｉ_２を意味する。以下の式は、変圧器の式から導き出すことができる。すなわち、
ｖ_１=ｊＬ_１ωｉ_１＋ｊＭωｉ_２
ｖ_２=ｊＭωｉ_１＋ｊＬ_２ωｉ_２
から
Ｚ_１=ｊＬ（１＋ｋ）ω
Ｚ_２=ｊＬ（１＋ｋ）ω
が得られる。
上の式に基づいて、この回路の全インピーダンスは、Ｚ_１//Ｚ_２についてＺ_ｅｑ＝Ｌ／２（１＋ｋ）ωとして計算される。インピーダンスをｋに関して表したグラフを図３に示す。このグラフが示すように、ｋが０に近づくと（即ち、２本の導体が離れると）、Ｚ_１＝Ｚ_２＝Ｌω、Ｚ_ｅｑ＝Ｌω／２となる。しかしながら、ｋが１に近づくと（即ち、２本の導体が互いに非常に近接すると）、Ｚ_１＝Ｚ_２＝２Ｌω、Ｚ_ｅｑ＝Ｌωとなる。この結果が明確に示すのは、平行なワイヤ・ボンド間の相互インダクタンスのために、低減可能な総インダクタンスが制限されるということである。即ち、従来の平行ワイヤ・ボンド構成は、インダクタンスを低減するには有効ではない。

本発明は、電子回路においてトランジスタおよびその他の電子コンポーネント／デバイスに低インダクタンスの接続部を設ける方法を対象とする。本発明によれば、ワイヤ／導体を逆平行に(antiparallel)に構成し、インダクタンスを低減するために逆電流を供給する。即ち、回路の一方側（例えば、上側）に位置する導体は、逆側（例えば、下側）を流れるリターン電流と同じ経路を辿る。つまり、ｉ_１＝−ｉ_２及びＬ_１＝Ｌ_２となる。これにより、以下の式を先の変圧器の式から導き出すことができる。すなわち、
ｖ_１=（ｊＬω−ｊＭω）ｉ_１
ｖ_２=（ｊＬω−ｊＭω）ｉ_２
が得られ、そして、
Ｚ_１=ｊＬ（１−ｋ）ω
Ｚ_２=ｊＬ（１−ｋ）ω
が得られる。

図４は、逆平行に構成された２本の導体が示されている。説明を簡素化するために、Ｚ_Ｔ
と仮定すると、以下の式を導き出すことができる。
ｖ_ＤＤ−ｖ_ＳＳ＝ｖ_１−ｖ_２
ｉ_ｉｎ＝ｉ_１＝−ｉ_２
Ｚ_ｉｎ＝（ｖ_１−ｖ_２）／ｉ_１
＝ｖ_１／ｉ_１−ｖ_２／ｉ_１
＝ｖ_１／ｉ_１＋ｖ_２／ｉ_２
＝２Ｚ_１
＝２ｊＬ（１−ｋ）ω

ワイヤが逆平行に構成されているときのインピーダンスをｋに関して表したグラフを図５に示す。図５に示すように、ｋが０に近づくと（即ち、２本の導体が離れると）、｜Ｚ_ｉｎ｜＝２Ｌωとなる。しかしながら、ｋが１に近づくに連れて（即ち、２本の導体が互いに非常に近接するに連れて）、｜Ｚ_ｉｎ｜は０に近づく。即ち、逆平行に構成されたワイヤは、従来の平行ワイヤ・ボンド構成に伴う前述の限界がなく、更にインダクタンスを低減することができる。更に、Ｚ_Ｔ
、Ｚ_ｉｎ＝２Ｚ_１＋Ｚ_Ｔとしてインピーダンスを計算することができる。この場合でも、２本の導体間の結合が増加する（即ち、互いに近づく）に連れて、｜Ｚ_ｉｎ｜を低減することができることを示している。

本発明による方法および電子回路は、以上で説明したインダクタンス低減則を利用する。更に具体的には、本発明による方法および電子回路は、フレックス回路を用いて、信号平面と写像平面(image plane)との間の結合を強める。更に、本発明に従う方法でフレックス回路を使用することによって、フレックス回路の一方の表面（例えば、上面）上に位置する導体が、逆側の表面（下面）上におけるリターン電流と同じ経路を辿ることが可能になり、したがって、前述のようにインダクタンスを低減することができる。

フレックス回路（すなわち可撓性電子回路）は、ポリイミドまたは透明導電性ポリエステル・フィルム等のような、可撓性基板上に電子デバイスを実装することによって、電子回路を組み立てる技術のことを言う。フレックス回路は、剛性の印刷回路基板に用いられるコンポーネントを用いて製造することもでき、基板が所望の形状に沿うこと、またはその使用中に撓むことを可能にする。

これより図６〜図８を参照して、本発明による電子回路６００を説明する。電子回路６００は、連続接地面６０２（写像面と称することもできる）を含む。また、電子回路６００は、接地面６０２の表面に固定されているフレックス回路６０４も含む。これらの図に例示する電子回路６００では、フレックス回路６０４は第１デバイス６０６から第２デバイス６０８への電流を流すために利用されている。

一実施形態では、フレックス回路６０４の上面（図６において描かれている向き）は、第１デバイス６０６から第２デバイス６０８に電流を供給するための１つ以上の信号／導体トレース６１０を含んでいる。図７に示すように、各信号／導体トレース６１０の一方の端部は、第１デバイス６０６からの電流を受けるように構成されており、その信号／導体トレース６１０の他方の端部は、ブリッジに沿って延び、上面上のビア（垂直相互接続アクセス）６１２のパッドに通信可能に結合されている。底面上に位置するビア６１２の逆側パッドは、第２デバイス６０８に通信可能に結合されており、したがって、第１デバイス６０６から第２デバイス６０８に電流を供給する。

一方、フレックス回路例の上面６０４の底面は、接地面６０２に固定されている導体（例えば、銅等）の連続層を含む。このように上面側の導体トレース６１０を流れる電流が底面層上の写像面における電流と同じ経路を辿る限り、相互結合が直列インダクタンスを低減する。上面および底面間の距離を０にすることは不可能であるが、上面および底面間の距離ｄが十分に小さく両面が密接に結合されている場合、非常に大きなインダクタンス低減を達成することができる。

一実施形態では、上面および底面間の距離ｄが円形ワイヤ／導体の直径の２倍未満である場合、または所与の信号／導体トレースの幅以下である場合、ｄは十分に小さいと見なされる。あるいは、上面および底面間の距離ｄは、フレックス回路６０４の厚さが約１ミル（即ち、１インチの１／１０００）以下である場合に、十分に小さいと見なされる。しかしながら、以上の定義は絶対的な要件ではない。本電子回路を実現するためには、本開示の主旨および範囲から逸脱することなく、実用上できるだけ薄いフレックス回路を利用すればよい。

前述の電子回路６００を形成するためには、種々の技術を利用することができると考えられる。例えば、図９〜図１１に、プルオーバー技法の一例９００を示す。まず、ステップ９０２において、フレックス回路６０４の一方側を接地面６０２に取り付ける。図１０に示されている向きでは、フレックス回路の右側６０４ａを接地面６０２に最初に取り付ける。次いで、ステップ９０４において、トランジスタ等の能動デバイス６０８を、フレックス回路の固定された右側部分６０４ａに取り付ける。ステップ９０６では、フレックス回路の左半分６０４ｂの一部を、右側のデバイス６０８の上面まで引き上げる。具体的には、フレックス回路６０４は、引き上げられたときにデバイス６０８の少なくとも一部と係合するための可撓性ブリッジを画成するための切り込み溝６１４を有する。続いて、ステップ９０８では、フレックス・ブリッジをデバイス６０８の接合部分と整列させ、フレックス・ブリッジをデバイス６０８の接合エリアと導通可能に固定する（例えば、熱圧縮接合等を適用する）。デバイス６０８の接合エリアに導通可能に固定されたフレックス・ブリッジを図１１に示し、更に図７にその断面図を示している。

次いで、ステップ９１０において、フレックス回路６０４の残りの部分を接地面６０２に接着する。この例では、フレックス回路の左側部分６０４ｂを接地面６０２に接着する。次いで、ステップ９１２において、他のトランジスタ等の能動デバイス６０６をフレックス回路の固定された左半分６０４ｂに取り付ける。これにより、デバイス６０６はフレックス回路の上面上にある導電トレース６１０に通信可能に結合されたことになり、これによって、導電トレース６１０を介して、デバイス６０６および６０８間の通信を行うことができる。

尚、上述したプルオーバー技法にしたがって組み立てられた電子回路は、２つの固定された右側部分６０４ａおよび左側部分６０４ｂの間に１つ以上のリップルすなわちひだを含む場合がある。これらは、図１１において６０４ｃとして示されており、また図６および図８においても示されている。これらのリップルは接地面６０２に直接固定されないが、回路チップ上の小さな部分に及ぶだけであり、回路の動作には悪影響を及ぼさない。この実施態様の利点は、フレックス・エレメントを単一部品で製造できることである。例えば、フレックス回路を打ち抜いて、前述のフレックス回路と同様の所望の形状を作成することができる。回路の可撓性およびプルオーバー技法によって重なり合った状態を形成し、デバイス６０６および６０８間を容易に通信可能に結合することができる。

しかしながら、重なり合った状態を形成するために、プルオーバー技法を利用しなければならないという訳ではない。例えば、基板にフレックス回路を露出し（例えば、フレックス・ボンド・エリアの左半分を持ち上げる）、その露出エリアに第２の能動デバイスを配すると、同様の重複エリアが形成され、同じく低インダクタンスとなる。あるいは、図１２に示すように、フレックス回路１２００のブリッジ１２０２を、切り込み溝１２０４を超えてフレックス回路の右側に達するように形成する。このようにすることにより、プルオーバーすなわち引き上げを行う必要なく、したがって、リップルの形成を回避する必要なく、フレックス・ブリッジを、フレックス回路の右側に配されたデバイスの接合エリアと位置合わせすることができる。尚、本発明の技術思想及びその技術的範囲から逸脱することなく、前述のような重複条件を形成するためには、種々の他の技法も利用できることが考えられる。

上述の例で引用したデバイス６０６および６０８は、電子回路を生産するために用いられる種々のタイプの電子デバイス／コンポーネントを含んでもよいことを想定している。このようなデバイスには、フリップ・チップ、トランジスタ、およびその他の半導体デバイス等を含むことができるが、これらに限定されるのではない。更に、フレックス回路例６０４および１２００の描画は、例示の目的で簡略化されていることは、言うまでもない。フレックス回路は、本発明の技術思想及び範囲から逸脱することなく、図示されている１つ以上の信号／導体トレース６１０に加えて、他の回路コンポーネントも含むことができる。

また、熱圧縮接合によって、特に高速回路のために、フレックス・ブリッジとデバイスの接合エリアとを導通可能に固定できることも評価されてもよいと考えている。本開示にしたがって生産される電子回路の他の利点は、回路のレイアウトが、低インダクタンスと両立する低い熱抵抗（例えば、ワット当たり０．５℃〜１℃の範囲（Ｔｊ））を維持することである。例えば、フレックス回路は、ヒート・パイプとして機能するために、１つ以上のビア（例えば、銅製のビア）をデバイス６０６および／または６０８の下に設けることができる。このような構成は、熱消散が向上し、種々の動作条件／環境において好適である。

以上で開示した方法におけるステップの具体的な順序または階層は、例示的な手法の例であることは言うまでもない。設計の優先順位に基づいて、本発明の範囲内に納まりつつも、方法における具体的な順序または階層を並び替えることができることは言うまでもない。添付する方法の請求項は、種々のステップのエレメントを見本の順序で提示するが、提示する具体的な順序や階層に限定されることを意図するのではない。

本発明およびそれに付帯する利点の多くが以上の説明によって理解されると確信する。また、本発明の技術的範囲および技術思想から逸脱することなく、またはその重要な利点の全てを犠牲にすることなく、コンポーネントの形態、構造、および配置に種々の変更を行ってもよいことが認められるであろうことも確信する。これまでに本明細書において記載した形態は、その説明に役立つ実施形態に過ぎず、以下の請求項はそのような変更を含むことを意図している。

Claims (20)

1. 電子回路であって、
   接地面と、
   可撓性ブリッジを画成するフレックス回路であって、前記接地面に面する第１表面と、前記第１表面の反対側にある第２表面とを有するフレックス回路と、
   前記フレックス回路の前記第２表面に通信可能に結合されている第１電子デバイスと、
   前記フレックス回路の前記第２表面に通信可能に結合されている第２電子デバイスと、
   前記フレックス回路の前記第２表面上に画成されかつ前記可撓性ブリッジに沿って延びる少なくとも１つの導電トレースであって、該少なくとも１つの導電トレースの一方の端部が、前記第１電子デバイスからの流出電流を受けるように構成されており、前記少なくとも１つの導電トレースの他方の端部が、垂直相互接続アクセス（ビア）を介して、前記第２電子デバイスに通信可能に結合されている、導電トレースと、
   を備えていることを特徴とする電子回路。
2. 請求項１記載の電子回路において、前記フレックス回路の第１および第２表面間の距離が円形ワイヤの直径の２倍未満であることを特徴とする電子回路。
3. 請求項1記載の電子回路において、前記フレックス回路の第１および第２表面間の距離が前記少なくとも１つの導電トレースの幅以下であることを特徴とする電子回路。
4. 請求項１記載の電子回路において、前記フレックス回路の第１および第２表面間の距離が約１ミル以下であることを特徴とする電子回路。
5. 請求項１記載の電子回路において、前記フレックス回路の第１表面が導体の連続層を含むことを特徴とする電子回路。
6. 請求項１記載の電子回路において、前記第１および第２デバイスが各々チップまたはトランジスタの内少なくとも１つを含むことを特徴とする電子回路。
7. 請求項１記載の電子回路において、該電子回路は更に、
   前記フレックス回路内に画成され、ヒート・パイプとして機能する複数の銅製ビア
   を備えていることを特徴とする電子回路。
8. 電子回路におけるインダクタンスを低減する方法であって、
   フレックス回路の表面に第１電子デバイスを接続するステップと、
   前記フレックス回路の前記表面に第２電子デバイスを接続するステップと、
   前記第１電子デバイスから前記第２電子デバイスに流出電流を流すようための少なくとも１つの導電トレースを前記フレックス回路の前記表面上に設けるステップであって、前記少なくとも１つの導電トレースの一方の端部を、前記第１電子デバイスからの前記流出電流を受けるように構成し、前記少なくとも１つの導電トレースの他方の端部を、垂直相互接続アクセス（ビア）を介して前記第２電子デバイスに通信可能に結合する、ステップと、
   前記フレックス回路の反対側の表面に導体の連続層を設け、前記少なくとも１つの導電トレースに、前記フレックス回路の反対側の表面上を流れるリターン電流と同じ経路を辿らせるステップと
   からなることを特徴とする方法。
9. 請求項８記載の方法において、前記フレックス回路の両表面間の距離が円形ワイヤの直径の２倍未満であることを特徴とする方法。
10. 請求項８記載の方法において、前記フレックス回路の両表面間の距離が前記少なくとも１つの導電トレースの幅以下であることを特徴とする方法。
11. 請求項８記載の方法において、前記フレックス回路の両表面間の距離が約１ミル以下であることを特徴とする方法。
12. 請求項８記載の方法において、前記第１および第２電子デバイスが各々チップまたはトランジスタの内少なくとも１つを含むことを特徴とする方法。
13. 請求項８記載の方法において、該方法は更に、
    前記フレックス回路内に画成され、ヒート・パイプとして機能する複数の銅製ビアを設けるステップ
    を含んでいることを特徴とする方法。
14. 電子回路の製造方法であって、
    フレックス回路の少なくとも一部を接地面に固定するステップであって、前記フレックス回路が、前記接地面に面する第１表面と該第１表面とは反対側の第２表面とを有し、前記フレックス回路が、該フレックス回路の前記第２表面上に画成され可撓性ブリッジに沿って延びる少なくとも１つの導電トレースを含む、ステップと、
    前記接地面に固定された前記フレックス回路の一部内において、第１電子デバイスを前記フレックス回路の前記第２表面に通信可能に結合するステップと、
    前記フレックス・ブリッジを前記第１電子デバイスに向けて引っ張り、前記少なくとも１つの導電トレースの一方の端部を前記第１電子デバイスに、垂直相互接続アクセス（ビア）を通じて通信可能に結合するステップと、
    前記フレックス回路の残りの部分を前記接地面に固定するステップと、
    第２電子デバイスを前記フレックス回路の前記第２表面に通信可能に結合するステップであって、前記少なくとも１つの導電トレースの他方の端部を、前記第１電子デバイスからの流出電流を受けるように構成する、ステップと
    からなることを特徴とする方法。
15. 請求項１４記載の方法において、前記フレックス回路の前記第１および第２表面間の距離が円形ワイヤの直径の２倍未満であることを特徴とする方法。
16. 請求項１４記載の方法において、前記フレックス回路の前記第１および第２表面間の距離が前記少なくとも１つの導電トレースの幅以下であることを特徴とする方法。
17. 請求項１４記載の方法において、前記フレックス回路の第１および第２表面間の距離が約１ミル以下であることを特徴とする方法。
18. 請求項１４記載の方法において、前記フレックス回路の第１表面が導体の連続層を含むことを特徴とする方法。
19. 請求項１４記載の方法において、前記第１および第２電子デバイスが各々チップまたはトランジスタの内少なくとも１つを含むことを特徴とする方法。
20. 請求項１４記載の方法において、該方法は更に、
    前記フレックス回路内に画成され、ヒート・パイプとして機能する複数の銅製ビアを設けるステップ
    を含んでいることを特徴とする方法。

Images