TW201423935A - 柱狀凸塊具有十字端面之半導體裝置 - Google Patents

柱狀凸塊具有十字端面之半導體裝置 Download PDF

Info

Publication number
TW201423935A
TW201423935A TW101146170A TW101146170A TW201423935A TW 201423935 A TW201423935 A TW 201423935A TW 101146170 A TW101146170 A TW 101146170A TW 101146170 A TW101146170 A TW 101146170A TW 201423935 A TW201423935 A TW 201423935A
Authority
TW
Taiwan
Prior art keywords
cross
semiconductor device
solder
bump
face
Prior art date
Application number
TW101146170A
Other languages
English (en)
Inventor
Shou-Chian Hsu
Hiroyuki Fujishima
Original Assignee
Powertech Technology Inc
Mocrotech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc, Mocrotech Technology Inc filed Critical Powertech Technology Inc
Priority to TW101146170A priority Critical patent/TW201423935A/zh
Publication of TW201423935A publication Critical patent/TW201423935A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts

Abstract

揭示一種柱狀凸塊具有十字端面之半導體裝置，包含一設置於元件主體上之柱狀凸塊與銲料。柱狀凸塊具有十字端面以及複數個容料槽道，容料槽道凹入於柱狀凸塊之柱側角隅並連通至十字端面之內凹V角。銲料形成於容料槽道內。故柱狀凸塊具有自我補償銲料量之功效，可解決習知柱狀凸塊的斷裂、銲料塌散與銲料橋接之問題。

Description

柱狀凸塊具有十字端面之半導體裝置
本發明係有關於半導體裝置之突出接點製作，特別係有關於一種柱狀凸塊具有十字端面之半導體裝置。
覆晶晶片、矽穿孔(TSV)與晶圓級晶片尺寸封裝構造(WLCSP)等半導體裝置皆是以凸塊作為對外接點，而凸塊也由早期的銲球演進成柱狀凸塊，例如銅柱凸塊(Copper pillar bump,CPB)，以符合微間距微接點(micro pitch micro contact)之要求。而柱狀凸塊的接合普遍是使用在柱端面的銲料進行接點焊接，然而依照目前的柱狀凸塊的形狀對於銲料的體積用量要求相當嚴苛，當銲料量過多時，銲料容易被擠出柱狀凸塊之端面，這將造成銲料塌散(solder collapse)與銲料橋接(solder bridging)之問題，在圓柱狀凸塊之使用場合更為明顯；當銲料量過少時，銲料量不足以吸收柱狀凸塊的應力，容易造成柱狀凸塊的斷裂，在多(四)角柱狀凸塊之使用場合更為明顯。特別的是，依目前的凸塊製程能力，當柱狀凸塊之間距(即柱狀凸塊中心點至鄰近柱狀凸塊之中心點之水平距離)小於50微米時，對於銲料使用量已經沒有適當的製程容許範圍可以滿足可達大量生產之良品需求，換言之，以調整銲料使用量的方式同時改善銲料塌散、銲料橋接與凸塊斷裂等問題已為幾乎不可能的手段，在此一狀況下，半導體裝置之產品可靠度將明顯的下降。
第1圖為一種習知具有柱狀凸塊之半導體裝置之局部立體示意圖。一半導體裝置300在具有表面保護層313上設置有至少一柱狀凸塊320，柱狀凸塊320之一種習知形狀係為圓柱狀，其底部接合至一凸塊下金屬墊340，柱狀凸塊320之端面321係形成有銲料330。利用該銲料330接合該柱狀凸塊320之端面321至一外部基板。當該銲料330之量不足時，接合應力極容易作用於該柱狀凸塊320而造成凸塊斷裂，該銲料330之量過多時，該銲料330極容易不受控制地塌散到該柱狀凸塊320之圓柱壁324之隨機區域，當塌散的銲料330橋接至相鄰的柱狀凸塊320將造成柱狀凸塊之電性短路。
為了解決上述之問題，本發明之主要目的係在於提供一種柱狀凸塊具有十字端面之半導體裝置，可以解決習知應力集中於如多(四)角柱形柱狀凸塊之角隅或圓弧邊緣導致柱狀凸塊的斷裂，亦可改善習知如圓柱形柱狀凸塊上之銲料塌散(solder collapse)與銲料橋接(solder bridging)之問題。
本發明之次一目的係在於提供一種柱狀凸塊具有十字端面之半導體裝置，達到柱狀凸塊在接合後於其端面處具有自我補償銲料量(self-compensation of solder volume)之功效。
本發明之再一目的係在於提供一種柱狀凸塊具有十字端面之半導體裝置，使得柱狀凸塊具有多角柱狀凸塊 之外形並且四個外凸角隅由柱狀凸塊的堅硬材質取代為可承受應力之銲料，以改善習知柱狀凸塊的角隅應力集中對外部凸塊接墊與元件主體的傷害。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種柱狀凸塊具有十字端面之半導體裝置，包含一元件主體、至少一柱狀凸塊以及一銲料。該元件主體之接合面係設有至少一銲墊。該柱狀凸塊係設置於該銲墊上，該柱狀凸塊係具有一十字端面以及複數個容料槽道，該些容料槽道係凹入於該柱狀凸塊之柱側角隅並連通至該十字端面之對應內凹V角。該銲料係形成於該些容料槽道內。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之半導體裝置中，該元件主體之該接合面係可形成有一顯露該銲墊之表面保護層，一凸塊下金屬墊係可形成於該表面保護層上並連接至該銲墊，以供該柱狀凸塊之接合並重新定義該柱狀凸塊之形狀。
在前述之半導體裝置中，該凸塊下金屬墊係可為十字形墊片，使得該銲料不沾黏於該凸塊下金屬墊，在接合該柱狀凸塊時更多的銲料量可自我補償到該十字端面。
在前述之半導體裝置中，該些容料槽道係可為垂直向連通至該表面保護層，以使該些容料槽道可容納更多的銲料。
在前述之半導體裝置中，該銲料係可更形成於該十字 端面上，可利用在迴焊該柱狀凸塊時或是在電鍍形成該銲料時使該銲料形成於該十字端面上，以增加銲料接合面積。
在前述之半導體裝置中，上述形成於該些容料槽道內之銲料體積係可佔該柱狀凸塊之體積之百分之五十以上，以明顯降低該銲料之塌散風險並增加自我補償銲料量。
在前述之半導體裝置中，該柱狀凸塊係可具有複數個外柱壁，其係位於該些容料槽道之間，並且該些外柱壁之兩側與相鄰容料槽道之間係形成為不大於90度的無倒角稜線，以防止該銲料塌散在該外柱壁。
在前述之半導體裝置中，該些外柱壁之其中一個係可朝向相鄰之柱狀凸塊，故該柱狀凸塊至相鄰柱狀凸塊之間隙將可由相對向之外柱壁界定，以達到柱狀凸塊之微間距排列。
在前述之半導體裝置中，該十字端面之長度係可不大於40微米。
在前述之半導體裝置中，該元件主體係可選自於一半導體晶片、一晶片尺寸封裝構造與一半導體封裝構造之其中之一。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案 有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種柱狀凸塊具有十字端面之半導體裝置舉例說明於第2圖之局部立體示意圖、第3圖之柱狀凸塊之上視示意圖、第4圖為在第3圖4-4剖線之截面示意圖、第5圖為在第3圖5-5剖線之截面示意圖、以及第6圖在回焊後欲進行表面接合時之局部立體示意圖。該半導體裝置100係包含一元件主體110、至少一柱狀凸塊120以及一銲料130。
該元件主體110係可選自於一半導體晶片、一晶片尺寸封裝構造與一半導體封裝構造之其中之一。例如，於半導體晶片之使用場合中更具體可為一覆晶晶片或是具有矽穿孔(TSV)之晶片；於晶片尺寸封裝構造之使用場合中更具體可為一具有矽穿孔(TSV)之晶片堆疊體、或是一晶圓級晶片尺寸封裝構造；於半導體封裝構造之使用場合中更具體可為一具有重配置線路層之晶圓級扇出封裝構造、或是封裝堆疊組合(POP)之其中一封裝構造。
該元件主體110之接合面111係設有至少一銲墊112。該銲墊112係具體可為一晶片之原始銲墊，亦可為重配置線路層中之重配置接墊。該接合面111係可為一主動表面，已形成積體電路、光感測元件或是例如微型 麥克風等微機電元件等主動元件(圖中未繪出)，並以該銲墊112作為對外連接端子。此外，該元件主體110內亦可設置有垂直向電性導通之矽穿孔(TSV，圖中未繪出)，使得形成有該銲墊112之接合面111不受限定地可為主動表面或是相對之晶片背面。
在本實施例中，該元件主體110之該接合面111係可形成有一顯露該銲墊112之表面保護層113，例如BCB、PMGI、PI、或SiN等絕緣材料，一凸塊下金屬墊140係可形成於該表面保護層113上並連接至該銲墊112，以供柱狀凸塊120之接合並重新定義該柱狀凸塊120之形狀。通常該凸塊下金屬墊140係為多層金屬結構，包含接合層、阻障層與濕潤層。在本較佳實施例中，該凸塊下金屬墊140係可為十字形墊片，以形狀對應該柱狀凸塊120之端面，使得該銲料130不沾黏於該凸塊下金屬墊140，在接合該柱狀凸塊120時更多的銲料量可自我補償到該十字端面121。
該柱狀凸塊120係設置於該銲墊112上，該柱狀凸塊120之材質較佳為銅或銅合金，亦可為金(Au)、鋁(Al)或高溫錫鉛等。該柱狀凸塊120係具有一十字端面121以及複數個容料槽道122。該銲料130係形成於該些容料槽道122內，該銲料130之材質係可為錫銀(Sn-Ag)。其中該十字端面121之筆畫寬度(即『一』之寬度)係可介於該十字端面121之筆畫長度(即『一』之長度)之20%~60%，本實施例中約為33%，即左側橫段、中央連 接段與右側橫段之三等分，以使該柱狀凸塊120具有足夠的結構強度與最理想缺口尺寸的內凹V角123。該些容料槽道122係凹入於該柱狀凸塊120之柱側角隅並連通至該十字端面121之對應內凹V角123。其中，該柱狀凸塊120之柱側角隅係為四角柱體的側角隅，而非柱側面的中央，由兩者柱狀凸塊之端面觀之則為「十」字與「H」形的差異，也因此一結構的不同，該些容料槽道122之開口係不會正向對準於鄰近柱狀凸塊120之中心軸，即不位於複數個柱狀凸塊之端面中心點之排列線上。在一具體結構中，該些容料槽道122係可為垂直向連通至該表面保護層113，以使該些容料槽道122可容納更多的銲料130。故該柱狀凸塊120係具有上述特定形狀與結構，以收納該銲料130在原本多(四)角柱之柱側角隅處。
此外，較佳地，該柱狀凸塊120係可具有複數個外柱壁124，其係位於該些容料槽道122之間，並且該些外柱壁124之兩側與相鄰容料槽道122之間係形成為不大於90度的無倒角稜線125，以防止該銲料130塌散在該外柱壁124。尤佳地，該些外柱壁124之其中一個係可朝向相鄰之柱狀凸塊120，故該柱狀凸塊120至相鄰柱狀凸塊120之間隙將可由相對向鄰靠之外柱壁124界定之，以符合柱狀凸塊之微間距排列(不大於50微米)與無銲料橋接之要求。故該十字端面121之長度係可達到不大於40微米，該半導體裝置100係可應用於微間距微接 點之半導體產品且具有良好的可靠度。
如第6圖所示，該銲料130係可更形成於該十字端面121上，可利用在迴焊時或是在電鍍形成該銲料130時使該銲料130形成於該十字端面121上，以增加對下方凸塊接墊40之銲料接合面積，由於該凸塊下金屬墊140之形狀係對應於該十字端面121，當迴焊時該銲料130時，較大的銲料量可往該十字端面121移動，而形成類似臼齒的堅固結構。依九宮格結構，參照第3圖，該些容料槽道122的最大銲料容納空間佔約九宮格中之四格，即為44.44%，該柱狀凸塊120之體積佔約九宮格中之五格，即為55.55%，故上述形成於該些容料槽道122內之最大銲料體積可到達該柱狀凸塊120之體積之百分之八十並且該銲料130不會突出地覆蓋到該些外柱壁124。因此，較佳地，上述形成於該些容料槽道122內之銲料130體積係可佔該柱狀凸塊120之體積之百分之五十以上，以明顯降低該銲料130之塌散風險並增加自我補償銲料量。
因此，本發明之第一具體實施例所提供之一種柱狀凸塊具有十字端面之半導體裝置100係可以解決習知應力集中於如多(四)角柱形柱狀凸塊之角隅或圓弧邊緣導致柱狀凸塊的斷裂，亦可改善習知如圓柱形柱狀凸塊上之銲料塌散(solder collapse)與銲料橋接(solder bridging)之問題。再者，該柱狀凸塊120在接合後於其端面處具有自我補償銲料量(self-compensation of solder volume) 之功效。尤其是，這將使得該柱狀凸塊120具有多角柱狀凸塊之外形並且四個外凸角隅由原本多角柱狀凸塊的堅硬材質取代為可承受應力之銲料130，以改善習知柱狀凸塊的角隅應力集中對外部凸塊接墊與元件主體的傷害。
第7A至7C圖係繪示第一具體實施例之半導體裝置100在形成其柱狀凸塊120之過程中之截面示意圖。首先，如第7A圖所示，提供該元件主體110，其接合面111係設有至少一銲墊112，並可利用濺鍍(sputtering)或是已知的物理沉積技術形成一凸塊下金屬層141，其係覆蓋該元件主體110之表面保護層113。一第一光阻層10係形成於該凸塊下金屬層141上，該第一光阻層10係可為一感光乾膜或是液態光阻劑，並曝光顯影以使該第一光阻層10具有至少一在該銲墊112上之十形開孔11，其形狀對應於該柱狀凸塊120，經由該凸塊下金屬層141之電性導通以電鍍形成該柱狀凸塊120於該十形開孔11內，該柱狀凸塊120係具有由該十形開孔11界定之該十字端面121與該些容料槽道122。之後，移除該第一光阻層10之後，如第7B圖所示，一第二光阻層20係形成於該凸塊下金屬層141上並覆蓋該柱狀凸塊120及其十字端面121，該第二光阻層20係可為一液態光阻劑，並曝光顯影以使該第二光阻層20具有複數個方形開孔21，其形狀對應於該些容料槽道122，而該第二光阻層20在曝光顯影之後可仍覆蓋該十字端面121。較佳地可 進行一電漿蝕刻或反應性離子蝕刻(Reactive Ion Etching,RIE)，移除該凸塊下金屬層141顯露在該些方形開孔21內孔底之部位而形成對應該些容料槽道122之開口142。之後，如第7C圖所示，經由該凸塊下金屬層141與該柱狀凸塊120之電性導通以電鍍形成該銲料130於該些方形開孔21內。最後，移除該第二光阻層20，並電漿蝕刻該凸塊下金屬層141之外露部位，可形成該凸塊下金屬墊140，即製得如第2至6圖所示之半導體裝置100。
依據本發明之第二具體實施例，另一種柱狀凸塊具有十字端面之半導體裝置100舉例說明於第8圖之局部立體示意圖。其中，第二具體實施例中與第一具體實施例相同元件名稱與功能者將沿用相同之圖號，並不再贅述其相同之細部結構。該半導體裝置100係包含一元件主體110、至少一柱狀凸塊120以及一銲料130。該元件主體110之接合面111係設有至少一銲墊112。該柱狀凸塊120係設置於該銲墊112上，該柱狀凸塊120係具有一十字端面121以及複數個容料槽道122，該些容料槽道122係凹入於該柱狀凸塊120之柱側角隅並連通至該十字端面121之對應內凹V角123。該銲料130係形成於該些容料槽道122內。
在本實施例中，該元件主體110之該接合面111係可形成有一顯露該銲墊112之表面保護層113，一凸塊下金屬墊140係可形成於該表面保護層113上並連接至該 銲墊112，以供該柱狀凸塊120之接合。在本較佳實施例中，該凸塊下金屬墊140係可為方形墊片。該銲料130係可更覆蓋於該十字端面121並且該銲料130應不覆蓋該柱狀凸塊120朝向鄰近柱狀凸塊120之外柱壁124。
因此，本發明之第二具體實施例所提供之一種柱狀凸塊具有十字端面之半導體裝置200係可以解決習知應力集中於如多(四)角柱形柱狀凸塊之角隅或圓弧邊緣導致柱狀凸塊的斷裂，亦可改善習知如圓柱形柱狀凸塊上之銲料塌散(solder collapse)與銲料橋接(solder bridging)之問題。再者，該柱狀凸塊120在接合後於其端面處具有自我補償銲料量(self-compensation of solder volume)之功效。尤其是，這將使得該柱狀凸塊120具有多角柱狀凸塊之外形並且四個外凸角隅由多角柱狀凸塊本身的堅硬材質取代為可承受應力之銲料130，以改善習知柱狀凸塊的角隅應力集中對外部凸塊接墊與元件主體的傷害。
第9A至9C圖係繪示第二具體實施例之半導體裝置200在形成其柱狀凸塊120之過程中之截面示意圖。首先，如第9A圖所示，一凸塊下金屬層141係覆蓋該元件主體110之表面保護層113並連接至該元件主體110之該銲墊112。一光阻層30係形成於該凸塊下金屬層141上，該光阻層30係可為一正光阻型感光乾膜或是正光阻型液態光阻劑，並第一次曝光顯影以使該光阻層30具有至少一在該銲墊112上之十形開孔31，經由該凸塊下金 屬層141之電性導通以電鍍形成該柱狀凸塊120於該十形開孔31內。之後，如第9B圖所示，進行第二次曝光顯影以使該光阻層30之十形開孔31擴大為一方形開孔32，但該柱狀凸塊120之四邊外柱面仍被該光阻層30覆蓋。之後，如第9C圖所示，經由該凸塊下金屬層141之電性導通以電鍍形成該銲料130於該方形開孔32內。最後，移除該光阻層30，並電漿蝕刻該凸塊下金屬層141之外露部位，可形成該凸塊下金屬墊140，即製得如第8圖所示之半導體裝置200。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
10‧‧‧第一光阻層
11‧‧‧十字開孔
20‧‧‧第二光阻層
21‧‧‧方形開孔
30‧‧‧光阻層
31‧‧‧十字開孔
32‧‧‧方形開孔
40‧‧‧凸塊接墊
100‧‧‧半導體裝置
110‧‧‧元件主體
111‧‧‧接合面
112‧‧‧銲墊
113‧‧‧表面保護層
120‧‧‧柱狀凸塊
121‧‧‧十字端面
122‧‧‧容料槽道
123‧‧‧內凹V角
124‧‧‧外柱壁
125‧‧‧無倒角稜線
130‧‧‧銲料
140‧‧‧凸塊下金屬墊
141‧‧‧凸塊下金屬層
142‧‧‧開口
200‧‧‧半導體裝置
300‧‧‧半導體裝置
310‧‧‧元件主體
313‧‧‧表面保護層
320‧‧‧柱狀凸塊
321‧‧‧端面
324‧‧‧圓柱壁
330‧‧‧銲料
340‧‧‧凸塊下金屬墊
第1圖：一種習知具有柱狀凸塊之半導體裝置之局部立體示意圖。
第2圖：依據本發明之第一具體實施例，一種柱狀凸塊具有十字端面之半導體裝置之局部立體示意圖。
第3圖：依據本發明之第一具體實施例，繪示該半導體裝置之柱狀凸塊之上視示意圖。
第4圖：依據本發明之第一具體實施例，繪示該半導體 裝置在第3圖4-4剖線之截面示意圖。
第5圖：依據本發明之第一具體實施例，繪示該半導體裝置在第3圖5-5剖線之截面示意圖。
第6圖：依據本發明之第一具體實施例，該半導體裝置在回焊後欲進行表面接合時之局部立體示意圖。
第7A至7C圖：依據本發明之第一具體實施例，繪示該半導體裝置在形成其柱狀凸塊之過程中之截面示意圖。
第8圖：依據本發明之第二具體實施例，另一種柱狀凸塊具有十字端面之半導體裝置之局部立體示意圖。
第9A至9C圖：依據本發明之第二具體實施例，繪示該半導體裝置在形成其柱狀凸塊之過程中之截面示意圖。
100‧‧‧半導體裝置
110‧‧‧元件主體
111‧‧‧接合面
113‧‧‧表面保護層
120‧‧‧柱狀凸塊
121‧‧‧十字端面
122‧‧‧容料槽道
123‧‧‧內凹V角
124‧‧‧外柱壁
125‧‧‧無倒角稜線
130‧‧‧銲料
140‧‧‧凸塊下金屬墊

Claims (10)

  1. 一種柱狀凸塊具有十字端面之半導體裝置，包含：一元件主體，其接合面係設有至少一銲墊；至少一柱狀凸塊，係設置於該銲墊上，該柱狀凸塊係具有一十字端面以及複數個容料槽道，該些容料槽道係凹入於該柱狀凸塊之柱側角隅並連通至該十字端面之對應內凹V角；以及一銲料，係形成於該些容料槽道內。
  2. 依據申請專利範圍第1項之柱狀凸塊具有十字端面之半導體裝置，其中該元件主體之該接合面係形成有一顯露該銲墊之表面保護層，一凸塊下金屬墊係形成於該表面保護層上並連接至該銲墊。
  3. 依據申請專利範圍第2項之柱狀凸塊具有十字端面之半導體裝置，其中該凸塊下金屬墊係為十字形墊片。
  4. 依據申請專利範圍第2項之柱狀凸塊具有十字端面之半導體裝置，其中該些容料槽道係為垂直向連通至該表面保護層。
  5. 依據申請專利範圍第1項之柱狀凸塊具有十字端面之半導體裝置，其中該銲料係更形成於該十字端面上。
  6. 依據申請專利範圍第5項之柱狀凸塊具有十字端面之半導體裝置，其中上述形成於該些容料槽道內之銲料體積係佔該柱狀凸塊之體積之百分之五十以 上。
  7. 依據申請專利範圍第1項之柱狀凸塊具有十字端面之半導體裝置，其中該柱狀凸塊係具有複數個外柱壁，其係位於該些容料槽道之間，並且該些外柱壁之兩側與相鄰容料槽道之間係形成為不大於90度的無倒角稜線。
  8. 依據申請專利範圍第7項之柱狀凸塊具有十字端面之半導體裝置，其中該些外柱壁之其中一個係朝向相鄰之柱狀凸塊。
  9. 依據申請專利範圍第1項之柱狀凸塊具有十字端面之半導體裝置，其中該十字端面之長度係不大於40微米。
  10. 依據申請專利範圍第1項之柱狀凸塊具有十字端面之半導體裝置，其中該元件主體係選自於一半導體晶片、一晶片尺寸封裝構造與一半導體封裝構造之其中之一。
TW101146170A 2012-12-07 2012-12-07 柱狀凸塊具有十字端面之半導體裝置 TW201423935A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101146170A TW201423935A (zh) 2012-12-07 2012-12-07 柱狀凸塊具有十字端面之半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101146170A TW201423935A (zh) 2012-12-07 2012-12-07 柱狀凸塊具有十字端面之半導體裝置

Publications (1)

Publication Number Publication Date
TW201423935A true TW201423935A (zh) 2014-06-16

Family

ID=51394147

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146170A TW201423935A (zh) 2012-12-07 2012-12-07 柱狀凸塊具有十字端面之半導體裝置

Country Status (1)

Country Link
TW (1) TW201423935A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642617B (zh) * 2015-09-01 2018-12-01 阿自倍爾股份有限公司 微機械裝置及其製造方法
TWI708333B (zh) * 2018-06-21 2020-10-21 矽創電子股份有限公司 凸塊結構

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642617B (zh) * 2015-09-01 2018-12-01 阿自倍爾股份有限公司 微機械裝置及其製造方法
TWI708333B (zh) * 2018-06-21 2020-10-21 矽創電子股份有限公司 凸塊結構

Similar Documents

Publication Publication Date Title
US8884448B2 (en) Flip chip interconnection with double post
US8120176B2 (en) Semiconductor device having a conductive bump
US10872870B2 (en) Fabrication method of semiconductor structure
US9607963B2 (en) Semiconductor device and fabrication method thereof
TWI541966B (zh) 封裝堆疊結構及其製法
TWI579999B (zh) Semiconductor device and semiconductor package
US9064757B2 (en) Enhanced flip chip structure using copper column interconnect
KR102462504B1 (ko) 범프를 갖는 반도체 소자 및 그 형성 방법
TWI736802B (zh) 電子封裝件
TW201423935A (zh) 柱狀凸塊具有十字端面之半導體裝置
KR20190011070A (ko) 반도체 장치
US20150048499A1 (en) Fine-pitch pillar bump layout structure on chip
CN108962855B (zh) 半导体结构、半导体元件及其形成方法
CN202917477U (zh) 半导体器件
TWI559477B (zh) 縮短支撐柱之金屬柱銲接晶片連接結構
TWI453881B (zh) 封裝結構及其製法
TWI498984B (zh) 柱狀凸塊在晶片上之微間距排列結構
JP5778557B2 (ja) 半導体装置の製造方法、半導体装置、及び半導体素子
TWI689058B (zh) 混合型半導體封裝結構及其製法
CN215342569U (zh) 凸块封装结构
TW201306203A (zh) 避免銲料橋接金屬柱之半導體封裝構造
TW201515125A (zh) 消弭銲料共平面差異之不等高柱狀凸塊結構
TWI488274B (zh) 中空柱狀凸塊製程
TWI375298B (en) Manufacturing process and device of tsv's
TW201034141A (en) Fine pitch bump structure and its manufacturing process