CN202917477U - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN202917477U
CN202917477U CN 201220587014 CN201220587014U CN202917477U CN 202917477 U CN202917477 U CN 202917477U CN 201220587014 CN201220587014 CN 201220587014 CN 201220587014 U CN201220587014 U CN 201220587014U CN 202917477 U CN202917477 U CN 202917477U
Authority
CN
China
Prior art keywords
section
columnar electrode
semiconductor device
lug boss
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201220587014
Other languages
English (en)
Inventor
林仲珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN 201220587014 priority Critical patent/CN202917477U/zh
Application granted granted Critical
Publication of CN202917477U publication Critical patent/CN202917477U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体器件,包括:半导体基底,所述半导体基底具有若干焊盘;位于所述焊盘上的柱状电极,所述柱状电极包括本体和位于所述本体四周侧壁的若干凸起部;位于所述柱状电极上的焊球,所述焊球包括位于柱状电极顶部的金属凸头和覆盖所述凸起部表面的裙带部。由于凸起部的存在,使得柱状电极的侧壁表面积增大,焊球与柱状电极的接触面积大大增加,提高了焊球与柱状电极之间的结合力。

Description

半导体器件
技术领域
本实用新型涉及半导体封装领域,特别涉及一种提高焊球与柱状电极结合力的半导体器件。
背景技术
芯片级封装(Chip Scale Package,CSP)作为最新一代的芯片封装技术,CSP封装的产品具有其具有体积小、电性能好和热性能好等优点。圆片级CSP(WCSP)作为芯片级封装的一种,是先在圆片上进行封装,并以圆片的形式进行测试,老化筛选,其后再将圆片分割成单一的CSP电路。
公开号为CN1630029A的中国专利中公开了一种圆片级CSP结构的半导体器件,请参考图1,包括:半导体基底11,所述半导体基底11上具有焊盘12;位于所述半导体基底11表面的钝化层14,所述钝化层14具有暴露焊盘12表面的开口;位于部分钝化层14表面以及开口内的再布线层16,再布线层16与焊盘12相连接;位于所述开口外的再布线层16表面的柱状电极17;覆盖所述再布线层16和部分钝化层14表面的绝缘层20,绝缘层20的表面与柱状电极17的表面平齐;位于柱状电极17表面的焊球21。
现有的半导体器件中的焊球容易从柱状电极的表面脱落。
实用新型内容
本实用新型解决的问题是提供一种半导体器件,提高焊球和柱状电极之间的结合力。
为解决上述问题,本实用新型技术方案提供了一种半导体器件,包括:
半导体基底,所述半导体基底具有若干焊盘;
位于所述焊盘上的柱状电极,所述柱状电极包括本体和位于所述本体四周侧壁的若干凸起部;
位于所述柱状电极上的焊球,所述焊球包括位于柱状电极顶部的金属凸头和覆盖所述凸起部表面的裙带部。
可选的,所述本体的横截面图形为圆或多边形。
可选的,所述凸起部的横截面图形为三角形、四边形、半圆或不规则图形。
可选的,当本体的横截面图形为圆时,凸起部与本体接触的一面的横截面图形为圆弧。
可选的,所述多边形为正多边形,所述三角形为等腰三角形,所述四边形为矩形、正方形或等腰梯形。
可选的,相邻凸起部之间接触或者不接触。
可选的,所述凸起部在以本体的中心为圆心的圆上等角度分布。
可选的,相邻凸起部之间不接触时,所述裙带部还覆盖凸起部之间暴露的本体的侧壁表面。
可选的,所述本体的横截面图形为多边形时,凸起部与本体相接触的边的长度大于本体对应的边的长度。
可选的,所述裙带部覆盖所述凸起部的上部分或全部表面。
可选的,所述柱状电极的尺寸小于焊盘的尺寸,裙带部的下部分与焊盘接触,裙带部的下部分宽度大于上部分的宽度。
可选的,所述焊球和柱状电极之间还具有金属阻挡层。
可选的,所述半导体基底上还具有再布线层,再布线层作为焊盘的一部分,所述柱状电极位于再布线层表面
与现有技术相比,本实用新型技术方案具有以下优点:
焊盘上的柱状电极包括本体和位于所述本体四周侧壁的若干凸起部,使得柱状电极的表面积大大的增加,柱状电极上的焊球包括位于柱状电极顶部的金属凸头和覆盖所述凸起部表面的裙带部,由于凸起部的存在,使得柱状电极的侧壁表面积增大,焊球与柱状电极的接触面积大大增加,并且焊球与柱状电极的接触从现有单平面接触变为多平面接触,焊球与柱状电极两者的结合力增强,在焊球收到外力作用时,使得外力的作用力分散到焊球与柱状电极接触的多个平面上,焊球受到的可接受外力(使焊球与柱状电极脱离的力)增强。
进一步,多个凸起部在以本体的中心为圆心的圆上等角度的分布,所述本体的横截面图形为圆或正多边形,所述凸起部的横截面图形为等腰三角形、矩形、正方形、等腰梯形或半圆等,使得各个方向的凸起部中心到本体的中心的距离相等,并且凸起部两侧侧壁相互对称,焊球的裙带部覆盖凸起部,使焊球与柱状电极的接触面在各个方向的结合力较均匀。
附图说明
图1为现有技术半导体器件的剖面结构示意图;
图2~图7为本实用新型实施例半导体器件的结构示意图。
具体实施方式
现有的圆片级CSP结构的半导体器件中,由于焊球只与柱状电极上表面接触,两者的接触面积较小,焊球与柱状电极的结合力较差,在受到外力的作用时,焊球容易从柱状电极的表面脱落或在焊球与柱状电极的接触面上产生裂缝,不利于后续封装工艺的进行,使得封装器件容易失效。
为解决上述问题,发明人提出一种半导体器件,焊盘上的柱状电极包括本体和位于所述本体四周侧壁的若干凸起部,使得柱状电极的表面积大大的增加,柱状电极上的焊球位于柱状电极顶部的金属凸头和覆盖所述凸起部表面的裙带部,从而使得焊球与柱状电极的接触面积增大,两者的结合力增强,使得焊球受到的可接受外力(使焊球与柱状电极脱离的力)大大的增强,焊球不易从柱状电极上脱落。
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图对本实用新型的具体实施方式做详细的说明。在详述本实用新型实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本实用新型的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图2,图2为本实用新型实施例半导体器件的剖面结构示意图,包括:半导体基底300,所述半导体基底300上具有焊盘301,所述焊盘301跟半导体基底300上的集成电路(图中未示出)连接;位于所述焊盘301上的柱状电极305,所述柱状电极305包括本体304和位于本体四周侧壁的若干凸起部303;位于所述柱状电极305上的焊球307,所述焊球307包括位于柱状电极顶部的金属凸头307和覆盖所述凸起部303表面的裙带部306。
所述半导体基底300上具有若干集成电路(图中未示出),焊盘301与相应的集成电路连接。所述焊盘301的材料为铝或者铜。
所述柱状电极305的本体304和凸起部303是连接在一起,所述凸起部303的数量至少大于1个。当凸起部303的数量大于1个时,相邻凸起部303直接可以接触也可以不接触,多个凸起部303在以本体304的中心为圆心的圆上等角度的分布,以使焊球308与柱状电极305的接触面在各个方向的结合力较均匀。
所述本体304的横截面图形为圆、多边形或其他形状,凸起部303的横截面图形为三角形、四边形、半圆、不规则图形或其他形状。当所述本体304的横截面图形为多边形时,所述多边形优选为正多边形,比如:等边三角形、正方形、正五边形或正六边形型等,当所述凸起部303的横截面图形为三角形或四边形时,所述三角形优选为等腰三角形,等腰三角形的底边与本体的侧壁接触,所述四边形优选为矩形、正方形或等腰梯形,以使焊球308与柱状电极305的接触面在各个方向的结合力较均匀。后续将对柱状电极305的本体304和凸起部303的形状作具体的描述。
所述柱状电极305的材料为铜,柱状电极305的形成工艺为电镀工艺,进行电镀工艺时,首先在半导体基底300上形成种子层,所述种子层作为电镀时的导电层,然后在所述种子层上形成光刻胶掩膜层,所述光刻胶掩膜层中具有暴露所述种子层表面的凹槽,所述凹槽具有对应本体304第一刻蚀孔和对应凸起部303若干第二刻蚀孔,第二刻蚀孔位于第一刻蚀孔四周,第一刻蚀孔的侧壁与第二刻蚀孔的侧壁部分重合,然后采用电镀工艺在第一刻蚀孔和第二刻蚀孔内填充金属,形成本体304和位于本体四周侧壁的若干凸起部303,本体304和凸起部303构成柱状电极305。由于凸起部303的存在,使得柱状电极305的侧壁表面积增大,焊球308与柱状电极305的接触面积大大增加,并且焊球308与柱状电极305的从现有单平面接触变为多平面接触,焊球308与柱状电极305两者的结合力增强,在焊球308收到外力作用时,使得外力的作用力分散到焊球308与柱状电极305接触的多个平面上,使得焊球受到的可接受外力(使焊球与柱状电极脱离的力)大大的增强。需要说明的是,本实用新型的实施例中,横截面图形均是指沿图2中切割线AB方向获得的剖面结构示意图。
所述焊球308的金属凸头307位于柱状电极305顶部表面,金属凸头307的直径可以大于柱状电极305的直径(或者柱状电极两边之间的垂直距离),裙带部306的上沿与金属凸头307的下沿相连接,所述焊球308的裙带部306覆盖凸起部303的表面,当本体304外侧的相邻凸起部303不接触时,所述裙带部306还覆盖相邻的凸起部303之间暴露的部分柱状电极305的侧壁。所述裙带部306的外侧侧壁的横截面图形为向内凹陷的圆弧形。
本实施例中,柱状电极305的尺寸小于焊盘301的尺寸,所述裙带部306的下部分与焊盘301接触,所述裙带部306的下部分的宽度大于上部分的宽度,形成“L”形的结构,“L”形的裙带部306与焊盘301的底部接触,“L”形的裙带部类似于一个“支架”,且“支架”的脚部宽度较宽,使得“支架”对外力的分散作用更强,使得焊球受到的可接受外力(使焊球与柱状电极脱离的力)进一步的增强。
所述焊球308通过网板印刷工艺和回流工艺形成,即在柱状电极305的顶部表面和侧壁形成一层焊锡膏,然后对所述焊锡膏进行回流工艺,形成焊球。
所述焊球308还可以通过植球工艺和回流工艺形成。
所述焊球308和柱状电极305之间还具有金属阻挡层(图中未示出),所述金属阻挡层用于防止柱状电极与焊球直接接触在接触面上形成脆性的金属间化合物(如:铜锡化合物),脆性的金属间化合物会影响焊点的稳定性,并可能使焊球与柱状电极直接的结合力变弱。所述金属阻挡层的材料为镍、镍锡或镍金。
所述半导体基底300上还具有绝缘层302,所述绝缘层具有密封和绝缘的作用,绝缘层302的开口的侧壁与裙带部306的侧壁相接触,所述绝缘层302可以为一层或多层的堆叠结构。所述绝缘层302为聚苯并恶唑(polybenzoxazole,PBO)或聚酰亚胺(polyimide)等有机树脂或其他合适的材料。
在本实用新型的其他实施例中,所述裙带部可以只覆盖凸起部303上部分的表面。
在本实用新型的其他实施例中,所述半导体基底上还具有再布线层,再布线层与焊盘相连接,再布线层作为焊盘的一部分,所述柱状电极位于再布线层表面。
下面将就柱状电极305的本体304和凸起部303的形状和连接关系作具体的描述,图3~图7为图2沿切割线AB方向获得的剖面结构示意图。
在一个实施例中,请参考图3,所述柱状电极305的本体304的横截面图形为圆,所述凸起部303的横截面图形为三角形,所述三角形为等腰三角形,需要说明的是,当本体304的横截面图形为圆,凸起部303与之相接触的边均是圆弧化的边,比如:本实施例中,等腰三角形的底边即为圆弧化的边(圆弧的一段),裙带部306覆盖所述凸起部303的表面。所述三角形的凸起部303个数大于等于2个,三角形的凸起部303在以本体的中心为圆心的圆上等角度分布,相邻凸起部303之间接触或不接触,图3中仅示出了四个接触的等腰三角形的凸起部303仅作为示例。
在另一个实施例中,请参考图4,所述柱状电极305的本体304的横截面图形为圆,所述凸起部303的横截面图形为四边形,所述四边形为矩形,所述四边形还可以是正方形或等腰梯形,裙带部306覆盖凸起部303和部分本体304的侧壁表面,裙带部306的外侧侧壁的横截面图形为向内凹陷的圆弧形。所述四边形的凸起部303个数大于等于2个,四边形的凸起部303在以本体的中心为圆心的圆上等角度分布,相邻凸起部303之间接触或不接触,图4中仅示出了四个不接触的矩形的凸起部303仅作为示例。
在另一个实施例中,请参考图5,所述柱状电极305的本体304的横截面图形为四边形,所述本体304的横截面的四边形为正方形,所述凸起部303的横截面图形为四边形,所述凸起部303的横截面的四边形为正方形,所述凸起部303的横截面的四边形还可以是正方形或等腰梯形,所述相邻凸起部303接触或不接触,即凸起部303的横截面图形的边长(与本体304接触的边)的宽度等于或小于本体304横截面图形的边长,裙带部306覆盖凸起部303(和部分本体304)的侧壁表面,裙带部306的外侧侧壁的横截面图形为向内凹陷的圆弧形。本实施例中所述四边形的凸起部303个数为2个或4个,四边形的凸起部303在以本体的中心为圆心的圆上等角度分布,图5中仅示出了四个接触的矩形的凸起部303仅作为示例。在本实用新型的其他实施例中,当所述凸起部的横截面图形的边长小于本体横截面图形的边长时,本体横截面图形的一条边上对应的凸起部的个数可以为多个(大于等于两个)。在本实用新型的其他实施例中,当所述本体的横截面图形为具有偶数条边的多边形时,所述凸起部的位于本体横截面图形的每一条边上或者相间隔的边上。
在另一个实施例中,请参考图6,所述柱状电极305的本体304的横截面图形为五边形,所述五边形为正五边形,所述凸起部303的横截面图形为三边形,三边形为等腰三角形,所述凸起部303的横截面图形还可以为四边形(包括:矩形、正方形和等腰梯形),所述相邻凸起部303接触或不接触,即凸起部303的横截面图形的边长(与本体304接触的边)的宽度等于或小于本体304横截面图形的边长,裙带部306覆盖凸起部303(和部分本体304)的侧壁表面,裙带部306的外侧侧壁的横截面图形为向内凹陷的圆弧形。本实施例中,所述凸起部303个数为5个,凸起部303在以本体的中心为圆心的圆上等角度分布。在本实用新型的其他实施例中,当所述本体的横截面图形为具有奇数条边的多边形时,所述凸起部的位于本体的横截面图形每一条边上。
在另一个实施例中,参考图7,所述柱状电极305的本体304的横截面图形为正方形或矩形,所述凸起部303位于正方形或矩形本体304两条相互平行的边上,所述凸起部303的横截面图形为矩形,凸起部303的横截面图形与本体304的横截面图形相接触的边的长度大于本体304对应的边的长度。所述凸起部303的横截面图形还可以为等腰三角形、等腰梯形或半圆。在本实用新型的其他实施例中,当所述本体的横截面图形为具有偶数条边的正多边形时,所述凸起部的位于本体的横截面图形相互平行的两条边上,且凸起部与本体相接触的边的长度大于本体对应的边(与凸起部接触的边)的长度。
综上,本实用新型的半导体器件,焊盘上的柱状电极包括本体和位于所述本体四周侧壁的若干凸起部,使得柱状电极的表面积大大的增加,柱状电极上的焊球包括位于柱状电极顶部的金属凸头和覆盖所述凸起部表面的裙带部,由于凸起部的存在,使得柱状电极的侧壁表面积增大,焊球与柱状电极的接触面积大大增加,并且焊球与柱状电极的接触从现有单平面接触变为多平面接触,焊球与柱状电极两者的结合力增强,在焊球收到外力作用时,使得外力的作用力分散到焊球与柱状电极接触的多个平面上,焊球受到的可接受外力(使焊球与柱状电极脱离的力)增强。
进一步,多个凸起部在以本体的中心为圆心的圆上等角度的分布,所述本体的横截面图形为圆或正多边形,所述凸起部的横截面图形为等腰三角形、矩形、正方形、等腰梯形或半圆,使得各个方向的凸起部中心到本体的中心的距离相等,并且凸起部两侧侧壁相互对称,焊球的裙带部覆盖凸起部,使焊球与柱状电极的接触面在各个方向的结合力较均匀。
本实用新型虽然已以较佳实施例公开如上,但其并不是用来限定本实用新型,任何本领域技术人员在不脱离本实用新型的精神和范围内,都可以利用上述揭示的方法和技术内容对本实用新型技术方案做出可能的变动和修改,因此,凡是未脱离本实用新型技术方案的内容,依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本实用新型技术方案的保护范围。

Claims (13)

1.一种半导体器件,其特征在于,包括:
半导体基底,所述半导体基底具有若干焊盘;
位于所述焊盘上的柱状电极,所述柱状电极包括本体和位于所述本体四周侧壁的若干凸起部;
位于所述柱状电极上的焊球,所述焊球包括位于柱状电极顶部的金属凸头和覆盖所述凸起部表面的裙带部。
2.如权利要求1所述的半导体器件,其特征在于,所述本体的横截面图形为圆或多边形。
3.如权利要求1所述的半导体器件,其特征在于,所述凸起部的横截面图形为三角形、四边形、半圆或不规则图形。
4.如权利要求2或3所述的半导体器件,其特征在于,当本体的横截面图形为圆时,凸起部与本体接触的一面的横截面图形为圆弧。
5.如权利要求2或3所述的半导体器件,其特征在于,所述多边形为正多边形,所述三角形为等腰三角形,所述四边形为矩形、正方形或等腰梯形。
6.如权利要求2或3所述的半导体器件,其特征在于,相邻凸起部之间接触或者不接触。
7.如权利要求6所述的半导体器件,其特征在于,所述凸起部在以本体的中心为圆心的圆上等角度分布。
8.如权利要求6所述的半导体器件,其特征在于,相邻凸起部之间不接触时,所述裙带部还覆盖凸起部之间暴露的本体的侧壁表面。
9.如权利要求6所述的半导体器件,其特征在于,所述本体的横截面图形为正多边形,所述凸起部位于正多边形相互平行的边上,凸起部与本体相接触的边的长度大于本体对应的边的长度。
10.如权利要求1所述的半导体器件,其特征在于,所述裙带部覆盖所述凸起部的上部分或全部表面。
11.如权利要求1所述的半导体器件,其特征在于,所述柱状电极的尺寸小于焊盘的尺寸,裙带部的下部分与焊盘接触,裙带部的下部分宽度大于上部分的宽度。
12.如权利要求1所述的半导体器件,其特征在于,所述焊球和柱状电极之间还具有金属阻挡层。
13.如权利要求1所述的半导体器件,其特征在于,所述半导体基底上还具有再布线层,再布线层作为焊盘的一部分,所述柱状电极位于再布线层表面。
CN 201220587014 2012-11-08 2012-11-08 半导体器件 Expired - Lifetime CN202917477U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220587014 CN202917477U (zh) 2012-11-08 2012-11-08 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220587014 CN202917477U (zh) 2012-11-08 2012-11-08 半导体器件

Publications (1)

Publication Number Publication Date
CN202917477U true CN202917477U (zh) 2013-05-01

Family

ID=48165761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220587014 Expired - Lifetime CN202917477U (zh) 2012-11-08 2012-11-08 半导体器件

Country Status (1)

Country Link
CN (1) CN202917477U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140124929A1 (en) * 2012-11-08 2014-05-08 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor device and fabrication method
CN104409435A (zh) * 2014-11-07 2015-03-11 三星半导体(中国)研究开发有限公司 一种包含具有倾斜侧壁的凸起的焊盘
CN104409439A (zh) * 2014-11-04 2015-03-11 上海兆芯集成电路有限公司 线路基板
CN107359149A (zh) * 2016-05-09 2017-11-17 艾马克科技公司 半导体装置及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140124929A1 (en) * 2012-11-08 2014-05-08 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor device and fabrication method
US9761549B2 (en) * 2012-11-08 2017-09-12 Tongfu Microelectronics Co., Ltd. Semiconductor device and fabrication method
CN104409439A (zh) * 2014-11-04 2015-03-11 上海兆芯集成电路有限公司 线路基板
CN104409439B (zh) * 2014-11-04 2017-05-10 上海兆芯集成电路有限公司 线路基板
US10204852B2 (en) 2014-11-04 2019-02-12 Via Alliance Semiconductor Co., Ltd. Circuit substrate and semiconductor package structure
CN104409435A (zh) * 2014-11-07 2015-03-11 三星半导体(中国)研究开发有限公司 一种包含具有倾斜侧壁的凸起的焊盘
CN107359149A (zh) * 2016-05-09 2017-11-17 艾马克科技公司 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
US9761549B2 (en) Semiconductor device and fabrication method
US9173298B2 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
TWI508247B (zh) 半導體裝置及其製法
CN202917477U (zh) 半导体器件
CN102915982B (zh) 半导体器件
KR20160019739A (ko) 필라를 포함하는 반도체 소자 및 패키지 기판, 및 그것을 포함하는 반도체 패키지 및 패키지 적층 구조체
TW201911508A (zh) 電子封裝件
US11289454B2 (en) Semiconductor package including dam structure surrounding semiconductor chip and method of manufacturing the same
JP4018375B2 (ja) 半導体装置
US7671452B1 (en) Microarray package with plated contact pedestals
KR100842921B1 (ko) 반도체 패키지의 제조 방법
CN101930957B (zh) 功率半导体器件封装及制造方法
US9064757B2 (en) Enhanced flip chip structure using copper column interconnect
JP3818359B2 (ja) 半導体装置、回路基板及び電子機器
CN202917483U (zh) 半导体器件
CN102915978A (zh) 半导体封装结构
CN102931111A (zh) 半导体封装结构的形成方法
TW202017132A (zh) 電子封裝件
CN102931099A (zh) 半导体器件的形成方法
CN206584961U (zh) 一种led支架、led支架阵列、led器件及led显示屏
CN210575938U (zh) 一种用于lga封装的基板结构
CN202917468U (zh) 半导体封装结构
CN104916599A (zh) 芯片封装方法和芯片封装结构
CN102064162B (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法
CN210575840U (zh) 半导体结构及半导体封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Patentee after: TONGFU MICROELECTRONICS Co.,Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: NANTONG FUJITSU MICROELECTRONICS Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20130501