TW201414380A - 配線基板及其製造方法 - Google Patents

配線基板及其製造方法 Download PDF

Info

Publication number
TW201414380A
TW201414380A TW102120846A TW102120846A TW201414380A TW 201414380 A TW201414380 A TW 201414380A TW 102120846 A TW102120846 A TW 102120846A TW 102120846 A TW102120846 A TW 102120846A TW 201414380 A TW201414380 A TW 201414380A
Authority
TW
Taiwan
Prior art keywords
connection terminal
layer
solder resist
resist layer
connection
Prior art date
Application number
TW102120846A
Other languages
English (en)
Other versions
TWI598010B (zh
Inventor
Takahiro Hayashi
Makoto Nagai
Seiji Mori
Tomohiro Nishida
Makoto Wakazono
Tatsuya Ito
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201414380A publication Critical patent/TW201414380A/zh
Application granted granted Critical
Publication of TWI598010B publication Critical patent/TWI598010B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/058—Additional resists used for the same purpose but in different areas, i.e. not stacked
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

本發明提供一種和半導體晶片之連接可靠性很優異的配線基板。本發明之有機配線基板10的基板主面11側形成有由樹脂絕緣層21、22與導體層24疊層而得的第1增層31。第1增層31中最表層的導體層24包含用以覆晶安裝半導體晶片的複數個連接端子部41。複數個連接端子部41係經由阻銲劑層25之開口部43露出。各連接端子部41具有半導體晶片之連接區域51、及從連接區域51朝平面方向延設的配線區域52。阻銲劑層25係在開口部43內具有：側面被覆部55，被覆連接端子部41之側面；及凸狀壁部56，係形成為側面被覆部55呈一體，且突設成和連接區域51交叉。

Description

配線基板及其製造方法
本發明係關於一種具備有用以覆晶安裝半導體晶片之複數個連接端子部的配線基板及其製造方法。
作為電腦之微處理器等來使用的半導體積體電路元件(半導體晶片)，近年來越來越走向高速化、高功能化，端子數亦伴隨這種趨勢而增加，端子間的間距也有窄縮的傾向。一般而言，半導體晶片的底面配置有多數個連接端子，半導體晶片之各連接端子則以覆晶形態連接在形成於配線基板的複數個連接端子部。
更詳細而言，配線基板的連接端子部係由以銅為主體構成的導體層所組成，半導體晶片側之連接端子則經由銲料凸塊等來連接。在該配線基板上，鄰接之連接端子部間的間隔若縮窄，則在半導體晶片連接時，銲料會流出到鄰近的端子部或配線，而有產生端子間短路等問題的疑慮。為了達成避免這種問題的目的，已有人提出具有使配線和端子部斷開之阻劑圖案的配線基板(例如，參照專利文獻1)。在專利文獻1的配線基板中，具備：第1阻銲劑層，其具有供銲料凸塊之一部份嵌入其 中的第1開口部；及第2阻銲劑層，設於該阻銲劑層上，具有供銲料凸塊穿過的第2開口部。在配線基板上，第2阻銲劑層係以將交錯配置之連接端子部上的各個銲料凸塊包圍的方式形成為格子狀。藉由設置第2阻銲劑層，即得以在半導體晶片連接時防止銲料流出。亦即，第2阻銲劑層係發揮防止銲料流出用堰堤的作用。
先前技術文獻 專利文獻
專利文獻1 日本特開2008-147458號公報
然而，專利文獻1所揭露的配線基板中，在將連接端子部間之間距窄縮以謀求高密度化的情況中，必須設法將第2阻銲劑層的圖案微細化。還有，第1阻銲劑層和第2阻銲劑層係各別形成，伴隨阻劑圖案的微細化，第2阻銲劑層的連接面積會減少。因此，第1阻銲劑層和第2阻銲劑層的界面強度會變得不充分，恐有第2阻銲劑層之圖案剝落的問題。
本發明係有鑑於上述之課題而研發者，其目的在提供一種和半導體晶片的連接可靠性很優異的配線基板。此外，本發明之另一目的在提供一種可以製得和半導體晶片的連接可靠性很優異之配線基板的配線基板製造方法。
因而，作為用以解決上述課題的手段(手段1)，本發明之配線基板具備分別疊層有1層以上之絕緣層及導體層的積層體，前述積層體之最表層的前述導體層包含為了覆晶安裝半導體晶片而設在前述半導體晶片載裝區域的連接端子部，且設置有阻銲劑層作為前述積層體之最表層的前述絕緣層，而前述連接端子部之表面則經由形成在該阻銲劑層上的開口部而露出，該配線基板的特徵在於：前述連接端子部具有：連接區域，供前述半導體晶片之連接端子經由銲料而連接；及配線區域，從前述連接區域朝平面方向延設，而前述阻銲劑層則具有：側面被覆部，用於被覆前述連接端子部的側面：及凸狀壁部，形成為和該側面被覆部呈一體，且突設成與前述連接端子部中之前述連接區域交叉。
依手段1所載之發明，係在阻銲劑層上，使凸狀壁部形成為和用以被覆連接端子部側面的側面被覆部一體的方式，且該凸狀壁部係突設成和連接端子部之連接領域交叉的形態。此處，在謀求配線基板高密度化的情況中，必須伴隨該高密度化而將阻銲劑層之凸狀壁部的寬度窄縮。在此情況下，由於凸狀壁部係和側面被覆部形成一體的方式，故可確保充分的強度。因而，可以避免凸狀壁部脫落的問題。另外，在安裝半導體晶片時，藉由凸狀壁部發揮作為銲料堰堤的功能，可以防止連接區域的銲料流出到配線區域，使連接區域的銲料得以確實保持。從而，配線基板中的半導體晶片連接可靠性可以提高。
另外，在配線基板的連接端子部，亦可在連接區域平面方向的兩側延設配線區域；也可只在連接區域平面方向的單側延設配線區域。
再者，在半導體晶片的載裝區域，可沿其外周排列複數個連接端子部，並使複數個連接端子部經由阻銲劑層的開口部露出，凸狀壁部也可以和複數個配線區域交叉的方式延設。因為以此方式形成凸狀壁部也可以確保有充分的強度，故可使凸狀壁部發揮作為銲料堰堤的功能。從而，藉著設置凸狀壁部，可以確實保持各連接區域的銲料，和配線基板之半導體晶片連接的可靠性也可以提高。
凸狀壁部可以形成為和形成開口部之阻銲劑層的內壁面呈一體。如此一來，因為凸狀壁部的強度增大，可以確實避免凸狀壁部脫落的問題。
凸狀壁部的寬度亦可為5μm以上50μm以下。依此方式，即使在謀求阻銲劑層上之凸狀壁部微細化的情況中，因為凸狀壁部形成為和側面被覆部呈一體，故可以確保有充分的強度。
在配線基板謀求高密度化的情況中，形成在該配線基板之複數個連接端子部的端子間距，也可以在80μm以下，在謀求更進一步高密度化的情況中，也可以在40μm以下。在如此窄縮端子間距以謀求配線基板之高密度化的情況中，連接區域的面積會縮小，而使銲料的使用量減少。在此情況下，利用如本發明之方式形成凸狀壁部，由於可以確實的將銲料保持在連接區域，可以充分的確保和半導體晶片的連接可靠性。
此外，在配線基板上，也可以配線區域之延設方向互相平行的方式排列複數個連接端子部。在此情況中，朝排列方向彼此相鄰的連接端子部上，可以在朝著和其排列方向成正交的方向(配線區域的延設方向)錯開的位置上設置連接區域，使連接區域的位置不會在排列方向上重疊。如此一來，複數個連接端子部的端子間距可以縮窄，可以謀求配線基板的高密度化。
以手段1的配線基板而言，可以列舉出：使用以陶瓷絕緣層作為絕緣層的陶瓷配線基板、或以使用樹脂絕緣層作為絕緣層的有機配線基板。特別是，若以有機配線基板作為配線基板時，因為可以謀求配線的高密度化，所以在採用本發明的構成上，是為較佳的形態。
樹脂絕緣層可以使用以熱硬化性樹脂為主體的增層材料來形成。以樹脂絕緣層形成材料的具體例而言，可列舉出環氧樹脂、酚樹脂、胺基甲酸酯樹脂、矽氧樹脂、聚亞醯胺樹脂之類的熱硬化性樹脂。除此之外，也可以使用該等樹脂和玻璃纖維(玻璃織布或玻璃不織布)或聚醯胺纖維等有機纖維的複合材料、或是在連續多孔質PTFE(聚四氟乙烯)等的三維網孔狀氟系樹脂基材中含浸環氧樹脂等熱硬化性樹脂所得的樹脂-樹脂複合材料等。
有機配線基板中之導體層係為以銅為主體所構成。在此情況中，可利用所謂減去法(subtractive process)、半加成法(semi-additive process)、全加成法(fully-additive process)等公知方法來形成。具體而言， 可使用例如銅箔蝕刻、無電解鍍銅、或電解鍍銅等方法。此外，也可利用藉濺鍍或CVD(化學汽相沉積)等方法形成薄膜後再進行蝕刻之方法來形成導體層，或藉導電性糊膏等之印刷來形成導體層。
以半導體晶片而言，可列舉出作為電腦微處理器來使用之IC晶片、DRAM(動態隨機存取記憶體，Dynamic Random Access Memory)、或SRAM(靜態隨機存取記憶體，Static Random Access Memory)等IC晶片。
另外，本發明作為用以解決上述課題之另一手段(手段2)，係為配線基板的製造方法，該配線基板具備分別疊層有1層以上之絕緣層及導體層的積層體，前述積層體之最表層的前述導體層包含為了覆晶安裝半導體晶片而設在前述半導體晶片之載裝區域的連接端子部，並設有阻銲劑層作為前述積層體之最表層的前述絕緣層，而前述連接端子部之表面係經由形成在該阻銲劑層上之開口部而露出，該配線基板的製造方法的特徵為包括：導體層形成步驟，其為形成前述積層體最表層之導體層的步驟，用以形成前述連接端子部，而該前述連接端子部具有適於供前述半導體晶片之連接端子經由銲料而連接的連接區域、及從前述連接區域平面方向延設的配線區域；及阻銲劑層形成步驟，用以形成前述阻銲劑層，而該前述阻銲劑層具有側面被覆部與凸狀壁部，該側面被覆部係將要成為前述阻銲劑層且具有感光性的樹脂絕緣材料以覆蓋前述連接端子部之側面及上面的方式配置，藉由在前述樹脂絕緣材料階段性地重複執行複數 次局部性曝光及顯影，以形成前述開口部，同時，在該開口部內被覆前述連接端子部的側面，而該凸狀壁部則形成為與該側面被覆部呈一體，並突設成和前述連接端子部之前述連接區域交叉。
依據在手段2中所載之發明，係在阻銲劑層中，在開口部內形成用以被覆連接端子部之側面的側面被覆部，同時，突設成和連接端子部之連接區域交叉之形態的凸狀壁部係與側面被覆部形成為一體。以此方式形成阻銲劑層時，因為可以充分確保凸狀壁部的強度，故可避免凸狀壁部之阻劑圖案脫落的問題。另外，半導體晶片之連接端子銲接至連接區域時，藉由凸狀壁部發揮作為銲料堰堤的功能，可以避免連接區域的銲料流出到配線區域的問題。因此，可以提高配線基板和半導體晶片的連接可靠性。
要作為阻銲劑層的樹脂絕緣材料係為絕緣膜，在阻銲劑層形成步驟中，係將絕緣膜配置在連接端子部上，而為了確保表面的平坦性，可以在朝薄膜的厚度方向施以沖壓後進行曝光及顯影。如此一來，可以確保凸狀壁部或側面被覆部的表面平坦性，且可以提升配線基板的連接可靠性。
10‧‧‧作為配線基板的有機配線基板
21、22‧‧‧作為絕緣層的樹脂絕緣層
24‧‧‧導體層
25‧‧‧阻銲劑層
31‧‧‧作為積層體的第1增層
41‧‧‧連接端子部
43‧‧‧開口部
51‧‧‧連接區域
52‧‧‧配線區域
55‧‧‧側面被覆部
56、56A~56C‧‧‧凸狀壁部
71‧‧‧作為樹脂絕緣材料的絕緣膜
R1‧‧‧半導體晶片的載裝區域
圖1為顯示一實施形態之有機配線基板的俯視圖。
圖2為顯示一實施形態之有機配線基板之重要部分的放大剖面圖。
圖3為顯示開口部內之各連接端子部、側面被覆部及凸狀壁部的放大俯視圖。
圖4為顯示各連接端子部及凸狀壁部的放大剖面圖。
圖5為顯示側面被覆部及凸狀壁部的放大剖面圖。
圖6為顯示一實施形態之有機配線基板製造方法的說明圖。
圖7為顯示一實施形態之有機配線基板製造方法的說明圖。
圖8為顯示一實施形態之有機配線基板製造方法的說明圖。
圖9為顯示一實施形態之有機配線基板製造方法的說明圖。
圖10為顯示一實施形態之有機配線基板製造方法的說明圖。
圖11為顯示一實施形態之有機配線基板製造方法的說明圖。
圖12為顯示一實施形態之有機配線基板製造方法的說明圖。
圖13為顯示一實施形態之有機配線基板製造方法的說明圖。
圖14為顯示其他實施形態之凸狀壁部的放大斷面圖。
圖15為顯示其他實施形態之凸狀壁部的放大剖面圖。
圖16為顯示其他實施形態之凸狀壁部的放大剖面圖。
[發明的實施形態]
以下，根據圖式詳細說明本發明具體化為有機配線基板當作配線基板之一實施形態。圖1為本實施形態之有機配線基板的俯視圖，圖2為顯示有機配線基板之重要部分的放大剖面圖。
如圖1及圖2所示，本實施形態的有機配線基板10具有：作為半導體晶片載裝面的基板主面11、及其相反側的基板背面12。詳言之，有機配線基板10係由：矩形板狀的核心基板13、形成在核心基板13之核心主面14(圖2中為上面)上的第1增層31、及形成在核心基板13之核心背面15(圖2中為下面)上的第2增層32所組成。
本實施形態的核心基板13係以在例如作為加強材之玻璃布中含浸環氧樹脂所得的樹脂絕緣材(玻璃環氧材)來構成。在核心基板13中，以貫穿核心主面14及核心背面15的方式形成有複數個穿孔導體16。此外，穿孔導體16的內部係以例如環氧樹脂等之封塞體17填入其中。還有，在核心基板13之核心主面14以及核心背面15形成有銅製導體層19的圖案，各導體層19係電性連接於穿孔導體16。
在核心基板13之核心主面14上形成的第1增層31係為一積層體，其具有將以熱硬化性樹脂(環氧樹脂)形成的複數個樹脂絕緣層21、22(絕緣層)、及以銅形成的複數個導體層24疊層所成的構造。在第1增層31中，最表層之導體層24包含有為了覆晶安裝半導體晶片(省略 圖示)而沿著半導體晶片之載裝區域R1之外周配置的複數個連接端子部41。而且，設有阻銲劑層25作為第1增層31之最表層的絕緣層。在阻銲劑層25中，在對應半導體晶片之載裝區域R1之四邊的位置，形成有複數個狹縫狀開口部43。並且，在阻銲劑層25之開口部43內形成有複數個連接端子部41。
在本實施形態中，複數個連接端子部41係設在樹脂絕緣層22的上面。而且，在樹脂絕緣層21、22中，分別形成有介層孔33及場介層導體34。各介層導體34係電性連接於各導體層19、24與連接端子部41。
安裝在本實施形態之配線基板10的半導體晶片，可使用具有例如Cu柱體(pillar)構造之連接端子的晶片。另外，在Cu柱體構造之外，也可將具有鍍Au凸塊(bump)構造或Au柱樁(stud)構造之連接端子的半導體晶片施以覆晶安裝。
形成在核心基板13之核心背面15上的第2增層32，具有和上述第1增層31大致相同的構造。亦即，第2增層32具有將樹脂絕緣層26、27、與導體層24疊層所成的構造。在第2增層32中，形成有用於和母板(圖示省略)連接的複數個外部連接端子45，作為最表層的導體層24。同時，在樹脂絕緣層26、27，也形成有介層孔33及介層導體34。各介層導體34係電性連接於導體層19、24、與外部連接端子45。再者，在第2增層32之最表層設置有阻銲劑層28。在阻銲劑層28的預定部位，設有用以使外部連接端子45露出的開口部47。而且，外部連接端子45 中，在開口部47內露出的下面係由鍍覆層48(例如鍍錫層)所覆蓋。在該外部連接端子45之下面，配設有可對未圖示的母板電性連接的複數個銲料凸塊49。並且，藉由各銲料凸塊49，使有機配線基板10安裝在未圖示的母板上。
接下來，就形成在基板主面11側之第1增層31的連接端子部41的具體構成加以詳細陳述。
如圖2及圖3所示，各連接端子部41具有：連接區域51，係供半導體晶片之連接端子經由銲料連接(圖3中，以虛線圓表示的區域)；及配線區域52，係從連接區域51的兩側(圖3中的上側及下側)朝平面方向延設。各連接端子部41(連接區域51及配線區域52)係以銅作為主體所構成，且在該等表面上形成有鍍覆層53(例如，鍍錫層)。此外，該連接端子部41之鍍覆層53及上述外部連接端子45之鍍覆層48，除了鍍錫層以外，也可為包含鍍鎳層、鍍鈀層、鍍金層中之至少任一層的鍍覆層。此外，也可以在連接端子部41或外部連接端子45之表面施以防鏽用的OSP(有機保銲膜，Organic Solderability Preservative)處理，也可以進行銲料佈覆處理，以取代鍍覆層53、48。
排列在阻銲劑層25之開口部43內的複數個連接端子部41中，各配線區域52係以延設方向互相平行的方式設置，各連接區域51則配置在錯開成交錯狀的位置。亦即，在排列方向上彼此相鄰的連接端子部41中，各連接區域51係配置在朝著和排列方向成正交之方向(配線區域52的延設方向)錯開的位置，俾使連接區域51 的位置不會在排列方向上重疊。依此方式形成連接端子部41時，各連接端子部41之端子間距可以縮窄。此外，本實施形態的端子間距為例如40μm。
阻銲劑層25係在開口部43內具有用以被覆連接端子部41之側面的側面被覆部55、及突設成和連接端子部41之連接區域51交叉之形態的凸狀壁部56。凸狀壁部56係以將開口部43短邊方向之中央部斷開的方式沿著該開口部43的長邊方向設成直線狀。本實施形態中，在阻銲劑層25上，凸狀壁部56係形成和側面被覆部55呈一體(參照圖4及圖5)。還有，凸狀壁部56係形成為和形成開口部43之阻銲劑層25之內壁面58(參照圖3)呈一體。另外，圖4係為將圖3所示之凸狀壁部56沿其長邊方向剖斷的剖面圖，圖5係將凸狀壁部56朝著和該長邊方向成正交的方向(短邊方向)剖斷的剖面圖。如圖3及圖4所示，凸狀壁部56具有15μm左右的寬度，並以對複數個配線區域52交叉成直角的方式延設。該凸狀壁部56係在各連接端子部41上防止銲料從連接區域51往配線區域52流出而發揮銲料堰堤的作用。在本實施形態中，在阻銲劑層25上，凸狀壁部56之形成高度係和供連接端子部41露出之開口部43的周圍部分高度相同(參照圖5)。
接下來，就本實施形態之有機配線基板10的製造方法加以陳述。
首先，準備貼銅積層板，其係在由玻璃環氧材料形成之基材的兩面貼附以銅箔所構成。然後，使用鑽孔機進行開孔加工，在預定位置事先形成貫穿貼銅積 層板61之表背面的貫穿孔62(參照圖6)。然後，對貼銅積層板61之貫穿孔62的內面進行無電解鍍銅以及電解鍍銅，而在貫穿孔62內形成穿孔導體16。
之後，以絕緣樹脂材料(環氧樹脂)填補穿孔導體16的空洞部，而形成封塞體17。再將貼銅積層板61之銅箔和形成在該銅箔上的鍍銅層藉由例如消去處理法形成圖案。結果，如圖7所示，可獲得形成有導體層19及穿孔導體16的核心基板13。
接著，藉由進行增層(build-up)步驟，在核心基板13之核心主面14上形成第1增層31，同時在核心基板13之核心背面15上形成第2增層32。
詳細而言，係在核心基板13之核心主面14及核心背面15上配置由環氧樹脂所成的片狀樹脂絕緣層21、26，並將樹脂絕緣層21、26貼附其上。然後，藉由使用例如準分子雷射或UV雷射或CO2雷射等施以雷射加工，而在樹脂絕緣層21、26之預定位置形成介層孔33(參照圖8)。接著，使用過錳酸鉀溶液等蝕刻液進行除去各介層孔33內之污跡(smear)的除污(desmear)步驟。此外，作為除污步驟，除了使用蝕刻液的處理以外，也可以使用例如O2電漿進行電漿清洗(plasma ashing)的處理。
除污步驟之後，藉由依照以往公知的手法進行無電解鍍銅以及電解鍍銅，而在各介層孔33內形成介層導體34。再根據以往公知的手法(例如半加成處理法)進行蝕刻，而在樹脂絕緣層21、26上將導體層24形成圖案(參照圖9)。
關於其他的樹脂絕緣層22、27及導體層24，也是依照和上述樹脂絕緣層21、26及導體層24同樣的方法形成，而疊層在樹脂絕緣層21、26上。此外，此處亦形成具有連接區域51及配線區域52的複數個連接端子部41作為樹脂絕緣層22上的導體層24(導體層形成步驟)。此外，則形成有複數個外部連接端子45(參照圖10)作為樹脂絕緣層27上的導體層24。
接著，進行阻銲劑層形成步驟，以形成第1增層31的阻銲劑層25。更詳言之，首先，係在樹脂絕緣層22上，以覆蓋連接端子部41之側面及上面的方式，將要作為阻銲劑層25且具有感光性的絕緣膜71(例如，由感光性環氧樹脂等樹脂絕緣材料所形成的薄膜)進行貼附(參照圖11)。然後，為了確保表面平坦性而將絕緣膜71朝其厚度方向沖壓。之後，如圖12所示，在絕緣膜71上配置遮罩72，再經由該遮罩72使要形成開口部43之周圍的區域及要形成凸狀壁部56的區域曝光之後，進行顯影。藉由該顯影，在各連接端子部41間保留側面被覆部55的部分，並形成開口部43，使連接端子部41的表面露出，同時，形成和側面被覆部55一體相連的凸狀壁部56。且進一步使保留在各連接端子部41間之側面被覆部55的部分曝光。依此方式，重複曝光及顯影後，藉由熱或紫外線實施硬化處理，而在開口部43內形成具有側面被覆部55與凸狀壁部56的阻銲劑層25(參照圖13)。此外，側面被覆部55的部分也可不進行曝光，而只進行硬化處理。
還有，關於第2增層32的阻銲劑層28，也是在配置有預定之遮罩的狀態進行曝光及顯影，在阻銲劑層28將開口部47形成圖案之後，實施硬化處理(參照圖13)。接著，對從開口部43露出的連接端子部41表面(上面)，藉由施行無電解鍍錫，而形成鍍覆層53。還有，藉由該無電解鍍錫，而在從開口部47露出之外部連接端子45的表面(下面)形成鍍覆層48。經由以上之步驟即可製得圖1及圖2所示的有機配線基板10。
之後，則使用未圖示的銲球載裝裝置，在各外部連接端子45上配置有銲球的狀態下進行迴銲步驟，藉由將銲球加熱，也可在各外部連接端子45上形成銲料凸塊49。
因此，若依本實施形態，可獲得以下的效果。
(1)本實施形態的有機配線基板10中，在阻銲劑層25之開口部43內，以和用以被覆連接端子部41之側面的側面被覆部55一體的方式形成有凸狀壁部56。以此方式形成凸狀壁部56時，可以充分確保凸狀壁部56的強度，且可避免凸狀壁部56脫落的問題。此外，因為凸狀壁部56係突設成和連接端子部41之連接區域51交叉的形態，故在安裝半導體晶片時，凸狀壁部56可作為銲料堰堤發揮功能。結果，得以防止連接區域51之銲料流出到配線區域52的問題，使連接區域51的銲料得以確實保持。從而，可以提高和有機配線基板10之半導體晶片連接的可靠性。
(2)本實施形態的有機配線基板10中，凸狀壁部56係形成為和形成開口部43之阻銲劑層25的內壁面58一體的方式。如此一來，因為凸狀壁部56的強度增大，可以確實避免凸狀壁部56脫落的問題。
(3)在本實施形態，於阻銲劑層形成步驟中，係將絕緣膜71配置在連接端子部41上，且為了確保表面平坦性而將絕緣膜71朝其厚度方向沖壓，之後再進行曝光以及顯影。如此一來，即可充分確保側面被覆部55之表面或凸狀壁部56之表面的平坦性，並可提升有機配線基板10的連接可靠性。
(4)在本實施形態的有機配線基板10中，以配線區域52的延設方向互相平行的方式排列有複數個連接端子部41。而且，朝排列方向彼此相鄰的連接端子部41上，連接區域51係設置在和各連接端子部41之排列方向成正交的方向(配線區域52的延設方向)上錯開的位置，使連接區域51的位置不會在各連接端子部41之排列方向上重疊。如此一來，複數個連接端子部41的端子間距可以窄縮，可以謀求有機配線基板10的高密度化。
(5)在本實施形態的有機配線基板10中，連接端子部41的側面係藉阻銲劑層25之側面被覆部55予以被覆。如此一來，因為寬度狹窄的連接端子部41可以藉側面被覆部55確實地保持，故可謀求有機配線基板10的高密度化，又可提高其連接可靠性。
此外，本發明的實施形態也可以下述方式變化。
．上述實施形態的有機配線基板10中，雖然在阻銲劑層25上，凸狀壁部56的形成高度係和開口部43之周圍部分高度相同，但並不應限定於此，也可以因應例如晶片連接時的銲料種類或使用量而適當的變更。具體而言，如圖14所示，阻銲劑層25上也可以形成比開口部43周圍部分之高度更高的凸狀壁部56A，或者如圖15所示，也可以形成高度比開口部43之周圍部分高度低的凸狀壁部56B。該等凸狀壁部56A、56B也和上述實施形態同樣，藉由在絕緣膜71以階段性反覆進行複數次局部性的曝光以及顯影，而形成為和側面被覆部55一體的方式。
具體而言，在阻銲劑層25上形成圖14的凸狀壁部56A的情況中，係使絕緣膜71上要作為開口部43之周圍的區域曝光之後，進行顯影，使對應開口部43的部位薄一些。之後，使要作為凸狀壁部56A的區域曝光之後，進行顯影，而在阻銲劑層25形成開口部43的同時，形成側面被覆部55及凸狀壁部56A。再者，在阻銲劑層25形成圖15的凸狀壁部56B的情況中，係使絕緣膜71上要成為凸狀壁部56B之區域曝光之後，進行顯影，使凸狀壁部56B以外的區域薄一些。之後，使要作為開口部43之周圍的區域曝光之後，進行顯影，而在阻銲劑層25形成開口部43的同時，形成側面被覆部55及凸狀壁部56B。
．上述實施形態的有機配線基板10中，雖然凸狀壁部56、56A、56B均朝厚度方向以均一寬度形成，但並不應限定在此。也可如圖16所示之凸狀壁部56C那 樣，在基端73側上設置高低差，使該基端73側之形成寬度比前端74側更寬。該凸狀壁部56C也是藉由在絕緣膜71階段性的反覆進行複數次局部性曝光及顯影，而形成為和側面被覆部55呈一體。如該凸狀壁部56C所示，藉由加大基端73側的寬度來使和側面被覆部55連接的面積增加，可以使凸狀壁部56C的強度更提升。
．上述實施形態的有機配線基板10中，雖然在開口部43形成有一個凸狀壁部56，但也可形成複數個凸狀壁部56。例如，也可以形成3個凸狀壁部56，且以各凸狀壁部56包夾連接區域51。在此情況中，因為在各連接端子部41上，連接區域51和配線區域52係藉凸狀壁部56予以區隔，故可更確實防止銲料從連接區域51流出。
．上述實施形態的有機配線基板10中，在開口部43內，雖然凸狀壁部56係以和複數個配線區域52交叉成直角的方式形成直線狀，但並不應限定於此。例如，除了和各連接端子部41成正交的凸狀壁部56之外，也可以在各連接端子部41間平行地形成凸狀壁部。或者，也可以例如包圍各連接區域51的方式形成框形凸狀壁部。而且，凸狀壁部56也可以對連接端子部41之複數個配線區域52構成傾斜的角度交叉。具體而言，例如因應以交錯方式配設之各連接區域51而折曲成“之字狀”，且以對各配線區域52構成傾斜的角度交叉的方式來設置凸狀壁部。在形成此等凸狀壁部的阻劑圖案的情況中，也可以防止連接區域51的銲料流出。還有，藉由將凸狀壁部形成為和側面被覆部55呈一體，可以確保其強度，又可避免凸狀壁部圖案脫落的問題。
．上述實施形態的有機配線基板10中，在各連接端子部41上，雖係從連接區域51之兩側延設配線區域52，但也可以從連接區域51的單側延設配線區域52。而且，本發明也可以具體化成從連接區域51之兩側延設有配線區域52的連接端子部41、和從連接區域51之單側延設有配線區域52的連接端子部混合設置的配線基板。
．雖然上述實施形態之有機配線基板10為具有核心基板13的配線基板，但並不應限定於此，本發明也可以使用在沒有核心的無核心配線基板。
．上述實施形態中之有機配線基板10的形態雖然是BGA(球狀柵格陣列)，但並不只限定在BGA，本發明也可使用在例如PGA(針柵陣列)或LGA(Land Grid Array：連接盤平面柵格陣列)等配線基板。
其次，除了專利申請範圍所載的技術思想之外，可藉由前述之實施形態掌握到的技術思想列舉如下。
(1)手段1所載之前述配線基板的特徵為：係為使用樹脂絕緣層作為前述絕緣層的有機配線基板。
(2)手段1中，配線基板的特徵為：前述配線區域係從前述連接區域之兩側或單側延設。
(3)手段1中，配線基板的特徵為：前述複數個連接端子部的端子間距在80μm以下。
(4)手段1中，配線基板的特徵為：在以前述配線區域之延設方向互相平行的方式排列複數個前述連接端子部，且朝排列方向相鄰的連接端子部中，前述連接區域係設在朝與其排列方向成正交之方向錯開的位置，俾使前述連接區域之位置不會在前述排列方向重疊。
(5)手段2中，配線基板的製造方法的特徵為：前述樹脂絕緣材料為絕緣膜，在前述阻銲劑層形成步驟中，將前述絕緣膜配置在前述連接端子部上，且為了確保表面平坦性而朝膜厚方向實施沖壓後，進行前述曝光及顯影。
10‧‧‧作為配線基板之有機配線基板
11‧‧‧基板主面
12‧‧‧基板背面
13‧‧‧核心基板
14‧‧‧核心主面
15‧‧‧核心背面
16‧‧‧穿孔導體
17‧‧‧封塞體
19‧‧‧導體層
21、22‧‧‧作為絕緣層之樹脂絕緣層
24‧‧‧導體層
25、28‧‧‧阻銲劑層
26、27‧‧‧樹脂絕緣層
31‧‧‧作為積層體之第1增層
32‧‧‧第2增層
33‧‧‧介層孔
34‧‧‧介層導體
41‧‧‧連接端子部
43、47‧‧‧開口部
45‧‧‧外部連接端子
48、53‧‧‧鍍覆層
49‧‧‧凸塊
51‧‧‧連接區域
52‧‧‧配線區域
55‧‧‧側面被覆部
56‧‧‧凸狀壁部

Claims (5)

  1. 一種配線基板，具備分別疊層有1層以上之絕緣層及導體層的積層體，前述積層體之最表層的前述導體層包含為了覆晶安裝半導體晶片而設在前述半導體晶片之載裝區域的連接端子部，且設有阻銲劑層作為前述積層體之最表層的前述絕緣層，前述連接端子部之表面係經由形成在該阻銲劑層的開口部而露出，其特徵在：前述連接端子部具有：連接區域，供前述半導體晶片之連接端子經由銲料而連接；及配線區域，從前述連接區域朝平面方向延設，前述阻銲劑層具有：側面被覆部，用於被覆前述連接端子部之側面；及凸狀壁部，係形成為和該側面被覆部呈一體，並突設成和前述連接端子部之前述連接區域交叉。
  2. 如申請專利範圍第1項之配線基板，其中，前述半導體晶片之載裝區域沿其外周排列有複數個前述連接端子部，而前述複數個連接端子部係經由前述開口部而露出，前述凸狀壁部係以和複數個前述配線區域交叉的方式延設。
  3. 如申請專利範圍第1或2項之配線基板，其中，前述凸狀壁部係形成為和形成前述開口部之前述阻銲劑層的內壁面呈一體。
  4. 如申請專利範圍第1至3項中任一項之配線基板，其中，前述凸狀壁部之寬度係為5μm以上50μm以下。
  5. 一種配線基板之製造方法，該配線基板具備分別疊層有1層以上之絕緣層及導體層的積層體，前述積層體之最表層的前述導體層包含為了覆晶安裝半導體晶片而設在前述半導體晶片之載裝區域的連接端子部，且設有阻銲劑層作為前述積層體之最表層的前述絕緣層，前述連接端子部之表面係經由形成於該阻銲劑層的開口部而露出，該配線基板之製造方法的特徵為包括：導體層形成步驟，係屬於形成前述積層體中最表層之導體層的步驟，用以形成前述連接端子部，該前述連接端子部具有供前述半導體晶片之連接端子經由銲料而連接的連接區域、以及從前述連接區域朝平面方向延設的配線區域；及阻銲劑層形成步驟，將要作為前述阻銲劑層且具有感光性的樹脂絕緣材料配置成覆蓋前述連接端子部之側面及上面，藉由將前述樹脂絕緣材料段階性地反覆進行複數次局部性曝光及顯影，而形成前述開口部，同時在該開口部內形成前述阻銲劑層，而該前述阻銲劑層具有：側面被覆部，係被覆前述連接端子部之側面；以及凸狀壁部，係形成為和該側面被覆部呈一體，且突設成和前述連接端子部之前述連接區域交叉。
TW102120846A 2012-09-21 2013-06-13 配線基板及其製造方法 TWI598010B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208987A JP5762376B2 (ja) 2012-09-21 2012-09-21 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
TW201414380A true TW201414380A (zh) 2014-04-01
TWI598010B TWI598010B (zh) 2017-09-01

Family

ID=50340834

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120846A TWI598010B (zh) 2012-09-21 2013-06-13 配線基板及其製造方法

Country Status (7)

Country Link
US (1) US9516751B2 (zh)
EP (1) EP2899751B1 (zh)
JP (1) JP5762376B2 (zh)
KR (1) KR101713458B1 (zh)
CN (1) CN104662655B (zh)
TW (1) TWI598010B (zh)
WO (1) WO2014045491A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022085B (zh) * 2013-03-01 2019-04-09 超威半导体(上海)有限公司 一种基板
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP2015222741A (ja) * 2014-05-22 2015-12-10 京セラサーキットソリューションズ株式会社 多数個取り配線基板およびその製造方法
JP6806520B2 (ja) * 2016-10-17 2021-01-06 ラピスセミコンダクタ株式会社 半導体装置および配線基板の設計方法
US10527935B2 (en) 2016-12-31 2020-01-07 Rohm And Haas Electronic Materials Llc Radiation-sensitive compositions and patterning and metallization processes
US10622292B2 (en) * 2018-07-06 2020-04-14 Qualcomm Incorporated High density interconnects in an embedded trace substrate (ETS) comprising a core layer

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48112955U (zh) * 1972-03-29 1973-12-24
JPS4969057A (zh) * 1972-11-08 1974-07-04
JPS5239373A (en) * 1975-09-25 1977-03-26 Hitachi Ltd Dam for prevention of flowing of solder material
JPS534468A (en) * 1976-07-02 1978-01-17 Hitachi Ltd Formation of bonding pads
JPS62152443U (zh) * 1986-03-19 1987-09-28
JPH07321151A (ja) * 1994-05-27 1995-12-08 Hitachi Ltd 配線基板およびそれを用いた半導体集積回路装置
JPH11340277A (ja) * 1998-05-22 1999-12-10 Nec Corp 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法
JP2001156203A (ja) * 1999-11-24 2001-06-08 Matsushita Electric Works Ltd 半導体チップ実装用プリント配線板
JP2001320168A (ja) * 2000-03-02 2001-11-16 Murata Mfg Co Ltd 配線基板およびその製造方法、ならびにそれを用いた電子装置
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
KR100541394B1 (ko) * 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
JP2005183464A (ja) * 2003-12-16 2005-07-07 Nitto Denko Corp 配線回路基板
TWI243462B (en) 2004-05-14 2005-11-11 Advanced Semiconductor Eng Semiconductor package including passive component
US7427717B2 (en) * 2004-05-19 2008-09-23 Matsushita Electric Industrial Co., Ltd. Flexible printed wiring board and manufacturing method thereof
TWI288590B (en) * 2005-10-31 2007-10-11 Unimicron Technology Corp Method of forming solder mask and circuit board with solder mask
JP2008147458A (ja) 2006-12-11 2008-06-26 Nec Electronics Corp プリント配線板およびその製造方法
JP2008210993A (ja) * 2007-02-26 2008-09-11 Nec Corp プリント配線板及びその製造方法
TWI340615B (en) * 2008-01-30 2011-04-11 Advanced Semiconductor Eng Surface treatment process for circuit board
JP5020123B2 (ja) 2008-03-03 2012-09-05 新光電気工業株式会社 配線基板の製造方法
CN100574569C (zh) * 2008-07-08 2009-12-23 深圳崇达多层线路板有限公司 一种具有长短金手指电路板的生产方法
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
US9449913B2 (en) * 2011-10-28 2016-09-20 Intel Corporation 3D interconnect structure comprising fine pitch single damascene backside metal redistribution lines combined with through-silicon vias
CN102364995A (zh) * 2011-11-09 2012-02-29 深圳市宇顺电子股份有限公司 Fpc的金手指

Also Published As

Publication number Publication date
CN104662655A (zh) 2015-05-27
JP2014063932A (ja) 2014-04-10
EP2899751B1 (en) 2018-12-26
WO2014045491A1 (ja) 2014-03-27
EP2899751A1 (en) 2015-07-29
KR20150056816A (ko) 2015-05-27
US20150208501A1 (en) 2015-07-23
JP5762376B2 (ja) 2015-08-12
CN104662655B (zh) 2017-07-11
US9516751B2 (en) 2016-12-06
KR101713458B1 (ko) 2017-03-07
EP2899751A4 (en) 2016-06-22
TWI598010B (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
US9578743B2 (en) Circuit board
US9420703B2 (en) Wiring board and manufacturing method of the same
TWI598010B (zh) 配線基板及其製造方法
US9485853B2 (en) Wiring substrate having a plurality of connection terminals and a filling member provided therebetween
JP2007173775A (ja) 回路基板構造及びその製法
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
JP2011014944A (ja) 電子部品実装構造体の製造方法
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2014179659A (ja) 配線基板及びその製造方法
KR101523840B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
TWI566648B (zh) Wiring board
US20130081862A1 (en) Wiring substrate and method of manufacturing the same
JP2014072371A (ja) プリント配線板及びプリント配線板の製造方法
JP2014072370A (ja) プリント配線板及びプリント配線板の製造方法
KR20110124564A (ko) 매립형 인쇄회로기판 및 그 제조방법