JPH07321151A - 配線基板およびそれを用いた半導体集積回路装置 - Google Patents

配線基板およびそれを用いた半導体集積回路装置

Info

Publication number
JPH07321151A
JPH07321151A JP11480794A JP11480794A JPH07321151A JP H07321151 A JPH07321151 A JP H07321151A JP 11480794 A JP11480794 A JP 11480794A JP 11480794 A JP11480794 A JP 11480794A JP H07321151 A JPH07321151 A JP H07321151A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
dam
wirings
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11480794A
Other languages
English (en)
Inventor
Yoshiharu Nagayama
義治 永山
Taku Harada
卓 原田
Teruyoshi Hayashi
輝義 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11480794A priority Critical patent/JPH07321151A/ja
Publication of JPH07321151A publication Critical patent/JPH07321151A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路装置のコストを高くすること
なく、半導体集積回路装置における信号配線の特性イン
ピーダンス整合を容易にするとともに、半導体電子部品
と配線基板とのバンプ接合部の信頼性を向上させる。 【構成】 パッケージ基板１ａの表面に信号配線６を形
成するとともに、その信号配線６の各々の先端部に、バ
ンプ電極との接合面積を規定する枠状のダム７を設け
た。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、配線基板およびそれを
用いた半導体集積回路装置技術に関し、特に、半導体チ
ップの実装方式としてフリップチップ方式を用いる半導
体集積回路装置に適用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】フリップチップ方式は、半導体チップ
を、その主面に形成されたバンプ電極を介して所定の配
線基板上にフェイスダウンボンディングする実装方式で
ある。
【０００３】本発明者の検討したフリップチップ方式の
半導体集積回路装置は、信号配線がパッケージ基板の内
層に形成されている構造となっており、この構造におい
ては、パッケージ基板の内層の信号配線が、パッケージ
基板に穿孔された接続孔を通じてパッケージ基板の主面
上のバンプ下地電極と電気的に接続されるようになって
いる。
【０００４】バンプ下地電極は、半導体チップのバンプ
電極が接合される領域であり、パッケージ基板の主面上
に露出された状態で形成されている。
【０００５】なお、フリップチップ方式については、例
えば株式会社オーム社、昭和５９年１１月３０日発行
「ＬＳＩハンドブック」Ｐ４０９〜Ｐ４１０に記載があ
る。
【０００６】
【発明が解決しようとする課題】ところが、信号配線を
パッケージ基板の内層に形成する上記技術においては、
以下の問題があることを本発明者は見い出した。
【０００７】すなわち、上記技術においては、信号配線
の電気的特性が周囲のパッケージ基板からの影響によっ
て乱されるために、信号配線における特性インピーダン
ス整合のための設計が困難となる問題があった。この問
題は、半導体集積回路装置の動作速度の向上に伴って特
に顕著となる問題である。そして、このために、高精度
のシミュレータを用いて構造設計を行う必要が生じるの
で、半導体集積回路装置のコストが高くなってしまう問
題があった。
【０００８】一方、その信号配線における特性インピー
ダンス整合の問題を考慮した技術について、本願発明者
が検討した技術によれば、信号配線をパッケージ基板の
最上層に形成することにより、信号配線の電気的特性が
パッケージ基板材料からの影響によって乱されるのを抑
制し、信号配線の特性インピーダンス整合の設計を容易
にする技術がある。
【０００９】この場合は、パッケージ基板の最上層に、
信号配線の先端部のみが露出されるように中空状にパタ
ーニングされた絶縁膜を形成することにより、その信号
配線の露出領域、すなわち、絶縁膜の内側端部と、信号
配線の先端部との間隔で規定される領域を信号配線にお
けるバンプ電極との接合面積（以下、信号配線のバンプ
接合面積という）として規定するようにしている。
【００１０】しかし、この技術においては、信号配線の
バンプ接合面積が、絶縁膜における中空領域の形成位置
がずれることに起因して不均一となる結果、信号配線と
バンプ電極との接合部における信頼性が低下する問題が
あることを本発明者は見い出した。
【００１１】すなわち、絶縁膜の中空領域のパターン
と、信号配線のパターンとは各々別々のマスクを用いて
パターニングしているので、双方のパターンの間に相対
的なズレが生じる場合があるが、上述した技術の場合
は、絶縁膜の中空領域の内側端部と信号配線の先端部と
で信号配線のバンプ接合面積を規定するので、その絶縁
膜の中空領域の位置がずれてしまうと、信号配線のバン
プ接合面積も場所によって異なってしまうのである。
【００１２】例えば絶縁膜の中空領域の位置が信号配線
の位置に対して右方向にずれた場合、右側に配置された
信号配線のバンプ接合面積は大きくなり、左側に配置さ
れた信号配線のバンプ接合面積は小さくなるが、その小
さくなった方では充分なバンプ接合面積が得られないこ
とに起因してバンプ電極が断線する場合が生じてしまう
のである。
【００１３】本発明は上記課題に着目してなされたもの
であり、その目的は、半導体集積回路装置のコストを高
くすることなく、半導体集積回路装置における信号配線
の特性インピーダンス整合を容易にすることのできる技
術を提供することにある。
【００１４】本発明の他の目的は、半導体電子部品と配
線基板とのバンプ接合部の信頼性を向上させることので
きる技術を提供することにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１７】すなわち、本発明は、表面に形成された複
数の配線上にバンプ電極を介して半導体電子部品を実装
するための実装領域を有する配線基板であって、前記複
数の配線上に、前記バンプ電極の接合面積を規定する一
対の規定部を有するダムを設けた配線基板構造とするも
のである。
【００１８】また、本発明は、前記配線基板の表面に形
成された複数の配線において、前記ダムによって規定さ
れる配線部分に、前記半導体電子部品のバンプ電極を接
合してなる半導体集積回路装置構造とするものである。
【００１９】
【作用】上記した本発明によれば、以下の作用を得るこ
とができる。すなわち、配線基板の表層の配線を信号配
線とすることにより、信号配線の電気的特性がパッケー
ジ基板材料等からの影響により乱されるのを抑制するこ
とが可能となる。
【００２０】また、ダムを配線基板上に形成する際に、
ダムと配線との相対位置が若干ずれたとしても、配線に
おけるバンプ電極接合領域の面積はダムの規定部によっ
て規定されるので、常に一定とすることが可能となる。
【００２１】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００２２】（実施例１）図１は本発明の一実施例であ
る配線基板の要部平面図、図２は図１のＩＩ−ＩＩ線の
断面図、図３は図１および図２の配線基板の要部拡大平
面図、図４は図３のＩＶ−ＩＶ線の拡大断面図、図５は
図１の配線基板を切り出す前の基板の要部平面図、図６
は図１〜図４の配線基板を用いた半導体集積回路装置の
断面図である。
【００２３】本実施例１の配線基板は、例えばフリップ
チップ方式の半導体集積回路装置を構成するのに用いら
れるパッケージ基板である。本実施例１のパッケージ基
板の要部平面図および要部断面図をそれぞれ図１および
図２に示す。
【００２４】パケージ基板１ａは、例えばアルミナ（Ａ
ｌ2 Ｏ3 ）等のようなセラミックスからなり、その内層
には、例えば２つの配線層２ａ，２ｂが設けられてい
る。
【００２５】配線層２ａには、例えば後述する半導体チ
ップ（半導体電子部品）に対して電源電圧を供給するた
めに用いられる電源配線２ａ1 が形成されている。
【００２６】電源配線２ａ1 は、例えばタングステン等
のような高融点金属からなり、パッケージ基板１ａに形
成されたスルーホール部３ａ（図１には図示せず）を通
じてパッケージ基板１ａの上面に形成された下地金属パ
ターン（図１には図示せず）４ａと電気的に接続されて
いる。
【００２７】下地金属パターン４ａは、例えばタングス
テン等のような高融点金属からなり、その表面には、例
えばニッケル（Ｎｉ）メッキ層および金（Ａｕ）メッキ
層が下層から順に形成されている。下地金属パターン４
ａの上面には、半導体チップのバンプ電極が接続される
ようになっている。
【００２８】また、配線層２ｂには、例えば後述する半
導体チップに対してＧＮＤ電圧を供給するために用いら
れるＧＮＤ配線２ｂ1 が形成されている。
【００２９】ＧＮＤ配線２ｂ1 は、例えばタングステン
等のような高融点金属からなり、パッケージ基板１ａに
形成されたスルーホール部３ｂ（図１には図示せず）を
通じてパッケージ基板１ａの上面に形成された下地金属
パターン（図１には図示せず）４ｂと電気的に接続され
ている。
【００３０】下地金属パターン４ｂは、例えばタングス
テン等のような高融点金属からなり、その表面には、例
えばＮｉメッキ層およびＡｕメッキ層が下層から順に形
成されている。下地金属パターン４ｂの上面には、半導
体チップのバンプ電極が接続されるようになっている。
【００３１】また、ＧＮＤ配線２ｂ1 は、パッケージ基
板１ａに形成されたスルーホール部３ｃを通じてパッケ
ージ基板１ａの下面に設けられた金属板５とも接合され
ている。
【００３２】金属板５は、例えばタングステンまたは銅
（Ｃｕ）からなり、半導体チップで発生した熱を外部に
放散するための放熱板としての機能を備えている。すな
わち、半導体チップで発生した熱をバンプ電極を介して
金属板５側に伝導させ放散させるようになっている。
【００３３】なお、スルーホール部３ａ〜３ｃには、例
えばタングステン等のような高融点金属が埋め込まれて
いる。
【００３４】本実施例１のパッケージ基板１ａの上面に
は、信号配線６が形成されている。信号配線６は、半導
体チップへの信号や半導体チップからの信号を伝送する
ための配線であり、チップ実装領域Ａの中央からパッケ
ージ基板１ａの外周方向に向かって放射状に複数配置さ
れている。
【００３５】また、信号配線６は、例えばタングステン
等からなり、その表面または先端の一部には、例えばＮ
ｉメッキ層およびＡｕメッキ層が下層から順に形成され
ている。半導体チップのバンプ電極は、信号配線６にお
いてチップ実装領域Ａ側の先端部に接続されるようにな
っている。信号配線６の幅は、例えば１００μｍ程度で
ある。
【００３６】このように、本実施例１においては、信号
配線６をパッケージ基板１ａの上面に設けたことによ
り、信号配線６の電気的特性がそれを取り囲むパッケー
ジ基板材料からの影響によって乱されてしまうのを抑制
することが可能な構造になっている。
【００３７】また、本実施例１においては、信号配線６
の先端部に、半導体チップのバンプ電極との接合面積
（以下、バンプ接合面積という）を規定するダム７が設
けられている。
【００３８】このため、パッケージ基板１ａの上面に信
号配線６の先端のみを露出させるような絶縁膜を設ける
必要が無くなるので、信号配線６の表面がダム７で被覆
された小領域を除いて露出された状態となっている。し
たがって、信号配線６の電気的特性が信号配線６を被覆
する絶縁膜材料からの影響によって乱されるのを防止す
ることが可能な構造になっている。
【００３９】これらの結果、信号配線６の特性インピー
ダンス整合のための設計を容易にすることができる上、
その信号配線６の特性インピーダンスの設定精度を向上
させることができるので、異なる製品の信号配線６の特
性インピーダンスをほぼ同一にすることが可能となって
いる。本実施例１の信号配線６の特性インピーダンス
は、例えば５０Ω程度である。
【００４０】ここで、ダム７を図３および図４によって
説明する。なお、図３は図１の領域Ｂの拡大図である。
また、図４は図３のＩＶ−ＩＶ線の拡大断面図である。
【００４１】ダム７は、例えば矩形枠状に形成されたＡ
ｌ2 Ｏ3 等のようなセラミックスからなり、信号配線６
においてダム７に囲まれた領域に半導体チップのバンプ
電極が接合されるようになっている。
【００４２】このダム７において、信号配線６と交差す
る部分が、信号配線６のバンプ接合面積を規定する規定
部７ａとなっている。なお、ダム７の幅Ｗは、例えば１
０μｍ程度である。
【００４３】このような信号配線６の先端部においてダ
ム７に囲まれた領域に半導体チップのバンプ電極を接触
させた状態で溶融することにより、そのバンプ電極を構
成する半田は、ダム７からはみ出さずに、表面張力によ
って大きさおよび形等が良好なボール部を形成するよう
になっている。
【００４４】すなわち、このようなダム７を設けたこと
により、パッケージ基板１ａ上における全ての信号配線
６のバンプ接合面積を過不足無く均一にすることができ
るので、全ての信号配線６上に均一な大きさのバンプ電
極を形成することができる上、そのバンプ接合面積の不
足に起因するバンプ電極の断線不良等を抑制でき、その
バンプ電極の接合上の信頼性を向上させることが可能と
なっている。
【００４５】また、ダム７の位置が、ダム７のパターン
形成時に若干ずれたとしても、ダム７によって規定され
るバンプ接合領域は常に一定なので、信号配線６のバン
プ接合面積を過不足無く常に一定の大きさにすることが
できるようになっている。したがって、異なる製品に常
に一定の大きさのバンプ電極を形成することができる
上、そのバンプ電極の接合上の信頼性を向上させること
が可能となっている。
【００４６】また、ダム７は、半導体チップをパッケー
ジ基板１ａ上に実装する際の位置合わせ部材としても用
いることができる。これにより、半導体チップの位置合
わせ作業を容易に、しかも良好にすることができるの
で、半導体チップと信号配線６との位置合わせ精度を向
上させることができる上、バンプ電極の接合上の信頼性
を向上させることが可能となっている。
【００４７】このようなパッケージ基板１ａを製造する
には、例えば次のようにする。
【００４８】まず、例えば焼結前のＡｌ2 Ｏ3 等からな
るグリーンシートを用意し、そのうちの所定のグリーン
シート上に導体パターンを印刷した後、導体パターンの
形成されたグリーンシートと、導体パターンの形成され
ていないグリーンシートとを交互に重ねる。
【００４９】この際、本実施例１においては、パッケー
ジ基板１ａの上面に形成される信号配線６（図１参照）
となる導体パターンの先端部上にも、例えばＡｌ2 Ｏ3
等からなるダム７のパターンを形成しておく。
【００５０】続いて、その積層されたグリーンシート
を、例えば水素還元雰囲気中において１５００〜１６０
０度程度の高温で焼成する。この処理後のセラミックス
板の平面図を図５に示す。セラミックス板８には、複数
のパッケージ基板１ａが形成されている。
【００５１】その後、セラミックス板８において、各パ
ッケージ基板１ａの境界線を切断することにより、セラ
ミックス板８から複数のパッケージ基板１ａを切り出
し、パッケージ基板１ａの製造処理を終了する。
【００５２】次に、このようなパッケージ基板１ａを用
いた半導体集積回路装置を図６に示す。
【００５３】パッケージ基板１ａの上面には、半導体チ
ップ９がその主面を下方にした状態で、例えば鉛（Ｐ
ｂ）とスズ（Ｓｎ）との合金からなるバンプ電極１０ａ
〜１０ｃを介して実装されている。
【００５４】半導体チップ９は、例えばシリコン（Ｓ
ｉ）単結晶からなり、その主面には、例えばマイクロプ
ロセッサ等のような論理回路が形成されている。また、
半導体チップ９の外周近傍には、信号用のバンプ電極１
０ａが設けられている。このバンプ電極１０ａは、パッ
ケージ基板１ａ上の信号配線６上に、ダム７によってバ
ンプ接合面積を規定された状態で接合されている。
【００５５】これにより、半導体チップ９の信号端子と
パッケージ基板上の信号配線６とを接続するバンプ電極
１０ａの大きさおよび形等を個々良好にしかも全てほぼ
均一にすることができるので、そのバンプ電極１０ａの
接合上の信頼性を向上させることが可能となっている。
【００５６】また、半導体チップ９の主面中央には、電
源電圧供給用のバンプ電極１０ｂおよびＧＮＤ電圧供給
用のバンプ電極１０ｃが形成されている。電源電圧供給
用のバンプ電極１０ｂおよびＧＮＤ電圧供給用のバンプ
電極１０ｃは、それぞれパッケージ基板１ａ上に形成さ
れた下地金属パターン４ａ，４ｂと電気的に接続されて
いる。
【００５７】パッケージ基板１ａ上の信号配線６の外方
端は、リード１１と電気的に接続されている。リード１
１は、例えば４２アロイからなり、信号配線６と外部装
置とを接続するための部材である。
【００５８】パッケージ基板１ａの上面には、半導体チ
ップ９を取り囲むように、例えばＡｌ2 Ｏ3 等のような
セラミックスからなる枠体部１２が接合されている。そ
して、枠体部１２の上面には、例えば所定の金属からな
るキャップ１３が接合されており、これによって半導体
チップ９が気密封止されている。
【００５９】このように、本実施例１によれば、以下の
効果を得ることが可能となる。
【００６０】(1).信号配線６をパッケージ基板１ａの上
面に設けるとともに、信号配線６の表面を露出させたこ
とにより、信号配線６の電気的特性がそれを取り囲むパ
ッケージ基板材料や絶縁膜材料からの影響によって乱さ
れてしまうのを抑制することが可能となる。
【００６１】(2).上記(1) により、信号配線６の特性イ
ンピーダンス整合の設計に際して構成度なシミュレータ
等を用いる必要が無くなるとともに、パッケージ基板１
ａの絶縁層数を低減できるので、半導体集積回路装置の
コストを低減することが可能となる。
【００６２】(3).上記(1) により、信号配線６の特性イ
ンピーダンスの設定精度を向上させることができ、その
再現性を向上させることができるので、異なる製品の信
号配線６の特性インピーダンスをほぼ同一にすることが
可能となる。
【００６３】(4).パッケージ基板１ａの上面に形成され
た信号配線６の先端部に、信号配線６のバンプ接合面積
を規定するような枠状のダム７を設けたことにより、パ
ッケージ基板１ａ上における全ての信号配線６のバンプ
接合面積を過不足無く均一にすることができるので、全
ての信号配線６上に均一な大きさのバンプ電極１０ａを
形成することができる上、そのバンプ接合面積の不足に
起因するバンプ電極１０ａの断線不良等を抑制でき、バ
ンプ電極１０ａの接合上の信頼性を向上させることが可
能となる。
【００６４】(5).ダム７の位置が、ダム７のパターン形
成時に若干ずれたとしても、ダム７によって規定される
バンプ接合領域は常に一定なので、信号配線６のバンプ
接合面積を過不足無く常に一定の大きさにすることがで
きる。したがって、異なる製品の信号配線６上に常に一
定の大きさのバンプ電極１０ａを形成することができる
上、バンプ電極１０ａの接合上の信頼性を向上させるこ
とが可能となる。
【００６５】(6).ダム７を、半導体チップ９の実装時に
おける位置合わせ部材として用いることにより、半導体
チップ９の位置合わせ作業を容易に、しかも良好にする
ことができるので、半導体チップ９と信号配線６との位
置合わせ精度を向上させることができる上、バンプ電極
１０ａ〜１０ｃの接合上の信頼性を向上させることが可
能となる。
【００６６】(7).上記(1) ，(3) 〜(6) により、高速動
作に対応可能な半導体集積回路装置を製造することがで
きる上、その半導体集積回路装置の歩留りおよび信頼性
を向上させることが可能となる。
【００６７】（実施例２）図７は本発明の他の実施例で
ある配線基板の平面図、図８は図７の配線基板のチップ
実装領域の拡大平面図、図９は図８のＩＸ−ＩＸ線の断
面図、図１０は図７の配線基板上に半導体チップを実装
した場合の断面図である。
【００６８】本実施例２の配線基板は、図７に示すよう
なプリント配線基板１ｂである。プリント配線基板１ｂ
は、主として、例えばガラスエポキシ樹脂等からなり、
その主面には半導体チップが実装されるチップ実装領域
Ａが配置されている。
【００６９】なお、図７において、プリント配線基板１
ｂの一短辺には、複数の外部接続端子１４が形成されて
いる。外部接続端子１４は、プリント配線基板１ｂの配
線と外部装置とを電気的に接続するための端子であり、
例えばＣｕ等からなる。
【００７０】チップ実装領域Ａの拡大平面図および断面
図をそれぞれ図８および図９に示す。また、そのチップ
実装領域Ａ上に半導体チップを実装した際の断面図を図
１０に示す。
【００７１】プリント配線基板１ｂの上面には、信号配
線６がその表面を露出させた状態で形成されており、そ
の各々の先端部には、前記実施例１と同様にダム７が配
置されている。ダム７の形状および材料は、例えば前記
実施例１と同様である。
【００７２】プリント配線基板１ｂにも、図９に示すよ
うに、複数の配線層２ａ，２ｂが形成されている。配線
層２ａ，２ｂにおける配線２ａ1 ，２ｂ1 の機能は、例
えば前記実施例１と同様となっている。ただし、信号配
線６および配線２ａ1 ，２ｂ1 は、例えばＣｕ等のよう
な低抵抗な材料からなる。
【００７３】また、図１０に示すように、半導体チップ
９と信号配線６および下地金属パターン４ａ，４ｂと
は、前記実施例１と同様、バンプ電極１０ａ〜１０ｃを
介して電気的に接続されている。
【００７４】したがって、本実施例２においても前記実
施例１と同様の効果を得ることが可能となる。
【００７５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
１，２に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００７６】例えば前記実施例１においては、ダムの平
面形状を矩形枠状とした場合について説明したが、これ
に限定されるものではなく種々変更可能であり、例えば
楕円形枠状でも良いし、図１１に示すように円形枠状と
しても良い。
【００７７】さらに、ダムは、枠状とすることに限定さ
れるものではなく、例えば図１２および図１３に示すよ
うに、線状としても良い。すなわち、信号配線６の先端
部には、ダム７の規定部７ａのみが形成されている。ま
た、ここには、信号配線６の各々の先端部にダム７を設
けた場合が示されている。
【００７８】また、図１４に示すように、複数の信号配
線６に跨がるような線状のダム７を配置するようにして
も良い。この場合、図１３の場合に比べてダムの耐久性
を高くすることが可能となっている。
【００７９】また、図１５に示すように、複数の信号配
線６に跨るように、かつ、全体として２重の矩形枠状と
なるようにダム７を形成しても良い。大枠のダム７と小
枠のダム７との間がバンプ接合部である。この場合、ダ
ム７が一体となっていること、ダム７の接合面積が大き
いこと等により、図１４の場合に比べてダム７の耐久性
を高くすることが可能となっている。
【００８０】また、前記実施例１においては、パッケー
ジ基板の材料をＡｌ2 Ｏ3 とした場合について説明した
が、これに限定されるものではなく種々変更可能であ
り、例えば炭化シリコン（ＳｉＣ）等でも良い。
【００８１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
チップにマイクロプロセッサが形成されている半導体集
積回路装置に適用した場合について説明したが、これに
限定されず種々適用可能であり、例えば半導体チップに
ＤＲＡＭ（Dynamic RAM ）やＳＲＡＭ（Static RAM）等
のような半導体メモリが形成された半導体集積回路装置
や半導体チップに半導体メモリと論理回路とが形成され
た半導体集積回路装置等のような他の半導体集積回路装
置に適用することも可能である。
【００８２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００８３】前記した本発明によれば、配線基板の表層
の配線を信号配線とすることにより、信号配線の電気的
特性がパッケージ基板材料等からの影響により乱される
のを抑制することが可能となる。
【００８４】このため、高精度なシミュレータ等を用い
ないでも、すなわち、半導体集積回路装置のコストを高
くすることなく、信号配線の特性インピーダンス整合の
ための設計を容易に行うことが可能となる。
【００８５】また、配線の特性インピーダンスの設定精
度を向上させることができ、その再現性を向上させるこ
とができるので、異なる配線基板上の配線の特性インピ
ーダンスをほぼ同一にすることが可能となる。
【００８６】したがって、この配線基板を用いた半導体
集積回路装置の性能の均一性を向上させることが可能と
なる。
【００８７】また、ダムを配線基板上に形成する際に、
ダムと配線との相対位置が若干ずれたとしても、配線に
おけるバンプ電極接合領域の面積はダムの規定部によっ
て規定されるので、常に一定とすることが可能となる。
【００８８】このため、配線に接合されるバンプ電極の
大きさおよび形状等を常に均一にすることが可能とな
る。
【００８９】また、配線におけるバンプ電極の接合面積
に過不足が生じないので、配線とバンプ電極との接合上
の信頼性を向上させることが可能となる。
【００９０】したがって、この配線基板を用いた半導体
集積回路装置の歩留りおよび信頼性を向上させることが
可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例である配線基板の要部平面図
である。
【図２】図１のＩＩ−ＩＩ線の断面図である。
【図３】図１および図２の配線基板の要部拡大平面図で
ある。
【図４】図３のＩＶ−ＩＶ線の拡大断面図である。
【図５】図１の配線基板を切り出す前の基板の要部平面
図である。
【図６】図１〜図４の配線基板を用いた半導体集積回路
装置の断面図である。
【図７】本発明の他の実施例である配線基板の平面図で
ある。
【図８】図７の配線基板のチップ実装領域の拡大平面図
である。
【図９】図８のＩＸ−ＩＸ線の断面図である。
【図１０】図７の配線基板上に半導体チップを実装した
場合の断面図である。
【図１１】本発明の他の実施例である配線基板の要部平
面図である。
【図１２】本発明の他の実施例である配線基板の要部平
面図である。
【図１３】図１２の配線基板の要部拡大平面図である。
【図１４】本発明の他の実施例である配線基板の要部平
面図である。
【図１５】本発明の他の実施例である配線基板の要部平
面図である。
【符号の説明】
１ａ パッケージ基板（配線基板） １ｂ プリント配線基板（配線基板） ２ａ，２ｂ 配線層 ２ａ1 電源配線 ２ｂ1 ＧＮＤ配線 ３ａ〜３ｃ スルーホール部 ４ａ，４ｂ 下地金属パターン ５ 金属板 ６ 信号配線 ７ ダム ７ａ 規定部 ８ セラミックス板 ９ 半導体チップ １０ａ〜１０ｃ バンプ電極 １１ リード １２ 枠体部 １３ キャップ １４ 外部接続端子 Ａ チップ実装領域

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 表面に形成された複数の配線上にバンプ
    電極を介して半導体電子部品を実装するための実装領域
    を有する配線基板であって、前記複数の配線上に、前記
    バンプ電極の接合面積を規定する一対の規定部を有する
    ダムを設けたことを特徴とする配線基板。
  2. 【請求項２】 請求項１記載の配線基板において、前記
    ダムは前記複数の配線の各々に配置された枠状体からな
    り、前記一対の規定部は前記枠状体が前記配線に交差す
    る部分であることを特徴とする配線基板。
  3. 【請求項３】 請求項２記載の配線基板において、前記
    ダムは円形枠状または矩形枠状の枠状体からなることを
    特徴とする配線基板。
  4. 【請求項４】 請求項１記載の配線基板において、前記
    ダムは前記複数の配線に跨って配置された枠状体からな
    り、前記一対の規定部は前記枠状体が前記配線に交差す
    る部分であることを特徴とする配線基板。
  5. 【請求項５】 請求項１記載の配線基板において、前記
    ダムは前記複数の配線の各々にまたは幾つかに跨って配
    置された一対の線状体からなることを特徴とする配線基
    板。
  6. 【請求項６】 前記配線基板の表面に形成された複数の
    配線において、前記ダムによって規定される配線部分
    に、前記半導体電子部品のバンプ電極を接合してなるこ
    とを特徴とする請求項１〜５のいずれか一項に記載の配
    線基板を用いた半導体集積回路装置。
  7. 【請求項７】 請求項６記載の半導体集積回路装置にお
    いて、前記半導体電子部品が半導体チップであり、前記
    配線基板がセラミックパッケージ基板であることを特徴
    とする半導体集積回路装置。
JP11480794A 1994-05-27 1994-05-27 配線基板およびそれを用いた半導体集積回路装置 Pending JPH07321151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11480794A JPH07321151A (ja) 1994-05-27 1994-05-27 配線基板およびそれを用いた半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11480794A JPH07321151A (ja) 1994-05-27 1994-05-27 配線基板およびそれを用いた半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH07321151A true JPH07321151A (ja) 1995-12-08

Family

ID=14647187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11480794A Pending JPH07321151A (ja) 1994-05-27 1994-05-27 配線基板およびそれを用いた半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH07321151A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014045491A1 (ja) * 2012-09-21 2014-03-27 日本特殊陶業株式会社 配線基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014045491A1 (ja) * 2012-09-21 2014-03-27 日本特殊陶業株式会社 配線基板及びその製造方法
JP2014063932A (ja) * 2012-09-21 2014-04-10 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
CN104662655A (zh) * 2012-09-21 2015-05-27 日本特殊陶业株式会社 布线基板及其制造方法
EP2899751A4 (en) * 2012-09-21 2016-06-22 Ngk Spark Plug Co WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME
US9516751B2 (en) 2012-09-21 2016-12-06 Ngk Spark Plug Co., Ltd. Wiring board and method for manufacturing same
CN104662655B (zh) * 2012-09-21 2017-07-11 日本特殊陶业株式会社 布线基板及其制造方法

Similar Documents

Publication Publication Date Title
US20120187562A1 (en) Semiconductor Package and Method for Fabricating the Same
JPH0357618B2 (ja)
US20030160317A1 (en) Circuit device and manufacturing method of circuit device and semiconductor module
JPH1041434A (ja) 半導体装置およびその製造方法
JP2002151626A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20060157865A1 (en) Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor
JPH06295939A (ja) 半導体装置
JP2003017518A (ja) 混成集積回路装置の製造方法
JP3651346B2 (ja) 半導体装置およびその製造方法
JP4494249B2 (ja) 半導体装置
JP2000223622A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
JPH08279591A (ja) 半導体装置とその製造方法
JPH11307673A (ja) 半導体装置とその製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH07321151A (ja) 配線基板およびそれを用いた半導体集積回路装置
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JP2002368027A (ja) 半導体装置の製造方法
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
JP2001068603A (ja) 半導体装置及びその製造方法
JPH06216526A (ja) 薄膜多層配線基板
JP3174238B2 (ja) 半導体装置およびその製造方法
JPH11224915A (ja) 半導体接続用基板
JP2000299399A (ja) 半導体装置
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
JP2568057B2 (ja) 集積回路装置