TW201411747A - 半導體裝置的製造方法、半導體裝置以及壓著裝置 - Google Patents

半導體裝置的製造方法、半導體裝置以及壓著裝置 Download PDF

Info

Publication number
TW201411747A
TW201411747A TW102124102A TW102124102A TW201411747A TW 201411747 A TW201411747 A TW 201411747A TW 102124102 A TW102124102 A TW 102124102A TW 102124102 A TW102124102 A TW 102124102A TW 201411747 A TW201411747 A TW 201411747A
Authority
TW
Taiwan
Prior art keywords
light
layer
semiconductor device
stage
substrate
Prior art date
Application number
TW102124102A
Other languages
English (en)
Inventor
Susumu Kawakami
Motohiro Arifuku
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of TW201411747A publication Critical patent/TW201411747A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60277—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

半導體裝置的製造方法包括連接步驟，所述連接步驟是在載置於平台上的透光性基板上經由光硬化性的接著層而配置半導體元件，並藉由壓著頭的加壓及光照射裝置的光照射而將半導體元件連接於透光性基板，並且在連接步驟中，在較接著層更靠平台側設置光反射層，利用光反射層使來自光照射裝置的光反射而照射至接著層，藉此使接著層硬化。

Description

半導體裝置的製造方法、半導體裝置以及壓著裝置
本發明是有關於一種半導體裝置的製造方法、半導體裝置以及壓著裝置。
近年來，伴隨著半導體積體電路、顯示器等電子零件的小型化、薄型化及高精細化，作為用以將電子零件與電路系統加以高密度地連接的連接材料，各向異性導電性接著劑受到關注。在先前的各向異性導電性接著劑中，多使用熱硬化系接著劑，所述熱硬化系接著劑使用熱潛伏性的聚合起始劑及環氧樹脂或(甲基)丙烯酸單體，然而有可能因連接時的熱而導致被連接體變差或變形。另一方面，當使用光潛伏性的聚合起始劑時，藉由在加熱壓著時進行光照射，可在比較低的溫度下進行連接，從而研究得到進一步發展。
在使用含有光潛伏性的聚合起始劑的各向異性導電性接著劑的半導體裝置的製造方法中，使用例如在金屬粒子或塑膠粒子中分散有已實施金屬鍍敷的導電粒子而成的光硬化系接著劑，作為各向異性導電性接著劑。並且，一面將該各向異性導電 性接著劑夾於半導體元件與基板之間，利用加壓頭進行加壓，一面進行光照射(例如參照日本專利實開平5-41091號公報、日本專利特開昭62-283581號公報)。藉此，經加壓的導電粒子成為電性連接媒體，從而可利用簡單的方法使多個電路間的電性連接同時完成。並且，藉由接著劑的各向異性導電性，會在連接電路間獲得低電阻連接性，且在相鄰電路間獲得高絕緣性。
此外，當使用如上所述含有光潛伏性的聚合起始劑的各向異性導電性接著劑時，一面利用加壓頭對半導體元件及基板進行加壓，一面自半導體元件及基板的周圍進行光照射。然而，若僅利用來自周圍的光照射，則對接著層的光照射會變得不充分，從而接著層的硬化變得不充分，結果有可能無法獲得半導體元件與基板的連接性。
對此，在上述日本專利實開平5-41091號公報、日本專利特開昭62-283581號公報的半導體元件的連接方法中，記載有如下方法：在載置半導體元件及基板的平台的內部配置光照射裝置，自基板的背面側對接著層照射光。在此種方法中，雖被認為可充分獲得對接著層的光照射量，但平台的構成變得複雜，因此存在壓著裝置的改造成本增加的問題。
本發明是為了解決上述問題開發而成，其目的在於提供一種半導體裝置的製造方法、半導體裝置以及壓著裝置，其可利用簡單的方法使光硬化性的接著層充分硬化，從而獲得半導體元 件與基板的良好的連接性。
為了解決上述問題，本發明的一實施形態的半導體裝置的製造方法包括連接步驟，所述連接步驟是在載置於平台上的透光性基板上經由光硬化性的接著層而配置半導體元件，並藉由壓著頭的加壓及光照射裝置的光照射而將半導體元件連接於透光性基板，所述半導體裝置的製造方法的特徵在於：在連接步驟中，在較接著層更靠平台側設置光反射層，利用光反射層使來自光照射裝置的光反射而照射至接著層，藉此使接著層硬化。
在該半導體裝置的製造方法中，可藉由配置於較接著層更靠平台側的光反射層，而自接著層的底面側照射來自光照射裝置的光。因此，與僅自接著層的周圍進行光照射時相比，可將充分量的光照射至接著層，從而獲得半導體元件與透光性基板的良好的連接性。而且，本方法可藉由僅僅在較接著層更靠平台側設置光反射層的簡單構成來實現，因此亦可避免壓著裝置的改造成本增加。
又，亦可在接著層與平台之間設置光反射層。此時，可使來自光照射裝置的光充分照射至接著層。
又，亦可為透光性基板是厚度1mm以下的玻璃基板，在玻璃基板與平台之間進而配置透光性構件，且在玻璃基板與平台之間設置光反射層。此時，即使在玻璃基板薄的情形時，亦可使來自光照射裝置的光充分照射至接著層。
又，亦可在透光性構件中，在朝向玻璃基板側的面上設 置光反射層。在此種構成中，亦可使來自光照射裝置的光充分照射至接著層。
又，亦可在透光性構件中，在朝向平台側的面上設置光反射層。在此種構成中，亦可使來自光照射裝置的光充分照射至接著層。
又，亦可在透光性構件的內部設置光反射層。在此種構成中，亦可使來自光照射裝置的光充分照射至接著層。
又，亦可在透光性構件的內部，在彎成上述平台側突出的狀態下設置光反射層。此時，可擴大光反射層上的光的反射角，從而可使來自光照射裝置的光進一步充分照射至接著層。
又，亦可藉由透光性構件來形成平台的表面部，在透光性基板與平台的基部之間設置光反射層。此時，亦可使來自光照射裝置的光充分照射至接著層。
又，亦可一面使光照射裝置相對於光反射層而擺動，一面進行光照射。如此一來，使照射至接著層的光變得均勻。
又，亦可將光照射裝置配置於較平台的表面更靠下方側。壓著頭的周圍是裝置構成容易變得複雜的區域，因此藉由將光照射裝置配置於較平台的表面更靠下方側，可確保壓著頭周圍的裝置的配置自由度。而且，光照射裝置的光軸亦可相對於平台的上表面而傾斜地配置。並且，亦可將半導體元件的端子與透光性基板的配線加以電性連接。
又，本發明的一實施形態的半導體裝置的特徵在於：利 用上述半導體裝置的製造方法來製造。
在該半導體裝置中，將半導體元件與透光性基板以充分的連接強度加以連接。因此，獲得連接電阻長期且充分地受到抑制的半導體裝置。
並且，本發明的一實施形態的壓著裝置的特徵在於包括：平台，載置透光性基板，所述透光性基板經由光硬化性的接著層而連接於半導體元件；壓著頭，對載置於平台上的透光性基板及半導體元件進行加壓；光照射裝置，配置於透光性基板的載置區域的周圍；以及光反射層，設置於較接著層更靠平台側，使來自光照射裝置的光向接著層反射。
在該壓著裝置中，可藉由配置於較接著層更靠平台側的光反射層，而自接著層的底面側照射來自光照射裝置的光。因此，與僅自接著層的周圍進行光照射時相比，可將充分量的光照射至接著層，從而獲得半導體元件與透光性基板的良好的連接性。並且，該壓著裝置可藉由僅僅在較接著層更靠平台側設置光反射層的簡單構成來實現，因此亦可避免裝置的改造成本增加。
並且，亦可在接著層與上述平台之間設置有上述光反射層。此時，可使來自光照射裝置的光充分照射至接著層。
又，亦可為透光性基板是厚度1mm以下的玻璃基板，在玻璃基板與平台之間進而配置有透光性構件，且在玻璃基板與平台之間設置有光反射層。此時，即使在玻璃基板薄時，亦可使來自光照射裝置的光充分照射至接著層。
又，亦可在透光性構件中，在朝向玻璃基板側的面上設置有光反射層。在此種構成中，亦可使來自光照射裝置的光充分照射至接著層。
又，亦可在透光性構件中，在朝向平台側的面上設置有光反射層。在此種構成中，亦可使來自光照射裝置的光充分照射至接著層。
又，亦可在透光性構件的內部設置有光反射層。在此種構成中，亦可使來自光照射裝置的光充分照射至接著層。
又，亦可在透光性構件的內部，在彎成上述平台側突出的狀態下設置有光反射層。此時，可擴大光反射層上的光的反射角，從而可使來自光照射裝置的光進一步充分照射至接著層。
並且，亦可藉由透光性構件來形成平台的表面部，且在透光性基板與平台的基部之間設置有光反射層。此時，亦可使來自光照射裝置的光充分照射至接著層。
又，光照射裝置亦可相對於光反射層而能夠擺動。如此一來，使照射至接著層的光變得均勻。
並且，亦可將光照射裝置配置於較平台的表面更靠下方側。壓著頭的周圍是裝置構成容易變得複雜的區域，因此藉由將光照射裝置配置於較平台的表面更靠下方側，可確保壓著頭周圍的裝置的配置自由度。而且，光照射裝置的光軸亦可相對於平台的上表面而傾斜地配置。並且，亦可將半導體元件的端子與透光性基板的配線加以電性連接。
根據本發明，可利用簡單的方法來使光硬化性的接著層充分硬化，從而獲得半導體元件與基板的良好的連接性。
1‧‧‧熱壓著裝置(壓著裝置)
2‧‧‧平台
2a‧‧‧表面部
2b‧‧‧基部
3‧‧‧熱壓著頭(壓著頭)
4‧‧‧光照射裝置
11‧‧‧半導體元件
12‧‧‧接著層
13‧‧‧透光性基板
14‧‧‧半導體裝置
15‧‧‧透光性構件
16‧‧‧光反射層
θ‧‧‧光照射裝置的光軸相對於平台的上表面所成的角度
圖1是表示一實施形態的半導體裝置的製造方法的示意圖。
圖2是表示光反射層的變形例的示意圖。
圖3是表示光反射層的另一變形例的示意圖。
圖4是表示光反射層的進而另一變形例的示意圖。
圖5是表示變形例的半導體裝置的製造方法的示意圖。
圖6是表示另一變形例的半導體裝置的製造方法的示意圖。
圖7是表示進而另一變形例的半導體裝置的製造方法的示意圖。
圖8是表示實施例及比較例的半導體裝置的製造方法的條件的表。
圖9是表示實施例及比較例的半導體裝置的製造方法的效果確認試驗結果的表。
以下，一面參照圖式，一面詳細說明半導體裝置的製造方法、半導體裝置及壓著裝置的實施形態。
圖1是表示一實施形態的半導體裝置的製造方法的示意圖。如圖1所示，該半導體裝置的製造方法包括連接步驟，所述連接步驟是在載置於平台2上的透光性基板13上經由光硬化性的 接著層12而配置半導體元件11，並藉由熱壓著頭(壓著頭)3的加熱、加壓及光照射裝置4的光照射而將半導體元件11連接於透光性基板13。該連接步驟是藉由熱壓著裝置(壓著裝置)1來實現，所述熱壓著裝置(壓著裝置)1包含平台2、熱壓著頭3及光照射裝置4而構成。
半導體元件11例如是積體電路(integrated circuit，IC)晶片、大規模積體電路(large scale integrated circuit，LSI)晶片、電阻、電容器(condenser)等各種元件。半導體元件11只要是可連接至透光性基板13的元件，即無特別限制。
透光性基板13例如是包含規定的配線的基板，所述規定的配線用以電性連接於半導體元件11的凸塊(bump)等端子。透光性基板13例如是厚度1mm以下的薄型玻璃基板。又，作為透光性基板13，除了玻璃基板以外，亦可使用聚亞醯胺基板、聚對苯二甲酸乙二醇酯基板、聚碳酸酯基板、聚萘二甲酸乙二醇酯基板、玻璃強化環氧基板、酚醛紙基板、陶瓷基板、積層板等。該些基板中，較佳為使用對紫外光的透過性優異的玻璃基板、聚對苯二甲酸乙二醇酯基板、聚碳酸酯基板、聚萘二甲酸乙二醇酯基板。
再者，所謂藉由該半導體裝置的製造方法而製作的半導體裝置14，只要是將半導體元件11與透光性基板13電性連接而成的裝置，即無特別限制，例如亦包括將半導體元件11僅配置於透光性基板13的端部的裝置，如液晶顯示器或有機電致發光 (electroluminescence，EL)顯示器。
接著層12例如藉由含有光潛伏性的聚合起始劑及聚合性化合物的光硬化系的接著材料來形成。作為此種接著材料，可列舉各向異性導電膜(anisotropic conductive film，ACF)、各向異性導電膏(anisotropic conductive paste，ACP)、絕緣膜(non-conductive film，NCF)、絕緣膏(non-conductive paste，NCP)等。此外，藉由使上述光硬化系的接著材料含有熱潛伏性的聚合起始劑及聚合性化合物，亦可形成為可藉由光及熱而硬化的接著材料。
使接著層12硬化時，使用導入來自光照射裝置4的光的透光性構件15。透光性構件15例如是由與上述的透光性基板13相同的材料構成的板狀構件，配置於平台2上。透光性構件15的厚度較佳為相對於透光性基板13的厚度而具有充分的厚度，具體而言為1mm~10mm左右。並且，自確保熱壓著時的半導體元件11及透光性基板13的姿態的穩定性而言，透光性構件15的平面形狀較佳為設為與透光性基板13的平面形狀相同。透光性構件15既可固定於平台2上，亦可不固定而載置於平台2上。
在該透光性構件15上，形成有使來自光照射裝置4的光反射的光反射層16。本實施形態的光反射層16是遍及透光性構件15的底面，即，遍及朝向平台2側的面的整個面而形成。光反射層16較佳為例如對360nm的波長的光的鏡面反射率為50%以上。作為形成此種光反射層16的材料，例如可列舉鋁、銅、鈹、 銀、金、鈦、鐵、或含有所述金屬中的一種的合金等。再者，上述鏡面反射率例如可藉由JIS Z8741-1997所記載的方針來測定。
為了提高光反射層16的反射率，亦可藉由電解研磨或化學研磨來對金屬的表面實施拋光。並且，亦可與此相反，藉由鋁陽極氧化處理(alumite process)等處理來使金屬的表面粗糙化。此時，在來自光反射層16的反射光中含有大量散射成分。
作為光反射層16，亦可使用發揮使光相互增強的作用的多層膜。作為此種多層膜，例如可列舉將鉬層與矽層交替地積層而成的Mo/Si多層膜、或將鉬層與鈹層交替地積層而成的Mo/Be多層膜等。
光照射裝置4例如是照射紫外線等活性光線的裝置，靠近平台2上的透光性基板13的載置區域而配置。並且，光照射裝置4的光軸配置成相對於平台2的上表面具有規定的角度θ，自光照射裝置4射出的光藉由透光性構件15的底面側的光反射層16而反射後，入射至接著層12。來自光照射裝置4的光的入射位置例如既可為透光性基板13的上表面或透光性基板13的側面，亦可為接著層12的側面。
當對光照射裝置4的光軸相對於平台2的角度θ進行固定時，較佳為根據接著層12與光反射層16之間的距離來確定角度θ。例如，當距離為1mm以下時，較佳為將θ設為35°以下，當距離為3mm以下時，較佳為將θ設為50°以下。並且，當距離為10mm以下時，較佳為將θ設為80°以下。再者，亦可藉由擺 動裝置(未圖示)來支持光照射裝置4，使得在光照射過程中使光軸與平台上表面所成的角度θ以規定的週期發生變動。再者，在本實施形態中，已揭示使用一個光照射裝置4的形態，但亦可使用多個光照射裝置4。
在使用如上所述的熱壓著裝置1的半導體裝置的製造方法中，藉由配置於較接著層12更靠平台2側的光反射層16，而可自接著層12的底面側照射來自光照射裝置4的光。因此，與僅自接著層12的周圍進行光照射時相比，可將充分量的光照射至接著層12，從而獲得半導體元件11與透光性基板13的良好的連接性。並且，可藉由僅僅在較接著層12更靠平台2側設置光反射層16的簡單構成來實現，因此亦可避免熱壓著裝置1的改造成本增加。
並且，在該半導體裝置的製造方法中，在厚度1mm以下的透光性基板13的底面側進而配置有相對於透光性基板13充分厚的透光性構件15，在該透光性構件15的底面側設置有光反射層16。因此，即使透光性基板13為薄的玻璃基板，亦可藉由透光性構件15來確保光相對於接著層12的抵達距離，從而可使來自光照射裝置4的光充分照射至接著層12的整個底面。當使光照射裝置4相對於光反射層16擺動時，而使照射至接著層12的光變得均勻，從而半導體元件11與透光性基板13的連接性進一步變得良好。
又，在使用該半導體裝置的製造方法而獲得的半導體裝置14中，將半導體元件11與透光性基板13以充分的連接強度加 以連接。其結果為，可獲得連接電阻長期且充分地受到抑制的半導體裝置14。
在上述實施形態中，是將光反射層16形成於透光性構件15的底面側，但亦可如圖2所示，將光反射層16形成於透光性構件15的上表面側，且亦可圖3所示，將光反射層16形成於透光性構件15的內部。並且，當如圖2所示將光反射層16形成於透光性構件15的上表面側時，亦可在不具有透光性的構件的上表面側形成光反射層16。
當將光反射層16形成於透光性構件15的內部時，亦可如圖4所示，在彎成上述平台側2突出的狀態下設置光反射層16。此時，可擴大光反射層16上的光的反射角，從而可使來自光照射裝置4的光進一步充分地照射至接著層12的整個底面。並且，光反射層16與透光性構件15既可為一體的構件，亦可為各自獨立的構件。
並且，圖5是表示變形例的半導體裝置的製造方法的示意圖。該圖5所示的半導體裝置的製造方法與上述實施形態的不同點在於，不使用透光性構件15，而在透光性基板13的底面側直接設置有光反射層16。此時，亦是光反射層16與透光性基板13既可為一體的構件，亦可為各自獨立的構件。
在此種半導體裝置的製造方法中，亦可藉由配置於較接著層12更靠平台2側的光反射層16而自接著層12的底面側照射來自光照射裝置4的光。因此，與僅自接著層12的周圍進行光照 射時相比，可將充分量的光照射至接著層12，從而獲得半導體元件11與透光性基板13的良好的連接性。而且，可藉由僅僅在較接著層12更靠平台2側設置光反射層16的簡單構成來實現，因此亦可避免熱壓著裝置1的改造成本增加。
又，圖6是表示另一變形例的半導體裝置的製造方法的示意圖。該圖6所示的半導體裝置的製造方法與上述實施形態的不同點在於，將透光性構件15設置於平台2上。
即，在該半導體裝置的製造方法中，藉由透光性構件15來形成平台2的表面部2a，並在表面部2a的底面側設置光反射層16，藉此在透光性基板13與平台2的基部2b之間配置有光反射層。
在此種半導體裝置的製造方法中，亦可藉由配置於較接著層12更靠平台2側的光反射層16而自接著層12的底面側照射來自光照射裝置4的光。因此，與僅自接著層12的周圍進行光照射時相比，可將充分量的光照射至接著層12，從而獲得半導體元件11與透光性基板13的良好的連接性。並且，可藉由僅僅在較接著層12更靠平台2側設置光反射層16的簡單構成來實現，因此亦可避免熱壓著裝置1的改造成本增加。
並且，圖7是表示進而另一變形例的半導體裝置的製造方法的示意圖。該圖7所示的半導體裝置的製造方法與上述實施形態的不同點在於，並非自平台2的上方側照射來自光照射裝置4的光，而設為自平台2的下方側照射來自光照射裝置4的光。該 方法適用於例如藉由鋁系合金而形成的電極圖案形成於透光性基板13的上表面側的情形。
更具體而言，在該半導體裝置的製造方法中，相對於透光性基板13而充分縮小平台2的尺寸，並且在平台2的上表面上設置光反射層16。並且，在較平台2的上表面更靠下方側，在平台2的兩側分別配置光照射裝置4。
在此種半導體裝置的製造方法中，可通過透光性基板13而自接著層12的底面側照射來自光照射裝置4的光。並且，藉由形成於透光性基板13的上表面側的電極圖案或半導體元件背面(與接著層相接之側的面)而反射至平台2側的一部分光，藉由平台2的上表面的光反射層16而反射，從而可確保光相對於接著層12的抵達距離。因此，與僅自接著層12的周圍進行光照射時相比，可將充分量的光照射至接著層12，從而獲得半導體元件11與透光性基板13的良好的連接性。並且，可藉由僅僅在較接著層12更靠平台2側設置光反射層16的簡單構成來實現，因此亦可避免熱壓著裝置1的改造成本增加。
此外，在該半導體裝置的製造方法中，將光照射裝置4配置於較平台2的上表面更靠下方側。熱壓著頭3的周圍是裝置構成容易變得複雜的區域，因此藉由將光照射裝置4配置於較平台2的上表面更靠下方側，可確保熱壓著頭3周圍的裝置的配置自由度。
以下，對實施例進行說明。
[各向異性導電性接著劑]
在用作接著層的各向異性導電性接著劑中，使用苯氧基樹脂(phenoxy resin)(東都化成製，商品名：PKHC，40質量%甲苯溶液)、雙酚A型環氧樹脂(東都化成製，商品名：YD-127)、光硬化劑(艾迪科(ADEKA)，品名：SP-170)、添加劑(道康寧東麗矽酮(Dow Corning Toray Silicone)製，商品名：SH6040)及導電粒子(積水化學製，商品名：AU-203A)。並且，在將該些物質以質量比40：55：5：5：30的比例加以混合後，使用刀式塗佈機(knife coater)塗佈於厚度為40μm的聚對苯二甲酸乙二醇酯(polyethylene terephthalate，PET)樹脂膜上，藉由70℃、5分鐘的熱風乾燥而獲得厚度為20μm的膜狀的接著層。
[光反射層]
製作以下的光反射層A~光反射層C，作為光反射層。在光反射層A中，在40mm×40mm、厚度6mm的鋁平面鏡TFA-40S06-1(西格瑪光機(Sigma Koki)股份有限公司製)的與鋁反射層側為相反側的面上，使用接著劑high super 5(施敏打硬(Cemedine)股份有限公司製)而積層有40mm×40 mm、厚度1mm的康寧(Corning)公司製派熱克斯(Pyrex)玻璃。
在光反射層B中，在鋁平面鏡TFA-40S06-1的鋁反射層側的面上，使用接著劑high super 5(施敏打硬股份有限公司製)而積層有40mm×40mm、厚度1mm的康寧公司製派熱克斯玻璃。
在光反射層C中，在鋁平面鏡TFA-40S06-1的鋁反射層 側的面上，使用接著劑high super 5(施敏打硬股份有限公司製)而積層有40mm×40mm、厚度6mm的康寧公司製派熱克斯玻璃。並且，將各光反射層分別配置於倒裝晶片接合器(flip chip bonder)FCB-3(松下(Panasonic)公司製)的平台上。
[光照射裝置]
使用高壓汞燈Spot Cure SP-7(優志旺(Ushio)電機股份有限公司製)作為光照射裝置。將該裝置配置於倒裝晶片接合器FCB-3(松下公司製)的平台上，並以光纖的光射出端的光軸相對於光反射層成規定的入射角θ的方式加以保持。再者，將光照射裝置的曝光量的測定點配置於透光性基板的底面上的光照射裝置一側的邊的附近。光照射裝置的光射出端與測定點的距離設為約4cm。
[半導體元件的連接] (實施例)
將藉由上述製法而獲得的膜狀的接著層以2mm×20mm的大小自PET樹脂膜轉印至玻璃基板(康寧#1737、外形38mm×28mm、厚度0.5mm、表面上含有氧化銦錫(Indium tin oxide，ITO)配線圖案(圖案寬度50μm、間距50μm)的基板)。並且，將該玻璃基板配置於平台上的光反射層上，一面進行曝光，一面利用倒裝晶片接合器FCB-3(松下公司製)對IC晶片(外形1.7mm×17.2mm、厚度0.55mm、凸塊的大小50μm×50μm、凸塊的間距50μm)進行加熱、加壓而加以安裝。關於自接著層的底面至光反射層的 上表面的距離，在光反射層A的情形時為0.5mm，在光反射層B中為1.5mm，在光反射層C中為6.5mm。關於實施例1~實施例12中的光的入射角θ、光反射層的種類、接著層與光反射層之間的距離、曝光量、連接溫度、時間及壓力，如圖8所示。並且，同時實施加熱壓著與曝光。
(比較例)
在比較例1中，將與實施例2相同的玻璃基板配置於平台上的光反射層，不進行接著層的曝光，除此以外，在同樣的條件下實施半導體元件與玻璃基板的連接。又，在比較例2中，不介隔積層有派熱克斯玻璃的鋁平面鏡而將與實施例2相同的玻璃基板配置於平台上，除此以外，在與實施例2相同的條件下實施半導體元件與玻璃基板的連接。
[效果確認試驗]
自在圖8所示的條件下連接的實施例1~實施例12及比較例1、比較例2的連接體去除半導體元件，並收集所露出的接著層。接著，藉由紅外線吸收光譜，根據連接前的環氧基的信號強度的面積與連接後的環氧基的信號強度的面積之比，算出接著層的硬化率。並且，使用黏結強度試驗機(bond tester)(德璟(Dage)公司製)，對半導體元件與玻璃基板的連接體測定剛連接後的剪切接著強度。然後，對半導體元件與玻璃基板的連接體測定相鄰電路間的電阻值(所有14個端子中的最大值)。該電阻值的測定在溫度85℃、濕度85%、100個小時的耐濕試驗後亦再度實施。
圖9是表示該試驗結果的表。如該表所示，在比較例1中未進行接著層的硬化，在比較例2中為15%左右的硬化，與此相對在實施例1~實施例12中，與比較例相比觀察到接著層的充分硬化。在使用光反射層A的實施例1~實施例4中，存在隨著縮小光的入射角θ而硬化率變高的傾向，但在使用光反射層B、光反射層C的實施例5~實施例12中，幾乎未觀察到對入射角θ的依賴性，除了實施例5以外均達到96%~98%的高硬化率。
自以上的結果可確認，藉由光反射層，能夠促進接著層的硬化。並且，可確認，藉由充分設置接著層與光反射層的距離，能夠更確實地進行接著層的硬化。並且，接著強度大體與接著層的硬化率成比例，在硬化率超過90%的實施例4、實施例6~實施例12中，可實現40N/m以上的高接著強度。
關於連接電阻，在比較例1、比較例2中，電阻值超過測定範圍而升高，從而未形成半導體元件與玻璃基板之間的電性連接。與此相對，在一部分實施例中，在雖然連接電阻增大，但硬化率超過90%的實施例4、實施例6~實施例12中，可確認在實施耐濕試驗後亦可維持未達5Ω的低連接電阻。
1‧‧‧熱壓著裝置(壓著裝置)
2‧‧‧平台
3‧‧‧熱壓著頭(壓著頭)
4‧‧‧光照射裝置
11‧‧‧半導體元件
12‧‧‧接著層
13‧‧‧透光性基板
14‧‧‧半導體裝置
15‧‧‧透光性構件
16‧‧‧光反射層
θ‧‧‧光照射裝置的光軸相對於平台的上表面所成的角度

Claims (25)

  1. 一種半導體裝置的製造方法，其特徵在於，包括連接步驟，上述連接步驟是在載置於平台上的透光性基板上經由光硬化性的接著層而配置半導體元件，並藉由壓著頭的加壓及光照射裝置的光照射而將上述半導體元件連接於上述透光性基板，在上述連接步驟中，在較上述接著層更靠上述平台側設置光反射層，利用上述光反射層使來自上述光照射裝置的光反射而照射至上述接著層，藉此使上述接著層硬化。
  2. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中在上述接著層與上述平台之間設置上述光反射層。
  3. 如申請專利範圍第1項或第2項所述的半導體裝置的製造方法，其中上述透光性基板是厚度1mm以下的玻璃基板，在上述玻璃基板與上述平台之間進而配置透光性構件，在上述玻璃基板與上述平台之間設置上述光反射層。
  4. 如申請專利範圍第3項所述的半導體裝置的製造方法，其中在上述透光性構件中，在朝向上述玻璃基板側的面上設置上述光反射層。
  5. 如申請專利範圍第3項所述的半導體裝置的製造方法，其中 在上述透光性構件中，在朝向上述平台側的面上設置上述光反射層。
  6. 如申請專利範圍第3項所述的半導體裝置的製造方法，其中在上述透光性構件的內部設置上述光反射層。
  7. 如申請專利範圍第6項所述的半導體裝置的製造方法，其中在上述透光性構件的內部，在彎成上述平台側突出的狀態下設置上述光反射層。
  8. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中藉由透光性構件來形成上述平台的表面部，在上述透光性基板與上述平台的基部之間設置上述光反射層。
  9. 如申請專利範圍第1項至第8項中任一項所述的半導體裝置的製造方法，其中一面使上述光照射裝置相對於上述光反射層而擺動，一面進行光照射。
  10. 如申請專利範圍第1項至第9項中任一項所述的半導體裝置的製造方法，其中將上述光照射裝置配置於較上述平台的表面更靠下方側。
  11. 如申請專利範圍第1項至第10項中任一項所述的半導體 裝置的製造方法，其中上述光照射裝置的光軸是相對於上述平台的上表面而傾斜地配置。
  12. 如申請專利範圍第1項至第11項中任一項所述的半導體裝置的製造方法，其中將上述半導體元件的端子與上述透光性基板的配線加以電性連接。
  13. 一種半導體裝置，其是利用如申請專利範圍第1項至第12項中任一項所述的半導體裝置的製造方法來製造。
  14. 一種壓著裝置，其特徵在於包括：平台，載置透光性基板，上述透光性基板經由光硬化性的接著層而連接於半導體元件；壓著頭，對載置於上述平台上的上述透光性基板及上述半導體元件進行加壓；光照射裝置，配置於上述透光性基板的載置區域的周圍；以及光反射層，設置於較上述接著層更靠上述平台側，使來自上述光照射裝置的光向上述接著層反射。
  15. 如申請專利範圍第14項所述的壓著裝置，其中在上述接著層與上述平台之間設置有上述光反射層。
  16. 如申請專利範圍第14項或第15項所述的壓著裝置，其中上述透光性基板是厚度1mm以下的玻璃基板， 在上述玻璃基板與上述平台之間進而配置有透光性構件，在上述玻璃基板與上述平台之間設置有上述光反射層。
  17. 如申請專利範圍第16項所述的壓著裝置，其中在上述透光性構件中，在朝向上述玻璃基板側的面上設置有上述光反射層。
  18. 如申請專利範圍第16項所述的壓著裝置，其中在上述透光性構件中，在朝向上述平台側的面上設置有上述光反射層。
  19. 如申請專利範圍第16項所述的壓著裝置，其中在上述透光性構件的內部設置有上述光反射層。
  20. 如申請專利範圍第19項所述的壓著裝置，其中在上述透光性構件的內部，在彎成上述平台側突出的狀態下設置有上述光反射層。
  21. 如申請專利範圍第14項所述的壓著裝置，其中藉由透光性構件來形成上述平台的表面部，在上述透光性基板與上述平台的基部之間設置有上述光反射層。
  22. 如申請專利範圍第14項至第21項中任一項所述的壓著裝置，其中上述光照射裝置可相對於上述光反射層而擺動。
  23. 如申請專利範圍第14項至第22項中任一項所述的壓著裝置，其中 上述光照射裝置配置於較上述平台的表面更靠下方側。
  24. 如申請專利範圍第14項至第23項中任一項所述的壓著裝置，其中上述光照射裝置的光軸是相對於上述平台的上表面而傾斜地配置。
  25. 如申請專利範圍第14項至第24項中任一項所述的壓著裝置，其中將上述半導體元件的端子與上述透光性基板的配線加以電性連接。
TW102124102A 2012-07-06 2013-07-05 半導體裝置的製造方法、半導體裝置以及壓著裝置 TW201411747A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012152667 2012-07-06
JP2012159767 2012-07-18
JP2012236912 2012-10-26

Publications (1)

Publication Number Publication Date
TW201411747A true TW201411747A (zh) 2014-03-16

Family

ID=49814960

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102124102A TW201411747A (zh) 2012-07-06 2013-07-05 半導體裝置的製造方法、半導體裝置以及壓著裝置

Country Status (4)

Country Link
JP (1) JP2014103378A (zh)
KR (1) KR20140005797A (zh)
CN (2) CN103531489A (zh)
TW (1) TW201411747A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6145647B2 (ja) * 2013-09-26 2017-06-14 パナソニックＩｐマネジメント株式会社 部品実装装置及び部品実装方法
JP6229165B2 (ja) * 2014-08-20 2017-11-15 パナソニックＩｐマネジメント株式会社 部品圧着装置
US11608453B2 (en) * 2018-01-25 2023-03-21 Kulicke And Soffa Industries, Inc. Bonding tools for bonding machines, bonding machines for bonding semiconductor elements, and related methods
KR20220064835A (ko) 2020-11-12 2022-05-19 정한철 요철 컵라면 뚜껑
CN116110805B (zh) * 2023-04-13 2023-07-11 深圳宏芯宇电子股份有限公司 芯片键合方法、结构及存储器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62252946A (ja) * 1986-04-25 1987-11-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0653283A (ja) * 1992-07-31 1994-02-25 Matsushita Electric Ind Co Ltd 電極接合装置
JP3220254B2 (ja) * 1992-09-24 2001-10-22 京セラ株式会社 半導体素子の実装方法
JPH06168979A (ja) * 1992-11-30 1994-06-14 Kyocera Corp 半導体素子の実装方法
JP2000058567A (ja) * 1998-08-05 2000-02-25 Matsushita Electric Ind Co Ltd 半導体装置の組立用治具及び組立方法
JP2000150571A (ja) * 1998-11-05 2000-05-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2000243781A (ja) * 1999-02-17 2000-09-08 Seiko Precision Inc 基板とリードとの接合方法
JP3780806B2 (ja) * 2000-03-07 2006-05-31 松下電器産業株式会社 電子部品の実装装置

Also Published As

Publication number Publication date
CN103531489A (zh) 2014-01-22
KR20140005797A (ko) 2014-01-15
CN203367239U (zh) 2013-12-25
JP2014103378A (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
JP6732057B2 (ja) 発光装置の製造方法
US7227267B2 (en) Semiconductor package using flip-chip mounting technique
TWI640108B (zh) 發光裝置、異向性導電接著劑、發光裝置製造方法
JP6704965B2 (ja) 発光モジュール及び発光モジュールの製造方法
TW201411747A (zh) 半導體裝置的製造方法、半導體裝置以及壓著裝置
TWI540591B (zh) A connection method, a method of manufacturing a connector, and a linker
US8450847B2 (en) Optoelectronic semiconductor chip fitted with a carrier
CN109103317B (zh) 具有发光功能的透光板及其制造方法
US20150076545A1 (en) Electronic component package and method of manufacturing same
JP2013016819A (ja) パッケージングされた電子デバイス及びその製作方法
KR20140139902A (ko) 이방성 도전 필름 적층체, 이를 포함하는 표시 장치 및 표시 장치 제조 방법
TWI513583B (zh) 接合體及其製造方法
JP2020141101A (ja) 発光装置及び発光装置の製造方法
JP5730035B2 (ja) 接続構造体の製造方法、異方性導電接続方法及び接続構造体
KR20110110957A (ko) Ｌｅｄ 패키지
CN110246829B (zh) 半导体封装件和半导体模块
TWI581972B (zh) A method of manufacturing a connecting body, and a method of connecting an electronic component
TWI595819B (zh) 半導體裝置的製造方法以及半導體裝置
JP2017041561A (ja) 半導体装置
KR100834262B1 (ko) 자외선 경화성 도전접착제를 이용한 평판디스플레이의무가열 회로 접속장치 및 접속방법
TW201322523A (zh) 可撓式發光模組之製造方法
JP3238256B2 (ja) 半導体装置、イメージセンサ装置及びそれらの製造方法
Wang et al. Fine-pitch chip-on-flex packaging of optoelectronic devices using low temperature optodic bonding
KR20200137247A (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
TWI433245B (zh) 使用非導電膠膜之覆晶接合方法