KR20200137247A - 마이크로 엘이디 디스플레이 및 이의 제작 방법 - Google Patents

마이크로 엘이디 디스플레이 및 이의 제작 방법 Download PDF

Info

Publication number
KR20200137247A
KR20200137247A KR1020190063285A KR20190063285A KR20200137247A KR 20200137247 A KR20200137247 A KR 20200137247A KR 1020190063285 A KR1020190063285 A KR 1020190063285A KR 20190063285 A KR20190063285 A KR 20190063285A KR 20200137247 A KR20200137247 A KR 20200137247A
Authority
KR
South Korea
Prior art keywords
micro led
metal particles
polymer adhesive
substrate
connection pad
Prior art date
Application number
KR1020190063285A
Other languages
English (en)
Inventor
이병훈
김태일
구자명
이주승
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020190063285A priority Critical patent/KR20200137247A/ko
Priority to PCT/KR2020/006796 priority patent/WO2020242176A1/ko
Publication of KR20200137247A publication Critical patent/KR20200137247A/ko
Priority to US17/456,838 priority patent/US20220085265A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08148—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area protruding from the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 다양한 실시예는 마이크로 엘이디 디스플레이 제작 방법이 개시된다. 개시된 제작 방법은 회로 부분을 포함하는 기판 일면에 복수 개의 금속 입자들을 함유한 고분자 접착 용액이 제1두께로 코팅되는 제1과정; 상기 고분자 접착 용액 상에 복수 개의 마이크로 엘이디 칩들이 배열된 후, 부착되는 제2과정; 상기 부착된 복수 개의 마이크로 엘이디 칩들이 가열 및 가압에 의해 하강하여, 상기 접속 패드가 상기 금속 입자 들과 가까워지고, 상기 금속 입자들 주변과 접속 패드 사이가 물리적으로 연결되는 제3과정; 및 가열 및 가압에 의해 상기 금속 입자들이 상기 접속 패드 및 상기 회로 부분과 각각 화학적으로 결합되어 상기 마이크로 엘이디 칩과 상기 회로 부분 사이가 전기적으로 연결되는 제4과정을 포함할 수 있다. 그 밖에 다양한 실시예들이 가능하다.

Description

마이크로 엘이디 디스플레이 및 이의 제작 방법{MICRO LED DISPLAY AND MANUFACTURING METHOD THEREOF}
본 발명의 다양한 실시예는 마이크로 엘이디 디스플레이 및 이의 제작 방법에 관한 것이다.
다양한 전자 소자의 집적화 및 성능 향상은 전자 장치의 소형화와 성능 발전에 크게 기여하고 있다. 이러한 소형화 및 집적화된 전자소자들을 회로나 기판에 안정적으로 연결하기 위해 다양한 방법과 연구가 시도되고 있다.
일반적으로 발광 다이오드, 트랜지스터 등의 다양한 전자 소자를 브레드 보드와 같은 기판의 금속 패드에 전기적으로 연결하는 방법으로 금속 와이어 본딩과 플립-칩(flip-chip) 본딩 방법이 주로 사용되고 있다.
금속 와이어 본딩 방법은 전자 소자의 전극이 위쪽에 있을 때 사용하는 방법으로, 알루미늄이나 금을 금속 와이어의 소재로 이용한다. 모세관을 포함한 장비를 이용하여 전자소자의 전극과 기판의 금속패드를 직접적으로 연결시켜주는 방법이다.
금속 와이어 본딩 방법의 몇 가지 문제들을 극복하기 위해 플립-칩 본딩 방식이 최근 이를 대체하고 있다. 플립-칩 본딩 방법은 전자 소자의 전극이 아래쪽에 있는 경우 사용되는 방법으로, 주로 솔더 범프를 전자 소자 전기적 연결에 이용할 수 있다. 플립-칩 본딩 방법은 전자 소자의 전극이나 기판의 금속 패드에 솔더 범프(solder bump)를 패터닝하고, 이에 열을 가해 전기적으로 연결하는 방법이다.
한편, 디스플레이의 지속적인 고휘도, 고해상도, 대형화 개발 방향과 더불어 최근에는 에코 전자제품의 추세에 따라 고효율, 저전력 등의 요구도 커지고 있다. 이에 따라 LCD 패널을 대체할 새로운 디스플레이로서 OLED 패널이 각광 받고 있으나, 아직까지 낮은 양산 수율에 따른 높은 가격, 대형화 및 신뢰성 이슈 등이 해결과제로 남아있다.
이를 대체 혹은 보완할 새로운 제품으로 R(red), G(green), B(blue)의 색을 발광하는 LED(Light emitting diode)를 기판 상에 직접 실장하여, 디스플레이 패널로 만드는 기술에 대한 연구가 시도되고 있다.
그러나, 디스플레이를 구현하기 위해서는 현재의 픽셀에 대응할 수 있는 초소형 마이크로 엘이디의 개발이 선행되어야 하며, 수십 ㎛ 크기의 마이크로 엘이디 칩을 어떻게 집어서 얼마나 정밀하게 기판 상에 위치시킬 것이며, 어떻게 기판과 전기적으로 연결 시켜 줄 것인가에 대한 문제를 선행적으로 해결해야만 한다.
그러나, 디스플레이를 구현하기 위해서는 현재의 픽셀에 대응할 수 있는 초소형 마이크로 엘이디의 개발이 선행되어야 하며, 수십 ㎛ 크기의 마이크로 엘이디 칩을 어떻게 집어서 얼마나 정밀하게 기판 상에 위치시킬 것이며, 수십 ㎛ 크기의 마이크로 엘이디 칩상에 위치하고 있는 수 ㎛ 크기의 전극과 어떻게 기판과 전기적으로 연결 시켜 줄 것인가에 대한 문제를 선행적으로 해결해야만 한다.
금속 와이어 본딩 방법의 경우, 복잡한 공정과 낮은 수득율(throughput), 기판과 소자를 연결하는 금속 와이어의 불안정성에 의해 사용이 제한될 수 있다.
이를 대체하기 위해 사용되는 솔더 범프를 이용한 플립-칩(flip-chip) 본딩 방법은 몇 가지 한계점을 가지고 있다. 플립-칩 본딩 방법은 널리 사용되고 있는 방법이지만, 전극에 일일이 범프(bump)를 패터닝해야 하는 단점이 있으며 수 ㎛ 크기의 범프의 패터닝은 어려운 것으로 알려져있다.
본 발명의 다양한 실시예는 마이크로 사이즈의 마이크로 엘이디 칩의 연결에 적합하고 대면적 공정에 높은 수득률로 적용가능한 마이크로 엘이디 디스플레이 및 이의 제작 방법을 제공하는데 있다.
본 발명의 다양한 실시예는 전기적으로 절연특성을 가진 고분자에 포함된 전도성 금속 파티클을 이용하여 기판과 전자 소자를 전기적, 물리적 및 화학적으로 연결시킬 수 있는 마이크로 엘이디 디스플레이 및 그의 제작 방법을 제공하는데 있다.
본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이 제작 방법은 회로 부분을 포함하는 기판 일면에 복수 개의 금속 입자들을 함유한 고분자 접착 용액이 제1두께로 코팅되는 제1과정; 상기 고분자 접착 용액 상에 복수 개의 마이크로 엘이디 칩들이 배열된 후, 부착되는 제2과정;상기 부착된 복수 개의 마이크로 엘이디 칩들이 가열 및 가압에 의해 하강하여, 상기 접속 패드가 상기 금속 입자 들과 가까워지고, 상기 금속 입자들 주변과 접속 패드 사이가 물리적으로 연결되는 제3과정; 및 가열 및 가압에 의해 상기 금속 입자들이 상기 접속 패드 및 상기 회로 부분과 각각 합금에 의한 화학적으로 결합되어 상기 마이크로 엘이디 칩과 상기 회로 부분 사이가 전기적으로 연결되는 제4과정을 포함할 수 있다.
본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이는 일면에 회로 부분을 포함하는 기판; 상기 기판 일면에 제1두께로 형성되며, 복수 개의 금속 입자들을 포함하는 고분자 접착층; 상기 고분자 접착층에 배열된 상태로 부착되며, 상기 고분자 접착층에 속하는 제1부분과, 상기 고분자 접착층에 속하지 않는 제2부분을 포함하는 복수 개의 마이크로 엘이디 칩들; 및 상기 복수 개의 금속 입자들에 의해 상기 마이크로 엘이디 칩들의 접속 패드와 상기 회로 부분 사이에 형성되는 도전 구조를 포함할 수 있다.
본 발명에 따르면, 나도 사이즈의 금속 입자가 포함된 고분자 접착 용액의 코팅 및 UV 경화, 열처리만의 간단한 공정으로 전자 소자, 예컨대 마이크로 엘이디 칩과 기판을 전기적으로 용이하게 연결할 수 있다.
본 발명에 따르면, 고압과 고열로 인해 전자소자와 기판에 가해지는 손상을 최소화할 수 있으며, 이에 따라 높은 수득률로 디스플레이 소자, 예컨대 마이크로 엘이디 디스플레이를 제작할 수 있다.
본 발명에 따르면, 제작 공정이 매우 간단하므로 디스플레이 소자, 예컨대 마이크로 엘이디 디스플레이의 대면적화 공정의 개선에 응용될 수 있다.
도 1은 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 구조를 나타내는 단면도이다.
도 2는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이가 어닐링되는 과정을 나타내는 단면도이다.
도 3a 내지 도 3d는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 제조 과정을 순차적으로 각각 나타내는 단면도이다.
도 4은 본 발명의 다양한 다른 실시예에 따른 마이크로 엘이디 디스플레이의 일부 구조를 나타내는 단면도이다.
도 5a 내지 도 5d는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 제조 과정을 순차적으로 각각 나타내는 단면도이다.
도 6a 내지 도 6e는 본 발명의 다양한 실시예에 또 따른 마이크로 엘이디 디스플레이의 제조 과정을 순차적으로 각각 나타내는 단면도이다.
도 7는 본 발명의 다양한 실시예에 따른 디스플레이 제작 방법을 이용하여 제작된 디스플레이를 나타내는 평면도이다.
도 8은 본 발명의 다양한 실시예에 따른 디스플레이 제작 방법을 이용하여 제작된 마이크로 엘이디 디스플레이를 합체한 대화면 사이즈의 디스플레이를 나타내는 평면도이다.
이하, 본 개시의 다양한 실시예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 개시를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 실시예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
도 1은 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 구조를 나타내는 단면도이다.
도 1을 참조하면, 한 실시예에 따른 디스플레이 장치(10)는 복수개의 발광 소자를 기판(11)에 배열하는 구조를 이용하는 디스플레이 소자로서, 복수 개의 마이크로 엘이디 칩(20)들을 플레이팅한 디스플레이 장치일 수 있다. 한 실시예에 따르면 디스플레이 장치(10)는 기판(11)과, 고분자 접착층(12)과, 복수 개의 마이크로 엘이디 칩(20)들을 포함할 수 있다. 이하에서는 디스플레이 장치(10)를 마이크로 엘이디 디스플레이라고 지칭하기로 한다.
한 실시예에 따르면, 고분자 접착층(12)에 의해 기판(11)에 플레이팅된 후에 도전되는 복수 개의 발광 소자들, 예컨대 마이크로 엘이디 칩들(20)은 디스플레이의 광원으로서, 기판(11) 상에 플레이팅된 후에 도전될 수 있다. 예컨대, 마이크로 엘이디 칩(20)은 대략적으로 100μm 이하의 크기를 가지며, 보통 수십 μm 사이즈일 수 있다. 한 실시예에 따르면, 마이크로 엘이디 칩(20)은 발광체(21)와 접속 패드(22)를 포함할 수 있다. 한 실시예에 따르면, 발광체(21)의 일면(21a)은 빛이 출광하는 면일 수 있고, 타면(21b)은 접속 패드(22)가 배치되는 면일 수 있다. 한 실시예에 따르면, 복수 개의 마이크로 엘이디 칩(20)은 접속 패드-다운(pad-down) 상태로 고분자 접착층(12) 상에 배열된 후 부착될 수 있다. 한 실시예에 따르면, 각각의 복수 개의 마이크로 엘이디 칩(20)은 접착층(12) 상에서 제1부분(201)은 고분자 접착층(12) 내에 위치하고, 제2부분(202)은 고분자 접착층(12) 외부에 위치할 수 있다. 한 실시예에 따르면, 마이크로 엘이디 칩(20)은 접속 패드(22)가 고분자 접착층(12) 내에 위치하여 금속 입자들(112)과 접속되게 배치될 수 있다.
한 실시예에 따르면, 마이크로 엘이디 칩(20)은 대략적으도 제1부분(201)이 50% 이하이고, 제2부분(202)이 50% 이상으로 배치될 수 있다. 한 실시예에 따르면, 마이크로 엘이디 칩(20)은 접속 패드(22)가 고분자 접착층(12) 내에 위치하는 구조가 필요하므로, 제1부분(201)이 10% 이하이고, 제2부분(202)이 90% 이상으로 배치될 수 있다.
한 실시예에 따르면, 기판(11)은 복수개의 전기 소자, 예컨대 디스플레이의 발광 소자로 사용되는 마이크로 엘이디 칩(20)들을 정렬된 상태로 플레이팅하기 위한 지지 베이스일 수 있다. 예컨대, 기판(11)은 유리 재질이거나, 사파이어 재질이거나 투명 합성 수지이거나, 투명 세라믹 재질 중, 어느 하나로 구성될 수 있다. 한 실시예에 따르면, 기판(11)은 리지드한 재질이거나 플렉시블한 재질로 형성될 수 있다. 한 실시예에 따르면, 기판(11)은 마이크로 엘이디 칩들(20)이 접속되는 일면에 도전 재질로 형성된 회로 부분(110)이 형성될 수 있다. 예컨대, 회로 부분(110)은 TFT 회로일 수 있다. 한 실시예에 따르면, 회로 부분(110)은 층 형상으로 기판(11) 일면에 배치될 수 있다. 한 실시예에 따르면, 회로 부분(110)은 기판(11) 일면에 돌출된 형상으로 배치되거나, 함몰된 형상으로 배치될 수 있다.
한 실시예에 따르면, 기판(11) 일면에 고분자 접착층(12)이 형성될 수 있다. 한 실시예에 따르면, 고분자 접착층(12)은 접착 용액을 기판(11) 일면(11a)에 코팅한 후에 경화되어 형성되는 층으로서, 서로 분산된 복수 개의 금속 입자들(112)을 포함할 수 있다. 금속 입자들(112)은 나노 사이즈로서 대략적으로 50nm 내지 500nm 사이의 크기일 수 있다. 한 실시예에 따르면, 금속 입자들(112)은 고분자 접착층(12) 내에 균일 또는 불균일 상태로 배치될 수 있다. 한 실시예에 따르면, 적어도 하나 이상의 금속 입자들(112)은 마이크로 엘이디 칩의 접속 패드(22)와 기판(11)의 회로 부분(110) 간을 전기적으로 연결하는 도전 구조일 수 있다. 예컨대, 금속 입자(112)의 크기는 50nm 내지 500nm 사이의 크기일 수 있다. 한 실시예에 따르면, 기판(11) 위에 코팅되는 고분자 접착층(12)은 100nm 내지 1000nm 사이의 두께로 코팅될 수 있다.
한 실시예에 따르면, 고분자 접착층(12)은 배열된 각각의 마이크로 엘이디 칩(20)들을 지지하는 지지 구조일 수 있고, 복수 개의 금속 입자들(112)을 포함하기 때문에, 마이크로 엘이디 칩(20)을 기판(11)의 회로 부분(110)에 전기적으로 연결하는 도전 구조의 일부일 수 있다.
한 실시예에 따르면, 마이크로 엘이디 디스플레이(10)는 마이크로 엘이디 칩(20)의 접속 패드(22), 복수 개의 금속 입자들(112), 기판(11)의 회로 부분(110) 간의 접속 구조에 의해 마이크로 엘이디 칩(20)의 도전 구조가 형성될 수 있다.
도 2는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이가 어닐링되는 과정을 나타내는 단면도이다.
도 2를 참조하면, 한 실시예에 따르면, 고분자 접착층(12) 상에 배열된 마이크로 엘이디 칩(20)은 가열 및 가압 공정에 의해 마이크로 엘이디 칩(20)의 접속 패드(22)와 기판(11)의 회로 부분(110) 간의 도전 구조가 형성될 수 있다. 한 실시예에 따르면, 도 2의 (a)에 도시된 바와 같이, 물리적으로 결합된 고분자 접착층(12) 상에 플레이팅된 복수개의 마이크로 엘이디 칩(20)은 가열 및 가압 공정에 의해 화학적 반응에 의해 마이크로 엘이디 칩(20)의 접속 패드(22)와 기판(11)의 회로 부분(110) 간의 도전 구조가 형성될 수 있다.
한 실시예에 따르면 기판(11) 상에 배치된 금속 입자(112)를 포함한 고분자 접착층(12)에 가열 혹은 가압 공정을 통해 마이크로 엘이디 칩(20)의 접속 패드(22)와 금속 입자(112) 간에 물리적 결합, 즉 도전 구조가 생성될 수 있다. 또한, 기판(11)의 회로 부분(110)과 금속 입자(112) 간에 물리적 결합, 즉 도전 구조가 생성될 수 있다. 이러한 금속 입자(112)의 주변에 발생하는 물리적 결합에 의해서 마이크로 엘이디 칩(20)의 접속 패드(22)와, 금속 입자(112) 및 기판(11)의 회로 부분(110) 간에 도전 구조가 형성될 수 있다. 이러한 과정에 의해서, 복수 개의 마이크로 엘이디 칩(20)들은 기판(11) 상에 본딩될 수 있다.
한 실시예에 따르면, 마이크로 엘이디 디스플레이는 대기 상태 혹은 불활성 기체 환경에서 어닐링 공정을 통해 화학적 결합 이후 냉각시킬 수 있다. 이러한 어닐링 공정 후, 화학적 결합이 이루어진 마이크로 엘이디 칩(20)의 도전 구조는 경화되고, 금속 입자(112)를 통해서 접속 패드(22)는 회로 부분(110)에 어닐링 공정 전보다 신뢰성 높고 안정적인 전기적 연결이 완성될 수 있다.
도 3a 내지 도 3d는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 제조 과정을 순차적으로 각각 나타내는 단면도이다.
도 3a 내지 도 3d를 참조하여, 한 실시예에 따른 마이크로 엘이디 디스플레이 제작 방법에 대해서 설명하면 다음과 같다.
도 3a를 참조하면, 준비된 기판(11) 상에 금속 입자(112)가 분산된 고분자 접착 용액(13)이 제1두께로 코팅될 수 있다. 예컨대, 제1두께는 충분히 얇은 정도의 두께일 수 있다. 한 실시예에 따르면, 고분자 접착 용액(13)의 제1두께는 100nm 내지 1000nm 사이일 수 있다. 한 실시예에 따르면, 고분자 접착 용액(13)의 코팅 방법은 대면적 코팅의 경우에 접착 용액(13)의 점도가 낮기 때문에 스핀 코팅 방법으로 코팅될 수 있고, 국부적인 면적의 코팅 방법은 인쇄 또는 제팅(jetting) 방법이 사용될 수 있다. 예컨대, 고분자 접착 용액(13)의 접착력은 1Mn/m2 이상의 접착력을 가질 수 있다. 한 실시예에 따르면, 고분자 접착 용액(13)은 자외선 경화제를 포함할 수 있다. 고분자 접착 용액(13)에 자외선을 조사하면, 조사된 부분의 접착력은 소멸될 수 있다.
한 실시예에 따르면, 기판(11)(10) 상에 코팅된 고분자 접착 용액(13)에 함유된 복수개의 금속 입자들(112)은 균일 또는 불균일하게 배열되며, 기판(11)(10)의 회로 부분(110) 상에 배열될 수 있다. 한 실시예에 따르면, 고분자 접착 용액(13)에 함유된 복수개의 금속 입자들(112)은 나노 사이즈, 예컨대 50nm 내지 500nm 사이의 크기일 수 있다. 한 실시예에 따르면, 고분자 접착 용액(13)에 함유된 금속 입자들(112)은 50℃ 내지 300℃ 사이에서 기판(11)(10)의 회로 부분(110)에 있는 금속 물질들과 합금을 형성하거나, 그 이하의 온도에서 녹는 점을 가질 수 있다.
이러한 고분자 접착 용액(13)이 코팅된 기판(11)(10) 상에 준비된 복수 개의 마이크로 사이즈의 전자 소자들, 예컨대 복수 개의 마이크로 엘이디 칩(20)이 원하는 위치에 준비될 수 있다. 한 실시예에 따르면, 각각의 마이크로 엘이디 칩(20)은 접속 패드 다운 상태로, 접속 패드가 고분자 접착 용액(13) 상에 위치할 수 있다. 예컨대, 마이크로 엘이디 칩(20)은 10 마이크로미터 내지 100 마이크로미터 사이의 사이즈를 가지며, 보통 수십 마이크로미터의 사이즈로 구성될 수 있다.
도 3b를 참조하면, 한 실시예에 따르면, 복수 개의 배열된 마이크로 엘이디 칩(20)은 코팅된 고분자 접착 용액(13) 상에 자중에 의해 낙하하여 부착될 수 있다. 한 실시예에 따르면, 액상의 고분자 접착 용액(13)의 점도가 낮기 때문에, 마이크로 엘이디 칩(20)은 자중 및 가열, 가압에 의해서, 고분자 접착 용액(13)의 상면에서 점차적으로 하강할 수 있다.
도 3c를 참조하면, 한 실시에에 따르면, 제1거리만큼 하강한 복수개의 마이크로 엘이디 칩(20)은 대기 상태에서, 가열(대략적으로 100℃ 이하에서 간단한 열처리) 및 가압(1N/m2 이상의 저압력)에 의해 고분자 접착 용액(13)에 에너지를 가하면 금속 입자(112)와 접속 패드(22) 사이 일부가 이격되는 공간이 발생할 수 있다.
도 3d를 참조하면, 고분자 접착 용액(13)의 계속적인 가열 및 가압 공정에 의해, 기판(11)의 회로 부분(110)과, 금속 입자(112) 및 접속 패드(22) 간을 [화학적]물리적 결합, 즉 전기적으로 연결할 수 있다. 한 실시예에 따르면, UV 경화성 고분자 접착 용액(13)을 사용하여 원하는 부분 이외의 접착성을 제거할 수 있다. 물리적으로 연결된 기판(11)과 마이크로 엘이디 칩(20) 사이를 가열과 가압 공정을 통해 기판(11) 회로 부분(110)과 전기 소자의 패드 사이에 화학적인 결합을 형성함으로써 더 안정적이고 신뢰성 높은 마이크로 엘이디 칩(20)-기판(11) 간 본딩 및 도전 구조를 형성할 수 있다.
이러한 상태의 마이크로 엘이디 칩(20)은 대기 상태에서 어닐링 공정을 통해 냉각시킬 수 있다. 이러한 어닐링 공정 후, 화학적 결합이 이루어진 마이크로 엘이디 칩(20)의 도전 구조는 경화되고, 금속 입자(112)를 통해서 접속 패드(22)는 회로 부분(110)에 안정적인 전기적 연결이 완성될 수 있다.
도 4는 본 발명의 다양한 다른 실시예에 따른 마이크로 엘이디 디스플레이(10)의 일부 구조를 나타내는 단면도이다.
도 4를 참조하면, 마이크로 엘이디 칩(20)과 기판(11) 간의 본딩 구조는 도 1에 도시된 마이크로 엘이디 칩(20)과 기판(11) 간의 본딩 구조와 비교하여, 접속 패드(22)와 회로 부분(110) 간의 도전 구조만 상이하고, 나머지 구조는 동일하기 때문에, 중복 기재를 피하기 위하여 동일한 구조는 생략하고, 상이한 구조만을 설명하기로 한다.
한 실시예에 따르면, 마이크로 엘이디 칩(20)과 기판(11)의 회로 부분(110) 간은 3차원 도전 구조(30)에 의해 전기적으로 연결될 수 있다. 한 실시예에 따르면, 기판(11)의 일면에는 회로 부분(110)이 배치되고, 회로 부분(110) 일면에는 3차원 도전 구조(30)가 배치될 수 있다. 한 실시예에 따르면, 3차원 도전 구조(30)는 층 형상으로 기판(11) 상에 형성될 수 있다. 예컨대, 3차원 도전 구조(30)는 인듐, 금과 같은 금속 원소를 포함하는 도금층일 수 있다. 한 실시예에 따르면, 3차원 도전 구조(30)는 산형부와 골형부가 번갈아 가면서, 반복적으로 형성될 수 있다. 예컨대, 회로 부분(110)은 TFT 회로일 수 있다.
한 실시예에 따르면, 기판(11)의 회로 부분(110) 상에 배치된 고분자 접착층(12)은 배열된 복수개의 마이크로 엘이디 칩(20)을 지지하는 지지 구조로서, 절연 재질일 수 있다. 한 실시예에 따르면, 고분자 접착층(12)은 경화되기 전에 점성이 낮은 용액으로서, 배열된 복수개의 마이크로 엘이디 칩(20)은 가열 및 가압과, 자중에 의해 소정의 거리로 하강한 후, 이어서 물리적으로 3차원 도전 구조(30)의 산형부의 피크 부분과 접할 수 있다. 이어서, 추가적으로 가압에 의한 금속-금속 결합을 형성하는 콜드 웰딩(cold welding) 공정을 통해, 배열된 접속 패드(22)와 피크 부분은 화학적으로 결합되어서, 안정적인 도전 구조가 형성될 수 있다.
한 실시예에 따르면, 3차원 도전 구조(30)의 높이(h0)는 5um 이하일 수 있고, 길이(l1)는 30um 이하로 형성될 수 있다. 예컨대, 3차원 도전 구조(30)의 높이(h0)는 바닥에서 산형부 피크 부분까지의 높이이며, 3차원 도전 구조(30)의 길이(l1)는 산형부 피크 부분에서 근접하는 다음 산형부 피크 부분까지 폭 길이일 수 있다. 이어서, 이러한 접속 패드(22)와 피크 부분 간의 콜드 웰딩 후, 접속 패드(22)와 피크 부분 사이가 화학적 결합함으로써, 마이크로 엘이디 칩(20)과 기판(11) 간의 도전 구조 및 본딩 결합이 완성될 수 있다.
도 5a 내지 도 5d는 본 발명의 다양한 실시예에 따른 마이크로 엘이디 디스플레이의 제조 과정을 순차적으로 각각 나타내는 단면도이다.
도 5a 내지 도 5d를 참조하여, 한 실시예에 따른 마이크로 엘이디 디스플레이 제작 방법에 대해서 설명하면 다음과 같다.
도 5a를 참조하면, 일면에 회로 부분이 형성된 기판(11)이 준비될 수 있다. 준비된 기판 상에 3차원 도전 구조가 형성될 수 있다. 한 실시예에 따르면, 3차원 도전 구조는 요철 형상, 예컨대 산형부와 골형부가 번갈아 가면서 형성될 수 있다. 산형부와 골형부는 회로 부분 상에 형성될 수 있다.
한 실시예에 따르면, 기판 상에 3차원 도전 구조가 형성된 후에, 고분자 접착 용액(13)이 제1두께로 코팅될 수 있다. 예컨대, 고분자 접착 용액(13)의 제1두께는 100nm 내지 1000nm 사이일 수 있다. 한 실시예에 따르면, 고분자 접착 용액(13)의 코팅 방법은 대면적 코팅의 경우에 접착 용액(13)의 점도가 낮기 때문에 스핀 코팅 방법으로 코팅될 수 있고, 국부적인 면적의 코팅 방법은 인쇄 또는 제팅(jetting) 방법이 사용될 수 있다. 예컨대, 고분자 접착 용액(13)의 접착력은 1Mn/m2 이상의 접착력을 가질 수 있다. 한 실시예에 따르면, 고분자 접착 용액(13)은 자외선 경화제를 포함할 수 있다. 고분자 접착 용액(13)에 자외선을 조사하면, 조사된 부분의 접착력은 소멸될 수 있다.
이러한 고분자 접착 용액(13)이 코팅된 기판(11) 상에 준비된 복수 개의 마이크로 사이즈의 전자 소자들, 예컨대 복수 개의 마이크로 엘이디 칩(20)이 원하는 위치에 준비될 수 있다. 한 실시예에 따르면, 각각의 마이크로 엘이디 칩(20)은 접속 패드-다운 상태로, 접속 패드(22)가 고분자 접착 용액(13) 상에 위치할 수 있다. 예컨대, 마이크로 엘이디 칩(20)은 10 마이크로미터 내지 100 마이크로미터 사이의 사이즈를 가지며, 보통 수십 마이크로미터의 사이즈로 구성될 수 있다.
도 5b를 참조하면, 한 실시예에 따르면, 복수개의 배열된 마이크로 엘이디 칩(20)은 코팅된 고분자 접착 용액(13) 상에 부착될 수 있다. 한 실시예에 따르면, 액상의 고분자 접착 용액(13)의 점도가 낮기 때문에, 마이크로 엘이디 칩(20)은 자중 및 가열, 가압에 의해서, 고분자 접착 용액(13)의 상면에서 점차적으로 하강할 수 있다.
도 5c를 참조하면, 한 실시에에 따르면, 제1거리만큼 하강한 복수개의 마이크로 엘이디 칩(20)은 대기 상태에서, 가열(대략적으로 100℃ 이하에서 간단한 열처리) 및 가압(1N/m2 이상의 저압력)에 의해 고분자 접착 용액(13)에 에너지를 가해서 접착 패드와 각각의 3차원 도전 구조(112)의 산형부 피크 부분 간의 거리가 제1거리 이내에 도달하면, 피크 부분(112)과 접속 패드(22) 사이 일부가 이격되는 공간이 발생할 수 있다.
도 5d를 참조하면, 고분자 접착 용액(13)의 계속적인 가열 및 가압 공정에 의해, 기판(11)의 피크 부분(112) 및 접속 패드(22)가 물리적으로 접할 수 있다. 즉 전기적으로 연결할 수 있는 도전 구조가 형성될 수 있다. 물리적으로 연결된 기판(11)과 마이크로 엘이디 칩(20) 사이를 추가적인 가압 공정을 통해 3차원 도전 구조(110)와 접속 패드(22) 사이에 금속-금속 결합을 형성하는 콜드 웰딩(cold welding) 공정을 통해, 화학적인 결합을 형성함으로써 더 안정적이고 신뢰성 높은 마이크로 엘이디 칩(20)-기판(11) 간의 본딩 및 도전 구조를 형성할 수 있다.
이러한 콜드 웰딩 공정 후, 화학적 결합이 이루어진 마이크로 엘이디 칩(20)의 도전 구조는 경화되고, 3차원 도전 구조(112)를 통해서 접속 패드(22)는 회로 부분(110) 간의 전기적 연결이 완성될 수 있다.
도 6a 내지 도 6e는 본 발명의 다양한 실시예에 또 따른 마이크로 엘이디 디스플레이의 제조 과정을 순차적으로 각각 나타내는 단면도이다.
도 6a 내지 도 6e를 참조하여, 한 실시예에 따른 마이크로 엘이디 디스플레이 제작 방법에 대해서 설명하면 다음과 같다.
도 6a를 참조하면, 일면에 회로 부분(110)이 형성된 기판(11)이 준비될 수 있다. 한 실시예에 따르면, 준비된 기판(11) 상에 도금층(40)이 형성될 수 있다. 한 실시예에 따르면, 도금층(40)은 기판(11) 상에 소정의 두께로 코팅될 수 있다. 한 실시예에 따르면, 도금층(40)은 3차원 도전 구조일 수 있다. 예컨대, 도금층(400)은 금과 같은 금속 원소를 포함하는 도전층일 수 있다. 한 실시예에 따르면, 도음층(400)의 상면은 요철 형상, 예컨대, 산형부와 골형부가 번갈아 가면서, 반복적으로 형성될 수 있다. 한 실시예에 따르면, 회로 부분(110)은 TFT 회로일 수 있다.
도 6b를 참조하면, 한 실시예에 따르면, 기판(11) 상에 도금층(40)이 레이어 형상으로 형성된 후, 마스킹 및 에칭 공정을 통해 회로 부분(110) 상에만 도금층(40)이 존재할 수 있다. 기판(11)의 비회로 부분은 도금층(40)이 존재하지 않을 수 있다. 예컨대, 회로 부분(110) 상에만 배치된 도금층을 참조 부호 400으로 표기하기로 한다.
도 6c를 참조하면, 한 실시예에 따르면, 도금층(400)이 회로 부분(110) 상에 형성된 기판(11) 상에 고분자 접착 용액(14)이 제1두께로 코팅될 수 있다. 예컨대, 고분자 접착 용액(14)의 제1두께는 100nm 내지 1000nm 사이일 수 있다. 한 실시예에 따르면, 고분자 접착 용액(14)의 코팅 방법은 대면적 코팅의 경우에 점도가 낮기 때문에 스핀 코팅 방법으로 코팅될 수 있고, 국부적인 면적의 코팅 방법은 인쇄 또는 제팅(jetting) 방법이 사용될 수 있다. 예컨대, 고분자 접착 용액(14)의 접착력은 1Mn/m2 이상의 접착력을 가질 수 있다.
이러한 고분자 접착 용액(14)이 코팅된 기판(11) 상에 준비된 복수 개의 마이크로 사이즈의 전자 소자들, 예컨대 복수 개의 마이크로 엘이디 칩(20)이 원하는 위치에 준비될 수 있다. 한 실시예에 따르면, 각각의 마이크로 엘이디 칩(20)은 패드 다운 상태로, 접속 패드(22)가 고분자 접착 용액(14) 상에 위치할 수 있다. 예컨대, 마이크로 엘이디 칩(20)은 10 마이크로미터 내지 100 마이크로미터 사이의 사이즈를 가지면, 보통 수십 마이크로미터의 사이즈로 구성될 수 있다.
도 6d를 참조하면, 한 실시예에 따르면, 복수 개의 배열된 마이크로 엘이디 칩(20)은 코팅된 고분자 접착 용액(14) 상에 부착될 수 있다. 한 실시예에 따르면, 액상의 고분자 접착 용액(14)의 점도가 낮기 때문에, 마이크로 엘이디 칩(20)은 자중 및 가열, 가압에 의해서, 고분자 접착 용액(14)의 상면에서 점차적으로 하강할 수 있다.
한 실시예에 따르면, 제1거리만큼 하강한 복수 개의 마이크로 엘이디 칩(20)은 대기 상태에서, 가열(대략적으로 100℃ 이하에서 간단한 열처리) 및 가압(1N/m2 이상의 저압력)에 의해 고분자 접착 용액(14)에 에너지를 가하면 도금층(400) 상면과 접속 패드(22) 사이 일부가 이격되는 공간이 발생할 수 있다.
도 6e를 참조하면, 고분자 접착 용액(14)의 추가적인 가열 및 가압 공정에 의해, 도금층(400) 및 접속 패드(22) 간을 물리적 결합, 즉 전기적으로 연결할 수 있는 도전 구조가 형성될 수 있다. 물리적으로 연결된 기판(11)과 마이크로 엘이디 칩(20) 사이를 추가적인 가압 공정을 통해 도금층(40)과 접속 패드(22) 사이에 화학적인 결합을 형성함으로써 더 안정적이고 신뢰성 높은 마이크로 엘이디 칩(20)-기판(11) 간의 본딩 및 도전 구조를 형성할 수 있다.
이후에 도금층(40)과 마이크로 엘이디 칩(20)의 접속 패드(22)의 가압 공정을 통해 금속-금속 간의 결합을 형성시키는 콜드 웰딩 공정 후, 화학적 결합이 이루어진 마이크로 엘이디 칩(20)의 도전 구조는 경화되고, 도금층(400)을 통해서 접속 패드(22)는 회로 부분(110)과의 접속 구조가 완성될 수 있다.
도 7를 참조하면, 부품화된 마이크로 엘이디 디스플레이(500)는 메인 보드에 실장되어서 대화면 디스플레이로 제작될 수 있으며, 다양한 사이즈의 디스플레이로 제작될 수 있다.
도 8은 본 발명의 다양한 실시예에 따른 디스플레이 제작 방법을 이용하여 제작된 마이크로 엘이디 디스플레이(610)를 합체한 대화면 사이즈의 디스플레이를 나타내는 평면도이다.
도 8을 참조하면, 도 3a 내지 도 3d에 도시된 제작 과정을 거쳐서 제작된 마이크로 엘이디 디스플레이(610)를 복수 개로 조립하여서, 보다 다양한 광폭의 마이크로 엘이디 디스플레이(600)(예컨대 대형 티브이나 광고판 등)를 제작할 수 있다.
본 명세서와 도면에 개시된 본 개시의 다양한 실시예들은 본 개시의 기술 내용을 쉽게 설명하고 본 개시의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 개시의 범위를 한정하고자 하는 것은 아니다. 따라서 본 개시의 범위는 여기에 개시된 실시 예들 이외에도 본 개시의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 개시의 범위에 포함되는 것으로 해석되어야 한다.

Claims (14)

  1. 마이크로 엘이디 디스플레이의 제작 방법에 있어서,
    회로 부분을 포함하는 기판 일면에 복수 개의 금속 입자들을 함유한 고분자 접착 용액이 제1두께로 코팅되는 제1과정;
    상기 고분자 접착 용액 상에 복수 개의 마이크로 엘이디 칩들이 배열된 후, 부착되는 제2과정;
    상기 부착된 복수 개의 마이크로 엘이디 칩들이 가열 및 가압에 의해 하강하여, 상기 접속 패드가 상기 금속 입자 들과 가까워지고, 상기 금속 입자들 주변과 접속 패드 사이가 물리적으로 연결되는 제3과정; 및
    가열 및 가압에 의해 상기 금속 입자들이 상기 접속 패드 및 상기 회로 부분과 각각 화학적으로 결합되어 상기 마이크로 엘이디 칩과 상기 회로 부분 사이가 전기적으로 연결되는 제4과정을 포함하는 방법.
  2. 제1항에 있어서, 상기 기판은 글래스 재질인 방법.
  3. 제1항에 있어서, 상기 각각의 금속 입자는 50nm 내지 500nm 사이의 크기인 방법.
  4. 제1항에 있어서, 상기 금속 입자는 50℃ 내지 300℃ 사이의 온도에서 상기 회로 부분의 금속 물질과 합금을 형성하는 방법.
  5. 제1항에 있어서, 상기 제3과정은 100℃ 이하에서 열처리하거나, 1N/m2 이하의 압력을 가함으로써, 상기 마이크로 엘이디 칩의 접속 패드와 상기 금속 입자 사이에 물리적 결합이 생성되는 방법.
  6. 제1항에 있어서, 상기 회로 부분은 TFT 회로를 포함하는 방법.
  7. 마이크로 엘이디 디스플레이에 있어서,
    일면에 회로 부분을 포함하는 기판;
    상기 기판 일면에 제1두께로 형성되며, 복수 개의 금속 입자들을 포함하는 고분자 접착층;
    상기 고분자 접착층에 배열된 상태로 부착되며, 상기 고분자 접착층에 속하는 제1부분과, 상기 고분자 접착층에 속하지 않는 제2부분을 포함하는 복수 개의 마이크로 엘이디 칩들;
    상기 복수 개의 금속 입자들에 의해 상기 마이크로 엘이디 칩들의 접속 패드와 상기 회로 부분 사이에 형성되는 도전 구조를 포함하는 디스플레이.
  8. 제7항에 있어서, 상기 기판은 글래스 재질인 디스플레이.
  9. 제8항에 있어서, 상기 제1부분은 50% 이하이고, 상기 제2부분은 50% 이상으로 구성되는 디스플레이.
  10. 제7항에 있어서, 상기 제1부분은 10% 이하이고, 상기 제2부분은 90% 이상으로 구성되는 디스플레이.
  11. 제7항에 있어서, 상기 각각의 마이크로 엘이디 칩은 접속 패드-다운 타입으로 배치되는 디스플레이.
  12. 제7항에 있어서, 상기 제1두께는 100nm 에서 1000nm 사이의 범위의 두께로 코팅되는 디스플레이.
  13. 제7항에 있어서, 상기 각각의 금속 입자는 50nm 내지 500nm 사이의 크기인 디스플레이.
  14. 제7항에 있어서, 상기 도전 구조는 가열 및 가압으로 상기 금속 입자들과 상기 접속 패드 및 상기 회로 부분이 화학적 결합으로 생성되는 디스플레이.
KR1020190063285A 2019-05-29 2019-05-29 마이크로 엘이디 디스플레이 및 이의 제작 방법 KR20200137247A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190063285A KR20200137247A (ko) 2019-05-29 2019-05-29 마이크로 엘이디 디스플레이 및 이의 제작 방법
PCT/KR2020/006796 WO2020242176A1 (ko) 2019-05-29 2020-05-26 마이크로 엘이디 디스플레이 및 이의 제작 방법
US17/456,838 US20220085265A1 (en) 2019-05-29 2021-11-29 Micro led display and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190063285A KR20200137247A (ko) 2019-05-29 2019-05-29 마이크로 엘이디 디스플레이 및 이의 제작 방법

Publications (1)

Publication Number Publication Date
KR20200137247A true KR20200137247A (ko) 2020-12-09

Family

ID=73554111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190063285A KR20200137247A (ko) 2019-05-29 2019-05-29 마이크로 엘이디 디스플레이 및 이의 제작 방법

Country Status (3)

Country Link
US (1) US20220085265A1 (ko)
KR (1) KR20200137247A (ko)
WO (1) WO2020242176A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014258B1 (ko) * 2014-11-21 2019-08-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20180055549A (ko) * 2016-11-17 2018-05-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20180082003A (ko) * 2017-01-09 2018-07-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102385091B1 (ko) * 2017-03-07 2022-04-12 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102400901B1 (ko) * 2017-05-29 2022-05-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Also Published As

Publication number Publication date
US20220085265A1 (en) 2022-03-17
WO2020242176A1 (ko) 2020-12-03

Similar Documents

Publication Publication Date Title
EP3823030B1 (en) Method for manufacturing a micro-led display
TWI745206B (zh) 發光顯示單元及顯示裝置
US20210066243A1 (en) Micro led display and method for manufacturing the same
TWI570971B (zh) Semiconductor device and manufacturing method thereof
US8796717B2 (en) Light-emitting diode package and manufacturing method thereof
JP4951018B2 (ja) 半導体装置の製造方法
US11289633B2 (en) LED array package and manufacturing method thereof
KR20210019323A (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
JP2001230041A (ja) 接着剤を用いてデバイスを相互接続するための方法
TW201133729A (en) Semiconductor chip assembly with post/base heat spreader and conductive trace
US8035984B2 (en) Substrate structures and methods for electronic circuits
JP5018270B2 (ja) 半導体積層体とそれを用いた半導体装置
WO2019188105A1 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JP2006287091A (ja) 半導体装置およびその製造方法
US9368675B2 (en) Method of manufacturing light-emitting device and wiring substrate for light-emitting element
JP4759357B2 (ja) Ｌｅｄ光源モジュール
KR20200137247A (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
CN114121914A (zh) 显示面板及其制作方法、显示装置
CN105474376A (zh) 半导体器件
US20240094787A1 (en) Tiling electronic device and manufacturing method thereof
CN217134373U (zh) 具有主动型元件的发光基板
TWM553882U (zh) 發光二極體顯示裝置
WO2024070369A1 (ja) 接続構造体
KR102464391B1 (ko) 시트 조명 및 이의 제조방법
JP2023532101A (ja) デバイスおよびそれを製造するための方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal