TWI433245B - 使用非導電膠膜之覆晶接合方法 - Google Patents

使用非導電膠膜之覆晶接合方法 Download PDF

Info

Publication number
TWI433245B
TWI433245B TW97139075A TW97139075A TWI433245B TW I433245 B TWI433245 B TW I433245B TW 97139075 A TW97139075 A TW 97139075A TW 97139075 A TW97139075 A TW 97139075A TW I433245 B TWI433245 B TW I433245B
Authority
TW
Taiwan
Prior art keywords
conductive film
wafer
electrical connection
bonding method
connection elements
Prior art date
Application number
TW97139075A
Other languages
English (en)
Other versions
TW201015648A (en
Inventor
Chin Tang Hsieh
Hung Pin Shih
Chih Wen Ho
Chen Mu Lee
Chih Hui Yang
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Priority to TW97139075A priority Critical patent/TWI433245B/zh
Publication of TW201015648A publication Critical patent/TW201015648A/zh
Application granted granted Critical
Publication of TWI433245B publication Critical patent/TWI433245B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Description

使用非導電膠膜之覆晶接合方法
本發明係有關於一種覆晶接合方法，特別係有關於一種使用非導電膠膜之覆晶接合方法。
如第1圖所示，習知半導體封裝構造100係包含有一基板110、一晶片120及一底部填充膠130，該基板110之一表面111係形成有複數個電連接元件112，該晶片120之一主動面121係形成有複數個凸塊122，當該晶片120之該些凸塊122電性連接至該基板110之該些電連接元件112後，點塗該底部填充膠130以包覆該些凸塊122與該些電連接元件112，以形成半導體封裝構造100，然以該底部填充膠130包覆該些凸塊122與該些電連接元件112時，容易產生毛細現象，導致該底部填充膠130溢散至該晶片120之背面，使得該半導體封裝構造100之外觀不佳。
本發明之主要目的係在於提供一種使用非導電膠膜之覆晶接合方法，其係包含下列步驟：提供一軟性薄膜基板，該軟性薄膜基板係具有一承載表面及複數個形成於該承載表面之電連接元件；設置一非導電膠膜於該軟性薄膜基板之該承載表面，該非導電膠膜係覆蓋該些電連接元件，且該非導電膠膜之厚度係介於20μm至50μm之間；設置一晶片於該非導電膠膜上，該晶片係具有一主動面及複數個形成於該主動面之金凸塊，該些金凸塊係對應該軟 性薄膜基板之該些電連接元件；壓合該晶片至該軟性薄膜基板之該承載表面，以使該些金凸塊穿過該非導電膠膜而電性連接至該些電連接元件；以及固化該非導電膠膜以接合該晶片與該軟性薄膜基板，且該非導電膠膜係包覆該些金凸塊及該些電連接元件。本發明係利用該非導電膠膜取代底部填充膠以包覆該些金凸塊及該些電連接元件，且接合該晶片與該軟性薄膜基板，其中固化後之該非導電膠膜係具有一第一側邊及一第二側邊，且該晶片係具有一第一側壁及一第二側壁，該第一側壁與該第一側邊之間距係為100－1000μm，且該第二側壁與該第二側邊之間距係為100－1000μm，其係可防止底部填充膠包覆該些金凸塊及該些電連接元件時，因毛細現象而使底部填充膠溢散至晶片背面，而導致半導體封裝構造外觀不佳之情形。
請參閱第2A至2E圖，依據本發明之一具體實施例係揭示一種使用非導電膠膜之覆晶接合方法，其係包含下列步驟：首先，請參閱第2A圖，提供一軟性薄膜基板210，該軟性薄膜基板210係具有一承載表面211及複數個形成於該承載表面211之電連接元件212，在本實施例中，該些電連接元件212係為引腳(lead)，該些電連接元件212之材質係為錫、銅或金；接著，請參閱第2B圖，設置一非導電膠膜220於該軟性薄膜基板210之該承載表面211，該非導電膠膜220係覆蓋該些電連接元件212，且該非導電膠膜220之厚度係介於20μm至50μm之間，在本 實施例中，該非導電膠膜220係可選用Hitachi Chemical公司型號MT－300及MT－350之產品，MT－300之產品特性為彈性係數380MPa、線膨脹係數109ppm、玻璃轉換溫度37℃、熱分解溫度371℃、吸水率在85℃/85% RH條件下為0.6%，MT－350之產品特性為彈性係數360MPa、線膨脹係數110ppm、玻璃轉換溫度35℃、熱分解溫度360℃、吸水率在85℃/85% RH條件下為0.4%；之後，請參閱第2C圖，設置一晶片230於該非導電膠膜220上，該晶片230係具有一主動面231及複數個形成於該主動面231之金凸塊232，該主動面231係朝向該軟性薄膜基板210之該承載表面211，該些金凸塊232係對應該軟性薄膜基板210之該些電連接元件212，在本實施例中，該些金凸塊232之高度係為5－12μm，該晶片230係可為設置於液晶顯示器(Liquid Cyrstal Display,LCD)或發光二極體(Light－Emitting Diode,LED)上之驅動IC；接著，請參閱第2D圖，壓合該晶片230至該軟性薄膜基板210之該承載表面211，以使該些金凸塊232穿過該非導電膠膜220而電性連接至該些電連接元件212，在本實施例中，該晶片230之該些金凸塊232電性連接至該軟性薄膜基板210之該些電連接元件212之方法係為熱壓合法或超音波鍵結法，且該晶片230之該些金凸塊232電性連接至該軟性薄膜基板210之該些電連接元件212之溫度係介於200－500度之間，此外，當該些電連接元件212之材質為銅時，該些電連接元件212之表面係塗覆有錫層以使該些電連接元 件212與該些金凸塊232形成共晶接合；最後，請參閱第2E圖，固化該非導電膠膜220以接合該晶片230與該軟性薄膜基板210，且該非導電膠膜220係包覆該些金凸塊232及該些電連接元件212以形成一半導體封裝構造200，在本實施例中，該非導電膠膜220係以加熱方式將該非導電膠膜220固化，且在此步驟中，係可排除該半導體封裝構造200內氣泡，此外，請參閱第3圖，其中固化後之該非導電膠膜220係具有一第一側邊221及一第二側邊222，且該晶片230係具有一第一側壁233及一第二側壁234，該第一側壁233與該第一側邊221之間距係為100－1000μm，且該第二側壁234與該第二側邊222之間距係為100－1000μm。由於本發明係以該非導電膠膜220包覆該些金凸塊232及該些電連接元件212，且接合該晶片230與該軟性薄膜基板210，以防止底部填充膠包覆該些金凸塊232及該些電連接元件212時，因毛細現象而使底部填充膠溢散至晶片背面，而導致該半導體封裝構造200外觀不佳之情形。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100‧‧‧半導體封裝構造
110‧‧‧基板
111‧‧‧表面
112‧‧‧電連接元件
120‧‧‧晶片
121‧‧‧主動面
122‧‧‧凸塊
130‧‧‧底部填充膠
200‧‧‧半導體封裝構造
210‧‧‧軟性薄膜基板
211‧‧‧承載表面
212‧‧‧電連接元件
220‧‧‧非導電膠膜
221‧‧‧第一側邊
222‧‧‧第二側邊
230‧‧‧晶片
231‧‧‧主動面
232‧‧‧金凸塊
233‧‧‧第一側壁
234‧‧‧第二側壁
d1‧‧‧第一側壁與該第一側邊之間距
d2‧‧‧第二側壁與該第二側邊之間距
第1圖：習知半導體封裝構造之截面示意圖。
第2A至2E圖：依據本發明之一具體實施例，一種使用非 導電膠膜之覆晶接合方法之截面示意圖
第3圖：依據本發明之一具體實施例，該使用非導電膠膜之覆晶接合方法中，固化非導電膠膜後，晶片與非導電膠膜之上視圖。
200‧‧‧半導體封裝構造
210‧‧‧軟性薄膜基板
211‧‧‧承載表面
212‧‧‧電連接元件
220‧‧‧非導電膠膜
230‧‧‧晶片
231‧‧‧主動面
232‧‧‧金凸塊

Claims (6)

  1. 一種使用非導電膠膜之覆晶接合方法，其係包含：提供一軟性薄膜基板，該軟性薄膜基板係具有一承載表面及複數個形成於該承載表面之電連接元件；設置一非導電膠膜於該軟性薄膜基板之該承載表面，該非導電膠膜係覆蓋該些電連接元件，且該非導電膠膜之厚度係介於20μm至50μm之間；設置一晶片於該非導電膠膜上，該晶片係具有一主動面及複數個形成於該主動面之金凸塊，該些金凸塊係對應該軟性薄膜基板之該些電連接元件；壓合該晶片至該軟性薄膜基板之該承載表面，以使該些金凸塊穿過該非導電膠膜而電性連接至該些電連接元件；以及固化該非導電膠膜以接合該晶片與該軟性薄膜基板，且該非導電膠膜係包覆該些金凸塊及該些電連接元件，其中固化後之該非導電膠膜係具有一第一側邊及一第二側邊，且該晶片係具有一第一側壁及一第二側壁，該第一側壁與該第一側邊之間距係為100－1000μm，且該第二側壁與該第二側邊之間距係為100－1000μm。
  2. 如申請專利範圍第1項所述之使用非導電膠膜之覆晶接合方法，其中該些金凸塊之高度係為5－12μm。
  3. 如申請專利範圍第1項所述之使用非導電膠膜之覆晶接合方法，其中該晶片之該些金凸塊電性連接至該軟 性薄膜基板之該些電連接元件之方法係為熱壓合法或超音波鍵結法。
  4. 如申請專利範圍第1項所述之使用非導電膠膜之覆晶接合方法，其中該晶片之該些金凸塊電性連接至該軟性薄膜基板之該些電連接元件之溫度係介於200－500度之間。
  5. 如申請專利範圍第1項所述之使用非導電膠膜之覆晶接合方法，其中該些電連接元件之材質係為錫、銅或金。
  6. 如申請專利範圍第5項所述之使用非導電膠膜之覆晶接合方法，其中當該些電連接元件之材質為銅，該些電連接元件之表面係塗覆有錫層。
TW97139075A 2008-10-09 2008-10-09 使用非導電膠膜之覆晶接合方法 TWI433245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97139075A TWI433245B (zh) 2008-10-09 2008-10-09 使用非導電膠膜之覆晶接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97139075A TWI433245B (zh) 2008-10-09 2008-10-09 使用非導電膠膜之覆晶接合方法

Publications (2)

Publication Number Publication Date
TW201015648A TW201015648A (en) 2010-04-16
TWI433245B true TWI433245B (zh) 2014-04-01

Family

ID=44830126

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97139075A TWI433245B (zh) 2008-10-09 2008-10-09 使用非導電膠膜之覆晶接合方法

Country Status (1)

Country Link
TW (1) TWI433245B (zh)

Also Published As

Publication number Publication date
TW201015648A (en) 2010-04-16

Similar Documents

Publication Publication Date Title
US9806038B2 (en) Reinforcement structure and method for controlling warpage of chip mounted on substrate
JP5064288B2 (ja) 半導体装置の製造方法
JP2009259924A5 (zh)
US6593652B2 (en) Semiconductor device reinforced by a highly elastic member made of a synthetic resin
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
TWI509756B (zh) 薄膜覆晶封裝結構
TWI433245B (zh) 使用非導電膠膜之覆晶接合方法
TWI438874B (zh) 薄膜覆晶型半導體封裝
WO2017045372A1 (zh) 显示面板的封装结构、转接板、封装方法及显示装置
US7851904B2 (en) Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure
CN106449551A (zh) 半导体结构及其形成方法、封装结构及其形成方法
TWI700786B (zh) 薄膜覆晶封裝結構
US8050049B2 (en) Semiconductor device
TWI658544B (zh) 半導體裝置及半導體裝置之製造方法
JP5078631B2 (ja) 半導体装置
TW201415602A (zh) 封裝堆疊結構之製法
TWM610924U (zh) 撓性半導體封裝構造
JP2009070865A5 (zh)
TWI769817B (zh) 顯示裝置及其製造方法
TWI689023B (zh) 堆疊式半導體封裝結構
TWI738596B (zh) 撓性半導體封裝構造
TWI842387B (zh) 次毫米發光二極體背光板的製法及其製品
TWI429041B (zh) 非陣列凸塊之覆晶接合方法與構造
TWI273686B (en) Chip-on-glass package of image sensor
TW201537713A (zh) 薄膜覆晶封裝結構