TW201409650A - 具有一體化法拉第屏蔽的多層電子結構 - Google Patents
具有一體化法拉第屏蔽的多層電子結構 Download PDFInfo
- Publication number
- TW201409650A TW201409650A TW102107891A TW102107891A TW201409650A TW 201409650 A TW201409650 A TW 201409650A TW 102107891 A TW102107891 A TW 102107891A TW 102107891 A TW102107891 A TW 102107891A TW 201409650 A TW201409650 A TW 201409650A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal
- support structure
- multilayer electronic
- electronic support
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
- H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/06—Coaxial lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/085—Triplate lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0723—Shielding provided by an inner layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種多層電子支撐結構,其包括包封在介電材料中的至少一個金屬組件,並且還包括至少一個法拉第柵,用於屏蔽所述至少一個金屬組件以免受外部電磁場幹擾和防止所述金屬組件的電磁發射。
Description
本發明涉及包括一體化法拉第柵和法拉第網(Faraday barriers and cages)的多層電子支撐結構例如互連及其製造方法。
在對於越來越複雜的電子元件的小型化需求越來越大的帶動下,諸如計算機和電信設備等消費電子產品的集成度越來越高。這已經導致要求支撐結構如IC基板和IC插件具有通過介電材料彼此電絕緣的高密度的多個導電層和通孔。
這種支撐結構的總體要求是可靠性和適當的電氣性能、薄度、剛度、平坦度、散熱性好和有競爭力的單價。
在實現這些要求的各種途徑中,一種廣泛實施的創建層間互連通孔的製造技術是採用激光鑽孔,所鑽出的孔穿透後續布置的介電基板直到最後的金屬層,後續填充金屬,通常是銅,該金屬通過鍍覆技術沈積在其中。這種成孔方法有時也被稱為“鑽填”,由此產生的通孔可稱為“鑽填通孔”。
但是,鑽填孔方法存在大量缺點:因為每個通孔需要單獨鑽孔,所以生產率受限,並且製造複雜的多通孔IC基板和插件的成本變得高昂。
在大型陣列中,通過鑽填方法難以生產出高密度和高品質、具有不同的尺寸和形狀且彼此緊密相鄰的通孔。
此外,激光鑽出的通孔具有穿過介電材料厚度的粗糙側壁和內向錐度。該錐度減小了通孔的有效直徑。特別是在超小通孔直徑的情況下,也可能對於在先的導電金屬層的電接觸產生不利影響,由此導致可靠性問題。
在被鑽的電介質是包括聚合物基體中的玻璃或陶瓷纖維的複合材料時,側壁特別粗糙,並且這種粗糙可能會產生附加的雜散電感。
鑽出的通孔洞的填充過程通常是通過銅電鍍來完成的。金屬沈積技術會導致凹痕,其中在通孔頂部出現小坑。或者,當通孔通道被填充超過其容納量的銅時,可能造成溢出,從而產生突出超過周圍材料的半球形上表面。凹痕和溢出往往在如製造高密度基板和插件時所需的後續上下堆疊通孔時造成困難。
大的通孔通道難以均勻填充,特別是在其位於插件或IC基板設計的同一互連層內的更小的通孔附近時。
激光鑽孔是製造圓形通孔通道的最好方法。雖然可以通過激光銑削製造狹縫形狀的通孔通道,然而,可通過“鑽填”製造的幾何形狀範圍比較有限。通過鑽填工藝製造通孔是昂貴的,並且難以利用相對具有成本效益的電鍍工藝用銅來均勻和一致地填充由此形成的通孔通道。
雖然可接受的尺寸和可靠性正在隨著時間的推移而改善,但是上文所述的缺點是鑽填技術的內在缺陷,並且預計會限制可能的通孔尺寸範圍。
克服鑽填方法的許多缺點的可選解決方案是利用又稱為“圖案鍍覆”的技術,通過將銅或其它金屬沈積到在光刻膠中形成的圖案內來製造。
在圖案鍍覆中,首先沈積種子層。然後在所述種子層上沈積光刻膠層,隨後曝光以形成圖案,並且選擇性移除所述光刻膠層以留下暴露出種子層的溝槽。通過將銅沈積到光刻膠溝槽中來形成通孔柱。然後移除剩余的光刻膠,蝕刻掉種子層,並在其上及其周圍層壓通常為聚合物浸漬玻璃纖維氈的介電材料,以包圍所述通孔柱。然後,可以使用各種技術和工藝,例如研磨、抛光和化學機械抛光,來減薄和平坦化形成的表面,移除所述介電材料的一部分並暴露出通孔柱的頂部,以允許形成下一金屬層。可在其上通過重複該過程來沈積後續的金屬導體層和通孔柱,以形成所需的多層結構。
在一個替代但緊密關聯的技術即下文所稱的“面板鍍覆”
中,將連續的金屬或合金層沈積到基板上。在連續層的頂部施加光刻膠層,並在其中顯影出圖案。剝除被顯影光刻膠的圖案,選擇性地暴露出其下的金屬,該金屬可隨後被蝕刻掉。未顯影的光刻膠保護其下方的金屬不被蝕刻掉,並留下直立的特徵結構和通孔的圖案。
在剝除未顯影的光刻膠後,可以在直立的銅特徵結構和/或通孔柱上或周圍層壓介電材料,如聚合物浸漬玻璃纖維氈。
通過上述圖案鍍覆或面板鍍覆方法創建的通孔層通常被稱為通孔柱層和特徵層。銅是上述兩種層的優選金屬。
將會認識到,微電子演化的一般推動力涉及製造更小、更薄、更輕和更大功率的高可靠性產品。使用厚且有芯的互連不能得到超輕薄的產品。為了在互連IC基板或“插件”中形成更高密度的結構,需要具有甚至更小連接的更多層。事實上,有時希望在彼此的頂部上堆疊元件。
如果在銅或其它合適的犧牲基板上沈積鍍覆層壓結構,則可以蝕刻掉基板,留下獨立的無芯層壓結構。可以在預先附著至犧牲基板的側面上沈積其它層,由此能夠形成雙面積層,從而最大限度地減少翹曲並有助於實現平坦化。
一種製造高密度互連的靈活技術是構建由在電介質基體中的金屬通孔或特徵結構構成的圖案或面板鍍覆多層結構。金屬可以是銅,電介質可以是纖維增強聚合物,通常是具有高玻璃化轉變溫度(Tg)的聚合物,如聚酰亞胺。這些互連可以是有芯的或無芯的,並可包括用於堆疊元件的空腔。它們可具有奇數或偶數層。實現技術描述在授予Amitec-Advanced Multilayer Interconnect Technologies Ltd.的現有專利中。
例如,赫爾維茨(Hurwitz)等人的題為“高級多層無芯支撐結構及其製造方法(Advanced multilayer coreless support structures and method for their fabrication)”的美國專利US 7,682,972描述了一種製造包括在電介質中的通孔陣列的獨立膜的方法,所述膜用作構建優異的電子支撐結構的前體,該方法包括以下步驟:在包圍犧牲載體的電介質中製造導電通孔膜,和將所述膜與犧牲載體分離以形成獨立的層壓陣列。基於該獨立膜的電子基板可通過將所述層壓陣列減薄和平坦化,隨後終止通孔來形
成。該公報通過引用全面並入本文。
赫爾維茨(Hurwitz)等人的題為“用於芯片封裝的無芯空腔基板及其製造方法(Coreless cavity substrates for chip packaging and their fabrication)”的美國專利US 7,669,320描述了一種製造IC支撐體的方法,所述IC支撐體用於支撐與第二IC芯片串聯的第一IC芯片;所述IC支撐體包括在絕緣周圍材料中的銅特徵結構和通孔的交替層的堆疊,所述第一IC芯片可粘合至所述IC支撐體,所述第二IC芯片可粘合在所述IC支撐體內部的空腔中,其中所述空腔是通過蝕刻掉銅基座和選擇性蝕刻掉累積的銅而形成的。該公報通過引用全部並入本文。
赫爾維茨(Hurwitz)等人的題為“集成電路支撐結構及其製造方法(integrated circuit support structures and their fabrication)”的美國專利US 7,635,641描述了一種製造電子基板的方法,包括以下步驟:(A)選擇第一基礎層;(B)將蝕刻阻擋層沈積到所述第一基礎層上;(C)形成交替的導電層和絕緣層的第一半堆疊體,所述導電層通過貫穿絕緣層的通孔而互連;(D)將第二基礎層塗覆到所述第一半堆疊體上;(E)將光刻膠保護塗層塗覆到第二基礎層上;(F)蝕刻掉所述第一基礎層;(G)移除所述光刻膠保護塗層;(H)移除所述第一蝕刻阻擋層;(I)形成交替的導電層和絕緣層的第二半堆疊體,導電層通過貫穿絕緣層的通孔而互連;其中所述第二半堆疊體具有與第一半堆疊體基本對稱的構造;(J)將絕緣層塗覆到交替的導電層和絕緣層的所述第二半堆疊體上;(K)移除所述第二基礎層,以及,(L)通過將通孔末端暴露在所述堆疊體的外表面上並對其塗覆終止物來終止基板。該公報通過引用全部並入本文。
本發明的第一方面涉及提供一種多層電子支撐結構,其包括包封在介電材料內的至少一個功能金屬組件,並且還包括在所述介電材料內的至少一個法拉第柵,用於屏蔽所述至少一個功能金屬組件以免受外部電磁場幹擾和防止所述金屬組件的電磁發射。
在一些實施方案中,所述至少一個功能金屬組件包括信號載體。
在一些實施方案中,所述至少一個功能金屬組件包括銅。
在一些實施方案中,所述至少一個功能金屬組件位於通孔層中,所述通孔層還包括連接上方和下方的相鄰特徵層的連接通孔。
在一些實施方案中,所述至少一個功能金屬組件還包括下層,所述下層選自濺射種子層、電鍍金屬層和沈積在濺射或化學鍍種子層上的電鍍金屬層。
在一些實施方案中,所述至少一個功能金屬組件還包括上層,所述上層選自濺射種子層、電鍍金屬層和沈積在濺射或化學鍍種子層上的電鍍金屬層。
在一些實施方案中,所述至少一個功能金屬組件包括電路。
在一些實施方案中,所述至少一個法拉第柵包括:在所述至少一個金屬組件上方的上金屬層和在所述至少一個金屬組件下方的下金屬層。
在一些實施方案中,所述至少一個法拉第柵還包括:在所述至少一個金屬組件的每一側上的元件,其通過通孔柱列連接至上金屬層和下金屬層以提供法拉第籠。
在一些實施方案中,所述通孔柱列是連續的。
在一些實施方案中,所述通孔柱列是不連續的。
在一些實施方案中,所述至少一個法拉第柵包括銅。
通常,所述介電材料包括聚合物。
在一些實施方案中,所述介電材料還包括陶瓷或玻璃。
在一些實施方案中,所述聚合物包括聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪及其共混物。
在一些實施方案中,所述介電材料還包括玻璃纖維。
在一些實施方案中,所述介電材料還包括陶瓷顆粒填料。
第二方面涉及一種製造如權利要求1所述的多層電子結構的方法,包括以下步驟:a)獲得包括上層的基板,所述上層包含連續金屬接地面;
b)在所述連續金屬接地面上施加第一光刻膠層;c)顯影所述第一光刻膠層,所述第一光刻膠層具有包括下金屬通孔列對的圖案;d)將所述下金屬通孔列對圖案鍍覆進入所述第一光刻膠層中;e)剝除所述第一光刻膠層;f)在所述下金屬通孔列對上層壓第一介電材料層;g)減薄所述第一介電材料層以暴露出所述下金屬通孔列對的端部;h)在所述第一介電材料層上沈積第一金屬種子層;i)在所述第一金屬種子層上施加第二光刻膠層;j)曝光並顯影包括在所述第二光刻膠層兩側上的金屬元件和相鄰的法拉第柵的圖案;k)通過圖案鍍覆共同製造所述金屬元件和相鄰的法拉第柵;l)剝除所述第二光刻膠層;m)施加第三光刻膠層;n)曝光並顯影第三圖案,所述第三圖案包括在所述第三光刻膠層中的上通孔柱列;o)將所述上通孔柱列圖案鍍覆到被曝光和顯影的圖案中;p)剝除所述第三光刻膠層;q)移除所述種子層;r)在所述上通孔柱列上層壓介電材料層;s)減薄所述介電材料暴露出所述上通孔柱列的端部;和t)在被暴露出的端部上沈積上金屬層。
在一些實施方案中,所述上金屬層包括金屬種子層。
在一些實施方案中,所述上金屬層還包括電鍍沈積的金屬層。
在一些實施方案中,重複步驟h)-s)以構建更複雜的屏蔽結構。
術語微米或μm是指微米或10-6m。
現有技術:
100‧‧‧多層支撐結構
102、104、106‧‧‧特徵層、功能層
108‧‧‧特徵結構
110、112、114、116‧‧‧介電層
118‧‧‧通孔
本發明:
201‧‧‧中心導體
202‧‧‧介電材料
203‧‧‧下導電板
205‧‧‧上導電板
207、208‧‧‧墊板
204、206、209、210‧‧‧通孔導電
3‧‧‧層子電路
300‧‧‧法拉第籠
301、302、303、304、305、306、307、308‧‧‧導體、介電材料;頂部金屬面板
310、311、312‧‧‧通孔結構
350‧‧‧電路系統、電路
307B、307D、308B、308D‧‧‧通孔導體
307A、307C、307E、308A、308C、308E‧‧‧墊板
303、305‧‧‧頂部金屬面板
403和405‧‧‧頂部和底部金屬面板
407B‧‧‧通孔導體
407A、407C‧‧‧互連墊板、頂部互連導體墊板、底部導體墊板、墊板對
408B‧‧‧通孔導體
408A、408C‧‧‧頂部互連導體墊板、墊板對
410‧‧‧特徵結構
411‧‧‧底部導體線
412‧‧‧通孔導體、墊板對
413‧‧‧頂部導體線、頂部互連導體墊板、頂部墊板
418‧‧‧介電材料
450‧‧‧法拉第籠
407A/407C、408A/408C和412‧‧‧墊板對
圖1是現有技術的多層電子支撐結構的簡化截面圖。
圖2是法拉第籠保護的第一組件的橫截面的示意圖。
圖3是法拉第籠保護的三層電路的橫截面的示意圖。
圖4是法拉第籠保護的三層導電特徵結構的橫截面的示意圖。
圖5是示出一種製造圖2結構的製造技術的流程圖。
圖6是示出第二製造技術的流程圖。
在不同的附圖中,相同的參考數字和附圖標記指示相同的要素。
為了更好地理解本發明並示出本發明的實施方式,現作出參考介紹,純粹以舉例的方式參照附圖。
具體參照附圖時,必須強調的是特定的圖示是示例性的並且目的僅在於說明性討論本發明的優選實施方案,並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言,沒有試圖將本發明的結構細節以超出對本發明基本理解所必需的詳細程度來圖示;參照附圖的說明使本領域技術人員明顯認識到本發明的幾種形式可如何實際體現出來。
在以下說明中,支撐結構是由在介電基體中的金屬通孔構成的,特別是在聚合物基體中的銅通孔柱,所述聚合物基體是例如聚酰亞胺、環氧樹脂或BT(雙馬來酰亞胺/三嗪)或它們的共混物,可考慮為玻璃纖維增強的。
參照圖1,示出現有技術的多層電子支撐結構的簡化截面圖。現有技術的多層電子支撐結構100包括被絕緣各層的介電層110、112、114、116隔離的組件或特徵結構108的功能層102、104、106。穿過介電層的通孔118提供在相鄰的功能層或特徵層之間的電連接。因此,特徵層102、104、106包括在X-Y平面內通常敷設在所述層內的特徵結構108,以及跨介電層110、112、114、116導通電流的通孔118。通孔118設計為具有最小的電感並得到充分的隔離以在其間具有最小的電容。
通常,在互連中或其它基板中的通孔和特徵結構被電介質隔離以防止幹擾。然而,將會認識到,有時如前文所述的在互連中或其它
基板中的通孔和其它導電或功能結構可能對射頻(RF)幹擾或其它電磁幹擾(RFI/EMI)敏感,這些幹擾會導致電信號衰減和/或噪聲。
如已經確立的那樣,電磁屏蔽可以通過利用導電柵屏蔽物通常稱為法拉第柵保護這樣的導體、通孔和結構來實現。法拉第籠是由法拉第柵構建的三維結構,其提供免受封閉在其內的組件或導管的電感電流和電感的影響的保護。
參照圖2,具有包封在基板介電材料202內的中心導體201的結構被下導電板203、上導電板205、與中心導體201在同一層上的左右側墊板207、208以及將墊板207、208連接至上下導電板203、205的通孔導體204、206、209、210所電磁屏蔽。
如本領域技術人員所理解的,中心導體201建立的法拉第籠200不需要完全包圍所有側面,並且周圍的通孔導體204、206、209、210不需要為完全連續結構,而可以是彼此分隔開的分離通孔柱,但通過墊板207和208電連接。因此,通孔導體204、206、209、210可利用通孔柱方法製造,如赫爾維茨(Hurwitz)等人的美國專利號為US 7,682,972、US 7,669,320和US 7,635,641的美國專利中所描述並且通過引用並入本文。作為替代方案,利用電鍍連續伸長通孔的可能性,通孔導體204、206、209、210可以是連續線性通孔,示出其橫截面。
參照圖3,示出類似於圖2的結構。在該基板結構中,各導體301、302、303、304、305、306、307、308形成3層子電路,其通過均嵌入在介電材料302內的通孔結構310、311、312互連,並且形成可以是在基板的給定區域內的一個或多個電路的電路系統350,該電路系統350可以被通孔導體307B、307D、308B、308D及其相關的墊板307A、307C、307E、308A、308C、308E以及底部和頂部金屬面板303、305所包圍以形成包圍的法拉第籠300,以為所包圍的電路350提供RFI/EMI保護。
本領域技術人員將會認識到,圖2和3的實施方案是僅通過舉例提供的示意性簡化實施方案,並且被法拉第籠RFI/EMI保護的電路系統不限於特定數目的層或位於基板內的特定電路系統。
由導體通孔及其相關的墊板以及由頂部和底部金屬面板提
供的法拉第屏蔽可用於使基板內的特定部分與其它部分分隔,例如用以分隔模擬與數字部分,RF電路與數字電路,以防止噪聲或使整個基板免受輻射。
被屏蔽的金屬組件可包括例如信號載體。
參照圖4,底部導體線411和頂部導體線413可通過通孔導體412互連以生成導通嵌入在介電材料418內的特徵結構410並且被法拉第籠450包圍的RFI/EMI屏蔽,法拉第籠450通過用於頂部和底部RFI/EMI保護的頂部和底部金屬面板403和405以及在側面上通過用於進一步RFI/EMI側面保護的通孔導體407B及其互連墊板407A、407C、通孔導體408B及其互連墊板408A、408C表現出來。
圖4所示的“通孔導體”412提供較圖2所示的特徵結構201的顯著改進,因為與圖2的金屬導體201相比,互連的底部和頂部墊板411、413的RFI/EMI保護特徵結構410具有顯著更低的DC電阻,由此為在集成電路(IC)內操作敏感驅動器時進行必要的屏蔽電流的分配和傳輸的電設計者提供額外的靈活性。
可注意到的是,底部導體墊板407A、411、408A可以是非常薄的導電層,例如厚度至多1微米並且通過濺射或化學鍍沈積的種子層。底部導體墊板407A、411、408A僅用於使通孔導體407B、412、408B與同一層中的其它導體和通孔柱(未示出)一起圖案電鍍,但是在基板的其它位置處,如在赫爾維茨(Hurwitz)等人的美國專利號為US 7,682,972、US 7,669,320和US 7,635,641的美國專利的圖案鍍覆通孔柱流程中所述。
可進一步注意到的是,頂部互連導體墊板407C、413、408C的厚度只需要足以用作種子層以允許在同一層或後續層中基板的其它位置處構建其它導體或通孔(未示出)即可,例如利用赫爾維茨(Hurwitz)等人的美國專利號為US 7,682,972、US 7,669,320和US 7,635,641的美國專利中所描述的圖案鍍覆工藝。因此,頂部互連導體墊板407C、413、408C可具有至多1微米的厚度並且可通過濺射或化學鍍進行沈積。
還可以注意到的是,所有的墊板對407A/407C、408A/408C和412可具有盡可能接近對應的“通孔導體”407B、408B和412的
尺寸。
在各種實施方案中,上下列的通孔柱可以是彼此被電介質隔離的不連續通孔柱並且可以是類似於通過鑽填技術可製造的通孔那樣的基本圓柱形的。利用圖案或面板鍍覆,通孔柱不需要是圓形的並且可以是例如方形或矩形的,並且可以是平行於數據線延伸的連續帶。
在一些實施方案中,金屬組件和周圍的法拉第籠可以由銅製造。
介電材料可以是聚合物,例如聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪及其共混物。
通常,介電材料還包括陶瓷或玻璃,例如玻璃增強纖維和陶瓷顆粒填料。
介電材料可以是由例如浸漬有樹脂的織造纖維氈構成的預型體。
參照圖5,一種製造如圖2所示的包括法拉第籠的多層電子結構的方法,包括以下步驟:獲得具有包括連續金屬接地面的上表面的基板-步驟a)。在連續接地面上塗覆第一光刻膠層-步驟b),接著將該第一光刻膠層顯影為具有包括下銅通孔列對的圖案-步驟c)。隨後將下金屬通孔列圖案鍍覆進入第一光刻膠層內-步驟d)。剝除光刻膠-步驟e),接著通常通過施加預型體並固化來層壓第一介電材料層-步驟f)。將第一介電材料層減薄以暴露出下金屬通孔列的端部-步驟g)。可以使用各種技術和工藝用於減薄,例如研磨、抛光和化學機械抛光,以移除部分介電材料並暴露出通孔柱的頂部,從而允許構建下一金屬層。然後在電介質上沈積第一金屬種子層-步驟h)。這通常是銅並且通常具有0.5微米-1.5微米的厚度,並且可以例如通過化學鍍或通過濺射進行沈積。為了提高其粘附性,可以先同樣通過濺射沈積鈦或鉭的粘附層。粘附層通常具有0.04微米-0.1微米的厚度。在第一金屬種子層上塗覆第二光刻膠層-步驟i),然後在第二光刻膠層中曝光並顯影出圖案,包括兩側上的金屬元件和相鄰的法拉第柵,其中相鄰的法拉第柵與金屬通孔列連接-步驟j)。金屬元件和相鄰的法拉第柵通過圖案鍍覆至被曝光顯影的光刻膠中而共同製造-步驟k)。剝
除第二光刻膠層-步驟l),塗覆第三光刻膠層-步驟m),接著在第三光刻膠層中曝光並顯影出包括上通孔柱列的第三圖案-步驟n)。將上通孔柱列圖案電鍍至被曝光顯影的圖案中-步驟(o)。剝除第三光刻膠層-步驟p)。移除種子層-步驟q),任選地,利用例如氫氧化銨或氯化銅的濕蝕刻劑將其蝕刻掉,接著在上通孔柱列上層壓介電材料層-步驟s)。減薄該介電材料以暴露出上通孔柱列的端部-步驟t)。可以使用機械抛光或研磨、化學抛光或化學機械抛光(CMP),在電介質上沈積上金屬層,連接至被暴露的端部-步驟t)。上層可以是種子層,通常為銅,通過濺射或化學鍍進行沈積。在一些實施方案中,上金屬層還包括通過電鍍沈積的較厚金屬層。
來自將要被保護的組件的單個通孔和特徵層以及周圍的法拉第籠通常是基板中的結構和通孔的更大布圖(未示出)的一部分。每個特徵結構或墊板與後續的通孔層的雙層通常通過重複步驟h)-t)來沈積。
通常,種子層和鍍層可由銅制成。種子層可具有0.5-1.5微米的厚度。為了進一步幫助種子層粘附至下方的電介質,可以先塗覆非常薄的一層,通常為0.04微米-0.1微米的粘附金屬,例如鈦、鉭、鎢、鉻或其混合物。
上下通孔柱列可以是連續的,由金屬延伸帶構成,或者可由單個通孔柱構成。
可以重複步驟h)-s)以構建更複雜的屏蔽結構,例如圖3和4中所示的。
參照圖6,現在描述第二種方法。獲得具有包括連續金屬接地面的上表面的基板-步驟(i)。在連續的金屬接地面上施加蝕刻阻擋層-步驟(ii)。該蝕刻阻擋層可由鉭、鎢、鉻、鈦、鈦-鎢組合、鈦-鉭組合、鎳、金、鎳層及後續金層、金層及後續鎳層、錫、鉛、錫層及後續鉛層、錫-鉛合金以及錫-銀合金制成,並且可通過物理氣相沈積工藝塗覆。通常,該蝕刻阻擋層為金屬,例如鈦Ti、鉻Cr、鉭Ta、鎢W及其組合。
在蝕刻阻擋層上沈積種子層-步驟(iii)。種子層可以是通過例如濺射銅或化學鍍銅而形成。接著,在其上面板電鍍厚金屬層-步驟(iv)。在金屬層上塗覆第一光刻膠層-步驟(v),並且顯影為具有包括成對
的下通孔柱列的圖案-步驟(vi)並且在層中的其它位置處包括其它特徵結構。現在蝕刻掉金屬面板-步驟(vii),留下下金屬通孔柱列和其它特徵結構。可以使用諸如氫氧化銨或氯化銅的蝕刻劑。
剝除光刻膠-步驟(viii)並且在下金屬通孔柱列和其它特徵結構上層壓第一介電材料層-步驟(ix)。將第一介電材料層減薄以暴露出下金屬通孔柱列的端部-步驟(x)。可以使用各種技術和工藝用於減薄,例如研磨、抛光和化學機械抛光以移除部分介電材料並且暴露出通孔柱的頂部,從而允許構建下一金屬層。
在電介質上沈積第一金屬種子層-步驟(xi)。其通常為銅並且可例如通過化學鍍或濺射進行沈積。種子層可具有0.5-1.5微米的厚度。在種子層之上,可以圖案或面板鍍覆厚金屬層,通常為銅。為了進一步幫助種子層粘附至下方的電介質,可以先塗覆非常薄的一層,通常為0.04微米-0.1微米的粘附金屬,例如鈦、鉭、鎢、鉻或其混合物。
後續層可通過圖案鍍覆或通過面板鍍覆進行沈積,並且可以構建被法拉第柵保護的包括電路和組件的更複雜結構,例如圖3和4中所示的。
然後利用不腐蝕銅的特定蝕刻劑移除蝕刻阻擋層。例如,可以利用包括CF4/O2或CF4/Ar的等離子體蝕刻劑來移除Ti、W、Ta而選擇性地保留銅。作為替代方案,1-3%的HF溶液對於移除Ti保留銅非常有效。如果阻擋層是鎳,則可以使用公知的選擇性鎳剝除劑。
因此,本領域技術人員將會認識到,本發明不限於上文中具體圖示和描述的內容。而且,本發明的範圍由所附權利要求限定,包括上文所述的各個技術特徵的組合和子組合以及其變化和改進,本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
在權利要求書中,術語“包括”及其變體例如“包含”、“含有”等是指所列舉的組件被包括在內,但一般不排除其他組件。
因此,本領域技術人員將會認識到,本發明不限於上文中具體圖示和描述的內容。而且,本發明的範圍由所附權利要求限定,包括上文所述的各個技術特徵的組合和子組合以及其變化和改進,本領域技術
人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
在權利要求書中,術語“包括”及其變體例如“包含”、“含有”等是指所列舉的組件被包括在內,但一般不排除其他組件。
201‧‧‧中心導體
202‧‧‧介電材料
203‧‧‧下導電板
205‧‧‧上導電板
207、208‧‧‧墊板
204、206、209、210‧‧‧通孔導電
Claims (21)
- 一種多層電子支撐結構,其包括包封在介電材料中的至少一個功能金屬組件,並且還包括在所述介電材料內的至少一個法拉第柵,用于屏蔽所述至少一個功能金屬組件以免受外部電磁場幹擾和防止所述金屬組件的電磁發射。
- 如權利要求1所述的多層電子支撐結構,其中所述至少一個功能金屬組件包括信號載體。
- 如權利要求1所述的多層電子支撐結構,其中所述至少一個功能金屬組件包括銅。
- 如權利要求1所述的多層電子支撐結構,其中所述至少一個功能金屬組件位于通孔層中,所述通孔層還包括連接上方和下方的相鄰特征層的連接通孔。
- 如權利要求4所述的多層電子支撐結構,其中所述至少一個功能金屬組件還包括下層,所述下層選自濺射種子層、電鍍金屬層和沈積在濺射或化學鍍種子層上的電鍍金屬層。
- 如權利要求4所述的多層電子支撐結構,其中所述至少一個功能金屬組件還包括上層,所述上層選自濺射種子層、電鍍金屬層和沈積在濺射或化學鍍種子層上的電鍍金屬層。
- 如權利要求4所述的多層電子支撐結構,其中所述至少一個功能金屬組件包括電路。
- 如權利要求1所述的多層電子支撐結構,其中所述至少一個法拉第柵包括:在所述至少一個金屬組件上方的上金屬層,和在所述至少一個金屬組件下方的下金屬層。
- 如權利要求8所述的多層電子支撐結構,其中所述至少一個法拉第柵還包括:在所述至少一個金屬組件的每一側上的元件,其通過通孔柱列連接至上和下金屬層以提供法拉第籠。
- 如權利要求8所述的多層電子支撐結構,其中所述通孔柱列是連續的。
- 如權利要求8所述的多層電子支撐結構,其中所述通孔柱列是不 連續的。
- 如權利要求1所述的多層電子支撐結構,其中所述至少一個法拉第柵包括銅。
- 如權利要求1所述的多層電子支撐結構,其中所述介電材料包括聚合物。
- 如權利要求13所述的多層電子支撐結構,其中所述介電材料還包括陶瓷或玻璃。
- 如權利要求13所述的多層電子支撐結構,其中所述聚合物包括聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪和及其共混物。
- 如權利要求14所述的多層電子支撐結構,其中所述介電材料還包括玻璃纖維。
- 如權利要求14所述的多層電子支撐結構,其中所述介電材料還包括陶瓷顆粒填料。
- 一種製造如權利要求1所述的多層電子支撐結構的方法,包括以下步驟:a)獲得包括上層的基板,所述上層包含連續金屬接地面;b)在所述連續金屬接地面上塗覆第一光刻膠層;c)顯影所述第一光刻膠層,所述第一光刻膠層具有包括下金屬通孔列對的圖案;d)在所述第一光刻膠層中圖案鍍覆所述下金屬通孔列對;e)剝除所述第一光刻膠層;f)在所述下金屬通孔列對上層壓第一介電材料層;g)減薄所述第一介電材料層以暴露出所述下金屬通孔列對的端部;h)在所述第一介電材料層上沈積第一金屬種子層;i)在所述第一金屬種子層上塗覆第二光刻膠層;j)曝光並顯影包括在所述第二光刻膠層兩側上的金屬元件和相鄰的法拉第柵的圖案;k)通過圖案鍍覆共同製造所述金屬元件和相鄰的法拉第柵;l)剝除所述第二光刻膠層;m)塗覆第三光刻膠層;n)曝光並顯影第三圖案,所述第三圖案包括在所述第三光刻膠層中的 上通孔柱列;o)將所述上通孔柱列圖案鍍覆到被曝光和顯影的圖案中;p)剝除所述第三光刻膠層;q)移除所述種子層:r)在所述上通孔柱列上層壓一層介電材料;s)減薄所述介電材料以暴露出所述上通孔柱列的端部;和t)在被暴露出的端部上沈積上金屬層。
- 如權利要求18所述的方法,其中所述上金屬層包括金屬種子層。
- 如權利要求18所述的方法,其中所述上金屬層還包括電鍍沈積的金屬層。
- 如權利要求20所述的方法,其中重複步驟h)-s)以構建更複雜的屏蔽結構。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/483,207 US20130322029A1 (en) | 2012-05-30 | 2012-05-30 | Multilayer electronic structure with integral faraday shielding |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201409650A true TW201409650A (zh) | 2014-03-01 |
Family
ID=48639323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102107891A TW201409650A (zh) | 2012-05-30 | 2013-03-06 | 具有一體化法拉第屏蔽的多層電子結構 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20130322029A1 (zh) |
JP (1) | JP2013251520A (zh) |
KR (2) | KR20130135000A (zh) |
CN (1) | CN103179784B (zh) |
TW (1) | TW201409650A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI752743B (zh) * | 2019-11-29 | 2022-01-11 | 聯發科技股份有限公司 | 多層基板的垂直互連結構 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160079646A1 (en) * | 2013-04-24 | 2016-03-17 | Shonan Gosei-Jushi Seisakusho K.K. | Signal transmission flat cable |
JP6274917B2 (ja) * | 2014-03-11 | 2018-02-07 | 三菱電機株式会社 | 高周波パッケージ |
CN105702663A (zh) * | 2014-11-28 | 2016-06-22 | 北京大学 | 一种基于石墨烯的集成电路中的屏蔽层结构 |
EP3245670B1 (en) * | 2015-01-14 | 2019-03-13 | QUALCOMM Incorporated | Integrated circuit assembly with faraday cage |
CN104837327A (zh) * | 2015-05-21 | 2015-08-12 | 小米科技有限责任公司 | 电路保护结构及电子装置 |
EP3229033A1 (fr) * | 2016-04-08 | 2017-10-11 | ABB Schweiz AG | Bloc d essai doté de prises d entrée et de sortie de type rj45 |
CN209329126U (zh) * | 2016-05-17 | 2019-08-30 | 株式会社村田制作所 | 传输线路基板及电子设备 |
WO2018009269A1 (en) * | 2016-07-06 | 2018-01-11 | Lumileds Llc | Printed circuit board for integrated led driver |
US10529795B2 (en) | 2016-07-27 | 2020-01-07 | Credo Technology Group Ltd. | Enhanced inductors suitable for integrated multi-channel receivers |
US10483910B2 (en) | 2017-02-02 | 2019-11-19 | Credo Technology Group Limited | Multiport inductors for enhanced signal distribution |
US10510663B2 (en) * | 2017-03-30 | 2019-12-17 | Globalfoundries Inc. | Transistor structures having electrically floating metal layer between active metal lines |
CN109314095B (zh) * | 2017-04-10 | 2023-07-21 | 默升科技集团有限公司 | 笼式屏蔽中介层电感 |
KR101980963B1 (ko) | 2017-05-12 | 2019-08-28 | 정규영 | 인공지능에 기반한 지원자 맞춤형 정보 처리 및 제공 시스템 |
US11289814B2 (en) * | 2017-11-10 | 2022-03-29 | Raytheon Company | Spiral antenna and related fabrication techniques |
US11412608B2 (en) * | 2018-01-12 | 2022-08-09 | Nortech Systems, Inc. | Flexible printed circuit board |
KR102488685B1 (ko) * | 2021-01-05 | 2023-01-13 | (주)와이솔 | 전자파 차폐 시트가 부착된 연성 회로 기판 및 그 제조 방법 |
TWI805099B (zh) | 2021-11-26 | 2023-06-11 | 頎邦科技股份有限公司 | 半導體結構及其製造方法 |
CN114203652A (zh) * | 2021-11-30 | 2022-03-18 | 苏州浪潮智能科技有限公司 | 散热结构 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998047331A1 (fr) * | 1997-04-16 | 1998-10-22 | Kabushiki Kaisha Toshiba | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur |
FI106585B (fi) * | 1997-10-22 | 2001-02-28 | Nokia Mobile Phones Ltd | Koaksiaalijohto, menetelmä koaksiaalijohdon valmistamiseksi ja langaton viestin |
JP2001016007A (ja) * | 1999-06-29 | 2001-01-19 | Ngk Spark Plug Co Ltd | 伝送線路を有する配線基板 |
JP3384995B2 (ja) * | 2000-05-18 | 2003-03-10 | 株式会社ダイワ工業 | 多層配線基板及びその製造方法 |
TWI242398B (en) * | 2000-06-14 | 2005-10-21 | Matsushita Electric Ind Co Ltd | Printed circuit board and method of manufacturing the same |
US7239219B2 (en) * | 2001-12-03 | 2007-07-03 | Microfabrica Inc. | Miniature RF and microwave components and methods for fabricating such components |
JP2004023037A (ja) * | 2002-06-20 | 2004-01-22 | Daiwa Kogyo:Kk | 多層配線基板及びその製造方法 |
US6870252B2 (en) * | 2003-06-18 | 2005-03-22 | Sun Microsystems, Inc. | Chip packaging and connection for reduced EMI |
IL175011A (en) * | 2006-04-20 | 2011-09-27 | Amitech Ltd | Coreless cavity substrates for chip packaging and their fabrication |
US7682972B2 (en) * | 2006-06-01 | 2010-03-23 | Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. | Advanced multilayer coreless support structures and method for their fabrication |
US8237160B2 (en) * | 2007-05-10 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe pad on a corner stress relief region in a semiconductor chip |
US20090101402A1 (en) * | 2007-10-19 | 2009-04-23 | Advantest Corporation | Circuit board, and electronic device |
US7741567B2 (en) * | 2008-05-19 | 2010-06-22 | Texas Instruments Incorporated | Integrated circuit package having integrated faraday shield |
US20090296310A1 (en) * | 2008-06-03 | 2009-12-03 | Azuma Chikara | Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors |
JP3173143U (ja) * | 2010-12-03 | 2012-01-26 | 株式会社村田製作所 | 高周波信号線路 |
-
2012
- 2012-05-30 US US13/483,207 patent/US20130322029A1/en not_active Abandoned
- 2012-09-07 KR KR1020120099337A patent/KR20130135000A/ko active Application Filing
- 2012-09-27 JP JP2012213734A patent/JP2013251520A/ja active Pending
-
2013
- 2013-03-04 CN CN201310067851.3A patent/CN103179784B/zh active Active
- 2013-03-06 TW TW102107891A patent/TW201409650A/zh unknown
-
2014
- 2014-10-13 KR KR1020140137466A patent/KR20140134243A/ko not_active Application Discontinuation
-
2015
- 2015-11-10 US US14/937,337 patent/US20160081201A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI752743B (zh) * | 2019-11-29 | 2022-01-11 | 聯發科技股份有限公司 | 多層基板的垂直互連結構 |
US11864315B2 (en) | 2019-11-29 | 2024-01-02 | Mediatek Inc. | Vertical interconnection structure of a multi-layer substrate |
Also Published As
Publication number | Publication date |
---|---|
US20160081201A1 (en) | 2016-03-17 |
US20130322029A1 (en) | 2013-12-05 |
CN103179784B (zh) | 2016-04-06 |
KR20140134243A (ko) | 2014-11-21 |
CN103179784A (zh) | 2013-06-26 |
KR20130135000A (ko) | 2013-12-10 |
JP2013251520A (ja) | 2013-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201409650A (zh) | 具有一體化法拉第屏蔽的多層電子結構 | |
CN103208479B (zh) | 具有一体化阶梯状堆叠结构的多层电子结构 | |
JP6090295B2 (ja) | 埋め込みチップを作製する方法 | |
TWI566656B (zh) | 具有階梯狀孔的多層電子結構 | |
KR101680593B1 (ko) | 내장형 칩 패키지 구조물 | |
JP2016111313A (ja) | 矩形配列のキャビティを備えたポリマーフレームを製作する方法 | |
US8816218B2 (en) | Multilayer electronic structures with vias having different dimensions | |
CN103199079B (zh) | 具有全厚度同轴结构的多层电子结构 | |
JP6459107B2 (ja) | 多層電子支持構造体の製作方法 | |
US9312593B2 (en) | Multilayer electronic structure with novel transmission lines | |
KR101770148B1 (ko) | 폴리머 매트릭스를 가진 인터포저 프레임 |