TW201342493A - 半導體裝置製造系統及半導體裝置製造方法 - Google Patents

半導體裝置製造系統及半導體裝置製造方法 Download PDF

Info

Publication number
TW201342493A
TW201342493A TW102101105A TW102101105A TW201342493A TW 201342493 A TW201342493 A TW 201342493A TW 102101105 A TW102101105 A TW 102101105A TW 102101105 A TW102101105 A TW 102101105A TW 201342493 A TW201342493 A TW 201342493A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
processing chamber
wafer
reduction
terminal
Prior art date
Application number
TW102101105A
Other languages
English (en)
Inventor
Shinjiro Watanabe
Itaru Iida
Muneo Harada
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201342493A publication Critical patent/TW201342493A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices

Abstract

本發明的課題是在於提供一種可不須過剩的腐蝕對策來防止有關半導體裝置的製造的處理能力的降低之半導體裝置製造系統。其解決手段為：由層疊晶片(13)來製造半導體裝置的半導體裝置製造系統(10)是具備晶片還原裝置(14)及晶片接合裝置(15)，晶片還原裝置(14)是具有還原腔室(24)，在該還原腔室(24)內將各晶片(11)的端子(27)的表面的氧化膜還原，晶片接合裝置(15)是具有自還原腔室(24)隔離的回流腔室(25)，在該回流腔室(25)內進行焊錫凸塊(26)對各晶片(11)的端子(27)的接合，晶片接合裝置(15)是與晶片還原裝置(14)另外設置。

Description

半導體裝置製造系統及半導體裝置製造方法
本發明是有關製造在端子接合焊錫凸塊的半導體裝置之半導體裝置製造系統及半導體裝置製造方法。
在製造半導體裝置時，在由半導體晶圓所形成的IC基板(晶片)中對由金屬所構成的端子接合焊錫凸塊。端子是藉由蒸鍍等來形成後，接觸於大氣中的氧等而於表面形成有氧化膜，該氧化膜是阻礙端子及焊錫凸塊的接合。
於是，以往在對端子接合焊錫凸塊之前，藉由融劑(flux)來除去端子表面的氧化膜。具體而言，融劑是一邊使端子的表面活化來除去(還原)氧化膜，一邊被覆該表面而防止新的氧化而維持端子表面的活性狀態。可是，會有融劑作為殘渣留在端子的表面及焊錫凸塊之間的情形。
並且，在溶融焊錫凸塊來接合於端子時，從所被加熱的融劑產生的氣體會作為孔隙留在焊錫凸塊之中。
對應於此，有在減壓環境中對晶片供給羧酸 例如甲酸的蒸氣且加熱晶片的方法被利用(例如參照專利文獻1)。在此方法中，甲酸是不使產生殘渣，將晶片的端子表面的氧化膜還原，且甲酸是即使被加熱也不會產生氣體，且環境會被減壓，因此即使產生氣體也會從焊錫凸塊排出。被加熱的焊錫凸塊會溶融來接合於端子。
近年來，為了降低半導體裝置的台面面積(footprint)，而有層疊複數的晶片來製造半導體裝置的立體安裝方法被開發。此立體安裝方法是在各晶片中形成有在厚度方向貫通該晶片之導體所構成的配線，例如TSV(Through Silicon Via)，形成於一晶片的配線的端部之電極焊墊(端子)會與形成於其他晶片的配線的端部之焊錫凸塊接合而立體地形成電路。在上述立體安裝方法之一晶片的電極焊墊與其他晶片的焊錫凸塊的接合也適用專利文獻1所記載的方法。
〔先行技術文獻〕 〔專利文獻〕
〔專利文獻1〕特許3378852號
然而，就記載於專利文獻1的方法而言，由於利用甲酸之端子表面的氧化膜的還原及利用加熱之焊錫凸塊的溶融接合是在同處理室內進行，因此在進行端子表 面的還原的期間，不能進行焊錫凸塊的溶融接合，有關半導體裝置的製造之處理能力會有降低的問題。
本發明的目的是在於提供一種可防止有關半導體裝置的製造的處理能力的降低之半導體裝置製造系統及半導體裝置製造方法。
為了達成上述目的，請求項1記載的半導體裝置製造系統，係製造在端子接合焊錫凸塊的半導體裝置之半導體裝置製造系統，其特徵為具備：還原裝置，其係具有第1處理室，在該第1處理室內使前述端子的表面的氧化膜還原；及接合裝置，其係與該還原裝置另外設置，且具有自前述第1處理室隔離的第2處理室，在該第2處理室內進行前述焊錫凸塊對前述端子的接合。
請求項2記載的半導體裝置製造系統，係於請求項1記載的半導體裝置製造系統中，前述還原裝置及前述接合裝置係彼此連接。
請求項3記載的半導體裝置製造系統，係於請求項1或2記載的半導體裝置製造系統中，前述還原裝置係具有：往前述第1處理室內供給氮的第1氮供給裝置，前述接合裝置係具有往前述第2處理室內供給氮的第2氮供給裝置。
請求項4記載的半導體裝置製造系統，係於 請求項1~3的任一項所記載的半導體裝置製造系統中，前述還原裝置係具有：減壓裝置，其係將前述第1處理室內減壓；載置台，其係配置於前述第1處理室內，載置前述半導體裝置；及推壓裝置，其係以能夠朝該載置台對向的方式往前述第1處理室內突出，該推壓裝置係具有：筒狀部，其係內部被開放至大氣且自前述第1處理室內隔開前述內部，並朝向前述載置台伸縮自如；及抵接部，其係設在該筒狀部之前述載置台側的前端，當前述筒狀部伸長時，往被載置於前述載置台的半導體裝置抵接。
請求項5記載的半導體裝置製造系統，係於請求項1~4的任一項所記載的半導體裝置製造系統中，前述還原裝置係具備往前述第1處理室內供給羧酸的羧酸供給裝置。
請求項6記載的半導體裝置製造系統，係於請求項5記載的半導體裝置製造系統中，前述羧酸為甲酸。
為了達成上述目的，請求項7記載的半導體裝置製造方法，係於半導體裝置製造系統中所被實行的半導體裝置製造方法，該半導體裝置製造系統係製造在端子接合焊錫凸塊的半導體裝置之半導體裝置製造系統，具 備：還原裝置，其係具有第1處理室，在該第1處理室內使前述端子的表面的氧化膜還原；及接合裝置，其係與該還原裝置另外設置，且具有自前述第1處理室隔離的第2處理室，在該第2處理室內進行前述焊錫凸塊對前述端子的接合，其特徵為：在前述還原裝置中使一半導體裝置的前述端子表面的氧化膜還原的期間，在前述接合裝置中接合其他半導體裝置的前述端子及前述焊錫凸塊。
請求項8記載的半導體裝置製造方法，係請求項7記載的半導體裝置製造方法中，從前述還原裝置往前述接合裝置移送前述半導體裝置時，前述第1處理室內及前述第2處理室內係藉由氮來充填。
請求項9記載的半導體裝置製造方法，係於請求項7或8記載的半導體裝置製造方法中，在前述還原裝置中將被搬入前述半導體裝置的前述第1處理室內減壓之後，往該第1處理室內供給羧酸。
請求項10記載的半導體裝置製造方法，係於請求項9記載的半導體裝置製造方法中，前述羧酸為甲酸。
請求項11記載的半導體裝置製造方法，係於請求項7~10的任一項所記載的半導體裝置製造方法中，在前述接合裝置中將被搬入至前述第2處理室內的前述半 導體裝置的前述焊錫凸塊溶融而對前述端子接合時，前述第2處理室內係被減壓。
若根據本發明，則由於進行焊錫凸塊對端子的接合之接合裝置是與使端子表面的氧化膜還原的還原裝置另外設置，因此在還原裝置中使一半導體裝置的端子表面的氧化膜還原的期間，可在接合裝置中接合其他半導體裝置的端子及焊錫凸塊，進而可防止有關半導體裝置的製造的處理能力的降低。
10‧‧‧半導體裝置製造系統
11‧‧‧晶片
13‧‧‧層疊晶片
14‧‧‧晶片還原裝置
15‧‧‧晶片接合裝置
24‧‧‧還原腔室
25‧‧‧回流腔室
26‧‧‧焊錫凸塊
27‧‧‧端子
31，36‧‧‧下部平台
31a‧‧‧突出部
32‧‧‧推壓汽缸
33‧‧‧還原劑供給裝置
34，40‧‧‧乾式泵
35，39‧‧‧氮氣供給管
37‧‧‧推壓活塞
圖1是概略顯示本發明的實施形態的半導體裝置製造系統的構成的水平剖面圖。
圖2是概略顯示圖1的層疊晶片的構成的剖面圖，圖2(A)是表示實施還原處理及回流處理之前的構成，圖2(B)是表示實施還原處理及回流處理之後的構成。
圖3是沿著圖1的線III-III的剖面圖，概略顯示圖1的晶片還原裝置的構成的剖面圖。
圖4是沿著圖1的線IV-IV的剖面圖，概略顯示圖1的晶片接合裝置的構成的剖面圖。
圖5是用以說明圖1的半導體裝置製造系統中所被實行的還原處理及回流處理的工程圖。
圖6是用以說明圖1的半導體裝置製造系統中所被實行的還原處理及回流處理的工程圖。
圖7是用以說明圖1的半導體裝置製造系統中所被實行的還原處理及回流處理的工程圖。
以下，一邊參照圖面，一邊說明本發明的實施形態。
圖1是概略顯示本實施形態的半導體裝置製造系統的構成的水平剖面圖。另外，在圖1中，為了使說明形成簡單，顯示將半導體裝置製造系統所具備的各種裝置的上部機構除去的狀態的水平剖面圖。
在圖1中，半導體裝置製造系統10是具備：晶片層疊裝置12，其係層疊複數的IC電路(晶片)11；晶片還原裝置14，其係對層疊有複數的晶片11的晶片組(以下稱為「層疊晶片」)13實施還原處理；晶片接合裝置15，其係對層疊晶片13實施回流處理；及導件16，其係跨越晶片層疊裝置12、晶片還原裝置14及晶片接合裝置15而架設。
晶片層疊裝置12、晶片還原裝置14及晶片接合裝置15是被配列成一列，尤其晶片還原裝置14及晶片接合裝置15是彼此連接配置。
晶片層疊裝置12是具備：晶片存放處18，其係載置排列有複數的晶片11的切割薄膜17；搬送托盤19，其係被導件16載持；拾取單元20，其係使晶片11移動；浸漬單元21，其係充滿焊錫膏；攝影單元22，其係攝取被拾取單元20拾取的晶片11的下面；及工具更換單元23，其係載置有按晶片11的種類更換之拾取單元20的各種頭工具。
在晶片層疊裝置12中，拾取單元20會從晶片存放處18拾取1個晶片11而使往浸漬單元21移動，使晶片11的下面浸漬於焊錫膏，使焊錫膏附著於該下面，而且使晶片11往攝影單元22移動，使攝取晶片11的下面，確認附著於該下面的焊錫膏的狀態。然後，使晶片11往搬送托盤19移動，疊放在已被載置於該搬送托盤19上的其他晶片11上。藉此，在搬送托盤19上，構成層疊有複數的晶片11的層疊晶片13。本實施形態是在搬送托盤19上構成8個的層疊晶片13。
搬送托盤19是具有：矩形板狀的支撐托盤19a，其係被導件16支撐；及2個的晶片托盤19b，其係裝卸自如地被載置於該支撐托盤19a。
本實施形態是在各晶片托盤19b上，上述的層疊晶片 13會各4個配列成1列。並且，導件16會將載置層疊晶片13的搬送托盤19從晶片層疊裝置12往晶片還原裝置14，且從晶片還原裝置14往晶片接合裝置15搬送。
從晶片層疊裝置12往晶片還原裝置14搬送之搬送托盤19的2個晶片托盤19b是被收容於晶片還原裝置14的還原腔室24內，在該還原腔室24內對各層疊晶片13實施還原處理。並且，從晶片還原裝置14往晶片接合裝置15搬送之搬送托盤19的2個晶片托盤19b是被收容於晶片接合裝置15的回流腔室25內，在該回流腔室25內對各層疊晶片13實施回流處理。有關晶片還原裝置14及晶片接合裝置15的構成、作用的詳細會在往後敘述。
圖2是概略顯示圖1的層疊晶片的構成的剖面圖，圖2(A)是表示實施還原處理及回流處理之前的構成，圖2(B)是表示實施還原處理及回流處理之後的構成。
如圖2(A)所示般，層疊晶片13是在配置於最下的基礎晶片28層疊複數的晶片11所構成。在基礎晶片28的上面形成有複數的電極焊墊29，在各晶片11的下面形成有複數的焊錫凸塊26，且以能夠避開該焊錫凸塊26的方式形成絕緣層30，另一方面，在晶片11的上面形成有複數的端子27。晶片11的下面的焊錫凸塊26是在浸漬單元21中藉由附著於晶片11的下面之焊錫膏所形成。在各晶片11中，下面的焊錫凸塊26是藉由在厚度 方向貫通該晶片11的配線例如TSV(未圖示)來與上面的端子27連接。
在構成層疊晶片13時，於晶片層疊裝置12 中，以使晶片11的下面的各焊錫凸塊26能夠抵接於基礎晶片28的上面的各端子27之方式往基礎晶片28重疊晶片11，更以其他晶片11的下面的各焊錫凸塊26能夠抵接於晶片11的上面的各端子27之方式往基礎晶片28重疊晶片11，之後重複晶片11的層疊。此時，端子27及焊錫凸塊26的厚度的合計是比絕緣層30的厚度更大，因此對層疊晶片13實施回流處理之前是不會有上面的晶片11的絕緣層30被抵接於下面的晶片11的上面之情形。
另一方面，一旦對層疊晶片13實施回流處 理，則上面的晶片11的焊錫凸塊26會溶融而與下面的晶片11的端子27接合，但此時焊錫凸塊26的形狀會崩潰，因此上面的晶片11會朝向下面的晶片11下沈，上面的晶片11的絕緣層30會抵接於下面的晶片11的上面(圖2(B))。
本實施形態是在晶片層疊裝置12中所被構成 的各層疊晶片13會與搬送托盤19一起往晶片還原裝置14搬送，該晶片還原裝置14是以羧酸例如甲酸來還原各層疊晶片13之晶片11的各個端子27的表面的氧化膜(還原處理)，晶片接合裝置15是以熱來溶融被施以還原處理的層疊晶片13中某晶片11的焊錫凸塊26，而使與從其他晶片11的表面除去氧化膜的端子27接合(回流 處理)。藉此，由層疊晶片13來製作半導體裝置。
圖3是沿著圖1的線III-III的剖面圖，概略顯示圖1的晶片還原裝置的構成的剖面圖。
在圖3中，晶片還原裝置14是具備：框體狀的還原腔室24(第1處理室)，其係收容搬送托盤19的2個晶片托盤19b；下部平台31(載置台)，其係於還原腔室24內配置在底部；推壓汽缸32(推壓裝置)，其係於還原腔室24的頂部，朝還原腔室24內突出；還原劑供給裝置33(羧酸供給裝置)，其係往還原腔室24內供給作為還原劑的羧酸的蒸氣，例如甲酸的蒸氣；乾式泵34(減壓裝置)，其係將還原腔室24內減壓；氮氣供給管35，其係往還原腔室24內供給氮氣；及加熱器(未圖示)，其係將還原腔室24內的環境加熱。
下部平台31是在對應於被搬入至還原腔室24內的搬送托盤19的2個晶片托盤19b的部分具有2個的突出部31a。
推壓汽缸32是具有：由筒狀的伸縮自如的波紋管所構成的伸縮部32b(筒狀部)，其係內部32a會與還原腔室24的外部連通而開 放至大氣，且自還原腔室24內隔開內部32a；及板狀的抵接部32c，其係設在伸縮部32b之下部平台31側的前端，配置成朝下部平台31的突出部31a對向。
在晶片還原裝置14中配置有與被載置於搬送托盤19的層疊晶片13的數量相同的數量亦即8個的推壓汽缸32。
還原腔室24是可分割成上部24a及下部24b，當還原腔室24被分割成上部24a及下部24b時，藉由導件16來將搬送托盤19搬入至上部24a及下部24b之間，被搬入的搬送托盤19是以晶片托盤19b能夠與下部平台31對向的方式調整位置。有關與搬送托盤19之利用導件16的搬送方向垂直的方向(以下稱為「寬度方向」)的長度是比有關寬度方向的還原腔室24的長度更大，藉此，當搬送托盤19被搬入至上部24a及下部24b之間時，在上部24a的側壁部及下部24b的側壁部其間是存在搬送托盤19的一部分，具體而言是支撐托盤19a的一部分。並且，有關下部平台31的各突出部31a的寬度方向的長度是被設定成比有關各晶片托盤19b的寬度方向的長度更小。
還原劑供給裝置33是不僅供給甲酸作為羧酸，亦可供給醋酸、丙烯酸、丙酸、丁酸、己酸、草酸、琥珀酸、水楊酸、丙二酸、庚酸、辛酸、壬酸、乳酸、癸酸等。
在還原腔室24中，搬送托盤19被搬入至所被分割的上部24a及下部24b之間後，上部24a及下部24b會在其間夾著支撐托盤19a的一部分而結合。藉此，自還原腔室24的外部來隔絕各晶片托盤19b。
並且，一旦還原腔室24內被減壓而壓力比大氣壓低下，則推壓汽缸32會被引入至還原腔室24內，而伸縮部32b會伸長，抵接部32c會如後述般，抵接於被下部平台31的突出部31a所載置的晶片托盤19b上的層疊晶片13。
圖4是沿著圖1的線IV-IV的剖面圖，概略顯示圖1的晶片接合裝置的構成的剖面圖。
在圖4中，晶片接合裝置15是具備：框體狀的回流腔室25(第2處理室)，其係收容搬送托盤19的2個晶片托盤19b；下部平台36，其係於回流腔室25內配置於底部；推壓活塞37，其係於回流腔室25的頂部朝回流腔室25內突出；大氣導入管38，其係往回流腔室25內導入大氣；氮氣供給管39，其係往回流腔室25內供給氮氣；及乾式泵40，其係將回流腔室25內減壓。
又，由於晶片接合裝置15是與晶片還原裝置14另外設置，所以回流腔室25是自還原腔室24隔離。
在晶片接合裝置15是配置有與被載置於搬送托盤19的層疊晶片13的數量相同的數量亦即8個的推壓 活塞37，且對應於搬送托盤19的2個晶片托盤19b來設置2個的下部平台36。各推壓活塞37是被配置成朝下部平台36對向，藉由馬達(未圖示)等來朝向下部平台36構成移動自如。在各推壓活塞37之下部平台36側的前端所設的推壓部37a及各下部平台36中埋設有加熱器及冷卻機構，例如致冷器(Peltier device)(皆未圖示)。
回流腔室25也與還原腔室24同樣，可分割成上部25a及下部25b，當回流腔室25被分割成上部25a及下部25b時，藉由導件16來將搬送托盤19搬入至上部25a及下部25b之間，所被搬入的搬送托盤19是以各晶片托盤19b能夠與各下部平台36對向的方式調整位置。有關搬送托盤19的寬度方向的長度是比有關寬度方向的回流腔室25的長度更大，藉此，當搬送托盤19被搬入至上部25a及下部25b之間時，在上部25a的側壁部及下部25b的側壁部其間是存在搬送托盤19的一部分，具體而言是存在支撐托盤19a的一部分。並且，有關各下部平台36的寬度方向的長度是被設定成比有關各晶片托盤19b的寬度方向的長度更小。
回流腔室25是在搬送托盤19被搬入至所被分割的上部25a及下部25b之間後，上部25a及下部25b會在其間夾著支撐托盤19a的一部分來結合。藉此，使各晶片托盤19b自回流腔室25的外部隔絕。此時，如後述般，各下部平台36是載置晶片托盤19b，各推壓活塞37的推壓部37a是推壓所被載置的晶片托盤19b上的各層疊 晶片13。
其次，說明有關在半導體裝置製造系統10中所被實行的還原處理及回流處理。
圖5~圖7是用以說明在圖1的半導體裝置製造系統中所被實行的還原處理及回流處理的工程圖。
首先，如圖5(A)所示般，在晶片還原裝置14中，還原腔室24會被分割成上部24a及下部24b，在上部24a及下部24b之間搬入搬送托盤19，以各晶片托盤19b能夠與下部平台31的各突出部31a對向之方式調整搬送托盤19的位置。
其次，如圖5(B)所示般，上部24a及下部24b會被結合，各晶片托盤19b會自還原腔室24的外部來隔絕，但此時，各突出部31a是與下部24b一起上昇而舉起晶片托盤19b，使該晶片托盤19b從支撐托盤19a離開。
其次，乾式泵34會將還原腔室24內減壓。此時，還原腔室24內的壓力是比大氣壓更低下，因此推壓汽缸32會被引入至還原腔室24內，抵接部32c會往晶片托盤19b上的層疊晶片13抵接(圖5(C))。
然後，還原劑供給裝置33會將甲酸的蒸氣往還原腔室24內供給。藉此，各層疊晶片13的晶片11的各個端子27的表面的氧化膜會被還原，該氧化膜會被除去。而且，一定時間經過後，乾式泵34會將還原腔室24內減壓而將存在於該還原腔室24內的甲酸的蒸氣排出。 氧化膜的除去及甲酸的蒸氣的排出的期間，各層疊晶片13是藉由各推壓汽缸32的抵接部32c來按壓，因此各層疊晶片13中不會有各晶片11浮起的情形，且不會有各晶片11的位置偏移的情形。
其次，氮氣供給管35會往還原腔室24內供給氮氣，以氮氣來充滿該還原腔室24內。此時，還原腔室24內的壓力成為大氣壓以上，因此推壓汽缸32是移動成從還原腔室24內推回去，抵接部32c會從層疊晶片13離開(圖6(A))。
並且，還原腔室24內會以氮氣來充滿而使甲酸的蒸氣不會殘留於還原腔室24內，因此還原腔室24再度被分割成上部24a及下部24b時，可防止甲酸的蒸氣被放出於大氣中。
其次，還原腔室24會被分割成上部24a及下部24b。此時，突出部31a也與下部24b一起下降，因此晶片托盤19b也下降至支撐托盤19a，再度被載置於該支撐托盤19a(圖6(B))。
其次，圖5(A)~圖6(B)所示之載置被施以還原處理的層疊晶片13的搬送托盤19會藉由導件16來從上部24a及下部24b之間搬出而往晶片接合裝置15的回流腔室25搬入。具體而言，如圖6(C)所示般，在晶片接合裝置15中，回流腔室25會被分割成上部25a及下部25b，在上部25a及下部25b之間搬入搬送托盤19，以各晶片托盤19b能夠與各下部平台36對向的方式調整 搬送托盤19的位置。此時，在搬送托盤19的搬入之前，氮氣供給管39是往回流腔室25內供給氮氣，以氮氣來充填回流腔室25內。因此，搬送托盤19是移動於皆以氮氣所充填的還原腔室24內及回流腔室25內。
其次，如圖7(A)所示般，上部25a及下部 25b會被結合而使各晶片托盤19b自回流腔室25的外部隔絕，但此時各下部平台36是與下部25b一起上昇而舉起晶片托盤19b，使該晶片托盤19b從支撐托盤19a離開。
其次，各推壓活塞37會朝被載置於下部平台 36的晶片托盤19b下降，各推壓部37a會以所定值的荷重來推壓各晶片托盤19b上的各層疊晶片13(圖7(B))。此時，推壓部37a及各下部平台36的加熱器會加熱各層疊晶片13，以熱來溶融某晶片11的焊錫凸塊26，而使與其他晶片11的端子27接合。
其次，一定的時間藉由推壓部37a及各下部 平台36的加熱器來加熱各層疊晶片13之後，推壓部37a及各下部平台36的冷卻機構會將各層疊晶片13急速地冷卻而使溶融後的焊錫凸塊26硬化(圖7(B))。
並且，在圖6(C)的工程(搬送托盤19的搬入)~圖7(B)的工程(層疊晶片13的冷卻)中，回流腔室25內是以氮氣所充填，壓力會被維持於大氣壓。亦即，在回流腔室25內與回流腔室25的外部是不存在壓力差，不會有因該壓力差而推壓活塞37的推壓部37a賦 予層疊晶片13的所定值的荷重變化的情形。因此，可安定進行焊錫凸塊26及端子27的接合，進而能夠製造安定的品質的半導體裝置。
其次，乾式泵40會將回流腔室25內減壓而 從回流腔室25內除去氮氣，接著大氣導入管38會往回流腔室25內導入大氣(圖7(B))。藉此，不會有為了搬出搬送托盤19而將回流腔室25分割成上部25a及下部25b時氮氣被放出至大氣的情形。
其次，回流腔室25會被分割成上部25a及下 部25b。此時，下部平台36也與下部25b一起下降，因此晶片托盤19b也下降至支撐托盤19a而再度被載置於該支撐托盤19a。
然後，藉由導件16來將搬送托盤19從上部 25a及下部25b之間搬出，完成還原處理及回流處理。
若根據本發明的實施形態的半導體裝置製造 系統10，則由於晶片接合裝置15會與晶片還原裝置14另外設置，因此在晶片還原裝置14中使一層疊晶片13的端子27的表面的氧化膜還原的期間，可在晶片接合裝置15中接合其他層疊晶片13的端子27及焊錫凸塊26。亦即，可同時進行圖6(A)~圖6(B)所示的還原處理及圖6(C)~圖7(C)所示的回流處理。其結果，可防止有關半導體裝置的製造的處理能力的降低。並且，晶片接合裝置15的回流腔室25是自晶片還原裝置14的還原腔室24隔離，因此無須對回流腔室25的各種裝置實施腐蝕 對策，進而可無須進行過剩的腐蝕對策。
就上述的半導體裝置製造系統10而言，由於 晶片還原裝置14及晶片接合裝置15是彼此被連接，因此可將晶片還原裝置14中端子27的表面的氧化膜被除去的層疊晶片13立即往晶片接合裝置15搬送，進而可減少端子27的表面接觸於大氣的時間。更具體而言，將搬送托盤19從晶片還原裝置14往晶片接合裝置15移送時，藉由以氮來充填還原腔室24內及回流腔室25內，可防止端子27的表面接觸於大氣。藉此，可防止在被除去氧化膜的端子27的表面再度形成自然氧化膜。
並且，就上述的半導體裝置製造系統10而 言，由於在還原處理中將還原腔室24內減壓後，往該還原腔室24內供給甲酸的蒸氣，因此可提高甲酸的相對濃度，進而可迅速地進行端子27的表面的氧化膜的除去，且可從層疊晶片13中彼此抵接的焊錫凸塊26及端子27之間除去氣體，進而可防止在焊錫凸塊26及端子27之間產生孔隙。
而且，就上述的半導體裝置製造系統10而 言，由於在回流處理中溶融層疊晶片13的焊錫凸塊26而對端子27接合時，回流腔室25內是被減壓，因此可除去在焊錫凸塊26中所產生的氣體，進而能夠防止在焊錫凸塊26之中留下孔隙。
以上，利用上述實施形態來說明有關本發 明，但本發明並非限於上述實施形態。
上述的晶片還原裝置14是具備推壓汽缸32， 但由於在還原反應是不需要層疊晶片13的推壓，因此只要晶片11不會從層疊晶片13飛散的程度來緩和地進行甲酸的蒸氣的供給或氮氣的供給即可，晶片還原裝置14不須一定要具備推壓汽缸32。
就上述的半導體裝置製造系統10而言，是對 層疊晶片13實施還原處理及回流處理，但不層疊晶片，在1個的晶片對端子接合焊錫凸塊時，亦可利用半導體裝置製造系統10來實行圖5~圖7所示的還原處理及回流處理。而且，搬送托盤19是藉由導件16來搬送，但搬送托盤19的搬送手段並非限於此，亦可例如使用傳送帶。
10‧‧‧半導體裝置製造系統
11‧‧‧晶片
12‧‧‧晶片層疊裝置
13‧‧‧層疊晶片
14‧‧‧晶片還原裝置
15‧‧‧晶片接合裝置
16‧‧‧導件
17‧‧‧切割薄膜
18‧‧‧晶片存放處
19‧‧‧搬送托盤
20‧‧‧拾取單元
21‧‧‧浸漬單元
22‧‧‧攝影單元
23‧‧‧工具更換單元
24‧‧‧還原腔室
25‧‧‧回流腔室

Claims (11)

  1. 一種半導體裝置製造系統，係製造在端子接合焊錫凸塊的半導體裝置之半導體裝置製造系統，其特徵為具備：還原裝置，其係具有第1處理室，在該第1處理室內使前述端子的表面的氧化膜還原；及接合裝置，其係與該還原裝置另外設置，且具有自前述第1處理室隔離的第2處理室，在該第2處理室內進行前述焊錫凸塊對前述端子的接合。
  2. 如申請專利範圍第1項之半導體裝置製造系統，其中，前述還原裝置及前述接合裝置係彼此連接。
  3. 如申請專利範圍第1或2項之半導體裝置製造系統，其中，前述還原裝置係具有：往前述第1處理室內供給氮的第1氮供給裝置，前述接合裝置係具有往前述第2處理室內供給氮的第2氮供給裝置。
  4. 如申請專利範圍第1或2項之半導體裝置製造系統，其中，前述還原裝置係具有：減壓裝置，其係將前述第1處理室內減壓；載置台，其係配置於前述第1處理室內，載置前述半導體裝置；及推壓裝置，其係以能夠朝該載置台對向的方式往前述第1處理室內突出，該推壓裝置係具有：筒狀部，其係內部被開放至大氣且自前述第1處理室 內隔開前述內部，並朝向前述載置台伸縮自如；及抵接部，其係設在該筒狀部之前述載置台側的前端，當前述筒狀部伸長時，往被載置於前述載置台的半導體裝置抵接。
  5. 如申請專利範圍第1或2項之半導體裝置製造系統，其中，前述還原裝置係具備往前述第1處理室內供給羧酸的羧酸供給裝置。
  6. 如申請專利範圍第5項之半導體裝置製造系統，其中，前述羧酸為甲酸。
  7. 一種半導體裝置製造方法，係於半導體裝置製造系統中所被實行的半導體裝置製造方法，該半導體裝置製造系統係製造在端子接合焊錫凸塊的半導體裝置之半導體裝置製造系統，具備：還原裝置，其係具有第1處理室，在該第1處理室內使前述端子的表面的氧化膜還原；及接合裝置，其係與該還原裝置另外設置，且具有自前述第1處理室隔離的第2處理室，在該第2處理室內進行前述焊錫凸塊對前述端子的接合，其特徵為：在前述還原裝置中使一半導體裝置的前述端子表面的氧化膜還原的期間，在前述接合裝置中接合其他半導體裝置的前述端子及前述焊錫凸塊。
  8. 如申請專利範圍第7項之半導體裝置製造方法，其中，從前述還原裝置往前述接合裝置移送前述半導體裝 置時，前述第1處理室內及前述第2處理室內係藉由氮來充填。
  9. 如申請專利範圍第7或8項之半導體裝置製造方法，其中，在前述還原裝置中將被搬入前述半導體裝置的前述第1處理室內減壓之後，往該第1處理室內供給羧酸。
  10. 如申請專利範圍第9項之半導體裝置製造方法，其中，前述羧酸為甲酸。
  11. 如申請專利範圍第7或8項之半導體裝置製造方法，其中，在前述接合裝置中將被搬入至前述第2處理室內的前述半導體裝置的前述焊錫凸塊溶融而對前述端子接合時，前述第2處理室內係被減壓。
TW102101105A 2012-01-12 2013-01-11 半導體裝置製造系統及半導體裝置製造方法 TW201342493A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012004148A JP2013143542A (ja) 2012-01-12 2012-01-12 半導体デバイス製造システム及び半導体デバイス製造方法

Publications (1)

Publication Number Publication Date
TW201342493A true TW201342493A (zh) 2013-10-16

Family

ID=48755617

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102101105A TW201342493A (zh) 2012-01-12 2013-01-11 半導體裝置製造系統及半導體裝置製造方法

Country Status (5)

Country Link
US (1) US20130181040A1 (zh)
JP (1) JP2013143542A (zh)
KR (1) KR20130083400A (zh)
CN (1) CN103208433A (zh)
TW (1) TW201342493A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6272676B2 (ja) * 2013-11-07 2018-01-31 東レエンジニアリング株式会社 ボンディング装置
CH708932B1 (en) * 2013-12-09 2017-04-13 Besi Switzerland Ag Downholder for holding down the substrate locations of a substrate for the purpose of mounting semiconductor components.
US10292255B2 (en) * 2016-05-18 2019-05-14 Raytheon Company Expanding thermal device and system for effecting heat transfer within electronics assemblies
CN107887295B (zh) * 2016-09-30 2019-07-23 上海微电子装备（集团）股份有限公司 一种芯片键合装置及键合方法
KR102471274B1 (ko) * 2018-02-13 2022-11-28 삼성전자주식회사 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치
US11515286B2 (en) 2019-01-09 2022-11-29 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
US11205633B2 (en) * 2019-01-09 2021-12-21 Kulicke And Soffa Industries, Inc. Methods of bonding of semiconductor elements to substrates, and related bonding systems
KR20200114573A (ko) * 2019-03-29 2020-10-07 삼성전자주식회사 칩 본딩 장비, 본딩 툴 어셈블리 교체 시스템 및 칩 본딩 장비를 이용한 반도체 장치 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3033973A (en) * 1957-05-24 1962-05-08 Rohr Aircraft Corp Apparatus and method for brazing honeycomb sandwich panels
US3093104A (en) * 1958-06-27 1963-06-11 Bukata Stephen Furnace
US3633267A (en) * 1968-12-27 1972-01-11 Boeing Co Method of diffusion bonding honeycomb composite structures
US4645116A (en) * 1982-10-08 1987-02-24 At&T Bell Laboratories Fluxless bonding of microelectronic chips
SE464160B (sv) * 1989-07-07 1991-03-11 Jan Cederstroem Anordning foer montering av lock paa kapslar till halvledarkretsar
US6227436B1 (en) * 1990-02-19 2001-05-08 Hitachi, Ltd. Method of fabricating an electronic circuit device and apparatus for performing the method
US5341980A (en) * 1990-02-19 1994-08-30 Hitachi, Ltd. Method of fabricating electronic circuit device and apparatus for performing the same method
US6090701A (en) * 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
US6198074B1 (en) * 1996-09-06 2001-03-06 Mattson Technology, Inc. System and method for rapid thermal processing with transitional heater
US6172878B1 (en) * 1997-12-27 2001-01-09 Canon Kabushiki Kaisha Multi-element module and production process thereof
US6742701B2 (en) * 1998-09-17 2004-06-01 Kabushiki Kaisha Tamura Seisakusho Bump forming method, presoldering treatment method, soldering method, bump forming apparatus, presoldering treatment device and soldering apparatus
JP3397313B2 (ja) * 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
JP2002064268A (ja) * 2000-08-18 2002-02-28 Toray Eng Co Ltd 実装方法および装置
TW570856B (en) * 2001-01-18 2004-01-11 Fujitsu Ltd Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system
US7387738B2 (en) * 2003-04-28 2008-06-17 Air Products And Chemicals, Inc. Removal of surface oxides by electron attachment for wafer bumping applications
US7079370B2 (en) * 2003-04-28 2006-07-18 Air Products And Chemicals, Inc. Apparatus and method for removal of surface oxides via fluxless technique electron attachment and remote ion generation
JP4035733B2 (ja) * 2005-01-19 2008-01-23 セイコーエプソン株式会社 半導体装置の製造方法及び電気的接続部の処理方法
JP5282571B2 (ja) * 2006-09-29 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法
US7793819B2 (en) * 2007-03-19 2010-09-14 Infineon Technologies Ag Apparatus and method for connecting a component with a substrate
DE102007013326A1 (de) * 2007-03-20 2008-09-25 Linde Ag Vorrichtung und Verfahren zur Vorbehandlung von elektronischen Bauelementen vor dem Löten
JP5378078B2 (ja) * 2009-06-19 2013-12-25 株式会社東芝 半導体装置の製造方法
TW201301413A (zh) * 2011-06-20 2013-01-01 Walsin Lihwa Corp 晶片結合設備

Also Published As

Publication number Publication date
US20130181040A1 (en) 2013-07-18
KR20130083400A (ko) 2013-07-22
CN103208433A (zh) 2013-07-17
JP2013143542A (ja) 2013-07-22

Similar Documents

Publication Publication Date Title
TW201342493A (zh) 半導體裝置製造系統及半導體裝置製造方法
TWI523121B (zh) 鍵合方法及裝置
CN100437995C (zh) 半导体装置及其制造方法
JP2009110995A (ja) ３次元実装方法及び装置
TWI493647B (zh) 接合裝置、接合方法、程式及電腦記憶媒體
US10847434B2 (en) Method of manufacturing semiconductor device, and mounting apparatus
JP2016162985A (ja) 半導体装置の製造方法
TW201332084A (zh) 三維封裝裝置
KR101619460B1 (ko) 적층형 반도체 패키지의 제조장치
KR101994667B1 (ko) 전자 부품 실장 장치 및 전자 부품의 제조 방법
US20050196901A1 (en) Device mounting method and device transport apparatus
KR102372519B1 (ko) 실장 장치
JP3857949B2 (ja) 電子部品実装装置
JP6055387B2 (ja) 接合方法、プログラム、コンピュータ記憶媒体及び接合システム
JP2011222633A5 (ja) 基板貼り合わせ装置、積層半導体の製造方法、積層半導体及び基板貼り合わせ方法
JP2010087035A (ja) ３次元半導体装置の製造装置およびその製造方法
KR20140071932A (ko) 실장 장치 및 실장 방법
JP2002050861A (ja) 常温接合装置及び方法
JP2013084717A (ja) 三次元実装装置
JP4547285B2 (ja) バンプ形成装置
KR102217826B1 (ko) 실장 장치 및 실장 방법
JP3406206B2 (ja) バンプボンディング装置
KR20230030535A (ko) 반도체 장치의 제조 방법, 워크 일체화 장치, 필름 적층체, 및 반도체 장치
JP2011151128A (ja) 接合装置、接合方法、プログラム及びコンピュータ記憶媒体
JP2019110187A (ja) 実装装置及び実装方法