TW201340072A - 像素電路、驅動像素電路之方法及有機發光顯示裝置 - Google Patents
像素電路、驅動像素電路之方法及有機發光顯示裝置 Download PDFInfo
- Publication number
- TW201340072A TW201340072A TW101134437A TW101134437A TW201340072A TW 201340072 A TW201340072 A TW 201340072A TW 101134437 A TW101134437 A TW 101134437A TW 101134437 A TW101134437 A TW 101134437A TW 201340072 A TW201340072 A TW 201340072A
- Authority
- TW
- Taiwan
- Prior art keywords
- coupled
- node
- pmos transistor
- organic light
- light emitting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
- G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/30—Image reproducers
- H04N13/302—Image reproducers for viewing without the aid of special glasses, i.e. using autostereoscopic displays
- H04N13/31—Image reproducers for viewing without the aid of special glasses, i.e. using autostereoscopic displays using parallax barriers
- H04N13/315—Image reproducers for viewing without the aid of special glasses, i.e. using autostereoscopic displays using parallax barriers the parallax barriers being time-variant
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/30—Image reproducers
- H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
- H04N13/341—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using temporal multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
- H04N13/30—Image reproducers
- H04N13/398—Synchronisation thereof; Control thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0469—Details of the physics of pixel operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
- G09G2310/063—Waveforms for resetting the whole screen at once
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一種像素電路,其包含有機發光二極體、耦接於第一電源電壓與有機發光二極體之陽極電極之間之第一PMOS電晶體、耦接於第一節點與有機發光二極體之陽極電極之間之第二PMOS電晶體、耦接於第二節點與第一節點之間之第一電容、耦接於第一電源電壓與第二節點之間之第二電容、耦接於資料線與第二節點之間之第三PMOS電晶體、耦接於第三節點與第二節點之間之第四PMOS電晶體、耦接於第三節點與第三PMOS電晶體之閘極端子之間之第三電容、以及耦接於資料線與第三節點之間之第五PMOS電晶體。
Description
相關申請案之交互參照
本申請案主張於2012年3月23日向韓國智慧財產局提出之申請案第10-2012-0029639號且標題為"像素電路、驅動像素電路之方法及有機發光顯示裝置"之優先權,其全部揭露之內容併入此處作為參考。
本發明係有關於一種像素電路、一種驅動像素電路之方法及一種有機發光顯示裝置。
在立體(3D)影像顯示技術中,利用提供三維效果之雙眼視差,可實現立體影像。一般而言,藉由交替地分別提供左側影像及右側影像至左眼及右眼,可實現立體影像。較佳地,可使用提供快速回應速度及低電源消耗之有機發光顯示裝置,例如平板顯示裝置,以顯示立體影像。
本發明提出一種像素電路,其包含:有機發光二極體,有機發光二極體之陰極電極耦接至第二電源電壓;第一P通道金屬氧化半導體(PMOS)電晶體,其耦接於第一電源電壓與有機發光二極體之陽極電極之間,第一PMOS電晶體之閘極端子耦接至第一節點;第二PMOS電晶體,其耦接於第一節點與有機發光二極體之陽極電極之間,第二PMOS電晶體之閘極端子接收補償控制訊號;第一電容,其耦接於第二節點與第一節點之間;第二電容,其耦接於第一電源電壓與第二節點之間;第三PMOS電晶體,其耦接於資料線與第二節點之間,第三PMOS電晶體之閘極端子接收補償控制訊號;第四PMOS電晶體,其耦接於第三節點與第二節點之間,第四PMOS電晶體之閘極端子接收發光控制訊號;第三電容,其耦接於第三節點與第三PMOS電晶體之閘極端子之間;以及第五PMOS電晶體,其耦接於資料線與第三節點之間,第五PMOS電晶體之閘極端子耦接至掃描線。
電路可設置以交替地執行第一顯示操作以顯示左側影像,以及第二顯示操作以顯示右側影像,其中第一顯示操作及第二顯示操作根據同步發光方法執行。
第一顯示操作可包含第一初步資料寫入操作、第一重置操作、第一起始電壓補償操作、第一資料寫入操作以及第一發光操作;以及第二顯示操作可包含第二初步資料寫入操作、第二重置操作、第二起始電壓補償操作、第二資料寫入操作以及第二發光操作。
電路可設置以同步地執行第一發光操作及第二初步資料寫入操作,以及同步地執行第二發光操作及第一初步資料寫入操作。
當執行第一初步資料寫入操作時,第四PMOS電晶體可關閉,且當第五PMOS電晶體回應透過掃描線施加之掃描訊號開啟時,透過資料線施加之第一影像資料可儲存於第三電容中;以及當執行第二初步資料寫入操作時,第四PMOS電晶體可關閉,且當第五PMOS電晶體回應透過掃描線施加之掃描訊號開啟時,透過資料線施加之第二影像資料可儲存於第三電容中。
當執行第一重置操作時,第二至第四PMOS電晶體可關閉,第二電源電壓可具有高電壓位準,且第一電源電壓可具有低電壓位準;以及當執行第二重置操作時,第二至第四PMOS電晶體可關閉,第二電源電壓可具有高電壓位準,且第一電源電壓可具有低電壓位準。
當執行第一起始電壓補償操作時,第四PMOS電晶體可關閉,第二及第三PMOS電晶體可開啟,第二電源電壓可具有高電壓位準,且第一電源電壓可具有高電壓位準;以及當執行第二起始電壓補償操作時,第四PMOS電晶體可關閉,第二及第三PMOS電晶體可開啟,第二電源電壓可具有高電壓位準,且第一電源電壓可具有高電壓位準。
當執行第一資料寫入操作時,第四PMOS電晶體可開啟,第二及第三PMOS電晶體可關閉,第二電源電壓可具有高電壓位準,且第一電源電壓可具有高電壓位準;以及當執行第二資料寫入操作時,第四PMOS電晶體可開啟,第二及第三PMOS電晶體可關閉,第二電源電壓可具有高電壓位準,且第一電源電壓可具有高電壓位準。
當執行第一發光操作時,第二至第四PMOS電晶體可關閉,第二電源電壓可具有低電壓位準,且第一電源電壓可具有高電壓位準;以及當執行第二發光操作時,第二至第四PMOS電晶體可關閉,第二電源電壓可具有低電壓位準,且第一電源電壓可具有高電壓位準。
第一顯示操作可更包含第一截止偏壓施加操作(first off-bias applying operation),且第二顯示操作可更包含第二截止偏壓施加操作(second off-bias applying operation)。
當執行第一截止偏壓施加操作時,第四PMOS電晶體可關閉,第二及第三PMOS電晶體可開啟,第二電源電壓可具有高電壓位準,且第一電源電壓可具有低電壓位準;以及當執行第二截止偏壓施加操作時,第四PMOS電晶體可關閉,第二及第三PMOS電晶體可開啟,第二電源電壓可具有高電壓位準,且第一電源電壓可具有低電壓位準。
電路可更包含第四電容,其耦接於有機發光二極體之陽極電極與陰極電極之間。
本發明再提出一種像素電路,其包含:有機發光二極體,有機發光二極體之陰極電極耦接至第二電源電壓;第一PMOS電晶體,其耦接於第一電源電壓與有機發光二極體之陽極電極之間,第一PMOS電晶體之閘極端子耦接至第一節點;第二PMOS電晶體,其耦接於第一節點與有機發光二極體之陽極電極之間,第二PMOS電晶體之閘極端子接收補償控制訊號;第一電容,其耦接於第二節點與第一節點之間;第二電容,其耦接於第一電源電壓與第二節點之間;第三PMOS電晶體,其耦接於資料線與第二節點之間,第三PMOS電晶體之閘極端子接收補償控制訊號;第四PMOS電晶體,其耦接於第三節點與第二節點之間,第四PMOS電晶體之閘極端子接收發光控制訊號;第三電容,其耦接於第三節點與維持電源電壓(sustain power voltage)之間;以及第五PMOS電晶體,其耦接於資料線與第三節點之間,其中第五PMOS電晶體之閘極端子係耦接至掃描線。
電路可設置以交替地執行第一顯示操作以顯示左側影像,以及第二顯示操作以顯示右側影像,其中第一顯示操作及第二顯示操作可根據同步發光方法執行。
第一顯示操作可包含第一初步資料寫入操作、第一重置操作、第一起始電壓補償操作、第一資料寫入操作以及第一發光操作;以及第二顯示操作可包含第二初步資料寫入操作、第二重置操作、第二起始電壓補償操作、第二資料寫入操作以及第二發光操作。
電路可設置以同步地執行第一發光操作及第二初步資料寫入操作,以及同步地執行第二發光操作及第一初步資料寫入操作。
第一顯示操作可更包含第一截止偏壓施加操作,且第二顯示操作可更包含第二截止偏壓施加操作。
電路可更包含第四電容,其耦接於有機發光二極體之陽極電極與陰極電極之間。
本發明再提出一種像素電路,其包含:有機發光二極體,有機發光二極體之陽極電極耦接至第一電源電壓;第一N通道金屬氧化半導體(NMOS)電晶體,其耦接於第二電源電壓與有機發光二極體之陰極電極之間,第一NMOS電晶體之閘極端子耦接至第一節點;第二NMOS電晶體,其耦接於第一節點與有機發光二極體之陰極電極之間,其中第二NMOS電晶體之閘極端子接收補償控制訊號;第一電容,其耦接於第二節點與第一節點之間;第二電容,其耦接於第二電源電壓與第二節點之間;第三NMOS電晶體,其耦接於資料線與第二節點之間,第三NMOS電晶體之閘極端子接收補償控制訊號;第四NMOS電晶體,其耦接於第三節點與第二節點之間,其中第四NMOS電晶體之閘極端子接收發光控制訊號;第三電容,其耦接於第三節點與第三NMOS電晶體之閘極端子之間;以及第五NMOS電晶體,其耦接於資料線與第三節點之間,第五NMOS電晶體之閘極端子耦接至掃描線。
本發明再提出一種像素電路,其包含:有機發光二極體,有機發光二極體之陽極電極耦接至第一電源電壓;第一NMOS電晶體,其耦接於第二電源電壓與有機發光二極體之陰極電極之間,第一NMOS電晶體之閘極端子耦接至第一節點;第二NMOS電晶體,其耦接於第一節點與有機發光二極體之陰極電極之間,第二NMOS電晶體之閘極端子接收補償控制訊號;第一電容,其耦接於第二節點與第一節點之間;第二電容,其耦接於第二電源電壓與第二節點之間;第三NMOS電晶體,其耦接於資料線與第二節點之間,第三NMOS電晶體之閘極端子接收補償控制訊號;第四NMOS電晶體,其耦接於第三節點與第二節點之間,第四NMOS電晶體之閘極端子接收發光控制訊號;第三電容,其耦接於第三節點與維持電源電壓之間;以及第五NMOS電晶體,其耦接於資料線與第三節點之間,第五NMOS電晶體之閘極端子耦接至掃描線。
本發明再提出一種有機發光顯示裝置,其包含:像素單元,其具有複數個像素電路,複數個像素電路之各像素電路如例示性實施例所述之像素電路;掃描驅動單元,其設置以提供掃描訊號至像素電路;資料驅動單元,其設置以提供資料訊號至像素電路;控制訊號產生單元,其設置以提供發光控制訊號及補償控制訊號至像素電路;電源單元,其設置以提供第一電源電壓及第二電源電壓至像素電路;以及時序控制單元,其設置以控制掃描驅動單元、資料驅動單元、控制訊號產生單元以及電源單元。
複數個像素電路之各像素電路可設置以交替地執行第一顯示操作以顯示左側影像,以及第二顯示操作以顯示右側影像,其中第一顯示操作及第二顯示操作可根據同步發光方法執行。
第一顯示操作可包含第一初步資料寫入操作、第一重置操作、第一起始電壓補償操作、第一資料寫入操作以及第一發光操作;第二顯示操作可包含第二初步資料寫入操作、第二重置操作、第二起始電壓補償操作、第二資料寫入操作以及第二發光操作;以及複數個像素電路之各像素電路可設置以同步地執行第一發光操作及第二初步資料寫入操作,以及同步地執行第二發光操作及第一初步資料寫入操作。
第一顯示操作可更包含第一截止偏壓施加操作,且第二顯示操作可更包含第二截止偏壓施加操作。
本發明再提出一種有機發光顯示裝置,其包含:像素單元,其具有複數個像素電路,複數個像素電路之各像素電路如例示性實施例所述之像素電路;掃描驅動單元,其設置以提供掃描訊號至像素電路;資料驅動單元,其設置以提供資料訊號至像素電路;控制訊號產生單元,其設置以提供發光控制訊號及補償控制訊號至像素電路;電源單元,其設置以提供第一電源電壓、第二電源電壓及維持電源電壓至像素電路;以及時序控制單元,其設置以控制掃描驅動單元、資料驅動單元、控制訊號產生單元以及電源單元。
複數個像素電路之各像素電路可設置以交替地執行第一顯示操作以顯示左側影像,以及第二顯示操作以顯示右側影像,其中第一顯示操作及第二顯示操作可根據同步發光方法執行。
第一顯示操作可包含第一初步資料寫入操作、第一重置操作、第一起始電壓補償操作、第一資料寫入操作以及第一發光操作;第二顯示操作可包含第二初步資料寫入操作、第二重置操作、第二起始電壓補償操作、第二資料寫入操作以及第二發光操作;以及複數個像素電路之各像素電路可設置以同步地執行第一發光操作及第二初步資料寫入操作,以及同步地執行第二發光操作及第一初步資料寫入操作。
第一顯示操作可更包含第一截止偏壓施加操作,且第二顯示操作可更包含第二截止偏壓施加操作。
本發明再提出一種驅動像素電路之方法,其包含下列步驟:同步地執行用以顯示左側影像之第一顯示操作之第一發光操作以及用以顯示右側影像之第二顯示操作之第二初步資料寫入操作;於完成第一發光操作後,依序執行第二顯示操作之第二重置操作、第二起始電壓補償操作及第二資料寫入操作;同步地執行第二顯示操作之第二發光操作及第一顯示操作之第一初步資料寫入操作;以及於完成第二發光操作後,依序執行第一顯示操作之第一重置操作、第一起始電壓補償操作及第一資料寫入操作。
方法可更包含下列步驟:於執行第一顯示操作之第一重置操作之前,執行第一顯示操作之第一截止偏壓施加操作;以及於執行第二顯示操作之該第二重置操作之前,執行第二顯示操作之第二截止偏壓施加操作。
以下參考所附圖式,將更完整地描述例示性實施例,然而,其可以不同形式實施,而不應視為限制在此提出之發明。相反地,例示性實施例係用以使說明書完整且充分地傳達本發明之範疇。
於圖式中,各層及區域之尺寸可為清楚說明起見而放大。整份說明書中,相似之參考標號係指相似之元件。
將理解的是,用語第一、第二、第三等,在此可用以描述許多元件,該些元件不應受限於該用語。該用語僅用以區別各個元件。因此,在不脫離本發明所教示之觀念下,以下所述之第一元件亦可命名為第二元件。在此使用之用語"及/或"包含一或多個並列出之物件之任何所有組合。
將理解的是,當元件描述為"連接"或"耦接"至另一元件,其可直接地連接或耦接至另一元件,或者其中可存在中介元件。相反地,當元件描述為"直接地連接"或"直接地耦接"至另一元件,其中不存在中介元件。描述元件關係之其他用語應以相同方式理解。(例如"在...之間"相對於"直接地在...之間","相鄰"相對於"直接地相鄰"等。)
在此使用之用以描述特定例示性實施例之用語不應限制本發明之觀念。在此使用之單數形式"一(a, an)"及"該(the)"應亦包含複數形式,除非文中清楚指出。更應理解的是,在說明書中使用之用語"包含(comprise, comprising)",係說明狀態特徵、數量、步驟、操作、元件及/或部分之存在,而不排除一或多個其額外之特徵、數量、步驟、操作、元件、部分及/或群體之存在。
除非另有定義,所有於此使用之技術術語具有如同本發明所屬領域具有通常知識者的通常理解之相同的意義。更應理解的是,在此定義之所有於通常使用之字典中之用語,應理解為與文中或相關領域一致之意義,而不可被理想化或超出常理地解釋,除非在此如此定義。
第1圖係為根據一例示性實施例之像素電路之電路圖。
請參閱第1圖,像素電路100可包含有機發光二極體OLED、第一至第五P通道金屬氧化半導體(PMOS)電晶體PT1至PT5、以及第一至第三電容C1至C3。像素電路100可具有5T-3C結構(亦即具有五個電晶體及三個電容之結構)。於例示性實施例中,像素電路100可更包含第四電容C4,其耦接於有機發光二極體OLED之陽極電極與陰極電極之間。第四電容C4可為輔助電容。
有機發光二極體OLED可耦接於第二電源電壓ELVSS與第一PMOS電晶體PT1之間。更詳細地,有機發光二極體OLED之陰極電極可耦接至第二電源電壓ELVSS,且有機發光二極體OLED之陽極電極可耦接至第一PMOS電晶體PT1之第一端。有機發光二極體OLED可根據藉由第一PMOS電晶體PT1所控制之電流以發光。第一PMOS電晶體PT1可耦接於第一電源電壓ELVDD與有機發光二極體OLED之陽極電極之間。第一PMOS電晶體PT1之閘極端子可耦接至第一節點N1。第一PMOS電晶體PT1可為驅動電晶體,其控制電流流經有機發光二極體OLED。如第1圖所示,第一節點N1係為第一電容C1之第一端、第二PMOS電晶體PT2之第一端以及第一PMOS電晶體PT1之之閘極端子相互耦接之節點。第二PMOS電晶體PT2可耦接於第一節點N1與有機發光二極體OLED之陽極電極之間。第二PMOS電晶體PT2之閘極端子可接收補償控制訊號TCS。詳細地說,第二PMOS電晶體PT2之第一端可耦接至第一節點N1,且第二PMOS電晶體PT2之第二端可耦接至第一PMOS電晶體PT1之第一端。因此,當第二PMOS電晶體PT2對應補償控制訊號TCS而開啟,第一PMOS電晶體PT1可為二極體耦合。
第一電容C1可耦接於第一節點N1與第二節點N2之間。更詳細地,第一電容C1之第一端可耦接至第一節點N1,且第一電容C1之第二端可耦接至第二節點N2。第一電容C1可為起始電壓補償電容。如第1圖所示,第二節點N2係為第一電容C1之第二端、第二電容C2之第一端、第三PMOS電晶體PT3之第一端、第四PMOS電晶體PT4之第一端相互耦接之節點。第二電容C2可耦接於第一電源電壓ELVDD與第二節點N2之間。第二電容C2可為儲存電容。更詳細地,第二電容C2之第一端可耦接至第二節點N2,且第二電容C2之第二端可耦接至第一電源電壓ELVDD。第三PMOS電晶體PT3可耦接於資料線DL與第二節點N2之間。第三PMOS電晶體PT3之閘極端子可接收補償控制訊號TCS。更詳細地,第三PMOS電晶體PT3之第一端可耦接至第二節點N2,第三PMOS電晶體PT3之第二端可耦接至資料線DL,且第三PMOS電晶體PT3之閘極端子可耦接至第二PMOS電晶體PT2之閘極端子。第四PMOS電晶體PT4可耦接於第三節點N3與第二節點N2之間。第四PMOS電晶體PT4之閘極端子可接收發光控制訊號ECS。更詳細地,第四PMOS電晶體PT4之第一端可耦接至第二節點N2,且第四PMOS電晶體PT4之第二端可耦接至第三節點N3。如第1圖所示,第三節點N3係為第四PMOS電晶體PT4之第二端、第五PMOS電晶體PT5之第一端及第三電容C3之第一端相互耦接之節點。
第三電容C3可耦接於第三節點N3與第三PMOS電晶體PT3之閘極端子之間。更詳細地,第三電容C3之第一端可耦接至第三節點N3,且第三電容C3之第二端可耦接至第三PMOS電晶體PT3之閘極端子。第五PMOS電晶體PT5可耦接於資料線DL與第三節點N3之間。第五PMOS電晶體PT5之閘極端子可耦接至掃描線SL。更詳細地,第五PMOS電晶體PT5之第一端可耦接至第三節點N3,第五PMOS電晶體PT5之第二端可耦接至資料線DL,且第五PMOS電晶體PT5之閘極端子可耦接至掃描線SL。資料線DL可耦接至有機發光顯示裝置之資料驅動單元以提供資料訊號(例如,左側影像資料或右側影像資料)。此外,掃描線SL可耦接至有機發光顯示裝置之掃描驅動單元以提供掃描訊號。如上所述,像素電路100可具有5T-3C結構,其包含有機發光二極體OLED、第一至第五PMOS電晶體PT1至PT5及第一至第三電容C1至C3。具有像素電路100之有機發光顯示裝置可根據同步發光方法,藉由交替地顯示左側影像及右側影像實現立體影像。舉例而言,當左側影像藉由有機發光顯示裝置之各像素電路100同步地顯示時,右側影像資料可依序地寫入有機發光顯示裝置之各像素電路100。相似地,當右側影像藉由有機發光顯示裝置之各像素電路100同步地顯示時,左側影像資料可依序地寫入有機發光顯示裝置之各像素電路100。
如第1圖所示,像素電路100可包含第一區域FA及第二區域SA。在以下描述中,第一區域FA包含第三電容C3及第五PMOS電晶體PT5,且第二區域SA包含第一及第二電容C1及C2以及第一至第三PMOS電晶體PT1至PT3。當第四PMOS電晶體PT4開啟時,第一區域FA可耦接至第二區域SA。當第四PMOS電晶體PT4關閉時,第一區域FA可與第二區域SA分隔。更詳細地,當第四PMOS電晶體PT4開啟時,第一區域FA可耦接至像素電路100中之第二區域SA。因此,儲存於第三電容C3中之資料訊號(例如,左側影像資料或右側影像資料)可傳送至第二區域SA。另一方面,當第四PMOS電晶體PT4關閉時,第一區域FA可與像素電路100中之第二區域SA分隔。因此,第一區域FA及第二區域SA可分別執行個別之操作。更詳細地,當於第一區域FA中執行初步資料寫入操作時,於第二區域SA中可執行發光操作。因此,第一區域FA之操作可獨立於第二區域SA之操作。舉例而言,當第四PMOS電晶體PT4對應發光控制訊號ECS而關閉時,第一影像(例如,左側影像或右側影像)可藉由第一及第二PMOS電晶體PT1及PT2、第一及第二電容C1及C2、以及有機發光二極體OLED(亦即,第二區域SA之操作)顯示。同時,當第五PMOS電晶體PT5對應藉由掃描線SL輸入之掃描訊號(亦即,第一區域FA之操作)而開啟,藉由資料線DL輸入之第二影像資料(例如,右側影像或左側影像)可儲存於第三電容C3中。以下,將更詳細地描述像素電路100之操作。
第2圖係為有機發光顯示裝置根據同步發光方法實現立體影像之一例示性實施例之示意圖。
第2圖顯示如何根據同步發光方法,藉由交替地顯示左側影像L_IMG及右側影像R_IMG實現立體影像。更詳細地,立體影像可藉由分別提供左側影像L_IMG及右側影像R_IMG至左眼及右眼以實現。舉例而言,以快門眼鏡方法,可藉由當顯示左側影像L_IMG時打開快門眼鏡之左快門鏡片,且當顯示右側影像R_IMG時打開快門眼鏡之右快門鏡片以實現立體影像。在此,可非常快速地執行該些操作以避免觀察者察覺介於該些操作之間之時序差。觀察者藉由依序地觀看左側影像L_IMG及右側影像R_IMG而看到立體影像。
與依序發光方法比較,當依序地顯示左側影像L_IMG及右側影像R_IMG,黑色影像B_IMG係插入於左側影像L_IMG及右側影像R_IMG之間。黑色影像B_IMG係插入以分隔左側影像L_IMG及右側影像R_IMG。因此,由於黑色影像B_IMG,亮度可能減少,且電源消耗可能增加。
如第2圖所示,根據例示性實施例之具有第1圖之像素電路100之有機發光顯示裝置可根據同步發光方法以顯示左側影像L_IMG及右側影像R_IMG。因此,黑色影像B_IMG顯示於左側影像L_IMG及右側影像R_IMG之間之時間可減少或消除。此外,第1圖之像素電路100具有第一區域FA與第二區域SA可藉由第四PMOS電晶體PT4以相互分隔之結構。因此,具有第1圖之像素電路100之有機發光顯示裝置,於執行左側影像L_IMG之發光操作時,可寫入右側影像資料至第1圖之像素電路100,且於執行右側影像R_IMG之發光操作時,可寫入左側影像資料至第1圖之像素電路100。因此,具有第1圖之像素電路100之有機發光顯示裝置可高速操作,其可因此使得具有第1圖之像素電路100之有機發光顯示裝置之操作頻率減少。
如上所述,例示性實施例可藉由減少或消除於具有第1圖之像素電路100之有機發光顯示裝置中黑色影像B_IMG顯示之時間,以提供亮度之改善。此外,當執行左側影像L_IMG之發光操作時,可儲存右側影像資料,且當執行右側影像R_IMG之發光操作時,可儲存左側影像資料,且因此可改善具有第1圖之像素電路100之有機發光顯示裝置之操作速度。
一般之有機發光顯示裝置,其依序重複(顯示)60Hz之左側影像L_IMG、60Hz之黑色影像B_IMG、60Hz之右側影像R_IMG及60Hz之黑色影像B_IMG,可使用240Hz之操作速度以實現立體影像。通過比較,具有第1圖之像素電路100之有機發光顯示裝置可依序地重複60Hz之左側影像L_IMG及60Hz之右側影像R_IMG,且因此可使用120Hz之操作速度以實現立體影像。更進一步地,具有第1圖之像素電路100之有機發光顯示裝置可獲得兩倍於一般有機發光顯示裝置之資料充電時間,而可增加其壽命(例如,藉由減半峰電流),且可減半電源消耗(例如,藉由改善亮度)。
第1圖之像素電路100可根據同步發光方法,依序地執行初步資料寫入操作、重置操作、起始電壓補償操作、資料寫入操作以及發光操作以顯示左側影像L_IMG或右側影像R_IMG(亦即一幀)。初步資料寫入操作於有機發光顯示裝置之所有像素電路100中可依序地執行(藉由各掃描線),其中重置操作、起始電壓補償操作、資料寫入操作及/或發光操作可於有機發光顯示裝置之所有像素電路100中同步地執行。
第3圖係為具有第1圖之像素電路之有機發光顯示裝置實現立體影像之一例示性實施例之示意圖。
第3圖顯示如何藉由交替地執行第一顯示操作以顯示第一影像(例如,左側影像L_IMG)以及第二顯示操作以顯示第二影像(例如,右側影像R_IMG)以實現立體影像。在第1圖之像素電路100中,根據同步發光方法,可執行第一顯示操作及第二顯示操作。
顯示第一影像L_IMG之第一顯示操作可包含第一初步資料寫入操作FPDP、第一重置操作FIP、第一起始電壓補償操作FVP、第一資料寫入操作FWP以及第一發光操作FEP。顯示第二影像R_IMG之第二顯示操作可包含第二初步資料寫入操作SPDP、第二重置操作SIP、第二起始電壓補償操作SVP以及第二發光操作SEP。於第1圖之像素電路100中,第一顯示操作之第一發光操作FEP及第二顯示操作之第二初步資料寫入操作SPDP可同步地執行。相似地,於第1圖之像素電路100中,第二顯示操作之第二發光操作SEP及第一顯示操作之第一初步資料寫入操作FPDP可同步地執行。因此,第一顯示操作之第一發光操作FEP可與第二顯示操作之第二初步資料寫入操作SPDP重疊,且第二顯示操作之第二發光操作SEP可與第一顯示操作之第一初步資料寫入操作FPDP重疊。
如第3圖所示,觀察者可依序地且重複地觀看到左側影像L_IMG、黑色影像B_IMG、右側影像R_IMG及黑色影像B_IMG。在此,由於該些操作可非常快速地執行,使得使用者不會察覺該些操作之間之時序差。觀察者可藉由依序地且重複地觀看到左側影像L_IMG、黑色影像B_IMG、右側影像R_IMG及黑色影像B_IMG看到立體影像。為了便於描述,第3圖圖示黑色影像B_IMG顯示之時間相對較長。然而實際上,由於顯示左側影像L_IMG之第一顯示操作及顯示右側影像R_IMG之第二顯示操作可根據同步發光方法執行,黑色影像B_IMG顯示之時間可相較於左側影像L_IMG顯示之時間及右側影像R_IMG顯示之時間短的多。因此,具有第1圖之像素電路100之有機發光顯示裝置可改善亮度且可減少操作頻率。以下參考第4A圖至第4E圖,將描述第1圖之像素電路100之操作。
第4A圖至第4E圖係為第1圖之像素電路之一例示性操作之時序圖。
顯示第一影像(例如左側影像)之第一顯示操作可包含第一初步資料寫入操作FPDP、第一重置操作FIP、第一起始電壓補償操作FVP、第一資料寫入操作FWP及第一發光操作FEP。相似地,顯示第二影像(例如右側影像)之第二顯示操作可包含第二初步資料寫入操作SPDP、第二重置操作SIP、第二起始電壓補償操作SVP、第二資料寫入操作SWP及第二發光操作SEP。
為了便於描述,第4A圖至第4E圖聚焦於顯示第一影像之第一顯示操作。
請參閱第4A圖至第4E圖,第一顯示操作之第一初步資料寫入操作FPDP、第一重置操作FIP、第一起始電壓補償操作FVP、第一資料寫入操作FWP及第一發光操作FEP可分別對應至第一初步資料寫入時段PA、第一重置時段PB、第一起始電壓補償時段PC、第一資料寫入時段PD及第一發光時段PE。(相似地,第二初步資料寫入操作SPDP、第二重置操作SIP、第二起始電壓補償操作SVP、第二資料寫入操作SWP及第二發光操作SEP可分別對應至第二初步資料寫入時段PA、第二重置時段PB、第二起始電壓補償時段PC、第二資料寫入時段PD及第二發光時段PE)。第一顯示操作及第二顯示操作可於時間上相隔。因此,本發明之觀念可應用於使用快門眼鏡方法之立體影像顯示系統、使用視差屏障方法之立體影像顯示系統等。
初步資料寫入操作(亦即第一初步資料寫入操作FPDP或第二初步資料寫入操作SPDP)可藉由各掃描線SL依序地執行於有機發光顯示裝置之所有像素電路100中,其中重置操作(亦即第一重置操作FIP或第二重置操作SIP)、起始電壓補償操作(亦即第一起始電壓補償操作FVP或第二起始電壓補償操作SVP)、資料寫入操作(亦即第一資料寫入操作FWP或第二資料寫入操作SWP)或發光操作(亦即第一發光操作FEP或第二發光操作SEP)可同步地執行於有機發光顯示裝置之所有像素電路100中。
於例示性實施例中,第一電源電壓ELVDD可具有個複數個電壓位準,且第二電源電壓ELVSS可具有固定電壓位準(例如0V)。在此例中,由於第二電源電壓ELVSS具有固定電壓位準,可簡化提供第二電源電壓ELVSS之結構。然而,由於第一電源電壓ELVDD具有個複數個電壓位準,提供第一電源電壓ELVDD之結構可能較複雜(例如,可能需要提供負電壓位準)。於另一例示性實施例中,第一電源電壓ELVDD可具有個複數個電壓位準,且第二電源電壓ELVSS亦可具有複數個電壓位準。在此例中,可簡化驅動訊號波形。然而,提供第一電源電壓ELVDD之結構及提供第二電源電壓ELVSS之結構可能較複雜。於再另一例示性實施例中,第一電源電壓ELVDD可具有固定電壓位準(例如12V),且第二電源電壓ELVSS可具有複數個電壓位準。在此例中,由於第一電源電壓ELVDD具有固定電壓位準,可簡化提供第一電源電壓ELVDD之結構。然而,由於第二電源電壓ELVSS具有複數個電壓位準,提供第二電源電壓ELVSS之結構可能較複雜(例如,可能需要提供正電壓位準)。因此,第一電源電壓ELVDD及第二電源電壓ELVSS可根據所需之情況以決定。為方便起見,以下描述之第一電源電壓ELVDD及第二電源電壓ELVSS具有高電壓位準或低電壓位準。
請參閱第4A圖,於第一初步資料寫入時段PA中,可執行第一初步資料寫入操作FPDP。如上所述,顯示第一影像之第一顯示操作之第一初步資料寫入操作FPDP及顯示第二影像之第二顯示操作之第二發光操作SEP可同步地執行。因此,於第一初步資料寫入時段PA中,當第一影像資料DATA寫入各像素電路100時,根據儲存於各像素電路100之第二影像資料,可顯示第二影像。更詳細地,於第一初步資料寫入時段PA中,第一電源電壓ELVDD可具有高電壓位準,且第二電源電壓ELVSS可具有低電壓位準。此外,發光控制訊號ECS可具有高電壓位準,且補償控制訊號TCS可具有高電壓位準。因此,於第1圖之像素電路100中,第三及第四PMOS電晶體PT3及PT4可關閉。當第四PMOS電晶體關閉,於第1圖之像素電路100中,第一區域FA可與第二區域SA分隔,且第一區域FA之操作可獨立於第二區域SA之操作。因此,在第一區域FA中,當第五PMOS電晶體PT5回應透過掃描線SL施加之掃描訊號而開啟,透過資料線DL施加之第一影像資料DATA可儲存於第三電容C3。同時於第二區域SA中,根據由具有高電壓位準之第一電源電壓ELVDD流至具有低電壓位準之第二電源電壓ELVSS之電流,有機發光二極體OLED可發光。
第一電源電壓ELVDD、第二電源電壓ELVSS、發光控制訊號ECS及補償控制訊號TCS可同步地施加至有機發光顯示裝置之所有像素電路100。另一方面,第一影像資料DATA可依序地施加至有機發光顯示裝置之所有像素電路100(亦即當第五PMOS電晶體PT5回應具有低電壓位準之掃描訊號SCAN(n)(請參閱第1圖)而開啟時)。請參閱第4A圖,於所有時段PA、PB、PC、PD及PE中,第一電源電壓ELVDD、第二電源電壓ELVSS、發光控制訊號ECS及補償控制訊號TCS可同步地施加至所有像素電路100,其中第一影像資料DATA僅於第一初步資料寫入時段PA中可依序地施加至所有像素電路100。因此,第一顯示操作之第一初步資料寫入操作FPDP可依序地執行於所有像素電路100,且第二顯示操作之第二發光操作SEP可依序地執行於所有像素電路100。
如上所述,在第1圖之具有像素電路100之有機發光顯示裝置中,當藉由各像素電路100以顯示第二影像(亦即右側影像或左側影像)時,第一影像資料DATA(亦即左側影像或右側影像)可儲存於各像素電路100之第三電容C3中。相似地,當藉由各像素電路100以顯示第一影像(亦即左側影像或右側影像)時,第二影像資料DATA(亦即右側影像或左側影像)可儲存於各像素電路100之第三電容C3中。
請參閱第4B圖,於第一重置時段PB中,可執行第一重置操作FIP。詳細地說,於第一重置時段PB中,第一電源電壓ELVDD可具有低電壓位準,且第二電源電壓ELVSS可具有高電壓位準。此外,發光控制訊號ECS可具有高電壓位準,補償控制訊號TCS亦可具有高電壓位準。因此,於第1圖之像素電路100中,第三及第四PMOS電晶體PT3及PT4可關閉。當第四PMOS電晶體PT4關閉,於第1圖之像素電路100中,第一區域FA可與第二區域SA分隔,且第一區域FA之操作可獨立於第二區域SA之操作。第二電源電壓ELVSS係高於第一電源電壓ELVDD。因此,於第二區域SA中,可執行第一重置操作FIP,且有機發光二極體OLED之陽極電極可初始化至具有第二電源電壓ELVSS,使得第1圖之像素電路100於第一重置時段PB中可初始化並重置。第一電源電壓ELVDD、第二電源電壓ELVSS、發光控制訊號ECS及補償控制訊號TCS可同步地施加至有機發光裝置之所有像素電路100。因此,請參閱第4B圖,第一顯示操作之第一重置操作FIP可同步地執行於有機發光裝置之所有像素電路100。
請參閱第4C圖,於第一起始電壓補償時段PC中,可執行第一起始電壓補償操作FVP。詳細地說,於第一起始電壓補償時段PC中,第一電源電壓ELVDD可具有高電壓位準,且第二電源電壓ELVSS亦可具有高電壓位準。此外,發光控制訊號ECS可具有高電壓位準,且補償控制訊號TCS可具有低電壓位準。因此,於第1圖之像素電路100中,第二及第三PMOS電晶體PT2及PT3可開啟,且第四及第五PMOS電晶體PT4及PT5可關閉。當第四PMOS電晶體PT4關閉,於第1圖之像素電路100中,第一區域FA可與第二區域SA分隔,且第一區域FA之操作可獨立於第二區域SA之操作。因此,第一PMOS電晶體PT1之閘極端子可具有電壓ELVDD-Vth (由第一電源電壓ELVDD減去第一PMOS電晶體PT1之起始電壓Vth所計算而得)。此外,第一電壓Vo(亦即一特定之高電壓)可儲存於第二電容C2中。第一電源電壓ELVDD、第二電源電壓ELVSS、發光控制訊號ECS及補償控制訊號TCS可同步地施加至有機發光顯示裝置之所有像素電路100。因此,第一顯示操作之第一起始電壓補償操作FVP可同步地執行於有機發光顯示裝置之所有像素電路100中。
請參閱第4D圖,於第一資料寫入時段PD中,可執行第一資料寫入操作FWP。詳細地說,於第一資料寫入時段PD中,第一電源電壓ELVDD可具有高電壓位準,且第二電源電壓ELVSS亦可具有高電壓位準。此外,發光控制訊號ECS可具有低電壓位準,且補償控制訊號TCS可具有高電壓位準。因此,於第1圖之像素電路100中,第四及第五PMOS電晶體PT4及PT5可開啟,且第二及第三PMOS電晶體PT2及PT3可關閉。當第四PMOS電晶體PT4開啟,於第1圖之像素電路100中,第一區域FA可耦接至第二區域SA,且當第一區域FA耦接至第二區域SA,藉由第一初步資料寫入操作FPDP而儲存於第三電容C3中之第一影像資料DATA可傳送至第二區域SA。因此,第一PMOS電晶體PT1之閘極端子(亦即第一節點N1)之電壓可藉由第一影像資料DATA以改變。詳細地說,當第一影像資料DATA提供至第二區域SA時,第一PMOS電晶體PT1之閘極端子(亦即第一節點N1)之電壓可根據以下之公式1及公式2而決定。
公式1:
(其中,Veff為對應有效資料之電壓,CHOLD為第三電容C3之電容,Vdata為對應第一影像資料DATA之電壓,Cst為第二電容C2之電容,CVTH為第一電容C1之電容,以及Vo為儲存於第二電容C2之第一電壓。)
公式2:
(其中,Vg.ti為第一PMOS電晶體PT1之閘極端子之電壓,VELVDD為對應第一電源電壓ELVDD之電壓,VTH為對應第一PMOS電晶體PT1之起始電壓。)
請參閱第4E圖,於第一發光時段PE中,可執行第一發光操作FEP。詳細地說,於第一發光時段PE中,第一電源電壓ELVDD可具有高電壓位準,且第二電源電壓ELVSS可具有低電壓位準。此外,發光控制訊號ECS可具有高電壓位準,且補償控制訊號TCS亦可具有高電壓位準。因此,於第1圖之像素電路100中,第三及第四PMOS電晶體PT3及PT4可關閉。當第四PMOS電晶體PT4關閉,於第1圖之像素電路100中,第一區域FA可與第二區域SA分隔,且第一區域FA之操作可獨立於第二區域SA之操作。相似於第4A圖,第二顯示操作之第二初步資料寫入操作SPDP及第一顯示操作之第一發光操作FEP可同步地執行。因此,當第一影像根據儲存於各像素電路100之第一影像資料DATA以顯示時,第二影像資料可寫入各像素電路100。因此,於第一區域FA中,當第五PMOS電晶體PT5回應透過掃描線SL施加之掃描訊號而開啟時,透過資料線DL施加之第二影像資料可儲存於第三電容C3。同時,於第二區域SA中,有機發光二極體OLED可根據自具有高電壓位準之第一電源電壓ELVDD流至具有低電壓位準之第二電源電壓ELVSS之電流以發光。
第一電源電壓ELVDD、第二電源電壓ELVSS、發光控制訊號ECS以及補償控制訊號TCS可同步地施加至有機發光顯示裝置之所有像素電路100。另一方面,第二影像資料可依序地施加至有機發光顯示裝置之所有像素電路100(亦即當第五PMOS電晶體PT5回應具有低電壓位準之掃描訊號SCAN[n]而開啟時)。因此,第一顯示操作之第一發光操作FEP可同步地執行於所有像素電路100,且第二顯示操作之第二初步資料寫入操作SPDP可依序地執行於所有像素電路100。
流經有機發光二極體OLED之電流可根據第一PMOS電晶體PT1之閘極端子之電壓以決定。亦即,流經有機發光二極體OLED之電流可實質上根據有效資料Veff及儲存於第二電容C2之第一電壓Vo而決定。詳細地說,有機發光顯示裝置可根據所有像素電路100同步發光之同步發光方法而操作。在此,流經所有像素電路100之有機發光二極體OLED之電流可根據以以下公式3決定。
公式3:
(其中,Id為流經有機發光二極體OLED之電流, 為一特定電流,VGS為閘極端子與第一PMOS電晶體PT1之供電端之間之電壓差,VTH為第一PMOS電晶體PT1之起始電壓,Veff為對應有效資料之電壓,以及Vo為儲存於第二電容C2中之第一電壓。)
儘管參考第4A圖至第4E圖,已描述顯示第一影像之第一顯示操作(亦即,第一初步資料寫入時段PA、第一重置時段PB、第一起始電壓補償時段PC、第一資料寫入時段PD以及第一發光時段PE)及顯示第二影像之第二顯示操作(亦即,第二初步資料寫入時段PA、第二重置時段PB、第二起始電壓補償時段PC、第二資料寫入時段PD以及第二發光時段PE),將理解的是,為方便說明起見,第4A圖至第4E圖之驅動訊號波形係已簡化。因此,舉例而言,第1圖之像素電路100可根據更複雜之驅動訊號波形以操作。
第5圖係為第1圖之像素電路之另一例示性操作之時序圖。
請參閱第5圖,顯示第一影像(例如左側影像)之第一顯示操作之時段可包含第一初步資料寫入時段PA、第一截止偏壓施加時段PF、第一重置時段PB、第一起始電壓補償時段PC、第一資料寫入時段PD以及第一發光時段PE。相似地,顯示第二影像(例如右側影像)之第二顯示操作之時段可包含第二初步資料寫入時段PA、第一截止偏壓施加時段PF、第二重置時段PB、第二起始電壓補償時段PC、第二資料寫入時段PD以及第二發光時段PE。為方便說明起見,以下第5圖之描述聚焦於顯示第一影像之第一顯示操作。如上所述,第一及第二電源電壓ELVDD及ELVSS可根據所需情形而決定。然而為便於描述,僅描述第一電源電壓ELVDD及第二電源電壓ELVSS具有高電壓位準或低電壓位準之情形。此外,第一初步資料寫入時段PA、第一重置時段PB、第一起始電壓補償時段PC、第一資料寫入時段PD以及第一發光時段PE已於上文說明,在此不再贅述。
如第5圖所示,顯示第一影像(例如左側影像)之第一顯示操作之時段可包含於第一重置時段PB前之第一截止偏壓施加時段PF。第一截止偏壓施加時段PF藉由施加截止偏壓至第1圖之像素電路100,可為用以改善步進響應波形之時段。因此,可設定第一截止偏壓施加時段PF以減少或預防於有機發光顯示裝置中之干擾。舉例而言,第一截止偏壓施加時段PF可設定以預防第一PMOS電晶體PT1(亦即驅動電晶體)之特徵曲線之遲滯(亦即偏移)。因此,在補償第一PMOS電晶體PT1之起始電壓之前,於第一截止偏壓施加時段PF中可修正(亦即重置)第一PMOS電晶體PT1之特徵曲線之位置。因此,不論前一幀之資料訊號(例如左側影像資料或右側影像資料)之情形,可修正第一PMOS電晶體PT1之特徵曲線之位置。
詳細地說,於第一截止偏壓施加時段PF中,發光控制訊號ECS可具有高電壓位準,且補償控制訊號TCS可具有低電壓位準。此外,第二電源電壓ELVSS可具有高電壓位準,且第一電源電壓ELVDD可具有低電壓位準。因此,第四PMOS電晶體PT4可關閉,且第二及第三PMOS電晶體PT2及PT3可開啟。當第四PMOS電晶體PT4關閉,於第1圖之像素電路100中,第一區域FA可與第二區域SA分隔,且第一區域FA之操作可獨立於第二區域SA之操作。此時,由於當第二及第三PMOS電晶體PT2及PT3開啟時,第二電源電壓ELVSS係於一預設時段中維持大於第一電源電壓ELVDD,第二區域SA可執行第一截止偏壓施加操作。
儘管第5圖中未顯示,可插入一第二電源電壓ELVSS具有高電壓位準且第一電源電壓ELVDD亦具有高電壓位準之時段於第一截止偏壓施加時段PF與第一重置時段PB之間。於另一方式中,可插入第二電源電壓ELVSS具有低電壓位準且第一電源電壓ELVDD亦具有低電壓位準之時段於第一截止偏壓施加時段PF與第一重置時段PB之間。該時段可預防執行第一顯示操作時第一截止偏壓施加操作與第一重置操作之間之干擾。儘管參考第5圖,已描述顯示第一影像之第一顯示操作(亦即第一初步資料寫入時段PA、第一截止偏壓施加時段PF、第一重置時段PB、第一起始電壓補償時段PC、第一資料寫入時段PD以及第一發光時段PE)及顯示第二影像之第二顯示操作(亦即第二初步資料寫入時段PA、第二截止偏壓施加時段PF、第二重置時段PB、第二起始電壓補償時段PC、第二資料寫入時段PD以及第二發光時段PE),將理解的是,為便於描述,已簡化第5圖之驅動訊號波形,且因此可使用其他驅動訊號波形以操作第1圖之像素電路100。
第6圖係為根據例示性實施例之像素電路200之電路圖。
請參閱第6圖,像素電路200可包含有機發光二極體OLED、第一至第五PMOS電晶體PT1至PT5、第一至第三電容C1至C3。像素電路200可具有5T-3C結構(亦即,具有五個電晶體及三個電容之結構)。於例示性實施例中,像素電路200可更包含第四電容C4,其耦接於有機發光二極體OLED之陽極電極與陰極電極之間。
有機發光二極體OLED可耦接第二電源電壓ELVSS於第一PMOS電晶體 PT1與之間。詳細地說,有機發光二極體OLED之陰極電極可耦接至第二電源電壓ELVSS,且有機發光二極體OLED之陽極電極可耦接至第一PMOS電晶體PT1之第一端。因此,有機發光二極體OLED可根據藉由第一PMOS電晶體PT1控制之電流以發光。第一PMOS電晶體PT1可耦接於第一電源電壓 ELVDD與有機發光二極體OLED之陽極電極之間。第一PMOS電晶體PT1之閘極端子可耦接至第一節點N1。第一PMOS電晶體PT1可為驅動電晶體,其控制流經有機發光二極體OLED之電流。如第6圖所示,第一節點N1為第一電容C1之第一端、第二PMOS電晶體PT2之第一端及第一PMOS電晶體PT1之閘極端子相互耦接之節點。第二PMOS電晶體 PT2可耦接於第一節點N1與有機發光二極體OLED之陽極電極之間。第二PMOS電晶體PT2之閘極端子可接收補償控制訊號TCS。詳細地說,第二PMOS電晶體PT2之第一端可耦接至第一節點N1,且第二PMOS電晶體PT2之第二端可耦接至第一PMOS電晶體PT1。因此,當第二PMOS電晶體PT2對應補償控制訊號TCS而開啟,第一PMOS電晶體PT1可為二極體耦合。
第一電容C1可耦接於第一節點N1與第二節點N2之間。詳細地說,第一電容C1之第一端可耦接至第一節點N1,且第一電容C1之第二端可耦接至第二節點N2。第一電容C1可為起始電壓補償電容。如第6圖所示,第二節點N2係為第一電容C1之第二端、第二電容C2之第一端、第三PMOS電晶體PT3之第一端及第四PMOS電晶體PT4之第一端相互耦接之節點。第二電容C2可耦接於第一電源電壓ELVDD與第二節點N2之間。第二電容C2可為儲存電容。詳細地說,第二電容C2之第一端可耦接至第二節點N2,且第二電容C2之第二端可耦接至第一電源電壓ELVDD。第三PMOS電晶體PT3可耦接於資料線DL與第二節點N2之間。第三PMOS電晶體PT3之閘極端子可接收補償控制訊號TCS。詳細地說,第三PMOS電晶體PT3之第一端可耦接至第二節點N2,第三PMOS電晶體PT3之第二端可耦接至資料線DL,且第三PMOS電晶體PT3之閘極端子可耦接至第二PMOS電晶體PT2之閘極端子。第四PMOS電晶體PT4可耦接於第三節點N3與第二節點N2之間。第四PMOS電晶體PT4之閘極端子可接收發光控制訊號ECS。詳細地說,第四PMOS電晶體PT4之第一端可耦接至第二節點N2,且第四PMOS電晶體PT4之第二端可耦接至第三節點N3。如第6圖所示,第三節點N3係為第四PMOS電晶體PT4之第二端、第五PMOS電晶體PT5之第一端及第三電容C3之第一端相互耦接之節點。
第三電容C3可耦接於第三節點N3與維持電源電壓VSUS之間。詳細地說,第三電容C3之第一端可耦接至第三節點N3,且第三電容C3之第二端可耦接至維持電源電壓VSUS。於第6圖中,由於維持電源電壓VSUS施加至第三電容C3,可避免儲存於第三電容C3中之資料訊號(例如左側影像資料或右側影像資料)之波動。亦即,維持電源電壓VSUS可為一預設之直流電壓以避免儲存於第三電容C3中之資料訊號之波動。第五PMOS電晶體PT5可耦接於資料線DL與第三節點N3之間。第五PMOS電晶體PT5之閘極端子可耦接至掃描線SL。詳細地說,第五PMOS電晶體PT5之第一端可耦接至第三節點N3,第五PMOS電晶體PT5之第二端可耦接至資料線DL,且第五PMOS電晶體PT5之閘極端子可耦接至掃描線SL。資料線DL可耦接至有機發光顯示裝置之資料驅動單元以提供資料訊號(例如左側影像資料或右側影像資料)。此外,掃描線SL可耦接至有機發光顯示裝置之掃描驅動單元以提供掃描訊號。
如上所述,像素電路200可具有5T-3C結構,其包含有機發光二極體OLED、第一至第五PMOS電晶體PT1至PT5以及第一至第三電容C1至C3。具有像素電路200之有機發光顯示裝置可根據同步發光方法,藉由交替地顯示左側影像及右側影像實現立體影像。舉例而言,當左側影像藉由有機發光顯示裝置之各像素電路200同步地顯示時,右側影像資料可依序地寫入有機發光顯示裝置之像素電路200。相似地,當右側影像藉由有機發光顯示裝置之各像素電路200同步地顯示時,左側影像資料可依序地寫入有機發光顯示裝置之像素電路200。
如第6圖所示,像素電路200可包含第一區域FA及第二區域SA。在以下說明中,第一區域FA包含第三電容C3及第五PMOS電晶體PT5,且第二區域SA包含第一及第二電容C1及C2及第一至第三PMOS電晶體PT1至PT3。當第四PMOS電晶體 PT4開啟時,第一區域FA可耦接至第二區域SA。當第四PMOS電晶體PT4關閉時,第一區域FA可與第二區域SA分隔。詳細地說,當第四PMOS電晶體PT4開啟時,於像素電路200中,第一區域FA可耦接至第二區域SA。因此,儲存於第三電容C3中之資料訊號(例如左側影像資料或右側影像資料)可傳送至第二區域SA。另一方面,當第四PMOS電晶體PT4關閉時,於像素電路200中,第一區域FA可與第二區域SA分隔。因此,第一區域FA及第二區域SA可分別執行操作。詳細地說,當於第一區域FA中執行初步資料寫入操作時,於第二區域SA中可執行發光操作。因此,第一區域FA之操作可獨立於第二區域SA之操作。舉例而言,當第四PMOS電晶體PT4對應發光控制訊號ECS而關閉時,第一影像(例如左側影像或右側影像)可藉由第一及第二PMOS電晶體PT1及PT2、第一及第二電容C1及C2及有機發光二極體OLED(亦即第二區域SA之操作)而顯示。同時,當第五PMOS電晶體PT5對應透過掃描線SL輸入之掃描訊號(亦即第一區域FA之操作)而開啟時,透過資料線DL輸入之第二影像資料(例如右側影像資料或左側影像資料)可儲存於第三電容C3中。
第7圖係為根據例示性實施例之像素電路之電路圖。
請參閱第7圖,像素電路300可包含有機發光二極體OLED、第一至第五N通道金屬氧化半導體(NMOS)電晶體NT1至NT5以及第一至第三電容C1至C3。像素電路300可具有5T-3C結構(亦即具有五個電晶體及三個電容之結構)。於例示性實施例中,像素電路300可更包含第四電容C4,其耦接於有機發光二極體OLED之陽極電極與陰極電極之間。
有機發光二極體OLED可耦接第一電源電壓ELVDD與第一NMOS電晶體NT1與之間。詳細地說,有機發光二極體OLED之陽極電極可耦接至第一電源電壓ELVDD,且有機發光二極體OLED之陰極電極可耦接至第一NMOS電晶體NT1。因此,有機發光二極體OLED可根據藉由第一NMOS電晶體NT1控制之電流而發光。第一NMOS電晶體NT1可耦接於第二電源電壓ELVSS與有機發光二極體OLED之陰極電極之間。第一NMOS電晶體NT1之閘極端子可耦接至第一節點N1。第一NMOS電晶體NT1可為驅動電晶體,其控制流經有機發光二極體OLED之電流。如第7圖所示,第一節點N1係為第一電容C1之第一端、第二NMOS電晶體NT2之第一端及第一NMOS電晶體NT1之閘極端子相互耦接之節點。第二NMOS電晶體NT2可耦接於第一節點N1與有機發光二極體OLED之陰極電極之間。第二NMOS電晶體NT2之閘極端子可接收補償控制訊號TCS。詳細地說,第二NMOS電晶體NT2之第一端可耦接至第一節點N1,且第二NMOS電晶體NT2之第二端可耦接至第一NMOS電晶體NT1之第一端。因此,當第二NMOS電晶體NT2對應補償控制訊號TCS而開啟時,第一NMOS電晶體NT1可為二極體耦合。
第一電容C1可耦接於第一節點N1與第二節點N2之間。詳細地說,第一電容C1之第一端可耦接至第一節點N1,且第一電容C1之第二端可耦接至第二節點N2。第一電容C1可為起始電壓補償電容。如第7圖所示,第二節點N2係為第一電容C1之第二端、第二電容C2之第一端、第三NMOS電晶體NT3之第一端及第四NMOS電晶體NT4之第一端相互耦接之節點。第二電容C2可耦接於第二電源電壓ELVSS與第二節點N2之間。第二電容C2可為儲存電容。詳細地說,第二電容C2之第一端可耦接至第二節點N2,且第二電容C2之第二端可耦接至第二電源電壓ELVSS。第三NMOS電晶體NT3可耦接於資料線DL與第二節點N2之間。第三NMOS電晶體NT3之閘極端子可接收補償控制訊號TCS。詳細地說,第三NMOS電晶體NT3之第一端可耦接至第二節點N2,第三NMOS電晶體NT3之第二端可耦接至資料線DL,且第三NMOS電晶體NT3之閘極端子可耦接至第二NMOS電晶體NT2之閘極端子。第四NMOS電晶體NT4可耦接於第三節點N3與第二節點N2之間。第四NMOS電晶體NT4之閘極端子可接收發光控制訊號ECS。詳細地說,第四NMOS電晶體NT4之第一端可耦接至第二節點N2,且第四NMOS電晶體NT4之第二端可耦接至第三節點N3。如第7圖所示,第三節點N3係為第四NMOS電晶體NT4之第二端、第五NMOS電晶體NT5之第一端及第三電容C3之第一端相互耦接之節點。
第三電容C3可耦接於第三節點N3與第三NMOS電晶體NT3之閘極端子之間。詳細地說,第三電容C3之第一端可耦接至第三節點N3,且第三電容C3之第二端可耦接至第三NMOS電晶體NT3之閘極端子。第五NMOS電晶體NT5可耦接於資料線DL與第三節點N3之間。第五NMOS電晶體NT5之閘極端子可耦接至掃描線SL。詳細地說,第五NMOS電晶體NT5之第一端可耦接至第三節點N3,第五NMOS電晶體NT5之第二端可耦接至資料線DL,且第五NMOS電晶體NT5之閘極端子考耦接至掃描線SL。資料線DL可耦接至有機發光顯示裝置之資料驅動單元以提供資料訊號(例如左側影像資料或右側影像資料)。此外,掃描線SL可耦接至有機發光顯示裝置之掃描驅動單元以提供掃描訊號。
如上所述,像素電路300可具有5T-3C結構,其包含有機發光二極體OLED、第一至第五NMOS電晶體NT1至NT5及第一至第三電容C1至C3。具有像素電路300之有機發光顯示裝置可根據同步發光方法,藉由交替地顯示左側影像及右側影像以實現立體影像。舉例而言,當左側影像藉由有機發光顯示裝置之各像素電路300同步地顯示時,右側影像資料可依序地寫入有機發光顯示裝置之各像素電路300。相似地,當右側影像藉由有機發光顯示裝置之各像素電路300同步地顯示時,左側影像資料可依續地寫入有機發光顯示裝置之各像素電路300。
如第7圖所示,像素電路300可包含第一區域FA及第二區域SA。在以下描述中,第一區域FA包含第三電容C3及第五NMOS電晶體NT5,且第二區域SA包含第一及第二電容C1及C2以及第一至第三NMOS電晶體NT1至NT3。當第四NMOS電晶體NT4開啟時,第一區域FA可耦接至第二區域SA。當第四NMOS電晶體NT4關閉時,第一區域FA可與第二區域SA分隔。更詳細地,當第四NMOS電晶體NT4開啟時,第一區域FA可耦接至像素電路300中之第二區域SA。因此,儲存於第三電容C3中之資料訊號(例如,左側影像資料或右側影像資料)可傳送至第二區域SA。另一方面,當第四NMOS電晶體NT4關閉時,第一區域FA可與像素電路300中之第二區域SA分隔。因此,第一區域FA及第二區域SA可分別執行個別之操作。
更詳細地,當於第一區域FA中執行初步資料寫入操作時,於第二區域SA中可執行發光操作。因此,第一區域FA之操作可獨立於第二區域SA之操作。舉例而言,當第四NMOS電晶體NT4對應發光控制訊號ECS而關閉時,第一影像(例如,左側影像或右側影像)可藉由第一及第二NMOS電晶體NT1及NT2、第一及第二電容C1及C2、以及有機發光二極體OLED(亦即,第二區域SA之操作)顯示。同時,當第五NMOS電晶體NT5對應藉由掃描線SL輸入之掃描訊號(亦即,第一區域FA之操作)而開啟,藉由資料線DL輸入之第二影像資料(例如,右側影像或左側影像)可儲存於第三電容C3中。以下將詳細描述像物電路300之操作。
第8A圖至第8E圖係為第7圖之像素電路之一例示性操作之時序圖。
顯示第一影像(例如左側影像)之第一顯示操作可包含第一初步資料寫入操作FPDP、第一重置操作FIP、第一起始電壓補償操作FVP、第一資料寫入操作FWP及第一發光操作FEP。相似地,顯示第二影像(例如右側影像)之第二顯示操作可包含第二初步資料寫入操作SPDP、第二重置操作SIP、第二起始電壓補償操作SVP、第二資料寫入操作SWP及第二發光操作SEP。初步資料寫入操作(亦即第一初步資料寫入操作FPDP或第二初步資料寫入操作SPDP)可藉由各掃描線SL依序地執行於有機發光顯示裝置之所有像素電路300。另一方面,重置操作(亦即第一重置操作FIP或第二重置操作SIP)、起始電壓補償操作(亦即第一起始電壓補償操作FVP或第二起始電壓補償操作SVP)、資料寫入操作(亦即第一資料寫入操作FWP或第二資料寫入操作SWP)或發光操作(亦即第一發光操作FEP或第二發光操作SEP)可同步地執行於有機發光顯示裝置之所有像素電路300。
請參閱第8A圖至第8E圖,第一初步資料寫入操作FPDP、第一重置操作FIP、第一起始電壓補償操作FVP、第一資料寫入操作FWP及第一發光操作FEP可對應至第一初步資料寫入時段PA、第一重置時段PB、第一起始電壓補償時段PC、第一資料寫入時段PD及第一發光時段PE。相似地,第二初步資料寫入操作SPDP、第二重置操作SIP、第二起始電壓補償操作SVP、第二資料寫入操作SWP及第二發光操作SEP可分別對應至第二初步資料寫入時段PA、第二重置時段PB、第二起始電壓補償時段PC、第二資料寫入時段PD及第二發光時段PE。為方便說明起見,以下第8A圖至第8E圖將聚焦於顯示第一影像之第一顯示操作。第一電源電壓ELVDD及第二電源電壓ELVSS可根據所需之情況以決定。為方便起見,以下描述之第一電源電壓ELVDD及第二電源電壓ELVSS具有高電壓位準或低電壓位準。
請參閱第8A圖,於第一初步資料寫入時段PA中,可執行第一初步資料寫入操作FPDP。如上所述,顯示第一影像之第一顯示操作之第一初步資料寫入操作FPDP及顯示第二影像之第二顯示操作之第二發光操作SEP可同步地執行。因此,於第一初步資料寫入時段PA中,當第一影像資料DATA寫入各像素電路100時,根據儲存於各像素電路100之第二影像資料,可顯示第二影像。更詳細地,於第一初步資料寫入時段PA中,第一電源電壓ELVDD可具有高電壓位準,且第二電源電壓ELVSS可具有低電壓位準。此外,發光控制訊號ECS可具有低電壓位準,且補償控制訊號TCS亦可具有低電壓位準。因此,於第7圖之像素電路100中,第三及第四NMOS電晶體NT3及NT4可關閉。當第四PMOS電晶體關閉,於第7圖之像素電路300中,第一區域FA可與第二區域SA分隔,且第一區域FA之操作可獨立於第二區域SA之操作。因此,在第一區域FA中,當第五NMOS電晶體NT5對應透過掃描線SL施加之掃描訊號而開啟,透過資料線DL施加之第一影像資料DATA可儲存於第三電容C3。同時於第二區域SA中,根據由具有高電壓位準之第一電源電壓ELVDD流至具有低電壓位準之第二電源電壓ELVSS之電流,有機發光二極體OLED可發光。
如上所述,於具有第7圖之像素電路300之有機發光顯示裝置中,當第二影像(亦即右側影像或左側影像)藉由各像素電路300以顯示時,第一影像資料DATA(亦即左側影像資料或右側影像資料)可儲存於各像素電路300之第三電容C3中。相似地,當第一影像(亦即左側影像或右側影像)藉由各像素電路300以顯示時,第二影像資料DATA(亦即右側影像資料或左側影像資料)可儲存於各像素電路300之第三電容C3中。
請參閱第8B圖,於第一重置時段PB中,可執行第一重置操作FIP。詳細地說,於第一重置時段PB中,第一電源電壓ELVDD可具有低電壓位準,且第二電源電壓ELVSS可具有高電壓位準。此外,發光控制訊號ECS可具有低電壓位準,補償控制訊號TCS亦可具有低電壓位準。因此,於第7圖之像素電路300中,第三及第四NMOS電晶體NT3及NT4可關閉。當第四NMOS電晶體NT4關閉,於第7圖之像素電路300中,第一區域FA可與第二區域SA分隔,且第一區域FA之操作可獨立於第二區域SA之操作。由於第二電源電壓ELVSS高於第一電源電壓ELVDD,因此於第二區域SA中可執行第一重置操作FIP。
請參閱第8C圖,於第一起始電壓補償時段PC中,可執行第一起始電壓補償操作FVP。詳細地說,於第一起始電壓補償時段PC中,第一電源電壓ELVDD可具有高電壓位準,且第二電源電壓ELVSS亦可具有高電壓位準。此外,發光控制訊號ECS可具有低電壓位準,且補償控制訊號TCS可具有高電壓位準。因此,於第7圖之像素電路300中,第二及第三NMOS電晶體NT2及NT3可開啟,且第四及第五NMOS電晶體NT4及NT5可關閉。當第四NMOS電晶體NT4關閉,於第7圖之像素電路300中,第一區域FA可與第二區域SA分隔,且第一區域FA之操作可獨立於第二區域SA之操作。當第二及第三NMOS電晶體NT2及NT3開啟,於第二區域SA中,可執行第一起始電壓補償操作FVP。
請參閱第8D圖,於第一資料寫入時段PD中,可執行第一資料寫入操作FWP。詳細地說,於第一資料寫入時段PD中,第一電源電壓ELVDD可具有高電壓位準,且第二電源電壓ELVSS亦可具有高電壓位準。此外,發光控制訊號ECS可具有高電壓位準,且補償控制訊號TCS可具有低電壓位準。因此,於第7圖之像素電路300中,第四及第五NMOS電晶體NT4及NT5可開啟,且第二及第三NMOS電晶體NT2及NT3可關閉。當第四NMOS電晶體NT4開啟,於第7圖之像素電路300中,第一區域FA可耦接至第二區域SA。當第一區域FA耦接至第二區域SA,藉由第一初步資料寫入操作FPDP而儲存於第三電容C3中之第一影像資料DATA可傳送至第二區域SA。因此,第一NMOS電晶體NT1之閘極端子(亦即第一節點N1)之電壓可藉由第一影像資料DATA以改變。
請參閱第8E圖,於第一發光時段PE中,可執行第一發光操作FEP。詳細地說,於第一發光時段PE中,第一電源電壓ELVDD可具有高電壓位準,且第二電源電壓ELVSS可具有低電壓位準。此外,發光控制訊號ECS可具有低電壓位準,且補償控制訊號TCS亦可具有低電壓位準。因此,於第7圖之像素電路300中,第三及第四NMOS電晶體NT3及NT4可關閉。當第四NMOS電晶體NT4關閉,於第7圖之像素電路300中,第一區域FA可與第二區域SA分隔,且第一區域FA之操作可獨立於第二區域SA之操作。相似於第8A圖,第二顯示操作之第二初步資料寫入操作SPDP及第一顯示操作之第一發光操作FEP可同步地執行。因此,當第一影像根據儲存於各像素電路300之第一影像資料DATA以顯示時,第二影像資料可寫入各像素電路300。因此,於第一區域FA中,當第五NMOS電晶體NT5對應透過掃描線SL施加之掃描訊號而開啟時,透過資料線DL施加之第二影像資料可儲存於第三電容C3。同時,於第二區域SA中,有機發光二極體OLED可根據自具有高電壓位準之第一電源電壓ELVDD流至具有低電壓位準之第二電源電壓ELVSS之電流以發光。
儘管參考第8A圖至第8E圖,已描述顯示第一影像之第一顯示操作(亦即,第一初步資料寫入時段PA、第一重置時段PB、第一起始電壓補償時段PC、第一資料寫入時段PD以及第一發光時段PE)及顯示第二影像之第二顯示操作(亦即,第二初步資料寫入時段PA、第二重置時段PB、第二起始電壓補償時段PC、第二資料寫入時段PD以及第二發光時段PE),將理解的是,為方便說明起見,第8A圖至第8E圖之驅動訊號波形係已簡化。因此,第7圖之像素電路300可根據更複雜之驅動訊號波形以操作。
第9圖係為根據例示性實施例之像素電路400之電路圖。
請參閱第9圖,像素電路400可包含有機發光二極體OLED、第一至第五NMOS電晶體NT1至NT5、第一至第三電容C1至C3。像素電路400可具有5T-3C結構(亦即,具有五個電晶體及三個電容之結構)。於例示性實施例中,像素電路400可更包含第四電容C4,其耦接於有機發光二極體OLED之陽極電極與陰極電極之間。
有機發光二極體OLED可耦接第一電源電壓ELVDD與第一NMOS電晶體NT1與之間。詳細地說,有機發光二極體OLED之陽極電極可耦接至第一電源電壓ELVDD,且有機發光二極體OLED之陰極電極可耦接至第一NMOS電晶體NT1。有機發光二極體OLED可根據藉由第一NMOS電晶體NT1控制之電流而發光。第一NMOS電晶體NT1可耦接於第二電源電壓ELVSS與有機發光二極體OLED之陰極電極之間。第一NMOS電晶體NT1之閘極端子可耦接至第一節點N1。第一NMOS電晶體NT1可為驅動電晶體,其控制流經有機發光二極體OLED之電流。如第9圖所示,第一節點N1係為第一電容C1之第一端、第二NMOS電晶體NT2之第一端及第一NMOS電晶體NT1之閘極端子相互耦接之節點。第二NMOS電晶體NT2可耦接於第一節點N1與有機發光二極體OLED之陰極電極之間。第二NMOS電晶體NT2之閘極端子可接收補償控制訊號TCS。詳細地說,第二NMOS電晶體NT2之第一端可耦接至第一節點N1,且第二NMOS電晶體NT2之第二端可耦接至第一NMOS電晶體NT1之第一端。因此,當第二NMOS電晶體NT2對應補償控制訊號TCS而開啟時,第一NMOS電晶體NT1可為二極體耦合。
第一電容C1可耦接於第一節點N1與第二節點N2之間。詳細地說,第一電容C1之第一端可耦接至第一節點N1,且第一電容C1之第二端可耦接至第二節點N2。第一電容C1可為起始電壓補償電容。如第9圖所示,第二節點N2係為第一電容C1之第二端、第二電容C2之第一端、第三NMOS電晶體NT3之第一端及第四NMOS電晶體NT4之第一端相互耦接之節點。第二電容C2可耦接於第二電源電壓ELVSS與第二節點N2之間。第二電容C2可為儲存電容。詳細地說,第二電容C2之第一端可耦接至第二節點N2,且第二電容C2之第二端可耦接至第二電源電壓ELVSS。第三NMOS電晶體NT3可耦接於資料線DL與第二節點N2之間。第三NMOS電晶體NT3之閘極端子可接收補償控制訊號TCS。詳細地說,第三NMOS電晶體NT3之第一端可耦接至第二節點N2,第三NMOS電晶體NT3之第二端可耦接至資料線DL,且第三NMOS電晶體NT3之閘極端子可耦接至第二NMOS電晶體NT2之閘極端子。第四NMOS電晶體NT4可耦接於第三節點N3與第二節點N2之間。第四NMOS電晶體NT4之閘極端子可接收發光控制訊號ECS。詳細地說,第四NMOS電晶體NT4之第一端可耦接至第二節點N2,且第四NMOS電晶體NT4之第二端可耦接至第三節點N3。如第9圖所示,第三節點N3係為第四NMOS電晶體NT4之第二端、第五NMOS電晶體NT5之第一端及第三電容C3之第一端相互耦接之節點。
第三電容C3可耦接於第三節點N3與維持電源電壓VSUS之間。詳細地說,第三電容C3之第一端可耦接至第三節點N3,且第三電容C3之第二端可耦接至維持電源電壓VSUS。於第9圖中,由於維持電源電壓VSUS施加至第三電容C3,可避免儲存於第三電容C3中之資料訊號(例如左側影像資料或右側影像資料)之波動。亦即,維持電源電壓VSUS可為一預設之直流電壓以避免儲存於第三電容C3中之資料訊號之波動。第五NMOS電晶體NT5可耦接於資料線DL與第三節點N3之間。第五NMOS電晶體NT5之閘極端子可耦接至掃描線SL。詳細地說,第五NMOS電晶體NT5之第一端可耦接至第三節點N3,第五NMOS電晶體NT5之第二端可耦接至資料線DL,且第五NMOS電晶體NT5之閘極端子可耦接至掃描線SL。資料線DL可耦接至有機發光顯示裝置之資料驅動單元以提供資料訊號(例如左側影像資料或右側影像資料)。此外,掃描線SL可耦接至有機發光顯示裝置之掃描驅動單元以提供掃描訊號。
如上所述,像素電路400可具有5T-3C結構,其包含有機發光二極體OLED、第一至第五NMOS電晶體NT1至NT5以及第一至第三電容C1至C3。具有像素電路400之有機發光顯示裝置可根據同步發光方法,藉由交替地顯示左側影像及右側影像實現立體影像。舉例而言,當左側影像藉由有機發光顯示裝置之各像素電路400同步地顯示時,右側影像資料可依續地寫入有機發光顯示裝置之像素電路400。相似地,當右側影像藉由有機發光顯示裝置之各像素電路400同步地顯示時,左側影像資料可依序地寫入有機發光顯示裝置之像素電路400。
如第9圖所示,像素電路400可包含第一區域FA及第二區域SA。在以下說明中,第一區域FA包含第三電容C3及第五NMOS電晶體NT5,且第二區域SA包含第一及第二電容C1及C2及第一至第三NMOS電晶體NT1至NT3。當第四NMOS電晶體NT4開啟時,第一區域FA可耦接至第二區域SA。當第四PMOS電晶體PT4關閉時,第一區域FA可與第二區域SA分隔。詳細地說,當第四NMOS電晶體NT4開啟時,於像素電路400中,第一區域FA可耦接至第二區域SA。因此,儲存於第三電容C3中之資料訊號(例如左側影像資料或右側影像資料)可傳送至第二區域SA。另一方面,當第四NMOS電晶體NT4關閉時,於像素電路400中,第一區域FA可與第二區域SA分隔。因此,第一區域FA及第二區域SA可分別執行操作。詳細地說,當於第一區域FA中執行初步資料寫入操作時,於第二區域SA中可執行發光操作。因此,第一區域FA之操作可獨立於第二區域SA之操作。舉例而言,當第四NMOS電晶體NT4對應發光控制訊號ECS而關閉時,第一影像(例如左側影像或右側影像)可藉由第一及第二NMOS電晶體NT1及NT2、第一及第二電容C1及C2及有機發光二極體OLED(亦即第二區域SA之操作)而顯示。同時,當第五NMOS電晶體NT5對應透過掃描線SL輸入之掃描訊號(亦即第一區域FA之操作)而開啟時,透過資料線DL輸入之第二影像資料(例如右側影像資料或左側影像資料)可儲存於第三電容C3中。
第10圖及第11圖係為根據例示性實施例之驅動像素電路之方法之流程圖。
請參閱第10圖及第11圖,第10圖及第11圖之方法可交替地執行第一顯示操作以顯示左側影像以及第二顯示操作以顯示右側影像。第一及第二顯示操作可根據同步發光方法執行。
根據第10圖之方法,第一顯示操作之第一發光操作及第二顯示操作之第二初步資料寫入操作可同步地執行(步驟S120)。於完成第一發光操作後,第二顯示操作之第二重置操作、第二起始電壓補償操作及二資料寫入操作可依序地執行(步驟S140)。接著,第二顯示操作之第二發光操作及第一顯示操作之第一初步資料寫入操作可同步地執行(步驟160)。於完成第二發光操作後,第一顯示操作之第一重置操作、第一起始電壓補償操作及第一資料寫入操作可依續地執行(步驟180)。
根據第11圖之方法,於第二顯示操作之第二重置操作之前,可執行第二截止偏壓施加操作(步驟130),且於第一顯示操作之第一重置操作之前,可執行第一截止偏壓施加操作(步驟170)。在這些操作中,根據例示性實施例之像素電路可具有5T-3C結構,其包含有機發光二極體OLED、第一至第五NMOS電晶體NT1至NT5、及第一至第三電容C1至C3。像素電路可為參考第1、6、7及9圖所描述之電路。
第12圖係為根據例示性實施例之有機發光顯示裝置之方塊圖。
請參閱第12圖,有機發光顯示裝置500可包含像素單元510、掃描驅動單元520、資料驅動單元530、時序控制單元540、控制訊號產生單元550及電源單元560。於某些例示性實施例中,掃描驅動單元520、資料驅動單元530、時序控制單元540、控制訊號產生單元550及電源單元560可設置於一個積體電路(IC)之中。
像素單元510可經由複數個掃描線SL1至SLn耦接至掃描驅動單元520,可經由複數個資料線DL1至DLm耦接至複數個資料驅動單元530,且可經由複數個控制線耦接至控制訊號產生單元550。像素單元510可自電源單元560接收第一電源電壓ELVDD及第二電源電壓ELVSS。於一例示性實施例中,像素單元510可自電源單元560更接收維持電源電壓VSUS。像素單元510可包含複數個像素電路。各像素電路可耦接至提供掃描訊號之掃瞄線,可耦接至提供資料訊號(例如左側影像資料或右側影像資料)之資料線,且可耦接至提供發光控制訊號ECS及補償控制訊號TCS之控制線。此外,各像素電路可接收第一電源電壓ELVDD及第二電源電壓ELVSS。於一例示性實施例中,各像素電路可更接收維持電源電壓VSUS。
像素電路可位於掃描線SL1至SLn與資料線DL1至DLm之交叉點。因此,像素單元510可包含n*m個像素電路(亦即,像素電路之個數為n*m)。時序控制單元540可藉由產生且提供複數個時序控制訊號CTL1、CTL2、CTL3及CTL4以控制掃描驅動單元520、資料驅動單元530、控制訊號產生單元550及電源單元560。
如上所述,像素電路可根據第一電源電壓ELVDD、第二電源電壓ELVSS、掃描訊號、資料訊號、發光控制訊號ECS、補償控制訊號TCS及/或維持電源電壓VSUS而操作。於一例示性實施例中,各像素電路可包含有機發光二極體、第一至第五PMOS電晶體PT1至PT5及第一至第三電容C1至C3。於另一實施例中,各像素電路可包含有機發光二極體、第一至第五NMOS電晶體NT1至NT5及第一至第三電容C1至C3。各像素電路可具有5T-3C結構(亦即具有五個電晶體及三個電容之結構)。
各像素電路當執行左側影像之發光操作時,可儲存右側影像資料,且當執行右側影像之發光操作時,可儲存左側影像資料。有機發光顯示裝置500可藉由交替地執行顯示第一影像(例如左側影像)之第一顯示操作以及顯示第二影像(例如右側影像)之第二顯示操作以實現立體影像。第一顯示操作可包含第一初步資料寫入操作、第一重置操作、第一起始電壓補償操作、第一資料寫入操作以及第一發光操作。第二顯示操作可包含第二初步資料寫入操作、第二重置操作、第二起始電壓補償操作、第二資料寫入操作以及第二發光操作。當交替地執行第一顯示操作及第二顯示操作時,第一顯示操作之第一發光操作及第二顯示操作之第二初步資料寫入操作係同步地執行,且第二顯示操作之第二發光操作及第一顯示操作之第一初步資料寫入操作係同步地執行。
初步資料寫入操作(亦即第一初步資料寫入操作或第二初步資料寫入操作)可藉由各掃描線SL1至SLn依序地執行於有機發光顯示裝置500之所有像素電路中。另一方面,重置操作(亦即第一重置操作或第二重置操作)、起始電壓補償操作(亦即第一起始電壓補償操作或第二起始電壓補償操作)、資料寫入操作(亦即第一資料寫入操作或第二資料寫入操作)或發光操作(亦即第一發光操作或第二發光操作)可同步地執行於有機發光顯示裝置500之所有像素電路中。如上所述,於有機發光顯示裝置500中,當第二影像(亦即右側影像或左側影像)藉由有機發光顯示裝置500之各像素電路以同步地顯示時,第一影像資料(亦即左側影像資料或右側影像資料)可依序地寫入有機發光顯示裝置500之各像素電路中。相似地,當第一影像(亦即左側影像或右側影像)藉由有機發光顯示裝置500之各像素電路以同步地顯示時,第二影像資料(亦即右側影像資料或左側影像資料)可依序地寫入有機發光顯示裝置500之各像素電路中。因此,使用同步發光方法之有機發光顯示裝置500可高速執行,可減少電源消耗,且可改善亮度。
第13圖係為包含第12圖之有機發光顯示裝置之使用快門眼鏡(shutter glasses)方法之立體影像顯示系統600之示意圖。
請參閱第13圖,立體影像顯示系統600可包含有機發光顯示裝置500及快門眼鏡620。
有機發光顯示裝置500可藉由交替地顯示左側影像(亦即左側影格)及右側影像(亦即右側影格)以實現立體影像。於某些例示性實施例中,有機發光顯示裝置500可產生同步訊號以交替地分別提供左側影像及右側影像至左眼及右眼。因此,左側影像及右側影像可隨著同步訊號而同步化。當有機發光顯示裝置500交替地顯示左側影像及右側影像時,快門眼鏡620可隨著左側影像及右側影像分別同步地開啟/關閉左快門鏡片及右快門鏡片。舉例而言,當有機發光顯示裝置500顯示左側影像時,快門眼鏡620可根據同步訊號開啟左快門鏡片,且當有機發光顯示裝置500顯示右側影像時,快門眼鏡620可根據同步訊號開啟右快門鏡片。於某些例示性實施例中,有機發光顯示裝置500可利用各種有線或無線之方法,提供具有同步訊號之快門眼鏡620。
有機發光顯示裝置500之各像素電路可具有上述之5T-3C結構,其包含有機發光二極體、第一至第五PMOS電晶體及第一至第三電容。於另一實施例中,有機發光顯示裝置500之各像素電路可具有上述之5T-3C結構,其包含有機發光二極體、第一至第五NMOS電晶體及第一至第三電容。當執行左側影像之發光操作時,有機發光顯示裝置500之各像素電路可儲存右側影像資料,且當執行右側影像之發光操作時,有機發光顯示裝置500之各像素電路可儲存左側影像資料。因此,有機發光顯示裝置500可高速執行,可減少電源消耗以及可改善亮度。
第14圖係為包含第12圖之有機發光顯示裝置之使用視差屏障方法之立體影像顯示系統700之示意圖。
請參閱第14圖,立體影像顯示系統700可包含有機發光顯示裝置500及視差屏障720。
有機發光顯示裝置500可藉由交替地顯示左側影像(亦即左側影格)及右側影像(亦即右側影格)以實現立體影像。於某些例示性實施例中,有機發光顯示裝置500可產生同步訊號以交替地分別提供左側影像及右側影像至左眼及右眼。因此,左側影像及右側影像可隨著同步訊號而同步化。當有機發光顯示裝置500交替地顯示左側影像及右側影像時,視差屏障720可使得左側影像及右側影像交替地通過。詳細地說,視差屏障720可藉由改變視差屏障720之開啟區域及阻擋區域之位置以交替地分別提供左側影像及右側影像至左眼及右眼。
如上所述,有機發光顯示裝置500之各像素電路可具有包含有機發光二極體、第一至第五PMOS電晶體及第一至第三電容之5T-3C結構,或是具有包含有機發光二極體、第一至第五NMOS電晶體及第一至第三電容之5T-3C結構。在此基礎上,當執行左側影像之發光操作時,有機發光顯示裝置500之各像素電路可儲存右側影像資料,且當執行右側影像之發光操作時,有機發光顯示裝置500之各像素電路可儲存左側影像資料。因此,有機發光顯示裝置500可高速執行,可減少電源消耗(亦即可改善亮度)。
第15圖係為具有第12圖之有機發光顯示裝置之電子裝置1000之方塊圖。
請參閱第15圖,電子裝置1000可包含處理器1010、記憶體裝置1020、儲存裝置1030、輸入/輸出(I/O)裝置1040、電源供應器1050及有機發光顯示裝置(OLED)1060。有機發光顯示裝置1060可對應第12圖之有機發光顯示裝置500。此外,電子裝置1000可更包含複數個埠以連結顯示卡、音效卡、記憶卡、通用串列匯流排(USB)、其他電子裝置等。
處理器1010可執行各種計算功能。處理器1010可為微處理器、中央處理器(CPU)等。處理器1010可經由位址匯流排、控制匯流排、資料匯流排等耦接至其他元件。更進一步地,處理器1010可耦接至擴充匯流排,例如周邊組件互連(PCI)匯流排。記憶體裝置1020可儲存資料以操作電子裝置1000。舉例而言,記憶體裝置1020可包含至少一非揮發性記憶體裝置,例如可清除程式化唯讀記憶體(EPROM)裝置、電子式可清除程式化唯讀記憶體(EEPROM)裝置、快閃記憶體裝置、相變隨機存取記憶體(PRAM)裝置、電阻性隨機存取記憶體(RRAM)裝置、奈米浮動閘極記憶體(NFGM)裝置、聚合隨機存取記憶體(PoRAM)裝置、磁性隨機存取記憶體(MRAM)裝置、鐵電式隨機存取記憶體(FRAM)裝置,及/或至少一揮發性記憶體裝置,例如動態隨機存取記憶體(DRAM)裝置、靜態隨機存取記憶體(SRAM)裝置、移動式動態隨機存取記憶體(mobile DRAM)裝置。儲存裝置1030可為固態驅動裝置、硬碟驅動裝置、CD-ROM驅動裝置等。
I/O裝置1040可為輸入裝置,例如鍵盤、鍵板、滑鼠、觸控螢幕,及/或輸出裝置,例如影印機或麥克風。於某些例示性實施例中,I/O裝置1040之輸出裝置可包含有機發光顯示裝置1060。電源供應器1050可提供電源以操作電子裝置1000。有機發光顯示裝置1060可藉由匯流排或其他通信線路以連結其他元件。
有機發光顯示裝置1060可如上述之藉由分別交替地提供左側影像(亦即左側影格)及右側影像(亦即右側影格)至左眼及右眼以實現立體影像。有機發光顯示裝置1060之各像素電路可具有5T-3C結構,其包含有機發光二極體、第一至第五PMOS電晶體及第一至第三電容。於另一實現方式中,有機發光顯示裝置1060之各像素電路可具有5T-3C結構,其包含有機發光二極體、第一至第五NMOS電晶體及第一至第三電容。當執行左側影像之發光操作時,有機發光顯示裝置1060之各像素電路可儲存右側影像資料,且當執行右側影像之發光操作時,有機發光顯示裝置1060之各像素電路可儲存左側影像資料。因此,有機發光顯示裝置1060可高速地操作,可減少電源消耗以及可改善亮度。有機發光顯示裝置1060可如上所述。有機發光顯示裝置1060可應用至適合之系統,其具有立體影像顯示裝置,例如使用快門眼鏡方法之立體影像顯示系統或使用視差屏障方法之立體影像顯示系統。
例示性實施例可應用至具有有機發光顯示裝置之電子裝置。舉例而言,例示性實施例可應用至電視、電腦顯示器、筆記型電腦、數位相機、手機、智慧型手機、個人數位助理(PDA)、可攜性多媒體播放器(PMP)、MP3撥放器、導航系統、視訊手機。
綜上所述,利用有機發光顯示裝置以實現立體影像之方法可包含交替地顯示左側影像及右側影像於有機發光顯示裝置上。左側影像及右側影像可分別提供至左眼及右眼。
一般使用依序發光方法之有機發光顯示裝置於實現立體影像時,可能具有低亮度及高電源消耗,因為一般有機發光顯示裝置於交替地顯示左側影像(亦即左側影格)及右側影像(亦即右側影格)時,插入黑色影像(亦即黑色影格)於左側影像及右側影像之間以分隔左側影像及右側影像。舉例而言,於實現60Hz之立體影像之情形中,可依序地顯示60Hz之左側影像、60Hz之黑色影像、60Hz之右側影像及60Hz之黑色影像,使得240Hz之快速操作(亦即60Hz + 60Hz + 60Hz + 60Hz)係使用於一般有機發光顯示裝置中。此外,於上述之插入黑色影像於左側影像與右側影像之間之方式中,發光時間可能減半,且亮度可能減半。更進一步地,可能需消耗高電源以獲得與不插入黑色影像之情形相同之亮度。
如上所述,例示性實施例與一般立體(3D)影像顯示技術相關。某些例示性實施例提供像素電路,當包含像素電路之有機發光顯示裝置根據同步發光發法實現立體影像,於左側影像顯示於左側影像之發光時段時,像素電路可儲存右側影像,且於右側影像顯示於右側影像之發光時段時,像素電路可儲存左側影像。根據例示性實施例之像素電路可高速地操作,且可減少電源消耗及/或根據相同之電源消耗而改善亮度。
某些例示性實施例提供驅動像素電路之方法,例如於左側影像顯示於左側影像之發光時段時將右側影像寫入像素電路,且於右側影像顯示於右側影像之發光時段時將左側影像寫入像素電路,此時包含像素電路之有機發光顯示裝置根據同步發光方法實現立體影像。
某些例示性實施例提供具有像素電路之有機發光顯示裝置。根據例示性實施例之有機發光顯示裝置可高速地操作,且當有機發光顯示裝置根據同步發光方法實現立體影像時可減少電源消耗。
在此所揭露之例示性實施例,儘管使用特定之術語,其係用以說明而非用以限制。某些情形中,該領域之通常技術者可清楚明白,本發明結合特定實施例所揭露之技術、特徵及/或元件可單獨或結合使用,除非特別指定。因此,該領域之通常技術者將理解的是,本發明之技術與特徵可以不同形式置換而不脫離本發明於以下提出之申請專利範圍之精神與範疇。
100、200、300、400...像素電路
500...有機發光顯示裝置
510...像素單元
520...掃描驅動單元
530...資料驅動單元
540...時序控制單元
550...控制訊號產生單元
560...電源單元
600、700...立體影像顯示系統
620...快門眼鏡
720...視差屏障
1000...電子裝置
1010...處理器
1020...記憶體裝置
1030...儲存裝置
1040...輸入輸出裝置
1050...電源供應器
1060...有機發光顯示裝置
CTL1~CTL4...時序控制訊號
OLED...有機發光二極體
PT1~PT5...第一~第五PMOS電晶體
C1~C4...第一~第四電容
ELVDD...第一電源電壓
ELVSS...第二電源電壓
N1~N3...第一~第三節點
DL、DL1~DLm...資料線
SL、SL1~SLn...掃描線
FA...第一區域
SA...第二區域
ECS...發光控制訊號
TCS...補償控制訊號
L_IMG...左側影像
R_IMG...右側影像
B_IMG...黑色影像
FPDP...第一初步資料寫入操作
FIP...第一重置操作
FVP...第一起始電壓補償操作
FWP...第一資料寫入操作
FEP...第一發光操作
SPDP...第二初步資料寫入操作
SIP...第二重置操作
SVP...第二起始電壓補償操作
SWP...第二資料寫入操作
SEP...第二發光操作
DATA...第一影像資料
SCAN(n)...掃描訊號
PA...第一初步資料寫入時段
PB...第一重置時段
PC...第一起始電壓補償時段
PD...第一資料寫入時段
PE...第一發光時段
PF...第一截止偏壓施加時段
VSUS...維持電源電壓
NT1~NT5...第一~第五NMOS電晶體
S120~S180...步驟流程
參考所附圖式以詳細地描述例示性實施例,將更清楚地了解本發明之技術特徵。
第1圖係為根據一例示性實施例像素電路之電路圖。
第2圖係為有機發光顯示裝置根據同步發光方法實現立體影像之一例示性實施例之示意圖。
第3圖係為具有第1圖之像素電路之有機發光顯示裝置實現立體影像之一例示性實施例之示意圖。
第4A圖至第4E圖係為第1圖之像素電路之一例示性操作之時序圖。
第5圖係為第1圖之像素電路之另一例示性操作之時序圖。
第6圖係為根據例示性實施例之像素電路之電路圖。
第7圖係為根據例示性實施例之像素電路之電路圖。
第8A圖至第8E圖係為第7圖之像素電路之一例示性操作之時序圖。
第9圖係為根據例示性實施例之像素電路之電路圖。
第10圖係為根據例示性實施例之驅動像素電路之方法之流程圖。
第11圖係為根據例示性實施例之驅動像素電路之方法之流程圖。
第12圖係為根據例示性實施例之有機發光顯示裝置之方塊圖。
第13圖係為包含第12圖之有機發光顯示裝置之使用快門眼鏡方法之立體影像顯示系統之示意圖。
第14圖係為包含第12圖之有機發光顯示裝置之使用視差屏障方法之立體影像顯示系統之示意圖。
第15圖係為具有第12圖之有機發光顯示裝置之電子裝置之方塊圖。
第1圖係為根據一例示性實施例像素電路之電路圖。
第2圖係為有機發光顯示裝置根據同步發光方法實現立體影像之一例示性實施例之示意圖。
第3圖係為具有第1圖之像素電路之有機發光顯示裝置實現立體影像之一例示性實施例之示意圖。
第4A圖至第4E圖係為第1圖之像素電路之一例示性操作之時序圖。
第5圖係為第1圖之像素電路之另一例示性操作之時序圖。
第6圖係為根據例示性實施例之像素電路之電路圖。
第7圖係為根據例示性實施例之像素電路之電路圖。
第8A圖至第8E圖係為第7圖之像素電路之一例示性操作之時序圖。
第9圖係為根據例示性實施例之像素電路之電路圖。
第10圖係為根據例示性實施例之驅動像素電路之方法之流程圖。
第11圖係為根據例示性實施例之驅動像素電路之方法之流程圖。
第12圖係為根據例示性實施例之有機發光顯示裝置之方塊圖。
第13圖係為包含第12圖之有機發光顯示裝置之使用快門眼鏡方法之立體影像顯示系統之示意圖。
第14圖係為包含第12圖之有機發光顯示裝置之使用視差屏障方法之立體影像顯示系統之示意圖。
第15圖係為具有第12圖之有機發光顯示裝置之電子裝置之方塊圖。
100...像素電路
OLED...有機發光二極體
PT1~PT5...第一~第五PMOS電晶體
C1~C4...第一~第四電容
ELVDD...第一電源電壓
ELVSS...第二電源電壓
N1~N3...第一~第三節點
DL...資料線
SL...掃描線
FA...第一區域
SA...第二區域
ECS...發光控制訊號
TCS...補償控制訊號
Claims (30)
- 一種像素電路,包含:
一有機發光二極體,該有機發光二極體之一陰極電極耦接至一第二電源電壓;
一第一P通道金屬氧化半導體(PMOS)電晶體,耦接於一第一電源電壓與該有機發光二極體之一陽極電極之間,該第一PMOS電晶體之一閘極端子耦接至一第一節點;
一第二PMOS電晶體,耦接於該第一節點與該有機發光二極體之該陽極電極之間,該第二PMOS電晶體之一閘極端子接收一補償控制訊號;
一第一電容,耦接於一第二節點與該第一節點之間;
一第二電容,耦接於該第一電源電壓與該第二節點之間;
一第三PMOS電晶體,耦接於一資料線與該第二節點之間,其中該第三PMOS電晶體之一閘極端子接收該補償控制訊號;
一第四PMOS電晶體,耦接於一第三節點與該第二節點之間,該第四PMOS電晶體之一閘極端子接收一發光控制訊號;
一第三電容,耦接於該第三節點與該第三PMOS電晶體之該閘極端子之間;以及
一第五PMOS電晶體,耦接於該資料線與該第三節點之間,該第五PMOS電晶體之一閘極端子係耦接至一掃描線。 - 如申請專利範圍第1項所述之電路,其中該電路係設置以交替地執行用以顯示一左側影像之一第一顯示操作,以及用以顯示一右側影像之一第二顯示操作,其中該第一顯示操作及該第二顯示操作係根據一同步發光方法執行。
- 如申請專利範圍第2項所述之電路,其中:
該第一顯示操作包含一第一初步資料寫入操作、一第一重置操作、一第一起始電壓補償操作、一第一資料寫入操作以及一第一發光操作;以及
該第二顯示操作包含一第二初步資料寫入操作、一第二重置操作、一第二起始電壓補償操作、一第二資料寫入操作以及一第二發光操作。 - 如申請專利範圍第3項所述之電路,其中該電路係設置以同步地執行該第一發光操作及該第二初步資料寫入操作,以及同步地執行該第二發光操作及該第一初步資料寫入操作。
- 如申請專利範圍第4項所述之電路,其中:
當執行該第一初步資料寫入操作時,該第四PMOS電晶體關閉,且當該第五PMOS電晶體回應透過該掃描線施加之一掃描訊號而開啟時,透過該資料線施加之一第一影像資料儲存於該第三電容中;以及
當執行該第二初步資料寫入操作時,該第四PMOS電晶體關閉,且當該第五PMOS電晶體回應透過該掃描線施加之該掃描訊號而開啟時,透過該資料線施加之一第二影像資料係儲存於該第三電容中。 - 如申請專利範圍第5項所述之電路,其中:
當執行該第一重置操作時,該第二PMOS電晶體至第四PMOS電晶體關閉,該第二電源電壓具有高電壓位準,且該第一電源電壓具有低電壓位準;以及
當執行該第二重置操作時,該第二PMOS電晶體至第四PMOS電晶體關閉,該第二電源電壓具有高電壓位準,且該第一電源電壓具有低電壓位準。 - 如申請專利範圍第6項所述之電路,其中:
當執行該第一起始電壓補償操作時,該第四PMOS電晶體關閉,該第二PMOS電晶體及該第三PMOS電晶體開啟,該第二電源電壓具有高電壓位準,且該第一電源電壓具有高電壓位準;以及
當執行該第二起始電壓補償操作時,該第四PMOS電晶體關閉,該第二PMOS電晶體及該第三PMOS電晶體開啟,該第二電源電壓具有高電壓位準,且該第一電源電壓具有高電壓位準。 - 如申請專利範圍第7項所述之電路,其中:
當執行該第一資料寫入操作時,該第四PMOS電晶體開啟,該第二PMOS電晶體及該第三PMOS電晶體關閉,該第二電源電壓具有高電壓位準,且該第一電源電壓具有高電壓位準;以及
當執行該第二資料寫入操作時,該第四PMOS電晶體開啟,該第二PMOS電晶體及該第三PMOS電晶體關閉,該第二電源電壓具有高電壓位準,且該第一電源電壓具有高電壓位準。 - 如申請專利範圍第8項所述之電路,其中:
當執行該第一發光操作時,該第二PMOS電晶體至該第四PMOS電晶體關閉,該第二電源電壓具有低電壓位準,且該第一電源電壓具有高電壓位準;以及
當執行該第二發光操作時,該第二PMOS電晶體至該第四PMOS電晶體關閉,該第二電源電壓具有低電壓位準,且該第一電源電壓具有高電壓位準。 - 如申請專利範圍第3項所述之電路,其中該第一顯示操作更包含一第一截止偏壓施加操作,且該第二顯示操作更包含一第二截止偏壓施加操作。
- 如申請專利範圍第10項所述之電路,其中:
當執行該第一截止偏壓施加操作時,該第四PMOS電晶體關閉,該第二PMOS電晶體及該第三PMOS電晶體開啟,該第二電源電壓具有高電壓位準,且該第一電源電壓具有低電壓位準;以及
當執行該第二截止偏壓施加操作時,該第四PMOS電晶體關閉,該第二PMOS電晶體及該第三PMOS電晶體開啟,該第二電源電壓具有高電壓位準,且該第一電源電壓具有低電壓位準。 - 如申請專利範圍第1項所述之電路,其更包含:
一第四電容,耦接於該有機發光二極體之該陽極電極與該陰極電極之間。 - 一種像素電路,其包含:
一有機發光二極體,該有機發光二極體之一陰極電極耦接至一第二電源電壓;
一第一PMOS電晶體,耦接於一第一電源電壓與該有機發光二極體之一陽極電極之間,該第一PMOS電晶體之一閘極端子耦接至一第一節點;
一第二PMOS電晶體,耦接於該第一節點與該有機發光二極體之該陽極電極之間,該第二PMOS電晶體之一閘極端子接收一補償控制訊號;
一第一電容,耦接於一第二節點與該第一節點之間;
一第二電容,耦接於該第一電源電壓與該第二節點之間;
一第三PMOS電晶體,耦接於一資料線與該第二節點之間,該第三PMOS電晶體之一閘極端子接收該補償控制訊號;
一第四PMOS電晶體,耦接於一第三節點與該第二節點之間,該第四PMOS電晶體之一閘極端子接收一發光控制訊號;
一第三電容,耦接於該第三節點與一維持電源電壓之間;以及
一第五PMOS電晶體,耦接於該資料線與該第三節點之間,該第五PMOS電晶體之一閘極端子耦接至一掃描線。 - 如申請專利範圍第13項所述之電路,其中該電路係設置以交替地執行用以顯示一左側影像之一第一顯示操作,以及用以顯示一右側影像之一第二顯示操作,其中該第一顯示操作及該第二顯示操作係根據一同步發光方法執行。
- 如申請專利範圍第14項所述之電路,其中:
該第一顯示操作包含一第一初步資料寫入操作、一第一重置操作、一第一起始電壓補償操作、一第一資料寫入操作以及一第一發光操作;以及
該第二顯示操作包含一第二初步資料寫入操作、一第二重置操作、一第二起始電壓補償操作、一第二資料寫入操作以及一第二發光操作。 - 如申請專利範圍第15項所述之電路,其中該電路係設置以同步地執行該第一發光操作及該第二初步資料寫入操作,以及同步地執行該第二發光操作及該第一初步資料寫入操作。
- 如申請專利範圍第15項所述之電路,其中該第一顯示操作更包含一第一截止偏壓施加操作,且該第二顯示操作更包含一第二截止偏壓施加操作。
- 如申請專利範圍第13項所述之電路,更包含:
一第四電容,耦接於該有機發光二極體之該陽極電極與該陰極電極之間。 - 一種像素電路,包含:
一有機發光二極體,該有機發光二極體之一陽極電極耦接至一第一電源電壓;
一第一N通道金屬氧化半導體(NMOS)電晶體,耦接於一第二電源電壓與該有機發光二極體之一陰極電極之間,該第一NMOS電晶體之一閘極端子耦接至一第一節點;
一第二NMOS電晶體,耦接於該第一節點與該有機發光二極體之該陰極電極之間,該第二NMOS電晶體之一閘極端子接收一補償控制訊號;
一第一電容,耦接於一第二節點與該第一節點之間;
一第二電容,耦接於該第二電源電壓與該第二節點之間;
一第三NMOS電晶體,耦接於一資料線與該第二節點之間,該第三NMOS電晶體之一閘極端子接收該補償控制訊號;
一第四NMOS電晶體,耦接於一第三節點與該第二節點之間,該第四NMOS電晶體之一閘極端子接收一發光控制訊號;
一第三電容,耦接於該第三節點與該第三NMOS電晶體之該閘極端子之間;以及
一第五NMOS電晶體,耦接於該資料線與該第三節點之間,該第五NMOS電晶體之一閘極端子係耦接至一掃描線。
- 一種像素電路,包含:
一有機發光二極體,該有機發光二極體之一陽極電極耦接至一第一電源電壓;
一第一NMOS電晶體,耦接於一第二電源電壓與該有機發光二極體之一陰極電極之間,該第一NMOS電晶體之一閘極端子耦接至一第一節點;
一第二NMOS電晶體,耦接於該第一節點與該有機發光二極體之該陰極電極之間,該第二NMOS電晶體之一閘極端子接收一補償控制訊號;
一第一電容,耦接於一第二節點與該第一節點之間;
一第二電容,耦接於該第二電源電壓與該第二節點之間;
一第三NMOS電晶體,係耦接於一資料線與該第二節點之間,該第三NMOS電晶體之一閘極端子接收該補償控制訊號;
一第四NMOS電晶體,耦接於一第三節點與該第二節點之間,該第四NMOS電晶體之一閘極端子接收一發光控制訊號;
一第三電容,係耦接於該第三節點與一維持電源電壓之間;以及
一第五NMOS電晶體,耦接於該資料線與該第三節點之間,該第五NMOS電晶體之一閘極端子耦接至一掃描線。 - 一種有機發光顯示裝置,包含:
一像素單元,具有複數個像素電路,該複數個像素電路之各該像素電路係如申請專利範圍第1項所述之該像素電路;
一掃描驅動單元,設置以提供一掃描訊號至該像素電路;
一資料驅動單元,設置以提供一資料訊號至該像素電路;
一控制訊號產生單元,設置以提供一發光控制訊號及一補償控制訊號至該像素電路;
一電源單元,設置以提供一第一電源電壓及一第二電源電壓至該像素電路;以及
一時序控制單元,設置以控制該掃描驅動單元、該資料驅動單元、該控制訊號產生單元以及該電源單元。 - 如申請專利範圍第21項所述之裝置,其中該複數個像素電路之各該像素電路係設置以交替地執行用以顯示一左側影像之一第一顯示操作,以及用以顯示一右側影像之一第二顯示操作,其中該第一顯示操作及該第二顯示操作係根據一同步發光方法執行。
- 如申請專利範圍第22項所述之裝置,其中:
該第一顯示操作包含一第一初步資料寫入操作、一第一重置操作、一第一起始電壓補償操作、一第一資料寫入操作以及一第一發光操作;
該第二顯示操作包含一第二初步資料寫入操作、一第二重置操作、一第二起始電壓補償操作、一第二資料寫入操作以及一第二發光操作;以及
該複數個像素電路之各該像素電路係設置以同步地執行該第一發光操作及該第二初步資料寫入操作,以及同步地執行該第二發光操作及該第一初步資料寫入操作。 - 如申請專利範圍第23項所述之裝置,其中該第一顯示操作更包含一第一截止偏壓施加操作,且該第二顯示操作更包含一第二截止偏壓施加操作。
- 一種有機發光顯示裝置,其包含:
一像素單元,具有複數個像素電路,該複數個像素電路之各該像素電路係如申請專利範圍第13項所述之該像素電路;
一掃描驅動單元,設置以提供一掃描訊號至該像素電路;
一資料驅動單元,設置以提供一資料訊號至該像素電路;
一控制訊號產生單元,設置以提供一發光控制訊號及一補償控制訊號至該像素電路;
一電源單元,設置以提供一第一電源電壓、一第二電源電壓及一維持電源電壓至該像素電路;以及
一時序控制單元,係設置以控制該掃描驅動單元、該資料驅動單元、該控制訊號產生單元以及該電源單元。
- 如申請專利範圍第25項所述之裝置,其中該複數個像素電路之各該像素電路係設置以交替地執行用以顯示一左側影像之一第一顯示操作,以及用以顯示一右側影像之一第二顯示操作,其中該第一顯示操作及該第二顯示操作係根據一同步發光方法執行。
- 如申請專利範圍第26項所述之裝置,其中:
該第一顯示操作包含一第一初步資料寫入操作、一第一重置操作、一第一起始電壓補償操作、一第一資料寫入操作以及一第一發光操作;
該第二顯示操作包含一第二初步資料寫入操作、一第二重置操作、一第二起始電壓補償操作、一第二資料寫入操作以及一第二發光操作;以及
該複數個像素電路之各該像素電路係設置以同步地執行該第一發光操作及該第二初步資料寫入操作,以及同步地執行該第二發光操作及該第一初步資料寫入操作。 - 如申請專利範圍第27項所述之裝置,其中該第一顯示操作更包含一第一截止偏壓施加操作,且該第二顯示操作更包含一第二截止偏壓施加操作。
- 一種驅動像素電路之方法,包含:
同步地執行用以顯示一左側影像之一第一顯示操作之一第一發光操作以及用以顯示一右側影像之一第二顯示操作之一第二初步資料寫入操作;
於完成該第一發光操作後,依序執行該第二顯示操作之一第二重置操作、一第二起始電壓補償操作及一第二資料寫入操作;
同步地執行該第二顯示操作之一第二發光操作及該第一顯示操作之一第一初步資料寫入操作;以及
於完成該第二發光操作後,依序執行該第一顯示操作之一第一重置操作、一第一起始電壓補償操作及一第一資料寫入操作。
- 如申請專利範圍第29項所述之方法,更包含:
於執行該第一顯示操作之該第一重置操作之前,執行該第一顯示操作之一第一截止偏壓施加操作;以及
於執行該第二顯示操作之該第二重置操作之前,執行該第二顯示操作之一第二截止偏壓施加操作。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120029639A KR101893167B1 (ko) | 2012-03-23 | 2012-03-23 | 화소 회로, 이의 구동 방법 및 유기 발광 표시 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201340072A true TW201340072A (zh) | 2013-10-01 |
TWI585735B TWI585735B (zh) | 2017-06-01 |
Family
ID=47080343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101134437A TWI585735B (zh) | 2012-03-23 | 2012-09-20 | 像素電路、驅動像素電路之方法及有機發光顯示裝置 |
Country Status (6)
Country | Link |
---|---|
US (3) | US8947331B2 (zh) |
EP (1) | EP2642476B1 (zh) |
JP (1) | JP2013200541A (zh) |
KR (1) | KR101893167B1 (zh) |
CN (2) | CN203118410U (zh) |
TW (1) | TWI585735B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11335708B2 (en) | 2017-11-23 | 2022-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a plurality of thin film transistors per pixel |
TWI779745B (zh) * | 2020-08-19 | 2022-10-01 | 美商Oled沃克斯有限責任公司 | 用於降低串擾之像素電路 |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101893167B1 (ko) * | 2012-03-23 | 2018-10-05 | 삼성디스플레이 주식회사 | 화소 회로, 이의 구동 방법 및 유기 발광 표시 장치 |
KR20140022671A (ko) * | 2012-08-14 | 2014-02-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR101987424B1 (ko) * | 2012-11-29 | 2019-06-11 | 삼성디스플레이 주식회사 | 화소 및 이를 포함하는 표시 장치, 및 그 구동 방법 |
KR20140081262A (ko) * | 2012-12-21 | 2014-07-01 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
KR101985501B1 (ko) * | 2013-01-08 | 2019-06-04 | 삼성디스플레이 주식회사 | 화소 및 이를 포함하는 표시 장치, 및 그 구동 방법 |
KR20140133189A (ko) * | 2013-05-10 | 2014-11-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치 |
KR20150006145A (ko) * | 2013-07-08 | 2015-01-16 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
CN103489390A (zh) * | 2013-09-25 | 2014-01-01 | 深圳市华星光电技术有限公司 | 一种3d显示装置及其3d显示方法 |
US10607542B2 (en) | 2013-12-31 | 2020-03-31 | Kunshan New Flat Panel Display Technology Center Co., Ltd. | Pixel circuit, pixel, and AMOLED display device comprising pixel and driving method thereof |
CN104751777B (zh) | 2013-12-31 | 2017-10-17 | 昆山工研院新型平板显示技术中心有限公司 | 像素电路、像素及包括该像素的amoled显示装置及其驱动方法 |
WO2015118601A1 (ja) * | 2014-02-05 | 2015-08-13 | 株式会社Joled | 表示装置 |
CN103985350B (zh) | 2014-04-29 | 2016-09-07 | 上海天马有机发光显示技术有限公司 | 一种像素电路、显示面板、显示装置和驱动方法 |
CN103971638B (zh) * | 2014-05-04 | 2016-03-16 | 京东方科技集团股份有限公司 | 像素驱动电路、驱动方法、阵列基板及显示装置 |
CN105096817B (zh) * | 2014-05-27 | 2017-07-28 | 北京大学深圳研究生院 | 像素电路及其驱动方法和一种显示装置 |
CN104103238B (zh) * | 2014-06-17 | 2016-04-06 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
KR102150039B1 (ko) | 2014-07-14 | 2020-09-01 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
KR20160054140A (ko) * | 2014-11-05 | 2016-05-16 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그 구동 방법 |
KR102334265B1 (ko) * | 2014-12-02 | 2021-12-01 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
KR102380303B1 (ko) * | 2014-12-18 | 2022-03-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
KR102349494B1 (ko) * | 2015-08-13 | 2022-01-12 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
CN105427800B (zh) | 2016-01-06 | 2018-06-12 | 京东方科技集团股份有限公司 | 像素电路、驱动方法、有机电致发光显示面板及显示装置 |
US10424241B2 (en) * | 2016-11-22 | 2019-09-24 | Google Llc | Display panel with concurrent global illumination and next frame buffering |
US10068521B2 (en) | 2016-12-19 | 2018-09-04 | Google Llc | Partial memory method and system for bandwidth and frame rate improvement in global illumination |
JP6853662B2 (ja) | 2016-12-22 | 2021-03-31 | 株式会社Joled | 表示パネルおよび表示装置 |
CN108630141B (zh) * | 2017-03-17 | 2019-11-22 | 京东方科技集团股份有限公司 | 像素电路、显示面板及其驱动方法 |
CN107025883B (zh) * | 2017-04-28 | 2019-05-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、像素驱动电路及其驱动方法 |
CN107424564B (zh) * | 2017-08-07 | 2020-09-04 | 北京大学深圳研究生院 | 像素装置、用于像素装置的驱动方法和显示设备 |
CN111108545B (zh) * | 2017-10-10 | 2021-05-14 | 华为技术有限公司 | 一种用于显示设备的像素电路 |
CN107507566B (zh) * | 2017-10-13 | 2019-09-10 | 京东方科技集团股份有限公司 | 像素驱动电路、显示装置和驱动方法 |
CN111316347B (zh) * | 2017-11-09 | 2022-08-23 | 株式会社半导体能源研究所 | 显示装置及其工作方法以及电子设备 |
KR102388662B1 (ko) * | 2017-11-24 | 2022-04-20 | 엘지디스플레이 주식회사 | 전계 발광 표시장치와 그 구동 방법 |
CN107909966B (zh) * | 2017-12-08 | 2020-01-21 | 京东方科技集团股份有限公司 | 一种像素驱动电路、其驱动方法及显示装置 |
CN108364607B (zh) * | 2018-05-25 | 2020-01-17 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
KR20210018225A (ko) | 2018-06-06 | 2021-02-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 표시 모듈, 및 전자 기기 |
US10770482B2 (en) | 2018-06-06 | 2020-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
CN108777130A (zh) | 2018-06-21 | 2018-11-09 | 京东方科技集团股份有限公司 | 像素电路及显示装置 |
CN108877674A (zh) * | 2018-07-27 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
KR102540573B1 (ko) * | 2018-09-21 | 2023-06-08 | 엘지디스플레이 주식회사 | 표시패널과 이를 이용한 표시장치 |
WO2020089729A1 (ja) | 2018-11-02 | 2020-05-07 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
CN111243504B (zh) * | 2018-11-29 | 2021-04-23 | 成都辰显光电有限公司 | 一种像素驱动电路及显示装置 |
CN109979395B (zh) * | 2019-04-22 | 2021-09-24 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路及显示面板 |
CN110728963B (zh) * | 2019-10-31 | 2021-11-16 | 京东方科技集团股份有限公司 | 像素驱动电路及驱动方法、显示装置及显示控制方法 |
TWI715303B (zh) * | 2019-11-21 | 2021-01-01 | 友達光電股份有限公司 | 發光二極體驅動電路及包含其之發光二極體顯示面板 |
CN111063304B (zh) * | 2020-01-02 | 2023-02-03 | 京东方科技集团股份有限公司 | 一种像素驱动电路及其驱动方法、阵列基板、显示装置 |
CN113963668B (zh) * | 2020-07-21 | 2023-04-07 | 京东方科技集团股份有限公司 | 一种显示装置及其驱动方法 |
CN113241036B (zh) * | 2021-05-06 | 2022-11-08 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路、像素驱动方法及显示装置 |
US20230124629A1 (en) * | 2021-10-20 | 2023-04-20 | Innolux Corporation | Electronic device |
US11798494B2 (en) * | 2022-02-16 | 2023-10-24 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | OLED display device and brightness driving method thereof |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8339339B2 (en) * | 2000-12-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of driving the same, and electronic device |
JP2003216109A (ja) * | 2002-01-28 | 2003-07-30 | Sanyo Electric Co Ltd | 表示装置およびその表示の制御方法 |
JP2003222902A (ja) * | 2002-01-30 | 2003-08-08 | Hitachi Ltd | 表示装置およびモジュール |
JP4409821B2 (ja) * | 2002-11-21 | 2010-02-03 | 奇美電子股▲ふん▼有限公司 | El表示装置 |
JP2004341349A (ja) * | 2003-05-16 | 2004-12-02 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリックス型表示装置 |
JP5207581B2 (ja) * | 2004-07-16 | 2013-06-12 | 三洋電機株式会社 | 半導体装置または表示装置の駆動方法 |
KR100592646B1 (ko) * | 2004-11-08 | 2006-06-26 | 삼성에스디아이 주식회사 | 발광 표시장치 및 그의 구동방법 |
KR100698697B1 (ko) * | 2004-12-09 | 2007-03-23 | 삼성에스디아이 주식회사 | 발광표시장치 및 그의 제조방법 |
US20080284679A1 (en) * | 2005-05-11 | 2008-11-20 | Pioneer Corporation | Active matrix type display device |
KR100754131B1 (ko) * | 2005-08-01 | 2007-08-30 | 삼성에스디아이 주식회사 | 데이터 구동회로와 이를 이용한 유기 발광 표시장치 및그의 구동방법 |
KR100703500B1 (ko) * | 2005-08-01 | 2007-04-03 | 삼성에스디아이 주식회사 | 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법 |
KR100703492B1 (ko) * | 2005-08-01 | 2007-04-03 | 삼성에스디아이 주식회사 | 데이터 구동회로와 이를 이용한 유기 발광 표시장치 |
KR100698699B1 (ko) * | 2005-08-01 | 2007-03-23 | 삼성에스디아이 주식회사 | 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법 |
KR100698700B1 (ko) * | 2005-08-01 | 2007-03-23 | 삼성에스디아이 주식회사 | 발광 표시장치 |
KR100703463B1 (ko) * | 2005-08-01 | 2007-04-03 | 삼성에스디아이 주식회사 | 데이터 구동회로와 이를 이용한 유기 발광 표시장치 및그의 구동방법 |
JP5154755B2 (ja) * | 2006-01-31 | 2013-02-27 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置およびその駆動方法 |
KR100813839B1 (ko) * | 2006-08-01 | 2008-03-17 | 삼성에스디아이 주식회사 | 유기발광 표시장치 |
JP5082324B2 (ja) * | 2006-08-02 | 2012-11-28 | セイコーエプソン株式会社 | アクティブマトリクス型発光装置および電子機器 |
JP2008170788A (ja) * | 2007-01-12 | 2008-07-24 | Hitachi Displays Ltd | 画像表示装置 |
KR101407302B1 (ko) * | 2007-12-27 | 2014-06-13 | 엘지디스플레이 주식회사 | 발광 표시 장치 및 그 구동 방법 |
KR100962961B1 (ko) * | 2008-06-17 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
KR101040813B1 (ko) * | 2009-02-11 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
JP2010256420A (ja) * | 2009-04-21 | 2010-11-11 | Sony Corp | 液晶表示装置および液晶表示装置の駆動方法 |
KR20110013693A (ko) | 2009-08-03 | 2011-02-10 | 삼성모바일디스플레이주식회사 | 유기 전계발광 표시장치 및 그의 구동방법 |
JP5502899B2 (ja) * | 2009-12-24 | 2014-05-28 | パナソニック株式会社 | 画像表示装置および画像表示方法 |
US20120320016A1 (en) | 2010-02-24 | 2012-12-20 | Mitsuaki Hirata | Three-dimensional image display device, three-dimensional image display system, and method for driving three-dimensional image display device |
KR101056233B1 (ko) * | 2010-03-16 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 화소 및 이를 구비한 유기전계발광 표시장치 |
KR101199106B1 (ko) * | 2010-03-17 | 2012-11-09 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
KR101645404B1 (ko) * | 2010-07-06 | 2016-08-04 | 삼성디스플레이 주식회사 | 유기 전계발광 표시장치 |
KR101681210B1 (ko) * | 2010-07-27 | 2016-12-13 | 삼성디스플레이 주식회사 | 유기 전계발광 표시장치 |
KR101770633B1 (ko) * | 2010-08-11 | 2017-08-24 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
KR101783898B1 (ko) * | 2010-11-05 | 2017-10-11 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
KR101893167B1 (ko) * | 2012-03-23 | 2018-10-05 | 삼성디스플레이 주식회사 | 화소 회로, 이의 구동 방법 및 유기 발광 표시 장치 |
KR20140081262A (ko) * | 2012-12-21 | 2014-07-01 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
KR101985501B1 (ko) * | 2013-01-08 | 2019-06-04 | 삼성디스플레이 주식회사 | 화소 및 이를 포함하는 표시 장치, 및 그 구동 방법 |
US9576535B2 (en) * | 2013-01-17 | 2017-02-21 | Samsung Display Co., Ltd. | Pixel and organic light emitting display using the same |
-
2012
- 2012-03-23 KR KR1020120029639A patent/KR101893167B1/ko active IP Right Grant
- 2012-06-04 JP JP2012126999A patent/JP2013200541A/ja not_active Ceased
- 2012-08-23 US US13/593,043 patent/US8947331B2/en active Active
- 2012-09-20 TW TW101134437A patent/TWI585735B/zh active
- 2012-10-19 EP EP12189157.6A patent/EP2642476B1/en active Active
- 2012-11-14 CN CN2012206010215U patent/CN203118410U/zh not_active Withdrawn - After Issue
- 2012-11-14 CN CN201210458020.4A patent/CN103325810B/zh active Active
-
2015
- 2015-01-22 US US14/602,618 patent/US9336701B2/en active Active
-
2016
- 2016-05-04 US US15/146,292 patent/US9478170B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11335708B2 (en) | 2017-11-23 | 2022-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a plurality of thin film transistors per pixel |
US11876098B2 (en) | 2017-11-23 | 2024-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a plurality of transistors |
TWI779745B (zh) * | 2020-08-19 | 2022-10-01 | 美商Oled沃克斯有限責任公司 | 用於降低串擾之像素電路 |
Also Published As
Publication number | Publication date |
---|---|
KR101893167B1 (ko) | 2018-10-05 |
TWI585735B (zh) | 2017-06-01 |
US9336701B2 (en) | 2016-05-10 |
EP2642476B1 (en) | 2015-01-14 |
KR20130107677A (ko) | 2013-10-02 |
CN103325810B (zh) | 2017-07-21 |
US8947331B2 (en) | 2015-02-03 |
US9478170B2 (en) | 2016-10-25 |
US20160247453A1 (en) | 2016-08-25 |
CN203118410U (zh) | 2013-08-07 |
US20130249883A1 (en) | 2013-09-26 |
JP2013200541A (ja) | 2013-10-03 |
CN103325810A (zh) | 2013-09-25 |
EP2642476A1 (en) | 2013-09-25 |
US20150138181A1 (en) | 2015-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI585735B (zh) | 像素電路、驅動像素電路之方法及有機發光顯示裝置 | |
US10692428B2 (en) | Organic light-emitting display device and method of driving the same | |
US10847088B2 (en) | Display device and driving method thereof | |
TWI416460B (zh) | 有機發光顯示器及其驅動方法 | |
KR102061256B1 (ko) | 스테이지 회로 및 이를 이용한 유기전계발광 표시장치 | |
KR102026473B1 (ko) | 표시 장치 및 그 구동 방법 | |
US9299319B2 (en) | Display device for displaying an image with accurate luminance and method for driving the same | |
US8432388B2 (en) | Organic light emitting display device | |
CN108399886A (zh) | 像素以及具有该像素的显示设备 | |
CN104409050B (zh) | Oled像素电路及其驱动方法、显示面板及显示装置 | |
CN108269536B (zh) | 有机发光显示面板和包括该显示面板的有机发光显示装置 | |
US9941018B2 (en) | Gate driving circuit and display device using the same | |
KR101842722B1 (ko) | 표시 장치 | |
KR102069321B1 (ko) | 스테이지 및 이를 이용한 유기전계발광 표시장치 | |
US9729866B2 (en) | Method of displaying a stereoscopic image and display device | |
KR20170049780A (ko) | 화소 회로 및 이를 포함하는 유기 발광 표시 장치 | |
JP2015022304A (ja) | 有機発光表示装置 | |
KR101548495B1 (ko) | 3차원 유기 발광 표시 장치의 구동 방법 | |
KR102432670B1 (ko) | 화소 및 이를 포함하는 유기 발광 표시 장치 | |
Zeng et al. | P‐27: A Novel Pixel Circuit with Threshold Voltage Variation Compensation in Three‐Dimensional AMOLED on Silicon Microdisplay |