CN103985350B - 一种像素电路、显示面板、显示装置和驱动方法 - Google Patents

Abstract

本发明实施例提供了一种有机发光二极管像素电路、显示面板、显示装置和驱动方法，用以解决现有的立体图像显示方式中，在显示相邻两帧图像信号时，需要间隔黑画面，从而增加显示面板的耗电量的问题。该像素电路包括：信号预存模块，用于在第一驱动信号的电压大于第二驱动信号的电压、且所述像素所连接的栅极线被选通时，存储当前帧图像信号中需要由所述像素显示的信号；驱动模块，用于在第一驱动信号的电压大于第二驱动信号的电压时，采用前一驱动信号通过所述驱动模块的第一端驱动所述驱动晶体管；并在第一驱动信号的电压不大于第二驱动信号的电压时，根据所述信号预存模块中存储的当前帧图像信号中需要由所述像素显示的信号，生成当前驱动信号。

Description

一种像素电路、显示面板、显示装置和驱动方法

技术领域

本发明涉及立体图像显示技术领域，尤其涉及一种有机发光二极管像素电路、显示面板、显示装置和驱动方法。

背景技术

目前为了显示立体图像，人们提出了多种显示方式。目前，常用的快闪式3D的驱动方式时采用普通的逐行扫描的方式驱动，将立体图像的一个画面的图像信号分离为左眼用的图像数据和右眼用的图像数据，在显示左眼用的图像数据对应的图像信号时，视听者用左眼识别该左眼用的图像数据对应的图像信号，在显示右眼用的图像数据对应的图像信号时，视听者用右眼识别该右眼用的图像数据对应的图像信号，由此，视听者可以识别立体图像。

但是，快闪式3D的驱动方式在显示左眼用的图像数据对应的图像信号和显示右眼用的图像数据对应的图像信号时，中间需要间隔黑画面，这样，如果要以60Hz的频率显示立体图像，那么显示装置实际显示的频率要达到240Hz，显示装置在显示立体图像的过程中，一半的时间都在显示黑画面，这会导致显示装置的耗电过高。

发明内容

本发明实施例提供了一种有机发光二极管像素电路、显示面板、显示装置和驱动方法，用以解决现有的立体图像显示方式中，在显示相邻两帧图像信号时，需要间隔黑画面，从而增加显示面板的耗电量的问题。

基于上述问题，本发明实施例提供的一种有机发光二极管像素电路，包括信号预存模块、驱动模块、有机发光二极管和驱动晶体管；

所述信号预存模块的第一端接收当前帧图像信号中需要由包含所述像素电路的像素显示的信号，所述信号预存模块的第二端接收栅极线扫描信号，所述栅极线扫描信号用于控制是否选通所述像素所连接的栅极线，所述信号预存模块的第三端连接所述驱动模块的第二端，所述信号预存模块的第四端连接所述驱动晶体管的源极；所述驱动模块的第一端连接所述驱动晶体管的栅极，所述驱动模块的第三端连接所述驱动晶体管的源极；所述驱动晶体管的源极接收第一驱动信号，所述驱动晶体管的漏极连接所述有机发光二极管的阳极，所述有机发光二极管的阴极接收第二驱动信号；

所述信号预存模块，用于在第一驱动信号的电压大于第二驱动信号的电压、且所述像素所连接的栅极线被选通时，存储通过所述信号预存模块的第一端接收到的当前帧图像信号中需要由所述像素显示的信号；

所述驱动模块，用于在第一驱动信号的电压大于第二驱动信号的电压时，采用前一驱动信号通过所述驱动模块的第一端驱动所述驱动晶体管，使得所述有机发光二极管发光，所述前一驱动信号是所述驱动模块根据当前帧图像信号的前一帧图像信号中，需要由所述像素显示的信号生成的；并在第一驱动信号的电压不大于第二驱动信号的电压时，根据所述信号预存模块中存储的当前帧图像信号中需要由所述像素显示的信号，生成当前驱动信号。

本发明实施例提供的一种显示面板包括本发明实施例提供的有机发光二极管像素电路。

本发明实施例提供的一种显示装置，包括本发明实施例提供的显示面板。

本发明实施例提供的一种有机发光二极管像素电路的驱动方法，应用于本发明实施例提供的有机发光二极管像素电路，包括：

在第一驱动信号的电压大于第二驱动信号的电压、且像素所连接的栅极线被选通时，由所述信号预存模块存储通过所述信号预存模块的第一端接收到的当前帧图像信号中需要由所述像素显示的信号；

在第一驱动信号的电压大于第二驱动信号的电压时，由所述驱动模块采用前一驱动信号通过所述驱动模块的第一端驱动所述驱动晶体管，使得所述有机发光二极管发光，所述前一驱动信号是所述驱动模块根据当前帧图像信号的前一帧图像信号中，需要由所述像素显示的信号生成的；

在第一驱动信号的电压不大于第二驱动信号的电压时，由所述驱动模块根据所述信号预存模块中存储的当前帧图像信号中需要由所述像素显示的信号，生成当前驱动信号。

本发明实施例的有益效果包括：

本发明实施例提供的一种有机发光二极管(OLED，Organic Light-EmittingDiode)像素电路、显示面板、显示装置和驱动方法，由于驱动模块在根据前一帧图像信号驱动OLED发光时，信号预存模块能够存储当前帧图像信号，因此，在前一帧图像信号显示结束后，可以用当前帧图像信号整屏同时替换前一帧图像信号并显示，因此，在显示相邻两帧图像信号时，并不需要间隔黑画面，从而降低了实际显示的频率，避免了由于显示面板高速切换所导致的显示面板的耗电量的增加，也消除了黑画面显示过程中显示面板所消耗的电能，进而降低了显示面板的耗电量。

附图说明

图1为本发明实施例提供的有机发光二极管像素电路的结构示意图之一；

图2为本发明实施例提供的有机发光二极管像素电路的结构示意图之二；

图3为本发明实施例提供的有机发光二极管像素电路的结构示意图之三；

图4为本发明实施例提供的有机发光二极管像素电路的电路图之一；

图5a为本发明实施例提供的有机发光二极管像素电路的结构示意图之四；

图5b为本发明实施例提供的有机发光二极管像素电路的结构示意图之五；

图6a为本发明实施例提供的有机发光二极管像素电路的电路图之二；

图6b为本发明实施例提供的有机发光二极管像素电路的电路图之三；

图7为图4所示的像素电路的工作时序图；

图8a为图6a所示的像素电路的工作时序图；

图8b为图6b所示的像素电路的工作时序图。

具体实施方式

本发明实施例提供的一种有机发光二极管像素电路、显示面板、显示装置和驱动方法，在显示前一帧图像信号时，将当前帧图像信号预存，从而在前一帧图像信号显示完毕时，采用当前帧图像信号整屏同时替换前一帧图像信号并显示，从而在显示相邻两帧图像信号时，不需要间隔黑画面，降低了实际显示的频率，避免了由于显示面板高速切换所导致的显示面板的耗电量的增加，也消除了黑画面显示过程中显示面板所消耗的电能，进而降低了显示面板的耗电量。

下面结合说明书附图，对本发明实施例提供的一种有机发光二极管像素电路、显示面板、显示装置和驱动方法的具体实施方式进行说明。

本发明实施例提供的一种有机发光二极管像素电路，如图1所示，具体包括信号预存模块11、驱动模块12、有机发光二极管OLED和驱动晶体管Td；

信号预存模块11的第一端1接收当前帧图像信号中需要由包含该像素电路的像素显示的信号Data，信号预存模块11的第二端2接收栅极线扫描信号Scan，栅极线扫描信号Scan用于控制是否选通该像素所连接的栅极线，信号预存模块11的第三端3连接驱动模块12的第二端2，信号预存模块11的第四端4连接驱动晶体管Td的源极；驱动模块12的第一端1连接驱动晶体管Td 的栅极，驱动模块12的第三端3连接驱动晶体管Td的源极；驱动晶体管Td 的源极接收第一驱动信号VD1，驱动晶体管Td的漏极连接有机发光二极管OLED的阳极，所述有机发光二极管OLED的阴极接收第二驱动信号VD2；

信号预存模块11，用于在第一驱动信号VD1的电压大于第二驱动信号VD2的电压、且该像素所连接的栅极线被选通时，存储通过信号预存模块11的第一端1接收到的当前帧图像信号中需要由所述像素显示的信号Data；

驱动模块12，用于在第一驱动信号VD1的电压大于第二驱动信号VD2的电压时，采用前一驱动信号通过驱动模块12的第一端1驱动驱动晶体管Td，使得有机发光二极管OLED发光，前一驱动信号是驱动模块12根据当前帧图像信号的前一帧图像信号中，需要由该像素显示的信号生成的；并在第一驱动信号VD1的电压不大于第二驱动信号VD2的电压时，根据信号预存模块11中存储的当前帧图像信号中需要由所述像素显示的信号Data，生成当前驱动信号。

其中，信号预存模块11的第三端3用于将存储的当前帧图像信号中需要由所述像素显示的信号Data，通过驱动模块12的第二端2传输给驱动模块12。

本发明实施例提供的一种有机发光二极管(OLED，Organic Light-EmittingDiode)像素电路，由于驱动模块在第一驱动信号的电压大于第二驱动信号的电压时，采用前一驱动信号驱动驱动晶体管，使得该OLED发光，前一驱动信号是驱动模块根据前帧图像信号的前一帧图像信号中需要由包含该OLED像素电路的像素显示的信号生成的；并且，信号预存模块在第一驱动信号的电压大于第二驱动信号的电压、且所述像素所连接的栅极线被选通时，存储当前帧图像信号中需要所述像素显示的信号，也就是说，信号预存模块能够在前一帧图像信号显示时，将当前帧图像信号存储，另外，驱动模块还能够在第一驱动信号的电压不大于第二驱动信号的电压时，根据信号预存模块中存储的当前帧图像信号中需要由该像素显示的信号生成当前驱动信号，从而使得驱动模块可以在下一次第一驱动信号的电压大于第二驱动信号的电压时，采用当前驱动信号驱动该驱动晶体管，使得所述OLED发光，即使得驱动模块可以在下一次第一驱动信号的电压大于第二驱动信号的电压时，显示当前帧图像信号。因此，当显示面板中的各个像素的像素电路均采用本发明实施例提供的OLED像素电路时，在前一帧图像信号显示结束后，可以用当前帧图像信号整屏同时替换前一帧图像信号并显示，因此，在显示相邻两帧图像信号时，并不需要间隔黑画面，从而降低了实际显示的频率，避免了由于显示面板高速切换所导致的显示面板的耗电量的增加，也消除了黑画面显示过程中显示面板所消耗的电能，进而降低了显示面板的耗电量。

较佳地，第一驱动信号的电压不大于第二驱动信号的电压的时间段中包括第一时段和第二时段，第一时段在第二时段之前；在第一时段和第二时段，第一驱动信号和第二驱动信号均为高电平信号；

此时，本发明实施例提供的有机发光二极管像素电路如图2所示，驱动模块12的第四端4连接驱动晶体管Td的漏极；

驱动模块12具体用于，在第一时段将驱动模块12的第一端1和驱动模块12的第四端4接通，读取并存储驱动晶体管Td的阈值电压；并在第二时段根据驱动模块12的第二端2的信号和驱动模块12的第一端1的信号生成当前驱动信号，驱动模块12的第二端2的信号为信号预存模块11中存储的当前帧图像信号中需要由包含该像素电路的像素显示的信号Data。

由于驱动模块12在第一时段读取驱动晶体管Td的阈值电压并存储，因此在第一时段结束后，驱动模块12的第一端1的信号的电压为Vd1+Vth，其中，Vd1为第一驱动信号VD1的电压，Vth为驱动晶体管Td的阈值电压。而驱动模块12的第二端2的的信号也就是信号预存模块11的第三端3的信号，即当前帧图像信号中需要由所述像素显示的信号Data，因此，在第二时段，驱动模块12根据驱动模块12的第二端2的信号和驱动模块12的第一端1的信号生成当前驱动信号，也就是根据驱动模块12的第二端2的信号的电压VData和驱动模块12的第一端1的信号的电压Vd1+Vth生成当前的驱动信号。

由于当前的驱动信号，即驱动晶体管Td的栅极接收到的信号与驱动晶体管Td的阈值电压有关，因此，驱动晶体管Td在采用当前的驱动信号驱动有机发光二极管OLED发光时，可以避免驱动晶体管Td的漏极电流与该驱动晶体管Td的阈值电压相关，从而克服了不同像素接收到相同的信号时，驱动像素的漏极电流不同的问题，提高了显示均匀度。

较佳地，第一驱动信号VD1的电压不大于第二驱动信号VD2的电压的时间段中还包括第三时段，第三时段在第一时段之前；在第三时段，第一驱动信号VD1和第二驱动信号VD2均为低电平信号；

驱动模块12，还用于在第三时段将所述驱动模块的第一端1和所述驱动模块的第四端4接通，从而将驱动晶体管Td的栅极置为低电平，避免前一驱动信号影响当前帧图像信号的显示。

进一步地，本发明实施例提供的有机发光二极管像素电路，如图3所示，驱动模块12包括第一开关晶体管Ts1、第二开关晶体管Ts2、第三开关晶体管Ts3、第一电容C1和第二电容C2；

第一电容C1的一端为驱动模块12的第一端1，第一电容C1的另一端为驱动模块12的第三端3；

第一开关晶体管Ts1的第一极为驱动模块12的第三端3，第一开关晶体管Ts1的栅极接收第一时钟信号CLK1，第一开关晶体管Ts1的第二极分别连接第二电容C2的一端和第二开关晶体管Ts2的第一极，第二电容C2的另一端为驱动模块12的第一端1，第二开关晶体管Ts2的栅极接收第二时钟信号CLK2，第二开关晶体管Ts2的第二极为驱动模块12的第二端2；

第三开关晶体管Ts3的第一极为驱动模块12的第一端1，第三开关晶体管Ts3的栅极接收第一时钟信号CLK1，第三开关晶体管Ts3的第二极为驱动模块12的第四端4；

第一开关晶体管Ts1和第三开关晶体管Ts3，均用于通过第一时钟信号CLK1的控制，在第一时段导通，并在第二时段关断；以及在第三时段导通，从而将驱动晶体管Td的栅极置为低电平，以避免前一驱动信号的影响；

第二开关晶体管Ts2，用于通过第二时钟信号CLK2的控制，在第一时段关断，并在第二时段导通；以及在第三时段关断，以避免第一驱动信号为低电平时，对信号预存模块11中存储的当前帧图像信号中需要由包含该像素电路的像素显示的信号Data的影响；

第一电容C1和第二电容C2，均用于在第一时段存储第一驱动信号VD1，并存储与驱动晶体管Td的阈值电压Vth相关的信号，与驱动晶体管Td的阈值电压Vth相关的信号的电压为第一驱动信号的电压与所述驱动晶体管的阈值电压之和，即Vd1+Vth；以及在第二时段根据所述驱动模块12的第二端2的信号(其电压为VData)、存储的第一驱动信号(其电压为Vd1)和存储的与驱动晶体管Td的阈值电压相关的信号(其电压为Vd1+Vth)进行充放电，使得第二开关晶体管Ts2的第一极的电压和第二开关晶体管Ts2的第二极的电压相等。

进一步地，本发明实施例提供的有机发光二极管像素电路如图4所示，信号预存模块11包括第八开关晶体管Ts8和第四电容C4；

第八开关晶体管Ts8的第一极为信号预存模块11的第一端1，第八开关晶体管Ts8的栅极为信号预存模块11的第二端2，第八开关晶体管Ts8的第二极为信号预存模块11的第三端3；

第四电容C4的一端为信号预存模块11的第三端3，第四电容C4的另一端为信号预存模块11的第四端4；

第八开关晶体管Ts8，用于在第一驱动信号VD1的电压大于第二驱动信号VD2的电压、且包含该像素电路的像素所连接的栅极线选通时开通，并在该像素所连接的栅极线未选通时关断；

第四电容C4，用于存储在第八开关晶体管Ts8开通时接收到的信号，并在第一驱动信号VD1的电压不大于第二驱动信号VD2的电压时，根据第四电容C4存储的信号充放电。

图4所示的像素电路，在第一时段，即第一开关晶体管Ts1导通、第二开关晶体管Ts2关断、第三开关晶体管Ts3导通、第一驱动信号VD1和第二驱动信号VD2均为高电平时，第一结点N1的电压为Vd1+Vth，第二结点N2的电压为Vd1，第三结点N3的电压为VData。在第二时段，即第一开关晶体管Ts1关断、第二开关晶体管Ts2导通、第三开关晶体管Ts3关断、第一驱动信号VD1和第二驱动信号VD2均为高电平时，由于第一开关晶体管Ts1和第三开关晶体管Ts3均关断，因此，第一电容C1和第二电容C2串联，串联后的等效电容由于第二开关晶体管Ts2导通，因此，等效电容Ce与第四电容C4串联，但由于，等效电容Ce与第四电容C4串联之前，第二结点N2的电压与第三结点N3的电压不相等，因此，等效电容Ce与第四电容C4之间会有电流，从而使得第二结点N2的电压与第三结点N3的电压相等，假设等效电容Ce与第四电容C4之间完成充放电，即第二结点N2的电压与第三结点N3的电压相等之后，第二结点N2与第三结点N3的电压为V_N2N3，根据电荷守恒定律可知，等效电容Ce充入(或释放)的电荷与第四电容C4释放(或充入)的电荷相等，即

(V_N2N3-V_N3)C4＝(V_N2-V_N2N3)Ce公式1

其中，V_N2为等效电容Ce与第四电容C4串联之前第二结点N2的电压，V_N3为等效电容Ce与第四电容C4串联之前第三结点N3的电压；因此，由公式1可以得到：

$(V_{N2N3}-\mathrm{VData})C4=(\mathrm{Vd}1-V_{N2N3})\frac{C1*C2}{C1+C2}$ 公式2

因此，根据公式2可以得到：

$V_{N2N3}=\frac{(C1+C2)C4*\mathrm{VData}+\mathrm{Vd}1*C1*C2}{(C1+C2)C4+C1*C2}$ 公式3

当第二结点N2的电压由V_N2变为V_N2N3后，第一结点N1的电压也会发生变化，假设变化后的电压为Vc，变化后的第一结点N1的信号即为驱动模块12根据当前帧图像信号中需要由包含该像素电路的像素显示的信号Data生成的当前驱动信号，也就是驱动模块12根据驱动模块12的第一端1的信号和驱动模块12的第二端2的信号生成的当前驱动信号。同样地，根据电荷守恒定律可知：

(V_c-V_N1)C1＝[(V_N2N3-V_N2)-(V_c-V_N1)]C2公式4

其中，V_N1为等效电容Ce与第四电容C4串联之前第一结点N1的电压，V_N2为等效电容Ce与第四电容C4串联之前第二结点N2的电压，V_N2N3为等效电容Ce与第四电容C4之间完成充放电之后第二结点N2和第三结点N3的电压，V_c为等效电容Ce与第四电容C4之间完成充放电之后第一结点N1的电压；因此，由公式4可以得到：

$V_c=\frac{V_{N2N3}*C2+\mathrm{Vd}1*C1}{C1+C2}+\mathrm{Vth}$ 公式5

根据公式3和公式5，可以得到：

$V_c=\mathrm{Vd}1+\mathrm{Vth}-\frac{C2*C4*(\mathrm{Vd}1-\mathrm{VData})}{(C1+C2)*C4+C1*C2}$ 公式6

根据公式6可知，驱动模块根据当前帧图像信号中需要由包含该像素电路的像素显示的信号Data生成的当前驱动信号的电压与第一驱动信号VD1相关，也与驱动晶体管Td的阈值电压相关，因此，在第二时段结束后，当第一驱动信号VD1的电压大于第二驱动信号VD2的电压时，驱动晶体管Td能够在其栅极信号，即当前驱动信号的控制下驱动有机发光二极管OLED发光。根据下述现有技术中晶体管工作在饱和区的电流特性的公式：

$i_D=\frac{K}{2}{(\mathrm{Vgs}-\mathrm{Vth})}^2$ 公式7

其中，K为结构参数，相同结构中此数值相对稳定；Vgs为晶体管的栅极与源极的电压差；Vth为晶体管的阈值电压，因此，驱动晶体管Td的漏极电流：

$i_D=\frac{K}{2}{(C_c-\mathrm{Vd}1-\mathrm{Vth})}^2=\frac{K}{2}{\left(\frac{C2*C4*(\mathrm{Vd}1-\mathrm{VData})}{(C1+C2)*C4+C1*C2}\right)}^2$ 公式8

因此，在采用公式6的当前驱动信号驱动有机发光二极管发光时，既能够克服驱动晶体管Td的阈值电压造成的显示均匀度降低的问题，也能够克服传输第一驱动信号VD1的传输线上的压降造成的显示均匀度降低的问题。

可选地，在图2所示的有机发光二极管像素电路中，第一驱动信号VD1的电压不大于第二驱动信号VD2的电压的时间段中还包括第四时段，第四时段在第二时段之后；在第四时段，第一驱动信号和第二驱动信号均为高电平信号；

驱动模块12，还用于在第四时段将驱动模块12的第一端1和驱动模块12的第四端4断开，并控制信号预存模块11的第三端3与驱动模块12断开，以及控制驱动晶体管Td的源极通过驱动模块12的第三端3与驱动模块12接通。

在第四时段中，当前驱动信号已经生成，并加载到了驱动晶体管Td的栅极，但是由于第一驱动信号VD1和第二驱动信号VD2均为高电平，因此，有机发光二极管OLED还不能发光。这样可以保证，有机发光二极管OLED在驱动模块12的第一端1和驱动模块12的第四端4断开后发光，即在驱动晶体管Td的漏极与驱动晶体管Td的栅极断开之后发光，避免驱动晶体管Td的栅极信号，即当前驱动信号受第一驱动信号VD1的影响。

进一步地，本发明实施例提供的有机发光二极管像素电路，如图5a和图5b所示，驱动模块包括第四开关晶体管Ts4、第五开关晶体管Ts5、第六开关晶体管Ts6、第七开关晶体管Ts7和第三电容C3；

第四开关晶体管Ts4的第一极为驱动模块12的第一端1，第四开关晶体管Ts4的栅极接收第三时钟信号CLK3，第四开关晶体管Ts4的第二极为驱动模块12的第四端4；

第三电容C3的一端为驱动模块12的第一端1，第三电容C3的另一端分别连接第五开关晶体管Ts5的第一极、第六开关晶体管Ts6的第一极和第七开关晶体管Ts7的第一极；第五开关晶体管Ts5的栅极接收第四时钟信号CLK4，第五开关晶体管Ts5的第二极为驱动模块12的第三端3；第六开关晶体管Ts6的栅极接收第五时钟信号CLK5，第六开关晶体管Ts6的第二极接收参考信号Ref；第七开关晶体管Ts7的栅极接收第六时钟信号CLK6，第七开关晶体管Ts7的第二极为驱动模块12的第二端2；

第四开关晶体管Ts4，用于在第一时段和第二时段均导通，并在第四时段关断；以及在第三时段导通，从而将驱动晶体管Td的栅极置为低电平，以避免前一驱动信号的影响；

第五开关晶体管Ts5，用于在第一时段和第二时段均关断，并在第四时段导通；以及在第三时段关断；

第六开关晶体管Ts6，用于在第一时段导通，并在第二时段和第四时段均关断；以及在第三时段导通，从而将第三电容C3中未与驱动晶体管Td的栅极相连的一端置为参考信号Ref的电压；

第七开关晶体管Ts7，用于在第一时段和第四时段均关断，并在第二时段导通；以及在第三时段关断，以避免参考信号Ref对信号预存模块11中存储的信号产生影响；

第三电容C3，用于在第一时段存储参考信号，并存储与驱动晶体管Td的阈值电压Vth相关的信号，与驱动晶体管Td的阈值电压相关的信号的电压为第一驱动信号VD1的电压与驱动晶体管Td的阈值电压Vth之和，即Vd1+Vth；以及在第二时段根据驱动模块12的第二端2的信号(即当前帧图像信号中需要由包含该像素电路的像素显示的信号Data)、存储的参考信号Ref和存储的与驱动晶体管Td的阈值电压相关的信号进行充放电，使得第七开关晶体管Ts7的第一极的电压和第七开关晶体管Ts7的第二极的电压相等；以及在第四时段将第五开关晶体管Ts5的第一极的电压的变化耦合到驱动晶体管Td的栅极。

在图5a所示的像素电路中，第五开关晶体管Ts5为p型晶体管，在图5b所示的像素电路中，第五开关晶体管Ts5为n型晶体管。当第五开关晶体管Ts5为n型晶体管，第四开关晶体管Ts4为p型晶体管时，第四时钟信号CLK4和第三时钟信号CLK3完全相同，因此，可以第三时钟信号CLK3同时控制第四开关晶体管Ts4和第五开关晶体管Ts5。

图5a和图5b所示的像素电路中的信号预存模块11可以采用图4所示的像素电路中的信号预存模块的结构，当然，也可以采用其他结构，只要能完成信号预存模块的功能即可。当图5a所示的像素电路中的信号预存模块11采用图4所示的像素电路中的信号预存模块的结构时，图5a所示的像素电路如图6a所示；当图5b所示的像素电路中的信号预存模块11采用图4所示的像素电路中的信号预存模块的结构时，图5b所示的像素电路如图6b所示。

在图6a和图6b所示的像素电路中，在第一时段，即第四开关晶体管Ts4导通、第五开关晶体管Ts5关断、第六开关晶体管Ts6导通、第七开关晶体管Ts7关断、第一驱动信号VD1和第二驱动信号VD2均为高电平时，第四结点N4的电压为Vd1+Vth，第五结点N5的电压为参考信号Ref的电压Vref，第六结点N6的电压为VData。在第二时段，即第四开关晶体管Ts4导通、第五开关晶体管Ts5关断、第六开关晶体管Ts6关断、第七开关晶体管Ts7导通、第一驱动信号VD1和第二驱动信号VD2均为高电平时，由于在第七开关晶体管Ts7导通之前，第五结点N5的电压与第六结点N6的电压不相等，因此，第三电容C3与第四电容C4之间会有电流，从而使得第五结点N5的电压与第六结点N6的电压相等，假设第三电容C3与第四电容C4之间完成充放电，即第五结点N5的电压与第六结点N6的电压相等之后，第五结点N5与第六结点N6的电压为V_N5N6，根据电荷守恒定律可知，第三电容C3充入(或释放)的电荷与第四电容C4释放(或充入)的电荷相等，即

(V_N5N6-V_N6)C4＝(V_N5-V_N5N6)C3公式9

其中，V_N5为第三电容C3与第四电容C4串联之前，即第七开关晶体管Ts7导通之前第五结点N5的电压Vref，V_N6为第三电容C3与第四电容C4串联之前第六结点N6的电压VData；因此，由公式9可以得到：

$V_{N5N6}=\frac{C4*\mathrm{VData}+\mathrm{Vref}*C3}{C3+C4}$ 公式10

因此，在第三电容C3和第四电容C4之间完成充放电之后，第三电容C3两端的电压差为：

$V_{N4}-V_{N5N6}=\mathrm{Vd}1+\mathrm{Vth}-\frac{C4*\mathrm{VData}+\mathrm{Vref}*C3}{C3+C4}$ 公式11

当第二时段结束，进入第四时段后，即第四开关晶体管Ts4、第六开关晶体管Ts6和第七开关晶体管Ts7均关断，第五开关晶体管Ts5导通，第一驱动信号VD1和第二驱动信号VD2均为高电平时，虽然第三电容C3一端的电压由V_N5N6跳变为Vd1，但是第三电容C3并未在进行充放电，因此，第三电容C3上的电荷不变，即第三电容C3两端的电压差不变，而第三电容C3两端的电压差(公式11)也就是驱动晶体管Td的栅源极电压差，因此，根据公式7可知，当第一驱动信号VD1的电压高于第二驱动信号VD2的电压时，即第一驱动信号VD1为高电平信号，第二驱动信号VD2为低电平信号时，驱动晶体管Td的漏极电流为：

$i_D=\frac{K}{2}{(V_{N4}-V_{N5N6}-\mathrm{Vth})}^2=\frac{K}{2}{(\mathrm{Vd}1-\frac{C4*\mathrm{VData}+\mathrm{Vref}*C3}{C3+C4})}^2$ 公式12

当第三电容C3与第四电容C4相同、且参考信号Ref的电压Vref为第一驱动信号VD1为高电平信号时的电压的两倍时，由公式12可知，驱动晶体管Td的漏极电流为：

$i_D=\frac{K}{2}{\left(\frac{\mathrm{VData}}{2}\right)}^2$ 公式13

因此，当第三电容C3与第四电容C4相同、且参考信号Ref的电压Vref为第一驱动信号VD1为高电平信号时的电压的两倍时，采用当前驱动信号驱动有机发光二极管发光，既能够克服驱动晶体管Td的阈值电压造成的显示均匀度降低的问题，也能够克服传输第一驱动信号VD1的传输线上的压降造成的显示均匀度降低的问题。

本发明实施例中所提到的开关晶体管的第一极可以为开关晶体管的源极(或漏极)，开关晶体管的第二极可以为开关晶体管的漏极(或源极)。如果开关晶体管的源极为第一极，那么该开关晶体管的漏极为第二极；如果开关晶体管的漏极为第一极，那么该开关晶体管的源极为第二极。

为了进一步说明本发明实施例提供的有机发光二极管像素电路，下面以第一开关晶体管Ts1、第二开关晶体管Ts2、第三开关晶体管Ts3和第八开关晶体管Ts8为p型晶体管为例，结合图7所示的时序图说明图4所示的像素电路的工作原理。

如图7所示，图4所示的像素电路的工作过程包括：复位阶段(即第三时段t3)、阈值电压读取阶段(即第一时段t1)、驱动信号生成阶段(即第二时段t2)和发光阶段(即第五时段t5)。

第三时段t3，第一时钟信号CLK1为低电平，第一开关晶体管Ts1导通，第三开关晶体管Ts3导通；第二时钟信号CLK2为高电平，第二开关晶体管Ts2关断，第一驱动信号VD1和第二驱动信号VD2均为低电平，因此，驱动晶体管Td的栅极和漏极接通，第一电容C1的两端均为低电平，第二电容C2的两端均为低电平；从而消除前一帧图像数据信号显示时残留在第一电容C1上和第二电容C2上的信号，避免当前帧图像信号的显示受到前一帧图像信号的影响。另外，第二开关晶体管Ts2关断，从而避免第四电容C4上存储的当前帧图像信号中需要由包括该像素电路的像素显示的信号受到低电平的干扰。栅极线扫描信号scan为高电平，因此，第八开关晶体管Ts8关断，也就是说在第三时段t3中不会再有图像信号被存到第四电容C4上。

第一时段t1，第一时钟信号CLK1为低电平，第一开关晶体管Ts1导通，第三开关晶体管Ts3导通；第二时钟信号CLK2为高电平，第二开关晶体管Ts2关断，第一驱动信号VD1和第二驱动信号VD2均为高电平，因此，驱动晶体管Td的栅极和漏极接通，第一结点N1的电压为第一驱动信号VD1的电压与驱动晶体管Td的阈值电压之和，即Vd1+Vth，第二结点N2的电压为第一驱动信号VD1的电压Vd1。在第一时段t1，驱动模块将驱动晶体管Td的阈值电压读取，并存储。在第一时段t1中，栅极线扫描信号scan为高电平，第八开关晶体管Ts8关断。

第二时段t2，第一时钟信号CLK1为高电平，第一开关晶体管Ts1关断，第三开关晶体管Ts3关断；第二时钟信号CLK2为低电平，第二开关晶体管Ts2导通，第一驱动信号VD1和第二驱动信号VD2均为高电平；由于第一开关晶体管Ts1关断，因此，第一电容C1和第二电容C2串联；由于第三开关晶体管Ts3关断，因此，驱动晶体管Td的栅极和漏极断开；由于第二开关晶体管Ts2导通，因此，第一电容C1、第二电容C2和第四电容C4串联，这三个电容之间进行充放电，从而使得第二结点N2的电压和第三结点N3的电压相等。在第二结点N2的电压和第三结点N3的电压相等时，驱动模块根据第四电容C4上存储的当前帧图像信号中需要由包含该像素电路的像素显示的信号生成了当前驱动信号，即第二结点N2的电压和第三结点N3的电压相等时第一结点N1上的信号。在第二时段t2中，栅极线扫描信号scan为高电平，第八开关晶体管Ts8关断。

第五时段t5，第一时钟信号CLK1为高电平，第一开关晶体管Ts1关断，第三开关晶体管Ts3关断；第二时钟信号CLK2为高电平，第二开关晶体管Ts2关断，第一驱动信号VD1为高电平，第二驱动信号VD2为低电平；由于第三开关晶体管Ts3关断，因此，驱动晶体管Td的栅极和漏极断开；由于第二开关晶体管Ts2关断，因此，驱动模块和信号预存模块之间相互独立，并不存在信号的相互传输。驱动晶体管Td在其栅极的当前驱动信号的控制下驱动有机发光二极管OLED发光；而在栅极线扫描信号scan为低电平，即包含该像素电路的像素连接的栅极线被选通时，第八开关晶体管Ts8导通，从而将当前帧图像信号的后一帧图像信号中需要由该像素显示的信号存储到第四电容C4上。

为了进一步说明本发明实施例提供的有机发光二极管像素电路，下面以第四开关晶体管Ts4、第五开关晶体管Ts5、第六开关晶体管Ts6、第七开关晶体管Ts7和第八开关晶体管Ts8为p型晶体管为例，结合图8a所示的时序图说明图6a所示的像素电路的工作原理；并以第四开关晶体管Ts4、第六开关晶体管Ts6、第七开关晶体管Ts7和第八开关晶体管Ts8为p型晶体管，第五开关晶体管Ts5为n型晶体管为例，结合图8b所示的时序图说明图6b所示的像素电路的工作原理

图8a所示的时序图是第五开关晶体管Ts5为p型晶体管时，本发明实施例提供的有机发光二极管像素电路(图6a所示的电路)工作的时序图；图8b所示的时序图是第五开关晶体管Ts5为n型晶体管时，发明实施例提供的有机发光二极管像素电路(图6b所示的电路)工作的时序图，此时，第三时钟信号CLK3和第四时钟信号CLK4相同，因此，图8b中仅给出了第三时钟信号CLK3的时序图。

如图8a和图8b所示，图6a和图6b所示的像素电路的工作过程包括：复位阶段(即第三时段t3)、阈值电压读取阶段(即第一时段t1)、驱动信号生成阶段(即第二时段t2)、等待阶段(即第四时段t4)和发光阶段(即第五时段t5)。

第三时段t3，在图8a中，第三时钟信号CLK3为低电平，第四开关晶体管Ts4导通，第四时钟信号CLK4为高电平，第五开关晶体管Ts5关断，第五时钟信号CLK5为低电平，第六开关晶体管Ts6导通，第六时钟信号CLK6为高电平，第七开关晶体管Ts7关断，第一驱动信号VD1和第二驱动信号VD2均为低电平；在图8b中，第三时钟信号CLK3为低电平，第四开关晶体管Ts4导通，第五开关晶体管Ts5关断，第五时钟信号CLK5为低电平，第六开关晶体管Ts6导通，第六时钟信号CLK6为高电平，第七开关晶体管Ts7关断，第一驱动信号VD1和第二驱动信号VD2均为低电平；由于第四开关晶体管Ts4导通，因此，驱动晶体管Td的栅极和漏极接通，又因为第一驱动信号为低电平，因此，第四结点N4的电压为低电平；由于，第六开关晶体管Ts6导通，因此，第五结点N5的电压为参考信号Ref的电压Vref，从而消除了前一帧图像信号显示时残留在第三电容C3上的信号，避免当前帧图像信号的显示受到前一帧图像信号的影响。另外，第七开关晶体管Ts7关断，从而避免第四电容C4上存储的当前帧图像信号中需要由包括该像素电路的像素显示的信号Data受到参考信号Ref的干扰。栅极线扫描信号scan为高电平，因此，第八开关晶体管Ts8关断，也就是说在第三时段t3中不会再有图像信号被存到第四电容C4上。

第一时段t1，在图8a中，第三时钟信号CLK3为低电平，第四开关晶体管Ts4导通，第四时钟信号CLK4为高电平，第五开关晶体管Ts5关断，第五时钟信号CLK5为低电平，第六开关晶体管Ts6导通，第六时钟信号CLK6为高电平，第七开关晶体管Ts7关断，第一驱动信号VD1和第二驱动信号VD2均为高电平；在图8b中，第三时钟信号CLK3为低电平，第四开关晶体管Ts4导通，第五开关晶体管Ts5关断，第五时钟信号CLK5为低电平，第六开关晶体管Ts6导通，第六时钟信号CLK6为高电平，第七开关晶体管Ts7关断，第一驱动信号VD1和第二驱动信号VD2均为高电平；因此，驱动晶体管Td的栅极和漏极接通，第四结点N4的电压为第一驱动信号VD1的电压与驱动晶体管Td的阈值电压之和，即Vd1+Vth，第五结点N5的电压为参考信号Ref的电压Vref。在第一时段t1，驱动模块将驱动晶体管Td的阈值电压读取，并存储。在第一时段t1中，栅极线扫描信号scan为高电平，第八开关晶体管Ts8关断。

第二时段t2，在图8a中，第三时钟信号CLK3为低电平，第四开关晶体管Ts4导通，第四时钟信号CLK4为高电平，第五开关晶体管Ts5关断，第五时钟信号CLK5为高电平，第六开关晶体管Ts6关断，第六时钟信号CLK6为低电平，第七开关晶体管Ts7导通，第一驱动信号VD1和第二驱动信号VD2均为高电平；在图8b中，第三时钟信号CLK3为低电平，第四开关晶体管Ts4导通，第五开关晶体管Ts5关断，第五时钟信号CLK5为高电平，第六开关晶体管Ts6关断，第六时钟信号CLK6为低电平，第七开关晶体管Ts7导通，第一驱动信号VD1和第二驱动信号VD2均为高电平；由于第七开关晶体管Ts7关断，因此，第三电容C3和第四电容C4串联，这三个电容之间进行充放电，从而使得第五结点N5的电压和第六结点N6的电压相等；由于第四开关晶体管Ts4导通，因此，驱动晶体管Td的栅极和漏极接通。在第二时段t2中，栅极线扫描信号scan为高电平，第八开关晶体管Ts8关断。在第五结点N5的电压和第六结点N6的电压相等时，驱动模块根据第四电容C4上存储的当前帧图像信号中需要由包含该像素电路的像素显示的信号生成了与当前驱动信号相关的信号，即第五结点N5的电压和第六结点N6的电压相等时第五结点N5的信号。在第二时段t2中，栅极线扫描信号scan为高电平，第八开关晶体管Ts8关断。

第四时段t4，在图8a中，第三时钟信号CLK3为高电平，第四开关晶体管Ts4关断，第四时钟信号CLK4为低电平，第五开关晶体管Ts5导通，第五时钟信号CLK5为高电平，第六开关晶体管Ts6关断，第六时钟信号CLK6为高电平，第七开关晶体管Ts7关断，第一驱动信号VD1和第二驱动信号VD2均为高电平；在图8b中，第三时钟信号CLK3为高电平，第四开关晶体管Ts4关断，第五开关晶体管Ts5导通，第五时钟信号CLK5为高电平，第六开关晶体管Ts6关断，第六时钟信号CLK6为高电平，第七开关晶体管Ts7关断，第一驱动信号VD1和第二驱动信号VD2均为高电平。第三电容C3和第四电容C4在经过第二时段t2充放电之后，能够使得第五结点N5的电压等于第六结点N6的电压；在第五结点N5的电压和第六结点N6的电压相等后，由于第五开关晶体管Ts5的导通，第五结点N5上的电压发生变化，即由与当前驱动信号相关的信号变为高电平信号，第三电容C3将第五结点N5的信号的变化耦合到了第四结点N4上，此时第四结点N4上的信号为当前驱动信号。同时，在第四时段t4中，驱动模块可以在驱动有机发光二极管OLED发光之前，确保驱动晶体管Td的栅极和其漏极断开。在第四时段t4中，栅极线扫描信号scan 为高电平，第八开关晶体管Ts8关断。

第五时段t5，在图8a中，第三时钟信号CLK3为高电平，第四开关晶体管Ts4关断，第四时钟信号CLK4为低电平，第五开关晶体管Ts5导通，第五时钟信号CLK5为高电平，第六开关晶体管Ts6关断，第六时钟信号CLK6为高电平，第七开关晶体管Ts7关断，第一驱动信号VD1为高电平，第二驱动信号VD2为低电平；在图8b中，第三时钟信号CLK3为高电平，第四开关晶体管Ts4关断，第五开关晶体管Ts5导通，第五时钟信号CLK5为高电平，第六开关晶体管Ts6关断，第六时钟信号CLK6为高电平，第七开关晶体管Ts7关断，第一驱动信号VD1为高电平，第二驱动信号VD2为低电平。由于第四开关晶体管Ts4关断，因此，驱动晶体管Td的栅极和漏极断开；由于第七开关晶体管Ts7关断，因此，驱动模块和信号预存模块之间相互独立，并不存在信号的相互传输。驱动晶体管Td在其栅极的当前驱动信号的控制下驱动有机发光二极管OLED发光；而在栅极线扫描信号scan为低电平，即包含该像素电路的像素连接的栅极线被选通时，第八开关晶体管Ts8导通，从而将当前帧图像信号的后一帧图像信号中需要由该像素显示的信号存储到第四电容C4上。

本发明实施例提供的一种显示面板包括本发明实施例提供的有机发光二极管像素电路。

本发明实施例提供的一种显示装置包括本发明实施例提供的显示面板。

本发明实施例提供的有机发光二极管像素电路的驱动方法，应用于本发明实施例提供的有机发光二极管像素电路，包括：

在第一驱动信号的电压大于第二驱动信号的电压、且像素所连接的栅极线被选通时，由所述信号预存模块存储通过所述信号预存模块的第一端接收到的当前帧图像信号中需要由所述像素显示的信号；

在第一驱动信号的电压大于第二驱动信号的电压时，由所述驱动模块采用前一驱动信号通过所述驱动模块的第一端驱动所述驱动晶体管，使得所述有机发光二极管发光，所述前一驱动信号是所述驱动模块根据当前帧图像信号的前一帧图像信号中，需要由所述像素显示的信号生成的；

在第一驱动信号的电压不大于第二驱动信号的电压时，由所述驱动模块根据所述信号预存模块中存储的当前帧图像信号中需要由所述像素显示的信号，生成当前驱动信号。

本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。

本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述进行分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种有机发光二极管像素电路，其特征在于，包括信号预存模块、驱动模块、有机发光二极管和驱动晶体管；

所述信号预存模块的第一端接收当前帧图像信号中需要由包含所述像素电路的像素显示的信号，所述信号预存模块的第二端接收栅极线扫描信号，所述栅极线扫描信号用于控制是否选通所述像素所连接的栅极线，所述信号预存模块的第三端连接所述驱动模块的第二端，所述信号预存模块的第四端连接所述驱动晶体管的源极；所述驱动模块的第一端连接所述驱动晶体管的栅极，所述驱动模块的第三端连接所述驱动晶体管的源极；所述驱动晶体管的源极接收第一驱动信号，所述驱动晶体管的漏极连接所述有机发光二极管的阳极，所述有机发光二极管的阴极接收第二驱动信号；

所述信号预存模块，用于在第一驱动信号的电压大于第二驱动信号的电压、且所述像素所连接的栅极线被选通时，存储通过所述信号预存模块的第一端接收到的当前帧图像信号中需要由所述像素显示的信号；

所述驱动模块，用于在第一驱动信号的电压大于第二驱动信号的电压时，采用前一驱动信号通过所述驱动模块的第一端驱动所述驱动晶体管，使得所述有机发光二极管发光，所述前一驱动信号是所述驱动模块根据当前帧图像信号的前一帧图像信号中，需要由所述像素显示的信号生成的；并在第一驱动信号的电压不大于第二驱动信号的电压时，根据所述信号预存模块中存储的当前帧图像信号中需要由所述像素显示的信号，生成当前驱动信号；

第一驱动信号的电压不大于第二驱动信号的电压的时间段中包括第一时段和第二时段，第一时段在第二时段之前；在第一时段和第二时段，第一驱动信号和第二驱动信号均为高电平信号；

第一驱动信号的电压不大于第二驱动信号的电压的时间段中还包括第四时段，所述第四时段在所述第二时段之后；在第四时段，第一驱动信号和第二驱动信号均为高电平信号；

所述驱动模块，还用于在第四时段将所述驱动模块的第一端和所述驱动模块的第四端断开，并控制所述信号预存模块的第三端与所述驱动模块断开，以及控制所述驱动晶体管的源极与所述驱动模块接通。

2.如权利要求1所述的电路，其特征在于，所述驱动模块的第四端连接所述驱动晶体管的漏极；

所述驱动模块具体用于，在第一时段将所述驱动模块的第一端和所述驱动模块的第四端接通，读取并存储所述驱动晶体管的阈值电压；并在第二时段根据所述驱动模块的第二端的信号和所述驱动模块的第一端的信号生成当前驱动信号，所述驱动模块的第二端的信号为所述信号预存模块中存储的当前帧图像信号中需要由所述像素显示的信号。

3.如权利要求2所述的电路，其特征在于，第一驱动信号的电压不大于第二驱动信号的电压的时间段中还包括第三时段，第三时段在第一时段之前；在第三时段，第一驱动信号和第二驱动信号均为低电平信号；

所述驱动模块，还用于在第三时段将所述驱动模块的第一端和所述驱动模块的第四端接通。

4.如权利要求2所述的电路，其特征在于，所述驱动模块包括第一开关晶体管、第二开关晶体管、第三开关晶体管、第一电容和第二电容；

所述第一电容的一端为所述驱动模块的第一端，所述第一电容的另一端为所述驱动模块的第三端；

所述第一开关晶体管的第一极为所述驱动模块的第三端，所述第一开关晶体管的栅极接收第一时钟信号，所述第一开关晶体管的第二极分别连接所述第二电容的一端和所述第二开关晶体管的第一极，所述第二电容的另一端为所述驱动模块的第一端，所述第二开关晶体管的栅极接收第二时钟信号，所述第二开关晶体管的第二极为所述驱动模块的第二端；

所述第三开关晶体管的第一极为所述驱动模块的第一端，所述第三开关晶体管的栅极接收第一时钟信号，所述第三开关晶体管的第二极为所述驱动模块的第四端；

所述第一开关晶体管和所述第三开关晶体管，均用于通过第一时钟信号的控制，在第一时段导通，并在第二时段关断；

所述第二开关晶体管，用于通过第二时钟信号的控制，在第一时段关断，并在第二时段导通；

所述第一电容和所述第二电容，均用于在第一时段存储第一驱动信号，并存储与阈值电压相关的信号，所述与阈值电压相关的信号的电压为第一驱动信号的电压与所述驱动晶体管的阈值电压之和；以及在第二时段根据所述驱动模块的第二端的信号、存储的第一驱动信号和存储的与阈值电压相关的信号进行充放电，使得所述第二开关晶体管的第一极的电压和所述第二开关晶体管的第二极的电压相等。

5.如权利要求1所述的电路，其特征在于，所述驱动模块包括第四开关晶体管、第五开关晶体管、第六开关晶体管、第七开关晶体管和第三电容；

所述第四开关晶体管的第一极为所述驱动模块的第一端，所述第四开关晶体管的栅极接收第三时钟信号，所述第四开关晶体管的第二极为所述驱动模块的第四端；

所述第三电容的一端为所述驱动模块的第一端，所述第三电容的另一端分别连接所述第五开关晶体管的第一极、所述第六开关晶体管的第一极和所述第七开关晶体管的第一极；所述第五开关晶体管的栅极接收第四时钟信号，所述第五开关晶体管的第二极为所述驱动模块的第三端；所述第六开关晶体管的栅极接收第五时钟信号，所述第六开关晶体管的第二极接收参考信号；所述第七开关晶体管的栅极接收第六时钟信号，所述第七开关晶体管的第二极为所述驱动模块的第二端；

所述第四开关晶体管，用于在第一时段和第二时段均导通，并在第四时段关断；

所述第五开关晶体管，用于在第一时段和第二时段均关断，并在第四时段导通；

所述第六开关晶体管，用于在第一时段导通，并在第二时段和第四时段均关断；

所述第七开关晶体管，用于在第一时段和第四时段均关断，并在第二时段导通；

所述第三电容，用于在第一时段存储参考信号，并存储与阈值电压相关的信号，所述与阈值电压相关的信号的电压为第一驱动信号的电压与所述驱动晶体管的阈值电压之和；以及在第二时段根据所述驱动模块的第二端的信号、存储的参考信号和存储的与阈值电压相关的信号进行充放电，使得所述第七开关晶体管的第一极的电压和所述第七开关晶体管的第二极的电压相等；以及在第四时段将第五开关晶体管的第一极的电压的变化耦合到所述驱动晶体管的栅极。

6.如权利要求1所述的电路，其特征在于，所述信号预存模块包括第八开关晶体管和第四电容；

所述第八开关晶体管的第一极为所述信号预存模块的第一端，所述第八开关晶体管的栅极为所述信号预存模块的第二端，所述第八开关晶体管的第二极为所述信号预存模块的第三端；

所述第四电容的一端为所述信号预存模块的第三端，所述第四电容的另一端为所述信号预存模块的第四端；

所述第八开关晶体管，用于在第一驱动信号的电压大于第二驱动信号的电压、且所述像素所连接的栅极线选通时开通，并在所述像素所连接的栅极线未选通时关断；

所述第四电容，用于存储在所述第八开关晶体管开通时接收到的信号，并在第一驱动信号的电压不大于第二驱动信号的电压时，根据所述第四电容存储的信号充放电。

7.一种显示面板，其特征在于，包括如权利要求1～6任一所述的有机发光二极管OLED像素电路。

8.一种显示装置，其特征在于，包括如权利要求7所述的显示面板。

9.一种有机发光二极管像素电路的驱动方法，应用于权利要求1～6任一所述的有机发光二极管像素电路，包括：

在第一驱动信号的电压大于第二驱动信号的电压、且像素所连接的栅极线被选通时，由所述信号预存模块存储通过所述信号预存模块的第一端接收到的当前帧图像信号中需要由所述像素显示的信号；

在第一驱动信号的电压大于第二驱动信号的电压时，由所述驱动模块采用前一驱动信号通过所述驱动模块的第一端驱动所述驱动晶体管，使得所述有机发光二极管发光，所述前一驱动信号是所述驱动模块根据当前帧图像信号的前一帧图像信号中，需要由所述像素显示的信号生成的；

在第一驱动信号的电压不大于第二驱动信号的电压时，由所述驱动模块根据所述信号预存模块中存储的当前帧图像信号中需要由所述像素显示的信号，生成当前驱动信号。