CN107221289B - 一种像素驱动电路及其控制方法和显示面板、显示装置 - Google Patents

Abstract

本发明提供一种像素驱动电路及其控制方法和显示面板、显示装置，涉及显示技术领域。本发明提供的像素驱动电路包括：第一晶体管，用于生成驱动电流，第二晶体管，用于检测和补偿第一晶体管的阈值电压偏差，第三晶体管，用于传送数据信号电压至第二节点，第四晶体管，用于传送第一参考电压至第二节点，第五晶体管，用于控制发光元件发光，第一电容器，用于存储第一电源电压，第二电容器，用于存储数据信号电压，其中，第一电容器的第一电极、第二电容器的第二电极以及第一晶体管的栅极在第一节点处电连接。采用本设计可以消除第一晶体管的阈值电压的差异及第一电源电压的压降差异对第一晶体管产生的影响，改善显示不均匀问题，提高显示效果。

Description

一种像素驱动电路及其控制方法和显示面板、显示装置

技术领域

本发明涉及显示技术领域，具体地，涉及一种像素驱动电路及其控制方法和显示面板、显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)显示器具有自发光特性、对比度高、响应时间快、可视角度大、色彩饱和度好、超薄等特点，被业界人士认为是最有前景的新一代显示器。

但是，在实际使用中，发现OLED显示器存在画面显示不均匀的问题，为了提高OLED显示器的显示效果，画面显示不均匀的问题亟待解决。

发明内容

有鉴于此，本发明提供一种像素驱动电路及其控制方法和显示面板、显示装置，用以解决画面显示不均匀的问题。

一方面，为了解决上述技术问题，本发明提供一种像素驱动电路，包括：

第一晶体管，用于根据第一节点的电位生成驱动电流；

第二晶体管，用于检测和补偿第一晶体管的阈值电压偏差，通过响应第二扫描线信号而传送经第一晶体管传输的第一电源电压至第一节点；

第三晶体管，用于响应第二扫描线信号而传送数据信号电压至第二节点；

第四晶体管，用于响应第三扫描线信号而传送第一参考电压至第二节点；

第五晶体管，串联耦接于第一晶体管和发光元件之间，并且用于响应发光信号，通过第一晶体管向发光元件提供驱动电流；

第一电容器，用于存储传送至第一晶体管的第一电源电压；

第二电容器，用于存储传送至第二节点的数据信号电压；

发光元件，用于发出相应于通过第一晶体管生成的驱动电流的光；

其中，第一电容器的第一电极、第二电容器的第二电极以及第一晶体管的栅极在第一节点处电连接。

另一方面，为了解决上述技术问题，本发明提供一种像素电路的控制方法，用于驱动本发明实施例提供的像素驱动电路，控制方法包括依次设置的初始化阶段、第一电源电压和数据信号电压写入阶段、第一晶体管栅极电位调节阶段以及发光阶段；

在初始化阶段，第一扫描线信号为使能信号，第二扫描线信号为非使能信号，第三扫描线信号为非使能信号，发光信号为非使能信号；

在信号电压写入阶段，第一扫描线信号为非使能信号，第二扫描线信号为使能信号，第三扫描线信号为非使能信号，发光信号为非使能信号；

在第一晶体管栅极电位调节阶段，第一扫描线信号为非使能信号，第二扫描线信号为非使能信号，第三扫描线信号为使能信号，发光信号为非使能信号；

在发光阶段，第一扫描线信号为非使能信号，第二扫描线信号为非使能信号，第三扫描线信号为非使能信号，发光信号为使能信号。

第三方面，为了解决上述技术问题，本发明提供一种显示面板，显示面板包括多条扫描线、多条发光信号线与多条数据线，多条扫描线与多条数据线交叉设置，并限定出多个像素，每个像素包括本发明提供的任意一种像素驱动电路。

第四方面，为了解决上述技术问题，本发明提供一种显示装置，包括本发明提供的任意一种显示面板。

与现有技术相比，本发明提供的像素驱动电路及其控制方法和显示面板、显示装置具有如下有益技术效果：

本发明提供的像素驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管第五晶体管、第一电容器和第二电容器，在本像素驱动电路中，一方面，第一电容器与第二电容器串联设置，用以调节第一晶体管的栅极的电位，利用两电容器在像素驱动电路中的连接结构以及与阈值补偿电路连接结构的配合，使得第一晶体管产生的驱动电流与第一晶体管本身的阈值电压和第一电源电压无关，消除了第一晶体管间的阈值电压的差异及第一电源电压的压降这些因素对第一晶体管产生的影响，另一方面，数据信号电压和第一参考电压分别通过不同的信号输入端输入到第二节点，通过第二电容器自身的自举作用以及配合第一电容器和第二电容器的串联关系，将数据信号电压传递至第一晶体管的栅极，调节第一晶体管栅极的电位，避免了在两个相邻输出脉冲内由同一信号输出端先后输出数据信号电压和第一参考电压的情况出现，使得电路操作更加敏捷，降低集成电路的负载。本发明改善了采用本像素驱动电路的显示面板及显示装置的画面显示不均匀性，提高了显示面板及显示装置画面显示的均匀性和显示效果。

附图说明

图1为现有技术中的一种像素驱动电路的示意图；

图2为图1中所示的像素驱动电路的时序图；

图3为本发明实施例提供的一种像素驱动电路的示意图；

图4为图3中所示的像素驱动电路的时序图；

图5A为图4中t1阶段对应的工作电路图；

图5B为图4中t2阶段对应的工作电路图；

图5C为图4中t3阶段对应的工作电路图；

图5D为图4中t4阶段对应的工作电路图；

图6为本发明实施例提供的一种显示面板的示意图；

图7为本发明实施例提供的显示面板的扫描控制电路与扫描线的连接结构示意图；

图8为本发明实施例提供的一种显示装置的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在现有技术中，OLED显示器存在画面显示不均匀的现象，引起这种现象的原因有各驱动晶体管的阈值电压的差异对驱动发光元件发光的驱动电流大小的影响，各驱动晶体管的阈值电压的差异主要由以下两方面的因素造成，一方面，驱动晶体管的阈值电压在驱动晶体管长时间工作的情况下会发生漂移，另一方面，由于制造工艺导致每个驱动晶体管的阈值电压不尽相同，因此大量的研发方向转向对阈值电压的补偿。

图1和图2示出了一种现有技术中的像素驱动电路图及其时序图。图1为现有技术中的一种像素驱动电路的示意图，图2为图1中所示的像素驱动电路的时序图，如图1所示，像素驱动电路包括的晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6和电容器Cst，其中，晶体管M3作为电流驱动晶体管，为有机发光元件提供发光用驱动电流。结合图1和图2，图1所示的像素驱动电路包括如下工作过程：初始化阶段Time1：S1为低电平，S2和Emit为高电平，M5管导通，对节点No1进行复位，使其为一个低电位；数据信号写入及阈值抓取阶段Time2：S2为低电平，S1和Emit为高电平，M2、M3和M4管导通，数据电压Vdata经M2、M3和M4管传送至节点No1，利用M4管在电路中的连接方式，节点No1的电位为Vdata-|Vth|，其中Vth为晶体管M3的阈值电压；发光阶段Time3：Emit为低电平，S1和S2为高电平，M1、M3和M6管导通，M3管产生驱动电流驱动发光元件发光，M3管的电流值为I＝K*(Vsg-|Vth|)²＝K*(PVDD-Vdata)²，由此可知，驱动电流的大小与于驱动晶体管的阈值大小无关，补偿了阈值电压。但是，上述驱动电流的大小与电源电压PVDD有关，由于制造工艺的影响，以及传输PVDD至每行像素或每个子像素的引线的长短不一，导致传输电源电压PVDD时在引线上形成的压降(IR-Drop)不同，以至于传输给每行像素或每个子像素的电源电压不尽相同，因此会导致对多个像素电路施加同一数据电压时，流经像素电路中发光元件的电流有差异，进而出现显示装置发光不均匀的现象。

为解决上述技术问题，本发明实施例提供一种像素驱动电路。图3为本发明实施例提供的一种像素驱动电路的示意图，如图3所示，像素驱动电路包括：

第一晶体管T1，用于根据第一节点N1的电位生成驱动电流；

第二晶体管T2，用于检测和补偿第一晶体管T1的阈值电压偏差，通过响应第二扫描线信号SCAN2而传送经第一晶体管T1传输的第一电源电压VDD至第一节点N1；

第三晶体管T3，用于响应第二扫描线信号SCAN2而传送数据信号电压DATA至第二节点N2；

第四晶体管T4，用于响应第三扫描线信号SCAN3而传送第一参考电压VREF1至第二节点N2；

第五晶体管T5，串联耦接于第一晶体管T1和发光元件L之间，并且用于响应发光信号EMIT，通过第一晶体管T1向发光元件L提供驱动电流；

第一电容器C1，用于存储传送至第一晶体管T1的第一电源电压VDD；

第二电容器C2，用于存储传送至第二节点N2的数据信号电压DATA；

发光元件L，用于发出相应于通过第一晶体管T1生成的驱动电流的光；

其中，第一电容器C1的第一电极、第二电容器C2的第二电极以及第一晶体管T1的栅极在第一节点N1处电连接。

在本发明实施例提供的像素驱动电路中，第二晶体管传送经第一晶体管传输的第一电源电压至第一节点，同时补偿第一晶体管的阈值电压偏差，而且，数据信号电压和第一参考电压分别通过不同的信号输入端、在电路不同的工作阶段输入到第二节点，通过第一电容器和第二电容器的配合，将数据信号电压传递至第一晶体管的栅极，调节第一晶体管栅极的电位。与现有技术相比，如此设计，使得第一晶体管产生的驱动电流与第一晶体管本身的阈值电压和第一电源电压无关，消除了第一晶体管间的阈值电压的差异及第一电源电压的压降这些因素对第一晶体管产生的影响，从而使各驱动晶体管在相同数据信号电压下形成的驱动电流保持一致。另外，利用第一参考电压端提供的第一参考电压以及与第二电容器自身的自举作用、第一电容器和第二电容器的串联结构的配合实现对数据信号电压的传递，避免了在两个相邻输出脉冲内由同一信号输出端先后输出数据信号电压和第一参考电压的情况出现，使得电路操作更加敏捷，降低集成电路的负载。采用本像素驱动电路消除了带来显示不均匀问题的因素，改善显示效果。同时，本发明提供的像素驱动电路结构简单，适用于采用多晶硅、非晶硅、氧化物材料制作的薄膜晶体管组成的像素驱动电路，易于大规模生产和应用。

各元件在像素驱动电路中的具体连接方式如图3所示，下面结合附图对其进行说明。

在一种可实施方式中，继续参考图3，第一晶体管T1的源极电连接于接收第一电源电压VDD的第一电源电压输入端，第一晶体管T1的漏极耦接于发光元件L。其中，第一晶体管T1的栅极的电位与第一节点N1的电位相同，第一晶体管T1可根据第一节点N1的电位处于对应的导通或截止状态。在第一晶体管T1处于导通的状态下，第一晶体管T1可用于传输第一电源电压VDD，将第一电源电压VDD从第一晶体管T1的源极传输到第一晶体管T1的漏极。第一晶体管T1的漏极耦接于发光元件L，当第一晶体管T1的漏极与发光元件L之间为通路时，第一晶体管T1产生的驱动电流可传输至发光元件L，用于驱动发光元件发光L。

在一种可实施方式中，继续参考图3，第二晶体管T2的栅极响应第二扫描线信号SCAN2，第二晶体管T2的源极电连接于第一晶体管T1的漏极，第二晶体管T2的漏极电连接于第一晶体管T1的栅极，第二晶体管T2响应第二扫描线信号SCAN2，以二极管的形式连接第一晶体管T1，以补偿第一晶体管T1的阈值电压。第二晶体管T2的栅极可响应第二扫描线信号SCAN2的使能信号使第二晶体管T2处于导通状态，此时第一晶体管T1的栅极与第一晶体管T1的漏极相连，第二晶体管T2使第一晶体管T1具有二极管式的结构，当第一晶体管T1也同时处于导通状态时，第一电源电压VDD可依次经第一晶体管T1和第二晶体管T2并被传送至第一晶体管T1的栅极，由于第一电容器C1的第一电极与第一晶体管T1的栅极在第一节点N1处电连接，此时第一电容器C1可用于储存第一电源电压VDD，同时，第一晶体管T1的源极和第一晶体管T1的栅极之间的阈值电压Vth也被存储在第一电容器C1中。

在一种可实施方式中，继续参考图3，第三晶体管T3的栅极响应第二扫描线信号SCAN2，第三晶体管T3的源极电连接于接收数据信号电压DATA的数据信号电压输入端，第三晶体管T3的漏极电连接于第二电容器C2的第一电极。采用此连接方式，第三晶体管T3可响应第二扫描线信号SCAN2的使能信号使第二晶体管T3处于导通状态，数据信号电压DATA经第三晶体管T3传输至第二电容器C2的第一电极，第二电容器C1可存储数据信号电压DATA。此处第二电容C2的第一电极可被理解为位于第二节点N2处。

在一种可实施方式中，继续参考图3，第四晶体管T4的栅极响应第三扫描线信号SCAN3，第四晶体管T4的源极电连接于第二电容器C2的第一电极，第四晶体管T4的漏极电连接于接收第一参考电压VREF1的第一参考电压输入端。第四晶体管T4可响应第三扫描线信号SCAN3的使能信号而处于导通状态，第一参考电压VREF1可经第四晶体管T4传输至第二电容器C2的第一电极。第一参考电压用于将数据信号电压DATA传递至第一节点N1，第一参考电压VREF1利用第二电容器C2自身的自举作用以及第一电容器C1和第二电容器C2的串联结构，实现对第一节点N1的电位的调节，将数据信号电压DATA传递至第一节点。

在一种可实施方式中，继续参考图3，第一电容器C1的第二电极电连接于接收第一电源电压VDD的第一电源电压输入端。采用此连接方式，在第一电容器C1充电或放电过程中，第一电源电压输入端可为第一电容器C1的第二电极提供一个稳定电位，在电容器C1用于维持第一节点N1的电位的阶段，确保第一节点N1的电位不变，另外，第一电容器C1的第二电极与第一晶体管T1的源极均电连接于第一电源电压输入端，减少了像素驱动电路设置的信号输入端的数量，简化了电路设计，减少了电路走线的数量，便于生产应用。可选地，第一电容器C1的第二电极可以电连接于一个不同于第一电源电压输入端的固定电位输入端。

在一种可实施方式中，继续参考图3，本发明实施例提供的像素驱动电路进一步还包括第六初始化晶体管T6，用于响应第一扫描线信号SCAN1，传送第二参考电压VREF2，放电存储在第一电容器C1的电压；第六初始化晶体管T6的栅极响应第一扫描线信号SCAN1，第六初始化晶体管T6的源极电连接于第一晶体管T1的栅极，第六初始化晶体管T6的漏极电连接于接收第二参考电压VREF2的第二参考电压输入端。第六初始化晶体管T6可响应第一扫描线信号SCAN1而处于导通状态，第二参考电压VREF2可经第六初始化晶体管T6而传输至第一晶体管T1的栅极，用于对第一晶体管T1的栅极进行复位，可选地，当第一晶体管为PMOS型晶体管时，第二参考电压VREF2为一低电平。

需要说明的是，当第一晶体管T1为PMOS型晶体管时，为保证像素驱动电路正常工作，第二参考电压VREF2与第一电源电压VDD需满足如下关系：VDD>VREF2+Vth。

可选地，第二参考电压输入端与接收第一参考电压的第一参考电压输入端为同一输入端。采用此设计，可以在保证像素驱动电路正常工作的基础上，减少信号输入端的数量，简化像素驱动电路的设计，减少了电路走线的数量，便于生产应用。

在一种可实施方式中，继续参考图3，本发明实施例提供的像素驱动电路进一步包括第七复位晶体管T7，用于响应第三扫描线信号SCAN3，传送第一参考电压VREF1至发光元件L，第七复位晶体管T7的栅极响应第三扫描线信号SCAN3，第七复位晶体管T7的源极电连接于发光元件L，第七复位晶体管T7的漏极电连接于接收第一参考电压VREF1的第一参考电压输入端。第四晶体管T4的漏极和第七复位晶体管T7的漏极均电连接于第一参考电压输入端，且第四晶体管T4的栅极和第七复位晶体管T7的栅极均可响应第三扫描线信号SCAN3的使能信号，而使第四晶体管T4和第七复位晶体管T7均处于导通状态，第一参考电压VREF1通过第四晶体管T4传输至第二电容器C2的第一电极，同时，第一参考电压VREF1通过第七复位晶体管T7传输至发光元件L，在同一阶段内，在同一扫描线信号的使能信号的控制下，可同时完成对第二电容器C2的电极电位的调节以及对发光元件L的复位，在确保像素电路正常工作的基础上，简化了电路的操作，且减少了电路走线的数量。可以理解的是，第四晶体管T4和第七复位晶体管T7响应同一扫描信号的使能信号，第四晶体管T4和第七复位晶体管T7为同一控制类型的晶体管，四晶体管T4和第七复位晶体管T7可同时为PMOS型晶体管或者，四晶体管T4和第七复位晶体管T7可同时为NMOS型晶体管。可选地，第七复位晶体管T7的源极电连接于发光元件L的阳极，第一参考电压VREF1为低电平，具有低电平的第一参考电压VREF1可经第七复位晶体管T7传输至发光元件L的阳极，对发光元件L进行复位。

在上述可实施方式中，发光元件L的阴极耦接于第二电源电压输入端，为发光元件提供第二电源电压VEE。

可以理解的是，当第一晶体管T1为PMOS型晶体管时，由于PMOS型晶体管的阈值电压一般为负值，为了保证第一晶体管T1能正常工作，对应的第一电源电压VDD一般为正电压，第二电源电压VEE一般为接地电压或为负电压。

在上述可实施方式中，晶体管为PMOS型晶体管，与晶体管在像素驱动电路中的连接关系相配合，改善显示不均匀问题。

可选地，一个像素驱动电路中的晶体管可以均为NMOS型晶体管，或者一个像素驱动电路中的部分晶体管为PMOS型晶体管，部分晶体管为NMOS型晶体管。在保持像素驱动电路的逻辑关系不变的情况下，可以对上述可实施方式中的像素驱动电路做出适当调整，以使像素驱动电路在实现相同电路逻辑关系的基础上，能够正常工作，并实现相同的功能。

在另一种可实施方式中，本发明实施例提供一种像素驱动电路的控制方法，该控制方法可用于本发明实施例提供的像素驱动电路上，该控制方法包括依次设置的初始化阶段、第一电源电压和数据信号电压写入阶段、第一晶体管栅极电位调节阶段以及发光阶段；

在初始化阶段，第一扫描线信号为使能信号，第二扫描线信号为非使能信号，第三扫描线信号为非使能信号，发光信号为非使能信号；

在信号电压写入阶段，第一扫描线信号为非使能信号，第二扫描线信号为使能信号，第三扫描线信号为非使能信号，发光信号为非使能信号；

在第一晶体管栅极电位调节阶段，第一扫描线信号为非使能信号，第二扫描线信号为非使能信号，第三扫描线信号为使能信号，发光信号为非使能信号；

在发光阶段，第一扫描线信号为非使能信号，第二扫描线信号为非使能信号，第三扫描线信号为非使能信号，发光信号为使能信号。

图4示出了应用于像素驱动电路的一种时序图。图4为图3中所示的像素驱动电路的时序图，需要说明的是，图4所示的时序图可适用于晶体管均为PMOS型晶体管的情况。

如图4所示，在初始化阶段t1，第一扫描线信号SCAN1为低电平，第二扫描线信号SCAN2为高电平，第三扫描线信号SCAN3为高电平，发光信号EMIT为高电平；

在信号电压写入阶段t2，第一扫描线信号SCAN1为高电平，第二扫描线信号SCAN2为低电平，第三扫描线信号SCAN3为高电平，发光信号EMIT为高电平；

在第一晶体管栅极电位调节阶段t3，第一扫描线信号SCAN1为高电平，第二扫描线信号SCAN2为高电平，第三扫描线信号SCAN3为低电平，发光信号EMIT为高电平；

在发光阶段t4，第一扫描线信号SCAN1为高电平，第二扫描线信号SCAN2为高电平，第三扫描线信号SCAN3为高电平，发光信号EMIT为低电平。

可以理解的是，当晶体管均为NMOS型晶体管时，第一扫描线信号、第二扫描线信号、第三扫描线信号以及发光信号的电压均对应相反。

上述各个阶段对应的工作电路图分别如图5A-图5D所示，下面结合图4和图5A-图5D，详细描述本发明实施例提供的像素驱动电路在t1-t4阶段的工作过程。图5A为图4中t1阶段对应的电路工作图，图5B为图4中t2阶段对应的电路工作图，图5C为图4中t3阶段对应的电路工作图，图5D为图4中t4阶段对应的电路工作图。在下述描述中，以1表示高电平信号，以0表示低电平信号。

在初始化阶段t1，SCAN1＝0，SCAN2＝1，SCAN3＝1，EMIT＝1，像素驱动电路中各元件的工作情况如图5A所示，第一扫描线信号SCAN1控制第六初始化晶体管T6处于导通状态，第二扫描线信号SCAN2控制第二晶体管T2、第三晶体管T3处于截止状态，第三扫描线信号SCAN3控制第四晶体管T4和第七复位晶体管T7处于截止状态，发光信号EMIT控制第五晶体管T5处于截止状态。第二参考电压VREF2经第六初始化晶体管T6传送至第一晶体管T1的栅极(可以理解为同第一节点N1处)，第二参考电压VREF2对第一晶体管T1进行初始化。在此阶段中，第一电容器C1的第一电极的电位与第二参考电压VREF2相等，第一电容器C1的第二电极的电位与第一电源电压VDD相等。

在信号电压写入阶段t2，SCAN1＝1，SCAN2＝0，SCAN3＝1，EMIT＝1，像素驱动电路中各元件的工作情况如图5B所示，第一扫描线信号SCAN1控制第六初始化晶体管T6处于截止状态，第二扫描线信号SCAN2控制第二晶体管T2、第三晶体管T3处于导通状态，第三扫描线信号SCAN3控制第四晶体管T4和第七复位晶体管T7处于截止状态，发光信号EMIT控制第五晶体管T5处于截止状态。一方面，在第一电源电压VDD写入过程中，第一晶体管T1处于导通状态，第一电源电压VDD依次经第一晶体管T1和第二晶体管T2传送至第一节点N1，即第一晶体管T1的栅极，第一电源电压VDD也同时传送至第一电容器C1的第一电极，此时第一电容器C1开始充电，直至第一晶体管T1的栅极和第一晶体管T1的漏极的电位均等于第一电源电压VDD与第一晶体管T1的阈值电压的绝对值两者的差值时，第一晶体管T1截止，第一电容器C1停止充电，第一电容器C1存储了第一电源电压VDD，同时也存储了第一晶体管T1的阈值电压，此时，第一电容器C1的第一电极的电位为VDD-|Vth|。另一方面，在数据信号DATA写入过程中，数据信号电压DATA经第三晶体管T3传送至第二电容器C2的第一电极，第二电容器C2开始充电，用以存储数据信号电压DATA，在充电结束时，第二电容器C2的第一电极的电位等于数据信号电压DATA。由于第二电容器C2的第二电极与第一电容器C1的第一电极电连接，因此，在此阶段中，第二电容器C2的第二电极的电位也为VDD-|Vth|。

在第一晶体管栅极电位调节阶段t3，SCAN1＝1，SCAN2＝1，SCAN3＝0，EMIT＝1，像素驱动电路中各元件的工作情况如图5C所示，第一扫描线信号SCAN1控制第六初始化晶体管T6处于截止状态，第二扫描线信号SCAN2控制第二晶体管T2、第三晶体管T3处于截止状态，第三扫描线信号SCAN3控制第四晶体管T4和第七复位晶体管T7处于导通状态，发光信号EMIT控制第五晶体管T5处于截止状态。一方面，第一参考电压VREF1经第四晶体管T4传送至第二节点N2，也就是第二电容器C2的第一电极。此时，第二电容器C2的第一电极的电位由数据信号电压DATA的大小跳变为第一参考电压VREF1，配合电容器自身的自举作用，以及第一电容器C1和第二电容器C2的串联关系，第二电容器C2的第二电极的电位以及第一电容器C1的第一电极的电位均变为VDD-|Vth|+c2*(VREF1-DATA)/(c1+c2)，其中c1和c2分别表示第一电容器C1和第二电容器C2的电容。由于第一晶体管T1的栅极与第二电容器C2的第二电极以及第一电容器C1的第一电极均相连，第一晶体管T1的栅极的电位也变为VDD-|Vth|+c2*(VREF1–DATA)/(c1+c2)，在此过程中，数据信号电压DATA被传递至第一晶体管T1的栅极。另一方面，第一参考电压VREF1可经第七复位晶体管T7传输至发光元件L，对发光元件L进行复位。

在发光阶段t4，SCAN1＝0，SCAN2＝1，SCAN3＝1，EMIT＝1，像素驱动电路中各元件的工作情况如图5D所示，第一扫描线信号SCAN1控制第六初始化晶体管T6处于截止状态，第二扫描线信号SCAN2控制第二晶体管T2、第三晶体管T3处于截止状态，第三扫描线信号SCAN3控制第四晶体管T4和第七复位晶体管T7处于截止状态，发光信号EMIT控制第五晶体管T5处于导通状态。第一晶体管T1的栅极的电位为VDD-|Vth|+c2*(VREF1–DATA)/(c1+c2)，当第一晶体管T1的栅极的电位VDD-|Vth|+c2*(VREF1–DATA)/(c1+c2)为第一晶体管T1的栅极的使能信号时，第一电源电压输入端与发光元件L之间形成通路，第一晶体管T1产生的驱动电流I1经第五晶体管T5传输至发光元件L并驱动发光元件L发光，驱动电流I1的大小满足如下关系：I1＝K*(Vsg-|Vth|)²＝K*(VDD-(VDD-|Vth|+c2*(VREF1–DATA)/(c1+c2))-|Vth|)²＝K*[c2*(DATA–VREF1)/(c1+c2)]²，其中K为结构参数，相同结构中此数值相对稳定，此处可以将其作为一常量。因而可以看出第一晶体管T1产生的的驱动电流I1不受第一晶体管T1的阈值电压的影响，且和第一电源电压VDD无关，仅与数据信号电压DATA以及第一参考电压VREF1有关，从而消除了由于工艺制程及长时间工作造成的各第一晶体管T1的阈值电压差异以及提供第一电源电压的各条走线上产生的压降的差异对第一晶体管T1造成的影响，从而改善显示的不均匀性。

在另一种可实施方式中，本发明实施例提供一种显示面板，如图6所示，图6为本发明实施例提供的一种显示面板的示意图。显示面板包括多条扫描线SCAN、多条发光信号线EMIT与多条数据线DATA，多条扫描线SCAN与多条数据线DATA交叉设置，并限定出多个像素P，每个像素P包括本发明提供的任意一种像素驱动电路PC。需要说明的是，图6示意性示出多个像素P呈五行四列排布的一种排布方式，在具体实施时，显示面板包括的像素的数量及像素排布的行数与列数可以根据具体实施情况进行设定，本发明对此不作限定。

具体地，继续参考图6，扫描线SCAN、发光信号线EMIT与数据线DATA同像素驱动电路PC对应连接，分别为像素驱动电路PC提供扫描线信号、发光信号和数据信号。与同一像素驱动电路PC连接的扫描线SCAN包括至少三条扫描线，扫描线SCAN包括第一扫描线SCAN1、第二扫描线SCAN2和第三扫描线SCAN3，图6中示出了与同一像素驱动电路连接的扫描线为三条扫描线的一种实施方式，在行方向上，每一像素行中均对应分布三条扫描线，分别为第一扫描线SCAN1、第二扫描线SCAN2和第三扫描线SCAN3，每一像素行中还对应分布一条发光信号线EMIT；在列方向上，每一像素列中对应分布一条数据线DATA。具体地，扫描线信号包括第一扫描线信号SCAN1、第二扫描线信号SCAN2和第三扫描线信号SCAN3。其中第一扫描线SCAN1可传输第一扫描线信号SCAN1，第二扫描线SCAN2可传输第二扫描线信号SCAN2，第三扫描线SCAN3可传输第三扫描线信号SCAN3。第一扫描线信号SCAN1、第二扫描线信号SCAN2和第三扫描线信号SCAN3的脉冲宽度和脉冲高度均相同，第二扫描线信号SCAN2可看作由第一扫描线信号SCAN1延迟单个脉冲的时段形成，第三扫描线信号SCAN3可看作由第二扫描线信号SCAN2延迟单个脉冲的时段形成(具体可参考图4)。

图7为本发明实施例提供的显示面板的扫描控制电路与扫描线的连接结构示意图。结合图6和图7，显示面板还包括扫描控制电路SC和发光控制电路EC，扫描控制电路SC包括多个级联单元U，级联单元U与扫描线SCAN对应连接；其中，与同一像素驱动电路PC连接的三条扫描线SCAN分别与依序相邻的三个级联单元U连接。示例性地，如图7所示，第一级联单元U1、第二级联单元U2、第三级联单元U3依序相连，与同一像素驱动电路PC连接的第一扫描线SCAN1、第二扫描线SCAN2和第三扫描线SCAN3分别与第一级联单元U1、第二级联单元U2、第三级联单元对应相连U3，即第一级联单元U1为该像素驱动电路PC提供第一扫描线信号SCAN1，第二级联单元U2为该像素驱动电路PC提供第二扫描线信号SCAN2，第三级联单元U3为该像素驱动电路提供第三扫描线信号SCAN3。其中，可将第一扫描线信号、第二扫描线信号和第三扫描线信号中的任意一种扫描线信号看作是当前扫描线信号，当前扫描线信号由与该像素电路所在的像素行对应设置的级联单元输出，如图7所示，可将第一级联单元U1提供的扫描线信号作为当前扫描线信号，将第二级联单元U2提供的扫描线信号作为下一行像素驱动电路的当前扫描线信号。采用本设计，像素驱动电路可通过借用相邻级联单元提供的扫描线信号实现电路功能，简化了扫描控制电路的结构，降低了设计难度。

同时，本发明提供的显示面板包括上述实施例提供的像素驱动电路，在像素电路中，第一晶体管产生的驱动电流与第一晶体管本身的阈值电压和第一电源电压无关，消除了第一晶体管间的阈值电压的差异及第一电源电压的压降这些因素对第一晶体管产生的影响。另外，数据信号电压和第一参考电压分别通过不同的信号输入端输入到第二节点，通过第二电容器自身的自举作用以及配合第一电容器和第二电容器的串联关系，将数据信号电压传递至第一晶体管的栅极，调节第一晶体管栅极的电位，避免了在两个相邻输出脉冲内由同一信号输出端先后输出数据信号电压和第一参考电压的情况出现，使得电路操作更加敏捷，降低集成电路的负载。因此，本发明实施例提供的显示面板既消除了采用本像素驱动电路的显示面板存在的显示不均匀的问题，提高了显示面板的显示均一性，改善了显示效果，又简化了显示面板中的扫描控制电路的结构，降低了设计难度。

需要说明的是，图7为了清晰表示像素驱动电路与扫描控制电路的连接关系，只示意性的画出了一个像素驱动电路与扫描控制电路的连接关系，本领域技术人员可结合具体实施方式的描述及附图内容得到其他像素驱动电路与扫描控制电路的连接关系。

在另一种可实施方式中，本发明实施例提供一种显示装置，该显示装置包括上述的显示面板。本发明实施例提供的显示装置可包括手机、平板电脑、可穿戴显示设备以及其他对显示均一性有需求的显示设备。如图8所示，图8为本发明实施例提供的一种显示装置。

本发明实施例提供的显示装置中的显示面板包括本发明实施例提供的像素驱动电路，且该像素电路具有如下技术效果：该像素驱动电路消除了第一晶体管间的阈值电压的差异及第一电源电压的压降这些因素对第一晶体管产生的影响，从而使各驱动晶体管在相同数据信号电压下形成的驱动电流保持一致，同时增加了电路操作的敏捷性，降低了集成电路的负载。因此，消除了显示装置存在的显示不均匀的问题，提高了显示装置的显示均一性，改善了显示效果。

需要特别说明的是，本发明实施例中所说的“耦接”指的是两个元器件之间的电性连接，包括直接电性连接和间接的电性连接。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (13)

1.一种像素驱动电路，其特征在于，包括：

第一晶体管，用于根据第一节点的电位生成驱动电流；

第二晶体管，用于检测和补偿所述第一晶体管的阈值电压偏差，通过响应第二扫描线信号而传送经所述第一晶体管传输的第一电源电压至所述第一节点；

第三晶体管，用于响应所述第二扫描线信号而传送数据信号电压至第二节点；

第四晶体管，用于响应第三扫描线信号而传送第一参考电压至所述第二节点；

第五晶体管，串联耦接于所述第一晶体管和发光元件之间，并且用于响应发光信号，通过所述第一晶体管向发光元件提供驱动电流；

第一电容器，用于存储传送至所述第一晶体管的所述第一电源电压；

第二电容器，用于存储传送至所述第二节点的所述数据信号电压；

发光元件，用于发出相应于通过所述第一晶体管生成的驱动电流的光；

其中，所述第一电容器的第一电极、所述第二电容器的第二电极以及所述第一晶体管的栅极在所述第一节点处电连接；

所述第三晶体管的栅极响应所述第二扫描线信号，所述第三晶体管的源极电连接于接收所述数据信号电压的数据信号电压输入端，所述第三晶体管的漏极电连接于所述第二电容器的第一电极；

在初始化阶段，第一扫描线信号为使能信号，第二扫描线信号为非使能信号，第三扫描线信号为非使能信号，发光信号为非使能信号；

在信号电压写入阶段，所述第一扫描线信号为非使能信号，所述第二扫描线信号为使能信号，所述第三扫描线信号为非使能信号，所述发光信号为非使能信号；

在第一晶体管栅极电位调节阶段，所述第一扫描线信号为非使能信号，所述第二扫描线信号为非使能信号，所述第三扫描线信号为使能信号，所述发光信号为非使能信号；

在发光阶段，所述第一扫描线信号为非使能信号，所述第二扫描线信号为非使能信号，所述第三扫描线信号为非使能信号，所述发光信号为使能信号。

2.如权利要求1所述的像素驱动电路，其特征在于，所述第一晶体管的源极电连接于接收所述第一电源电压的第一电源电压输入端，所述第一晶体管的漏极耦接于所述发光元件。

3.如权利要求2所述的像素驱动电路，其特征在于，所述第二晶体管的栅极响应所述第二扫描线信号，所述第二晶体管的源极电连接于所述第一晶体管的漏极，所述第二晶体管的漏极电连接于所述第一晶体管的栅极，所述第二晶体管响应所述第二扫描线信号，以二极管的形式连接所述第一晶体管，以补偿所述第一晶体管的阈值电压。

4.如权利要求1所述的像素驱动电路，其特征在于，所述第四晶体管的栅极响应所述第三扫描线信号，所述第四晶体管的源极电连接于所述第二电容器的第一电极，所述第四晶体管的漏极电连接于接收所述第一参考电压的第一参考电压输入端。

5.如权利要求1所述的像素驱动电路，其特征在于，所述第一电容器的第二电极电连接于接收所述第一电源电压的第一电源电压输入端。

6.如权利要求1所述的像素驱动电路，其特征在于，进一步包括：第六初始化晶体管，用于响应第一扫描线信号，传送第二参考电压，放电存储在所述第一电容器的电压；

所述第六初始化晶体管的栅极响应所述第一扫描线信号，所述第六初始化晶体管的源极电连接于所述第一晶体管的栅极，所述第六初始化晶体管的漏极电连接于接收所述第二参考电压的第二参考电压输入端。

7.如权利要求6所述的像素驱动电路，其特征在于，所述第二参考电压输入端与接收所述第一参考电压的第一参考电压输入端为同一输入端。

8.如权利要求1所述的像素驱动电路，其特征在于，进一步包括：

第七复位晶体管，用于响应所述第三扫描线信号，传送所述第一参考电压至所述发光元件；

所述第七复位晶体管的栅极响应所述第三扫描线信号，所述第七复位晶体管的源极电连接于所述发光元件，所述第七复位晶体管的漏极电连接于接收所述第一参考电压的第一参考电压输入端。

9.如权利要求1-8任意一项所述的像素驱动电路，其特征在于，所述晶体管为PMOS型晶体管。

10.一种像素驱动电路的控制方法，其特征在于，用于驱动如权利要求1-9任一项所述的像素驱动电路。

11.一种显示面板，其特征在于，所述显示面板包括多条扫描线、多条发光信号线与多条数据线，所述多条扫描线与所述多条数据线交叉设置，并限定出多个像素，每个所述像素包括如权利要求1-9任一项所述的像素驱动电路。

12.如权利要求11所述的显示面板，其特征在于，所述扫描线、所述发光信号线与所述数据线同所述像素驱动电路对应连接，分别为所述像素驱动电路提供扫描线信号、发光信号和数据信号；

与同一所述像素驱动电路连接的所述扫描线包括至少三条所述扫描线，所述扫描线包括第一扫描线、第二扫描线和第三扫描线；

所述显示面板还包括扫描控制电路和发光控制电路，所述扫描控制电路包括多个级联单元，所述级联单元与所述扫描线对应连接；

其中，与同一所述像素驱动电路连接的三条所述扫描线分别与依序相邻的三个所述级联单元连接。

13.一种显示装置，其特征在于，包括如权利要求11或12所述的显示面板。