TWI779745B - 用於降低串擾之像素電路 - Google Patents

用於降低串擾之像素電路 Download PDF

Info

Publication number
TWI779745B
TWI779745B TW110127542A TW110127542A TWI779745B TW I779745 B TWI779745 B TW I779745B TW 110127542 A TW110127542 A TW 110127542A TW 110127542 A TW110127542 A TW 110127542A TW I779745 B TWI779745 B TW I779745B
Authority
TW
Taiwan
Prior art keywords
pixel
transistor
data
data signal
voltage
Prior art date
Application number
TW110127542A
Other languages
English (en)
Other versions
TW202209297A (zh
Inventor
約翰 哈默
查爾斯 Ｉ 雷維
Original Assignee
美商Ｏｌｅｄ沃克斯有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商Ｏｌｅｄ沃克斯有限責任公司 filed Critical 美商Ｏｌｅｄ沃克斯有限責任公司
Publication of TW202209297A publication Critical patent/TW202209297A/zh
Application granted granted Critical
Publication of TWI779745B publication Critical patent/TWI779745B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Stereophonic System (AREA)
  • Picture Signal Circuits (AREA)
  • Optical Filters (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

本發明揭示一種主動矩陣顯示器，其包括:：一電源VDD ；行及列之一像素陣列，各發光像素具有一個別控制之分段電極及一對置電極；一驅動電路，其包括：至少一個資料線，其對沿一行之各像素供應一資料信號，其中該資料信號控制其源極及汲極連接於該電源VDD 與該分段電極之間的一驅動電晶體之閘極；及至少一個掃描線，其對沿一列之各像素供應控制一掃描電晶體之閘極之一掃描信號，該掃描電晶體使該資料信號能夠自該資料線載入至該驅動電晶體之該閘極；及一像素控制電路，其與該分段電極電接觸，其中該像素控制電路基於該像素之該資料信號之值來防止由該像素發射光。該像素控制電路包括輸出控制一旁通電晶體之一信號之一決策電路，每當該資料信號指示該像素應不發射時，該旁通電晶體防止發射。此降低串擾，尤其在OLED微顯示器中。

Description

用於降低串擾之像素電路
本發明係關於一種像素電路，且更特定言之，本發明係關於一種用於降低串擾之像素電路。
顯示器中之串擾係在由一個像素提供之發射亮度非有意地受另一像素影響之位置。此係非所要的，因為受影響之像素不再根據影像信號提供準確亮度且因此會使影像之品質降級。取決於串擾之量及性質，顯示器中諸如色彩再現、對比度(最大亮度與最小亮度之間的差)、灰階、解析度及「鬼影」之重要因數全部會受負面影響。
涉及個別控制像素產生一影像之任何及所有類型之顯示器會在一定程度上受串擾影響。例如，串擾可影響LED、量子點及OLED裝置之影像品質。串擾問題趨向於獨立於顯示器類型。例如，電致發光顯示器(ELD)顯示器、背光液晶顯示器(LCD)、包含微LED顯示器之發光二極體顯示器(LED)、有機發光二極體顯示器(OLED)、電漿顯示器(PDP)、立體顯示器及量子點顯示器(QLED)全部會因串擾而遭受一定程度之影像降級。串擾問題亦趨向於獨立於顯示器中光產生引擎之類型；例如，基於LED、OLED、量子點等等之顯示器全部會受影響。通常，平板顯示器(即，非CRT)中之像素由某種類型之矩陣定址控制，諸如主動矩陣或被動 矩陣設計。此等兩個設計會遭受串擾問題。
在一些情況中，串擾可歸因於顯示器本身之控制電路系統，諸如寄生電容或殘餘電流。然而，對大多數設計而言，此往往不是一大問題。
非所有顯示器遭受相同程度之串擾且一些類型可更易受串擾問題影響。特定言之，其中個別像素較小且一起相對緊密定位之微顯示器(通常為主動矩陣裝置)易受串擾問題影響。同樣地，取決於透過垂直堆疊有機層之電荷遷移之OLED顯示器亦可歸因於橫向遷移而易受串擾問題影響。此等形式之串擾效應之一討論可見於：Diethelm等人之「Quantitative analysis of pixel crosstalk in AMOLED displays」，Journal of Information Display，19(2)，61(2018)；Pennick等人之「Modelling crosstalk through common semiconductor layers in AMOLED displays」，J.Soc.Info.Display，26(9)，546(2018)；及Braga等人之「Modeling Electrical and Optical Cross-Talk between Adjacent Pixels in Organic Light-Emitting Diode Displays」，Soc.Info.Display Digest，50(S1)，Paper 3.3(2019)。
通常，一微顯示器係小於2英寸對角線(約5cm)低至小於0.25"對角線之超小型顯示器大小。在大多數情況中，微顯示器之解析度較高且像素節距通常為5微米至15微米。在20世紀90年代末首次商業引入，其常用於背投電視、頭戴式顯示器(HMD)、抬頭顯示器(HUD)、電子尋像器(EVF)、近眼顯示器、擴增實境裝置、虛擬實境裝置、智慧手錶及其他可穿戴裝置及數位攝影機。微顯示器可由各種光產生技術製成，其尤其包含微LED(發光二極體)及有機發光二極體(OLED)。
當前，微LED微顯示器係基於採用自標準LED之一標準氮化鎵(GaN)晶圓。此方法具有以一相對較低價格提供無壽命問題之高亮度顯示裝置之潛力。一般而言，標準GaN晶圓圖案化為微LED陣列。接著，微LED顯示器藉由整合微LED陣列及電晶體來產生。然而，此方法具有若干製造問題，其包含在電晶體上單片形成微LED、像素間距、色彩產生及歸因於個別微LED之間的色彩及亮度之變動之空間均勻性。
OLED技術共用微顯示器之微LED技術之諸多有吸引力特徵。其係自發光的，具有極佳影像品質，高效，且具有一超高色彩再現及寬色彩空間。再者，在電晶體上形成一OLED比形成一微LED容易很多且成本更低，因為OLED層可真空沈積或直接塗佈於電晶體背板上。另一方面，OLED可具有有限亮度及有限壽命。
因此，從成本及可製造性之角度看，OLED微顯示器非常有吸引力。此等裝置通常將在一非導電基板(諸如玻璃)或矽背板上使用主動矩陣TFT電路系統來控制個別像素。通常，此等將使用具有由背板中之電路系統控制之一個別控制電極之OLED調配物製造。就OLED而言，其可經調配使得各像素經不同調配(即，各個別像素發射紅色(R)、綠色(G)或藍色(B)光)或OLED跨所有像素共同調配且發射白光，使得當結合一彩色濾光器陣列(CFA)使用時，形成個別R、G或B像素。其中，跨所有像素共同之OLED調配物係較佳的，因為其製造更便宜且更容易。
串擾可由光學及化學/電機制兩者引起。會增加串擾量之一些光學程序包含裝置內之光散射及波導。光學交叉可發生於內部產生光之任何類型之裝置中。針對具有跨所有像素之共同層之OLED，會增加串擾之一些化學/電程序包含自一主動像素區域至相同層內之一相鄰非主動像 素區域之橫向載子遷移。此電荷遷移可在相鄰像素中產生電壓及電流且導致來自該像素之非所要及非有意發射。
期望來自所有源之像素之間的串擾量係該像素之總發射量之10%或更少，較佳地3%或更少，且最佳地1%或更少。
可認為存在可導致串擾之多個機制。短程模式(0.2μm至0.7μm)呈現為橫向電荷載子與光學機制之一組合。中程模式(3μm至7μm)交互作用呈現為主要歸因於橫向電荷載子遷移但可部分歸因於光學機制。長程模式(50μm至200μm)交互作用呈現為主要歸因於自一主動像素區域至一非主動區域之光散射。亦可認為存在根據像素節距基於波導之對串擾之一甚至更長程光學貢獻。
用於最小化歸因於一顯示裝置內之光學程序之串擾問題之一些有用方法包含：
- 使用像素界定層、散射層或像素之間的其他類型之光學障壁或結構，其有助於限制光行進至像素內且最小化跨不同像素之光行進。例如，參閱US10483310B2、US20170038597A1；US20190056618A1；CN110416247A及CN110429196A。
- 在具有一彩色濾光器陣列(CFA)之裝置中，最佳化彩色濾光器用於減少空氣/玻璃界面與反射陽極之間的光波導，其包含使用經專門設計以吸收依相對於基板法線方向之高角度行進之光之光學濾光層。例如，參閱US20160065914。
- 光散射因散射位點減少而減少。特定言之，應最小化底部電極上或底部電極附近之小顆粒碎屑量。散射亦可自陰極或陽極之粗糙度發生，其可取決於用於沈積之組合物及程序(例如參閱Shen等人之「Efficient Upper-Excited State Fluorescence in an Organic Hyperbolic Metamaterial」，Nano Lett.，18(3)，1693-1698(2018))。
- 總體電極表面應在兩個主動像素區域上及像素之間儘可能平坦及平滑。特定言之，已知形成像素之間的一PDL(像素界定層)且在像素區域內之陽極之表面上方延伸之突起、隆起或其他結構可用於將光散射回像素區域中且防止其進入一相鄰(不發光)像素。然而，當存在覆蓋結構之較厚OLED層時，此方法不那麼有效。截留於較厚層內之光更有可能在層內內部反射，使得其可經由結構行進至另一側。若電極及OLED層均勻平坦，則在顯示器之層內波導之光更有可能不中斷，直至其被吸收或到達顯示器之邊緣。
- 使用層間吸收體用於波導光。
- 藉由背板之電介質來進行光吸收。
用於最小化歸因於OLED裝置中之載子遷移之串擾問題之一些有用方法包含：
- 使用像素界定層、溝渠、分離器、劃分器或像素之間的其他類型之實體障壁或結構，其有助於限制發端像素內之載子遷移且最小化至一不同像素之任何載子遷移。例如，參閱US20210151714、US2020388658、US2020/0066815、US20190280062A1、US20190006443A、US20180180951A1、CN110148619A及CN110634922A。
- 在一OLED之分段陽極下方使用一接地平面。例如，參閱US10128317。
- 藉由改變具有高載子遷移率之層(例如HIL、HTL、CGL、ETL及EIL)中之層厚度及組合物(以增大「薄片電阻」)來減少橫向電荷載子遷 移。特定言之，電荷載子(電洞或電子)在一主動區域內產生且可跨發光區域與不發光區域之間的間隙橫向移動。此一問題呈現為主要發生於緊鄰或靠近電極之一者之層中。在一些情況中，CGL(電荷產生層)亦可做貢獻，因為其具有非常高載子遷移率。可認為陽極上之共同HIL及HTL層可為問題之最大貢獻者。似乎一旦在一個陽極墊上之HIL之激勵區域中產生電洞，則其可遷移至一相鄰陽極墊且歸因於電洞之所得電壓可超過OLED之臨限電壓Vth且(標稱上不發光)像素因此發射光而不考量該像素之影像信號。另外，電洞可作為電子進入導電陽極墊且以非常小橫向電阻橫向流動通過陽極。在陽極墊之遠側處，電流可傳回至HIL中(作為電洞)以跳至下一不發光陽極墊。因此，載子遷移問題可不僅受限於相鄰陽極墊之間的一較短距離，且亦可具有一較長距離分量。為此，應仔細注意兩個電極且尤其是陽極之厚度及組合物。具有較小載子遷移率之較薄有機層有助於最小化此等非所要載子遷移程序。例如，參閱US20170317308A1。
- 藉由修改層以在電極段之間的區域中具有較高電阻來減少橫向電荷載子遷移。例如，參閱US20201772651。
- 具有高載子遷移率之有機層之材料選擇。特定言之，材料可經選擇以最小化其對串擾之貢獻。據此而言，添加至HIL之p摻雜物(例如F4-TCNQ、F6-TCNNQ或HAT-CN)之類型及含量以及HTM(例如芳香胺化合物，諸如NPB或螺環TTB)在HIL或HTL中之選擇可為很重要的。僅p摻雜物或非摻雜HIL亦可為有效的。在一些情況中，可使用一非摻雜HIL及一p摻雜HTL。無機HIL材料(諸如MoO3)(其可與有機材料混合)亦可具有優點。例如，參閱US20170330918A1；US20170301864A1；及US20170301861A1。
- 在OLED中，用於產生來自HIL之電荷進入陽極之一障壁之HIL及陽極之設計係有利的。
亦可藉由補償驅動信號來降低串擾。原始影像信號可經調整以補償歸因於串擾之藉由各像素之光發射之差異以達成所要發射。然而，此要求可預測存在於各影像中之各像素中之串擾量且針對各影像圖框重新計算影像信號。此大幅增加運算需求以及總運算時間。此增加裝置之成本以及影響回應時間。在此一方法中，高色彩飽和度之區域中可存在無法僅依靠此方法由顯示器再現之色彩體積之部分。
一般而言，串擾在被認為具有最小或無(「黑色」)光發射或相對低發射之像素中最明顯且最受關注。此係因為與有意來自像素之低或無發射相比，由串擾產生之額外非有意光(即使很少)變成總發射之一非常大百分比。將由串擾產生之少量光添加至具有高發射之一像素應為不明顯的。
在其中一像素之發射與相鄰或空間上靠近之像素之間存在大差異之情形中，串擾亦更成問題。此可依據其中亮度較低或「黑色」(不發射或最小發射率)之像素靠近其中亮度較高或處於其最大位準之像素。串擾問題亦可涉及其中單色發射像素(例如一紅色像素)靠近發射一不同色彩之像素(例如一綠色像素)之情形，即使兩者之亮度值類似。再者，若不同於一相鄰發光像素之色彩之一色彩之一不發光像素由於串擾而發射該不同色彩，則高度飽和之主色及副色無法由顯示器實現。
存在其中具有低或無發射之像素靠近高發射像素定位之兩種常見情形。第一種情形係根據影像。應注意，大多數影像係相關的；即，靠在一起之像素通常將具有一類似發射量，因此串擾程度在區域內將 相對較低。例如，在一大黑色補片中間或一大白色補片中間將很少有串擾。僅在影像之邊緣或邊界處將存在像素之間的大發射差異。因此，歸因於串擾，發射之相關區域可不均勻且在中心不同於沿邊界。相同問題亦發生於相關單色像素上，其中色彩混合將沿邊緣及邊界更明顯。
第二種情形係其中發射藉由掃描通過個別像素而非所有像素同時發光來產生之一顯示器。此等裝置之實例包含被動矩陣及主動矩陣顯示器。在此等顯示器中，像素配置成行及列之一矩陣。在主動矩陣顯示器中，產生根據沿一特定列之各像素之影像對應於所需亮度之一資料信號。接著，一掃描線允許資料信號沿該特定列傳遞至像素，且像素根據資料信號產生所需亮度。接著，產生下一列之資料信號且啟動下一列之掃描線，使得下一列中之像素可產生亮度。此逐列掃描經重複以產生整個影像且在待偵測視覺之臨限值內發生。然而，串擾允許一些像素在其當時認為處於一「切斷」狀態中時產生光。
因此，每當像素被認為處於一「切斷」或最小發射狀態中時，期望藉由移除或耗散供應至一像素之光產生部分之任何電壓或電流來防止歸因於像素化顯示裝置中之串擾而自像素發射。儘管此一解決方案可應用於任何種類之顯示器，但其在應用於一OLED微顯示器時特別適合，且在OLED係與CFA組合使用之一多模式(白色)微腔OLED時甚至更值得期望。此係因為多模式微腔OLED中之共同層允許自一個「接通」像素至可為「切斷」之另一相鄰像素之載子遷移，因此在相鄰「切斷」像素中產生足夠電壓來引起發射，因為一微腔OLED中之層必然較厚(以產生微腔)，其促進橫向載子遷移，且針對具有3個或更多個發光單元堆疊之多模式OLED微顯示器，由於驅動此等多堆疊OLED所需之高電壓。此亦適用 於在指定像素內具有個別沈積之R、G及B發射材料之OLED微顯示器，但其中所有像素共用至少一個共同OLED層。
US20100091001A1及US8035580兩者描述一種用於數位驅動一OLED之像素電路。使用在像素處於一「切斷」狀態中時將一OLED之陽極連接至電壓源(其可設定為小於OLED之陰極處之電位之一電位)之一旁通電晶體來防止歸因於透過一驅動電晶體之電流洩漏之像素發射。當針對該列像素啟動一掃描線時，相同資料信號施加於旁通電晶體及驅動電晶體兩者之閘極。
CN107134257B描述一種用於使用將一OLED之陽極連接至一低壓源VSENSE之一電晶體來防止歸因於一電荷產生層(CGL)內之載子遷移之像素發射之像素電路。連接電晶體之閘極由與用於控制驅動電晶體之掃描線分離之一掃描線控制。
US10665161B2描述一種用於防止歸因於透過一驅動電晶體之電流洩漏之像素發射之像素電路，其中存在可引起驅動電流之一流動繞過發光元件之一放電區段。放電區段含有其閘極由與控制驅動電晶體之掃描信號分離之一掃描信號控制之一電晶體。
US9324264B2描述一種用於使用在像素處於一「切斷」狀態中時將一OLED之陽極連接至VVAR(其可設定為小於OLED之陰極處之電位之一電位)之一旁通單元(具有一旁通電晶體)來防止像素發射之像素電路。在各種實施例中，旁通電晶體之閘極由一掃描線或一單獨DC電壓供應控制。
US9123294B2描述一種用於補償驅動TFT之臨限電壓之像素電路。作為電路之部分，存在允許驅動電流繞過OLED使得無發射來自 像素之一電晶體。此電晶體之閘極由用於控制驅動電晶體之閘極之相同掃描線或一不同掃描線控制。
US20030112205A1描述一種可使用使跨像素累積之電荷放電之一放電電路來減少殘餘影像現象發生之像素電路。放電電路含有其閘極由掃描線控制之一旁通電晶體。
US202000066815揭示一種具有一洩漏電流槽以防止像素之間的串擾之像素電路，其含有位於一串列連接之驅動電晶體與發射電晶體之間的連接與一接地之間的一洩漏電流控制電晶體。洩漏電流控制電晶體之閘極由針對顯示器中之所有像素相同之VBIAS而非一資料信號控制。
US20180180951描述一種具有一像素電路之顯示裝置，像素電路具有其源極連接至一驅動電晶體與一發光裝置之陽極之間的一節點且其汲極連接至可為一接地之一電位供應線之一電晶體。此電晶體之閘極由一掃描線控制。
US20100253666描述一種具有一放電電晶體之像素電路，放電電晶體連接於位於一驅動電晶體與其閘極由一掃描信號控制之像素之間的一節點之間。
Lin等人之「UHD AMOLED Driving Scheme of Compensation Pixel and Gate Driver Circuits Achieving High-Speed Operation」(J.Elec.Devices Soc.，6，26(2017))描述一種用於補償Vth之變動之像素電路。作為電路之部分，存在允許驅動電流繞過OLED之與OLED及VSS電接觸之一電晶體。此旁通電晶體之閘極由不同於用於控制掃描電晶體(其控制驅動電晶體之閘極)之掃描線之一掃描線控制。
Kimura等人之「New pixel driving circuit using self- discharging compensation method for high resolution OLED micro displays on a silicon backplane」(J.Soc.Info.Display，25(3)，167(2017))揭示一種用於亮度均勻性之像素電路，其包含在OLED之陽極與VSS之間用於提高對比度之一旁通電路。此旁通電路具有其閘極由不同於用於控制掃描電晶體(其控制驅動電晶體之閘極)之掃描線之一掃描線控制之一電晶體。
Kwak等人之「Organic Light-Emitting Diode-on-Silicon Pixel Circuit Using the Source Follower Structure with Active Load for Microdisplays」(Japanese Journal of Applied Physics，50，03CC05(2011))描述一種用於提高均勻性之像素電路，其包含位於一發射電晶體與OLED之陽極之間的一節點與一接地之間的一旁通電路。此旁通電晶體之閘極連接至節點，使得Vg=Vs以限制發射電晶體處之汲極電壓。此之目的係不超過電晶體之最大允許Vds。
Vogel等人之「OLED microdisplays in near-to-eye applications：challenges and solutions」(Proc.SPIE 10335，Digital Optical Technologies，1022502(2017))描述製造OLED微顯示器之問題。其指出「高亮度處之挑戰供應及調變2V至高達7V(或甚至更高，取決於OLED堆疊架構)之動態範圍位準處之正向電壓朝向各OLED像素；此需要積體驅動電晶體能夠承受5V或更高之電壓擺動。即，用於高級混合信號CMOS程序之一高電壓……」。此參考亦指出「歸因於具有約5V之可行電壓掃描之不透明CMOS背板，僅可整合頂部發射單一及雙重單元。」其描述需要一較高操作電壓之OLED組態，其導致電晶體需要經額定以依大於5V之電壓操作及導致此較高電壓電晶體將對孔徑比及像素大小產生 影響。
本發明之一些重要特徵包含(但不限於)：一種主動矩陣顯示器，其包括：一電源VDD(1)；行及列之一像素陣列，各發光像素(2)具有一個別控制之分段電極(109)及一對置電極(125)；一驅動電路，其包括：至少一個資料線(3)，其對沿一行之各像素(2)提供一資料信號(VDATA)，其中該資料信號(VDATA)控制其源極及汲極連接於該電源VDD(1)與該分段電極(109)之間的一驅動電晶體(T1)之閘極；及至少一個掃描線(4)，其對沿一列之各像素(2)供應控制一掃描電晶體(T4)之閘極之一掃描信號(VSCAN)，該掃描電晶體(T4)能夠將該資料信號(VDATA)自該資料線(3)載入至該驅動電晶體(T1)之該閘極；及一像素控制電路(5)，其與該分段電極(109)電接觸，其中該像素控制電路(5)基於該像素(2)之該資料信號(VDATA)之值來防止由該像素(2)發射光。
該像素控制電路(5)可附接至沿電線定位於該驅動電晶體(T1)與該分段電極(109)之間的一節點(NODE1)。該像素控制電路(5)藉由具有允許該分段電極(109)與一槽(6)之間電連接之一旁通電晶體(T3)來防止光發射，每當該資料信號(VDATA)指示該像素(2)應不發射或具有低於一臨限值之發射時，該槽(6)將電壓及/或電流排放至低於光發射所需之位凖的一位準。當該像素(2)之該資料信號(VDATA)之該值指示發射高於一臨限值時，停用該像素控制電路(5)。
該像素控制電路(5)可包括：一決策子單元(9)，其比較該資料信號電壓VDATA與一參考電壓VREF且基於該比較來提供一輸出電壓VOUTPUT；及一鎖存子單元(10)，其自該決策子單元(9)接收該輸出電壓 VOUTPUT且控制該旁通電晶體(T3)以基於VOUTPUT來允許或不允許該分段電極(109)與該槽(6)之間電連接。
另外，每當該掃描信號(VSCAN)指示該掃描電晶體(T4)應防止將該資料信號(VDATA)載入至該驅動電晶體(T1)之該閘極且將VOUTPUT設定為停用該旁通電晶體(T3)時，該旁通電晶體(T3)允許該分段電極(109)與一槽(6)之間電連接，該槽(6)將電壓及/或電流排放至低於光發射所需之位凖的一位準。
該像素控制電路(5)可包括：一決策子單元(9)，其比較該資料信號電壓VDATA與一參考電壓VREF且基於該比較來提供一輸出電壓VOUTPUT；一電晶體(TB)，其閘極由一掃描信號VSCAN控制且串聯連接於該決策子單元(9)與該旁通電晶體(T3)之閘極之間，使得每當VSCAN使得該電晶體(TB)經啟用使得VOUTPUT施加於該旁通電晶體(T3)之該閘極時，基於VOUTPUT之值來允許或不允許該分段電極(109)與一槽(6)之間電連接。
上述像素控制電路之任何者，其中VREF及該電源VDD(1)之電壓相同。
上述顯示器可為一OLED微顯示器，尤其在該等發光像素(2)使用具有一彩色濾光器陣列(129A、129B、129C)之一多模式微腔OLED形成，可另外具有三個或更多個發光單元(113、117、121)堆疊，或可具有5V或更大之一臨限電壓Vth時。
上述顯示器之任何者，其中該驅動電晶體(T1)與該分段電極(109)之間串聯連接一開關電晶體(T6)，使得該驅動電晶體(T1)及該開關電晶體(T6)在該電源(1)與該分段電極(109)之間串聯。該驅動電晶體 (T1)及該開關電晶體(T6)兩者可為p通道電晶體且該旁通電晶體(T3)可為一n通道電晶體。
上述顯示器具有降低串擾效應。
1:電源/電源供應器
2:發光元件/像素
3:資料線
4:掃描線
5:像素控制電路(PCC)
6:槽
7:第二電源
8:參考源/參考線/參考信號
9:決策電路/子單元
10:鎖存電路
11:分流時脈
12:電源
13:信號線
14:信號線
15:掃描線
17:旁通線
18A:反相器電路系統
18B:反相器電路系統
19:決策電路/子單元
20:比較器電路
21:比較器電路
22:比較器電路
24:PCC
82:步驟1
84:步驟2
86:步驟3
88:步驟4(若「接通」)
90:步驟4(若「切斷」)
92:步驟5
94:步驟6
96:步驟7
100:像素電路
103:矽背板
105:平坦化層
107:電接點
109:分段電極
109A:導電電極層
109B:反射層
111:有機發光二極體(OLED)層
113:紅色發光單元
115:第一電荷產生層(CGL)
117:綠色發光單元
119:第二CGL
121:藍色光產生單元
123:OLED層
125:對置電極/頂部電極
127:囊封層
129B:彩色濾光器
129G:彩色濾光器
129R:彩色濾光器
130:微腔
150:像素電路
200:像素電路
250:像素電路
275:像素電路
285:像素電路
300:像素電路
350:像素電路
400:微顯示器
450:像素電路
C1:儲存電容器
MP1:掃描電晶體
MP2:驅動電晶體
NODE1:節點/電連接
N1:汲極連接/電連接
N2:電連接
Q1:雙極接面電晶體(BJT)
Q2:BJT
Q4:BJT
R1:電阻器
R2:電阻器
R3:電阻器
R4:電阻器
TB:電晶體
T1:驅動電晶體
T3:旁通電晶體
T4:掃描電晶體/選擇電晶體
T5:第二旁通電晶體
T6:開關電晶體/快門電晶體
T11:比較器電路中之電晶體
T12:比較器電路中之電晶體
T13:比較器電路中之電晶體
T14:比較器電路中之電晶體
T15:比較器電路中之電晶體
VBIAS:電源
VCC:外部操作電壓源
VDD:電源/供應電壓
VREF:參考電壓
VDATA:資料信號電壓/資料信號/電壓信號
VEE:外部操作電壓源
VSCAN:掃描信號
Z1:齊納二極體
圖1展示用於一OLED之一簡單先前技術控制電路。
圖2展示具有一基本像素控制電路之一基本發明像素電路100。
圖3展示具有一更詳細像素控制電路之一發明像素電路150。
圖4展示使用BJT組件之像素控制電路之一決策電路部分之一個實施例。
圖5展示使用BJT組件之像素控制電路之一決策電路部分之另一實施例。
圖6展示使用CMOS組件之像素控制電路之一決策電路部分之另一實施例。
圖7展示具有一更詳細像素控制電路之一發明像素電路200。
圖8展示用於像素電路200之操作之一流程圖。
圖9A展示具有一像素控制電路且添加具有由掃描線控制之一電晶體T5之一電路之一發明像素電路250。
圖9B展示一發明像素電路300，其係250之一變體。
圖9C展示一發明像素電路350，其係250之另一變體。
圖10A展示一發明像素電路275。
圖10B展示275之一決策電路9之一個實施例之細節。
圖11展示一發明像素電路285。
圖12展示其中OLED係一多模式微腔之一OLED微顯示器400之橫截面。
圖13展示適合於微顯示器之一發明像素電路450。
相關申請案之交叉參考
本申請案主張2020年8月19日以代理檔案號為OLWK-0023-USP1申請之美國臨時申請案第63/067516號之權利。
參考名稱為「STACKED OLED MICRODISPLAY WITH LOW-VOLTAGE SILICON BACKPLANE」且2021年1月26日以代理檔案號OLWK-0021-A-PCT申請之PCT申請案PCT/US21/15031及名稱為「OLED DISPLAY WITH PROTECTION CIRCUIT」且2021年1月26日以代理檔案號OLWK-0021-B-PCT申請之PCT申請案PCT/US21/15038。亦參考名稱為「MULTIMODAL MICROCAVITY OLED WITH MULTIPLE BLUE-EMITTING LAYERS」、2019年11月26日以代理檔案號OLWK-0020-US申請、現為美國專利11,031,577之非臨時美國申請案16/695,191。
應注意，所描述之特徵之任何者可視期望不受限制地依任何順序或程度組合，除非不相容。
為了本發明之目的，術語「上」或「上方」意謂所涉及之結構位於另一結構上方，即，在與基板對置之側上。「頂部」、「最上」或「上」係指更遠離基板之一側或表面，而「底部」、「最下」或「下」係指 最靠近基板之側或表面。除非另有說明，否則「上」應被解譯為兩個結構可直接接觸或其等之間可存在中間層。就「層」而言，應瞭解，一層具有兩個側或表面(一最上及最下)，且可存在多個層而不受限於一單一層。
針對發光單元或層，R指示主要發射紅光(>600nm，期望在620nm至660nm之範圍內)之一層，G指示一層主要發射綠光(500nm至600nm，期望在540nm至565nm之範圍內)，且B指示主要發射藍光(<500nm，期望在440nm至485nm之範圍內)之一層。重要的是應注意，R、G及B層可產生所指示之範圍外之一定程度之光，但量總是小於主色。Y(黃色)指示發射大量R及G兩種光且B光量少得多之一層。「LEL」意謂發光層。除非另有說明，否則波長以真空值而非原位值表示。
OLED堆疊之臨限電壓(Vth)可藉由在大量光發射開始返回至電壓軸之後線性外推I-V曲線來估計。因為此方法不準確(因為OLED之I-V回應曲線無法在其回應範圍內完全線性)，所以依此方式計算之值不準確。一大體範圍係+/-10%。
主動矩陣顯示器一般被理解為具有配置成正交行及列之二維陣列之一個別控制像素陣列。然而，亦應瞭解，「行」及「列」係主觀術語且不隱含任何特定定向，而是僅在一單一像素處重疊之個別像素之兩個群組。通常，在主動矩陣技術中，「行」一般被描繪為在陣列中在一垂直方向上對準且「列」一般被描繪為在陣列中在一水平方向上對準。同樣地，沿一「行」之所有像素存在共同電連接，其通常指稱「資料線」且被描繪為在一垂直方向上；以及沿一「列」之所有像素存在共同電連接，其通常指稱「掃描」或「選擇」線且被描繪為在一水平方向上。然而，此等習知術語可或可不反映像素之實際實體位置。一般應瞭解，發送至一像素 之「資料信號」控制該像素所需之亮度量，而「掃描或選擇信號」控制「資料信號」被發送及由像素接收之時序。
在主動矩陣顯示器中，各像素必須具有與其他像素之個別控制電極分離且不同之至少一個別控制電極用於操作。換言之，與跨所有像素共同或連續相比，各像素之個別控制電極部分被「分段」或劃分成個別控制部分。通常，像素電路至發光元件之電連接透過分段電極形成。應注意，在本描述之背景中，一「像素」充當一單一、均勻及最小單元且不進一步細分。例如，可產生白光之一彩色像素(即，一彩色影像中之一離散點)可由三個分離但空間相關之「像素」構成，各發射R、G或B光之一者，其等一起充當彩色像素之子像素。應進一步注意，一像素可由一單一發光元件或全部一起共同作用之多個共同控制之發光元件組成。
在下文中，術語「切斷」及「接通」一般用於指涉一特定元件或特徵且可具有取決於元件之類型之不同要求。針對一像素，「切斷」意謂無(或低於一臨限值之一最小量)光自像素發射且「接通」意謂高於一最小位準(高於一臨限值)之至少一些光被發射。「接通」可意謂完全發射或部分發射，即，高於最小值(其期望為零)之某一發射位準。針對像素中之光產生引擎(即，OLED或LED)，「切斷」意謂無高於一最小亮度之可量測亮度且「接通」意謂存在高於最小值之可量測亮度。針對諸如p通道及n通道電晶體之NMOS/PMOS電路元件，「切斷」意謂除任何洩漏電流之外，Ids基本上為零；「接通」意謂Ids係非零且至少一些電流通過電晶體。此適用於包含掃描、驅動、發射及旁通電晶體之所有電晶體而不考量電晶體之類型。在此等元件中，「切斷」或「接通」由施加於裝置之閘極之電壓控制。就一資料或掃描信號而言，「切斷」意謂施加於像素電路(特 定言之，一電晶體之閘極)之一資料值使得任何/所有下文將描述之「切斷」條件發生；類似地，「接通」意謂施加於像素電路(特定言之，一電晶體之閘極)之一資料值使得任何/所有下文將描述之「接通」條件發生。
「切斷」之一像素應具有不超過最大發射之1%可產生，且更佳地0.01%。理想地，一「切斷」像素應完全無發射。一「切斷」像素亦可稱為一「暗」或「黑色」像素，其係等效術語。
最小發射量可根據將取決於特定顯示器之類型及特性之一臨限發射值來界定或設定。通常，臨限值可為像素能夠發射之最大發射之1%或更小，期望小於最大發射之0.1%且最期望為零發射。
顯示器中之資料或影像信號由控制電路系統發送至各子像素以控制其發射位準。通常，此等影像信號不連續，而是量化為產生上限或最大發射位準之信號與不產生或產生最小發射量之信號之間的某數目個位準。此等位準稱為碼值或CV(及其他名稱)。用於顯示器中之一常見系統係其中CV=0指示無發射且CV=255指示最大發射，使得兩個極值之間存在254個離散中間位準。例如，在一8位元sRGB類色彩編碼中，1%強度對應於約CV 26，而0.01%對應於小於一個CV，但應注意，使用超過8個位元或使用一不同非線性編碼將意謂1%或0.01%將對應於不同CV。理想地，在CV術語中，應用PCC電路之發射臨限值應<30 CV，期望<5 CV且最期望0 CV或等效值，若非8位元sRGB類色彩編碼。
顯示器中之資料或影像信號由控制電路系統發送至各子像素以控制其發射位準。通常，此等影像信號不連續，而是量化為產生上限或最大發射位準之信號與不產生或產生最小發射量之信號之間的某數目個位準。此等位準稱為碼值或CV(及其他名稱)。用於顯示器中之一常見系 統係其中CV=0指示無發射且CV=255指示最大發射，使得兩個極值之間存在254個離散中間位準。因此，在使用0至255之間的CV值來控制各像素單元之亮度之一系統中，用於啟動該像素單元之PCC之一臨限值可為CV=3或更小且最期望CV為零。
上述主動矩陣像素電路之用途係基於來自資料線之信號來「接通」發光元件(以引起某一位準之發射)或「切斷」發光元件(無發射或最小發射)。來自掃描線之信號僅控制資料信號施加於像素之時序。每當資料信號之值滿足以下準則之任一者時，不會發生來自像素之發射：- 其中資料信號之值不足以引起像素電路允許該像素發射光；- 其中分段電極處之電壓小於或等於對置電極處之電壓；- 其中分段電極處之電壓減去對置電極處之電壓小於發光元件之臨限電壓；- 其中由像素電路根據分段電極處之資料信號提供之電流不足以引起像素發射光。分段電極處之電流可小於陽極墊之1微安培/cm2。
因此，為了本發明之目的，每當資料信號具有由顯示控制器預期使得上述任準則之任何者將被滿足之一值時，一像素被視為「切斷」，及每當資料信號具有經預期使得上述準則之任何者不會被滿足之一值時，一像素被視為「接通」。應注意，即使一像素根據資料信號之值而「切斷」，但仍可歸因於串擾或其他因數(諸如透過電晶體之電流洩漏)而存在一些發射。
本發明之像素電路期望為矽背板之部分。矽背板源自矽晶圓(亦稱為一切片或基板)。其係用於製造積體電路之半導體(諸如結晶矽(c-Si))之一切片。晶圓充當內建於晶圓中及晶圓上之微電子裝置之基板。 其經歷諸多微製造程序，諸如摻雜、離子植入、蝕刻、各種材料之薄膜沈積及光微影圖案化。最後，個別微電路藉由晶圓切割來分離且封裝為一積體電路。晶圓自具有一規則晶體結構之晶體生長，其中矽具有含一晶格間距之一金剛石立方結構。當切割成晶圓時，表面在稱為晶體定向之若干相對方向之一者上對準。矽晶圓一般並非100%純矽，而是形成有添加至熔體且將晶圓界定為塊狀n型或p型之一初始雜質摻雜濃度之硼、磷、砷或銻。關於背景，參閱「Flat Panel Display Manufacturing」(Souk,L.,Ed.，2018)中之第7章。期望矽背板係一單晶Si晶圓。
為提供用於操作堆疊OLED之控制電路系統，將薄膜電晶體(TFT)連同其他組件(諸如電容器、電阻器、連接線及其類似者)提供於矽晶圓之表面上。例如，參閱：T.Arai之「High Performance TFT Technologies for the AM-OLED Display manufacturing」，Thesis，Nara Institute of Science and Technology，2016；M.K.Han之Proc.of ASID ’06，8-12 Oct，New Delhi；US9066379；及US10163998。應瞭解，TFT可或可不併入矽晶圓作為TFT結構之部分或可自沈積於表面上之單獨材料製備。
TFT可使用各種半導體材料製造。矽基TFT之特性取決於矽之結晶狀態；即，半導體層可為非晶矽、微晶矽，或其可退火成多晶矽(包含低溫多晶矽(LTPS)及雷射退火)。
具有適合控制電路系統之矽背板之製造係一非常熟知、易理解及可預測技術。然而，由於製造程序及設備之成本及複雜性，建造製造一特定背板之設施通常不切實際。相反地，晶圓代工已廣泛用於行業中，其中微電子裝置之功能特性已變得更標準化。此標準化允許設計與製 造分離。遵守適當設計規則之一設計可由具有相容製造方法之不同公司更容易且更便宜製造。為此，矽背板上之控制電路系統一般受限於選自由背板之製造商提供之一系列選項之標準組件之使用。例如，矽背板之一製造商可提供將各種電晶體設計(諸如1.8V、2.5V、3.3V、5V、8V及12V)併入至一客戶之設計中之選項，但無法提供(不花大錢)不包含於所提供之設計中之電晶體。
為了本申請案之目的，「低壓(LV)」界定為經設定大小及設計以依5V或更低安全且可靠地操作之類比微電子組件。「中壓(MV)」微電子裝置一般被視為在9V至12V之範圍內，而「高壓(HV)」微電子裝置一般被視為在18V至25V之範圍內。應注意，此等電壓額定值由製造商設定且製造商不推薦超過各電晶體之設定最大電壓。
在電啟動之後產生光(發光)之主動矩陣顯示器已沈積或整合至位於矽晶片上之一薄膜電晶體(TFT)陣列上，其中TFT陣列充當一系列開關以控制流動至各個別像素之電流。通常，此連續電流由各像素處之至少兩個TFT控制(以觸發發光)，其中一個TFT用於啟動及停止一儲存電容器之充電且另一TFT用於將產生一恆定電流所需之位準處之一電壓源提供至像素。
此繪示於圖1中，圖1表示先前技術主動矩陣像素設計之最簡單形式。在主動矩陣顯示器中，存在控制各個別像素且位於背板之顯示區域內之一單一像素電路。具有像素記憶體之最簡單主動矩陣像素電路使用兩個電晶體及一個電容器。電流驅動電晶體MP2通常自供應電壓VDD連接至發光元件之一分段電極。一個TFT(MP2)驅動元件之電流且另一TFTMP1充當一開關以取樣及保持至儲存電容器C1上之一電壓，如所展示。 存在控制通過驅動電晶體MP2之電流(IVDD或ISD)之一資料線(VDATA)。存在控制掃描(選擇)電晶體MP1且因此控制儲存電容器C1之充電之一選擇線。一般而言，電晶體具有固有電容，因此可取決於電晶體之固有電容及通過電晶體之洩漏電流而無需額外電容。在圖1之後的圖中，為清楚起見，可已自圖式省略存在之任何電容器。
圖2展示用於藉由每當像素之資料信號使得像素不應發射任何光時確保該像素之分段電極處之電壓及/或電流總是維持低於發射所需之位準來控制一顯示器中之串擾量之一基本像素電路100。如所提及，各種串擾源可引起在像素之分段電極處發生足以實現一定程度之發射之電壓及/或電流量，而不考量該像素是否已接收足以引起發射之一資料信號。特定言之，由串擾產生之足以在由於資料信號而被認為不發射之一像素中引起發射之電壓及/或電流係有問題的。
在一個別像素之基本像素電路100中，存在連接至一驅動電晶體T1之源極之一電源1及連接至T1之汲極之一發光元件2之分段電極。T1之閘極透過一掃描(選擇)電晶體T4之源極及汲極連接至一資料線3。T4之閘極連接至一掃描線4。資料線3供應通常為一電壓之一資料信號VDATA。掃描線4供應通常為一電壓之一掃描信號VSCAN。存在附接至位於T1之汲極與發光元件2之分段電極之間的NODE1之一像素控制電路(PCC)5。PCC 5亦連接至資料線3以及一槽6。發光元件2之對置電極連接至一第二電源7。在此實例中，T1及T4係p通道電晶體。
NODE1係沿電線定位於驅動電晶體與像素(2)之間的一電連接。期望無其他電組件串聯連接於NODE1與發光元件(2)之間。期望NODE1與電源(1)之間串聯至少一個驅動電晶體。
就操作而言，每當透過資料線3及選擇電晶體T4輸送至T1之閘極之資料信號使電流通過T1時，電源1會將足夠電力供應至發光元件2之分段電極，因此，像素將根據資料信號之量值發射。選擇電晶體T4由掃描線4控制以選擇一個別像素列。在未選擇之像素列中，T4防止來自資料線3之電壓流動至驅動電晶體T1之閘極，因此T1使電流無法自電源1流動至發光元件2之分段電極，因此像素不應改變其發射直至掃描線將像素重新連接至資料線。
每當資料信號使得其不會使電流能夠通過T1(即，不期望自像素發射)時，PCC 5有助於藉由使分段電極2處之電壓及/或電流維持低於引起光發射所需之電壓及/或電流來防止來自串擾之像素中之增加發射。PCC 5使用資料信號作為輸入。每當資料信號使得其不會引起像素發射或僅具有非常低發射時，PCC 5將分段電極2電連接至槽6，其使電壓及/或電流維持在低於引起像素發射必需之位準之一位凖。然而，每當資料信號使得其將引起像素發射時，PCC 5不將分段電極2連接至槽6。依此方式，每當資料信號使得像素被認為不發射時，防止像素發射，即使該像素處歸因於串擾而存在足以用於發射之電壓及/或電流。當認為像素發射高於某一最小量時，PCC 5不參與像素之驅動。應注意，PCC 5是否將分段電極2連接至槽6取決於自資料線3接收之資料信號之值且獨立於列是否透過掃描線4選擇。
PCC 5係像素電路100之一整合部分。像素電路之整合部分意謂PCC 5與驅動電晶體及像素下方及主動顯示區域內之像素電路之其他組件一起局部定位於背板中。根據圖框週期內像素之資料信號，PCC 5每次僅控制一個像素。其不控制通常由一掃描或選擇線選擇之沿相同列之其 他像素。
PCC 5並非為判定及控制資料信號及掃描/選擇信號之時序之裝置電路系統(一顯示控制器)之部分；此控制器電路系統通常位於主動顯示區域外部。一般而言，顯示(影像)控制器將複數個影像信號轉換為複數個影像資料信號且將其傳輸至資料驅動器。控制器接收一垂直同步信號Vsync、一水平同步信號Hsync及一時脈信號，產生用於控制掃描驅動器、發射控制驅動器及資料驅動器之控制信號，且將其等傳輸至適當線。此外，控制器產生用於控制電源供應器之控制信號且將其傳輸至電源供應器。儘管控制器之內部操作可使用資料信號及掃描信號來「接通」或「切斷」一特定像素，但此不同於本發明，其中在局部個別像素電路中且基於資料信號來判定啟用一「切斷」像素之旁通。
槽6係控制像素之分段電極處之電壓之一像素電路組件。其可含有至一電源VBIAS之一電連接，電源VBIAS使電壓維持低於像素之Vth以防止發射。VBIAS之電源供應佈線較佳為所有像素共有以使背板更簡單、更緊湊及更低成本(更少遮罩層級)。槽6亦可連接至一接地或具有至像素之對置電極125之一電連接(通常為VSS)。
圖3展示一基本像素電路150，其類似於圖2中之電路100。特定言之，PCC 5(在虛線框內)具有連接於NODE1與槽6之間的一旁通電晶體T3。旁通電晶體T3之閘極經由連接至資料線3之一決策電路9控制。當決策電路9判定資料信號之值足以引起像素發射光高於某一預定量時，T3之閘極處之電壓經設定使得T3不會將電流自NODE1傳遞至槽6。然而，當決策電路9判定資料信號使得像素不應發射光(或小於某一預定發射量)時，T3之閘極處之電壓經設定使得NODE1及槽6電接觸，因此存在於 分段電極處之任何電壓及/或電流(例如歸因於來自任何源之電串擾)將被移除，因此像素將不具有發射。在此實施例中，決策電路9僅使用來自資料線3之資料信號作為輸入來判斷如何設定T3之閘極處之電壓。一般而言，旁通電晶體T3經控制使得其藉由適當控制閘極電壓來完全「接通」(允許電連接)或「切斷」(無電連接)。
如所提及，決策電路9基於該像素之資料信號判定像素應「接通」或「切斷」且接著適當啟動T3以允許或不允許電位自分段電極2傳遞至槽6。T3之此控制可僅基於資料信號且無其他輸入。僅基於資料信號之此判定可依各種方式或方法進行。
例如，考量具有像素電路之一顯示器之一實例，其中表示為電壓VDATA之資料信號在來自像素之發射應「切斷」時為零及每當來自像素之發射應「接通」時為高態(非零)。在此情況中，VDATA可直接且無修改地用作鎖存電路10之輸入，如圖7中之200中所展示。接著，鎖存電路10之輸出VLATCH將相同於VDATA(零或高態)，但透過圖框之剩餘部分固定在該值直至重設。若驅動電晶體及掃描電晶體(及快門電晶體T6(若存在)；參閱圖11)係p通道電晶體且T3係n通道電晶體，則若至T3之閘極之輸出電壓VLATCH為零，則T3將「切斷」，但若VLATCH呈高態，則T3將「接通」。然而，在一些驅動方法中，VDATA可能不足以引起T3完全「接通」。此係非期望的，因為當像素「切斷」時，其不會允許存在任何電流繞過像素。在此情況中，作為決策電路9之部分，一非零VDATA可啟動連接T3之閘極與具有足以「接通」T3之一位準之另一電源(例如電源1之電壓VDD)之一開關，或VDATA可藉由包含一電壓倍增器電路來變換為一較高電壓。可視需要另外存在一電壓限制器電路(通常包含一齊納二極體)。
圖3亦展示決策電路9與一參考源8之間視情況存在一電連接。在一個實施例中，可藉由比較資料信號與參考信號來判定資料信號是否足以引起發射。例如，若來自資料線3之資料信號係一電壓信號VDATA且來自參考線8之參考信號係一電壓VREF，則VDATA與VREF之間的差可用於設定旁通電晶體T3之閘極處之電壓以允許或不允許NODE1與槽6之間電連接。在一些情況中，電源1可用作參考信號。例如，電源1維持在一電壓VDD，接著VDD可用作參考信號以與VDATA比較(VREF=VDD)。參考信號之值可高於或低於資料信號。參考信號8為所有像素共有。
一般而言，決策電路9可包括具有辨別一輸入電壓高於或低於一給定臨限值之功能之一決策電路。一決策電路亦可比較兩個電壓且提供一輸出來指示哪個更大。例如，通常使用決策電路(有時指稱一比較器或比較器電路)來檢查一輸入是否已達到某一預定值。用於OLED中之比較器電路已為人所熟知。例如，參閱US9786209B2、US20060082528A1、US20190088205、US7595596B2、In等人之「P-8：A Novel Feedback-Type AMOLEDs Driving Method for Large-Size Panel Applications」(Society for Information Display，36(1)，252(2005))及Neha等人之「Design and Analysis of Comparators using 180nm CMOS Technology」(International J.of Elec.And Comm.Tech.，7(2)，122(2016))。
圖4中展示需要一參考信號之一適合決策電路9之一個實例，其中比較器電路20(其係決策電路之部分)使用雙極接面電晶體(BJT)。在圖4中，簡單比較器20具有其中BJT Q1「接通」且BJT Q2「切斷」或Q1「切斷」且Q2「接通」之兩種操作狀態。Q1及Q2之臨限「接 通」/「切斷」電壓係該等電晶體之Vbe(基極與射極之間的V差)「接通」電壓。針對Q1「接通」且Q2「切斷」，VREF比VDATA大一量，使得Q1之Vbe大於Q2之Vbe。電阻器R3(VR3)與Q1及Q2之射極之連接處之電壓變成等於VREF-Vbe(Q1)。此足以使得VDATA-VR3不足以保持Q2「接通」。若VDATA大於VREF，則以相同推理使Q2「接通」且使Q1「切斷」。Q2之「接通」/「切斷」狀態藉由將Q2之輸出連接至T3之閘極來控制T3之「接通」/「切斷」狀態。當Q2係「接通」/「切斷」時，T3係「接通」/「切斷」。VCC及VEE提供電路組件工作所需之外部操作電壓源。VCC應比可連接至一接地之VEE更正。
圖5展示另一比較器電路21，除R3由R3、R4、Z1(一齊納二極體)、Q4電路替換之外，比較器電路21依相同於圖4之方式操作。此電路提供一恆定Q4電流(VZ1-VbeQ4-Vee)/R4，其判定在Q1及Q2之切換發生之前VREF必須比VDATA更大多少。其應提供比圖4之比較器電路更精確之一輸出。
圖6展示基於使用CMOS組件之另一比較器電路22之一實例。就功能而言，T11及T12替換R1及R2。T13及T14替換Q1及Q2。T15替換R3、R4、Q4及Z1。T15設定由等於VBIAS-VEE之T15之閘極至源極電壓(Vgs)設定之一偏壓電流。T11及T12對T13及T14提供一主動負載電流鏡。T12之汲極-源極電流(Ids)等於T11之汲極-源極電流。此電流之值取決於T11之閘極-源極(Vgs)電壓。T11之Vgs等於T13之Vcc-Vdrain。T13及T14將具有兩種狀態：T13「切斷」且T14「接通」；或T13「接通」且T14「切斷」。T12及T14之共同汲極連接(N1)驅動旁通電晶體T3之閘極。
若連接至T13之閘極之電壓VREF小於連接至T14之閘極之 VDATA，則T13係「切斷」且T14係「接通」且N1將變低，使得T3(旁通電晶體)「接通」。此之機制係：隨著VDATA增加至大於VREF，N2處之電壓變成T14之VDATA-Vgs。T14之Vgs變成值，使得T14之Ids=T15之Ids(偏壓電流)。此時，T13之Vgs=VREF-VN2小於T13之臨限電壓且T13「切斷」。當T13「切斷」時，T13之Ids=「切斷」，因此T11及T12之Ids=「切斷」。T14試圖將其Ids設定為IBIAS，但當T13「切斷」時，T14之VDRAIN降低以「接通」T3。
若連接至T13之閘極之電壓VREF大於連接至T14之閘極之VDATA，則T13係「接通」且T14係「切斷」且N1將變高，使得T3(旁通電晶體)「切斷」。機制現隨著N2處之電壓變成T13之Vref-Vgs而反轉，其中T13之Vgs變成值，使得T13之Ids=T15之Ids(偏壓電流)。T11及T12之Ids=T13之Ids。T14之Vgs降低直至其小於T14之臨限電壓且T14「切斷」。T14之汲極電壓現升高以「切斷」T3。
圖7展示一基本像素電路200，其類似於圖3中之電路150。儘管在此實施例中T1及T4展示為p通道電晶體且T3展示為一n通道電晶體，但此不是限制且其他配置係可行的。PCC 5(在虛線框內)具有位於決策電路9與旁通電晶體T3之閘極之間的一鎖存電路10。決策電路9之輸出信號(例如一電壓VOUTPUT)係至鎖存電路10之輸入且應呈指示旁通電晶體T3允許或不允許分段電極2與槽6之間電連接之一「接通」或「切斷」信號之形式。鎖存電路10之用途係將旁通電晶體T3之控制鎖定至設定(如由決策電路9針對圖框之整個剩餘部分之該像素所判定)且防止在寫入後續列時設定因資料信號之改變而發生任何進一步改變。鎖存電路10亦自提供鎖定之時序之一分流時脈11接收輸入。
鎖存電路(亦稱為正反器電路)之使用及操作已為人所熟知且已用於OLED中。例如，參閱US8068072、US20090295770及US10546541。
像素電路200之一般操作序列展示於圖8中所展示之流程圖中。在一第一步驟中，顯示控制器電路系統(其位於顯示區域外部)判定將在一單一影像圖框期間自沿一列之各像素產生所要光發射之適當資料信號。其亦將初始化所有像素以準備根據影像信號接收資料。此初始化包含重設掃描時脈及分流時脈，其等係顯示控制器之部分。
在一第二步驟中，顯示控制器針對整個第一列像素經由掃描線4發送將掃描電晶體T4設定為「接通」之一掃描信號。掃描時脈控制哪些列由掃描信號啟動之時序。
在與第二步驟同時之一第三步驟中，透過資料線3對沿該第一列之各個別像素發送一資料信號。資料信號用作至像素電路之兩個不同部分之輸入。在第一部分中，信號資料通過T4而至驅動電晶體T1之閘極。資料信號控制驅動電晶體T1之閘極以允許適當量之電力自電源供應器1傳遞至發光元件2。在第二部分中，資料信號輸入至控制旁通電晶體T3之閘極之PCC 5。
步驟4取決於資料信號。若資料信號使得T1「接通」且電力因此可自電源供應器1流動至發光元件2，則像素將發射光。同時，PCC 5之決策電路9判定資料信號是否足以引起T1「接通」。就像素電路200而言，藉由比較資料信號與一參考信號來進行此判定。若資料信號與參考信號之間的差使得判定係資料信號將引起像素發射，則一「切斷」信號作為輸出由決策電路9發送至一鎖存電路10。接著，鎖存電路10將輸出信號傳 遞至旁通電晶體T3之閘極，使得T3「切斷」且不允許2之分段電極與槽6之間電連接。鎖存電路10亦「鎖定」「切斷」信號且在整個圖框期間維持其且直至在一新圖框初始化期間重設。依此方式，旁通電晶體T3之存在對一發射像素之操作無影響且顯示器依一正常方式操作。
然而，若資料信號與參考信號之間的差使得判定係資料信號不會允許像素發射，則一「接通」信號作為輸出由決策電路9發送至一鎖存電路10。接著，鎖存電路10在T3之閘極處「鎖定」「接通」信號且在整個圖框期間維持其且直至在一新圖框初始化期間重設。依此方式，每當資料信號指示像素不應發射光時，旁通電晶體T3「接通」，因此發光元件2之分段電極處之任何電力將分流至槽6且不會存在來自像素之任何發射。在此情況中，保護像素免受由電串擾以及透過驅動電晶體T1之任何電流洩漏引起之發射。
鎖存電路10之時序由係顯示控制器之部分之分流時脈11控制且在針對該個別像素寫入資料及掃描信號及由PCC 5作出判定之時間期間啟動鎖存電路10。分流時脈11特定於一列且鎖存電路10防止寫入至後續列之資料且不影響寫入至先前列之資料。儘管分流時脈11可不同於控制發送至T4之閘極之掃描符號之時序以允許該資料信號傳遞至T1之閘極之一掃描時脈，但其期望相同。其亦可在相同於掃描信號之時間起始且在掃描信號結束之前結束。
重要的是鎖存電路10在影像圖框之整個時間內維持T3處之「接通」或「切斷」信號直至重新初始化。此係因為資料線在一時間或另一時間對行之各個別像素提供一資料信號。在正常操作中，資料信號未由未由掃描信號選擇之任何列中之像素接收，因為掃描電晶體T4「切斷」。 然而，在此情況中，PCC 5將接收不同列中之其他像素之資料信號，不考量其列是否已接收用於啟動T4之一掃描信號。藉由「鎖定」在像素被主動接收預期資料信號時控制T3之信號，其他像素之資料信號不會影響該個別像素之旁通電晶體「接通」或「切斷」。
此係使用一PCC僅基於資料信號之值而不直接涉及掃描信號來控制一旁通電晶體之一優點。作為步驟1之初始化之部分，表示像素應「切斷」之一資料信號可一次發送至所有像素，使得PCC 5引起旁通電晶體T3「接通」且因此不因任何原因而存在像素發射。接著，在步驟2至7期間，隨著各列被依序掃描，各像素中之旁通電晶體T3「切斷」或「接通」(如由資料信號所判定)。此意謂尚未啟動之任何相鄰像素列將使旁通電晶體「接通」。例如，當第N列被啟動且旁通電晶體T3根據該像素是否應發射之資料信號來「接通」或「切斷」時，整個第(N+1)列、第(N+2)列等等之旁通電晶體T3將「接通」。由於第N列中之一些像素將發射，因此串擾可引起第(N+1)列、第(N+2)列等等中相鄰像素中之分段電極處之電位，即使其尚未啟動。然而，因為旁通電晶體T3在此等未啟動列中「接通」，所以該等列無法發射。依此方式，可降低串擾之效應。
使用一PCC之另一優點係一滾動掃描可用於串擾最小化，其中一主動(「接通」)顯示列由「切斷」線定界。因此，針對列N、(N+1)、(N+2)，列(N+1)中之像素將「接通」，而列N及(N+2)將「切斷」。依此方式，亦可降低串擾之效應。
亦可在已掃描及啟動之一列中之各像素之後重發表示沿該列之所有像素應「切斷」之一資料信號。此將要求一第二掃描信號啟動最近啟動之列以發送「切斷」資料信號。例如，一掃描信號啟動第N列以接 收適合於該列中之像素之「接通」或「切斷」資料信號。接著，當掃描信號沿列向下移動且啟動第(N+1)列時，將一掃描信號重發至第N列，但與指示所有像素應「切斷」之一資料信號一起。然而，此等兩個掃描信號之時序必須不重疊，使得第N列及第(N+1)列可在正確時間各接收正確資料信號。例如，時序可經調整使得在啟動第(N+1)列之後但在啟動第(N+2)列之前，顯示控制器發送一掃描符號以使用將第N列像素設定為「切斷」之一資料信號啟動第N列。依此方式，將防止甚至更多像素歸因於串擾而發射。
更具體而言，就圖7中所展示及圖8中所描述之電路之操作而言，一個實施例可為其中驅動方案係類比的且信號及電源供應可以電壓表示，且驅動電晶體T1及掃描電晶體T4係p通道電晶體且旁通電晶體T3係n通道。應注意，針對n通道電晶體，施加於閘極之一高電壓(即，Vg大於Vs)允許電晶體導電，而施加於閘極之低電壓(即，Vgs=零)防止導電。p通道電晶體正好相反。在此實施例中，電源供應器1係一電壓VDD，掃描信號VSCAN係一電壓，資料信號係電壓VDATA，參考信號8係一電壓VREF，決策電路9之輸出係一電壓VOUTPUT，且鎖存電路10之輸出係一電壓VLATCH。在此情況中，當VDATA較高(例如等於VDD)時，不應存在來自像素之發射。若VDATA較低(例如等於零或為負)，則像素將以其最大位準發射。當0<VDATA<VDD時，發射將處於一中間位準。
在此實施例中，圖7中所展示之像素電路之電路操作(亦參閱圖8)可描述為：
- 步驟1：將分流時脈11設定為零。初始化涉及在VDATA較高時發送一資料信號使得PCC 5引起T3「接通」使得發光元件被繞過。
- 步驟2及3：將一掃描信號VSCAN施加於T4(其係一p通道電晶體)之閘極，使得資料信號VDATA接著連接至驅動電晶體T1(其係p通道電晶體)之閘極。同時，將VDATA自資料線3直接發送至PCC 5內之決策電路9。
- 步驟4：接著，決策電路比較VDATA與VREF以判定VDATA大於、等於或小於VREF，VREF在此情況中較低或為零。若VDATA大於VREF(其在此實施例中表示像素不應發射(因為一高VDATA將「切斷」T1)，則決策電路9之VOUTPUT處於一高位準。若VDATA小於或等於VREF(其在此實施例中表示像素應發射(因為一低或零VDATA將「接通」T1)，則VOUTPUT將較低或為零。
鎖存電路10接收VOUTPUT，同時分流時脈11自零變為一高(非零)值。接著，鎖存電路10之輸出VLATCH設定為相同於VOUTPUT。接著，分流時脈11自一高值變回零。此將VLATCH「鎖定」為相同於VOUTPUT之值且在VOUTPUT隨後改變時不再改變。接著，將VLATCH施加於旁通電晶體T3(其係一n通道電晶體)之閘極。當VLATCH(其在分流時脈11係一高值時相同於VOUTPUT)較低/為零時，T3「切斷」且像素正常發射光。當VLATCH較高(非零)時，T3「接通」且像素不會發射，因為任何電流分流至槽6。
使用取決於信號資料來允許沿整個行之任何「切斷」像素之分段電極處之任何電壓及/或電流分流之一PCC之一優點將免受任何串擾而不考量該像素是否位於一選定列中。取決於掃描信號來用於分流分段電極處之電壓及/或電流之先前技術解決方案僅適用於一啟動列。依此方式，具有串擾保護之可能「切斷」像素之總數將增加且串擾之總量將減少。
然而，可能在圖框時間期間「切斷」之非所有像素將藉由 使用資料信號分流分段電極處之任何電壓及/或電流以防止發射來覆蓋。為此，使用資料信號引起分流可與任何已知方法一起使用，其中分流係基於掃描信號。當組合使用時，應根據影像「切斷」之任何像素將被分流且不會發生發射。
圖9A及圖9B中針對像素電路250展示此組合之一實例。除將掃描線4連接至T5(其連接至NODE1)之閘極之額外電路系統之外，圖9A類似於圖2。在此額外電路系統中，第二旁通電晶體T5將控制分段電極/NODE1處之任何電壓及/或電流是否分流至一電源12，其使電壓維持低於像素之Vth以防止發射。12之電源供應佈線較佳地為所有像素共有。源12亦可連接至槽6，槽6直接連接至一接地或具有至像素之對置電極(通常為VSS)之一電連接。然而，電晶體T4及T5兩者無法同時「接通」，但兩者可同時「切斷」。因為T4及T5兩者由來自掃描線4之相同信號控制，所以需要使信號反相，使得其「接通」電晶體T5使得每當T4「切斷」時，其將NODE1連接至源12。存在使掃描信號反相之諸多方法；例如，其可由選用反相器電路系統18A反相或電晶體T5可為不同於掃描電晶體T4之一類型(例如，T4係一p通道電晶體且T5係一n通道電晶體)。亦可將允許根據來自掃描線4之掃描信號分流之額外電路系統併入至PCC 5中。
圖9B展示一像素電路300，其係像素電路250(圖9A)之一變體。在像素電路300中，第二旁通電晶體T5之閘極由一單獨信號線13直接控制。在此實施例中，來自信號線13之信號可具有相同於來自掃描線4之掃描信號之時序，但在控制器級反相。替代地，來自掃描線13之信號可具有不同於來自掃描線4之信號之時序。
無論何種情況，掃描線4或13之用途係控制第二旁通電晶 體T5之閘極，使得其在像素發射時「切斷」及在像素不發射時「接通」，不考量第一旁通電晶體T3係「接通」或「切斷」。最期望T5在像素不發射且T3「切斷」時「接通」。
圖9C展示像素電路250及300之另一變體350，其中額外電路系統直接併入為PCC 5之部分且使用一單一旁通電晶體T3以在發光元件2不發射時繞過發光元件2。在此情況中，旁通電晶體T3之閘極可由鎖存電路10之輸出(其僅取決於資料信號)或來自一信號線14之一信號控制。來自信號線14之信號可相同於掃描線4或可視需要由一選用反相器電路系統18B(類似於250中之選用反相器電路系統18A)反相。在此等情況中，掃描線4可用作信號線14。替代地，信號線14可由顯示控制器獨立控制及時控，使得其不干擾T3之控制。在此情況中，期望每當像素不發射時，T3由鎖存電路10或信號線14但非兩者「接通」。
圖10A展示一基本像素電路275，其類似於圖3中之電路150。特定言之，PCC 5中之決策電路9(在虛線框內)連接至掃描線4而非資料線3。在此實施例中，每當掃描信號4使得掃描電晶體T4「切斷」且驅動電晶體T1不接收一資料信號時，NODE1及槽6將電接觸(透過旁通電晶體T3)。在主動矩陣裝置中，整列像素透過各像素之掃描電晶體啟動，其接著允許資料信號透過驅動電晶體載入各像素中。然而，由於此程序依序逐列執行，因此存在尚未傳輸至像素之其資料信號之列且此等像素因此不應發射。然而，此等待啟動像素可在空間上靠近在發射之像素。藉由每當T4「切斷」時允許分段電極109與槽6之間電連接，可防止此等待啟動像素歸因於串擾或類似問題而可能發射。
然而，此本身不完全足夠，因為每當掃描信號4指示掃描 電晶體T4「接通」使得驅動電晶體T1根據資料信號3啟動時，根據資料信號(基於影像)，一些像素可「接通」(具有至少一些發射)且一些像素可「切斷」(不發射)。為另外防止啟動列中之任何「切斷」像素發射，使用指示像素是否應發射之一旁通線17。
旁通線17可為相同於150(圖3)中之參考源8操作之一參考源，在該情況中，決策電路9與資料線3之間存在一單獨電連接(圖中未展示)。在此情況中，決策電路9比較來自資料線之信號與來自參考源8之信號以判定資料信號3是否足以引起發射。若判定像素應發射，則決策電路9將T3設定為「切斷」以允許像素以預期位準發射。若判定像素不應發射，則決策電路9將T3設定為「接通」以防止非預期發射。
替代地，來自3之資料信號與指示像素是否意欲發射之一參考信號之間的比較未必在PCC 5內進行，而是在電路之一不同部分中進行。在此等情況中，決策電路9可直接使用來自旁通線17之信號。
圖10B展示275(圖10A)之PCC 5之一個可能電路之細節。在PCC 5之此實例中，決策電路9包括串聯定位於旁通線17與T3之閘極之間的一電晶體TB。在此特定實施例中，來自旁通線17之信號已反映資料信號與一參考之比較以判定像素是否意欲發射。此PCC之操作模式如下：
- 連接至T4之閘極之掃描線4「切斷」且T4因此「切斷」且因此不提供資料信號至T1之閘極且T1因此「切斷」。
- 連接至TB之閘極之掃描線4「切斷」且TB因此「切斷」且因此不提供資料信號至T3之閘極且T3因此「切斷」。
- 連接至T4之閘極之掃描線4「接通」且T4因此「接通」且因此將一資料信號自3提供至T1之閘極。取決於來自3之資料信號之量值，T1「接 通」或「切斷」。
- 連接至TB之閘極之掃描線4「接通」且TB因此「接通」且因此將一信號自旁通線17提供至T3之閘極。
- 若來自3之資料信號之量值使得T1「切斷」(不發射)，則來自旁通線17之信號將使得T3「接通」且像素2之分段電極處之任何電荷因此將分流至槽6使得像素2不發射光。
- 若來自3之資料信號之量值使得T1「接通」(某一位凖之光發射)，則來自旁通線17之信號將使得T3「切斷」且像素2因此將取決於來自3之資料信號之量值而發射光。
在上述選項之兩者中，決策電路9位於PCC 5內。其基於來自4之掃描信號與來自3之資料信號之某一組合來控制T3之操作。圖11展示一替代電路285，除PCC不含決策電路之外，替代電路285類似於275。供應相同於針對275中之決策電路9所描述之功能性之功能性決策電路19位於PCC 24外部。期望決策電路19係影像控制器之部分，其將適當信號供應至T3。
在275及285兩者中，決策電路9將輸出將適當啟用或停用T3之一信號至T3之閘極。若來自3之資料信號之值使得T1將「切斷」(驅動值=0)(因為T1未接收一資料信號(T4「切斷」)或因為自3接收之資料信號不用於發射)，則來自9之信號將啟用T3。若來自3之資料信號之值使得T1「接通」，則來自9之信號將停用T3。期望各像素應具有透過一決策電路控制T3之閘極之一單獨且獨立旁通線17。
在275及285中，期望T1係一P通道電晶體及/或T3係一P通道電晶體。T1及T3亦可為N通道電晶體或T1可為一P通道且T3可為一N通 道。
圖2、圖3、圖7及圖9A至圖9C全部繪示其中資料線3直接連接至PCC 5之實施例。在其他實施例中，在資料信號通過T4(掃描電晶體)之後，資料信號可由PCC 5接收。至PCC 5之連接可在T4與T1之閘極之間。使用此類型之連接，PCC 5將接收資料信號僅用於沿選定列之該像素且不用於其他，因為每當資料信號發送至其他像素列時，T4將「切斷」。儘管資料信號可直接用於控制T3之閘極，但其將僅在資料信號之值足以完全「接通」(若像素「切斷」)或「切斷」(當像素「接通」)T3時(諸如當使用數位驅動時)有效。在諸如類比驅動之其他驅動方法中，資料信號之值控制來自像素之亮度量且中間資料信號值(用於完全「切斷」之值/用於像素之值/用於完全「接通」之值)因此很常見。因此，針對此等類型之驅動方法，資料信號無法用於直接控制T3，因為T3無法完全「接通」或「切斷」。若像素部分「接通」，則T3將部分「切斷」且允許一些電流旁通且像素不會發射所要量之亮度。此係不期望的。在此等實施例中，PCC 5可包含連接T3之閘極與具有足以「接通」T3之一位準之另一電源(例如電源1之電壓VDD)之一開關。此一開關可基於資料信號之值。替代地，可藉由包含一電壓倍增器電路或一位準移位器電路來將VDATA變換為一較高電壓。可視需要另外存在一電壓限制器電路(通常包含一齊納二極體)。
在一些實施例中，PCC需要一電源。PCC電源可相同於電源1(即，VDD)或其可為一單獨且獨立電源。
PCC可在整個圖框時間內啟動。在一些情況中，取決於影像要求，其可在多個循序圖框上啟動或在一組若干圖框上之有限數目內啟 動。例如，PCC可僅在10圖框之5者內啟動，或作為5個圖框之一區塊，後接其中不啟動PCC之5個圖框或依一交替方式之10個圖框，諸如10圖框之接通/切斷或10個圖框之2個圖框接通/2個圖框切斷。在一些情況中，可期望僅在一個別圖框之一部分上啟動PCC。例如，PCC可在半個圖框內啟動且在剩餘圖框內切斷。
儘管上述像素電路可用於任何種類之顯示器(尤其是主動矩陣顯示器)，但其將特別適合於一主動矩陣OLED微顯示器且甚至更期望用於OLED係一高壓多模式(白色)微腔OLED時。此係因為操作此等OLED所需之高電壓之組合、允許載子自一個「接通」像素遷移至另一相鄰像素(其可「切斷」)以因此在相鄰「切斷」像素中產生足以引起發射之電壓之共同層且因為一微腔OLED中之層必然較厚(以產生微腔)，其促進橫向載子遷移。
微顯示器需要非常高亮度以在所有環境條件下(諸如在明亮陽光之室外)有用。即使在受控環境條件下(諸如在VR谷歌中)，亦需要非常高亮度來產生一沉浸式視覺體驗。來自顯示器之非常高亮度允許使用較小、較輕重量且較便宜之低效光學器件來生產更具競爭力之一頭戴式耳機。
當前，最先進OLED微顯示器無法提供如期望一樣多之亮度。例如，串聯OLED微顯示器之一個製造商之一新聞稿描述能夠輸送多達2.5k尼特之全色產品，但承認5k尼特將為一更期望目標(參閱https：//www.kopin.com/kopin-to-showcase-latest-advances-in-its-lightning-oled-microdisplay-line-up-at-ces-2020/，日期為2020年1月7日)。一些製造商提出目標應為10k尼特或更高(參閱 https：//hdguru.com/calibration-expert-is-10000-nits-of-brightness-enough/，日期為2018年7月26日)。2020年6月20日之一最近新聞稿(https：//www.businesswire.com/news/home/20200630005205/en/Kopin-Announces-Breakthrough-ColorMax%E2%84%A2-Technology-Unparalleled-Color)描述一種發射>1000尼特之串聯(2堆疊)OLED顯示器。其亦宣佈「亮度(>2000尼特)及色彩逼真度之進一步提高透過最佳化OLED沈積條件來預期。藉由併入一結構以提高輸出耦合效率，OLED微顯示器之亮度可在幾年內增大至>5000尼特」。
用於增加自OLED裝置發射之總光量之一個解決方案係將使多個OLED單元彼此上下堆疊，因此自堆疊發射之總光係由各個別堆疊發射之光之總和。然而，當自此等OLED堆疊發射之總光基於個別OLED發光單元之總數相加時，驅動OLED堆疊所需之電壓基於驅動各獨立OLED單元之電壓相加。例如，若一發光OLED單元需要3V來以一給定電流產生250尼特，則兩個此等單元之一堆疊將需要6V來以相同電流輸送500尼特，3個單元之一堆疊將需要9V來輸送750尼特，等等。
此等OLED堆疊已為人所熟知；例如，US7273663、US9379346、US9741957、US9281487及US2020/0013978全部描述具有多個發光OLED單元堆疊之OLED堆疊，各發光OLED單元堆疊由中間連接層或電荷產生層分離。Springer等人之Optics Express(24(24)，28131(2016))報告具有2個及3個發光單元之OLED堆疊，其中各單元具有一不同色彩。已報告多達六個發光單元之OLED堆疊(Spindler等人之「High Brightness OLED Lighting」，SID Display Week 2016，San Francisco CA，2016年5月23至27日)。另外，具有低壓5V驅動電晶體之矽背板係可 用的，其使用串聯(兩個發光OLED單元由一個CGL分離)OLED堆疊用於光發射。參閱例如：Cho等人之Journal of Information Display，20(4)，249-255，2019；https：//www.ravepubs.com/oled-silicon-come-new-joint-venture/，2018年出版；及Xiao之「Recent Developments in Tandem White Organic Light-Emitting Diodes」，Molecules，24，151(2019)。
然而，將需要較高驅動電壓之此方法難以應用於微顯示器應用中。一問題係微顯示器亦需要具有高解析度，其要求個別像素之大小必須儘可能小且微顯示器之主動(發光)區域含有儘可能多像素。此要求背板之控制電路系統中之電晶體較小，但大小足以處置所需電壓及電流而無永久性損壞或電流洩漏。再者，使用具有較小低壓電晶體之電路允許一給定大小裝置內之一較高像素密度。然而，儘管高解析度裝置期望具有個別受控像素之一高密度，但其增加串擾問題，其中供電個一個像素亦可引起來自相鄰像素之光發射。
使用具有多個堆疊之微腔OLED(其增加發射)之另一困難亦需要較高電壓來操作。高電壓僅促進一像素內載子遷移之產生且因此可增加至相鄰像素之遷移以導致經由非預期發射來增加串擾。
適合多模式微腔OLED調配物已描述於臨時美國申請案62/966,757及63/054,387以及非臨時美國申請案16/695,191中。此等參考中所描述之調配物、描述或實施例之任何者可應用於本發明。圖12中繪示一適合多模式微腔OLED微顯示器400。
圖12繪示使用跨所有像素共同之一多模式(白色)OLED微腔及產生R、G及B像素之一彩色濾光器陣列(CFA)之一微顯示器400。一 多模式OLED產生一個以上色彩之光。理想地，一多模式OLED產生具有大致相等量之R、G及B光之一白光。通常，此將對應於約0.33,0.33之CIEx,CIEy值。然而，取決於用於產生RGB像素之彩色濾光器之特性，自此等值之一些變動仍可接受或甚至可期望。微顯示器400亦併入微腔效應。在此實施例中，多模式OLED堆疊含有發射不同色彩之三個OLED發光單元，其中各單元藉由一CGL與另一單元垂直分離，其中一反射表面與頂部電極之間的距離在主動區域上係恆定的。
在微顯示器400中，存在矽背板103，其包括諸如圖2中所展示之一控制電路陣列以及將根據一輸入信號將電力供應至子像素之所需組件。在具有電晶體及控制電路系統之層103上，可存在一選用平坦化層105。在層105(若存在)上係由電接點107連接之個別第一電極段109，電接點107延伸穿過選用平坦化層以在個別底部電極段109與層103中之控制電路系統之間形成電接觸。在此實施例中，底部電極段109具有兩個層：更靠近基板之一反射層109B及更靠近OLED層之一導電電極層109A。個別底部電極段109彼此橫向電隔離。在分段底部電極段109上係非發光OLED層111，諸如電子或電洞注入或電子或電洞傳輸層。一紅色OLED光產生單元113位於OLED層111上。第一電荷產生層(CGL)115係位於紅色OLED光產生單元113與一綠色OLED光產生單元117之間且使其等分離之一第一電荷產生層。在綠色光產生單元117上，存在位於綠色OLED光產生單元117與一藍色OLED光產生單元121之間且使其等分離之一第二電荷產生層119。在藍色OLED光產生單元121上係非發光OLED層123(諸如電子或電洞傳輸層或電子或電洞注入層)及半透明頂部電極(對置電極)125。此形成自反射層109B之最上表面延伸至半透明頂部電極125(其亦係一半反射電極)之最下表面之 一OLED微腔130。護OLED微腔由一囊封層127保護免受環境影響。在此實施例中，存在具有彩色濾光器129B、129G及129R之一彩色濾光器陣列，其過濾由OLED微腔130產生之多模式發射，使得B、G及R光根據供應至下伏電極段之電力發射。
OLED微顯示器(其係取樣與保持型顯示器)中之控制電路系統解決運動模糊問題亦很重要(參閱https：//www.blurbusters.com/faq/oled-motion-blur/；「Why Do Some OLEDs Have Motion Blur?」，日期為2018年12月28日及https：//www.soundandvision.com/content/motion-resolution-issue-oled-tvs，「Is Motion Resolution an Issue with OLED TVs」，日期為2015年1月15日)。
減少由「取樣與保持」引起之運動模糊之唯一方式係縮短顯示一圖框之時間量。此可藉由使用額外再新(較高Hz)或經由再新之間的黑色週期(閃爍)來完成。針對OLED微顯示器，最佳解決方案係藉由同時切斷整個主動區域或藉由一「滾動」技術來「遮閉」顯示影像，其中一次依一循序方式切斷顯示影像之僅部分。「滾動」技術係較佳的。切斷像素之時間非常短且遠低於人眼可偵測之臨限值以避免可感知閃爍。此在控制電路系統中藉由包含一快門電晶體來完成，快門電晶體在透過一選擇線啟動時防止電流流動通過OLED且在所要時間週期內「切斷」OLED像素發射。換言之，快門電晶體係一開關電晶體，因為其僅「接通」或「切斷」像素且不調節電壓或電流。然而，每當OLED「接通」時，此解決方案(其中像素在顯示一影像之時間(一般指稱圖框時間)之部分內切斷)僅增加OLED增加亮度之需要，因為其係由眼睛感知之圖框上之平均亮度。用於 減少運動模糊之快門可應用於將電力供應至OLED堆疊之任何方法，例如電流控制或PWM。
為此，微顯示器通常具有在一電源與發光引擎之間串聯之至少兩個電晶體。第一(驅動)電晶體將所要電力(電壓及/或電流)輸送至發光擎且由「接通」或「切斷」該電晶體之一掃描線控制。第二(開關)電晶體控制發光引擎「切斷」之持續時間以控制運動模糊問題。期望兩個電晶體係低電壓(5V或更低)。較佳地，兩個電晶體係p通道電晶體。在電源與發光元件之間的路徑中具有兩個或更多個電晶體之電路有時指稱具有「堆疊」電晶體。
適合於OLED微顯示器之背板已為人所熟知。參閱例如：Ali等人之「Recent advances in small molecule OLED-on-Silicon microdisplays」，Proc.of SPIE Vol.741574150Q-1，2006；Ying,W.之「Silicon Backplane Design for OLED-on-Silicon Microdisplay」，MsE Thesis,Nanying Technological University，2011；Jang等人之J.Information Display，20(1)，1-8(2019)；Fujii等人之「4032ppi High-Resolution OLED Microdisplay」，SID 2018 DIGEST，p.613；US2019/0259337；Prache之Displays，22(2)，49(2001)；及Vogel等人之2018 48th European Solid-State Device Research Conference，p.90，2018年9月。
適合於OLED微顯示器之一些像素電路設計可見於以下中：Zeng等人之「A Novel Pixel Circuit with Threshold Voltage Variation Compensation in Three-Dimensional AMOLED on Silicon Microdisplays」，P-27,SID 2019 Digest，p.1313；US9,066,379； Kimura等人之「New Pixel Driving Circuit Using Self-Discharging Compensation Method for High-Resolution OLED Microdisplays on a Silicon Backplane」，28-3，SID 2017 Digest，p.399；Dawson等人之「The Impact of the Transient Response of Organic Light Emitting Diodes on the Design of Active Matrix OLED Displays」，International Electronic Devices Mtg 1998，875-878；Kwak等人之「Organic Light-Emitting Diode-on-Silicon Pixel Circuit Using the Source Follower Structure with Active Load for Microdisplays」，Japanese Journal of Applied Physics，50，03CC05(2011)；Vogel等人之SID 2017 DIGEST，Article 77-1，pp1125-1128；Liu等人之J.Cent.South Univ.,19，1276-1282(2012)；Hong等人之SID 2019 DIGEST，Article 9-4，105(2019)；及Fan等人之International Journal of Photoenergy，Article ID 543273(2011)。一般而言，所有此等參考描述串聯使用一驅動電晶體及一開關電晶體將電力輸送至OLED之陽極之像素電路。其等亦描述p通道電晶體之使用且在一些情況中描述使用保護電路防止過電壓。此等參考之任何者未涉及串擾問題。
圖13展示將適合於一OLED微顯示器之一像素電路450，其中OLED係一多模式微腔OLED，諸如圖10中所展示之OLED。其類似於圖3中所展示之像素電路150，只是其含有其源極連接至驅動電晶體T1之汲極且其汲極連接至發光元件2之一額外開關電晶體T6。因此，T1及T6串聯定位於電源1與發光元件2之間。T6之閘極連接至不同於掃描線4之一掃描線15。開關電晶體T6/掃描線15之添加提供快門功能以最小化運動模糊。因此，由掃描線15控制之開關電晶體T6可在圖框期間之時間週期內 切斷發光元件2。
圖13中所展示之實施例展示NODE1之較佳定位，其位於開關電晶體T6之源極或汲極之一者與發光元件2之間。然而，在其他實施例中，其亦可位於T1與T6之間，即，在T1之源極或汲極與T6之源極或汲極之間。一些像素電路設計包含在電路之驅動部分中在電源與發光元件之間串聯之兩個以上電晶體；在此等情況中，NODE1之期望位置位於串聯中之最後電晶體與發光元件之間。
在像素電路450中，期望T1及T6兩者係低壓(標稱上5V或更小)p通道電晶體。亦期望T1及T6位於浮動n井中，其中井電壓受到控制。例如，US5764077描述一種針對低壓電晶體使用一浮動n井以保護電路免受過電壓條件之低壓輸出緩衝器。另外，US9066379及US7,768,299中描述浮動n井之使用。在一些情況中，整個像素電路中之任何電晶體可位於其自身之單獨n井中。例如，參閱Shimazaki等人之「A Shared-Well Dual-Supply-Voltage 64-bit ALU」，IEEE J.of Solid-State Circuits，39(3)，494(2004)。
亦期望包含保護驅動電晶體及開關電晶體兩者免受暫態過大電壓損壞之額外電路系統(圖中未展示)至像素電路450。例如，參閱Kwak等人之US9,066,379及Vogel等人之Proc.SPIE 10335，Digital Optical Technologies，1022502(2017)。此等額外過電壓保護方法可併入至PCC中。
眾所周知，添加各種類型之補償電路(具有相關聯閘極線、參考電壓及供應電壓等等)以校正Vth之像素間變動、洩漏電流、老化效應及導致不均勻性之其他問題。此等額外補償方法可併入為PCC之部分。
上述發明電路亦可在操作一負載之任何電晶體控制之裝置中，其中需要減小作為輸送至控制電晶體之電力量及/或控制電晶體是否由一單獨控制線「接通」或「切斷」之一功能輸送至負載之電壓或電流。
儘管串擾可為微顯示器之一特定問題，但其亦可為較大顯示裝置(諸如行動電話及電視)之一嚴重問題，因為該等顯示裝置亦需要高解析度。上述像素電路適合用於降低任何大小之顯示裝置中之串擾。
主動矩陣顯示器可在一全圖框循環內以恆定亮度驅動(通常指稱類比程式化)。一像素通常在各單一圖框週期程式化一次且資料由一儲存電容器保持恆定直至當再新像素資料時下一圖框循環。在大多數主動矩陣裝置中，在一圖框期間，沿一行之各像素將接收一資料信號。序列中之各列將接收允許資料信號傳遞至沿該列之各像素中之像素驅動電路之一掃描信號。資料信號可儲存於作為像素電路之部分之一電容器中(參閱圖1)。此資料信號引起沿選定列之像素完全、部分或根本不發射；各根據資料信號。應注意，供應至沿各行之個別像素之資料信號針對該像素且判定該像素之所要亮度；因此，資料信號取決於選擇哪列而變動。掃描信號係恆定的且針對沿該列之各像素相同。
主動矩陣顯示器亦可數位驅動。此方法涉及藉由將一單一影像圖框劃分為複數個子圖框且將各自子圖框之發射週期設定為不同來表示由一像素提供之總亮度。在此驅動方法中，掃描信號由掃描線供應且因此根據掃描信號，沿各列之像素自資料線接收資料信號。由於此驅動方法中之像素之總發射係根據時間而非資料信號之位準，因此僅需要兩個位準之資料信號。一第一資料信號允許像素完全發射光，且第二資料信號引起像素不發射光。
應注意，像素電路可相同用於驅動發光元件之類比及數位方法兩者以及基於電流之任何驅動方法且全部可用於驅動圖2中所展示之像素電路及本文中之其他發明裝置。
具有發明像素電路之顯示器可為全色、雙色或單色的。
熟習技術者熟知將信號類型及位準調整為適於所使用之電路系統之類型。特定言之，諸如n通道及p通道電晶體之電晶體基本上表現不同且需要不同信號如期工作。本描述中之實例可描述關於特定電晶體之特定信號，但此等不應被視為限制。已從期望達成所要益處之效能方面描述實例；導致相同益處之修改完全在領域技術內。
在以上描述中，參考構成本文之一部分之附圖，且其中依繪示方式展示可實踐之特定實施例。詳細描述此等實施例以使熟習技術者能夠實踐本發明，且應瞭解，可利用其他實施例且可在不背離本發明之範疇之情況下進行結構、邏輯及電改變。因此，任何實例性實施例之描述不應被視為意在限制。儘管本發明已為了說明而描述，但應瞭解，此細節僅用於該目的且變動可由熟習技術者在不背離本發明之精神及範疇之情況下進行。
1:電源/電源供應器
2:發光元件/像素
3:資料線
4:掃描線
5:像素控制電路(PCC)
6:槽
7:第二電源
100:像素電路
NODE1:電連接
T1:驅動電晶體
T4:掃描電晶體/選擇電晶體

Claims (14)

  1. 一種主動矩陣顯示器，其包括： 一電源VDD (1)； 行及列之一像素陣列，各發光像素(2)具有一個別控制之分段電極(109)及一對置電極(125)； 一驅動電路，其包括：至少一個資料線(3)，其對沿一行之各像素(2)供應一資料信號(VDATA )，其中該資料信號(VDATA )控制其源極及汲極連接於該電源VDD (1)與該分段電極(109)之間的一驅動電晶體(T1)之閘極；及至少一個掃描線(4)，其對沿一列之各像素(2)供應控制一掃描電晶體(T4)之閘極之一掃描信號(VSCAN )，該掃描電晶體(T4)使該資料信號(VDATA )能夠自該資料線(3)載入至該驅動電晶體(T1)之該閘極；及 一像素控制電路(5)，其與該分段電極(109)電接觸，其中該像素控制電路(5)基於該像素(2)之該資料信號(VDATA )之值來防止由該像素(2)發射光。
  2. 如請求項1之顯示器，其中該像素控制電路(5)附接至沿電線定位於該驅動電晶體(T1)與該分段電極(109)之間的一節點(NODE1)。
  3. 如請求項1或2之顯示器，其中該像素控制電路(5)藉由具有允許該分段電極(109)與一槽(6)之間電連接之一旁通電晶體(T3)來防止光發射，每當該資料信號(VDATA )指示該像素(2)應不發射或具有低於一臨限值之發射時，該槽(6)將電壓及/或電流排放至低於光發射所需之位凖的一位準。
  4. 如請求項3之顯示器，其中當該像素(2)之該資料信號(VDATA )之該值指示發射高於一臨限值時，停用該像素控制電路(5)。
  5. 如請求項3之顯示器，其中該像素控制電路(5)包括： 一決策子單元(9)，其比較該資料信號電壓VDATA 與一參考電壓VREF 且基於該比較來提供一輸出電壓VOUTPUT ；及 一鎖存子單元(10)，其自該決策子單元(9)接收該輸出電壓VOUTPUT 且控制該旁通電晶體(T3)以基於VOUTPUT 來允許或不允許該分段電極(109)與該槽(6)之間電連接。
  6. 如請求項3之顯示器，其中每當該掃描信號(VSCAN )指示該掃描電晶體(T4)應防止將該資料信號(VDATA )載入至該驅動電晶體(T1)之該閘極且將VOUTPUT 設定為停用該旁通電晶體(T3)時，該旁通電晶體(T3)允許該分段電極(109)與一槽(6)之間電連接，該槽(6)將電壓及/或電流排放至低於光發射所需之位凖的一位準。
  7. 如請求項6之顯示器，其中該像素控制電路(5)包括： 一決策子單元(9)，其比較該資料信號電壓VDATA 與一參考電壓VREF 且基於該比較來提供一輸出電壓VOUTPUT ； 一電晶體(TB)，其閘極由一掃描信號VSCAN 控制且串聯連接於該決策子單元(9)與該旁通電晶體(T3)之閘極之間； 使得每當VSCAN 使得該電晶體(TB)經啟用使得VOUTPUT施加於該旁通電晶體(T3)之該閘極時，基於VOUTPUT 之值來允許或不允許該分段電極(109)與一槽(6)之間電連接。
  8. 如請求項5或7之顯示器，其中VREF 及該電源VDD (1)之電壓相同。
  9. 如請求項1或2之顯示器，其中該顯示器係一OLED微顯示器。
  10. 如請求項9之顯示器，其中該等發光像素(2)使用具有一彩色濾光器陣列(129A、129B、129C)之一多模式微腔OLED形成。
  11. 如請求項10之顯示器，其中該多模式微腔OLED具有三個或更多個發光單元(113、117、121)堆疊。
  12. 如請求項11之顯示器，其具有5 V或更大之一臨限電壓Vth 。
  13. 如請求項3之顯示器，其中一開關電晶體(T6)串聯連接於該驅動電晶體(T1)與該分段電極(109)，使得該驅動電晶體(T1)及該開關電晶體(T6)在該電源(1)與該分段電極(109)之間串聯。
  14. 如請求項13之顯示器，其中該驅動電晶體(T1)及該開關電晶體(T6)兩者係p通道電晶體且該旁通電晶體(T3)係一n通道電晶體。
TW110127542A 2020-08-19 2021-07-27 用於降低串擾之像素電路 TWI779745B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063067516P 2020-08-19 2020-08-19
US63/067,516 2020-08-19

Publications (2)

Publication Number Publication Date
TW202209297A TW202209297A (zh) 2022-03-01
TWI779745B true TWI779745B (zh) 2022-10-01

Family

ID=80323173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110127542A TWI779745B (zh) 2020-08-19 2021-07-27 用於降低串擾之像素電路

Country Status (6)

Country Link
EP (1) EP4200832A4 (zh)
JP (1) JP2023538155A (zh)
KR (1) KR20230052785A (zh)
CN (1) CN114450741A (zh)
TW (1) TWI779745B (zh)
WO (1) WO2022039889A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114863879B (zh) * 2022-05-23 2023-05-02 惠科股份有限公司 有机发光二极管控制电路及显示面板
TWI835147B (zh) * 2022-05-24 2024-03-11 美商Ｏｌｅｄ沃克斯有限責任公司 具有靜電放電保護之分段式oled
CN117079601A (zh) * 2023-08-31 2023-11-17 惠科股份有限公司 驱动电路及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4589733A (en) * 1984-06-29 1986-05-20 Energy Conversion Devices, Inc. Displays and subassemblies having improved pixel electrodes
US6133692A (en) * 1998-06-08 2000-10-17 Motorola, Inc. White light generating organic electroluminescent device and method of fabrication
TW200605721A (en) * 2004-04-07 2006-02-01 Eastman Kodak Co Color OLED with added color gamut pixels
TW201126488A (en) * 2010-01-21 2011-08-01 Samsung Mobile Display Co Ltd Pixel circuit, and display apparatus and method of driving display apparatus using the pixel circuit
TW201340072A (zh) * 2012-03-23 2013-10-01 Samsung Display Co Ltd 像素電路、驅動像素電路之方法及有機發光顯示裝置
TW201426705A (zh) * 2012-12-21 2014-07-01 Samsung Display Co Ltd 像素及使用其之有機發光顯示器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4589733A (en) * 1984-06-29 1986-05-20 Energy Conversion Devices, Inc. Displays and subassemblies having improved pixel electrodes
US6133692A (en) * 1998-06-08 2000-10-17 Motorola, Inc. White light generating organic electroluminescent device and method of fabrication
TW200605721A (en) * 2004-04-07 2006-02-01 Eastman Kodak Co Color OLED with added color gamut pixels
TW201126488A (en) * 2010-01-21 2011-08-01 Samsung Mobile Display Co Ltd Pixel circuit, and display apparatus and method of driving display apparatus using the pixel circuit
TW201340072A (zh) * 2012-03-23 2013-10-01 Samsung Display Co Ltd 像素電路、驅動像素電路之方法及有機發光顯示裝置
TW201426705A (zh) * 2012-12-21 2014-07-01 Samsung Display Co Ltd 像素及使用其之有機發光顯示器

Also Published As

Publication number Publication date
TW202209297A (zh) 2022-03-01
KR20230052785A (ko) 2023-04-20
EP4200832A1 (en) 2023-06-28
EP4200832A4 (en) 2024-07-17
JP2023538155A (ja) 2023-09-07
WO2022039889A1 (en) 2022-02-24
US20230282163A1 (en) 2023-09-07
CN114450741A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
TWI779745B (zh) 用於降低串擾之像素電路
US10229962B2 (en) Organic light emitting display apparatus and method of manufacturing the same
CN105895026B (zh) 有机发光二极管显示器
KR102362092B1 (ko) 유기 발광 표시 장치
KR20140083557A (ko) 유기 발광 표시 장치 및 이의 제조 방법
US20200005714A1 (en) Display device and driving method for display device
US20220199931A1 (en) Stacked oled microdisplay with low-voltage silicon backplane
US9666120B2 (en) Organic light emitting display device for preventing deterioration of driving transistors
CN110010661B (zh) 显示装置
US20210358392A1 (en) Display device
KR100560470B1 (ko) 다이오드 접속된 트랜지스터의 제조 방법 및 이를 이용한화상 표시 장치
US12039927B2 (en) Pixel circuit for crosstalk reduction
US10483478B2 (en) Buffer assisted charge generation layer for tandem OLEDs
TWI785662B (zh) 具有保護電路之有機發光二極體顯示器
US10985216B2 (en) Display apparatus and imaging apparatus
KR102563966B1 (ko) 발광 표시 장치
KR102496863B1 (ko) 유기발광표시장치
Seauve et al. Exploring 3D pixel circuits for small pitch and high brightness GaN microdisplays
KR102594291B1 (ko) 유기발광 표시장치 및 그의 구동 방법
KR20220155794A (ko) 표시 장치
KR20240038333A (ko) 발광 표시 장치

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent